/
Author: Алексенко А.Г.
Tags: электротехника микроэлектроника микросхемы интегральные микросхемы
Year: 1977
Text
А. Г. Алексенко
основы
МИКРО-
СХЕМО-
ТЕХНИКИ
Элементы
морфологии
микроэлектронной
аппаратуры
Издание второе, переработанное
и дополненное
МОСКВА «СОВЕТСКОЕ РАДИО» 1977
6Ф0.3
А46
УДК 621.382.8.621.396 6.181 5
Алексенко А. Г. Основы микросхемотехники Элементы
морфологии микроэлектронной аппаратуры. Изд. 2-е, пере-
раб. и доп. М., «Сов. радио», 1977, 408 с.
Изложены основные принципы аппаратурного исполь-
зования интегральных схем. Рассмотрены приемы разра-
ботки типовых субсистем — структурной основы современ
ной цифровой микроэлектронной аппаратуры. Описаны
системы морфологических оценок, позволяющих производить
многофакторное количественное сравнение альтернатив про-
ектирования.
Приводимые в книге примеры базируются на широком
использовании методов логического проектирования, ориен-
тированных на схемотехнические задачи синтеза и анализа
интегральных схем. Типовые методы расчета аналоговых
структур описаны применительно к конфигурациям инте-
гральных аналоговых цепей. Рассмотрены основные пути
обеспечения и оценки безотказности аппаратуры, построен-
ной на основе интегральных схем.
Книга предназначена для инженеров, занимающихся
проектированием микроэлектронной аппаратуры, а также
ваучных работников, аспирантов и студентов старших кур-
сов, специализирующихся в области микроэлектроники.
325 рис., 89 табл., библ. 230 назв.
Редакция литературы по электронной технике.
© Издательство «Советское радио», 1977 г.
Предисловие ко второму изданию
Основная идея первого издания (1971 г.) —описать «крупно-
блочные» методы инженерного проектирования интегральных схем
(ИС) и субсистем на примере их типовых конфигураций — осталась
прежней. Однако ее новая реализация потребовала модернизации
объектов изучения — структур, разработки новых примеров (гл. 2,
3, 7, 8), совершенствования методики изложения материалов (гл.4—
6, 10, 12—14), их перекомпоновки (гл. 2, 3, 6, 8) и частичного сокра-
щения (гл. 1, 14).
Переработка рукописи в связи с повторным изданием книги
затронула почти весь ее текст.
План-проспект и рукопись книги рецензировали д-р т.н., проф.
И. В. Прангишвили, д-р т. н., проф. М. Р. Капланов, чл.-кор. АН
СССР К. А. Валиев, д-р. т. н., проф. А. В. Каляев, д.-р. т. н., проф.
Ф. Г. Старое, к. т. н. Г. Р. Фирдман, к. т. н. В. Н. Филатов, к. т. н.
Я. Д. Мартыненко, пожелания которых во многом определили по-
строение предлагаемой книги. Автор благодарит их, а также много-
численных читателей первого издания, высказавших замечания по
содержанию книги, и своей заинтересованностью оказавших ему
неоценимую моральную поддержку.
Отзывы и критические замечания на второе издание книги просим
направлять в адрес издательства «Советское радио»: Москва, Глав-
почтамт, а/я 693.
Из предисловия к первому изданию
В настоящей книге сделана попытка систематически изложить
принципы микросхемотехники — области науки и техники, изучаю-
щей возможности ИС и других средств микроэлектроники как ин-
струмента «крупноблочного строительства» электронной аппара-
туры. Современное состояние микросхемотехники является, по-
видимому, промежуточным этапом на пути создания стройных науч-
ных методов разработки структур электронной аппаратуры. Такие
методы со временем лягут в основу дисциплины, называемой в этой
книге морфологией (наукой о формах) микроэлектронной аппарату-
ры, и послужат «мостом» между технологией и техникой построения
систем практически реализуемой сложности. Специфика микросхе-
мотехники как области инженерной и научной деятельности заклю-
чается в необходимости согласовать требования к системам с техно-
логическими возможностями их создания. Иными словами, предме-
том микросхемотехники является изучение вопросов аппаратурной
реализации быстрорастущего потенциала микроэлектронной техно-
логии, а также изложение аппаратурных требований в форме, удоб-
ной для технологов.
Основное внимание в книге уделено структурам на уровне средне-
и крупномасштабных (больших) ИС (субсистем). По мнению автора,
инженеры-разработчики, создающие микроэлектронную аппаратуру,
должны постоянно стремиться к типизации применяемых структур-
ных, схемных и конструктивных решений. Следовательно, субсисте-
мы можно понимать либо как средство образования более крупных
конфигураций, либо как цель — структуры, реализуемые из более
простых ИС. Таким образом в субсистемах тесно переплетаются
интересы технологов и схемотехников.
Для изложения вопросов построения цифровых субсистем весь-
ма удобно воспользоваться методами логического проектирования.
В основе этих методов лежит теория релейных устройств и дискрет-
ных автоматов. Основы теории заложены К. Шенноном, А. Ника-
сима и В. И. Шестаковым и развиты в трудах Д. Хаффмана, М. А.
Гаврилова, Э. А. Якубайтиса, В. М. Глушкова, С. Колдуэлла,
М. Фистера и других ученых. Проблемы и методы теории автоматов
и релейных устройств разрабатывались вне связи с развитием мик-
роэлектроники задолго до ее появления.
Бурный рост технической базы микроэлектроники подчеркивает
необходимость дальнейшего развития приемов логического про-
ектирования и их использования для создания электронной аппара-
4
туры. В первой части книги рассмотрены наиболее эффективные
(в инженерном смысле) методы логического проектирования цифро-
вых структур, используемые в качестве основного инструмента. Из-
ложение этих методов базируется на анализе и синтезе микроэлект-
ронных структур и отражает потребности инженеров-разработчиков
Изложение вопросов проектирования структур аналогового типа,
являющееся основным содержанием второй части книги, базируется
на методах теории обратной связи. Существенный шаг по пути адап-
тации этих методов к нуждам разработчиков аппаратуры сделан
в курсе современных электронных цепей Д. Шиллинга и Ч. Белове,
профессоров Бруклинского политехнического института (США),
а также в ряде журнальных статей, посвященных вопросам приме-
нения аналоговых ИС. Изложение этой части построено так, что
расчетные методы вводятся и используются одновременно с изуче-
нием базовых конфигураций аналоговых структур, реализуемых
на основе ИС широкого применения. В третьей части книги описана
специфика создания микроэлектронной аппаратуры и обеспечения ее
надежности, обусловленная использованием технических средств
микроэлектроники. Монографий о цикле создания микроэлектрон-
ных систем как едином целом, насколько нам известно, пока нет
несмотря на актуальность проблемы. Между тем, осознание глубоких
причинно-следственных связей современных методов обеспечения
надежности микроэлектронной аппаратуры с ее морфологическими
и технологическими аспектами является, по мнению автора, одной
из важнейших комплексных задач, которые нуждаются в активной
разработке и еще ждут своего решения.
Отбор материалов для настоящей книги отразил стремление авто-
ра изложить специфические особенности инженерного аппарата
разработчика интегральных субсистем, а также концепции, опре-
деляющие ход разработки и вытекающие из «крупноблочное™»
микроэлектронной аппаратуры. При таком подходе автор, естест-
венно. был вынужден отказаться от изложения многих интересных,
оригинальных и важных вопросов прикладной микросхемотехники
в надежде, что основной материал книги облегчит читателю исполь-
зование справочных данных и руководств по аппаратурному при-
менению ИС как цифрового, так и аналогового типа.
Книга написана в расчете на читателей, имеющих подготовку
в объеме общетехнических курсов по специальностям: автоматика,
электроника, радиотехника, полупроводниковые приборы. Основ-
ной материал книги был апробирован рядом лекционных курсов,
прочитанных автором для студентов МИФИ, а также для специалис-
тов НИИ и предприятий промышленности.
Автор весьма благодарен профессорам А. В Каляеву, Э. М. Ма-
нукяну, Ф. Г. Старосу, И. П. Степаненко и доц. Б. В. Малину за
внимание к работе и полезные дискуссии. В подготовке рукописи
книги и ее оформлении автору оказали помощь И. И. Шагурин,
О. И. Рогачева, С. М. Вольннкова, А. В. Абрамова, Н. В. Князева
иЗ. К. Ковальчук Выражаю им свою признательность.
Глава 1
Введение. Задачи и основные понятия
микросхемотехники
Сведения, составляющие фундамент микросхемотехники, явля-
ются отражением опыта создания современных электронных систем.
Характерным для этого опыта следует считать тесное взаимодейст-
вие технологических и архитектурных средств воплощения ИС и из-
делий на их основе.
Технологические средства — это групповые процессы, с помощью
которых создается современная микроэлектронная аппаратура.
Примерами таких процессов могут являться виды планарной техно-
логии изготовления монолитных ИС, процессы фотолитографии,
ионного легирования, нанесения тонких и толстых пленок, машин-
ные методы проектирования и изготовления многослойных межсоеди-
нений, методы автоматизированного контроля и испытаний ИС.
Архитектурные средства — это системы групповых технологи-
ческих процессов, реализующие ИС, микроэлектронные изделия или
аппаратуру того или иного класса; системы компонентов в структу-
рах ИС, приемы применения и обеспечения безотказности ИС; идео-
логия использования ИС в аппаратурных комплексах практической
степени сложности, связанные с ней особенности постановки науч-
но-исследовательских работ и организации разработок.
По мнению автора, предметом микросхемотехники является со-
вокупное изучение перечисленных выше архитектурных средств
создания микроэлектронных изделий. В настоящей главе конспек-
тивно излагаются основные принципы микроэлектроники*' и вво-
дятся общие понятия, относящиеся к проблематике микросхемотех-
ники и структурным проблемам реализации аппаратуры на основе
интегральных схем.
*’ Название микроэлектроника составлено из слов «микроминиатюриза-
ция» и «электроника». Это название является неточным и неполным, так как
известны компоненты и схемы, не основанные на явлениях упорядоченного
движения электронов. Кроме того, малые размеры, реализующие микроми-
ниатюризацию современной аппаратуры, являются следствием интеграции
функций, компонентов и процессов, что не тождественно геометрическому
уменьшению размеров традиционных детален.
6
1.1. Микроэлектроника и микроэлектронная аппаратура
(МЭА)
Использование бурно растущего многопланового арсенала средств
микроэлектроники — основа современного этапа развития всех
отраслей электронного приборостроения. Процессы производства
и применения ИС являются отражением передовых научно-техни-
ческих достижений таких областей, как физика, электрбййКй, авто-
матика, кибернетика, машиностроение.
Применение ИС в таких электронных системах, как вычислитель-
ные машины и иные средства обработки информации, устройства
связи, блоки СВЧ диапазона, приборы управления и автоматики,
измерительные и телеметрические комплексы — позволило ради-
кально улучшить параметры аппаратуры и открыло долговремен-
ную перспективу поэтапного ее совершенствования.
Универсальный характер микроэлектроники. Микроэлектрони-
ка* как область инженерной, производственной и научной деятель-
ности [1—3] охватывает:
1. Весь процесс создания МЭА, начиная от этапов разработки
и изготовления ИС и кончая этапами проектирования, реализации
и обеспечения безотказности сложных электронных систем.
2. Технологические методы, направленные на создание электрон-
ной аппаратуры.
3. Специфические факторы, подлежащие учету на этапах про-
ектирования, изготовления и контроля МЭА и вытекающие из воз-
можностей и ограничений технологии.
Основные принципы микроэлектроники. В основе микроэлектро-
ники лежит использование групповых, хорошо контролируемых и
автоматизированных методов, позволяющих достичь резкого повы-
шения качества, технологичности и надежности аппаратуры за счет
интеграции компонентов и технологических процессов; примене-
ние групповых технологических методов делает оправданным ис-
пользование различных форм схемной, технологической и конструк-
тивной избыточности [5, 10—54], вводимой с целью дальнейшего
улучшения технико-экономических характеристик аппаратуры и
повышения ее надежности.
1.2. Микроэлектронные изделия
Различают [1—5] следующие основные типы микроэлектронных
изделий:
1. Интегральные схемы.
2. Функциональные компоненты (оптоэлектронные, ионные, теп-
*’ Список [1—42] основных книг по основам микроэлектроники и по мик-
росхемотехнике, изданных в 70-е годы на русском и английском языках, при-
веден в перечне литературы к гл. 1 [ 1 —57], в котором дана также библиография
литературы на русском языке по общим вопросам микроэлектроники [51—57].
по системному анализу [43—45] и функциональным компонентам [46—50]
7
л вые, акустические и т. д. [46—501, допускающие последующую
интеграцию.
3. Сопутствующие изделия (многослойные печатные платы,
микроразъемы, индикаторы, кнопки, кабели, элементы конструк-
ций и т.д.).
Современный этап развития микроэлектроники является sma-
пом развития ИС. Интегральные схемы, являясь основной элемент-
ной базой микроэлектроники, позволяют реализовать подавляющее
большинство аппаратурных функций, причем наблюдается расшире-
ние сферы применения ИС, увеличение их сложности, повышение
их качества. Одним из критериев оценки технологического уровня
производства ИС является степень интеграции компонентов в пре-
делах конструктивной единицы*'.
Если степень интеграции компонентов не превышает 20—35,
ИС является маломасштабной (МИС). Схема, имеющая степень ин-
теграции порядка сотен или тысяч компонентов, часто называется
большой ИС (БИС) или интегральной субсистемой. Схемы с проме-
жуточными значениями степени компонентной интеграции являются
среднемасштабными ИС (СИС).
Функциональные компоненты не имеют физического подобия с об-
щепринятыми цепями и используют оптические явления, пьезоэф-
фект, механические колебания, распространение тепла, эффект Хол
ла, электрические явления в диэлектриках, магнитные свойства
твердых тел, доменные свойства полупроводников и ортоферритов,
электролиз в жидких электролитах и другие свойства.
Микроэлектронные изделия конструктивно часто выполняются
в виде микросхем. Микросхема является неделимой конструктивней
единицей (деталью) изготовленной с применением групповых техно-
логических методов и имеющей отдельную техническую документа-
цию. Микросхемы условно делятся на изделия широкого примене-
ния, используемые во многих разработках, и специализированные
ИС (схемы частного применения).
Сопутствующие ИС изделия (печатные платы, навесные детали,
элементы коммутации и т. д.) должны обладать совместимостью с ИС
(по конструкции, области применения, надежности). Для реализации
сопутствующих изделий стремятся использовать технологические
приемы микроэлектроники (фотолитографию, автоматические про-
верки, неразрушающие методы контроля качества и надежности
и т. д.).
В зависимости от базовых технологических процессов, положен-
ных в основу создания ИС, различают монолитные (полупроводни-
ковые) ИС и гибридные (пленочные) ИС.
Сравнение монолитных и гибридных ИС. Сравнение позволяет
выявить ряд особенностей этих дополняющих друг друга базовых
технологических принципов создания ИС
*’ Более строгие определения никаалелей интеграции ИС рьС(.мо1репы
в гл. 12.
8
1 Поскольку пассивная часть гибридных ИС изготовляется от-
дел ыю, может быть достигнуто высокое качество (в необходимых
случаях юстировка) пассивных компонентов, появляются дополни-
тельные возможности построения прецизионных, а также высоко-
частотных и СВЧ схем и т. д. Следует отметить, что в СВЧ диапазоне
могут быть успешно применены индуктивные компоненты, выпол-
ненные напылением на специальных подложках с высокими и нор-
мированными значениями диэлектрической постоянной,
2, Технология гибридных схем сравнительно общедоступна и
требует меньших начальных затрат на оборудование, помещения,
подсобные службы. Эта особенность позволяет рассматривать тех-
нологию гибридных ИС как базу для решения многих проблем созда-
ния так называемой «нетиповой» («нестандартной») аппаратуры
(в частности, схем и микросборок частного применения). Примерами
такой аппаратуры могут служить некоторые виды блоков обмена
информацией с цифровыми вычислительными машинами (ЦВМ),
устройств питания, тактовых генераторов, преобразователей ана-
лог—код, связной и СВЧ аппаратуры и других устройств.
3. Технология гибридных ИС может рассматриваться как пер-
спективная техническая база для замены существующих методов
реализации многослойного печатного монтажа [23, 241.
4. Наконец, в ряде случаев технология гибридных схем оказы-
вается предпочтительнее для выполнения так называемых «мощных*
ИС.
1.3. Тенденции развития микроэлектроники
Под первым поколением средств микроэлектроники обычно по-
нимают ИС с малой и отчасти средней степенью интеграции компо-
нентов (МИС, СИС); базовые (типовые) технологические процессы
изготовления таких ИС (планарное производство, фотолитография,
типовой цикл вакуумного напыления и т. п.); базовые технологи-
ческие процессы создания микроэлектронной аппаратуры — изго-
товление многослойных печатных плат и ИС специального (частного)
применения, микромонтаж, циклы проверок (контроля) комплек-
тующих изделий, приборов и систем; аппаратуру, построенную на
основе ИС и использующую типовые процессы ее реализации.
Освоение средств микроэлектроники связано с созданием соот-
ветствующей аппаратуры и комплексным развитием методов ее
проектирования и изготовления. Поэтому в разработке МЭА при-
нимают участие многочисленные производственные и научные кол-
лективы специалистов. Использование ИС потребовало решения ря-
да новых научно-технических задач, таких, как освоение процессов
создания многослойных межсоединений и технологии специализи-
рованных ИС, создание средств автоматизированного контроля ка-
чества ИС, совершенствование методов разработки МЭА, унификация
схемных и конструктивных решений, переквалификация инженерно-
технического персонала и рабочих. Появление первого поколения
9
изделий и методов микроэлектроники открыло долговременную пер-
спективу для планомерной работы по созданию систем на основе ИС,
повышению качества и улучшению технологических и производст-
венных показателей ИС и аппаратуры на их основе, перевооружению
имеющихся производств и повышению их эффективности.
Экстенсивное развитие микроэлектроники «вширь» на базе ИС
и методов первого поколения будет продолжаться в течение ближай-
шего десятилетия и приведет к насыщению народного хозяйства та-
кими электронными устройствами, как вычислительная аппаратура,
приборы промышленной и бытовой автоматики, средства специаль-
ной и индивидуальной связи, измерительная аппаратура и приборы
для научных исследований и т. д. Народнохозяйственное значение
этого развития и внедрения методов микроэлектроники трудно пе-
реоценить.
Помимо экстенсивного аспекта прогресса микроэлектроники,
изучения заслуживают факторы, определяющие ее развитие «вглубь»
— совершенствование арсенала ее средств и дальнейшее, все более
полное выявление ее потенциальных возможностей. Главным отличи-
тельным признаком и основной внутренней тенденцией аспекта ин-
тенсивного развития электроники, по-видимому, является комплекс-
ная интеграция [521, понимаемая как:
— интеграция технологических процессов (групповое произ-
водство);
— интеграция компонентов на пластине (компонентная или тех-
нологическая интеграция);
— интеграция схемных функций в пределах единой структур-
ной единицы (структурная или морфологическая интеграция);
— интеграция физических эффектов с целью создания функцио-
нальных цепей (физическая интеграция в ИС и так называемых
функциональных изделиях микроэлектроники);
— интеграция методов проектирования и этапов создания элект-
ронных систем — использование типовых инструкций по примене-
нию стандартных ИС как части систем их схемотехнического обеспе-
чения в сочетании с алгоритмизацией и механизацией процессов
проектирования и разработки документации и связанным с ней со-
кращением числа этапов разработки систем и т. п. Воплощением
тенденции к комплексной интеграции следует считать большие
интегральные схемы (БИС), в связи с чем очередной этап микроэлект-
роники и новое поколение ее средств оказываются связанными с ос-
воением техники разработки, изготовления и аппаратурного ис-
пользования этих схем.
Характеристика этапа БИС. Понятие о комплексной интеграции
как тенденции электроники облегчает оценку сущности работ по
переходу к БИС. Как известно [1—5,52, 54—56], первый этап раз-
вития микроэлектроники ознаменовался коренными преобразова-
ниями в технологии создания ИС и полупроводникового производ-
ства. Изменения в характере и методах реализации МЭА не были
столь глубокими. Создание первого поколения МЭА в значительной
Ю
мере отразило тенденцию к модернизации уже существующих си-
стем, перевыпуску приборов на новой технической основе. Такая
переработка позволила вовлечь в процесс проектирования МЭА
многочисленные коллективы инженеров, конструкторов и техни-
ческих работников, обучить их методам использования стандартных
ИС, развить новые технологические процессы. Дальнейшее эволю-
ционное развитие технологических средств электроники связано
с ростом достижимой и целесообразной степени интеграции. При
степени компонентной интеграции порядка нескольких сотен или
тысяч компонентов, соответствующей уровню, реализуемому в БИС,
принятые в настоящее время приемы функционального разбиения
систем на приборы, субсистемы и блоки, характер взаимодействия
заказчиков и поставщиков комплектующих изделий, методы при-
емо-сдачи и контроля, формы координации разработок компонен-
тов, приборов и систем — оказываются неэффективными. Поэтому
сущностью очередного этапа микроэлектроники — этапа БИС —
должно явиться: развитие принципиально новых схемотехнических
методов построения аппаратуры на супер модульном уровне; совер-
шенствование цикла производства за счет интеграции стадий созда-
ния аппаратуры. На этапе перехода к БИС центр технической
революции, связанной с освоением новых средств электроники,
перемещается в сферу микросхемотехники.
1.4. Задачи микросхемотехники и ее теории
(морфологии)
Архитектура современных электронных систем и связанный с
ней арсенал структурных (в том числе элементных и технологиче-
ских) средств складываются под влиянием таких факторов, как: не-
обходимость обеспечения все более усложняющихся функций элект-
ронных комплексов при одновременном улучшении показателей
их технического уровня, повышение надежности и технологичности
аппаратуры; разработка новых ИС, рост их сложности; появление
новых (в том числе механизированных) технологических средств
проектирования и изготовления аппаратуры.
Микросхемотехника, возникшая на стыке многих областей зна-
ний, например, таких, как электроника, технология и системотех-
ника, по существу, интегрирует сведения из этих областей и учит
инженеров-разработчиков такому образу действий, при котором
в максимальной мере повышается эффективность средств и техноло-
гических процессов создания аппаратуры.
Изучаемый этой дисциплиной круг вопросов может быть пред-
ставлен в виде двух разделов — теоретической и прикладной мик-
росхемотехники.
Теоретическая микросхемотехника —морфология*' ИС и средств
* Морфология — системный подход к структурам объектов определен-
ного класса и законам их эволюции и отбора.
И
создания электронной аппаратуры призвана изучать закономер-
ности образования структурных форм, их приспособляемости к «сре-
де» (аппаратуре, производству, эксплуатации). Системный (морфоло-
гический) подход к структурам как результату взаимодействия за-
дач, средств их решения и «среды» [1,43—45] является общенаучным
и давно принят в ряде разделов естествознания.
Термин «.морфология» был впервые использован в 1817 г. великим
поэтом и мыслителем И. В. Гёте (1749—1832) применительно к зако-
нам эволюции растений. Морфология еще со времен глубокой древ-
ности фактически интегрирует родственные области научных зна-
ний. Например, морфология растений включает в себя их анатомию,
эмбриологию и цитологию; морфология человека—анатомию, пато-
логию, эмбриологию, антропологию; морфология языка — систему
форм изменения слов для языков разных групп и т. д.
В технике понятие о морфологическом исследовании сформули-
ровано в 1942 г. швейцарским астрономом Ф. Цвикки [44, 45] как
систематический обзор вариантов в сфере научного анализа и про-
гнозирования. Занявшись вопросами реактивного движения,
Ф. Цвикки применил системный (морфологический) подход к этой
области техники.
В монографии по морфологии реактивной техники [44] Цвикки
указывает, что системная (морфологическая) методология должна
включать в себя все приемы, необходимые для того, чтобы получить
информацию об изучаемом классе явлений (проблему групповых
научных методов); системы критериев (проблему выбора); все реше-
ния (цепочки решений) и их следствия (стратегию последователь-
ностей выбора).
По существу, морфологический метод есть нормативный прием
системного анализа, при котором новая информация может быть из-
влечена за счет упорядоченного изучения проблемы, поскольку при
несистематическом анализе многие факторы ускользают от внима-
ния исследователя.
Взаимосвязь теории форм и разделов прикладной микросхемо-
техники может осуществляться через морфологические показатели,
входящие в системы многомерных оценок приспособляемости струк-
тур к «среде». Примеры, иллюстрирующие подход к проблеме по-
строения метрики — систем таких показателей, приведены в ч. II1
настоящей книги.
Научный фундамент микросхемотехники складывается на ос-
нове достижений таких разделов науки, как теория автоматов и ре-
лейных структур, теория цепей, алгоритмические методы проекти-
рования и моделирования, методы системного анализа.
По-видимому, математический аппарат морфологии цифровой
МЭА должен описывать групповые методы логического синтеза струк-
тур в сочетании с отбором оптимальных схем по совокупности их
морфологических показателей. Такие показатели могут отражать
специфику микросхемотехники, например, требования минимиза-
ции количества межсоединений, применения типовых ИС, тех или
12
иных серий, учета необходимости максимального использования
стандартных структур-субсистем, специфические требования к до-
пускам и т. п. Одним из путей создания научных методов такого от-
бора является адаптивное математическое моделирование опытных
партий МЭА с одновременным накоплением «опыта» и алгоритми-
ческой «типизацией» аппаратурных функций. По-видимому, помимо
использования процедур перебора вариантов, можно рассчитывать
на возможность разработки приемов сокращения (минимизации)
логических выражений по основным морфологическим показателям,
а также аналитических методов, необходимых для целенаправлен-
ного использования ресурса избыточности. В свою очередь, стреми-
тельное внедрение аналоговых ИС готовит базу для научного пони-
мания техники «крупноблочной» разработки ее структур.
Таким образом, морфологический раздел микросхемотехники
является областью научной деятельности, направленной на оптими-
зацию методов комплексного использования технических средств
микроэлектроники при проектировании и воплощении электронных
систем практической степени сложности.
1.5. Заключение
1. Микроэлектроника как сфера технической и научной деятель-
ности охватывает полный цикл реализации современных электрон-
ных систем. Целью микроэлектроники как отрасли техники являет-
ся создание электронной аппаратуры на техническом уровне, обес-
печивающем интеграцию и унификацию системных функций, тех-
нологических процессов, компонентов.
2. Для выполнения этой цели мобилизуются технологические
и архитектурные средства микроэлектроники.
Главным технологическим средством является переход к высоко-
производительным приемам создания МЭА (групповым методам про-
изводства, проектирования и контроля).
Архитектурными средствами микроэлектроники являются:
резкое снижение «цены» избыточности и увеличивающиеся возмож-
ности многовариантного выполнения все более сложных систем за
счет интеграции их функций, автоматизации комплексов, повышения
живучести и автономности аппаратуры.
3. Современный этап микроэлектроники является этапом ин-
тегральных схем, причем определяющей тенденцией является повы-
шение степени интеграции, снижение стоимости и расширение сфе-
ры применения микроэлектронных изделий.
4. Понимание и реализация новых аппаратурных возможностей,
открываемых технологией ИС, составляют основное содержание
современного этапа развития микросхемотехники.
5. Теория форм (морфология) микроэлектронных структур скла-
дывается как научный фундамент микросхемотехники, интегрируя
достижения многих областей знания, например, таких, как электро-
ника, технология и системотехника.
13
Вопросы для самопроверки
1. Перечислите основные принципы микроэлектроники.
%. Какие микроэлектронные изделия Вы знаете?
3. Что такое интегральная субсистема?
4. Какая разница между интегральными и функциональными схе-
мами?
б. Какие типы функциональных схем Вы знаете?
6. Дайте оценку возможностям и ограничениям, связанным с основ-
ными технологическими направлениями реализации ИС.
7. Каковы основные принципы технологии монолитных ИС?
8. Каковы основные принципы технологии гибридных ИС?
9. Как охарактеризовать новое поколение изделий и средств
микроэлектроники?
10. Каковы тенденции развития микроэлектроники?
11. Почему в высокочастотной и сверхвысокочастотной технике
используются гибридные ИС?
12. Почему технология гибридных ИС перспективна для выполне-
ния печатных межсоединений?
13. Объясните причины перспективности технологии гибридных ИС
при выполнении «мощных» ИС.
14. Почему при больших объемах промышленного выпуска моно-
литные схемы оказываются экономически выгоднее гибридных
схем?
15. В чем причина высокой потенциальной надежности крупномас-
штабных монолитных схем?
16. Какие можно дать определения:
а) морфологии?
б) морфологическому подходу к анализу и синтезу?
17. Как осуществляется взаимосвязь теоретических и прикладных
разделов микросхемотехники?
Список литературы
1. Ефимов И. Е., Козырь И. Я. Основы микроэлектроники. М., «Связь»,
1975.
2. Интегральные схемы. Основы проектирования и технологии. Пер. с англ.
Под ред. К. И. Мартюшова. М., «Сов. радио», 1970. Авт.: Г. Р. Мэдлснд
и др.
3. Справочник по полупроводниковой электронике. Под ред. Л. П. Хантера.
Пер. с англ. Под ред. С. Я. Шаца и И. И. Литвинова. ЛА., «ЛАашинострое-
ние», 1975.
4. Анализ и расчет интегральных схем. Под ред. Д. Линна, Ч. Мейера и
Д. Гамильтона. Ч. I, II. Пер. с англ. М., «Мир», 1969.
5. Кхамбата А. Большие интегральные схемы. Пер. с англ. Под ред.
Б. И. Ермолаева. М., «Мир», 1971.
6. Шагурии И. И. Транзисторно-транзисторные логические схемы. М., «Сов.
радио», 1974.
7. Старое Ф. Г., Крайзмер Л. П. Полупроводниковые интегральные запоми-
нающие устройства. ЛА., «Энергия», 1973.
14
8. Филиппов А. Г., Белкин О. С. Проектирование логических узлов ЭВМ.
М., «Сов. радио», 1974.
9. Ричман П. Физические основы полевых транзисторов с изолированным
затвором. Пер. с англ. По ред. Г. Г. Смолко. М., «Сов. радио», 1971.
10. Микроэлектроника и однородные структуры для построения логических
и вычислительных устройств. М., «Наука», 1971. Авт.: И. В. Пранги-
швили, Н. А. Абрамова, Е. В. Бабичева, В. В. Игнатушенко.
11 Кобболд Р. Теория и применение полевых транзисторов. Пер. с англ.
В. В. Макарова. М., «Энергия», 1975.
12. Наумов Ю. Е. Интегральные логические схемы. М., «Сов. радио», 1970.
13. Букреев И. Н., Мансуров Б. М., Горячев В. И. Микроэлектронные схемы
цифровых устройств. Изд. 2-е. М., «Сов. радио», 1975.
14. Валиев К. А., Кармазинский А. Н., Королев М. А. Цифровые интег-
ральные схемы на МДП-транзисторах. М., «Сов. радио», 1971.
15. Микроэлектроника и большие системы. Пер. с англ. Под род. В. Г. Тол-
стого. М., «Мир», 1967.
16. Чунаев В. С. Вопросы проектирования функциональных схем логических
элементов на ЭВМ для интегрального исполнения М., ИТМ и ВТ АН
СССР, 1967.
17. Кроуфорд Р. Схемные применения МОП-транзисторов. Пер. с англ. Под
ред. С. А. Майорова. М., «Мир», 1970.
18. Майоров С. А., Новиков Г. И. Принципы организации цифровых машин.
М., «Машиностроение», 1974.
19. Проектирование и применение операционных усилителей. Под ред.
Дж. Грэма и др. Пер. с англ. Под ред. И. Н. Теплюка. М., «Мир», 1974.
20. Шило В. Л. Линейные интегральные схемы в радиоэлектронной аппара-
туре. М., «Сов. радио», 1974.
21. Марше Ж- Операционные усилители и их применение. Пер. с франц. Д1.,
«Энергия», 1974.
22. Активные RC-фильтры на операционных усилителях. Пер. с англ. Под
ред. Г. Н. Алексакова. М., «Энергия», 1974.
23. Пленочная микроэлектроника. Под ред. Л. Холлэнда. Пер. с англ. Под
ред. М. И. Елипсона. М., «Мир», 1968.
24. Топфер М. Микроэлектроника толстых пленок. Пер. с англ. Под ред.
Т. Д. Шермергора. М., «Мир», 1973.
25. Lewin D. Logical design of swiching circuits. London, Nelson, 1968.
26. Wickes W. F. Logic design with integrated circuits. New York, Wiley, 1968.
27. Walter D. J. Integrated circuit systems. ILIFFE Books, 1971.
28. Nawkins J K. Circuit design of digital computers. New-York, Wiley, 1968
29. Designing with TTL Integrated circuits. Ed. by R. L. Morris, J. R. Mil-
ler. New York, McGraw-Hill Book Co, 1971.
30 Meindl J. D. Micropower circuits. New York, Wiley, 1969.
31. Luecke G., Mize J. P., Carr W. N. Semiconductor memory, design and ap-
plication. New York, McGraw-Hill Book Co, 1973.
32. Grebene A. Analog integrated circuit design. New York, Van Nostrand, 1972.
33. Schilling D. L. Belove Ch. Electronic circuits: discrete and integrated. New
York, McGraw Hill Book Co, 1968.
34. Deboo G. J., Burrous C. N. Integrated circuits and semiconductor devices.
Theory and application. New York, AtcGraw-Hill Boo,k Co., 1971.
35 Fitchen F. O. Electronic integrated circuits and systems. New York, Van
Nostrand, 1970.
36. Manera A. S. Solid state electronic circuits: for engineering technology.
New York McGraw-Hill Book Co. 1973.
37. Peatman J. B. The design of digital systems, McGraw-Hill, Book Co, 1972.
38 MOS integrated circuits. Ed by W. P. Penney, L. Lau, New York, Van Nost-
rand, 1972.
39. Carr W. N., Mize J. P. MOS/LSi design and application. New York, McGraw-
Hill Book Co, 1972.
40 Millman J , Halkias С. C Integrated electronics. Analog and Digital
Circuits and Systems. New York, McGraw-Hill Book Co, 1972.
If
41. Lenk J. 0. Handbook of logic circuits. Virginia, Reston Publishing Co, 1972.
42. Hnaiek E. R. A user’s handbook of integrated circuits. New-York, Wiley,
1973.
43. Холл А. Д. Опыт методологии для системотехники. Пер. с англ. Г. Н. По-
варова и И. В. Соловьева. Под ред. Г. Н. Поварова. М., «Сов. радио».
1975.
44. Zwicky. F. Morphology of propusive power. Monographs of Morphological
Research Soc. Pasadena, Calif, USA, 1942, p.382.
45. Яич Э. Прогнозирование научно-технического прогресса. Пер. с англ.
Под ред. Д. М. Гвишиани. Изд. 2-е. М., «Прогресс», 1974.
46. Манукян Э. М. Новые направления и перспективы развития микроэлект-
роники. М., «Машиностроение», 1972.
47. Свечников С В. Элементы оптоэлектроники. М., «Сов. радио», 1971.
48. Федотов Я. А Полупроводниковая электроника, год 2001-й, М. «Сов.
радио», 1975.
49. Хэген К. Применение поверхностных акустических волн. — «Электро
ника», 1969, т. 42, № 23, с. 6—13.
50. Гайлиш Е. А., Дьяконов М. Н., Кузнецов В. П., Харитонов Е. В. Иони-
сторы — электрохимические твердотельные элементы — «Электронная
промышленность», 1975, № 8, с.42—44.
51. Валиев К. А., Контарев В. Я. Полупроводниковая интегральная микро-
электроника и некоторые тенденции ее развития. — «Микроэлектро-
ника», 1972, т. 1, вып 1, с. 10—19.
52. Алексенко А Г Перспективы развития, нового поколения средств микро-
электроники. — «Микроэлектроника», 1972, т. 1, вып. 1, с. 55—62.
53. Елинсон М И. Фундаментальные проблемы микроэлектроники и научно-
технический прогресс. — «Микроэлектроника», 1972, т. 1 вып. 1,с. 3—9.
54. Алексенко А. Г. Проблемы создания микроэлектронной аппаратуры. —
В кн.: Микроэлектроника Под ред. Ф. В. Лукина. Вып. 1.М., «Сов. ра
дио», 1967 с. 31—56.
55. Алексенко А Г., Малин Б. В., Степаненко И. П. Современная микро-
электроника и ее перспективы. — «Изв- вузов СССР Радиотехника»
1968, т. XI, № 7, с.661-678.
56. Алексенко А. Г., Степаненко И. П Основные тенденции производства и
применения интегральных схем. — «Приборы и системы управления»
1970, № 5, с.30—35.
57. Алексенко А. Г. О требованиях к инженерам по разработке и проектиро-
ванию микроэлектронной аппаратуры. — «Изв. вузов СССР. Радиотех-
ника», 1971, т. XIV, № 11, с.1385-1387.
Часть I.
ЦИФРОВЫЕ МИКРОЭЛЕКТРОННЫЕ СТРУКТУРЫ
Глава 2
Основные типы цифровых интегральных схем
Современные цифровые ИС перекрывают широкий диапазон при-
менений и классифицируются по составу выполняемых операций,
по типу элементного базиса, по показателям, определяющим техни-
ческий уровень и применяемость ИС как средств создания электрон-
ной аппаратуры
Операции, используемые при обработке цифровой информации,
обычно основаны на двоичной системе счисления, представляющей
информацию в виде слов—комбинаций символов 0 и 1. Этим симво-
лам отвечают состояния вентиля—ключевой или импульсной схемы,
соответствующие, например, двум крайним значениям напряжений
(при потенциальном способе кодирования), наличию или отсутствию
импульса (при импульсном способе кодирования). В импульсно-
потенциальных структурах используются смешанные варианты ко-
дирования логических символов (слов).
В зависимости от числа внутренних состояний, логические
устройства делятся на комбинационные (однотактные) схемы-авто-
маты без памяти и последовательностные (многотактные) схемы-
автоматы с памятью. Примерами комбинационных цепей являются
ключевые схемы, осуществляющие инверсию, сложение, преобразо-
вание кодсз. Примерами последовательностных схем являются триг-
геры, регистры, счетчики и логические структуры, выполненные на
их основе. Особенностью последовательностных схем является то,
что их выходные сигналы определяются не только значениями вход-
ных слов, но и состояниями схемы в интервал времени, непосредст-
венно предшествующий тактовому или управляющим сигналам.
Структуры, переключения в которых происходят лишь после воз-
действия тактовых или синхронизирующих сигналов, отсчитываю-
щих машинное время (номера тактов), называются синхронными.
В асинхронных цепях тактовые сигналы и цепи синхронизации от-
сутствуют.
Наибольшее распространение в микросхемотехнике получили
потенциальные синхронные структуры (как обеспечивающие боль-
шую технологичность и надежность аппаратуры)*'. Триггеры и иные
*’ О пу 1ях использования импульено потенциальных структур см.в гл.6.
последовательностные субсистемы часто строятся на основе комби-
национных ключевых цепей, включенных в цепи бистабильных ячеек
и схем управления ими.
В настоящей главе приведен обзор современных вариантов таких
ключевых цепей, называемых иногда логическими элементами (ЛЭ),
вентилями, клапанами, ключами [1—61.
2.1. Простейшие логические операции и примеры
их выполнения на основе ИС
Микросхемотехника современных цифровых структур тесно
связана с планарной технологией изготовления монолитных крем-
ниевых ИС. Наиболее распространенными активными компонентами
таких ИС являются биполярный транзистор (БТ) и транзистор
МДП-типа (в структуре металл — диэлектрик — полупроводник
управление потоком основных носителей производится модуляцией
ширины индуцированного канала, т. е. потенциалом затвора [8]).
На рис. 2.1.1, а изображен БТ, включенный в ключевую цепь
по схеме с общим эмиттером (ОЭ). Эта схема осуществляет операцию
инверсии входного символа, применяемую во всех логических си-
стемах на БТ*’. Обозначение этой операции и ее таблица истинности
приведены на том же рисунке и соответствуют так называемой по-
ложительной логике, при которой высокий потенциал кодирует
символ логической 1, а низкий потенциал—логический 0. Ключе-
вая схема рис. 2.1.1, а соответствует резистивно-транзисторной
логике (РТЛ). Комбинация таких ключей отвечает основному ло-
гическому элементу (ЛЭ) этого базиса, выполняющему функцию
ИЛИ—НЕ (операцию стрелка Пирса) и иллюстрированному схе-
мой, таблицей и формулой, приведенными на рис. 2.1.1, б. Если
= R2 = R3 — 0, цепь рис. 2.1.1,б превращается в основной
элемент транзисторной логики с непосредственными связями
(ТЛНС). Наконец, если резисторы Rl, R2, R3 заменить /?С-це-
почками, получим конфигурацию основного логического элемента
с резистивно-емкостными связями (РЕТЛ). Перечисленные типы
ЛЭ на БТ применялись в разработках ИС 60-х годов и в дальней-
шем были вытеснены более совершенными конфигурациями ТТЛ
и ТЛЭС-типов, а также МДП-структурами (см. ниже).
На рис. 2.1.1, в изображен БТ, включенный в ключевую цепь
по схеме с общим коллектором (ОК). Эта цепь является повторите-
лем входного сигнала и применяется во многих логических системах
с БТ. Комбинация таких ключей осуществляет дизъюнкцию вход-
ных символов (логическое сложение, операцию ИЛИ). Схема, фор-
мула и рис. 2.1.1, г иллюстрируют работу цепи, используемой в
транзисторной логике с эмиттерными связями (ТЛЭС). Наконец,
*’ Структура рис. 2.1.1, а является одним из простейших вариантов схе-
мотехнического множества конфигураций, изоморфных операций инверсии.
Аналогичный изоморфизм можно проследить по отношению к любой другой
операции.
18
на рис. 2.1.1, д показана цепь диодных клапанов, осуществляющих
конъюнкцию (логическое умножение, операцию И) входных пере-
менных (по-прежнему имеется в виду положительная логика).
На рис. 2.1.2, а изображена таблица истинности и схема ЛЭ
диодно-транзисторной логики, выполняющего операцию И—НЕ
(штрих Шеффера). Конъюнкция в этой схеме осуществляется дио-
Рис. 2.1.1. Полупроводниковые
вентили, их булевы функции и таб-
лицы истинности:
о — инвертор, б — трехвходовый вен-
тиль ИЛИ - НЕ (в РТЛ-базисе), в —
повторитель, г — трехвходовый дизъюнк-
тор, д — трехвходовый конъюнктор.
F=ABC
А В С F
0 0 0 0
0 0 7 0
0 1 0 0
0 7 1 0
7 0 0 0
1 0 1 0
1 7 0 0
1 7 1 7
д
дамп Д1, Д2, ДЗ, включенными так же, как в цепи рис. 2.1.1, д.
Дополнительные диоды Д4, Д5 и цепь смещения (—El, R2) увели-
чивают запас помехоустойчивости вентиля, сдвигая порог включе-
ния транзистора. Нетрудно видеть, что требования к величине
сопротивления резистора R2 в ДТЛ-элементе (рис. 2.2.1, а) проти-
воречивы. В частности, если на входы А, В, С подаются логические
19
единицы (высокий потенциал), диоды Д/, Д2, ДЗ закрыты; часть /б
тока (рис. 2.1.1, б), протекающего через резистор R1, открывает
транзистор, другая часть этого тока 12 — Д — h бесполезно нагру-
жает источник — Е1. Для уменьшения тока /2 номинал резистора
R2 должен быть как можно больше.
В случае, если на один из входов ДТЛ-элемента подан низкий
уровень £ос. (логический 0), через открытый диод ДЗ и резистор RI
Рис. 2.1.2. ДТЛ-вентили:
а — тре?;входовый ДТЛ-вентиль И — НЕ и его таблица; б—на все входы ДТЛ вентиля
поданы логические 1 (высокие потенциалы); в — на один из входов ДТЛ-вентиля подан
логический 0 (низкий потенциал).
потечет ток Д, транзистор (рис. 2.1.2, в) отключается; неосновные
носители, накопленные в его базе, рассасываются через цепь
R2 —Е1. Из соображений ускорения процесса рассасывания но-
минал резистора R2 желательно иметь как можно меньше.
2.2. Логические элементы ТТЛ-типа
Охарактеризованное выше противоречие в требованиях к цепи
смещения разрешается использованием многоэмиттерного транзис-
тора Т1 во входной цепи инвертора Т2 (рис. 2.2.1, а), т. е. переходом
к транзисторно-транзисторной логике (ТТЛ).
Переменное сопротивление транзистора Т1 в этой схеме исполь-
зуется для увеличения помехоустойчивости и быстродействия ЛЭ;
транзисторный эффект Т1 дополнительно увеличивает скорость
рассасывания неосновных носителей, накопленных в базе Т2. При
20
подаче на входы клапана высокого потенциала (рис. 2.2.1, б) пере-
ход база — коллектор транзистора Т1 работает какпрямосмещенный
диод, при этом включается инвертор 7"2.Изображенный на рис.2.2.1,6
пунктиром резистор Ro = оо является высокоомным функциональ-
ным аналогом резистора R2 схемы рис. 2.1.2, б. При подаче на
один из входов клапана логического 0, олицетворяемого остаточ-
ным напряжением открытого ключа предыдущего каскада Еост «
& 0,4 В (рис. 2.2.1, в), многоэмнттерный Т1 переходит в режим на-
сыщения. Потенциал базы Т1 при этом окажется равным 1Д —
= Еос-г + Пбэг/ ~ 0,4 В + 0,7 В = 1,1 В и недостаточным для
полного отпирания двух последовательно включенных диодов
(р — «-переходов база — коллектор Т1 и база — эмиттер Т2. Об-
Рис. 2.2.1. ТТЛ-вентили:
о—входные диоды заменены многоэмиттерным транзистором (ТТЛ-вентиль); б — на все
входы ТТЛ-вентиля поданы логические 1; в — на один из входов ТТЛ-вентиля подя.н ло
гический 0.
веденная пунктиром цепь рис. 2.2.1, в является в этом случае низко-
омным функциональным аналогом R2 схемы рис. 2.1.2, в; через эту
цепь происходит быстрое рассасывание неосновных носителей базы
при отключении транзистора Т2.
Для увеличения помехоустойчивости основной ТТЛ-цепи
(рис. 2.2.1, а) в последнюю добавляют прямосмещенный диод Д
(рис. 2.2.2, а), резистор R3 в этом случае служит для стекания заря
да, накопленного в базе транзистора Т2 при его насыщении. Одна-
ко включение диода Д уменьшает базовый тек Т2. Чтобы увеличить
этот ток и отрегулировать его в необходимых пределах, вместо дио-
да Д целесообразно использовать транзистор (Т2 рис. 2.2.2, б)
Регулируя нагрузку R2 этого транзистора, можно установить вели
чину базового тока ТЗ. Полученный таким образом каскад на Т2
является расщепителем фазы; двуполярные выходы этого каскада
могут быть использованы для управления дополнительным тран-
зистором Т4 (рис. 2.2.2, в), применяемым в выходной цепи в качест-
ве нагрузки при так называемом каскодном включении, улучшаю-
щем быстродействие и нагрузочную способность ТТЛ-вентиля.
Верхнее плечо — транзистор Т4 в каскоде ТЗ, Т4 (рис. 2.2.2, в)
играет роть нелинейного сопротивления для нижнего плеча ТЗ
Если ТЗ включен, его коллекторный ток /к = Д + /2 (рис. 2.2.2, г).
21
Из двух составляющих этого тока полезной можно принять лишь
составляющую Ц в нагрузке R1. В этом случае желательно иметь
величину R2 как можно больше. В то же время при отключении ТЗ
выходная емкость СБЫХ должна зарядиться до потенциала, коди-
о-
о
Е
Т4
тз
ТТЛ-вен-
В
ie прямосмещенного диода
гния помехоустойчивости;
[енен транзистором Т2, no-
регулировать базовый ток
кодное включение транзи-
ту г— к объяснению тре-
агрузке Т4 каскода ТЗ, Т4
ии Т4-, д — к объяснению
( нагрузке Т4 каскода ТЗ,
при отключении Т4.
рующего логическую 1, с постоянной времени Свых/?2; ускорение
этого перезаряда требует уменьшения R2 (рис. 2.2.2, д).
Каскодное включение разрешает это противоречие, так как при
нормальной работе схемы рис. 2.2.2, в транзистор Т4 закрыт, если
ТЗ насыщен и наоборот. Окончательный вариант основного средне-
уровневого ТТЛ-элемента (рис. 2.2.3, а) содержит диод Д, обеспечи-
вающий отключение Т4 при включении ТЗ.
В самом деле, когда Т2 и ТЗ включены, потенциал точки 1
(рис. 2.2.3, а) составит = f/6BHac + ^канас- В точке 2 (на вы-
Е=5В £~5В
Рис. 2.2.3. Конфигурации основных ЛЭ ТТЛ-схем.
а — среднеуровневый трехвходовый вентиль И — НЕ; номиналы резисторов соответствуют
серии 54/74; б — трехвходовый быстродействующий ТТЛ вентиль И—НЕ, номиналы
резисторов соответствуют ЛЭ серии 54Н/74Н.
22
ходе схемы рис. 2.2.3, а) потенциал окажется равным f/2 =
== UK э „ас- Разность потенциалов 1Д — U2 = Ueanac « 0,7 В
не достаточна для отпирания двух последовательно включенных
диодов-перехода база — эмиттер Т4 и диода Д. Закорачивайте Д,
очевидно, нарушит это условие.
Рис. 2.2 4. Конфигурация сверхбыстродействующего трехвходового ТТЛ-венти-
ля с барьерами Шоттки:
о ЛЭ серии 54S/74S; б — нелинейная обратная связь через диод Шоттки; в — обозначе-
ние транзистора с барьером Шоттки; г— ТТЛ-цепь ИЛИ — НЕ; д — расширитель (экспан-
дер).
Изображенный на рис. 2.2.3, а ЛЭ является основой ряда сред-
неуровневых ТТЛ-схем (со средними значениями быстродействия и
потребляемой мощности, см. ниже).
Высокочастотный ТТЛ-элемент (рис. 2.2 3, б) содержит допол-
нительный транзистор ТЗ, включенный с Т4 по схеме Дарлинг-
тона в нагрузку каскода-инвертора. Такое включение видоизменяет
Цепь рис. 2.2.3, а; напряжение (рис. 2.2.3, б), действую-
щее между точками 1 и .2 при влючении Т2 и Т5, по-прежнему прило-
жено к двум переходам база — эмиттер транзисторов ТЗ и Т4 и по-
тому недостаточно для включения верхнего плеча каскода.
23
В цепи рис. 2.2.3, б увеличен запас схемы по превышению ми-
нимального уровня логической 1*' зг счет исключения диода Д, при-
меняемого в среднеуровневг / варианте (рис. 2.2.3, а).
Наиболее быстродсйству, .г. ТТЛ-конфигурацией является
ЛЭ (рис. 2.2.4, а) с р — п-пёрсходами Шоттки [ill, предотвращаю-
щими насыщение транзисторов за счет нелинейной обратной связи
(рис. 2.2.4, б). В таких ЛЭ нелинейная обратная связь (рис. 2.2.4, б)
осуществляется непосредственно в полупроводниковой структуре
транзистора с барьерами Шоттки (рис. 2.2.4, в)** и позволяет су-
щественно повысить быстродействие ИС.
Для противоположного (маломощного) участка шкалы быстро-
действие — потребление также характерно использование ИС ТТЛ-
типа с барьером Шоттки, позволяющих снизить энергию единичного
переключения Рт: [7]***'.
Совместимые по конструкции, цоколевке, логическим уровням,
эксплуатационным требованиям и параметрам серии семейства
ТТЛ-схем (табл. 2.2.1, [1]) перекрывают широкий диапазон приме-
нений, обладают развитой номенклатурой ИС малой и средней
степени интеграции и являются схемотехнической основой разрабо-
ток цифровых устройств общего типа [5].
ТАБЛИЦА 2.2.1
Показатели серий совместимого семейства ИС ТТЛ-типа
Серии Показатели
иа один ключ (ЛЭ) на один триггер
время распро- стране- ния т, нс рассеи- ваемая мощ- ность Р, мВ'.- энергия единич- ного пе- реклю- чения Рх, пДж макси- мальная частота переклю- чения f, МГц рассен’ ваемая мощ- ность Р, мВт энергия еднич- ного переклю» чеиия пДж
Маломощная, с барьера- ми Шоттки, 54LS/74LS 9,5 2 19 45 10 55,5
Маломощная, 54L/74L 33 1 33 3 4 333,8
Сверхбыстродействую- щая, с барьерами Шоттки, 54S/74S 3 19 57 125 75 150
Среднеуровневая, 54/74 Быстродействующая, 54Н/74Н 10 10 100 35 45 320
6 22 132 50 100 500
Для иллюстрации логической гибкости ТТЛ-схем на рис. 2.2.4, г
изображен среднеуровневый ЛЭ ИЛИ—НЕ, в котором дизъюнкция
* ’ Подробнее об основных параметрах цифровых ИС см. в § 2.3.
* *’ Из рис. 2.2.4, б, в видны обозначения диодов и транзисторов с барье-
рами Шоттки.
* **> энергИЯ единичного переключения, характеризуя эффективность
вентиля, является одним из морфологических показателей элементного
базиса (более подробно об этом см. в ч. III).
24
осуществляется на общей эмиттерной нагрузке (как в схеме
рис. 2.1.1, г). Входы и выходы этой цели и ее двуполярный каскад
отвечают обычной ТТЛ-конфигурации. Подсоединение к точкам х,
7 (рис. 2.2.4, а) расширителя (экспандера) (рис. 2.2.4, д) увеличи-
вает допустимое число входов элемента ИЛИ—НЕ, т. е.егокоэффш
циент объединения по входу М, являющийся одним из основных по-
казателей ЛЭ (см. ниже).
2.3. Основные параметры цифровых ИС
С помощью показателя М определяется одно из правил исполь-
зования вентилей в логических структурах. Основные параметры
цифровых ИС рассмотрим на примере семейства совместимых ТТЛ-
серий.
Работоспособность этих ИС обеспечивается для включений
наихудшего случая, проверяемых при приемосдаточных испытаниях.
Одним из таких включений является подсоединение максимального
числа нагрузок (N = 10) на выходы вентилей и измерение в таком
режиме параметров ИС в полном температурном диапазоне и в до-
пустимых пределах изменения питающих напряжений. Коэффициент
/V определяет относительную нагрузочную способность вентиля или
его коэффициент разветвления по выходу.
Обычно ЛЭ работают на аналогичные вентили-нагрузки. По-
этому входные и выходные уровни ЛЭ должны быть совместимыми.
Логические уровни и запасы от помех. Семейство передаточных
характеристик ТТЛ ИС для N — 10 с определением областей изме-
нения входных и выходных уровней приведено на рис. 2.3.1. На
рис. 2.3.2 показаны гарантированные области запасов от медленно
меняющихся помех в полном диапазоне допустимых нагрузок и
эксплуатационных воздействии.
Скорости переключения вентилей измеряются относительно вход-
ного импульсного сигнала, изображенного в верхней части
рис. 2.3.3. Нижняя временная диаграмма (рис. 2.3.3) показывает
сигнал на выходе ЛЭ при N = 10.
Полусумма длительностей фронтов включения (тд) и выключения
(т2) определяет время распространения т — (т, + тг)/2 сигнала,
т. е. инерционность ЛЭ.
Мощность Р, потребляемая ЛЭ, складывается из статической
и динамической РЯИа составляющих:
р = РСТ + Рцип. (2.3-1)
Статическая составляющая РС1. обычно определяется как
полусумма мощностей, потребляемых схемой во включенном (РГ)
и выключенном (Р") состояниях: РСТ = (Р' + Р')/2.
25
V,b, ,B
Рис. 2.3.1. Передаточная характеристика ТТЛ-вентиля:
/ — измеренные передаточные характеристики при Е-5 В и числе нагрузок Л? —10; 2 — об-
ласть, в которой (.вых(ГУвх) не существует для исправных ИС; 3 — область, в которой
6,вых(С/аз) не существует для исправных. ИС.
и, В
Гарантированный
диапазон *
логической 1
на Выходе ЛЗ
Гарантированный запас
от помех для логической 1
по постоянному току
3,0--
- - 2,3
Допустимый
диапазон „
> логической 1
на Входе ЛЭ
.----2,0 -----<
Гарантированный запас
от помех для логического О
по постоянному току
Гарантированный^-------
диапазон J
логического 0 |
на Выходе лз v---------
0- - Корпус
Минимальный
перепад логических
цроВней '
и„т= (U'-Ua]MUH
на входе ЛЭ
Допустимый
диапазон
логического О
на Входе ЛЭ
Рис. 2.3.2, Допустимые зоны логических уровней ТТЛ-вентиля.
26
Динамическая мощность Рл„„
зависит от частоты (темпа) пе-
реключения f, емкости нагруз-
ки Сн и перепада логических
уровней Дл = U1 — U0'.
Р№Ш = CaUU. (2.3.2)
Другой причиной роста МОЩ- Рис. 2.3.3. К объяснению дннамиче-
носги, потребляемой ТТЛ-цеця- ских характеристик вентиля,
ми, с увеличением частоты пе-
реключения f является сквозной ток, протекающий в каскодах-
инверторах при попадании транзисторов обоих плеч каскода в ли-
нейную активную область во время переключения. Для ограничения
сквозного тока в выходных конфигурациях ТТЛ-цепей применяют
резисторынебольшого номинала (рис. 2.2.3, а, б и 2.2.4, а, г)*\
2.4. Транзисторная логика с эмиттерными связями
(ТЛЭС, токовые ключи)
Схема наиболее распространенного сверхбыстродействующего
ЛЭ ТЛЭС-типа [2] приведена на рис. 2.4.1, на котором показаны
каскады такого вентиля. Транзисторы в схеме рис. 2.4.1 при вклю-
Рис. 2.4.1. Основной ТЛЭС-элемент (схема соответствует вентилю MECL-10000).
чении не насыщаются: открывание любого из входных транзисто-
ров Т1—Т4 вызывает отключение тока в правом плече Тбдифферен-
*’ Аналогичный рост Р ~ Един с увеличением темпа переключения на-
блюдается у ЛЭ на взаимодополняющих (комплементарных) транзисторах,
элементов КМДПТЛ, имеющих Рст ~ 0 (см. § 2,7),
27
Рис. 2.4,2. Зависимость мощно-
сти Р, рассеиваемой ЛЭ, от ча-
стоты его переключения [:
/ — для вентиля ТТЛШ с барьера-
ми Шоттки; 2 — для ТЛЭС-вентиля
MECL-10000.
циального усилителя. Поэтому
напряжение на нагрузке R7 при
смене логических уровней изме-
няется мало, а ток этого резисто-
ра протекает либо через цепь R5,
Т4, либо через цепь R6, Т5. На
рис. 2.4.2 показаны зависимости
мощности, потребляемой венти-
лем, от частоты его переключения
для ТТЛ-схем с барьерами Шоттки
(кривая /) и для ТЛЭС-вентиля
(кривая 2). Видно, что на часто-
тах 30—100 МГц в выше ТЛЭС-
элементы оказываются заведомо
экономичнее ТТЛ-схем аналогич-
ного класса.
2.5. Логика на однородных (р- и п-канальных)
МДП-транзисторах (рМДПТЛ, пМДПТЛ)
На рис. 2.5.1, а, б показаны схемы инверторов рМЛПТЛ на
основе однородных матриц р-канальных Л^ДП-транзисторов 14].
Нагрузкой инверторов в этих схемах служат МДП-приборы, зат-
Рис. 2.5.1. Конфигурации элемен-
тов, выполняющих простейшие ло-
гические операции в МДПТЛ-бази-
се на основе однородных МДП-
компонентов (отрицательная ло-
гика).
г
воры которых соединены с источником отрицательного постоянного
(рис. 2.5.1, б) либо импульсного (рис. 2.5.1, а, в, г) смещения. Под-
ложка р-канальных МДП-транзисторов в таких цепях соединяется
(рис. 2.5.1, а) с наиболее положительным их потенциалом (такое
28
о единение иногда на схемах не показывается, а подразумевается
см. рис. 2.5.1, б—г).
Кодировка переменных на рис. 2.5.1 соответствует отрицатель-
ной логике (уровень 1 закодирован низким потенциалом, близким
к номиналу отрицательного источника, уровень логического 0 соот-
ветствует потенциалу земли).
Как видно из рис. 2.5.1, в, г, схемы для выполнения симметрич-
ных операций И—НЕ, ИЛИ—НЕ в рМДПТЛ-базисе требуют оди-
накового числа компонентов (эта особенность р Л1ДП-схемотехники
может быть использована для построения системы морфологических
показателей цифровых структур, см. часть III)
Схемотехника «ЛАДП-компонентов, основанная на использова-
нии положительной логики и структур с кремниевыми затворами,
строится аналогичным образом. Структуры лМДП-типа требуют
меньшей площади полупроводниковой поверхности (см. § 2.7) и су-
щественно более экономичны по потреблению, а потому хорошо со-
четаются с техникой микромощных БИС.
2.6. Логика на комплементарных МДП-транзисторах
(КМДПТЛ)
На рис. 2.6.1 показаны схемы инвертора и вентилей ИЛИ — НЕ,
И—НЕ на комплементарных (взаимодополняющих) МДП-транзисто-
рах. Элементы КМДПТЛ с положительной логикой могут питаться
ис. 2.6.1. Конфигурации элементов, выполняющих простейшие логические опе-
рации в КМДПТЛ-базисе на основе комплементарных МДП-компонентов (по-
ложительная логика).
от низковольтного источника положительного напряжения и иметь
уровни, совместимые с уровнями ТТЛ-схем [3]
Подложки р-канальных МДП-транзисторсв соединяются с точ-
кой схемы, имеющей наиболее положительный потенциал (Е), под-
29
ложки «-канальных приборов соединяются с землей (имеющей наи-
более низкий потенциал).
Преимуществом ИС на комплементарных МДП-транзисторах
является микроваттное потребление мощности в статическом режи-
ме, т. е. Рст « 0; недостатком — усложнение схемы по числу ком-
понентов и технологических операций, приводящее к увеличению
площади чипа*'' и стоимости изготовления таких схем по сравнению
с ИС на однородных МДП-компонентах.
2.7. Критерии сравнения логических ИС.
Новое поколение логических элементов для БИС
Энергия единичного переключения. На рис. 2.7.1 приведены пока-
затели наиболее распространенных цифровых ИС, перекрывающих
основной участок шкалы быстродействие — потребление. На ос-
Рис. 2.7.1. Показатели наиболее рас-
пространенных серий цифровых ИС,
соответствующих ЛЭ первого поколе-
ния и их модификациям:
I) ТТЛ-LS (54/74LS), 2) ТТЛ L (54L/74L, се-
пия 134), 3) ТТЛ (54/74, серия 133),
4) ТТЛШ (54/74S), 5) ТТЛ-Н (54/74H),
6) ТЛЭС (MECL-1II) 7) ТЛЭС (MECL-10000,
серия 100).
новации рис. 2.7.1 можно
произвести сравнение ИС по
одному из основных критериев—
энергии единичного переключения
Рх ключа-инвертора. Рисунок
2.7.1 иллюстрирует показатели
наиболее популярных разрабо-
ток совместимых ТТЛ-серий
SN54/74, ТЛЭС-схем (MECL-11I
и MECL-10000) и демонстрирует
прогресс в технике биполярных
ИС.
Первое поколение цифровых
ИС [7] характеризовалось пока-
зателем Рх = 50—100 пДж, ма-
ло зависящим от типа логичес-
кого базиса (РТЛ, ДТЛ, ТТЛ
п т. д.). Разработки последних
лет (рис. 2.7.1) позволили сни-
зить Рх до 0,5— 20 пДж, т. е.
в 5 —200 раз**’.
*' Под чипом (chip, англ) понимается скрайбированный кусочек полу-
проводниковой пластины, содержащий структуру ИС с межсоединениями (ак-
тивную часть чипа), контактные площадки и участки поверхности кремния,
необходимые для соблюдения производственных допусков.
**> Наилучшее значение Рх = Рстх получается при низких скоростях пе-
реключения комплементарных МДП схем. С повышением темпа работы про-
изведение Рх = (Рст + РдИН)т « РдпнТ для ИС этого типа растет; при ско-
ростях переключения, превышающих 0,5 — 1 МГц , становятся более выгод-
ными низкоуровневые биполярные ИС с инжекционной логикой или ТЛЭС
[9, 10), У которых Рдин < Рст,
30
Эквивалентные /?С-показатсли вентиля. Представив рассеивае-
мую мощность Р и энергию Рт в виде
Р = E2/R, Рх = ЕгС, (2.7.1)
где Е — напряжение питающего источника, нетрудно [7] получить
выражения для эквивалентных ДС-величин, характеризующих быст-
родействие вентиля и рассеиваемую им мощность;
R = Е2/Р, (2.7.2)
С = Рх/Е2 = т/Д. 2.7.3)
Снижение Р до нановаттных значений, как видно из (2.7.2) и рис.
2.7 1, возможно путем физической реализации огромных величин
эквивалентного сопротивления R, применением взаимодополняю-
щих МДП-компонентов. С другой стороны, снижение Рх при по-
стоянном Е возможно лишь при уменьшении С, т. е. минимального
топологического размера (зазора) за счет увеличения разрешающей
способности фотолитографического цикла [7).
Современный уровень производства ИС позволяет получить ве-
личину топологического зазора 2—5 мкм и близок к пределу физи-
ческого разрешения, достигаемого прецизионной фотолитографией
в видимом диапазоне света. Уменьшение минимального топологи-
ческого зазора до значений, меньших 1 мкм, возможно лишь за счет
перехода к электроннографии и рентгенографии, т. е. к экспони-
рованию электронными или Х-лучами.
Новое поколение ЛЭ для БИС. К таким элементам, несомнен-
но, следует отнести вентили с комплементарными МДП-компо-
нентами, имеющие РСТх « 0,6 пДж (при малых скоростях пе-
реключения). Такие же показатели, но полученные в динамическом
режиме (Рх — 0,35 — 1 пДж) имеют ЛЭ нового поколения на ос-
нове биполярных транзисторных структур. Среди таких разработок
следует в первую очередь назвать ИС с инжекционным питанием*’
(интегральные инжекционные ИС; ИИЛ, И2Л, Integrated Injection
Logic, I2L [9, 121).
Инжекционные ИС Перспективность схем И2Л-типа обусловлена
тем, что наряду с малой величиной Рх инжекционные ЛЭ обеспечи-
вают:
— существенное уменьшение площади чипа (при традиционных
требованиях к величинам топологических размеров и допусков на
совмещение);
— сокращение количества технологических операций и числа
фотошаблонов;
— работу при напряжении питания 0,5—1 В, что и позволяет
снизить величину Рх [см (2.7.1)];
*’ Для тех же ИС применяют менее удачное название «ИС совмещенной
транзисторной логики» (Merged Transistor Logic, MTL), подразумевающее
«Совмещение» в этих ИС структур п — р — п и р — п — p-типа, т. е. вх
физическую интеграцию (см. ч. III).
31
— постоянство Рт при увеличении темпа переключения (т. е.
Ддпн Рет)-
Последняя особенность обусловливает разграничение областей
применения элементных средств КМДП и И2Л-типа: КМДП БИС
перспективны в микромощных устройствах, работающих при малых
скоростях переключения, в то время как И2Л-схемы являются пред-
почтительными для применения в аппаратуре среднего быстродей-
ствия.
Принцип инжекционного питания заключается в том, что с по-
мощью бокового р — п — р-транзистора-инжектора ТИ (рис. 2.7.2,
а) реализуется цепь генератора тока Д =ад7 базымногоколлектор-
Рис. 2.7.2. Основной И2Л-вентилы
а — схема с р — п — р-транзистором-инъектором
ТИ; б — эквивалентная цепь с идеальным генера-
тором тока; в — структура с изоляцией р — п-пе-
реходами.
кого вертикального п — р — «-транзистора Т (рис. 2.7.2, б), вы-
полняющего функцию инвертора логического сигнала F = А. Такая
конфигурация строится на безрезисторной структуре, в которой ба-
зовая область многоколлекторного п — р— n-транзистора*’совпа-
дает с коллекторной областью бокового р — п — р-транзистора-
инъектора, а базовая область последнего — с эмиттернойп— р — п-
областью БТ. Благодаря такому объединению — физической ин-
теграции элементов структуры — весь И2Л-вентиль занимает на
кремниевой подложке площадь одного стандартного многоэмиттер-
ного транзистора (рис. 2.7.3). Сравнение ЛЭ ТТЛ и И2Л-типа при-
ведено в табл. 2.7.1 [121**’.
Работа вентиля рис. 2.7.2, а основана на том, что логический сиг-
нал А изменяет направление и величину тока /. Ток Д =aN/ (при
*’ Такой транзистор подобен обычному многоэмиттерному БТ, см. §2.2.
**’ В этой таблице, как и в табл. 2.2.1, рис. 2.7.1 и формулах (2.7.1) —
(2.7.3), фактически используются морфологические показатели, специально
рассматриваемые в ч. III.
32
Показатели ЛЭ ТТЛ- и №Л-тцпов
Т А Б Л ИЦА 271
Показатели Тип логики
ТТЛ и*л
Функциональная плотность (при ширине линий на фотошаблоне 7 мкм), вентилей/мм2 20 120—200
Произведение Рх, пДж/ЛЭ 100 4—0,2
Время распространения (задерж- ка) т, нс Рассеиваемая мощность Р, мВт/ЛЭ 10 25—250
10 6-10-в—7-10~»
Напряжение питания Е, В 3—7.3 1—15
Логический перепад напряжения и°. В 5 0,6
Диапазон рабочих токов вентиля, мА 2 10-6—1
Структура межсоединений Двухслойная Однослойная
А = 1, положительная логика) течет по пути /х. Ток / = /0 (при
А = 0 потенциал входа равен нулю) течет по пути /0 (рис. 2.7.2, а).
В первом случае осуществляется инжекция —aNI неосновных
для ТИ носителей (дырок) в базу ТИ или, что то же самое, в эмиттер
Т (рис. 2.7.2, а); это вызывает смещение перехода база — эмиттер и
перехода коллектор — база Т в прямом направлении. Транзистор
Т переходит в режим насыщения; напряжение между его коллекто-
Рис. 2.7.3. Сравнительные показатели ЛЭ в основных схемотехнических базисах
(для микромощных ИС и ИС среднего быстродействия) применительно к четы-
рехвходовым ЛЭ (все размеры приведены в микрометрах).
2 Зак. 1069 33
ром и базой при этом мало и составляет единицы или десятки мил-
ливольт (вентиль Т замкнут).
При подаче на логический вход А нулевого потенциала ток опи-
санной выше инжекции прекращается, поскольку база ТИ оказы-
вается под потенциалом коллектора ТИ, а ток /0 определяется утеч-
кой обратносмещенного перехода эмиттер —база транзистора ТИ.
При этом ток / (рис. 2.7.2) перестает течь по пути /ь что вызы-
вает резкое увеличение выходного сопротивления транзистора Т,
Рис. 2.7.4. Схемы И2Л-типа:
a — двухвходовый логический элемент
для образования функции Пирса и
дизъюнкции; б — логическая схема син-
хронного D-триггера; в — топологиче-
ские характеристики синхронного
D-триггера, выполненного по логической
схеме б.
попадающего на границу активного режима и режима отсечки. Вен-
тиль Т оказывается разомкнутым, при этом{/К0 » 0,6 В, что соот-
ветствует уровню логической 1 (при напряжении питания Е = 1,5 В).
При выполнении операции «стрелка Пирса» А 4- В два вентиля-
инвертора Т1 и Т2 (рис. 2.7.2, б) объединяют по коллекторным це-
пям (рис. 2.7.4, а). Для образования дизъюнкции А4-В применяется
дополнительный инжекционный инвертор, также показанный на
рис. 2.7.4, а.
На примере этой схемы, а также цепи триггера О-типа*'
(рис. 2.7.4, а—в) видно, что схемотехника И2Л элементов характе-
*’ Подробнее о типах триггеров см. в гл. 3.
34
ризуется применением лишь БТ и не требует компонентов других
типов. Инжектор на основе бокового р —- п — р-транзистора де-
лается обычно групповым, т. е. обслуживает несколько И2Л-венти-
лей.
С помощью И2Л-схем оказалось возможным создать известный
микропроцессор SBP0400, первоначальная разработка которого
выполнена фирмой Texas Instr. США [121.
2.8. Основные требования к серии цифровых ИС
Такая серия представляет собой комплект ИС , предназначенных
для построения аппаратуры в пределах заранее оговоренного диа-
пазона технических требований.
Этот комплект должен:
— состоять из ИС, СИС и БИС, совместимых друг с другом по
логическим уровням и электрическим параметрам;
— иметь унифицированную конструкцию;
— использовать однотипные технологические процессы;
— быть ориентированным на определенный, но довольно широ-
кий диапазон применений (аппаратурную модель достаточной сте-
пени общности) и в пределах этого диапазона обладать удовлетвори-
тельным сочетанием технических характеристик;
— допускать наращивание номенклатуры комплекта новыми
разработками.
Серии ИС могут образовывать совместимые семейства (см. на-
пример, табл. 2.2.1). Последние разработки КМДП и И2Л-схем пре-
дусматривают совместимость последних с ЛЭ ТТЛ-типа.
2.9. Заключение
1. Современные серии цифровых ИС перекрывают диапазон при-
менений, соответствующий всем используемым в аппаратуре участ-
кам шкалы быстродействие — потребление.
2. Основными элементными базисами современных цифровых
ИС и БИС являются базисы КМДПТЛ и пМДПТЛ (для микромощ-
ных ИС), ТТЛ (для структур среднего быстродействия), ТЛЭС (для
сверхбыстродействующих ИС), рМДПТЛ (для изделий минимальной
стоимости).
3. Технический уровень разработок ИС может характеризовать-
ся энергией единичного переключения Рт, связанной, в частности,
с минимальным топологическим размером, допустимым при про-
изводстве ИС.
4. Новое поколение логических вентилей для БИС с Рх 1 пДж
представлено разработками в КМДП-базисе (микромощные БИС с
малой скоростью переключения), а также биполярными БИС средне-
го быстродействия на основе И2Л-элементов.
2* 35
Вопросы для самопроверки
1. Что такое элементная база, серия цифровых ИС?
2. Дайте общую характеристику элементных структур в зависимо-
сти от способов кодирования двоичных переменных
3. Дайте общую характеристику структурам комбинационного и
последовательностного типов.
4. Опишите особенности, перечислите преимущества и области при-
менения МДП-транзисторов, цМДП-, пМДП- и КМДП-схем.
5. Какие элементные структуры на активных компонентах с до-
полнительной симметрией Вы знаете?
6. Перечислите особенности схем ТТЛ-логики.
7. Перечислите особенности элементных структур ДТЛ-, РЕТЛ-,
РТЛ-, ТЛСЭ-типа.
8. По каким количественным критериям могут быть сопоставлены
ЛЭ?
9. Дайте оценку взаимной совместимости ЛЭ разных типов.
10. В чем смысл использования МДП-структур с дополнительной
симметрией?
11. Какие требования предъявляются к ИС, входящим в комплект
(серию)?
12. Каков принцип работы ИС с инжекционным питанием?
13. Охарактеризуйте основные показатели ЛЭ.
14 На передаточной характеристике ТТЛ-вентиля покажите об-
ласти эксплуатационных запасов по электрическим параметрам,
соответствующим логическим уровням ИС.
Список литературы
1 Hnatck Е. R. A user handbook ol integrated circuts. New York, Wiley,
1973.
2. Lenk J. D. Handbook of logic circuits. Virginia Reston Publishing Co, 1972.
3. Millman J., Halklas С. C. Integrated electronics; analog and digital cir-
cuits and systems. New York, McGraw-Hill Book Co, 19/2
4 Carr W N , Mize J. P. MOS/LS1 design and application New York,
McGraw-Hill, Book Co., 1972.
5. Designing with TTL Integrated Circuits, Fd. by AAorris R L. Miller
J R., New York, McGraw-Hill Book Co., 1972.
6 Boyle A J Charting logic lor speed/power. — «Electronic Eng.» 1972. № 6
p. 63—67
7. Валиев К А. Контарев В. Я. Полупроводниковая интегральная микро-
электроника и некоторые тенденции ее развития. — «Микроэлектрони-
ка» 1972, т. 1, вып. 1, с. 10—19
Ь. Ричман П Физические основы полевых транзисторов с изолированным
затвором. Пер. с англ. Под ред. Г. Г. Смолко. М., «Сов. радио», 1971
9. Аваев Н. А , Дулин В. Н., Наумов 10 Е. Интегральные цифровые схемы
с инжекционным питанием Обзор — «Зарубежная радиоэлектроника»
1974, № 1, с.73—89.
10. Шагурии И. И. Логические схемы для цифровых микроузлов высокой
степени интеграции —«Микроэлектроника». 1975, т. 4 вып. 3, с. 220—228
II. Федотов Я. А. Полупроводниковая электроника год 2001-й, М., «Сов.
радио», 1973.
12. Хортон, Энглсйд, Макги. Интегральная инжекционная лслика — важ.
ное достижение технологии биполярных ИС. — .'Электроника» 1975
№ 3, с. 24—34.
13 Лебедев В И. Исследование добротности микромощных логических схем.
— «Микроэлектроника» 1975, г. 4 вып. 5, с.436—440.
14 Альтман Современное состояние разработок и производства компле-
ментарных МОП ИС и БИС. — «Электроника», 1975, № 10, с. 27—32.
Глава 3
Интегральные схемы со структурами
комбинационного типа и методы их логического
проектирования
Цифровые ИС, используемые в комбинационных структурах
(автоматах без памяти), проектируются на основе ЛЭ, выполняющих
операции булевой алгебры. Для понимания работы таких схем
и принципиальных особенностей их аппаратурного применения
весьма удобны методы логического проектирования. Эти методы вы-
текают из основ теории релейных устройств 11—13]; разработка,
развитие и применение этих методов для синтеза и анализа цепей
на основе ИС [14—171 позволили сделать логическое проектирование
научной и методической основой микросхемотехники цифровых
структур.
В настоящей главе рассматриваются типичные для техники ИС
комбинационные цепи дешифраторов, преобразователей кодов, сум-
маторов, арифметических субсистем и на этих примерах изучаются
основные правила кодирования чисел, техника оперирования
с булевыми функциями, аналитического отображения структур
и приемы их минимизации.
3.1 Основные операции
Основными операциями булевой алгебры являются отрицание,
логическое сложение (дизъюнкция) и логическое умножение (конъ-
юнкция) [21]*’.
Отрицание (инверсия). Отрицание обозначается чертой, которая
ставится над переменной. Например, отрицание переменной А, чи-
таемое «НЕ А», записывается в виде А. Таблица истинности для этой
операции была уже приведена в гл. 2 (рис. 2.1.1, а).
* Выше, в § 2.1 эти операции уже вводились смеете с простейшими изо
морфными им структурами, используемыми в схемотехнике IIG,
3J
Дизъюнкция. Логическое сложение (дизъюнкция) обозначается
с помощью знака плюс, например А + В (читается «А плюс В»).
Логическое сложение иногда называется также «соединением» или
«включающим ИЛИ» и может читаться «А или В». Таблица
рис. 2.1.1, г является таблицей истинности для дизъюнкции.
Конъюнкция. Логическое умножение (конъюнкция) обозначается
так же, как произведение в обычной алгебре, т. е. АВ, A-В, АхВ.
Основные тождества. Булеву алгебру можно применять, зная три
основные операции — НЕ, ИЛИ, И. Однако полезно запомнить 15
основных тождеств (тавтологий), приведенных в табл. 3.1.1.
ТАБЛИЦА 3.1.1
Основные тождества
Номера тавтоло- гий Названия Формулировки
1 Элементарные высказывания A-j-A=l
2 » » АА = 0
3 > > А 4-1 = 1
4 » » А-1=А
5 Соотношения абсорбции А-)-А = А
6 » » АА = А
7 Двойное отрицание А = А
8 Сочетательные (ассоциативные) (А + В) + С=А + (В+С)
9 » » (АВ)С = А(ВС)
10 Переместительные (коммутатив- А-|-В = В+А
ные)
11 То же АВ = ВА
12 Распределительные (дистрибутив- A(B+C) = AB + AG
13 ные) (A + B)(A+G)= А + ВС
14 Соотношения двойственности А + В = АВ
15 (теоремы де Моргана) АВ = А + В
Из приведенных в табл. 3.1.1 соотношений особого внимания
заслуживают тождества 13—15, не похожие на алгебраические; их
справедливость может быть доказана с помощью таблиц истинности.
Полезные следствия из соотношений табл. 3.1.1, дополняющие пе-
речень основных тождеств, приведены в табл. 3.1.2.
38
ТАБЛИЦА 3.1.2
Полезные следствия (дополнительные тождества)
Номера
тавтоло-
гий
Фор мулировки
Примечания
16 ВА + ВА = В Вытекает из 1-й тавтологии
17 а+ав=а+в Вытекает из 13-й тавтологии
18 АВ + АВ= АфВ Определение операции «исклю- чительное ИЛИ»
19 АфВ = АВ+АВ Определение операции сравне- ния («исключительное НЕ—ИЛИ»)
20 АфА=0; 1ф1 = 0} Преобразования выражений, ис-
0ф0=0 пользующих операцию «исключи-
21 АфА=1; 1ф0==1 тельное ИЛИ»
22 Аф1 = А
23 АфО=А
24 Если АфВ = С, то AQG— В и ВфС = А
3.2. Булевы функции одного и двух аргументов
Функция одного аргумента. Четыре возможные булевы функции
одного аргумента приведены в табл. 3.2.1.
ТАБЛИЦА 3.2.1
V (А) А v (А)
0 I Выражения для функции Название функции
Vo (А) 0 0 0 Константа О
И (А) 0 1 А Переменная А
V2 (А) 1 0 А Инверсия А
Уз (А) 1 1 1 Константа 1
Функции двух аргументов. Если имеются две входные перемен-
ные А и В, то булевы функции от них определены на 2" = 4 набо-
рах (табл. 3.2.2).
ТАБЛИЦА 3 2.2
А 0 0 1 1
В 0 1 0 1
39
X
2
S
2
5С
х
X
Е
К
s к
s
х
2
О
0 0 11 r ,, , Основное Обозна-
_____________ Выражение через опе« Наименование функции обозна- чепие
рации конъюнкция, (операции) чеиие операции,
0101 дизъюнкция, инверсия операции варианты
S3
X
S
S
2
С
2
X
X X о X X
CZ ZD
< ‘Л
CQ CQ CQ 02 3 S «3
It It 0^ —> ? |оз f It
аз
а ф
2 X ф х Ф ф х о к го го >—.
2 2 X го —
ГО Ф О ф Ф ф & X х X С 2 ф го
ГО Ф с _Е X о X го X х *г х 23 X Д Го к X 'g- пз Cl го го х Jr, ь
f— -г- X х Но
X о X О о £ ф и о О ® ф - X CQ X X £ °- н х ° У <и о о So S —
X X £ к X ~г с; ~ х н _
и; X х *3 ) S н и CQ г 'ч X X к
го к ф X £ ® 2 в е; ен вн 1Я ац 1Я ац , 1 ГН2
X к О X 2 “ S S S ф о го X в 2 я (Q X X 1 ивал сра ;ерси 1ЛИК tepep 1ЛИК — И тоян
О С и = в С " га S со с с ГО f- X СО Кез « о Д f- к X С X X ГО Ф X £ о ш X S £ х 2 = 2 Щ о m о х X хх хс
О го ГО го X О
X X X о X
tQ
|02
CQ |CQ CQ + CQ CQ + +В _|_ |ОД од |од + 3 |аа 1—. |CQ I'T I'C l^ —
о 11 Ч ’Г II II •ч; i*^ II II сз II II II и H II II 11 II II II И С r-( C4 Pi iD
о ь гЧ О) b ь И ГГ h ь wb w6 IF, ёГ & b
о «-М о —• о — О о — 0-^0 — о —
о о — — о о —’ т—< с c —г — О —/ —’ —
о о о о г- -Т о о о о — — —, —•
о о о с о О о о —г —’ —
О г— СЗ ,Q
о xt г-Ч 04 b ь b ь о о b ь Bt гГ гЧ гЧ b b b b ьь
40
При этом можно получить 222 = 16 логических функций, обозна-
чающих операции над двумя аргументами. Определения этих функ-
ций через операции конъюнкции, дизъюнкции и инверсии даны в
табл 3.2.3.
3.3. Интерпретация булевых функций двух аргументов.
Формы представления функций
Булевы уравнения. Рассмотрим уравнение F (X, V) = X -Р
+ V = 1, реализующее понятие включения (Y заключено в X)
или импликации (наличие Y означает наличие X).
Как видно из табл. 3.3.1, условие F (X, Y) — 1 ограничивает
возможные комбинации значений переменных; в частности, вторая,
обведенная рамкой, строчка таблицы ис-
тинности должна быть исключена из рас- таблица з.зт
смотрения Это означает, что Y не может ------------------~—
быть больше X, т. е. Y «заключено» в X. х Y Л+У
Диаграммы Венна. Импликация. Поня- ' ' '
тие включения (импликации) может быть
интерпретировано с помощью диаграмм о i о
Венна [19]. На этих диаграммах пределы ---------------------
ная или самая большая область представ- 1 ° 1
ляет единицу, а отсутствие области — 1 1 1
нуль. На рис. 3.3.1, а показаны области
X, Y и единицы, а также включения их друг в друга. Как видно
из рисунка, область X и часть области, лежащая вне У, т. е. У,
вместе заполняют всю область 1. Таким образом, эта диаграмма
является интерпретацией уравнения X + У = 1.
Рассмотрим теперь булево уравнение ХУ = 0.
а
б
Рис. 3.3.1. Диаграммы Венна:
а — интерпретация уравнения Х+У—I (импликация); б интерпретация уравнения ХУ-0
(исключение); в — интерпретация теоремы де Моргана X-YY^XY.
Это уравнение, выражающее понятие «исключение», представ-
лено на диаграмме рис. 3.3.1, б, из которой видно, что области X
и У не перекрываются. Отмеченная на том же рисунке область Z
частично перекрывает области X и У. Частично перекрывающиеся
(заштрихованные) области есть не что иное, как графическое ото-
бражение операции И (пересечение, совпадение); эти области ото-
бражают функции XZ и YZ.
41
Использование диаграмм Венна для доказательства тавтологий.
На диаграмме Венна (рис. 3.3.1, в) заштрихована область X + Y,
пезаштрихованной осталась область X + Y, которую можно предста-
вить в виде XY. Отсюда получим доказательство теоремы де Морга-
на X +Y = XY.
Доказательство тождественности булевых функций может быть
выполнено с помощью диаграммы Венна для необходимого коли-
чества переменных. На диаграмме отмечают штриховкой области,
соответствующие выражениям, проверяемым на тождественность.
Совпадение заштрихованных областей является признаком, дока-
зывающим тождественность функций.
Запрет. Запретом или отрицанием импликации называется функ-
ция вида U”2 = XY = X + Y — U/18. На рис. 3.3.2 заштрихо-
ванные области отображают выражения для 1Г2 и U718.
XY
Рис. 3.3.2. Диаграммы Венна:
а — интерпретация функции запрета И72—ХУ (заштрихованная область отображает K's)}
б — интерпретация функции импликации
Рис. 3.3.3. Заштрихованная область соответствует функции W3=X ссУ.
Рис. 3.3.4. Минтермы двух переменных.
Равнозначность. Для интерпретации функции равнозначности
(сравнения) Wg — XY + XY = X ~ Y представим области X и
Y на диаграмме рис. 3.3.3, изобразив их частично перекрывающи-
мися. Если положить Wg ~ 1, то, как следует из диаграммы, об-
ласти X и Y следует считать совпадающими.
Функции Шеффера и Пирса. В качестве упражнения читателю
предоставляется возможность изобразить на диаграмме функцию
«штрих Шеффера» = X]Y ~ XY и функцию «стрелка Пирса»
Wg=X^Y — X + Yu доказать с помощью диаграммы соотноше-
ния
(ХГЙ^-W. (3-3-0
(X\Y)=X\Y. (3.3.2)
Формы представления логических функций. Одна и та же буле-
ва функция может быть выражена несколькими способами. Напри-
мер, нетрудно убедиться в том, что имеют место равенства
f=X+Y=X + XY=Y + XY=XY + Y + XY=XY + XY + XY.
(3.3.3)
42
Написанные выше соотношения могут быть доказаны с помощью
таблиц истинности или тождественных преобразований. Например,
X + Y=(X + X)(X+Y)=X+XY, (3.3.4)
X+Y=(X + Y)(Y+Y)=Y + XY, (3.3.5)
X-YX=(Y + XY)(X+V)=XY + XY + Y, (3.3.6)
X + Y=X + XY=X (Y + Y) + XY = AT + XY + XY. (3.3.7)
Минтермы и макстермы. В написанных выше выражениях (3.3.3)
интересны следующие формы:
f=X + F, (3.3.8)
f=XY + XY + XY. (3.3.9)
Первая из этих форм является булевой суммой двух переменных,
причем каждая из переменных входит в выражение только один раз
в прямой или инверсной форме. Сумма, образованная таким обра-
зом, называется макстермом. У двух переменных (X и Y) имеется
четыре макстерма:
M0=X + Y, M^X-YY, M2=X+Y, Ms=X + Y. (3.3.10)
Уравнение (3.3.9) состоит из булевой суммы слагаемых, которые,
в свою очередь, отличаются между собой только наличием или от-
сутствием инверсий. Каждый такой одночлен называется минтер-
мом (конституентом единицы). У двух переменных (X и У) имеется
четыре минтерма: т0 — XY, /п, = XY, тъ = XY, т9 — XY.
Можно доказать, что любую функцию можно представить в виде
суммы минтермов или произведения макстермов. Для большего еди-
нообразия обозначений буквы, входящие в определения минтермов
или макстермов, могут быть расположены в определенном (алфавит-
ном) порядке; подстрочные индексы в обозначении М и т могут яв-
ляться десятичными эквивалентами двоичного числа, полученного
заменой инверсий на нули, а переменных без инверсий — на еди-
ницы.
Например, для трех переменных могут быть образованы:
m2=XYZ, (3.3.11)
Me=X + Y +Z и т. д. (3.3.12)
Минтермы двух переменных изображены на диаграмме Венна
рис. 3.3.4. Практически, однако, пользуются видоизменением диа-
грамм, так называемыми картами минтермов. Карты для минтер-
мов двух и трех переменных изображены на рис. 3.3.5 в виде карт
Вейча [20]. Из рисунка видно, что минтерм представляется мини-
мальным участком площади на картах минтермов. На рис. 3.3.5, б
заштрихована область, соответствующая макстерму X -ф Y; эта
43
область охватывает все квадраты карты, кроме одного. Макстерм
занимает, таким образом, максимальную площадь на картах мин-
термов.
Сзойства минтермов и максгермов. Одноименные минтермы и
макстермы. Минтермы и макстермы, индексы которых находятся
в отношении, проиллюстрированном табл. 3.3.2, будем называть
XY XY
XY XY
W
Рис. 3.3 5. Карты Вейча!
а — карта минтермов двух переменных; б—на карте
показан макстерм А’4-У; в — карта минтермов трех
переменных! г — карта минтермов четырех перемен-
ных.
одноименными. Например, для функции трех переменных (п — 3)
выражение т, = XYZ является одноименным макстерму Мъ =*
= X + Y + Z.
ТАБЛИЦА 3.3.2
Одноименные минтермы и макстермы
Десятичный эквивалент ГС О \О го X Значения переменных Минтермы Одно- именные макстер- мы Макстермы Одно- именные минтермы Примечание
0 ООО m0 = XKZ M, = тГ1 M„ = x + f+z m, — M Q 7 = 28—1 — 0
1 001 m-i = ЛУ2 Л<„=т, M,^X + Y-f-Z m, = Mt b=2s—1 —1
2 010 m2 = XYZ Ms=mt MS = X + Y+Z m, — M 5 = 2’— 1 — 2
3 011 IE 1 ll_ M, = X + Y + Z т4 = Мя 4 = 2’—1—3
4 100 m4 = XYZ М„ = гп4 Mt = X + Y+Z m, = Mt 3=2’—1—4
Б 101 mt = XYZ М,=ть Me=X+ Y+Z m, = Mt 2 = 2»—1 — 5
6 110 rne — XYZ M„=X + Y+Z m,=Me I =2«— 1—6
7 1 и m, = XYZ М„—т, M7 = X + Y + Z mr, = M1 0 = 2» —1—7
44
Свойства минтермов и макстермов.
- 1. Между индексами одноименных минтермов и макстермов буле-
вых « переменных существуют следующие соотношения;
(3 3.13)
Mi=m2n_l _t. (3.3.14)
Правильность этих утверждений доказывается табл. 3.3.2 или
картой Вейча. Таким образом, минтерм является инверсией одно-
именного макстерма и наоборот.
2. Булева сумма всех минтермов любого числа переменных равна
единице, т. е.
2”—1
2 (3.3.15)
/=о
_ 2"—1
Доказательство. Имеем А + А = 1, т. е. £ mt = 1 при п — 1.
.=о
Умножив это тождество на (В + В), получим
_ _ _ _ __ 2n—I
(А + А)(В + В)=АВ 4- АВ + АВ + АВ= V /п/==1 при «=2.
1=0
После умножения полученного выражения на С + С получим:
ABC + АВС + АВС + АВС + АВС + АВС + АВС + АВС =
2n—I
У /п£=1 при п—3 и т. д.
< = 0
3. Булево произведение всех макстермов «-переменных равно
нулю. Для доказательства этого необходимо взять инверсии от
обеих частей выражения (3.3.15), после чего получим
2П—1
П Mt — 0. (3.3.15а)
«=о
4. Булево произведение минтермов, имеющих разные индексы,
равно нулю, т. е.
mtmj — 0 при i /. (3.3.16)
Действительно, если два минтерма неодинаковы, то хотя бы одна
переменная в один из них входит в прямой форме, а в другой мин-
терм — в обратной (инверсной).
5. Булева сумма неодинаковых макстермов равна единице, т. е.
при i j
Mi + Mj = 1. (3.3.16а)
4»
Действительно, если два макстерма неодинаковы, то хотя бы
одна переменная в один из них входит в прямой форме, а в другой —
в обратной (инверсной). Сумма этих переменных, вынесенная на скоб-
ку, обратит в единицу двучлен + М}.
Представление булевой функции в совершенных нормальных
формах. Основная и дуальная ей теоремы гласят, что любую функ-
цию «-переменных можно выразить булевой суммой минтермов (или
произведением макстермов), т. е. в виде
2n—1
f=2hm« (3.3.17)
«=о
(совершенная дизъюнктивная нормальная форма — СДНФ) или в
виде
2n—1
f= П (Л+Л^.,...) (3.3.18)
1 = 0
(совершенная конъюнктивная нормальная форма — СКИФ).
Методика нахождения СДНФ. Построение СДНФ булевой функ-
ции проводится следующим образом. Составляется таблица значений
функции. Для этого записываются все n-переменных в том порядке,
в каком они входят в минтермы, а под ними 2" комбинаций значе-
ний, которые могут принимать эти переменные. Против каждой ком-
бинации необходимо записать требуемое значение функции ft для
данной комбинации входных переменных. Индекс i, являющийся
десятичным числом, соответствует двоичному коду, отвечающему
комбинации значений аргументов функции ft.
В качестве примера найдем СДНФ функции трех аргументов,
определяемую табл. 3.3.3. Из таблицы видно, что функция f обра-
щается в единицу только в тех случаях, когда XYZ принимает
значения ООО, 011 или 100.
В каждом из этих трех случаев обращаются в единицу соответст-
венно минтермы XYZ, XYZ или XYZ. Так как f равна единице толь-j
46
ко в этих случаях, ее можно выразить булевой суммой трех минтер-
мов f = т0 -Ь ms + trii- Функция f может быть записана в более
общем виде
f = fOmo + fl™! -£• /з'«3 + 4- /бш5 femf> 4“ fim7
ИЛИ
f= 21 fimi-
1 = 0
(3.3.19)
Возвращаясь к табл. 3.3.3, нетрудно получить
f = Ьт0 -4 O'/Hj 4- 0-т2 4- 1-гПз 4- 4r 0-т5 4- 0-тв 4
4- 0-т7 = т0 4~ тз 4- ть-
Таким образом, для получения СДНФ необходимо сложить мин-
термы с индексами ilt где i\ — десятичные числа, соответствующие
тем наборам аргументов, на которых f = ftl — 1.
Методика нахождения СКНФ. Выражение функции f в виде про-
изведения макстермов можно получить, найдя инверсию (3.3.17).
Тогда
2п — 1_
7= 2 ftmt‘
1 = 0
(3.3.20)
Инвертируя выражение (3.3.20) и применив теорему де Моргана,
получим
2П — I ---
f = П ftmt.
/ = 0
(3.3.21)
Еще раз воспользовавшись теоремой де Моргана для правой
части (3.3.21), будем иметь
2n —1 __
f= П +
< = о
(3.3.22)
Поскольку tni=M2n_l_l,
2п—1
f= П + (3.3.23)
г = 0
47
В рассматриваемом примере
f = (fo + М7) (П + Л16) (f2 + Мв) (/а + AQ (К + Л13) (fs + MZ)X
X (ft + MJ (f7 + Mo),
f = (1 + M7) (0 4- Me) (0 + Ms) (1 + Л14) (1 4- M3) (0 + M2)X
X(0 + Mj) (0 + Mo),
t. e. / == MeM^M^iMo
пли
f=(X + Y + Z)(X + i' + Z)(X + Y + Z)(X + Y + Z)(X + Y + Z).
(3.3.24)
Таким образом, для получения СКНФ необходимо перемножить
макстермы с индексами 2'г — 1 — i2, где i2 — десятичные числа,
соответствующие тем наборам аргументов, на которых f — fl2 = 0.
Неоднозначность представления булевой функции. Как мы уже
видели выше, одна и та же булева функция может быть записана
по-разному. Возвращаясь к рассмотренному выше примеру, можем
убедиться в том, что СДНФ f = XYZ + XYZ + XYZ допускает
дальнейшее упрощение. Действительно, f = (XYZ + XYZ) -В
+ XYZ = YZ + XYZ.
Ниже будут рассмотрены методы упрощения булевых выраже-
ний. Предсгавление функций в стандартном виде суммы минтермов
(СДНФ) или произведения макстермов (СКНФ) позволяет достичь
необходимого единообразия при преобразованиях логических вы-
ражений.
3.4. Функционально полные системы булевых функций
Логическим элементом (ЛЭ) будет называть вентиль, описываемый
какой-либо простой булевой функцией (см. гл. 2). Логической схемой
(цепью, структурой) будем называть совокупность ЛЭ, соединенных
между собой так, что выполняется заданный закон функционирова-
ния.
Задача синтеза сложных логических схем эквивалентна представ-
лению сложных булевых функций простыми функциями, описываю-
щими работу ЛЭ. Одна из проблем синтеза заключается в выборе
типов ЛЭ, из которых должны собираться логические схемы. Набор
элементов должен допускать построение любой сколь угодно слож-
48
ной структуры, т. е. представлять функционально полную систему
операций. Выше было использовано выражение булевых функций
через операции конъюнкции (И), дизъюнкции (ИЛИ) и инверсии
(НЕ), соответствующие функционально полной системе операций
(булевых функций). Теория, основанная на этой системе, позволяет
построить булеву алгебру на дедуктивной основе*'. В качестве исход-
ной системы булевых функций могут быть приняты наборы опера-
ций, отличающиеся от набора И, ИЛИ, НЕ. В соответствии с этим
исходные совокупности аксиом могут быть сформулированы раз-
личным образом. В табл. 3.4.1 приведены пять возможных наборов
ЛЭ, каждого из которых достаточно, чтобы реализовать любую буле-
ву функцию.
ТАБЛИЦА 3.4.1
Функционально полные наборы ЛЭ
Набор исходных логических операций (ЛЭ) Получение остальных логических операций
И или НЕ
И, НВ («>,. «—») X+Y=X Y
ИЛИ, НЕ («+», «—» XY = X+Y — —
Стрелка Пнроа (|) XY = X+Y = X\Y = Х+У=Х+У=
Штрих Шеффера ( /) =(ХЩО|(У|У) ЛУ= ХУ = = (Х|УЫ(ХРУ' X + 1 = ХУ = Х = Х|Х
Исключительное ИЛИ, И, единица = (Х/ У) / (X / У) =(Х / X) / (У / У> Х4-У = 1®Х У = Х= XIX
(*©»» « ». «1>) = ieii®xiiiT$yt X —
Этими пятью наборами ЛЭ не исчерпываются все возможные
функционально полные системы. Мы начали с определения дизъюнк-
ции, конъюнкции и инверсии и с их помощью выразили другие
операции. Столь же законным было бы, например, с помощью функ-
ции штриха Шеффера определить операции ИЛИ, И, НЕ. Тем не
менее, использование набора И, НЕ, ИЛИ более удобно, так как
позволяет отразить дуальность булевой алгебры (симметрию опера-
ций И и ИЛИ относительно друг друга и относительно инверсии)
и достичь простой и наглядной записи булевых выражений.
Обозначения булевых выражений, принятые в ГОСТ, а также
обозначения, отвечающие стандартам США и Великобритании, по-
казаны в табл 3.4.2 (см. также [23]).
*' Другими примерами дедуктивных теорий могут служить алгебра, гее
иетрия и теория вероятности.
Продолжение табл. 3. 4. 2
Стандарта
Булева выражения Операции Великобритания, BS 3939. Sec 21 США, ASAY3214 (1962), МП STD 806В СССР
ГОСТ 2.743—68 (форма 111 ГОСТ 2.743—72
А+В = Л|В (стрелка Пирса) или —НЕ НЕ —ИЛИ (NOR) Л W- В ^А+В А в [> ? А+£ л pl В 1 J А+В
АфВ = = АВ -|-АВ Исключ ительяое ИЛИ (сравнение) '=fi— В 1/ А® В А УГЧ В — Со
А~В = А©В = = АВ+АВ Эквивалентность Ср X ср Л УГу В Н^а^в — <=□ г
3.5. Упрощение булевых функций
Целесообразность упрощения. В качестве примера рассмотрим
преобразование
f=ABCD + ABCD + A BCD + ABCD=ABD(C + C) +
+ ABD (С + Q=BD. (3.5.1)
Не приходится сомневаться в том, что преобразованная функция,
стоящая в правой части (3.5.1), заведомо проще исходного выраже-
ния. При построении аппаратуры стремятся к реализации структур-
ных схем, обеспечивающих минимальный расход оборудования и ми-
нимальную стоимость при условии обеспечения заданного уровня
надежности. Полное решение поставленной задачи существенно за-
висит от большого количества технических, производственных и эко-
номических факторов; это решение должно основываться на достиг-
нутом технологическом уровне, учитывать тенденции развития эле-
ментной фазы, сроки реализации и условия работы аппаратуры.
Задача минимизации. В связи со сложностью учета всех пе-
речисленных выше факторов задача минимизации функций рас-
сматривается обычно в гораздо более узком смысле. Под мини-
мизацией булевой функции чаще всего понимают нахождение наи-
более простого се представления в виде суперпозиции операций,
составляющих какую-либо фиксированную, функционально полную
систему.
Наиболее простым можно считать представление, содержащее
минимальное число суперпозиций. Для решения задачи минимизации
можно произвести последовательный перебор всех функций системы,
их парных, тройных и т. п. суперпозиций — до тех пор, пока не бу-
дет получена комбинация, равная заданной булевой функции. Одна-
ко практически реализация такой процедуры весьма громоздка,
в связи с чем разрабатываются специальные приемы минимизации,
применимые к каждой отдельной функционально полной системе
булевых функций. К настоящему времени в наиболее развитом со-
стоянии оказались методы минимизации, применимые в случае,
когда набор операций состоит из дизъюнкции, конъюнкции и инвер-
сии.
Каноническая задача минимизации. При решении канонической
задачи минимизации искомым является представление заданной бу-
левой функции в дизъюнктивной нормальной форме, содержащей
минимальное число букв.
Методы упрощения. Существует ряд методов упрощения булевых
выражений, основанных на решении канонической задачи миними-
зации.
Для логического проектирования микроэлектронной вычисли-
тельной аппаратуры удобен метод карт минтермов. Распространен-
ными разновидностями карт минтермов являются уже упоминавшие-
ся выше карты Вейча и карты Карно; карты Карно оказываются
более удобными при анализе и синтезе последовательностных схем.
52
Характеристика метода карт минтермов. Этот метод дает все
варианты минимальных форм; позволяет использовать исходное бу-
лево выражение в таком виде, в каком оно задается, не развертывая
его в сумму минтермов (СДНФ); позволяет весьма наглядно пред-
ставить различные взаимосвязи, используемые в логическом про-
ектировании; дает возможность записать не только минимальные,
но и близкие к ним формы булевых функций, а также производить
упрощение нескольких функций одновременно. Эти особенности
4 А
ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
ABCD ABCD ABCD aScd
ABCD ABCD TWO ABCD
т<г
^7 ле
ГПд тп т.
те СВ-Ю ГП^ т0
f = ABCD + ABCD + A BUS+ABCD +ABCD + ABCD +A BCD* ABCD
Рис. 3.5.1. Варианты карты для четырех переменных:
а—минтермы записаны в клетки карты; б — в клетках карты проставлены минтермы
С индексами; в — на карту нанесена булева функция /; г — в клетках карты проставлены
номера минтермов.
метода карт минтермов делают его весьма удобным для инженерного
проектирования логических структур, реализуемых на базе ИС.
Карты Вейча. Рассмотрим последовательность преобразований
выражений двузначной логики с помощью карт Вейча.
Нанесение на карту. На рис. 3.5.1, а, б, г изображены варианты
карты для четырех переменных, обозначенных буквами А, В, С, D.
На карте рис. 3.5.1, в изображена функция f = АВ + ВС + CD
Каждая единица, помещенная в клетку карты Вейча, соответст-
вует своему минтерму (рис. 3.5.1, в). Чтобы нанести на карту выра-
жение АВ, следует поставить единицы в клетки карты, одновременно
относящиеся к значениям А и В (см. карту рис. 3.5.1, в, в которой
в четыре клетки таблицы вписаны единицы). Если в ряде клеток
окажется две или более единиц, то считается, что клетка отмечена
один раз.
53
Получение различных форм выражений и их минимизация.
После того как выражение нанесено на карту, его можно прочитать
различным образом. На рис. 3.5.1 показана интерпретация рассмат-
риваемой функции в виде суммы минтермов. Выражение в этом слу-
чав состоит из 32 букв. На рис. 3.5.2 показаны два варианта упроще-
ния рассматриваемой функции (до 7 и 6 букв). Упрощение дости-
гается «склеиванием» единиц на карте Вейча. Примеры «склеивания»
иллюстрируются рис. 3.5.3. Большая ценность карт минтермов
•остоит в том, что многие комбинации переменных можно находить
ио их виду на карте. Рассмотрение рис. 3.5.3 позволяет сделать
вывод о том, что можно склеивать квадраты, двойные квадраты, пол-
Рис. 3.5.2. Варианты считывания функции f с карты Вейча.
ные столбцы, полные строки, а также два соседних минтерма и мин-
термы, находящиеся в противоположных концах столбца или
строки.
Минимальные формы булевой функции получаются тогда, когда
склеивается наибольшее количество минтермов, а булеву сумму,
получаемую после упрощения, удается выразить с помощью наи-
меньшего числа слагаемых.
Использование избыточных комбинаций для упрощения булевых
выражений. При логическом проектировании часто случается, что
определенные комбинации значений переменных (минтермы) по тем
или иным причинам при работе схемы никогда не встречается. Такие
комбинации, называемые избыточными, можно использовать для уп-
рощения булевых функций.
Приведем пример, показывающий, как возникают избыточные
комбинации. Пусть задача состоит в представлении десятичных цифр
от 0 до 9 двоичным кодом. Очевидно, что для такого представления
можно использовать четыре триггера и из возможных шестнадцати
использовать десять булевых функций. Имеем:
f0=ABCD, f^ABCD, ft=ABCD, f3—ABCD, f4=ABCD,
f3 = ABCD, f6—ABCD, f7=ABCD, fs—A13Cb, fa—ABCD.
54
A
Рис. 3.5.3. Примеры «склеивания» минтермов.
55
Оставшиеся шесть функций
fw=ABCD, fn=ABCD, f-^—ABCD, fls = ABCD,
fu=ABCD, fls — ABCD
не будут использованы, а комбинации переменных, представляемые
ими, не должны встречаться. Использование избыточных комбина-
ций для упрощения логических выражений поясняется следующим
примером.
Пример. Пусть необходимо упростить функцию f — ABD -ф
+ ABCD + ABCD, если комбинации ABCD, ABC, ABD являются
избыточными. Для решения задачи нанесем на карту Вейча единицы,
соответствующие рассматриваемой функции, а крестиками пометим
Рис. 3.5.4. Доопределение избыточных комбинаций на карте минтермов.
избыточные комбинации. Если метка избыточной комбинации сов-
падает с единицей, в соответствующую клетку карты следует за-
нести крестик (рис. 3.5.4, а).
Далее необходимо произвести доопределение, при котором каж-
дый крестик на карте в зависимости от удобства минимизации под-
лежит превращению либо в нуль, либо в единицу. После доопреде-
ления (рис. 3.5.4, б) булева функция может быть записана в виде
fj = CD + BD, который значительно проще исходного выражения.
Упрощение выражений для нескольких функций одновременно.
Цифровые структуры, как правило, описываются большим коли-
чеством булевых функций. При этом в различные функции могут
входить повторяющиеся комбинации минтермов, что может быть
использовано для совместного упрощения системы булевых выра-
жений .
Пример. В качестве примера рассмотрим систему трех функций:
f1=ACD-}-BCD-\-ABC + ABD + ABD (цена 15 букв),
/2=ЛВС + ВСО+-40 (8 букв),
fs=ABC + BD + ABC + BCD (11 букв).
56
Выражения, написанные выше, состоят в сумме из 34 букв. Тре-
буется упростить систему этих функций таким образом, чтобы общее
число букв (цена по Вейчу) было минимально. Нанесем f2, fs на
три карты Вейча (рис. 3.5.5) и выделим минтермы. общие для этих
трех функций (на рис. 3.5.5 эти минтермы отмечены точками). Об-
щую часть трех функций обозначим буквой Н. Как видно из карт
Вейча,
Имеем:
H=I3CD+ ABD (цена 6 букв).
f, = H + ACD + BCD
fz—H + BCD + AD
f3=H + ABC + BD + ABC
Всего 25 букв. Таким образом, удалось
существенно уменьшить общее количе-
ство букв, т. е. сократить цену по Вейчу
или, возможно, количество оборудова-
ния, необходимого для реализации рас-
сматриваемой системы из трех функ-
ций.
Карты Карно. Разновидностью карт
минтермов являются карты Карно [22]
(рис. 3.5.6), отличающиеся от карт
Вейча порядком расположения симво-
лов, перечисляемых в так называемом
циклическом*' коде. На карте Карно
(рис. 3.5.6) в этом коде перечисляются
переменные Л В по горизонтали и CD — по
время как на аналогичных картах Вейча
числились переменные АС и BD
(еще 6 букв),
(еще 5 букв),
(еще 8 букв).
А
Ав ,-----------------,
CZ7\ 00 01 11 W
ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
ABCD ABCD ABCD ABCD
В
Рис. 3.5.6. Карта Карно (по-
казана карта для . четырех
переменных).
вертикали карты, в то
(рис. 3.5.3—3.5.5) пере-
Подробнее о структуре циклических кодов см. в § 3.7.
57
? 6. С' :тсз дешяфраг
Дешифратором (декодером) называется комбинационная струк-
тура, предназначенная для образования минтермов п-входных пере-
менных. Полный декодер реализует систему функций
fo~^n—l Ап-2 ••• ^1 ^0»
fl — ^п—1 ^п— 2 ••• ••• ^0> /ОС 1\
f 2П— 1 ^п—I 2 •• ^1 •• • ^1 ^0>
где Л 0, Л,.Лл_, —входные; f0, fr...f2”_i ~ выходные сигна-
лы дешифратора. Каждая функция ft системы (3.6.1) является мин-
термом, индекс которого равен i.
Рис. 3 6.1. Прямоугольная структура дешифратора на три входа с диодными
элементами И.
Прямоугольная (одноступенчатая) структура дешифратора. Пря-
моугольная структура строится в виде матрицы, соответствующей
совокупности 2п независимых схем И; на выходе каждой из таких
схем образуется соответствующий минтерм. Схема имеет 2п входов
(для п независимых переменных и их инверсий).
Диодный дешифратор. На рис. 3.6.1 приведена структурная схе-
ма прямоугольного дешифратора на три входа с диодными конъюнк-
тивными элементами (рис. 2.1.1, д), такие матрицы часто выполняют-
ся в виде монолитных ИС. Изображенная на рис. 3.6.1 цепь дает
возможность образовать все минтермы при п = 3 и является полным
дешифратором. Структуры подобного типа обладают общностью по
отношению к так называемым неполным дешифраторам, в которых
образование определенного числа минтермов не предусматривается.
58
Факторы, позволяющие оценить структуру дешифратора. При
создании ИС для реализации схем дешифраторов существенны сле-
дующие факторы: число внешних выводов и число диодов (степень
компонентной интеграции) ИС, выполняющей функцию дешифра-
ции; наращиваемость структуры.
Нетрудно видеть, что если диодный дешифратор выполняется
в виде ИС, число внешних выводов такой схемы (табл. 3.6.1) состав-
ляет схему: 2п (входы) ф- 2" (выходы) ф- 2 (шины питания и земли).
Из табл. 3.6.1 видно, что
число внешних выводов резко
увеличивается с ростом п. Это
затрудняет построение комплек-
та (серии) ИС дешифраторов ши-
рокого применения. Из рис. 3.6.1
неясно, каким образом, имея в
распоряжении дешифраторы на
п — 2 и п = 3 входов, обеспе-
чить построение матрицы для
п = 5 и т. д. Иными словами
структура на рис. 3.6.1 не обла-
дает свойством наращиваемости.
Количество диодов для реализации прямоугольного дешифрато-
ра с я входами определяется из формул (3.6.1) и рис. 3.6.1. Нетрудно
видеть, что для реализации каждой из функций, входящих в систе-
му формул (3.6.1), требуется п диодов. Так как число таких функций
равно 2П, то общее количество диодов в полном прямоугольном
дешифраторе составит
ТАБЛИЦА 3.6.1
Число внешних выводов
n-входовых дешифраторов
п 2п зп Число внеш- них выводов
2 4 4 10
3 6 8 16
4 8 16 26
б 10 32 44
6 12 64 78
К, = п2п.
(3.6.2)
Оценка структур дешифраторов. Прямоугольные декодеры содер-
жат достаточно большое количество диодов. Особенностью (и в ряде
случаев достоинством) прямоугольной структуры является мини-
мальная величина временной задержки при прохождении сигнала,
так как между входом и выходом прямоугольного дешифратора
включен только один конъюнктивный элемент (диод). Дешифраторы,
выполняющие те же функции, могут быть построены с меньшим чис-
лом диодов, если использовать общие элементы в цепях, формирую-
щих сигналы для нескольких выходов. В связи с этим получили рас-
пространение другие структуры дешифраторов—пирамидальные
и ступенчатые.
Построение прямоугольного дешифратора из однотипных ин-
тегральных схем. Как было отмечено выше, прямоугольный дешиф-
ратор не обладает свойством наращиваемости. Тем не менее он может
быть образован из одинаковых ИС диодных сборок. На рис. 3.6.2
показана конфигурация ИС, состоящей из восьми диодов, объеди-
ненных в две группы по четыре диода с общими катодами Нетрудно
видеть, что прямоугольный дешифратор на 3 входа можно реализо-
59
вать из трех чипов ИС со структурой, представленной на рис. 3.6.2.
Аналогично выполняется схема прямоугольного дешифратора на 2
и 4 входа (рис. 3.6.3 и 3.6.4). Диодные ИС в виде сборок (рис. 3.6.2),
требующие десять внешних выводов, можно конструктивно офор-
мить в стандартном корпусе. В табл. 3.6.2 приведены данные по ко-
Рис. 3.6.3.
Рис. 3.6.2.
Рис. 3.6.2. Интегральная диодная сборка с десятью внешними выводами.
Рис. 3.6.3. Выполнение дешифратора на два входа из интегральных диодных
сборок со структурой, представленной на рис. 3.6.2.
личеству корпусов (чипов) ИС и числу внешних межсоединений,
требующихся для реализации прямоугольных дешифраторов на
2, 3, 4, 5 и 6 входов из таких сборок.
ТАБЛИЦА 3.6.2
Показатели дешифраторов с различными значениями п
Параметры п
2 4 5 б
Число корпусов (чипов) ди- одных ИС 2 3 8 20 48
Число внешних межсоедине- ний 12 30 80 200 480
Число компонентов (диодов) 8 24 64 160 384
Пирамидальный дешифратор. Использование структуры этого
типа позволяет сократить число диодов за счет использования об-
щих элементов И при формировании частичных булевых произведе-
ний, входящих в минтермы. Для иллюстрации принципа построе-
ния пирамидальной структуры рассмотрим дешифратор на 4 входа.
Функции, описывающие работу четырехвходового дешифратора,
представим в виде четырех групп (табл. 3.6.3).
60
Выходные сигналы группы 1 могут быть получены с использо-
ваниеМ-ОДного общего элемента И, образующего частичное произве-
дение Xj40. Функции левого столбца группы I имеют общее частич-
ное произведение а для правого столбца этой группы об-
щим является произведение Д2Л1/10. Аналогичные свойства имеют
группы II, III и IV. Наличие общих частичных произведений дает
возможность образовать функции (табл. 3.6.3) с помощью трехсту-
пенчатой схемы.
Рис. 3.6.4. Выполнение дешифратора на четыре входа из интегральных диод
ных сборок со структурой, представленной на рис. 3.6.2.
_/ ступень служит для вычисления частичных произведений А]А0.
-Мо, ^1^01 AjA0.
// ступень позволяет образовать произведения AzAjA0, A-jAjAo
А2А|А0, AqAjA)), АгА1А1), А2А1А0, A2AtA0.
11! ступень позволяет найти требуемые минтермы.
Пирамидальный дешифратор на п = 4, построенный таким об
разом, изображен на рис. 3.6.5. Из этого рисунка видно, что для по
строения пирамидального дешифратора с п = 4 требуется на восемь
диодов меньше, чем для прямоугольной (рис. 3.6.4) структуры. Чис-
ТАБЛИЦ X 3 ~ 3
Булевы функции четырехвходового дешифратора
I = A3 До Ai А> f «t — A3 А о А [ А 0 fi — A3 Д2 Д1Д0 ^12 = Д3 Д2 А1 До
[I fi — А3А2А1 До fe — A3A2AJ Ду /5= Д3Д2Д1 До /1з = Д3Д2Д1Д0
III /2 = Д3Д2Д1 А( 110—^3^2^1 До fe — Д3Д2Д1Д0 fi4~ А дД2Д1До
IV /з = Д3Д2Д1Д0 /11= Д3Д2Д1Д0 /7=Д 3Д2Д1Д0 /15 = Д3Д2Д1А)
ло диодов при любом п можно подсчитать отдельно для каждой из
ступеней пирамидальной структуры.
I ступень состоит из прямоугольного дешифратора с п ~ 2 и
требует п2" = 2-22 = 8 диодов.
II ступень. Для нее количество двухвходовых элементов И
равно числу возможных трехразрядных чисел и составляет 2s. По-
этому число диодов для второй ступени равно 2-23.
II/ ступень. Для нее количество диодов равно 2-2‘+* = 2'+2.
Общее число диодов составит
/<2=2[22 + 23+... +2' + 1+...2<'!-ч+1].
(п— 1) членов
Сумма (п — 1) членов геометрической прогрессии равна
(3.6.3)
где aL = 22 — первый член; 9 = 2 — показатель прогрессии. Общее
число диодов пирамидальной структуры составит
К2==2-22(2Л~1 —1)/1 =8(2Л—1 — 1). (3.6.4)
Рассмотрим отношение Л1/Д2, показывающее, во сколько раз
отличается число диодов, требуемых для построения пирамидаль-
ной и прямоугольной структур. Используя формулу (3.6.2), имеем
ДА2 = п2л/[8(2л—1 — 1)]. (3.6.5)
Если 2Л—1 > 1, т. е. п 4, то
К1/Кг = п-2л/8-2л-> = п/4. (3.6.6)
62
fts Ьз 6z ?ii ?w fg fy fe fs fj Ъ fo
Прямоугольный
'дешифратор
n=Z
<Lf; <J>7; ^0 <J>.?0
Рис. 3.6.5. Пирамидальный дешифратор на четыре входа.
Например, при п = 16 выигрыш пирамидальной структуры сос-
тавляет КйКг = 4.
Ступенчатая структура. Рассмотрим построение дешифратора
со ступенчатой структурой при п = 4. Обозначим
А ^0 ^0. ^3^2 1, —91>
'41А==^Э2> ^з^2т:=П2< "4з 24г=:<7з- .
63
Cucic .iy булевых функций дешифратора можно записать в виде
/о--711 Д)> ft-Qt Д)> fs---Il Pf>’ /12-9з^о>
fi = g0Pi> f5=(hPi> fB=qiPi, /13=Q3P1. nR
fi—'QoPt fe^QiPz' /ю —QiPi> 1и=Чзр2<
1з—д»Рз< fi—QiP1» /ii==<72^)3> /is = Уз Pg-
В соответствии с (4.1.8) спроектируем двухступенчатую схему
так, что I ступень реализует булевы функции Ри, Р., Р9, Рл, qn, ь,,
q2, i]3, a II ступень — функции /0, flt .... /15.
Двухступенчатый дешифратор с четырьмя входами изображен
на рис. 3.6.6, из которого видно, что для создания двухступенча-
того дешифратора при п = 4 требуется 48 диодов (в прямоугольной
структуре было 64, в пирамидальной 56). Общее количество диодов
при любом п можно подсчитать для каждой из ступеней дешифратора.
64
Количество диодов I ступени составит:
Кз—п2п/2 (если п четное),
(3.6.9)
Kg = —2("+1)/2 + ——-2<п~1)/2 (если п нечетное). (3.6.10)
2 2
Для II ступени число конъюнктивных элементов равно числу бу-
левых функций, т. е. 2Л. Поскольку элементы И двухвходовые,
число диодов будет равно
<=2 • 2n = 2n+1. (3.6.11)
Суммарное число диодов в двухступенчатом дешифраторе соста-
вит
К''з + К’з — ^п + 14-п-2"/2 (если п четное), (3.6.12)
| 2(п+1)/2+ 2<п-1)/2
2 2
(если п нечетное). (3.6.13)
Считая п 1 и образовав отношение
К3/Л2 = (2п+1+п2л/2)/[8(2л-1-1)], (3.6.14)
при поо будем иметь К3/Л2 ~ 1/2 4- п2~2-2—л/2 «а 1/2.
Таким образом, при большом числе входов двухступенчатые де-
шифраторы почти в два раза экономичнее пирамидальных.
Многоступенчатые схемы отличаются от двухступенчатых тем,
что при большом числе входных переменных их разбивают не на две,
а на большее число групп, что позволяет получить дополнительный
выигрыш в числе диодов. Влияние типа структуры на число диодов
в дешифраторах иллюстрирует табл. 3.6.4.
ТАБЛИЦА 3.6.4
Показатели структур дешифраторов
Число Прямо- угольная структура Пирамидальная структура Ступенчатая структура
входов ВЫХОДОВ число диодов число ЧИСЛО
ступеней ДИОДОВ ступеней диодов
2 4 8 1 8 1 8
3 8 24 2 24 1 24
4 16 64 3 56 2 48
5 32 160 4 120 2 96
6 64 384 5 248 2 176
7 128 896 6 504 2 344
3 328
3 Зак. 1069
6Й
Продолжение табл. 3.6.4
Число Прямо- угольная структура Пирамидальная структура Ступенчатая структура
входов ВЫХОДОВ ЧИСЛО ДИОДОВ число число
ступеней j ДИОДОВ ступеней ДИОДОВ
8 256 2048 7 1016 2 3 640 608
9 512 4608 8 2040 2 3 1248 1168
10 1024 10240 9 4088 2 3 2362 2240
Большое п 2я п2я п-1 4 (2я) 2 2 (2я)
Серия диодных ИС. Приведенный выше обзор структур дешиф-
раторов дает возможность дли их реализации признать разумной
е
димости могут быть упакованы в корпуса со стандартным числом
выводов. Наличие в комплекте схем ИС вида рис. 3.6.7, в позволяет
увеличить процент выхода годных ИС при их производстве.
3.7. Синтез преобразователей кодов
Арифметические коды. Различные варианты арифметических
кодов используются в цифровых системах для упрощения структур
и облегчения их взаимодействия с устройствами ввода и потребите-
лями информации и для повышения надежности аппаратуры за счет
66
автоматического обнаружения и исправления ошибок. Дистанция
между кодовыми словами определяется количеством символов, кото-
рые требуется изменить при переходе от одного слова к другому.
Например, дистанция между словами 0001 и 0010 равна 2, а между
словами 0001 и ООН равна 1. Минимальная дистанция — наимень-
шее количество смен знаков между любыми двумя словами кода.
Например, обычный двоичный код прямого замещения или бинар-
ный код (БК) характеризуется минимальной дистанцией, равной 1.
Максимальная дистанция для этого кода равна числу символов в
слове (длине слова).
Циклические коды. Код Грея. Так называемые циклические коды,
как и БК прямого замещения, имеют минимальную дистанцию, рав-
ную 1 и кроме того, характеризуются равнодистантностью.
Для образования вариантов циклических кодов (см. рис. 3.7.1г—е)
удобно воспользоваться картами Карно (рис. 3.7.1, а—в), соеди-
няя стрелками соседние места карты. Последовательности двоичных
цифр, соответствующие двум старшим (рис. 3.7.1, а), младшим
(рис. 3.7.1, в) или средним и младшим (рис. 3.7.1, б) разрядам как
бы «отражаются», т. е. идут в обратном порядке, в соответствии с из-
менением направления траекторий (на картах рис. 3.7.1 в а—в) точ-
ки этих траекторий помечены десятичными номерами в кружках.
Циклические коды поэтому иногда называют рефлексными-,
рис. 3.7.1, в и соответствующая ему таблица рис. 3.7.1, к отвечают
так называемому коду Грея, применяемому в устройствах ввода
информации, закодированной положением вала или ленты. Разверт-
ка поверхности цилиндра преобразователя вал — цифра иллюстри-
руется рис. 3.7.1, ж.
Одним из преимуществ кода Грея, как будет видно из приводи-
мого ниже примера, является простота взаимного преобразования
этого кода в БК.
Преобразователь в код Грея. Рассмотрим таблицу истинности
устройства преобразования из БК в код Грея (рис. 3.7.1, е). Для
составления структурной схемы нанесем на карты минтермов
(рис. 3.7.2, а) выражения для А, В, С, D. В результате считывания
минимизированных функций будем иметь:
А
В=аЬ + аЬ=афЬ, 7 ..
С—ЬсА-Ьс=Ьфс,
D—cdA-cd=c®d.
В соответствии с выражениями (3.7.1) можно построить струк-
турную схему преобразователя (рис. 3.7.2, б), состоящую из трех
полусумматоров.
Дополнительные коды. Такие коды используются для осуществ-
ления вычитания на основе типовых схем сумматоров, применяемых
в арифметических устройствах. Существуют две основные разновид-
3* 67
N А В с В
0 0 0 0 0
1 0 1 0 0
2 1 1 0 0
3 1 0 0 0
4 1 0 0 1
5 7 7 0 1
е 0 7 0 7
7 0 0 0 /
8 0 0 1 7
9 0 7 1 7
10 1 7 7 7
11 7 0 7 7
12 7 0 7 0
73 7 1 7 0
74 0 1 7 0
15 0 0 7 0
N Д в с 0
0 0 0 0 0
7 0 7 0 0
2 0 7 0 1
3 0 7 1 1
4 0 7 7 0
5 7 7 7 0
6 1 1 7 1
7 1 1 0 1
8 1 1 0 0
9 1 0 0 0
10 1 0 0 1
11 1 0 1 7
12 1 0 1 0
13 0 0 1 0
14 0 0 1 1
15 0 0 0 0
N abed д в с в
0 0 0 00 0 0 0 0
7 0 0 0 1 0 0 0 1
г 00 10 0 0 1 1
3 00 11 0 0 1 0
4 0 1 00 0 1 1 0
S 0 10 1 0 1 1 1
6 0110 0 1 0 1
7 0 111 0 1 0 0
8 10 00 1 1 0 0
9 10 01 1 1 0 1
10 10 10 1 1 1 1
11 10 11 1 1 1 0
12 1 100 1 0 1 0
13 1101 1 0 1 1
14 1 1 10 1 0 0 1
15 1111 1 0 0 0
г д е
липы двух возможных вариантов циклического кода:
а, б, г, д — карты и таблицы двух возможных вариантов циклических кодов, о а — кар-
те и таблица для кода Грея; ж — развертка поверхности преобразователя вал — цифра,
использующего код Грея,
68
иости дополнительных кодов: коды с дополнением до единицы (об-
ратный код) и с дополнением до двух. Первый характеризуется тем,
что результат суммирования преобразованного числа с исходным
соответствует единицам во всех разрядах. Код, дополняющий до
двух, характеризуется тем, что суммирование исходного и преоб-
а
Рис. 3.7.2. Карты минтермов и схема
преобразователя из кода прямого за-
мещения в код Грея:
а — карты Карно для выходных функций;
б — структурная схема преобразователя из
кода прямого замещения в код Грея, со-
стоящая из трех ИС полусумматоров,.
б
разованного чисел дает нули во всех разрядах с переносом единицы
из старшего бита (СБ) результирующего числа. Для получения до-
полнения В до двух необходимо во всех разрядах В заменить едини-
цы и нули на противоположные символы, а к полученному результа-
ту в младший бит (МБ) добавить единицу.
Преобразователь БК в обратный код. Будем предполагать, что
при таком преобразовании отрицательный знак числа кодируется
69
единицей соответствующего знакового разряда (табл. 3.7.1). Не-
посредственно по табл. 3.7.1 находим
B=AZ + AZ=/©Z.
ТАБЛИЦА 3.7.1
Функционирование преобразователя БК в обратный код
Знак числа Символ Z знака числа Цифра до преобразо- вания А Цифра после преообразо- вания В
Положительный 0 0 0
0 1 I
Отрицательный 1 0 1
1 1 0
Таким образом, операция преобразования кода осуществляется с по-
мощью одной схемы полусумматора.
Преобразователь БК в код с дополнением до двух. Пользуясь
соответствующей таблицей истинности (табл. 3.7.2) и картами, не-
трудно показать, что
Со==Во=0фВо,
^'l==^o©Bj, ,о у п\
с^в.+в^ев., k‘ ’
С8=(Во + В4 + В2) ф В8.
ТАБЛИЦА 8.7.2
Таблица истинности для кода с дополнением до двух
Десятич* ные числа БК Код с дополнением до двух
В. в, В„ с. с, с, с,
0 0 с 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1
2 0 0 1 0 1 1 1 0
а 0 0 1 1 1 1 0 1
4 0 1 0 0 1 1 0 0
Б 0 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 0
7 0 1 1 1 1 0 0 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 0 1 1 1
10 1 0 1 0 0 1 1 0
11 1 0 1 1 0 1 0 1
12 1 1 0 0 0 1 0 0
13 1 1 0 1 0 0 1 I
14 1 1 1 0 0 0 1 0
15 1 1 1 1 0 0 0 1
70
в общем случае
Сп = (Во 4- В, + ... + ВО_!)®ВП. (3.7.3)
Интерпретации написанных выше выражений в виде структур пред-
ставлены на рис. 3.7.3.
Код с дополнением до двух имеет два преимущества по сравне-
нию с обратным кодом, дополняющим до единицы:
1) не требует коррекции при сквозном переносе*;
2) форма представления нуля в этом коде является естественной.
Рис. 3.7.3. Преобразователь БК в код с дополнением до двух.
Код с избытком 3. Этот код иногда применяется для кодирования
декад (вместо БК) при двоично-десятичном представлении чисел.
Особенность кода заключается в том, что он самодополняющий, т. е.
дополнительное до 9 число в каждой декаде получается заменой ну-
лей на единицы и наоборот в каждом двоичном разряде. Конструк-
ция этого кода (табл. 3.7.3) заключается в перечислении двоичных
эквивалентов десятичных чисел от 0+3 = 3 до 9 + 3 = 12.
Код 2421 (код Айкена). Другим примером самодополняющего
кода является код Айкена: цифры 2, 4, 2, 1 символизируют веса
отдельных разрядов (табл. 3.7.3).
* Подробнее о сквозном переносе, применяемом для повышения быстро-
действия в многоразрядных сумматорах двоичных чисел, см. в § 3.10.
71
ТАБЛИЦА 3.7.3
Таблица истинности для преобразователей кодов
Десятичные ЧИСЛА БК Код с избыт- ком 3 Код Айкена 2 из 6 Код Джонсон;»
8 4 2 1 A0B0C0D0 2 4 2 1 А^ЕвС^О^Е^ А2В^С^О9ЕЪ
0 0 0 0 0 0 0 11 0 0 0 0 0 110 0 0 0 0 0 0
1 0 0 0 1 0 10 0 0 0 0 1 110 0 0 1 0 0 0 0
2 0 0 10 0 10 1 0 0 10 10 10 0 110 0 0
3 0 0 11 0 110 0 0 11 10 0 10 1110 0
4 0 10 0 0 111 0 10 0 0 10 10 11110
5 0 10 1 10 0 0 10 11 0 0 110 11111
6 0 110 10 0 1 110 0 10 0 0 1 0 1111
7 0 111 10 10 110 1 0 10 0 1 0 0 111
8 10 0 0 10 11 1110 0 0 10 1 0 0 0 1 1
9 10 0 1 110 0 1111 0 0 0 11 0 0 0 0 1
10 10 0 0 0 0 0 10 1 Все 5-раз- Все 5-раз-
10 11 0 0 0 1 0 110 рядные рядные
110 0 0 0 10 0 111 числа, где числа, где
Избыточные 110 1 110 1 10 0 0 единицы между еди-
слова 1110 1110 10 0 1 занимают ницами рас-
(комбина- ции) 1111 1111 10 10 не два разряда положены нули и наоборот
Код 2 из 5 (табл. 3.7.3). Преимущество этого кода состоит в про-
стоте обнаружения ошибок в работе аппаратуры, поскольку единич-
ное искажение любого символа может быть легко распознано.
Код Джонсона (табл. 3.7.3). Формирование последовательностей
чисел в таком коде моделируется односторонним последовательным
заполнением его разрядов вначале единицами, а затем нулями. Тех-
ническое воплощение такого рода формирователей может быть вы-
полнено с использованием последовательных сдвиговых регистров.
Соответствующие примеры рассмотрены в гл. 5.
Пример синтеза. Преобразователь БК в самодополняющий код
2421. С помощью табл. 3.7.3 строим карты минтермов для функций
А3, В3, С3, D з, нанеся при этом избыточные комбинации входных
переменных (рис. 3.7.4). Непосредственно с этих карт считываем
результаты минимизации:
^з—^о + Со + Вв Du,
^з=А> + Д, Со + Во Do,
С8=Л0 + Во Со 4- Во Со Do,
D3 == Do.
(3.7.4)
Эти результаты представлены в виде структурной схемы на рис.3.7.5.
72
Десятичный бинарный код (ДБК). Обнаружение нештатных
комбинаций. ДБК применяется для устройств, использующих декад-
ную форму- отображения информации (в цифровых вольтметрах,
Рис. 3.7.4. Карты минтермов для
в код 2421.
калькуляторах, аппаратуре цифропечати). Использование ДБК
(табл. 3.7.4) требует четырех двоичных символов на каждую деся-
тичную цифру; комбинации двоич-
ных символов, соответствующих
десятичным номерам от 10 до 15
включительно, могут считаться из-
быточными или нештатными и
использоваться для упрощения
структурных схем или обнаруже-
ния ошибок. Как нетрудно уста-
новить из табл. 3.7.4, некоторые
нештатные комбинации могут об-
наруживаться цепью, реализую-
щей булеву функцию
f = А (В + О, (3.7.5)
причем появление f = 1 свидетель-
ствует о прохождении нештатной
комбинации двоичных символов,
т е. об ошибке в работе старших
разрядов цепи.
Рис. 3.7.5. Структурная схема пре-
образователя в кед 2421.
73
Из выражения (3.7.5), однако, видно, что ошибки в младших
разрядах первых восьми цифр не будут обнаружены функцией f.
Рис. 3.7.6. Преобразователь де-
сятичного кода в десятичный
бинарный код (ДБК).
ТАБЛИЦА 3.7.4
Таблица для ДБК
N А в с 0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Избыточные 1 0 1 0
или нештат- 1 0 1 1
ные слова 1 1 0 0
(комбина- 1 1 0 1
ции) 1 1 1 0
1 1 1 1
Преобразователь десятичного кода в ДБК. Для преобразования
десятичного кода (табл. 3.7.5) в ДБК также могут быть использова-
ны комбинационные схемы. Из табл. 3.7.5 непосредственно вытекают
выражения
74
соответствующие структуре рис. 3.7.6 с десятью входами. Подача
единицы на вход Ln (N —0 — 9) вызывает появление на выходах
ABCD бинарного эквивалента десятичного числа N.
Рис 3.7.7. Последовательность сдвигов при преобразовании БК в ДБК.
Преобразователь БК в ДБК. Число N (для примера шестиразряд-
ное) в БК может быть записано как
N = 65-25 + й4-24 + 63-23 4г 6а-22 4- ^т'21 4- Ьо, (3.7.7)
М = ({1(Ь6-2 4- Ь4)2 4- Ьа]2 4- Ьа} 2 4- 6J2 4- Ьо. (3.7.8)
8-100 4-100 2-100 1-100 В-10 4-10 2-10 1-10 8-1 4-7 2-1 ! 1-1
Сотни В двоичном кове Десятки В двоичном Младший десятичный
коде разряд (единицы)
в двоичном коде
Старший деся-
тичный вазряд
В двоичном коде
Рис. 3.7.8. Представление десятичных разрядов группами по четыре бинарных
разряда.
Выполнение операций, отображающих формулу (3.7.8), сводит-
ся [18] к сдвигу числа влево в сторону старшего бита (СБ) и вводу
в младший бит (МБ) следующего по значимости разряда (рис.3.7.7).
Число N в шести разрядах регистра рис. 3.7.7 записано в обыч-
ной форме БК. Для отображения того же числа N в ДБК необходи-
мо принять во внимание порядок представления десятичных цифр
двоичными символами (группами по четыре двоичных разряда на
каждую декаду, рис. 3.7.8).
При таком разбиении на группы перенос единицы в МБ следую-
щей декады означает переход от цифры 8 к цифре 10, т. е. увеличение
числа на 2 единицы вместо 8. Эта особенность ДБ К учитывается до-
бавлением к двоичному числу, символизирующему N, цифры 6
после переноса или цифры 3 до переноса в старшую декаду.
Чтобы при этом автоматически исключить появление в двоичных
разрядах декады числа, превышающего 9, цифра 3 добавляется в МБ
Рис. 3.7.9 Рис. 3.7.10
Рис. 3.7.9. Пример преобразования числа в БК в двухразрядное десятичное чи-
сло, записываемое в ДБК.
Рис. 3.7.10. Таблица истинности для одного уровня наращиваемого асинхрон-
ного преобразователя БК в ДБК.
декады заблаговременно каждый раз, когда число в декаде равно 5
или больше. Указанная выше процедура иллюстрирована рис. 3.7.9
на примере преобразования двоичного эквивалента числа 45 в его
ДБК-эквивалент. Как видно из рис. 3.8.9, эта процедура может быть
реализована с применением сдвиговых регистров и сумматоров.
Сдвиги и сложения при этом должны координироваться последова-
тельностью тактовых сигналов, осуществляющих синхронизацию
преобразователя; при этом требуется представление чисел в после-
довательной форме.
Более простой вариант асинхронного комбинационного преоб-
разователя отличается возможностью параллельного ввода инфор-
мации, следовательно, гораздо большими быстродействием и нара-
76
щиваемостью по числу разрядов. Такая наращиваемость реализует-
ся разбиением комбинационной схемы на отдельные уровни; каждый
уровень соответствует одной операции сдвига. Добавление числа 3
при появлении в декаде числа 5 и выше заложено непосредственно
в таблицу истинности (рис. 3.7.10), составленную для одного
Рис. 3.7.11. Карты Карно для синтеза
преобразователя БК в ДБК.
комбинационной схемы одного уровня
уровня комбинационного преобразователя. По таблицам и картам
(рис. 3.7.11) получим систему выражений
W^S + TU + TV,
x=sv+tuv,_ (37 9)
Y=UV + SV+ TU,
Z=STV + TUV + sv.
Интерпретация этих выражений в виде структуры на основе
элементов НЕ, НЕ—И приведена на рис. 3.7.12. Многократное при-
менение таких структур позволяет строить асинхронные преобразо-
ватели в ДБК на любое число разрядов. Пример логической схемы
преобразователя БК в двухдекадный ДБК приведен на рис.3.7.13.
Из рисунка видны правила наращивания структур такого типа по
числу входов и выходов.
Аналогичный принцип разбиения на уровни, соответствующие
сдвигам числа, применяется в субсистемах обратного преобразова-
ния ДБК в БК 117].
7?
Bxolte
Рис. 3.7.13. Наращиваемая субсистема многоразрядного комбинационного пре-
образователя БК в ДБК.
78
3.8. Полусумматор
Полусумматором называется комбинационное логическое устрой-
ство с двумя входами и двумя выходами, функционирующее соглас-
но табл. 3.8.1.
ТАБЛИЦА 3.8.1
Таблица истинности полусумматора
Слагаемые Перенос Сумма
А В р S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
ТАБЛИЦА 3.9.1
Таблица истинности
комбинационного сумматора
Рис. 3.8.1. Полусумматор:
а — логическая схема полусумматора, в ко-
тором предусмотрено образование инверсий
входных переменных; б — условное обо-
значение полусумматора с двумя входами;
в — условное обозначение полусумматора
с четырьмя входами.
Из табл. 3.8.1 видно, что сумма S — АВ + АВ = А ф В, пе-
ренос Р = АВ. Варианты логических схем полусумматоров, реа-
лизуемых в виде ИС, представлены на рис. 3.8.1.
3.9. Комбинационный сумматор
Рассмотрим вначале одноразрядный сумматор, имеющий три
входа и два выхода. На входы сумматора подаются слагаемые Xh и
Yh, а также сигнал переноса из предыдущего разряда Ph-i- При
этом на выходах сумматора образуются коды суммы и сигнала
переноса Ph в (k + 1) разряд (табл. 3.9.1).
79
Как видно из таблицы, разряд переноса Ph на выходе сумматора
является старшим по отношению к разряду суммы Sh. Входные сла-
гаемые X k, Yh и сигнал переноса Рк-г воздействуют на сумматор
в равной мере.
Нанесем выражения для функций Ph и Sh на карты минтермов
(рис. 3.9.1) и произведем считывание выражений для Ph и Sh:
Ръ = XkYk + YhPh^ + XhPh^, (3.9.1)
Sf!=Xft P^ Yh + Yh Xh Ph_r + Xh Yh Ph^ + ХЛ\ P^. (3.9.2)
Однако отсюда не следует, что структура сумматора, построенная
по этим формулам, окажется простейшей. Рассмотрение карт пока-
зывает, что выражения для Рк и Sь имеют всего один общий минтерм,
Рис. 3.9.1. Карты булевых функций полного комбинационного сумматора на
три входа.
что не дает возможности сколь-нибудь существенной минимизации
этих функций методами, описанными выше. Поэтому рассмотрим
еще один прием упрощения.
Упрощение структуры, описываемой системой булевых выраже-
ний (на примере сумматора). Из рассмотрения карт минтермов сле-
дует, что выражение для Pk проще, чем для Sk. Прием упрощения,
который будет использован ниже, основан на предположении, что
функция Ph уже образована. Теперь мы хотим добиться упрощения
структуры для Sh, имея в качестве «исходного материала» схему
для образования Рк. Для этого будем считать Ph четвертым'незави-
симым переменным (наряду с Xh, Yh, Ph-i), a Sh — функцией
этих четырех переменных. Комбинации АД, Yh, Ph-i, Pi,, Sh, ко-
торые невозможны при работе сумматора, будем считать избыточ-
ными. Таблица истинности (табл. 3.9.2), полученная при таких пред-
положениях, приведена ниже. Избыточные комбинации обозначены
крестиками в соответствующих клетках столбца Sft. Построив карту
80
ТАБЛИЦА 3 9.2
Вариант таблицы истинности для комбинационного сумматора
х* Yk pk-l Ph «л Xh Yl. Ph—I Ph Sh
0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 X 1 X 1 X X 0 1 1 I 1 1 1 1 1 0 0 0 0 1 1 1 I 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 X X 0 X 0 X I
для функции (рис. 3.9.2, а) и доопределив ее (рис. 3.9.2, б), не-
трудно записать выражения для
5A=(Xfe + Yh + Рk~i) Pk + ^h Ph~v (3.9.3)
Обратившись к выражению
Pft = Xftyft + XfeJPft_1+ YhP^t, (3.9.4)
Рис. 3.9.2. Карты минтермов выходной функции S* полного сумматора.
получим структуру так называемого минимального сумматора. Наз-
вание «минимальный» понимается в смысле канонической задачи
минимизации. Для техники ИС минимальная структура, как пра-
вило, не является наилучшей, так как не обладает свойством одно-
родности. Более однородная структура сумматора может быть вы-
полнена на основе стандартных ИС полусумматора, реализующих
операцию «исключительное ИЛИ». Для того чтобы получить такую
структурную схему, снова рассмотрим карту минтермов для функ-
ции (рис. 3.9.2) и сравним ее с картами (рис. 3.9.1, в и г) для вы-
ражений D и D, где
D=Xk®Yh. (3.9.5)
81
Нетрудно видеть, что
т. е.
—Р ь—1Ф[ЛЙ©1/ к].
(3.9.6)
(3.9.7)
Sft-—D®P i,~i,
Попробуем теперь выразить функцию Рк через Хк, Y к, Рк-г и
D, для чего, как и в предыдущем случае, составим таблицу истин-
В
Рис. 3.9.3. Карты минтермов
выходной функции Рк полного
сумматора.
в
ности (табл. 3.9.3) и карту (рис. 3.9.3, а) для Рк. После доопределе-
ния (см., например, рис. 3.9.3, бив) можно записать выражение
для Рк в одной из минимальных форм:
Рк = XkYh +Рк_у D, (3.9.8)
Pk=DYh + Ph_1D, (3.9.9)
Pk=-DXh + Ph^D. (3.9.10)
Использовав j’ (3.9.11)
82
ТАБЛИЦА 3.9.3
Вариант таблицы истинности для комбинационного сумматора
х* Уь pk— 1 D Pk X* Yk pk— 1 D Pk
0 0 0 0 0 1 0 0 0 X
0 0 0 1 X 1 0 0 1 0
0 0 1 0 0 1 0 1 0 X
0 0 1 1 X 1 0 1 1 1
0 1 0 0 X 1 1 0 0 1
0 1 0 1 0 1 1 0 1 X
0 1 1 0 X 1 1 1 0 1
0 1 1 1 1 1 1 1 1 X
можем построить (рис. 3.9.4) сумматор на основе схем «исключитель-
ное ИЛИ» (полусумматоров), входящих в комплект ИС. Будем
предполагать, что этот комплект состоит из вентилей НЕ—ИЛИ
и НЕ—И с числом входов 3 и 6, а также полусумматора, реализую-
щего функцию А ©В и имеющего четыре входа (А, А, В и В).
Рис. 3.9.4. Структурная схема сумматора из двух полусумматоров.
Структурная схема сумматора на ИС, входящих в такой комплект,
может быть построена по формулам (3.9.8), (3.9.10), (3.9.11),
см. рис. 3.9.5. Несмотря на то, что выражения (3.9.8), (3.9.9) и (3.9.10)
по сложности одинаковы, использовать (3.9.8) оказывается предпоч-
тительней, так как в схеме полусумматора, входящей в комплект
ИС, обычно предусматривается образование конъюнкции, что дает
возможность получить Pk-iP и XkYk без затраты дополнительного
оборудования. Аппаратурная реализация выражений (3.9.9) и
(3.9.10) могла бы быть связана с необходимостью использования
дополнительной ИС.
Сумматор, построенный по алгоритму
D=Xk@Yk,
Sk=D®P k_lt
Ph=Xk Yk © Рк_х D
(3.9.12)
63
является минимальным для комплекта логических схем, содержа-
щих полусумматор. При этом минимальность применительно к ком-
плекту (серии) ИС понимается как свойство структуры, позволяю-
щее осуществить ее реализацию при наименьшем числе корпусов
или чипов ИС. Это условие позволяет минимизировать число меж-
соединений и стоимость, а также, как правило, увеличить надеж?
ность аппаратуры.
Рис. 3.9.5. Структура сумматора с уменьшенным числом внешних выводов, вы-
полняемого в лиде монолитной ИС или ее части.
В современные серии цифровых ИС обычно вводятся СИС одно-
разрядных или многоразрядных сумматоров, упакованные в стан-
дартные корпуса. Типовая структура одиночного интегрального
комбинационного сумматора, не содержащая инверсных входов и
построенная по выражениям (3.9.1) и (3.9.2), приведена на рис.3.9.5.
3.10. Арифметические субсистемы
Многоразрядные сумматоры. На рис. 3.10.1 представлена струк-
тура субсистемы 4-разрядного параллельного комбинационного
сумматора. Перенос в следующий суммирующий разряд такого
устройства формируется на выходе предыдущего разряда—сум-
матора.
Сквозной перенос в многоразрядных сумматорах. Из рассмотре-
ния формулы (3.9.1) можно заключить, что быстродействие обычно-
84
го «-разрядного параллельного сумматора определяется процессом
распространения сигнала переноса в СБ через цепочку последова-
гельно включенных 2п вентилей:
Р n = XnY п + п) Рп-1—Gn-\-Tn Рп-Ъ
Pn-i=Xn-l Yn^ + (X„_t + Г^) Р„_г=
— + Тп_, Рп-2,
(3.10.1)
Ph =Хь П + (Xh + Yh) Ph-i=Gh + Тк Ph-lt
Pi = Х, Y, + (XL + У0 P(,=GI + 7\ Ро,
где Тk = Xk-pYk‘, Gk — ХкУь-
Сопоставляя между собой
выражения, входящие в систему
формул (3.10.1), получим
/\+1==бй+1+7\+1 Р h=Gh+i +
+7’A+1Gft+7ft+1TfiPh_l. (3.10.2)
Аналогично
Р ;<+2==Gft+2-{-7'h+2 Ph+1=Gft+2+
+ Th+г Gk+i + Th+2 7 A+1 Gh +
+ WhiWi- (3.10.3)
Таким образом, для n-каскадно-
го сумматора любая функция пе-
реноса может быть выражена не-
посредственно через Ph-i и обра-
зована с помощью двухуровне-
вой комбинационной схемы,
Рис. 3.10.1. Структурная схема четы-
рехразрядного сумматора с умень-
шенным числом входов (инверсии об-
разуются внутри каждого сумматора).
вносящей такую же задержку распространения, как и два последо-
вательно соединенных ЛЭ (вместо задержки, соответствующей 2п-
вентилей для «-каскадного сумматора с обычными цепями переноса).
Выполнение вычитания с помощью сумматора. Для замены опе-
рации вычитания операцией сложения вместо отрицательных чисел
используют их дополнения. Число В* является дополнением числа В
до основания г, если
В + В* = г",
(3.10.4)
где г — основание кода; « — число разрядов, отведенных для пред-
ставления числа В.
Примеры. Если г = 10, « = 3, то для десятичного числа В =
= 845 имеем В* = 1000 — 845 = 155. В бинарном коде при
г ~ 2, п =• 4 для двоичного числа В2 = 1101 получим
В* = 21 — 1101.
(3.10.6)
85
Как уже указывалось в § 3.7, для получения В* необходимо заменить
двоичные цифры кода числа В на противоположные цифры и к полу-
ченному результату добавить единицу, поэтому В% = ООП, что
можно проверить из (3.10.5).
Вычитание двоичных чисел А —В,, где А = 11010, В —
*= 1101, можно заменить сложением А + В* и вычитанием 2П,
поскольку А — В = А -ф (2П — В) — 2п.
Рис. 3.10.2. Структурная схема четырехразрядного сумматора-вычитателя.
При А — ПОЮ, В = 1101 и п = 4 имеем В* = ООН, А -Ь
4- В* = 11101, А + В* — 2* = 11101 — 10000 = 01101, т. е. вы-
читание 2П = 2* при Д В сводится к отбрасыванию единицы в
СБ результата.
Структура 4-разрядного устройства сложения (вычитания)
приведена на рис. 3.10.2. Переход от сложения числа В к его вычи-
танию, как видно из рис. 3.10.2, заключается в замене В его допол-
нением, причем единица, требуемая для получения дополнения В
до двух, добавляется в МБ 4-разрядного сумматора, изображенного
на рис. 3.10.2.
8в
Булевы производные и анализ возможных ошибок в работе
комбинационных структур. Определим производную булевой функ-
ции F (А, В, С, ...) по какой-либо из переменных dF/dB в виде
dF]dB = F(A, В, С,...) ® F(А, В, С,...). (3.10.6)
Например, если F = АВС,
dF/dB = ABC ® АВС=*АС[В ®В] = АС. (3.10.7)
Иными словами, для того, чтобы изменение переменной В вы-
ввало изменение функции F, необходимо, чтобы условия А = 1
и С — 1 выполнялись одновременно.
Рис. 3.10.3. Нахождение булевой производной с помощью карт минтермов.
Производные сложных булевых функций удобно находить с по-
мощью карт минтермов. Пусть необходимо найти dF/dB для буле-
вой функции
F=AB®AC + CD. (3.10.8)
Имеем
dF/dB = (АВ + АС + CD)® (АВ® AC®CD) = F ® Flt (3.10.9)
где
Ft = AB ®AC®CD. (3.10.10)
Нанеся F и Fj на карты Карно (рис. 3.10.3, а, б), отметим единицами
те клеточки этих карт, в которых символы нулей и единиц не совпа-
дают (рис. 3.10.3, в). Считывание dF/dB с отмеченной таким образом
карты дает
dF/dB = ACD. (3.10.11)
Аналогично могут быть введены производные по двум переменным
d2 F/dAdB— dF/d(AB)~F(А, В, C...)®F(A, В, С,...). (3.10.12)
Пример. Исследуем теперь в качестве примера влияние вариаций
слагаемых на вариации функции S комбинационного сумматора.
87
Решение. Из S = X @ У @ Р
имеем
dS/dX=[X@Y @P]Q>[X®Y @ Р]. (3.10.13)
Пользуясь ассоциативным свойством операции «исключительное
ИЛИ», получим
dS/dX = (X ©X) © (Y ©И) ф(Р ©Р)=1 ф0@ 0= 1,
что означает, что единичный сбой (ошибка) в символе X всегда вы-
зывает искажение суммы S. Аналогичное заключение можно сделать
и о влиянии на S переменных Y и Р.
Вычислив вторую производную d2S/dXdY = dS/d (XY) по пе-
ременным X и Y, получим
dS/d(XY) = X ©Г ф Р ©X ©У ф Р =
=ХфХфГфУ®РфР=1©1 ©0 = 0,
что означает неизменность символа истинности суммы S при одно-
временном изменении X и Y.
Вычислив булеву производную dPk'dPh^ от функции Ph перено-
са сумматора 1см. (3.10.1)1, получим
= Xh Y „ + Хь Pk_A + Yk Ph^ ф Xk Yh +
+ Pk-l + Y h Ph-1 = A © B.
Нанеся на карты минтермов выражения
А = XhYh -f- XftPfe_i + YkPh^i и В = XYк 4- XkPh-i 4- YhPk-i
и сопоставив символы в клеточках этих карт, получим
dPh/dPh_l = Xh®Yh, (3.10.14)
откуда видно, что при определенных (3.10.14) условиях имеет ме-
сто распространение единичных искажений через цепи переноса
многоразрядного сумматора, т. е. наращивание ошибки.
Для устранения единичных ошибок применяются избыточные
коды (например, код 2 и 5) и вводятся мажоритарные цепи, осу-
ществляющие логический контроль или голосование булевых сим-
волов (см. § 3.12).
3.11. Состязания и ложные сигналы на выходах
комбинационных цепей
Использование обычных соотношений булевой алгебры бази-
руется на принципиальном допущении о безынерционности логи-
ческих элементов. На практике вследствие переходных процессов
в цифровых цепях 1рис. 3.11.1, а), а также из-за вносимых ими вре-
менных задержек могут возникать (рис. 3.11.1, б, в) так называемые
88
опасные состязания, приводящие к появлению ложных сигналов
на выходах комбинационных структур. На рис. 3.11.1, а показан
наиболее простой случай взаимодействия противоборствующих вход-
ных сигналов А и А в конъюнктивной (рис. 3.11.1, б) и дизъюнктив-
ной (рис. 3.11.1, в) цепях.
Рис. 3.11.1. Опасные состязания (о) в конъюнктивном (б) и дизъюнктивном
(б) элементах за счет переходных процессов нли задержек сигналов, вносимых
логическими цепями.
Пример. Практически встречающиеся случаи состязаний кажут-
ся не такими очевидными, как на рис. 3.11.1. Для примера рассмот-
рим функции
fj^AB + AC,
(3.11.1)
/2 = (Д + В)(Л + С),
(3.11.2)
Рис. 3.11.2. К пояснению понятий о связующих термах.
в которых при В = С = 1 для (3.11.1) и В = С = 0 для (3.11.2)
соответственно могут возникнуть состязания, уже проиллюстри-
рованные на рис. 3.11.1.
Изобразим fi и f2 на картах минтермов (рис. 3.11.2, а, в), из ко-
торых видно, что дополнение выражений (3.11.1) и (3.11.2) так на-
89
зываемыми связующими термами ВС и (В 4* С) (рис. 3.11.2, б, г),
т. е. приведение их к виду
f^AB + AC + BC, (3.11.3)
f2^(A + B)(A + C)(B + C) (3.11.4)
гарантирует отсутствие состязаний, поскольку в этом случае заве-
домо при В = С =_1 = А + А + 1 = 1. Аналогично, при
В = С = 0 ft = АА • О = 0.
3.12. Мажоритарные комбинационные цепи.
Применение полусумматоров
Введем булеву мажоритарную функцию F, равную единице
в том случае, если большинство переменных истинно. Например,
мажоритарная функция трех переменных
(3.12.1)
Рис. 3.12.1. Карта Карно н структура для образования мажоритарной функции
трех переменных.
имеет таблицу истинности (табл. 3.12.1), карту и структуру, соот-
ветствующие рис. 3.12.1. Мажоритарные цепи часто выполняют на
основе полусумматоров.
ТАБЛИЦА 3.12.1
Таблица истинности мажоритарной функции
А в с F А в с F
0 0 0 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 1 1 0 0 1 1 0 1 0 ] 0 1 1 1
90
Пример. Построить функцию F, соответствующую (3.12.1)
и табл. 3.12.1, на основе структуры полусумматора
Решение. Среди функций неравнозначности от трех переменных
выберем функцию
Л=Д®еес, (3.12.2)
отличающуюся похожим на функцию F расположением единиц
S
Рис. 3.12.2. Карты (а) и структура (б) для образования мажоритарной функ-
ции трех переменных на основе полусумматора.
необходимо изъять одну единицу из карты FY(ABC) и добавить терм
Л С; это можно сделать, используя выражение
F = F& + С2, (3.12.3)
причем функции Gj и G2 определяются из карт, показанных на
рис. 3.12.2. Зная Gr и G2, нетрудно построить искомую структуру
(рис. 3.12.2, б).
Аналогичная техника проектирования может использоваться
для построения любых других комбинационных функций из полу-
сумматоров.
Пример. Построить функцию F (рис. 3.12.3), используя струк-
туру полусумматора.
91
Решение. В качестве «строительного материала» выберем кар-
ту рис. 3.12.4, а для функции
Ft = A®B ®C®D. (3.12.4)
Рис. 3.12.3. Карта комбинационной функции F.
Рис. 3.12.4. Построение функции F с помощью схемы исключения равнозначно-
сти Fi.
Чтобы преобразовать
Fr в F, необходимо из
карты убрать два
минтерма, что достигается
умножением F на искомую
функцию Glf т. е.
F = FjGi. (3.12.5)
Поставив на искомой карте
Gt нули и единицы в соот-
Рис. 3.12.5. Результат синтеза структуры для
образования функции F с помощью схемы
исключения равнозначности /ц.
ветствии с сформулиро-
ванным выше условием и объявив все прочие комбинации из-
быточными, получим карту для Gt (рис. 3.12.4, б), доопределив ко-
торую, найдем Gj = А + С. Это позволит построить искомую струк-
туру (рис. 3.12.6) комбинационной цепи.
3.13. Заключение
1. Булевы функции и соответствующие им операции отображают
логические структуры и изоморфны им. Аппарат булевой алгебры
и техника преобразования и упрощения функций с помощью карт
минтермов позволяют генерировать «альтернативы» проектирования
и производить анализ уже выбранных вариантов.
2. Наблюдаемая в микросхемотехнике тенденция к унифика-
ции структурных решений на крупномасштабном уровне, связан-
ная с переходом к БИС, может пониматься как:
82
— типизация логических функций (хотя бы ценой структурной
избыточности);
— переход к наращиваемым вариантам (в ряде случаев тоже
избыточным);
— практический выпуск ИС и БИС, построенных или приме-
няемых при учете названных выше принципов.
3. Логические структуры, прошедшие отбор «на интегрализу-
емость» (и потому обладающие свойствами типичности и наращива-
емости, ограниченным и минимальным числом внешних выводов
и т. д.), могут быть воплощены либо на основе мало масштабных ИС
или их чйпов, либо в виде единых СИС и БИС. Таким образом «ин-
тегрализуемость» можно понимать как архитектурную возможность
«микроэлектронного стиля» воплощения аппаратуры средствами
разной сложности Наблюдаемая тенденция постепенного наращи-
вания серий I1C новыми СИС и БИС с одинаковыми функциями,
но в разных элементных базисах придает вполне конкретный смысл
процессу перехода от типичных структур к типичным изделиям,
прошедшим дополнительный коммерческий отбор производством
и рынком.
4. Одной и той же «типизированной» логической структуре
может соответствовать большое число модификаций, связанных
с технологическими особенностями воплощения ИС. Преобразование
булевых выражений и их минимизация позволяют упрощать струк-
туры и «приспосабливать» их к выбранному элементному ба-
зису (типу логики, составу логических операций комплек-
та ИС)
5 Поскольку число структурных вариантов уже сейчас непо-
мерно велико и продолжает расти (см., например, [25, 261), задачей
теоретической микросхемотехники (морфологии ИС) является из-
учение приемов разработки и отбора структурных альтернатив,
облегчающих ориентировку в многочисленных разновидностях ИС,
их анализ и развитие на этой основе крупноблочных методов проек-
тирования микроэлектронной аппаратуры.
Вопросы для самопроверки
1 Какие операции и тождества булевой алгебры Вы знаете?
2 Перечислите булевы функции одного и двух аргументов.
3 Приведите примеры булевых уравнений и дайте их интерпрета-
цию с помощью диаграмм Венна.
4. Как устроены карты минтермов?
5. Перечислите основные свойства минтермов и макстермов.
6. Как выразить булеву функцию в совершенной нормальной дизъ-
юнктивной и конъюнктивной формах?
7. Приведите примеры функционально полных систем операций.
8. Что такое каноническая и полная техническая задача миними-
зации?
93
9. Как производится минимизация булевых выражений с помощью
карт м>1НТермов?
10. Упрост^ кажДуЮ из функций:
f! = АВС + АВС + АВС + АВС,
f2 = BCD + BCD + АВС + АВС.
и даите их интерпретацию с помощью карт минтермов и логи-
ческих символов; а) НЕ—И; б) И, ИЛИ, НЕ; в) НЕ- ИЛИ.
11- НарисУ|,те структуры, отвечающие выражению f = А(В 4*
+ О 'CD с помощью логических символов: а) НЕ—И; б) И,
ИЛИ.
12. Напи^те систему булевых выражений, реализуемых в полном
дешифР^ТОре.
13. Сколькодиодоб требуется для реализации прямоугольной струк-
туры Дешифратора с п входами?
14. Приведу таблицу истинности для циклического кода от че-
тырех ^зависимых переменных.
15. Приведете таблицу истинности для кода 2421.
16. Составь^ таблицу истинности и с ее помощью опишите работу
однора31;ядного комбинационного сумматора.
ie' ^Рове^И^е синтез «минимального» одноразрядного сумматора.
1о. Проведи^ синтез одноразрядного сумматора на основе исполь-
зования схем «исключительное ИЛИ».
19. Каковы особенности структурных схем арифметических суб- 20 21 22 23 24 25 26 * * *
20. Нарисуйте СТруКтурные схемы компаратора, реализующего бу-
леву ФУ^цию /\ = АВ + АВ; полусумматора, реализующего
выражен^я _ др и р _ дд; преобразователя из
кода 1Рея в двоичный код прямого замещения. При построе-
ниях ^ользуйте наборы операций: а) НЕ, НЕ — И; б) НЕ,
И, ИЛИ, в) неравНозначность.
21. Построй^ преобразователь десятичного кода в ДБК с 10-ю
входами- в этой схеме наличие десятичного сигнала символизи-
руется логическим 0 на соответствующей десятичной шине;
на остальные входы при этом подаются 1.
22. НарисуИ1'е структуру асинхронного преобразователя БК в
ДБК на 4, 10, 12 входов.
23. СинтезНР^йте преобразователи БК в код с избытком 3; в код 2
из 5; в ДОд Джонсона.
24. Синтезируйте преобразователи кода Грея в БК; кода с избытком
3 в БК; к^да 2421 в БК; кода Джонсона в БК; кода 2 из 5 в БК.
25. СинтезирУйте преобразователи десятичного кода в код 2421;
в код с 113йЫТкОм 3; в код Джонсона; в код 2 из 5.
26. Построите схему для образования функции Ft = ABCD + F
яз п°лУс^К1матора; выражение для F определяется рис. 3.12.3.
2Л. Построй е структуру для образования мажоритарной функции
&4
пяти переменных на основе комбинационных схем НЕ — ИЛИ;
на основе полусумматоров.
28. Найдите булевы производные dfldB, df/d (АВ) от функции
/ =АВС + АВС + АВС -ф АВС и дайте их интерпретацию.
29. Исследуйте условия возникновения состязаний jnpn реализации
булевой функции f = (Л 4- С) (Л 4г В) ЛВС и покажите,
как их устранить.
Список литературы
1. Глушков В. М. Синтез цифровых автоматов. М., Физматгиз, 1962.
2 - Гаврилов М. В. Современное состояние теории релейных устройств. —
В ки.: Структурная теория релейных устройств. М., Изд-во АН СССР,
1963.
3. Поспелов Д. А. Логические методы анализа н синтеза схем. М., «Энергия»,
1964.
4 Якубайтис Э. А. Асинхронные логические автоматы. Рига, «Зннатие»,
1966.
5. Якубайтис Э. А. Синтез асинхронных конечных автоматов. Рига, «Зннат-
не», 1970.
6. Кагаи Б. М., Каневский М. М. Цифровые вычислительные машины и си-
стемы. М., «Энергия», 1974.
7. Лазарев В. Г., Пийль Е. И. Синтез управляющих автоматов. М., «Энер-
гия», 1970.
8. Колдуэлл С. Логический сннгез релейных устройств. Пер. с англ. Под
ред. М. А. Гаврилова. М., ИЛ, 1962.
9. Фистер М. Логическое проектирование цифровых вычислительных ма-
шин. Пер. с англ. Под ред. В. М. Глушкова. Киев, «Техника», 1964.
10. Миллер Р. Теория переключательных схем. Т. I, II. Пер. с англ. Под ред.
П. П. Пархоменко. М., «Наука», 1970.
11. Минский М. Вычисления и автоматы. Пер. с англ. Под ред. Б. Л. Овсне-
вича н Л. Я. Розенблюма. М., «Мир», 1971.
12. Флорин Ж. Синтез логических устройств и его автоматизация. Пер. с
франц. Под ред. П. П. Пархоменко. М., «Мнр», 1966.
13. Lewin D. Logical design of switching circuits. London, Nelson, 1968.
14. Wickes W. E. Logic design with integrated circuits. New York, Wiley, 1968.
15. Hawkins J. K. Circuit design of digital computers. New York, Wiley, 1968.
16. Walter D. J. Integrated circuits systems. London, ILIFFE, Books, 1971.
17. Designing with TTL integrated circuits. Ed. by R. L. Morris, J. R. Miller.
New York, McGraw-Hill, Books Co. 1971 r.
18. Couleur J. F. — «Trans IRE», 1958, EC-7, № 4, p.313.
19. Кузичев А. С. Диаграммы Венна. M., «Наука», 1968.
20. Veitch F. W. A chart method for simplifying truth functions. — In: Proc.
Assoc. Comput. Machinery. Pittsburg, Mellon Inst., 1952, May, p. 127—133.
21 Boole G. An investigation of the laws of thought on which are founded the
mathematical theories of logic and probabilities, London, 1854.
22. Karnaugh M. The map method for synthesis of combinational logic
circuits. — «Trans. IEEE» 1953, V.CB-72, p. 593—599.
23. Графические обозначения в электронике. — «Электроника», 1975, № 7,
с. 47—51.
24. Peatman J. В. The design of digital systems, New York, McGraw-Hill,
Book Co, 1971.
25. Букреев И. H„ Маисуров Б. М., Горячев В. И. Микроэлектронные схемы
цифровых устройств. Изд. 2-е, М., «Сов. радио», 1975.
26. Hnatek Е. R. A user’s handbook of intecrated circuits. New York, Wiley,
1973.
95
Глава 4
Интегральные схемы со структурами
последовательностного типа и методы их
логического проектирования.
Триггерные цепи
Характерной особенностью последовательностных (многотакт-
ных) [3, 8, 21, 22] структур является зависимость состояния вы-
ходов не только от значений булевых переменных в данный момент
времени, но и от внутренних состояний, определяемых тем, какие
условия (последовательности) имели место в предшествующие мо-
менты времени (такты) [1 — 8]. Для описания работы таких струк-
тур необходимы булевы функции, в которых одной из переменных
является время (номер такта). При изучении работы и проектиро-
вании последовательностных структур стремятся свести задачу их
исследования и синтеза к операциям, принятым для устройств ком-
бинационного типа.
Последовательностные структуры (логические автоматы с па-
мятью), к числу которых относятся регистры, счетчики и другие
субсистемы цифровых устройств, обычно строятся на основе триг-
герных цепей с тем или иным законом функционирования [1—14].
Целью главы является описание логического функционирования
основных разновидностей триггерных структур, а также приемов
из анализа и синтеза, используемых в практике проектирования
цифровой МЭА.
4.1. Пример последовательностной цепи
Пример последовательностной цепи приведен на рис. 4.1.1.
Эта цепь состоит из двух частей. Часть, расположенная выше штри-
ховой линии, образует структуру с двумя обратными связями.
Замыкание обратных связей в схеме рис. 4.1.1. характеризуется
условиями В = b, С = с.
Нижняя часть структуры образует комбинационную схему фор-
мирования выходных сигналов. Цепь, приведенная на рис. 4.1.1,
отвечает уравнениям:
В = (а + с) (а + Ь), (4.1.1)
С = (а + с) (а + Ь), (4.1.2)
Z0 = bc, (4.1.3)
Zl = bc, (4.1-4)
Z2 = be. (4.1.5)
Zs = be. (4.1.6)
9в
Будем считать переменные В и С внутренними состояниями,
а — входом цепи, Zo, Zb Z2, Z8 — ее выходами. Таблица состояний
рассматриваемой схемы приведена ниже (табл. 4.1.1).
ТАВЛЙЦА 4.1.1
Состояния цепи рис. 4.1 1
Номер состо- яния Вход Внутреннее состояние Ваходн Оценка состояния
а В с г„ 2, Z,
1 0 0 0 1 0 0 0 Устойчивое
2 1 0 0 1 0 0 0 Неустойчивое
з 1 0 1 0 1 0 0 Устойчивое
4 0 0 1 0 1 0 0 Неустойчивое
6 0 1 1 0 0 1 0 Устойчивое
6 1 1 1 0 0 1 0 Неустойчивое
7 1 1 0 0 0 0 1 Устойчивое
₽ 0 1 0 0 0 0 1 Неустойчивое, воз- вращение к состоя- нию 1
4 Зан. 1069
97
Как видно из табл. 4.1.1, при переходе от состояния 1 к состоя-
нию 2 меняется значение только одной входной переменной. Из-
менение логического значения переменной С, в результате измене-
ния а, еще не успело произойти. Поэтому вторую строчку таблицы,
соответствующую такту 2, будем считать неустойчивой. Переход
последовательностной структуры в устойчивое состояние связан
с изменением логического значения переменной С в соответствии
с выражением (4.1.2). Третья строчка соответствует устойчивому
состоянию, которое может существовать неограниченно долго.
Аналогичным образом пояс-
Рис. 4.1.2. Временная диаграмма
работы последовательностной цепи.
няется смысл других устойчивых и
неустойчивых состояний табл .4.1.1.
Как видно из таблицы, если
выходами устройства являются
переменные Zl и Z3, а входом —
переменная а, устройство работает
как делитель частоты, срабатыва-
ющий при каждом втором вклю-
чении входа а. Структура на
рис. 4.1.1 может также рассматри-
ваться как регистр, в котором ло-
гическая 1 распространяется по
цепи Zo -> Zx -> Z2 -> Z3. В этом
случае вход а выполняет функцию
тактового входа устройства. Три
булевы переменные (а, В, С) определяют 23 — 8 состояний
(табл. 4.1.1), причем последовательность расположения строк от-
вечает реальным условиям работы проектируемой схемы.
Как видно из табл. 4.1.1, в моменты времени, соответствующие
состояниям 1 и 5, а = 0; при этом одинаковому состоянию входной
переменной соответствует замыкание различных выходов (Zo или
Z.2). Выходные величины зависят не только от значения входной
переменной а, но и от внутренних состояний В и С. Табл. 4.1.1 ото-
бражает последовательность протекания событий во времени, при-
чем имеет место чередование устойчивых и неустойчивых состояний.
Фактором, выводящим устройство из устойчивого состояния, яв-
ляется коммутация входной независимой переменной а. Одной из
основных задач проектирования устройств, подобных описываемо-
му, является правильный выбор и согласование устойчивых и не-
устойчивых состояний.
Рис. 4.1.2 иллюстрирует один из способов графического изобра-
жения работы рассматриваемой последовательностной схемы, так
называемую временную диаграмму, позволяющую произвести по-
строение логической структуры. Покажем это на примере рис. 4.1.2,
из которого видно, что переключение В на единицу происходит в
5-м такте. Следовательно, условия включения В существуют в ин-
тервале между 4- и 5-м тактами. Условия для возвращения В в ну-
левое состояние существуют в интервале между 8- и 9-тактами.
98
Возвращение В в состояние В = 0 происходит в 9-м такте. Условия
для В = 1 существуют в тактах 5 — 8. Приняв это во внимание,
непосредственно из временной диаграммы (рис. 4.1.2) получаем
B = abc+b(ac -ас + ас). (4-1.7)
Аналогично имеем
С = ab с + с (ab + ab + ab).
(4.1.8)
Нанеся эти выражения, а также выражения (4.1.1) и (4.1.2) на кар-
ты рис. 4.1.3. убедимся в попарной тождественности соответствую-
щих формул.
Рис. 4.1.3. Карты минтермов функций В и С:
а, б — карты Вейча. построенные по временной диаграмме; в — карта Карно для перемен-
ных ВС\ г. д — таблицы переходов.
Недостатком временной диаграммы является то, что она не ото-
бражает устойчивости состояний, существующих в отдельных так-
тах, описывая лишь порядок (последовательность) событий без ука-
зания масштаба времени. Поэтому построение логических струк-
тур по временным диаграммам возможно лишь для достаточно про-
стых устройств Более эффективные методы логического проекти-
рования последовательностных структур основаны на использова-
нии таблиц переходов.
Таблицы переходов Для составления таблиц переходов выразим
функции возбуждения для В и С в минимальной форме, показанной
на рис. 4.1.3, а, б
В = аЬ + ас, (4.1 9)
С = аЬ-\-ас. (4.1.10)
Эти выражения нанесем на карты Карно рис. 4.1.3, й — д*}.
*> Строго определенный порядок перечисления переменных облегчает
отображение на картах Карно кодировки внутренних состояний н их устой-
чивости, что обусловливает удобство использования этого вида карт для ана-
лиза и синтеза последовательностных цепей.
4* 99
Каждая клетка карты Карно рис. 4.1.3, в содержит свое вхож-
дение — две двоичных цифры, представляющие состояния перемен-
ных В и С соответственно. Состояние является устойчивым, если
вхождение, записанное в клетке карты, совпадает с обозначением
соответствующей строки. Например, в пересечении столбца а = 1
и строки Ьс — 10 находится цифра 10. Эта клетка таблицы соответ-
ствует устойчивому состоянию. Для столбца а = 0 и строки Ьс —
= 01 число, записанное в матрицу, равно 11. Для того чтобы со-
стояние стало устойчивым, необходим переход к строке be — 11
в том же столбце. Рис. 4.1.3, г представляет собой вариант таблицы
с графическим изображением переходов. Вместо вхождений, харак-
теризующих внутреннее состояние ВС, в соответствующих клетках
помещен кружок, если состояние является устойчивым, и точка,
если соответствующее состояние неустойчиво. От каждого неустой-
чивого состояния проведена стрелка, показывающая направление
перехода в устойчивое состояние.
Широко распространенная форма представления таблицы пе-
реходов изображена на рис. 4.1.3, д. Здесь устойчивые состояния
устройства обозначены порядковыми номерами (/), (2), ..., взятыми
в скобки. Номера без скобок отвечают неустойчивым состояниям,
из которых осуществляется переход в устойчивое состояние. На-
пример, на пересечении столбца а = 1 и строки fee = 11 находится
состояние 4. Поскольку это состояние неустойчиво, рассматриваемое
устройство должно перейти в устойчивое состояние (4), расположен-
ное на пересечении столбца а — 1 и строки Ьс — 10.
Составление первичной таблицы переходов по общему (словес-
ному) описанию работы последовательностной структуры (этап
абстрактного синтеза). Как правило, словесное описание работы
устройства последовательностного типа не бывает достаточно пол-
ным и нуждается в уточнении. Сказанное поясним примером.
Пример. Необходимо составить таблицу переходов автомата,
на выходе Z которого появляется единица тогда, когда поданы еди-
ницы па оба входа XY и Х2,,и при-
том в том случае, если единица на
вход X, подана ранее, чем на вход
Х2. Представим эти условия в
форме табл. 4.1.2.
Устойчивое состояние (/) поме-
щено в этой таблице в первой стро-
ке столбца XtX2 = 00. В край-
нем правом столбце таблицы стоит
нуль, так как условия, соответ-
ствующие состоянию (/), отвечают
значению Z = 0. Пока неизвестно,
сколько необходимо внутренних
состояний, чтобы описать работу последовательностной схемы,
и какие комбинации, кодирующие эти состояния, нами будут впо-
следствии использованы. Поэтому допускаем, что каждое- устой-
100
ТАБЛИЦА 4.1.2
Учет основных условий функцио-
нирования при составлении
таблицы переходов
члвое состояние занимает отдельную строку в первичной таблице
переходов, т. е. каждая строка в таблице соответствует одному внут-
реннему состоянию.
Состояние (2) в табл. 4.1.2 предназначено для того, чтобы отра-
зить реакцию устройства на появление 1 на входе ХР Это состояние
поместим во вторую строку столбца 10, а в первой строке этого
столбца проставим номер 2. Первые две строчки показывают, что
при изменении XiX2 от 00 до 10 внутреннее состояние устройства
изменилось. При этом состоянию (2) соответствует Z — 0. При по-
явлении 1 на входе Х2 (комбинации 11) внутреннее состояние снова
изменяется (третья строка). При этом Z = 1, что соответствует со-
стоянию^). Из табл. 4.1.2 видно, как происходит работа устройства
при заданной (правильной) последовательности состояний входов.
При проектировании реальной схемы необходимо, однако, опреде-
лить поведение устройства и в том случае, если изменение состояний
на входах отличается от заданного. Предположим, что вход Ха
принимает значение 1 раньше входа X,. Дополнительные два состоя-
ния, возникающие при этом, показаны в табл. 4.1.3.
Таблицы переходов позволяют
без каких-либо ограничений опи-
сать работу последовательностных
схем. Практика проектирования
часто диктует, однако, различные
ограничивающие условия. Можно
предположить, например, что при
переходах из одного состояния
в другое изменяется только одна
входная переменная, и с учетом
этого уточнить таблицу переходов
(табл. 4.1.3). В строке состоя-
ния (/) допустимы только два
возможных изменения первичных
ТАБЛИЦА 4.1 3
Заполнение таблицы переходов
переменных, именно к столбцу
10 или к столбцу 01. Реакция устройства на эти изменения уже
отображена в приведенной выше таблице. Двигаясь от состояния
(2) в столбце 10, мы можем перейти или к столбцу 11 или к столбцу
00. Соответствующая клетка в столбце 11 уже заполнена, поэтому
необходимо определить состояние устройства в случае, если пер-
вичные переменные XjX2 возвратятся к комбинации 00. Для такого
изменения представляется разумным перевести внутренние запоми-
нающие элементы в состояние (/). Поэтому в строке с состоянием (2)
в столбце Х]Х2 = 00 поставим цифру 1 (табл. 4.1.4).
В составленной ранее табл. 4.1.3 нет указаний на то, что про-
изойдет при изменении входных переменных Х,Х2 для устойчивого
состояния (5). В связи с этим необходимо сделать соответствующие
предположения. Будем считать нежелательным тот случай, когда
при снятии логической 1 с одного из входов этот потенциал на вы-
ходе также снимается, а при повторной подаче 1 на вход — восста-
навливается. Чтобы предотвратить такое действие устройства,
101
ТАБЛИЦА 4 1л
Окончательный вид таблицы переходов
X, X, Z Л 1 Л 2 2
00 01 11 10 00 01 11 ю
(1) 4 2 0 1 (4) 5 0
1 — 3 (2) 0 — 4 (5) 6 0
— 4 (3) 6 1 1 — 5 (6) 0
необходимо определить соответствующие переходы. Как видно из
табл. 4.1.3, из состояния (3) возможен переход либо к столбцу 01,
либо к столбцу 10.
В первом случае можно перевести устройство в состояние (4),
поместив в столбце 01 и строке с состоянием (5) цифру 4 без
скобок (табл. 4.1.4). При вторичном появлении 1 на входе
будет осуществлен переход в состояние (5), для которого Z = 0.
Более сложная ситуация возникает при переходе из состояния (3)
к столбцу = 10, в котором устойчивым является пока одно
лишь состояние (2). Если при переходе из (3) к ХгХ2 = Ю переве-
сти устройство в состояние (2), то при повторном появлении комби-
нации XjX2 = 11 (восстановлении Х2 — 1) будет иметь место со-
стояние (3) с Z = 1.
Чтобы этого не произошло, введем новое устойчивое состояние
(6), в котором Z = 0. В табл. 4.1.4, содержащей еще одну дополни-
тельную строчку для этого состояния, представлены все устойчивые
состояния, к которым стремятся внутренние запоминающие элемен-
ты при переходе от любого из устойчивых состояний (4), (5), (6),
связанном с изменением одной входной переменной. Прочерки сде-
ланы там, где изменения входных переменных не определены.
В данной задаче не определенными считаются такие переходы,
для осуществления которых требуется одновременное изменение
более чем одной входной (первичной) переменной.
Таким образом, в ходе абстрактного синтеза необходимо пред-
ставить работу проектируемой структуры в виде, позволяющем
однозначно описать внешние функции, реализуемые автоматом
(т. е. его реакции на любые возможные последовательности измене-
нений входных переменных). Таблицы, являющиеся одним из рас-
пространенных вариантов такого представления, носят название
первичных таблиц переходов-, число строк в такого рода таблицах
равно числу внутренних состояний последовательностной схемы.
Во всех случаях первичная таблица переходов составляется так,
чтобы однозначно определить реакцию устройства на любую после-
довательность входных сигналов, подаваемых на вход устройства.
Таким образом, таблица переходов имеет такое же значение для по-
следовательностных структур, какое таблица состояний имеет для
схем комбинационного типа.
Составление сокращенной таблицы переходов (этап структур-
ного синтеза). При пользовании первичной таблицей считаем, что
102
переход от неустойчивого состояния к устойчивому в пределах
данного столбца отражает изменение только внутреннего состояния
устройства. Подобно этому можем предположить, что при переходе
от одного устойчивого состояния к другому в пределах одной стро-
ки изменяются только внешние (первичные) переменные, а внутрен-
нее состояние устройства остается без изменения. При этом следует
допустить возможность появления в одной строке таблицы несколь-
ких устойчивых состояний, различающихся только значениями
первичных переменных. Таблица, составленная по такому правилу,
называется сокращенной таблицей переходов. Она получается из
первичной таблицы с помощью объединения строк. Объединение
строк может быть произведено в соответствии со следующими пра-
вилами.
1. Две или более строки могут быть объединены, если значения
выходных переменных для этих строк одинаковые, а номера со-
стояний. записанные в соответствующих столбцах, совпадают или
друг с другом, или с прочерками
верхние строки табл. 4.1 4 могут
быть соответственно объединены.
Объединение цифр с прочерками
соответствует доопределению по-
следних.
2. Если объединяются одина-
ковые номера состояний в скобке
и без нее, то результирующее со-
стояние должно быть в скобке. Если
объединяются состояние, соответ-
ствующее прочеркнутому месту,
и состояние, соответствующее ка-
кому-либо номеру, в строке сокра-
щенной таблицы пишется этот но-
мер. Например, при объединении
трех нижних строк табл. 4.1 4,
изображенных в табл. 4.1.5, полу-
чим строку, показанную в табл.
4.1.6. Объединяя две верхние
строки табл. 4.1.4, показанные
в табл. 4.1.7, получим строку,
изображенную в табл. 4.1.8.
В объединенной строке табл.
4.1.8 на месте прочерка в столбце,
соответствующем XtX2 = 11, по-
явилось состояние 3, в которое
устройство приходит из устойчи-
вого состояния (2) при изменении
от 0 до 1 Переход из состоя-
ния (1) в состояние (3) означает
одновременное изменение входных
Например, три нижние и две
ТАБЛИЦА 4.1.5
X, X Z
00 01 1* 10
1 1 (4) 4 5 (5) 5 6 (6) 0 0 0
ТАБЛИЦА 4.1.6
X, X, Z
90 01 11 10
1 (4) (5) (6) 0
ТАБЛИЦА 4.1.7
X, X г
00 0! 11 10
(1) 1 4 3 2 (2) 0 0
ТАБЛИЦА 4.1.8
X. X, г
00 01 11 ю
(1) 4 3 (2) 0
103
сокращенной
переменных Хг и Х2 и в рассматриваемом случае предполагает-
ся невозможным.
Объединение строк, приводящее к построению сокращенной
таблицы переходов, можно произвести различными способами. Для
удобства обзора возможных вариантов построения
таблицы переходов исполь-
зуют так называемые диаг-
раммы объединений.
Рис. 4.1.4
Рис. 4.1 4. Диаграмма объединений.
Рис. 4.1.5. Диаграмма (граф) состояний. Внутри вершины помещено название
состояния в виде буквы и слова yt, у2.
Применительно к обсуждаемому примеру такая диаграмма по-
строена на рис. 4.1.4. Точки на диаграмме отображают строки пер-
вичной таблицы переходов, пронумерованные в соответствии с но-
мерами устойчивых состояний, содержащихся в этих строках.
Если какая-либо пара строк может быть объединена, то между со-
ответствующими строками диаграммы проводится линия. Из ди-
аграммы видно, что строка 1 объединяется со строкой 2 или 4, но
не объединяется со строкой 5. Строка 3 не объединяется ни с какой
другой строкой. Три строки (4, 5, 6) могут быть объединены, так как
любые парные объединения, образованные из этих строк, являются
допустимыми (рис. 4.1.4). Сокращенная табл. 4.1.9, полученная
объединением строк 4, б, 6 табл. 4.1.4, приведена ниже.
Дальнейшее сокращение, например объединение строк с состоя-
ниями (/) и (2), может быть нецелесообразным, поскольку три внут-
ренних состояния требуют того же
количества внутренних запоми-
нающих элементов, что и четыре
состояния. В табл. 4.1.9 строки
обозначены буквами a, b, с, d,
помещенными в таблице справа.
Диаграмма (граф) состояний
рассматриваемого устройства
(рис. 4.1.5) наглядно показывает
четыре состояния, закодированные
четырьмя двоичными числами.
Линия со стрелкой, соединяющая
ТАВЛИЦА 4.1.8
X, X Обозначе- ние внутренних аостояний
00 01 11 10
(1) 4 —— 2 а
1 — 3 (2) ь
1 4 (3) 6 с
1 (4) (5) (6) d
104
J[Be вершины графа, означает, что имеет место единичный переход,
т. е. состояния внутренних запоминающих элементов, характери-
зуемые этими вершинами, отличаются друг от друга значением
только одной переменной.
Составление таблицы возбуждений. Таблица возбуждений внут-
ренних запоминающих элементов (табл. 4.1.10) устанавливает со-
та Б л И ЦА 4.1,10
Составление таблицы возбуждений
ответствие между кодами внутренних состояний Уь К2, Уп
и аргументами yt, у2, .... уп, определяющими срабатывание внутрен-
них запоминающих элементов при любой комбинации значений
xlt х2, ..., хт. Применительно к рассматриваемому примеру п = т =
= 2 обозначим строки таблицы переходов (табл. 4.1.9) в соответ-
ствии с кодировкой внутренних состояний устройства двоичными
n-разрядными числами (табл. 4.1.10, а) и приступим к составле-
нию таблицы возбуждений (табл. 4.1.10, б).
Заготовим таблицы для УДУа с аргументами х1г х2 и у1г у2 и впи-
шем в них состояния внутренних запоминающих элементов. Для
устойчивых состояний условия возбуждения (вхождения У tV 2,
записанные в матрице) должны совпадать с состояниями аргументов
(й!7г)- Так, например, для состояния (/) следует написать условия
возбуждения УгУ2 = угу2 — 00, для состояния (2) У1У2 =
= У1у2 = 01 и т. д. Далее следует записать условия возбуждения
для неустойчивых состояний. Каждое из вхождений Vty2 должно
совпадать с кодом для устойчивого состояния, отвечающего тому
же номеру, что и номер неустойчивого состояния. Например, в клет-
ку, соответствующую строке 00 и столбцу 10 (где стоит цифра 2),
следует вписать вхождение У1У2 = 01, которое обеспечит срабаты-
вание, приводящее к состоянию (2) с угу2 = 01. Применяя эту про-
цедуру, можно заполнить таблицу возбуждений (табл. 4.1.10,6)
и тем самым полностью определить условия срабатывания внутрен-
них запоминающих элементов.
105
4.2. Состязания в последовательностных цепях.
Их анализ. Бистабильные ячейки
Ознакомление с явлением состязаний удобно провести на примере
анализа простейшей последовательностной структуры — бистабиль-
ной ячейки (БЯ) (рис. 4.2.1). Логическое функционирование конъ-
юнктивной Б Я (рис. 4.2.1) описывается формулами
Х = Дх' = ^ + х' (4.2.1)
Рис. 4 2.2. Карты Карно:
с —для функции Х\ б — для функции F.
Объединение переменных позволяет модифицировать эти карты.
Например, вхождения па карте рис. 4.2.3, а отвечают переменным
и соответствуют картам рис. 4.2.2. Карта рис. 4.2.3, а совпадает
с таблицей возбуждений и позволяет проверить логическое функцио-
нирование структуры, в частности установить наличие состязаний.
Для такой проверки представим таблицу возбуждений в виде
таблицы переходов. Таблицу переходов строят либо в обычной
форме (рис. 4.2.3, б), либо представляют переходы графически
(рис. 4.2.3, в) Построение таблицы переходов и ее изучение прове-
дем в несколько этапов.
Этап 1. Нанесение устойчивых состояний. Состояние считает-
ся устойчивым, если код XX' (вхождение в клетку таблицы возбуж-
дений) совпадает с кодом хх' (зависящим от номера строки таблицы
возбуждений).
Устойчивые состояния (третья строчка столбца 00, четвертая
строчка столбцов 01 и 11, вторая строчка столбцов 11 и 10) обозначим
соответственно кружками (рис. 4.2.3, в) или скобками в цифрами
(рис. 4.2.3, б).
Этап 2 Вписываем в таблицу переходов неустойчивые состояния,
вхождения которых совпадают с кодами устойчивых состояний.
106
Таким образом, вписываем единицы в клетки столбца 00
(рис. 4.2.3, б), двойки в столбец 01, пятерки — в столбец 10.
Этап 3. В оставшиеся незаполненными клетки таблицы перехо-
дов вписываем номера тех состояний, к которым в конечном счете
перейдет последовательностная структура. Эти переходы удобно наб-
людать на графическом варианте таблицы переходов (рис. 4.2.3, б).
Например, зафиксируем клетку с fj2 = 01 и хх' = 00. Вхождение
в эту клетку равно XX’ = 11. Это означает, что состояние является
неустойчивым и произойдет переход к хх' = 11 (в пределах столбца
Д/2 = 01). Но в клетку с хх' = 11 и =01 вписана двойка (не-
устойчивая), поэтому произойдет переход к клетке с хх' = 10,
/Л = 01.
Рис. 4.2.3. Карты Карно, таблицы возбуждений и таблицы переходов:
с — модифицированная карта — таблица возбуждений ХУ; б — таблица переходов; в —
таблица переходов, заданная в графической форме.
Рассуждая аналогично, покажем стрелками на рис. 4.2.3, в
все переходы из неустойчивых состояний, обозначенных точками.
Этап 4. Рассмотрим полученный графический вариант таблицы
переходов. Как видно из рис. 4.2.3, б, в, переходы из любого неустой-
чивого состояния столбца = 00 кончаются устойчивым состоя-
нием (1). При этом (рис. 4.2.3, б) в пределах столбив = 00 из
клетки с хх' = 00 в устойчивое состояние хх' = 11 возможны
переходы:
00->01->11, 00-* 11,00-> 10-> 11.
Наличие нескольких путей для переходов, кончающихся одним
и тем же устойчивым состоянием, является так называемым некри-
тическим (неопасным) состязанием.
В пределах столбца = 01 переход из неустойчивого состоя-
ния хх' = 00 в устойчивое состояниехх' = 10 возможен в следующих
вариантах (рис. 4.2.3, в):
00 _> 01 -> 11 -* 10, 00-* 10, 00-*11 ->10.
Аналогично в столбце = 10 варианты переходов могут иметь
вид:
00-* 01, 00-* 10-* 11 -*01, 00—>11—>01.
107
Таким образом, в столбцах /j /2 = 00, 01, 10 наблюдаются некри-
тические состязания.
Иной случай можно наблюдать в столбце f1f2= 11. В этом столб-
це имеют место два устойчивых состояния: хх' = 01 и хх' — 10.
Поэтому из неустойчивых состояний хх' = 00 и хх' = 11 возможен
переход как к хх' = 01, так и к хх' = 10 (рис. 4.2.3, б, в). Наличие
переходов, кончающихся разными устойчивыми состояниями, сви-
детельствует о критическом состязании.
Помимо критического состязания, в пределах столбца Д/2 — 11
возможен, как это видно из рис. 4.2.3, в, цикл
11 -> 00-> 11 ...
свидетельствующий о принципиальной возможности существования
автоколебательного режима в структуре БЯ.
В рассматриваемом нами примере для обеспечения нормального
функционирования БЯ необходимо:
1. Запретить одновременное обращение в нуль fx и /2, т. е. исклю-
чить столбец с — 00, так как устойчивым состоянием в этом
столбце является состояние XY =11, при котором нарушается
«бистабильность» ячейки.
2. Реализовать следующую последовательность смены состоя-
ний при переключении из (3) в (4):
(3) -* 2 -> (2) -> (4).
3. Реализовать последовательность при переходе из состояния
(4) в состояние (3):
(4) -> 5 -> (5) -> (3).
При таких последовательностях переключение Б Я будет одно-
значным. Получение необходимой последовательности состояний
является важным этапом проектирования последовательностных
структур.
Для решения этой задачи существует два принципиально раз-
личных варианта. В первом логическая цепь, управляющая пере-
ключением Б Я, является чисто потенциальной. При этом для по-
строения управляющей цепи потребуется дополнительная БЯ. Дру-
гим вариантом решения этой же задачи является использование
так называемых разностных преобразователей (РП)*\ При этом Б Я
рассматривается как запоминающий элемент, управляемый импуль-
сами, подаваемыми на входы ячейки. Помимо уже упомянутого ва-
рианта такой ячейки, широко используется дизъюнктивная кон-
*’ Подробнее о РП см. в гл. 6.
108
фигурация, приведенная на
рис. 4.2.4. Цепь, изображенная
на рис. 4.2.4, может быть опи-
сана табл. 4.2.1 или уравне-
ниями
Q + R = Q 4- — Р. (4.2.3)
Р + S — Р-у — (4.2.4)
где Р = d<fi, S = dt[>2 обозначают
ТАБЛИЦА 4.2.1
Входные величины Выходные величины
S — Р Q
0 0 0 1 1 0
0 1 1 0
1 0 0
1 1 0 0
булевы импульсно-потенциаль-
ные функции, истинность которых означает переключение перемен-
ных <рг и <р2 из состояний <рх = 0, <р2 = 0 в состояния ф1 = 1, <р2 =
= 1 соответственно. Символ d является оператором перехода [20].
Из табл. 4.2.1 видно, что в состоянии покоя, т. е. при отсутствии
импульсных сигналов на обоих входах (d<rtl = d<p2 = 0), выходные
величины определены неоднозначно; имеется два решения:
Р = 0, Q = 1
(4.2.5)
Р = 1, Q = 0.
(4.2.6)
Рис. 4.2.4. Дизъюнк-
тивная бистабильная
ячейка.
Во время действия одного из импульсных сигналов (R или S)
выходные величины определяются однозначно. После окончания
действия импульсного сигнала, т. е. перехода к состоянию R =
= S = 0, выходные величины Р и Q сохра-
няют те значения, которые имели место во
время действия импульсного входного сиг-
нала. Таким образом, БЯ обладает способ-
ностью к запоминанию комбинации сигналов,
имевших место во время импульса, поданного
на один из раздельных входов триггера. Если
входные импульсные сигналы действуют на
обоих входах, т. е. R — S = 1, выходные
величины Р и Q должны стать в соответствии
с уравнениями (4.2.3) и (4.2.4) равными ну-
лю. После прекращения действия входных
импульсов комбинация Р = 0 и Q = 0
невозможна, триггер должен перейти в од-
но из двух устойчивых состояний (4.2.5) или (4.2.6). Поскольку
оба этих состояния равноправны, переход в одно из них определяется
случайными факторами (например, нарушением симметрии тригге-
ра). В связи с этим одновременное появление входных импульсных
сигналов R = S = 1 должно быть исключено.
На рис. 4.2.5 в качестве примера приведены варианты электри-
ческих схем БЯ- Схема рис. 4.2.5, а соответствует дизъюнктивной
109
ячейке рис. 4.2.4 и PTJI базису; рис. 4.2.5, б — конъюнктивной
ячейке рис. 4.2.1 и ТТЛ базису.
Из описания работы БЯ следует, что они являются асинхрон-
ными импульсно-потенциальными запоминающими устройствами,
лишены способности к счету импульсов и не имеют так называемого
Рис. 4.2.5. Электрические схемы БЯ:
а —из элементов ИЛИ — НЕ в РТЛ-базисе; б — из элементов И — НЕ в ТТЛ базисе.
счетного входа. Использование таких структур в синхронном ре-
жиме работы возможно лишь при наличии специальных управляю-
щих ячеек запоминания информации или разностных преобразова-
телей (см. гл. 6).
4.3. Характеристические уравнения триггерных структур
Для логического описания триггерных структур применяются
характеристические уравнения, определяющие реакции запоминаю-
щих элементов разных типов на комбинации входных сигналов.
Синхронный RS-триггер. Этот триггер имеет три входа, из них
в синхронных схемах служит для
приема тактовых импульсов и
не имеет логического значения.
Вход S является входом уста-
новки триггера в единицу. Вход
R является входом установки
триггера в нуль (сброса). Работа
синхронного RS-триггера одно-
значно описывается табл. 4.3.1.
Комбинацию R = 1, 8 = 1,
вызывающую неопределенное со-
два логических. Третий вход Ср
Такт п
Sn
ТАБЛИЦА 4.3.1
Такт п-4-1
6Г
1
о
Н еопределенность
Нп
О
о
I
О
о
1
110
стояние триггера, для нормальной работы последнего необходимо
исключить, что возможно при условии RnSn = 0. С помощью
табл. 4.3.1 можно записать характеристическое уравнение
RS-триггера в виде системы выражений
Q"+i = Q"R«S7i + R7iS'1, (4.3.1)
= 0. (4.3.2)
©
00 01 11 10
Рис. 4.3.1. Карта минтермов Г~
для характеристического урав- ” ' 1
нения синхронного RS-триггера. ~ ~ ~
Приведем систему уравнений (4.3.1), (4.3.2) к более удобному
виду. Для этого сложим два написанных выше выражения:
Qn+lx=5rt+S"R"Qn. (4.3.3)
Нанесем это выражение на карту минтермов (рис. 4.3.1), после чего
оно легко упрощается к виду
Q'>+i =[S + £qP. (4.3.4)
Синхронный JK-триггер. Этот триггер является усовершенство-
ванным вариантом синхронного двухвходового триггера. Функцио-
нирование JK-триггера опреде-
ляется табл. 4.3.2.
Как видно из таблицы, в
отличие от RS-триггера, комби-
нация J = 1, К = 1 является
до п у стимой. Хара кте р истичес-
кое уравнение составляется из
табл. 4.3.2 и имеет вид
Q-+i = |QJK л- JK+QJK]n.
(4.3.5)
Изобразив это выражение на карте рис. 4.3.2, негрудно упростить
его к виду
Q"+'=[JQ + KQP. (4.3.6)
Синхронный D-триггер. Эта разновидность триггера является
задерживающим зап шинающим элементом с одним входом и одним
выходом. Из табл. 4.3.3 нетрудно записать характеристическое урав-
нение
Q"+ > = (4.3.7)
111
ТАБЛИЦА 4.3.2
Так! п Такт п -J- 1
J к
0 0
0 1 0
1 0 1
—
1 1 Q"
Т-триггер. Эта разновидность триггера является счетчиком с од-
ним входом и одним выходом. Функционирование Т-триггера оп-
ределяется табл. 4.3.4.
ТАБЛИЦА 4 3.3
Такт п Такт «4- I
Dn
0 0
1 1
ТАБЛИЦА 4.3 4
Такт п Такт п+1
Т О'>+1
0 22
1 ап
Отсюда нетрудно получить характеристическое уравнение
(4.3.8)
Рис. 4.3.2. Карта минтермов для
характеристического уравнения
JK-триггера.
Синхронный RST-триггер. Этот триггер является трехвходовым
запоминающим устройством и описывается табл. 4.3.5. Четвертый
(тактовый) вход при этом не имеет логического значения.
Такт п
ООО
о
о
о
1
1
1
1
О 1
1 о
1 1
о о
О 1
1 О
1 1
ТАБЛИЦА 4.3.5
Такт « + I
О'*
1
Н еоп ределенность
О
Н еоп ределенность
»
»
Рис. 4.3.3. Карта минтермов для
синхронного RST-триггера.
R | S | Г
Q«+ 1
Из табл. 4.3.5 нетрудно получить характеристическое уравнение
RST-триггера
= + (4.3.9)
с условиями
RS = 0, ST = 0, RT = 0. (4.3.10)
порождающими соответствующие избыточные комбинации.
112
Условия (4.3.10) позволяют упростить запись характеристиче-
ского уравнения. Нанеся на карту минтермов (рис. 4.3.3) выражение
(4.3.9) и избыточные комбинации (4.3.10), нетрудно найти миними-
зированное выражение для характеристического уравнения RST-
триггера
Q«+i = [S + 7Q + RrQ]". (4.3.11)
Петли 1, 2, 3 на рис. 4.3.3 соответствуют слагаемым в формуле
(4.3.11).
Синхронный DV-тригтер. Триг-
гер такого типа является усовер-
шенствованным вариантом D-триг-
гера и имеет два логических входа
(D и V). Функционирование уст-
ройства описывается табл. 4.3.6.
Характеристическое уравнение
DV-триггера имеет вид
Q"+1 =Q«V+DV. (4.3.12)
Триггерные цепи DV-типа удобны для построения регистров различ-
ного вида, так как позволяют упростить связи в структурных кон-
фигурациях таких субсистем.
ТАБЛИЦА 4.3.6
Такт п Такг I
V D <?« +1
0 0 Qn
0 1 Qn
1 1 0 1 0 1
4.4. Логический анализ последовательностных структур
Необходимость логического анализа последовательностных це-
пей обусловлена наличием большого числа вариантов построения
ИС и их широкой номенклатурой. Целью логического анализа яв-
ляется установление правил функционирования структуры. Мето-
дику анализа последовательностных цепей рассмотрим на приводи-
мом ниже примере.
Пример. Найти таблицу переходов симметричного JK.-триггера,
структурная схема которого показана на рис. 4.4.1*>.
Решение. Этап 1. Общий обзор логической схемы. Из рассмо-
трения исходной схемы видно, что она обладает осевой симметрией
и состоит из двух БЯ и двух схем управления
Этап 2. Запись логических выражений. Из рассмотрения анали-
зируемой цепи видно, что
/ = (4.4.1)
f' — x'JCp. (4.4.2)
* Типовая структурная схема триггера состоит из основной БЯ, пред-
ставляющей собой перекрестное соединение двух логических элементов:
И — НЕ либо ИЛИ—НЕ и схемы управления. Схема управления запоми-
нает предыдущее состояние триггера и, в зависимости от этого, при поступ-
лении сигналов на вход триггера формирует соответствующие управляющие
сигналы для основной БЯ Многочисленные существующие разновидности
транзисторных триггеров различаются между собой, главным образом, спо-
собом построения или структурой схем управления.
113
Поскольку
х' = ху — х + у, (4.4.3)
получим
Г = х JCP -YyJCp. (4.4.4)
Имеем также
= (4.4.5)
Учтя (4.4.4), можем найти
Z' = z + JyCp-\- JxCp. (4.4.6)
Анализируемая структура JK-триггера. составленного из яче-
oiz 1/1 U Е7 '
Определив с помощью карты минтермов инверсию г', из
Z = 2’ f = z' + f, (4.4.7)
получим
z = zCp + хКСр + Jz + xyz. (4.4.8)
Из выражений (4.4.1) — (4.4.3) следует, чтг
fF= F+ Г = хКСр + (х + у} JCP. (4.4.9)
Из
Y = z + Jr, (4.4.10)
Y' = z'+Tp (4.4.11)
найдем
Y^+xKCp + yJCp + xJCp, (4.4.12)
~z' + xJCp-Y yJCvЦ-хКСр = xyz + Jz + CpZ-Y
+ x JCP + yJCp + xKCp. (4.4.13)
Отсюда, используя
114 (4.4.14)
по карте, построенной для (4.4.13), получим
Х= хуCrz-\-J z х^ Ki z. (4.4.15)
Этап 3. Получение закодированной таблицы переходов.
Система уравнений (4.4.15), (4.4.12), (4.4 8) отображена на карте
(рис. 4.4.2), являющейся основой для построения таблицы пере-
ходов.
Этап 4 Построение и сжатие таблицы переходов. На основе
рис. 4.4.2 строим таблицу переходов и производим ее сжатие
(рис. 4.4.3). Как видно из рис. 4.4.3, б, величина Q для анализпру-
110 110 110 110
001 001 0V1 001
001 001 001 001
110 110 110 110
110 110 110 110
101 101 101 101
001 001 001 001
110 110 110 110
Рис. 4.4.2. Развернутая таблица переходов анализируемой структуры.
емого JK-триггера соответствует X, поскольку во всех устойчивых
точках таблицы переходов z = г' справедливо Q = X.
Этап 5. Рассмотрение таблицы переходов По табл. рис. 4.4.3, б
нетрудно проверить логическое функционирование анализируемой
цепи и убедиться в том, что структура, действительно, является
триггером с характеристическим уравнением JK-тнпа. Перебросы
Q = X триггера могут происходить лишь после того, как С; пере-
ключится из Ср — 0 согласно маршруту 0 -> 1 -> 0; окончание мар-
шрута обозначает момент, когда положительный тактовый импульс
закончен.
Изоморфный вариант таблицы переходов. На рис. 4.4.4 приведена
таблица, отличающаяся от таблицы рис. 4.4.3, а наличием четырех
прочерков во второй и четвертой строчках (Ср = 1). Несмотря на
то, что прочерки символизируют возможность любого доопределения,
их появление ни в малейшей степени не меняет характера функцио-
115
\JK Ср 10
хуг \ 00 01 и
ООО У 10 и iz
001 (1) (?) (3) (9)
011 1 г 3 4
010 9 W 11 /2
110 (В) (10) (11) (12)
111 1 г 3 4
101 1 Z 3 4
100 9 10 11 12
Ср
00 01 11 10
13 15 7 3
(3) (S) 7 8
5 В 7 8
13 15 (7) (8)
(13) 15 16 (Ю)
5 (15) (16) 8
5 6 7 8
13 15 7 8
\JK хиг\ Ср 01 11 10
001 (1) (2) (3) (9)
010 9 10 11 12
110 (9) (10) (11) (1Z)
111 1 Z 3 4
Ср
00 01 11 10
(5) (6) 7 8
13 15 (7) (8)
(13) 15 16 (19)
5 (15) (16) 8
Рис. 4.4.3. Развернутая (с) и сжатая (б) таблицы переходов анализируемой
структуры.
Рис. 4.4.4 Таблица, эквивалентная рис. 4.4.3, б.
116
\ОК Ср
ху\ оо 01 11 ю
(5) (0) 7 8
— — (7) (8)
(13) 15 16 (19)
— (15) (16) —
ннрования триггера, поскольку при правильной его работе прочерк-
нутые комбинации переменных JKCvxyz, JKCpxyz, JKCpxyz не
должны возникать. Действительно, для того, чтобы осуществить,
к примеру, первую из перечисленных выше комбинаций, необхо-
димо перед началом тактового импульса = 0 —1 —0 оказаться
Ср
xij\ 00 01 11 W
00 (1) (2) (з) (4)
а 01 9 10 11 12
11 (S) (Ю) (11) (12)
10 1 Z 3 0
\ЗК Ср
у\ 00 01 11 io
15 1Б п 18
(5) (S) (V (8)
5 0 7 8
(15) (Ю) (17) (18)
Ср
ху\ 00 01 11 10
(1) (2) (3) W
(S) (Ю) 3 0
(11) (12) (13) (14
(1S) 12 13 (20)
Рис 4 45 Изоморфные варианты сжатой таблицы переходов JK-триггера.
в клеточке JKCpxyz, имеющей (рис. 4.4.4) номер 9, что невозможно
в силу его неустойчивости.
Аналогичный вывод может быть сделан в отношении остальных
прочеркнутых комбинаций, перечисленных выше.
Изоморфные варианты сжатой таблицы переходов JK-триггера.
На рис. 4.4.5 представлены три варианта, показывающие возмож-
ности разработки изоморфных модификаций триггера, реализую- у
щего одно и то же характеристическое уравнение. Рис. 4.4.5, а от-
личается от рис. 4.4.3 и 4.4.4 кодировкой переменных ху, т. е. вре-
117
меннбй диаграммой работы триггера. Структура*’, отвечающая
рис. 4.4.5, б, характеризуется иным, чем на рис. 4.4.3, б, 4.4.4,
4.4.5, а, размещением состояний, что влияет на временные диаграммы
переменных ху.
Наконец, анализ табл. 4.4.5, в показывает, что такой триггер
перебрасывается после того как Ср переключится из Ср = 0 в
Ср = 1. Иными словами, табл. 4.4.5, в описывает работу JK-триг-
гера, управляемого положительным перепадом (фронтом) такто-
вого сигнала Ср (JK. Positive Edge-triggered, англ.) [16].
4.5. Логическое проектирование триггерных схем
из элементов комбинационного типа
Представим последовательностную структуру в виде обобщенной
цепи (рис. 4.5.1). Число входов будем предполагать равным трем
(А, В, Ср). Обратная связь с выхода логической комбинационной
Рис. 4.5.1. Обобщенная схе-
ма последовательностной це-
пи с комбинационной схемой
и двумя элементами за-
держки.
схемы на ее вход осуществляется через
элементы задержки. Последовательност-
ная схема находится в устойчивом со-
стоянии только при
х = Х, y — Y. (4.5.1)
Если условие (4.5.1) не соблюдено,
равновесие нарушается и в схеме про-
исходят переходные процессы. Примене-
ние методики логического проектирова-
ния рассмотрим на примере синтеза
триггера из элементов комбинационного
типа.
Пример. Описание работы синтези-
руемого устройства Будем считать, что
последовательностная схема наряду с
входом имеет вход генератора тактовых
импульсов Ср. Изменение состояния схемы, т. е. значения перемен-
ной Q происходит сразу же после перехода переменной Ср из состоя-
ния нуль в состояние единица. Обратный переход Ср не вызывает
изменения состояния Q. Таким образом, проектируемая цель
управляется положительным перепадом тактового сигнала**’.
*’ В гл. 6 более подробно рассматриваются такие структуры, они опери-
руют с перепадами сигналов как с булевыми переменными и преобразуют эти
перепады в обычные логические уровни.
**' В современные серии ИС (см., например, 116]) могут одновременно вхо-
дить симметричные: JK- и RS-триггеры с импульсным тактовым входом;
JK- и D триггеры с управлением по положительному перепаду тактового
сигнала; JK-трнггеры с управлением по отрицательному перепаду тактового
сигнала (J К Negative Edge-triggered, англ.); триггеры с логикой на входе и а
входами предварительной установки и сброса (Master-slave with Data Lockout,
англ.; подробнее см. в §5.13).
118
Составление первичной таблицы переходов (этап абстрактного
синтеза). 11а основе общего описания работы синтезируемой струк-
туры составляется первичная таблица переходов (табл. 4.5.1).
Столбцы таблицы отличаются один от другого значениями слов
CpD. Строки таблицы отличаются одна от другой значениями вы-
ходной величины Q. Каждая клетка первичной таблицы переходов
соответствует определенной комбинации значений булевых перемен-
ных Ct,DQ. Всего будет восемь комбинаций этих значений. Полагаем,
что все эти комби папин соответствуют устойчивым состояниям уст-
ройства. Перенумеруем устойчивые состояния (в произвольном по-
рядке) и расположим их в таблице так, чтобы в каждой строке ока-
залось по одному устойчивому состоянию, а сами устойчивые со-
стояния были расположены в таблице по диагонали. Таким образом,
таблица будет иметь восемь строк (табл. 4.5.1). Перечисление ком-
бинаций значений булевых переменных (Ср£)) будем вести в цикли-
ческом коде слева Направо.
В табл 4.5.1 следует показать переходы проектируемого устрой-
ства из одного устойчивого состояния в другое. Для этого в клетки
таблицы впишем еще ряд состояний, которые считаем неустойчивы-
ми и не будем заключать их
в скобки. Предположим, что
Ср = О, D = 0. Q = 0. Эта
комбинация представлена устой-
чивым состоянием (1). Пусть
теперь независимая входная
переменная . изменила свое зна-
чение и стала равной 1, т. е.
CpD = 01. Такое изменение
обозначает сдвиг на один стол-
бец вправо 1внутри строки (1)1.
В эту клетку гте вписано устой-
чивого состояния. Однако из
приведенного выше описания
работы синтезируемого устрой-
ства следует, что изменение
переменной D, не сопровождаемое появлением тактового импуль-
са (переходом Ср от 0 к 1), не вызывает изменения выходной
величины Q. Поэтому изменение D от 0 к 1 должно приводить к
комбинации CpDQ = 010, т. е. означать переход в устойчивое
состояние (2).
Переход на другую строку будет происходить лишь в том случае,
если в клетке таблицы записано неустойчивое состояние. В этом
случае произойдет переход в вертикальном направлении в устойчивое
состояние, имеющее тот же номер, что и неустойчивое. Необходимые
значения неустойчивых состояний, позволяющие отразить логиче-
ское функционирование устройства в соответствии с описанием его
работы, вписаны в табл. 4.5.2.
119
В тех случаях, когда переменная Ср меняется от 0 до 1 и при этом
происходит изменение D, определить переходы не представляется
возможным. В соответствии с этим заполним таблицу переходов
в окончательном виде (табл. 4.5.3).
Составление сокращенной таблицы переходов. Как видно из за-
полненной первичной таблицы переходов (табл. 4.5.3), при одина-
ковых значениях выходной величины Q отдельные строки могут
отличаться между собой. Эти различия обусловлены тем, что в
пределах одного столбца при переходе от строки к строке меняется
устойчивость одного и того же состояния или встречаются запол-
ненные клетки таблицы. Такие строки можно объединить. Напри-
мер, можно объединить строки (1), (3), (4) или (1), (2) и (3), (4)
и т. д., а также (6), (7), (8) или (5), (6) или (6), (7), (8) (табл. 4.5.4).
ТАБЛИЦА 4.5.4
СрО Строчки первичной таблицы Обозначение внутреннего состояния Кодировка внутреннего состояния
00 01 11 19 ч
(1) 2 (3) (41 0 1, III, IV а 0 0
1 (2) 7 — 0 II ь 0 1
5 (6) (7) (8) 1 VI, VII, VIII с 1 1
(5) 6 4 1 V d 1 0
Для определенности кодировку внутренних состояний осущест-
вим так, как показано в табл. 4.5.4, изображающей один из воз-
можных вариантов сокращенной таблицы переходов.
Кодировка в табл. 4.5.4 проведена для простоты так, чтобы вы-
полнялось равенство х — Q.
Составление карты возбуждения внутренних (вторичных) вхо-
дов. Под внутренними входами понимаются величины X и Y
(рис. 4.5.1) При составлении интересующей нас карты возбуждения
будем иметь в виду, чго в устойчивых состояниях должны иметь
120
место равенства х = X, у = Y. В неустойчивых состояниях вхож-
дения X и Y должны равняться значениям той строки ху, к кото-
рой осуществляется переход из неустойчивого состояния. В соот-
ветствии с этим заполнена табл. 4.5.5.
ТАБЛИЦА 4.5.5
СрО Обозначение внутреннего состояния
Состояние внешних входов
00 01 11 10
00 00 01 00 00 а
Внутренние 01 00 01 11 — ь
СОСТОЯНИЯ 1! 10 11 II 11 с
10 10 11 7- 00 d
Значения X и У перенесены из табл. 4.5.5 в карты Карно
(рис. 4.5.2). Крестиками на картах рис. 4.5.2 обозначены избыточные
состояния. Доопределение этих состояний выполнено в соответствии
Рис. 4.5.2. Карты Карно функций X и У для D-триггера.
с рис. 4.5.2 так, чтобы выражения для X и Y имели бы по возмож-
ности симметричный вид. Логическая схема D-триггера построена
по выражениям
X — (Cv 4- у) 4- Ср у,
Y = D (Ср4-y)-\-Cpiy,
X = x = Q, У = щ
(4.5.2)
Для реализации схемы D-триггера по этим формулам требуется
шесть элементов И — НЕ. В случае построения устройства по фор-
мулам
X = х С ру,
Y^CpD+Cpy,
х — X — Q, y — Y,
как нетрудно убедиться, требуется семь таких элементов.
(4.5.3)
121
4.6. Аппаратурная модификация характеристических
уравнений триггеров
В практике создания цифровой аппаратуры нередки случаи,
когда необходимо обеспечить построение триггеров с заданным
законом функционирования на основе ИС с характеристическим
уравнением другого типа.
Пусть, например, имеется D-триггер Требуется построить струк-
туру с характеристическим уравнением JK-типа.
Сопоставляя характерис-
Рис. 4.6.1. JK-триггер, построенный на
базе D триггера.
тические уравнения (4.3.6)
и (4.3.7), нетрудно видеть,’
что если величина D опреде-
ляется выражением
D = JQ+KQ, (4.6.1)
на выходе D-триггера будет
величина Q, отвечающая ха-
приведена на рис. 4.6.1 Если же имеется
получить характеристическое уравнение цепи
рактеристическому уравне-
нию JK-трпггера. Конфигу-
рация JK-трнггера, собран-
ного из цепи D-типа и схемы управления, соответствующей (4.6.1),
JK-триггер, можно
D-типа, приняв
= К = D.
(4.6.2)
В свою очередь, Т-триггер получается из структуры JK-типа
при
J = R = т. (4.6.3)
Как видно, цепь JK-типа является универсальной структурой,
обеспечивающей реализацию любого стандартного закона функцио-
нирования триггера.
4.7, Логическое проектирование сим/летричных
триггерных структур
Опишем метод синтеза последовательностных структур, построен-
ных с использованием типовых исходных конфигураций (например,
симметричных Б Я разных типов). Такая постановка задачи [12]
отражает специфические требования микросхемотехники к симмет-
рии, однородности и наращиваемости структур, унификации кон-
фигураций, воспроизводимых на фотошаблонах, и т. д.
Исходные предположения и общий план синтеза. Вопросов, ка-
сающихся выбора вариантов построения таблицы переходов [15,
24] последовательностных логических структур, предназначенных
122
для реализации в виде ИС, мы более подробно, чем в § 4.4, затра-
гивать не будем. Предположим, что спроектирована соответствующая
таблица переходов и произведена кодировка состояний. Таким
образом, заданы логические уравнения, общая характеристика
структуры и исходный «строительный материал» в виде укрупненной
структурной схемы и входящих в нее конфигураций, например БЯ.
Требуется за счет соответствующих преобразований системы исход-
ных формул ввести такую избыточность, чтобы получившаяся в ре-
\JK Ср. J.
оо о i п to
10 10 10 10
(01) (01) (01) (01)
01 01 01 01
(10) (10) (10) (10)
Рис. 4.7.1. Таблица переходов синтезируемого JK триггера:
в _ исходная таблица; б — таблица, вхождения которой закодированы двоичным кодом.
зультате синтеза структура была симметричной; соответствовала бы
принятой укрупненной структурной схеме с входящими в нее кои-
фигурациями; функционировала бы в соответствии с исходной таб-
лицей переходов (И, 12].
Синтез структуры симметричного JK-триггера. Особенностью
ТТЛ-логики, а также МДПТЛ-логики является совместное исполь-
зование ячеек типа И — НЕ, ИЛИ — НЕ, И — ИЛИ — НЕ,
ИЛИ — И — НЕ [16, 18, 21, 23]. В качестве исходной примем
таблицу переходов (рис. 4.7.1, а), построенную на основе [Ю]**.
Как видно из таблицы, тактовый импульс отождествляется с пере-
ключением переменной Ct, в последовательности нуль — единица —
*’ Эта таблица соответствует рассмотренному в § 4,4 варианту
(рис. 4.4.5, б).
123
нуль. В закодированном виде эта таблица (рис. 4.7.1, б) соответ-
ствует системе уравнений:
X = ,vC; + xCp. (4.7.1)
У = У (Ср + J + х) + КСрх, (4.7.2)
X = х, (4.7.3)
Y = у, (4.7.4)
причем Q-выходом JK-триггера, как это видно из таблицы рис. 4.7.1,
является величина х = X, совпадающая в статическом состоянии
с У = у. Система уравнений, аналогичная (4.7.1) — (4.7.4) при их
непосредственном построении приводит к несимметричной структуре
Рис. 4.7.2. Обобщенная функциональная схема JK-триггера.
JK-триггера 110]. В связи с этим конфигурацию, отвечающую фор-
мулам (4 7.1)—(4.7.4), следует преобразовать, введя избыточность
для достижения симметрии структуры. Необходимый при таком
преобразовании ориентир можно получить, рассмотрев укрупненную
структурную схему JK-триггера (рис. 4.7.2), в которую входят
две БЯ-
Предположим, что управляющая ячейка является дизъюнктив-
ной, отвечает рис. 4.2.4 и системе формул
У'=/я + {/, (4.7.5)
У=*К + у'- (4.7.6)
Сравнивая (4.7.5) и (4.7.6) и учтя (4.7.4), получим
V = (4.7.7)
Теперь необходимо найти совместное решение (4.7.2) и (4.7.7).
С этой целью выражение (4.7.2) нанесем на карты минтермов для У
и У (рис. 4.7.3). Из рис. 4.7.3 видно, что величина У приближенно
представляется в виде суммы петель 1 и 2. Для точного отображения
функции У необходимо исключить слагаемое C„xJ. Это слагаемое
(петля 4 на карте У) сложим с инверсией суммы петель 1 и 2, после
чего получим
Y = y + xCpK+ хСр J.
(4.7.8)
124
Сопоставив это выражение с (4.7.7), нетрудно видеть, что
ft = xCpJ (4.7.9)
Д=хСгД. (4.7.10)
функции f3 и ft симметричны относительно пар переменных (х,х),
Рис. 4.7.3. Карты минтермов для функций У и У:
а—карта Вейча для У; б — карта Вейча для Y.
Далее следует найти функции Д и /3. Для этого предположим,
что управляемая ячейка (рис. 4.7.2) является конъюнктивной
(рис. 4.2.1) и отвечает логическому выражению
(4.7.11)
Это выражение рассмотрим совместно с (4.7.1). Нанесем (4.7.1)
на карту минтермов X (рис. 4.7.4). Из рис. 4.7.4 следует, что при-
ближенно функция X может быть представлена в виде произведения
петель 1 и 2. Для отображения X необходимо к указанному выше
произведению добавить хуСр. С этой целью представим X в виде
произведения петель 3 и 4. Из нижней карты для X (рис. 4.7.4) мож-
но получить
А = (Ср + у) (Ср + Г)*. (4-7.12)
125
Откуда [см. (4.7.11)1
h = Cp + y, (4.7.13)
h = Cp + y. (4.7.14)
Как видно из (4.7.13) и (4.7.14), функции Л и f2 симметричны.
Структурная схема JK-триггера, отвечающая преобразованной
Рис. 4.7 4 Карты минтермов для функций X и X.
системе формул
* =7, (777). (4.7.Н')
V=/4 + (/7+7), (4.7.7')
t^Cp+y, (4.7.13')
(4.7.14')
/3 = хКСр. (4.7.10')
ji = xJCp, (4.7.9')
приведена на рис. 4.7.5.
Рис. 4.7.5. Структура симметричного Рис. 4.7.6 Вариант JK-триггера на ос-
JK-триггера на основе элементов нове элементов И—ИЛИ—НЕ.
И—ИЛИ—НЕ, ИЛИ—И—НЕ — ре-
зультат синтеза.
Эта структура реализована в триггерах серин SN 54/74 [16],
а также в аналогичных схемах с МДП-транзисторами [19].
Другие симметричные структуры JK-триггеров Одним из ва-
риантов структуры, аналогичной цепи рис. 4.7.5, может считаться
конфигурация на рис. 4.7.6, построенная на элементах И — ИЛИ —
126
НЕ (с дизъюнктивными БЯ). Для получения структуры (рис. 4.7.6)
рассмотрим совместно с (4.7.1) выражение
Х = Ь + й+~х> (4.7 7")
соответствующее рис. 4.2.4 при условии замены переменных (У на
X, у на х, f3 на f2 и на Перенесем (4.7.1) на карту минтермов
для X (рис. 4.7.7), что облегчит совместное рассмотрение (4.7.1)
и (4.7.7"). Поскольку в (4 7.7") входит переменная х, для отобра-
жения X на карте (рис. 4.7.7, а) используем петлю 1. Приближенное
Рис. 4.7.7. Карты минтермов для нахождения функций X (а) и Л' (б).
выражение для X отвечает сумме петель 1 и 2. Для получения точ-
ного выражения построим карту для X (рис. 4.7.7, б), из которой
видно, что сумма петель 3 и 4 является точным выражением для
инверсии (4.7.7"). Таким образом
X = CpJ/+(x + C₽f/h (4.7.15)
Сопоставив (4.7.15) с (4.7.7") видим, что
h=_C^, (4-7.16)
Ь = Сру. (4.7.17)
Формулы (4.7.16) и (4.7.17)
симметричны. С их помощью и
строится структура, соответ-
ствующая рис. 4.7.6.
Синтез симметричной струк-
туры JK-триггера со сложной
БЯ. Описанный выше метод
Рис. 4.7.8. Сложная бистабильная
ячейка.
синтеза симметричных последо-
вательностных структур может
быть использован для различ-
ных конфигураций цепей, при-
нимаемых в качестве исходного
^строительного материала». Для
примера рассмотрим синтез JK-триггера на основе сложной ячейки
(рис. 4.7.8). Структура ячейки определяется выражениями:
X' = х + у — х у,
X = х' + z = х' z — (х + у) г,
(4.7.18)
(4.7.19)
127
Y — z + Cp + fs + fi — z Cpf3fi.
Z — у Cp +), + f? = у C p f i f2.
(4.7.20)
(4.7.21)
Как видно из рис. 4.7.8 и формул (4,7.18) — (4.7.21), состояния
сложной ячейки закодированы тремя переменными (X, У, Z). Функ-
ционирование искомой структуры JK-триггера определим сжатой
таблицей переходов рис. 4.7.9.
Рис. 4.7.9. Сжатая таблица переходов,
JK-триггера со сложной ячейкой.
00 01 11 10
(1) (г) (3) (4)
1 2 3 4
13 74 15 16
(13) (74) (15) (15)
5
описывающая функционирование
Ср J
Рис. 4.7.10. Развернутая таблица, описывающая функционирование JK-триггера
со сложной ячейкой.
(ООО) (ООО) (ООО) (ООО)
ООО ООО ООО ООО
ООО ООО ООО ООО
100 100 100 100
100 100 100 100
ООО ООО ООО ООО
ООО ООО ООО ООО
(100) (100) (100) (100)
Зафиксируем кодировку состояний таблицы рис. 4.7.9 и развер-
нем ее (рис. 4.7.10), после чего запишем систему непреобразованных
уравнений искомой структуры
X = (х у) г, (4.7.22)
У — Cpz (у + хК + xj) (4.7.23)
Z^ClyiKx + xJ + z). (4.7.24)
123
Выражения (4.7.18) —(4.7.24) следует решить совместно и при
этом обеспечить симметрию функций Д и f2, а также fs и соответ-
ственно. В этомслучае укрупненная структурная схема JK-триггера
(рис. 4.7.11) будет отличаться от ранее рассмотренной (рис. 4.5.1).
Совместное решение (4.7.23) и (4.7.20) дает
у + хК + х У. (4.7.25)
Рис. 4.7.11. Укрупненная схема триггера со сложной ячейкой.
Из (4.7.24) и (4.7.21) получим
/1 + /г = ХК + х J + г- (4.7.26)
Нахождение симметричных функций и f, иллюстрируется
рис. 4.7.12, причем выражение fn + h равно сумме петель 1 и 2. Пет-
ля 1 может быть выражена произведением петель 3 и 4, т. е.
/4 = х' (уК) = х' + у + К- (4.7.27)
Рис 4.7.12 Карты для нахождения функций (з, К
Петлю 2 представляем в виде произведения петель 5 и 6, т. е.
/3 = х (у J) — х + у + J • (4.7.28)
Выражения для функций /у и f2 ищем в виде, симметричном
(4.7.28) и (4.7.27) соответственно. Имеем
д = х' + г + К, (4.7.29)
fg = x + z + 7. (4.7.30)
б Зак 1069 129
Построив карты минтермов, нетрудно убедиться в том, что
(4.7.29) и (4.7.30), действительно, удовлетворяют (4.7.26). Струк-
турная схема JK-триггера со сложной БЯ (рис. 4.7.13) совпадает
Рис. 4.7.13. Структура JK-триггера со сложной ячейкой.
с конфигурацией, приведенной в (91. Разновидности сложных Б Я
иногда применяются при построении триггерных ИС (см., например,
ИСцРВ40) [181.
4.8. Заключение
1. Триггерные схемы являются основой для построения ИС по-
следовательностного типа.
2. Логический анализ последовательностной цепи дает возмож-
ность установить правила функционирования структуры, т. е. най-
ти ее таблицу переходов.
3. Триггерные схемы можно выполнять на основе элементов
комбинационного типа. Использование укрупненной структурной
схемы, некоторая часть которой предполагается заранее известной,
позволяет с помощью карт минтермов находить полную логическую
схему симметричных последовательностных цепей с заранее извест-
ными таблицами переходов. Симметрия, повышающая технологич-
ность при интегральной реализации структур, достигается за счет
введения избыточности. Логическое проектирование симметричных
последовательностных цепей позволяет производить синтез тригге-
ров в соответствии с заранее принимаемыми укрупненными струк-
турными схемами при использовании различных исходных конфи-
гураций (БЯ разных типов и т. д.). Примеры синтеза, которыми
проиллюстрировано использование метода логического проекти-
рования последовательностных структур из элементов комбинацион-
но
кого типа, отражают основные типы структурных решении, реа-
лизованных в промышленных сериях современных ИС.
4. Морфологическое множество триггерных структур с заданным
типом характеристического уравнения содержит изоморфные ва-
рианты, отличающиеся:
— кодировкой тактового сигнала;
— кодировкой выходной переменной Q;
— кодировкой внутренних переменных и их количеством;
— применением тех или иных стандартных БЯ;
— наличием симметрии;
— применением различных базисных ЛЭ.
Вопросы для самопроверки
1. Какие основные типы триггерных структур Вы знаете?
2. Как работают Т-, D-, DV-, RS-, JK-триггеры?
3. В каких случаях тактовому входу приписывается логическое
значение?
4. Какие варианты подачи тактовых сигналов Вы знаете?
5. Как, имея в распоряжении синхронную цепь задержки, синте-
зировать триггерные схемы с разными законами логического
функционирования?
6. Как можно получить простейшие формы уравнения входоз
RS- и J К-триггеров?
7. Проведите логический синтез D- и DV-триггеров и покажите,
как выполнить эти цепи на транзисторах с МДП-структурой.
8. Составьте первичную таблицу переходов RS-триггера, сокра-
тите ее и покажите варианты сокращения на диаграмме объе-
динений.
9. На примере синтеза JK-триггера из элементов НЕ — И пока-
жите, как устраняются состязания в работе последовательност-
ной цепи.
10. Опишите методику логического анализа последовательностной
цепи.
11. Как, имея в распоряжении RS-и DV-триггерные цепи, реали-
зовать характеристические уравнения Т-, D-, JK-типов?
12. На чем основан синтез симметричной конфигурации триггерной
цепи?
13. Почему при синтезе последовательностной цепи удобно исполь-
зовать карты Карно?
14. Какие варианты симметричных последовательностных цепей
Вы знаете?
15. Нарисуйте сжатые таблицы переходов для JK-триггера, управ-
ляемого спадом тактового сигнала и отрицательным тактовым
импульсом.
16. Нарисуйте сжатые таблицы переходов D-триггера, управля-
емого: положительным тактовым импульсом; отрицательным
Б* 131
тактовым импульсом; фронтом и спадом тактового сигнала;
спадом тактового сигнала.
17. То же для DV-, Т-, RS-триггеров.
18. Повторите п. 16, 17 для триггеров с кодировкой Q = Y.
19. Синтезируйте симметричную структуру 7"-триггера управля-
емого фронтом тактового сигнала (на основе конъюнктивных
БЯ).
20. То же для DV-триггера.
21. Синтезируйте симметричную структуру D-триггера, управля-
емого отрицательным тактовым импульсом (на основе дизъюнк-
тивных БЯ).
Список литературы
1. Каган Б. М., Каневский М. М. Цифровые вычислительные машины и си-
стемы. М., «Энергия», 1974.
2. Букреев И. Н., Мансуров Б. М., Горячев В. И. Микроэлектронные схемы
цифровых устройств. Изд. 2-е. М., «Сов. радио», 1975.
3. Фистер М. Логическое проектирование цифровых вычислительных ма-
шин. Пер. с англ. Под ред. В. М. Глушкова. Киев. «Техника», 1964.
4. Миллер Р. Теория переключательных схем. Т. I, II. Пер. с англ. Под ред.
П. П. Пархоменко. М., «Наука», 1970.
5. Гаврилов М. А. Современное состояние теории релейных устройств. —
В кн.: Структурная теория релейных устройств. М., Изд-во АН СССР
1963.
6. Lewin D. Logical design of switching circuits. London, Nelson, 1968.
7. Huffman D. A. The synthesis of sequentil switching circuits. — «J. Frank!.
Inst.», 1954, v. 257, № 3.
8. Колдуэлл С. Логический синтез релейных устройств. Пер. с англ. Под
ред. М. А. Гаврилова. М., ИЛ, 1962.
9. Lagemann К. Das DV-flipflop ein neuartiges schaltglied und seine vorzuge
gegeniiber dem JK-flipflop. — «Electron. Rech.», 1967, v. 9, № 1.
10. Treadway R. Follow a logical sequence to synthesize circuits. — «Electro-
nic Des.», 1968, v. 9, p.174—179.
11. May. G. A. Novel approach to logic design used for monolithic flip-flop. —
«Canadian Electronic Eng.», 1966, Sept., p.59—61.
12. Алексенко А. Г.. Сапельников A. H.. Шагурин И. И. Метод логического
проектирования триггерных структур на интегральных схемах. — В кн.,
Микроэлектроника Под ред. Ф. В. Лукина, Вып. 3. М., «Сов. радио»:
1969, с.140—158.
13. Hawkins J. К. Circuit design of digital computers. New York, Wiley, 1968.
14 Wickes W. E. Logic design with integrated circuits. New York Wiley
1968.
15. Томфельд Ю. Л. Методы размещения состояний (обзор и классификация).
— В кн.: Абстрактная и структурная теория релейных устройств Под
ред. М. А. Гаврилова. М., «Наука», 1966.
16. Designing with TTL integrated circuits. Ed. by R. L. Morris., J. R. Miller.
New York, McGraw-Hill Book Co., 1971.
17. MECL integrated circuits data book. USA. Motorola Inc., 1972.
18. Integrated Circuits, Tokyo, Nippon Electric Co., 1968.
19. RCA COS/MOS Integrated circuits data book. USA, RCA, 1972.
20. Лазарев В. Г., П ийль Е. И. Синтез управляющих автоматов. М., «Энер
гия», 1970.
21. Lenk J. D. Handbook of logic circuits. Virginia, Reston, Publishing Co,
1972.
132
22 Peatman J. В. The Design of Digita1 Systems, New York McGraw-Hill,
Book Co 1972.
23. Hnatek ER A user’s handbook of integrated circuits. New York, Wiley,
1973
24. Сагалович Ю. Л Кодирование состояний и надежность автоматов М.,
«Связь», 1975
25. Валиев К. А. и др. Микромощные интегральные схемы. М., «Сов. радио»,
1975.
Глава 5
Последовательностные интегральные
субсистемы и методы их логического
проектирования. Счетчики, регистры,
полупроводниковые запоминающие
устройства, интеграторы
На примере конфигураций интегральных субсистем видны харак-
терные черты «архитектурного стиля» микросхемотехники, связан-
ного с разработкой:
— широкоприменяемых структур, пригодных для интегрального
исполнения в условиях быстрого рода допустимой и экономически
целесообразной системы интеграции* **.
— типовых методов инженерного проектирования цифровой
аппаратуры для стандартных цепей (ИС, СИС, БИС) практической
степени сложности, реализованных в различных технологических
вариантах.
Настоящая глава, посвященная конфигурациям цифровых суб-
систем (СИС и БИС) общего применения **’, имеет целью также
показать в действии ряд результативных приемов логического про-
ектирования. Изучение методов проектирования типовых интегра-
лизуемых структур облегчит читателю ориентировку в многочис-
ленных технических материалах по аппаратурному использованию
серий ИС—растущем схемотехническом обеспечении быстро раз-
вивающейся элементной базы современной микроэлектроники
(см., например [4 — 6, 11 —14|)
* Такие структуры мы будем называть интегрализуемыми.
*• Примерами СИС и БИС общего применения могут являться регистры,
счетчики, полупроводниковые оперативные запоминающие устройства про-
цессоры, элементы однородных цифровых сред.
Под специализированными субсистемами (частного применения) пони-
маются БИС, создаваемые применительно к потребностям одной разработки.
Создание таких БИС оправдано получением большого технико-экономическо-
го эффекта от применения подобных изделий в аппаратуре (уникальные объек-
ты) или большой серийностью аппаратуры.
133
5.1. Требования к субсистемам
Переход к «крупноблочным» методам создания аппаратуры яв-
ляется взаимосвязанным процессом совершенствования технологи-
ческой базы и разработки новых структурных решений, совместимых
с требованиями и возможностями технологии. Широкое исполь-
зование субсистем — это существенное изменение подхода к проек-
тированию аппаратуры. Подобные изменения произошли, например,
в градостроительной технике, развивающейся в направлении ис-
пользования крупноблочных конструкций вместо кирпичей и иных
мелких деталей. Преобразование технологических и архитектурных
принципов, изменившее облик городов и методы организации внут-
реннего пространства зданий, во многом аналогично изменениям
в электронике, связанным с использованием принципов интеграции
деталей, процессов производства и проектирования.
Субсистемы общего применения должны: выполнять типовые,
широко используемые в аппаратуре функции; иметь ограниченное
число внешних связей (входов и выходов); обладать наращиваемо-
стью, позволяющей в широких пределах менять число разрядов
и иные характеристики; обладать взаимной логической, электриче-
ской и конструктивной совместимостью, а также совместимостью
с ИС и сопутствующими изделиями.
О комбинационных субсистемах (сумматорах, декодерах и т. д.)
уже говорилось выше (см. гл. 3). Рассмотрим теперь основную груп-
пу изделий общего применения—субсистемы со структурами по-
следовательностного типа [11 — 14[.
5.2. Субсистемы последовательностного типа
Наиболее распространенными интегральными субсистемами
(СИС, БИС) последовательностного типа являются счетчики, реги-
стры и блоки памяти. Основу таких субсистем составляют запоми-
нающие элементы (триггеры).
Будем считать, что запоминающие элементы, входящие в логи-
ческую структуру субсистемы, соединены между собой с помощью
схем комбинационного типа и обладают следующими свой-
ствами.
1. Запоминающий элемент может быть использован в одном
из двух состояний (нулевом или единичном). Для исключения всех
промежуточных состояний запоминающие элементы тактируются.
Запоминающие элементы и схемы комбинационного типа соединя-
ются таким образом, чтобы все изменения напряжений и токов име-
ли место в интервале между тактовыми импульсами. Тактовые им-
пульсы отсчитывают «машинное время» устройства.
2. Состояние запоминающего элемента определяется электри-
ческими сигналами (уровнями тока или напряжения) на его выход-
ных шинах.
134
3. Состояние запоминающего элемента в рассматриваемый мо-
мент машинного времени (такт (п + 1)1 зависит от состояний логи-
ческих сигналов на входных и выходных шинах запоминающего
элемента в предшествующий такт п и от логических свойств запо-
минающего элемента — его реакций на входные сигналы.
5.3. Таблицы состояний и прикладные уравнения
Пример. В качестве примера рассмотрим трехразрядный счет-
чик, вырабатывающий последовательность двоичных эквивалентов
чисел
О, 2, 4, 6, 1, 3, О, 2 ....
1 цикл li ци»-л
Чтобы описать функционирование такого устройства, предста-
вим его работу так, чтобы было наглядно видно состояние счетчика,
такт за тактом (рис. 6.3.1, табл. 5.3.1).
ТАБЛИЦА 6.3.1
Гак'. и Такт (л + 1)
А [ В | С А | В [ С
1 Избыточные
1 1 1 комбинации
BbipaSamulsem поспМатешот
Рис. 5.3.1. Граф, отображающий по-
рядок смены состояний счетчика Вну-
три вершин помещены значения слов
АВС.
С помощью графа или таблицы нетрудно написать уравнения,
описывающие состояние разрядов /ln+1, Bn+1 Cn+1 (n + 1)-го такта
в функции от состояния разрядов Ап, Вп, Сп в такте и. Для этого
составим карты минтермов для Лп+1 Вл+1, Cn+1 (рис. 5.3.2, а — в)
и доопределим из (рис. 5.3.2, в — е), после чего получим
Лл+‘ = (ЛЯ+Я ВС]Л, (6.3.1)
Вл+’ = [В]п, (5.3.2)
C«+i = [лв + вс]". (5.3,3) 135
В более общем виде эти уравнения можно записать
An+l = [gAi A + gAiA]", (5.3.4)
Вп+' = [£В1В + £В2В]", (5.3.5)
O+‘ = teC1C + £C2Cp, (5.3.6)
где
gAi — В; gA2 — ВС;
gni=0; gB2=i;
gci =~& + АВ; 0С2 — АВ.
Рис. 5.3.2. Карты булевых функций трехразрядного счетчика-генератора по-
следовательности двоичных чисел, отвечающей рис. 5.3.1.
Уравнения, подобные (5. 3.4) — (5.3.6), называют прикладными
[II, так как они описывают применение запоминающих элементов
во вполне определенном конкретном устройстве.
5.4. Традиционный метод получения уравнений входов
запоминающих элементов
Уравнениями входов [1] будем называть булевы функции, опре-
деляющие зависимость входов запоминающих элементов (/?, S, J,
К, D, Т и других) от входных переменных (Л, В, С и т. д.) проек-
тируемой субсистемы. Уравнения входов получаются при совмест-
ном решении прикладного и характеристического уравнений.
Уравнения входов RS-триггера. Найдем, например, совместное
решение характеристического уравнения RS-триггера (4.3.4) и обоб-
щенного прикладного уравнения
(5.4.1)
136
Для этого построим табл. 5.4.1, в которой рассмотрим все комби-
нации независимых переменных glt g2, Qn. Зная Qn+l и учитывая,
что SnRn = 0, можем определить значения Sn и Rn, соответствую-
щие различным комбинациям glt g2, Qn.
ТАБЛИЦА 5.4.1
<7i Qi Qn Sn+RnQn s"
*
0 0 0 0 Sn+R«.0 = 0 a0 0
0 0 1 0 Sn+RF‘ = 0 1 0
0 1 0 1 s«+rs.o=i 0 1
0 1 1 0 S« + R"=0 1 0
1 0 0 0 S"+R".0 = 0 a4 0
1 0 1 1 S«+fl»=l 0 as
I 1 0 1 Sn+R"-0 = l 0 1
1 1 1 1 Sn+R"=l 0
Рисуем карты для Rn и Х" (рис. 5.4.1).
Рис. 5.4.1. Карты минтермов уравнений входов RS-триггера.
Произвольные постоянные. Как видно из табл. 5.4.1 и карт
рис. 5.4.1, в процессе решения системы двух булевых уравнений
появились четыре произвольные постоянные а0, аг, аъ, аъ. Каждая
из этих постоянных может принимать значение, равное нулю или
единице. Вне зависимости от этого уравнения входов должны оста-
ваться справедливыми.
Определение произвольных постоянных. Произвольным посто-
янным придадим такие значения, при которых упрощались бы урав-
нения входов:
1. Положив а0 = at = аъ = а, = 0, имеем
Rn=gxQ.n, (5-4.2)
Sn — g2^1. (5.4.3)
137
Для рассматриваемого примера
RnA = g2i Art<=BnAn, (5.4.4)
RnB=gBt В"^Вп, (5.4.5)
Rc = 'gG\Cn=^'^BnCn, (5.4.6)
SA^gAiA^B'&A", (5.4.7)
Sb — gin Bn = Bn, (5.4.8)
So = gcaC" = Ап Bn C\ (5.4.9)
Рис. 5.4.2. Структурная схема счетчика генератора последовагельности двоич-
ных чисел на RS-триггерах.
2. Рассмотрим интересный частный случай. Предположим, что
§1ё2 = 0. В этом случае уравнения входов можно упростить, если
придать произвольным постоянным значения о0 = а7 = 1, а4 =
— аь = 0. При этом, как следует из карты минтермов,
R = gigz + gi&>Qn, (5.4.10)
S = gigi + gigzQn- (5.4.11)
Поскольку gYgt = 0, имеем
R=gjz, (5.4.12)
S=glg2. (5.4.13)
138
В нашем примере свойством gtg2 = 0 обладают выражения для
разряда С. Действительно,
gci = В + АВ; gCi=AB; (5.4.14)
gC2 = АВ. (5.4.15)
Можно видеть, что gci gc2 = 0. Это дает возможность упростить
выражения для Rc и Sc'
Rc — gci gc2 = AB, (5.4.16)
Sc = gci ga — AB. (5.4.17)
Структурная схема счетчика. Структурная схема счетчика на
RS-триггерах описывается системой булевых уравнений:
Ra — AB; Sa = ABC; Rb^B;
Sb = B; Rc — AB; Sc = AB. (5.4.18)
Эта структурная схема изображена на рис. 5.4.2 (применены вен-
тили НЕ — ИЛИ).
5.5. Словарные преобразования карт минтермов и их
использование для синтеза интегрализуемых структур
и разработки запоминающих элементов новых типов
Как видно из § 5.4, традиционная процедура совместного реше-
ния прикладных и характеристических уравнений достаточно гро-
моздка, плохо поддается автоматизации и не допускает параллель-
ного обзора вариантов логического проектирования.
Ниже описан метод, базирующий-
ся на (2] и основанный на прямом
преобразовании карт минтермов при-
кладных уравнений реализуемой
субсистемы в карты уравнений ухо-
дов запоминающих элементов. Как
показано ниже, такое преобразова-
ние осуществляется по правилам,
заданным в виде словаря для каж-
дого типа характеристического урав-
нения, что позволяет многие вариан-
ты уравнений входов получать одно-
Рис. 5.5.1. Генератор состояний.
У вершин графа помещены разност-
ные символы, обеспечнйающие пере-
ход в следующее состояние.
временно. Процедура такого «словар-
ного» преобразования карт минтер-
мов облегчает структурную класси-
139
фикацию прикладных уравнений и дает основания для раз-
работки новых вариантов триггерных цепей, перспективных для
воплощения в виде ИС. Несомненным достоинством «словарного»
метода прямого преобразования разностных карт следует считать
удобство его механизации.
Разностные карты минтермов прикладных уравнений. Для при-
мера рассмотрим (рис. 5.5.1) описание субсистемы генератора со-
стояний, последовательность смены которых соответствует нуме-
рации минтермов рис. 5.5.2, а. Из рис. 5.5.2, а следует рис. 5.5.2, б,
на котором размещены переходы булевых функций, описывающих
прикладные уравнения рассматриваемого устройства.
Карты, построенные по типу рис. 5.5.2, в — д и однозначно опи-
сывающие функционирование устройства, будем называть разност-
ными картами минтермов*'. Правила словарного преобразования
таких карт с целью получения уравнений входов описаны ниже.
*’ В клетки разностных карт наносятся символы fq переходов выходной
переменной, обозначаемых а (при переходе от нуля к единице), 0 (если имеет
место противоположный переход), а также нулем и единицей (в случаях, ког-
да при смене тактов значения выходной переменной остаются неизменными).
140
Преобразования разностных карт Как мы уже видели (см. гл. 4),
логическое функционирование триггерных структур в различных
базисах определяется характеристическими уравнениями, запи-
Тайлица переходов
Рис. 5.5.3. Составление словаря J- и К-входов JK триггера.
санными для каждого из базисов. Например, для триггера с харак-
теристическим JK-базисом соответствующее уравнение имеет вид
Q« + 1=[JQ+^QP (5.5.1)
и соответствует таблице переходов (рис. 5.5.3), описывающей
функционирование такого элемента. Множество значений fq
в этой таблице символизирует переходы переменной Q и мо-
жет служить аргументом,
определяющим функции
входов J и К. Из таблицы
непосредственно следует
словарь преобразования
разностных карт приклад-
ных уравнений в карты
уравнений J- и /(-входов
(рис. 5.5.3). Аналогичным
образом могут быть полу-
чены словарные правила
преобразования разност-
ных карт минтермов для
триггеров с другими из-
вестными базисами (RS, Т
и D, рис. 5.5.4).
Пере- ходы Характеристические вазисы
D 7 V RS JK DV
S R J к D V
0 0 0 X 0 X 0 X X 0
0 X
1 1 0 X X 0 X 0 X 0
7 X
а 1 1 J г 0 г X 7 7
Ji 0 1 1 0 1 X / 0 1
Рис. 5.5.4. Словарь для получения уравне-
ний входов триггеров с характеристическими
базисами разных типов.
141
ra =
sA = abc
a
P-B^B
Sb = B
5
RC=AB
SC = AB
В
В
аА = вс
г
Рв= 1
вв~ 1
д
Кс=В
Вс-АВ
е
Рис. 5.5.5. Нахождение уравнений входов по словарям для субсистемы, функ-
ционирующей согласно рис, 5.5.1,
142
Примеры преобразования разностных карт. Используя словарь
рис, 5.5.4, нетрудно получить структурные схемы описанной выше
(рис. 5.5.1) субсистемы для запоминающих элементов различных
типов. Из того же словаря рис. 5.5.4 для характеристических бази-
сов RS-, JK-, Т- и D-типов получим карты, приведенные на рис. 5.5.5
—AB+ABi
а
7В=1_
VB = B
5
Гс=В(А+С)
Ис=АВ+ВС
6
Рис. 5.5.6. Нахождение уравнений входов по словарям для одновходовых триг-
герных структур.
и 5.5.6. На эти рисунки нанесены выражения, являющиеся резуль-
татом доопределения карт и однозначно описывающие конфигурации
рассматриваемой субсистемы в традиционных базисах.
5.6. «Нетрадиционные» характеристические базисы
запоминающих элементов и классификация
прикладных уравнений. Новые типы двухвходовых
триггерных схем
«Нетрадиционные» характеристические базисы. Разработка схем
в таких базисах вызвана стремлением реализовать возможности
микросхемотехники, связанные со снижением «цены» избыточности
внутри ИС и необходимости учета таких аспектов проектирования,
как сложность рисунка межсоединений, число внешних выводов ИС
и т. д. Лагеманном [3] была предложена двухвходовая схема
DV-триггера (рис. 5.6.1), позволяющая упростить топологию меж-
соединений и в ряде случаев логическую структуру последователь-
ностных субсистем типа регистров и счетчиков.
143
Классификация прикладных уравнений. Анализируя с точки
зрения рассмотренных выше «словарных» преобразований разност-
ных карт примеры [3], разработанные для демонстрации преимуществ
DV-триггера, можно найти правила оценки прикладных уравнений
по признакам совместимости с этим базисом. Из описания DV-триг-
гера [3] следует, что при V = 1 триггер превращается в известное
одновходовое устройство D-типа. В этом случае уравнения входов
оказываются достаточно простыми лишь тогда, когда символы О
и ₽, с одной стороны, и 1 и а, с другой, образуют компактные группы
на разностных картах минтермов прикладных уравнений*’. Такое
прикладное уравнение удобно считать относящимся к D-типу, т. е.
обладающим совместимостью с этим базисом; структурное вопло-
Рис. 5.6.1. Логическое функционирование двухвходовых триггерных структур
в «нетрадиционных» характеристических базисах.
щение такого прикладного уравнения на основе элементов D-типа
окажется наиболее простым. Аналогично эффективность использо-
вания DV-триггера как двухвходового устройства в той же мере за-
висит от конфигурации разностной карты минтермов. Оказывается,
что булево выражение для V может быть отличным от единицы и про-
стым лишь тогда, когда символы аи₽ заполняют замкнутую часть
(например, половину или в крайнем случае четверть) разностной
карты минтермов прикладного уравнения**’. Другая оставшаяся
часть должна быть заполнена символами 0 и 1. В этом случае при-
кладное уравнение соответствует DV-типу. Из анализа схем [31,
иллюстрирующих преимущества DV-триггера, нетрудно видеть,
что эти структуры можно отнести и к D-, и к V-типу одновременно
(в этом случае использование DV- базиса имеет преимущество перед
вариантом с JK-триггером по числу вентилей управления и конфи-
гурации рисунка межсоединений, а можно отнести лишь к D-типу,
где при этом V = 1 и применение DV-триггера может обеспечить
*' Т. е. допускают минимизацию «склеиванием» каждой из этих групп.
**’ а и Р в этой части карты допускают минимизацию «склеиванием».
144
лишь топологическое преимущество перед JK-базисом, т. е. вы
игрыш по конфигурации рисунка межсоединений.
Продолжая аналогичные рассуждения, можно оценить совмести-
мость прикладных уравнений с Т-базисом. Критерии классификации
прикладных уравнений приведены на рис. 5.6.3.
Прикладные уравнения гибридного (смешанного) типа. Как
уже упоминалось, совместимость прикладного уравнения с DV-
базисом означает одновременное выполнение условий классифика-
ционной табл. рис. 5.6.3 для D- и К-вхо-
дов. Рассуждая аналогично и комбини-
руя условия этой таблицы для пере-
менных D, Т и V, получим три основ-
ных варианта (DV, DT и TV) приклад-
ных уравнений гибридного (смешанного)
типа (рис. 5.6.1).
Новые типы двухвходовых триггер-
ных схем. Исходя из этой классифика-
ции, можно продолжить разработку
нетрадиционных типов триггерных
структур и предложить схемы TV - и
DT-типов.
Таблицы истинности для TV- и DT-
триггеров (рис. 5.6.1) составлены в со-
ответствии с обычными правилами опре-
TV нт
т V DT W
0 0 X 0 X
X 0
1 0 X а а
X 0
d 1 1 1 X
У* 1 1 В в
Рис. 5.6.2 Словари TV- и
DT-триггеров.
деления D- и (/-входов.
Особенностью предлагаемого DT-триггера является наличие уп-
равляющего входа IV для выполнения условий
Dr — Т при W = О,
Dr — D при W = 1,
обеспечивающих возможность DT-триггеру работать в одновходо-
вых режимах D- и Т-типов. Словарь преобразований прикладных
уравнений в уравнения входов TV- и DT-триггеров приведен на
рис. 5.6.2.
Примеры прикладных уравнений совместимых с TV- и DT-ба-
зисами. В табл, на рис. 5.6.3 приведены примеры разностных карт
прикладных уравнений, совместимых с TV- и DT-базисами. Резуль-
таты преобразования этих карт в карты уравнений входов показы-
вают структурные преимущества TV- и Т-триггеров в устройствах,
описываемых прикладными уравнениями тех же типов. Сложность
уравнений входов DT- и J К-триггере в, используемых в субсвсте-
мах с прикладными уравнениями DT-типа, оказывается примерно
одинаковой. Внутренняя структура JK-триггеров оказывается про-
ще их DT-прототипов. Это объясняется тем, что управляющие
функции DT триггеров выражаются через операцию «исключитель-
ное ИЛИ»; структурная «цена» этой операции в схемотехнике сов-
ременных ИС пока еще достаточно высока.
145
Тип
приклад-
ных
уравнений
DV
Расположение символов на
разностных картах минтермов
D
Символы 0 и Р (I группа), 1 я
« (II группа), объединяются и
минимизируются «склеиванием»
внутри каждой из групп
Символы 0 и 1 (I группа), а и
Р (II группа), объединяются и
минимизируются «склеиванием»
внутри каждой из групп
Символы а и Р заполняют
замкнутую часть (например, по-
ловину) карты минтермов. Ос-
тавшаяся часть заполнена симво-
лами 0 и 1. Обе группы миними-
зируются «склеиванием»
Половина разностной карты
минтермов обладает признаками
D-типа. Другая относительно оси
V половина карты может быть
любой. Карта расчленяется на две
части осью V, проведенной в со-
ответствии с признаками У-тппа
Примеры
TV Половина (относительно оси TV) разностной карты обладает признаками Т-типа. Другая поло- вина карты может быть любой. Карта расчленяется осью V иа две части в соответствии с приз- наками V-типа \В
0 1 0 1 Ось V
а fl А) T-murf
DT Половина карты (относительно осн DT) обладает признаками D- типа, другая половина — призна- ками Т-типа С D-mun Ось ИГ
(£_ а 1
Ql 0 1 Т-тип
Рис. 5.6.3. Классификация прикладных уравнений по расположению символов
на разностных картах минтермов.
146
5.7. Пример проектирования трехразрядного счетчика
словарным методом
Вернемся к описанному в § 5.3 примеру трехразрядного счет-
чика, вырабатывающего последовательность двоичных эквивален-
тов чисел
О, 2, 4, 6, 1, 3, 0, 2.......
V—, S у — .у,- — Z
I ЦИКЛ II цикл
Рис. 5.7.1. Граф (в) и таблица состояний (б) счетчика с разностными симво-
лами.
Рис. 5.7.2. Карты Карно для прикладных уравнений счетчика.
Построим разностные карты минтермов для функций An+1, Вп+1,
Сп+1, для чего с помощью символов 0, 1, а, 0 опишем последователь-
ность смены состояний (рис. 5.7.1, а) и прикладные уравнения
(рис. 5.7.1, б).
Разностные карты Карно для прикладных уравнений счетчика
(рис. 5.7.2) подвергнем классификации с помощью таблицы рис.5.6.3.
147
Из рис. 5.7.2 видно, что прикладные уравнения для Ап+1 и Вп+1
могут быть отнесены к Т-типу. Уравнение для Сп+1 не подходит
ни к D-, ни к Т-типу; для его реализации следует применить
JK-триггер. Карты уравнений входов Гд, Тв, Jc, Кс для синте-
Рис. 5.7.3. Доопределенные карты
Карно для уравнений входов синтези-
руемого счетчика.
г
зируемого счетчика на рис. 5.7.3 доопределены. В соответствии
с записанными на рис. 5.7.3 уравнениями входов, считанными
с карт, на рис. 5.7.4 построена структурная схема синтезируемой
последовательностной субсистемы.
fy 1 *
Рис. 5.7.4. Структурная схема разработанной субсистемы счетчика.
Сравнение цепи рис. 5.7.4 со структурой, полученной ранее
(рис. 5.4.2), показывает, что субсистема на рис. 5.7.4 проще ее
прототипа по числу логических элементов и конфигурации межсо-
единений.
5.8. Синхронный двоично-десятичный счетчик
Субсистема двоично-десятичного счетчика вырабатывает после-
довательность двоичных эквивалентов десятичных чисел от 0 до 9
(табл. 5.8.1)*’. Нанеся прикладные уравнения счетчика на карты
*’ Эквивалентное описание работы счетчика можно было бы дать с по-
мощью направленного графа, у вершин которого помещены разностные симво-
лы, отображающие переходы в следующее состояние (см. например, рис.5.5.1
и 5.7.1, а).
148
Таблица 5 8-1
N А в с и А 8 с в
0 0 0 0 0 0 О 0 а
1 0 0 0 1 0 0 а Р
2 0 0 1 0 0 0 1 Р
3 0 0 1 1 0 (X Р Р
Ц 0 1 0 0 0 1 0 а
5 0 1 0 1 0 1 а Р
б 0 1 1 0 О 1 1 а
7 0 1 1 1 а р Р Р
8 1 0 0 0 7 0 0 &
9 1 0 0 1 р О 0 Р
10 1 0 1 0 X X X X
11 1 0 1 1 X X X X
12 1 1 0 0 X X X X
13 1 1 0 1 X X X X
19 1 1 1 0 X X X X
15 1 1 1 1 X X X X
Карно (рис. 5.8.1) и сопоставив расположение символов с класси-
фикационной таблицей рис. 5.6.3, нетрудно убедиться в том, что
уравнения для Bn+1, Cn+i, Dn+* отвечают Т-типу. Уравнение для
Ап+1 не обладает признаками D- или Т-типа, для его реализации
наиболее удобен J К-базис.
В соответствии с этими замечаниями на рис. 5.8.2 изображены
карты уравнений входов J а, К а, Т в, Тс, построенные по словарю
рис. 5.5.4. Карта для на рис. 5.8.2 не приводится, так как из
рис. 5.8.1 и словаря рис. 5.5.4 видно, что наиболее простым выра-
жением для этого входа является Td — 1.
Доопределение карт уравнений входов, показанное на рис. 5.8.2,
позволяет построить структуру (рис. 5.8.3, а), состоящую из трех
Т-триггеров, одного JK-триггера и трех конъюнкторов.
Современные триггерные ИС часто выпускаются со входными
конъюнкторами на управляющих входах 14, 5, 14]. Применение
149
(gfW)
СП^\ DO 01 n 10
0 1 X 0
0 1 X 0
d fi X X
0 1 X X
AB
d a X d
Р P x P
P P X X
d d X X
Рис. 5.8.1. Карты прикладных уравнений двоично-десятичного счетчика.
X"® 7^—. Х*@
0 0 X X
0 0 X X
0 CL x) X
0 0 X X
X X X 0
X X X
X X X X
X X X X
Рис. 5.8.2. Карты уравнений входов двоично-десятичного счетчика
150
таких ИС позволяет упростить конфигурацию межсоединений
в субсистемах. На рис. 5.8.3, б приведен пример использования
JK-триггеров с конъюнкторами на управляющих входах в уже
Рис. 5.8.3. Структуры счетчиков:
а •* синтезированная структура двоично-десятичного счетчика на основе Т- н К-трнггеров;
б — вариант структуры двоично десятичного счетчика на основе JK-триггера с коиъюнк-
торами на управляющих входах.
описанной субсистеме двоично-десятичного счетчика. На входах
JK-триггеров субсистемы рис. 5.8.3, б реализуются уравнения
JA = BCD-, К a — D;Jb = Кв = CD;
Jc = AD; Kc — D\ JD—1; Kd=C '5.8.1)
5.9. Простой сдвиговый регистр
Такая субсистема при поступлении тактового сигнала сдвигает
записанную информацию на один разряд в одну сторону (будем
предполагать, что в сторону Л -> В -> С).
Ввод числа при этом происходит последовательным кодом в ячей-
ку А. Возможные состояния трехразрядного простого сдвигового
регистра изображены на рис. 5.9.1 в виде графа, в котором стрелки
обозначают направления переходов. В соответствии с этими стрел-
ками рядом с вершинами графа на рис. 5.9.1 нанесены разностные
символы, определяющие переходы функций А',+1, Bn+1, Cn+1.
Эти разностные символы перенесены на карты прикладных урав-
нений для Лп+1, Вп+\ Сп+1 (рис. 5.9.2).
151
Трансляция этих карт в уравнения входов для одновходовых
(рис. 5.9.2) и двухвходовых JК-и RS-устройств (рис. 5.9.3) и рас-
пространение полученных выражений на произвольное число раз-
рядов позволяют построить варианты структурной схемы регистра.
Рис. 5.9.1. Граф состояний простого
регистра.
Для D-базиса: Da = X, Ов==
= A, De — В, ... Dm — В.
Для Т-базиса: Та — X, Тв —
= А@В, Тс — В@С, ...Тм=>
= £ф/И.
Для JK-базиса: /д=Х, Jb—
— A, Jc—B, L, Ка— X,
Кв = А, Кс — В, Км — L.
Для RS-базиса: Sa— X, Sb—
— A, Sc — В, ..., Sm — L,
Ra — X, Rb — A, Rc = B, ...,
Rm = L.
Структурные схемы просто-
го сдвигового регистра*' в RS-,
JK-, D-базисах изображены на
рис. 5.9.4.
Гис. 5.9.2. Карты прикладных уравнений и уравнений входов для характери-
стических D- и Т-базисов.
*’ Такие цепи часто используются в современных средне- и крупномас-
штабных ИС (см., например, 8-разрядную СИС SN 5491/7491 в ТТЛ-базисе
[4], отвечающую рис. 5.9.4, а).
152
Рис. 5.9.3. Карты уравнений входов для субсистемы в RS- и JK-базисах.
Рис. 5.9.4. Субсистема последовательного сдвигового регистра:
а — в Rs базисе; б — в JK-базнсе; в — в D-базисе.
153
5.10. Десятичный счетчик на основе простого регистра
Рассмотрим один из вариантов использования простого регистра
в устройствах счета импульсов. Такое использование простого
регистра представляет интерес, так как его структурные схемы
(рис. 5.9.4) состоят из повторяющихся триггерных цепей, обладают
наращиваемостью и пригодны для различных применений. В част-
ности, десятичный счетчик, построенный на основе простого реги-
стра (так называемый счетчик Джонсона), может быть выполнен
с меньшим количеством корпусов маломасштабных ИС, чем в случае
обычной структуры. Чтобы спроектировать счетчик, построим сна-
чала таблицу состояний (табл. 5.10.1), отвечающую ходу Джонсона
(см. § 3.7). Как видно из таблицы, работа устройства основана
на том, что простой 5-разрядный регистр последовательно запол-
няется единицами (G = 1 — 5), а затем — нулями (G = 6 — 9).
ТАБЛИЦА 5.10.1
п "+1
а ь с 4 • а ь с d е
0 0 0 0 0 1 0 0 0 0
1 1 0 0 0 1 1 0 0 0
2 1 1 0 0 0 1 1 1 0 0
3 1 1 1 0 0 1 1 1 1 0
4 1 1 1 1 0 1 1 1 1 1
5 1 1 1 1 1 0 1 1 1 1
6 0 1 1 1 1 0 0 1 1 1
7 0 0 1 1 1 0 0 0 1 1
8 0 0 0 1 1 0 0 0 0 1
9 0 0 0 0 1 0 0 0 0 0
Симметричный характер и простота построения таблицы состоя-
ний позволяют получить повторяющуюся структурную схему счет-
чика. Из табл. 5.10.1 видно, что имеется пять независимых перемен-
ных а, Ь, с, d, е, поэтому процедура логического проектирования
счетчика, рассмотренная выше, будет в данном случае громоздкой.
В связи с этим используем неформальный, но в ряде случаев эффек-
тивный метод составления уравнений входов. Этот метод, основан-
ный на расчленении задачи, дает возможность существенно упро-
стить синтез. Действительно, при счете от нуля до пяти устройство
работает как простой регистр, описываемый уравнениями
Jb ~ ^сгпах ~ d ~
К* = а; Kc = b\ Kd = C\ Ke = d. (5.10.1)
Эти выражения показывают, что состояние ячейки Ъ в (п + 1)-м
такте такое же, как состояние ячейки а в такте п. Состояние ячейки
154
ТАБЛИЦА 5.10.2
с в (п + 1)-м такте такое же, как состоя-
ние ячейки b в такте п и т. д. Работа устрой-
ства при счете 6, 7, 8, 9, 0, как нетрудно
видеть, также подчиняется выражениям
(5.10.1). Разница заключается в том, что
в ячейке а при G = 6 окажется записанным
нуль, при G = 1 — единица. Процесс записи
в ячейку а единиц и нулей описывается сле-
дующей простой табл. 5.10.2 и выражением,
п п+1
е а
0 1
1 0
соответствующим ей ап+1 = еп, откуда можно непосредственно полу-
чить Sa=e, Ra = е. Схема десятичного счетчика изображена на
рис. 5.10.1. Сравнение структур рис. 5.10.1 с обычным двоично-
десятичным счетчиком (рис. 5.8.3) показывает, что счетчик Джон-
сона может быть выполнен с помощью меньшего числа корпусов
или чипов маломасштабных ИС.
5.11. Реализация счетчиков на основе простого
сдвигового регистра
Пример. Спроектируем счетчик — делитель частоты на 3 на осно-
ве рассмотренного выше простого сдвигового регистра.
Решение. Для реализации такой цепи следует взять двухраз-
рядный регистр; при этом одно из четырех его возможных состоя-
ний окажется избыточным (нештатным). Таким будем считать со-
стояние ab = 11. Граф, отображающий смену остальных (штатных)
состояний при подаче тактовых сигналов приведен на рис. 5.11.1.
На основании этого графа построены разностные карты прикладных
уравнений an+1 и bn+1 (рис. 5.11. 1, б). Выбрав JK-базис, перейдем
к картам рис. 5.11.1, б для уравнений входов. Доопределение карт
для JIj и Къ выполним, исходя из рассмотренных в § 5.10 уравнений
простого сдвигового регистра. При доопределении карт для Ja
и Ка будем стремиться сделать уравнения входов однобуквенными,
что позволяет обойтись без каких-либо внешних ЛЭ. После дооп-
ределения карт получим счетчик на 3 (рис. 5.11.2, а), описываемый
уравнениями
4 = 6, = 4 = Къ = а. (5.11.1)
155
Рис. 5.11.1. Счетчик-делитель частоты в 3 раза на основе простого регистра:
а — граф, показывающий смеиу штатных состояний и нештатное состояние; б — карты
прикладных уравнений и уравнений ]- и /(-входов.
Тис. 5.11.2. К анализу нештатных состояний счетчика (на примере делителя
в 3 раза):
а — структура делителя; б —на картах уравнений входов (рнс. 5.11.1,6) доопределены ло-
гические значения {Jа, Ка, С^), соответствующие нештатному состоянию аб—II; в — на
разностных картах для cn+!t определены символы, соответствующие нештатному
состоянию вЬ«11.
Обратимся к анализу не-
штатных состояний счетчи-
ка, для чего по доопреде-
ленным картам Карно (рис.
5.11 2, б) найдем доопреде-
ленные карты прикладных
уравнений ап+1 и йп+1 (рис.
5.11.3, в). Из каждой пары
разностных символов, стоя-
щих в каждой «нештатной»
ТАБЛИЦА 5.11 1
Счетчик на 4
п Л-Н
G а ь а ь
0 0 0 1 0
1 1 0 1 1
2 1 1 0 1
3 0 1 0 0
клетке ab=l 1, выберем один,
подходящий по смыслу, а другой перечеркнем (рис. 5.11.2, в).
В результате получим полный граф, отображающий функциониро-
вание счетчика на 3 в том случае, когда счетчик по какой-либо
случайной причине попал в нештатное состояние (рис. 5.11.3).
счетчика на 3 на основе про-
стого регистра
Рис. 5.11.4. Счетчик на 4.
По табл. 5.11.1 строится структура счетчика на 4 (рис. 5.11.4).
Уравнения счетчика на 4 имеют вид
(5.11.2)
Ka = b,Jb — a, Кь = а.
Рис 5.11.5 Счетчик на 5.
Аналогично строится счетчик на 5, его структура (рис. 5.11.5)
не содержит внешних ЛЭ благодаря исключению состояния ab = 11
и доопределению
Ja=~c, Ka = Jc = b, Kc = b,
Jb = a, К.ъ = а.
(5.11.3)
157
Рис. 5.11.6. Счетчик на 6.
Счетчик на 6 (табл. 5.11.2, рис. 5.11.6) соответствует
Л = с. Ка = с, Jh=a,
Кь = а, Jc = b Kc=b. (5.11.4)
ТАБЛИЦА 5.11.2
Счетчик на 6
а
Рис. 5.11.7. Счетчик на 7;
а — структура; б — полный граф, по-
казывающий переходы из нештат-
ных состояний.
158
Наконец, на рис. 5.11.7 приведена структура и полный графсчет-
чика на 7 115]; как и в предыдущих случаях деления на нечетное
число, состояние 1111 принято нештатным; при этом удается по-
строить счетчик без ЛЭ. Аналогичным образом могут быть постро-
ены делители на другие четные или нечетные числа.
5.12. Регистр с параллельным вводом и параллельным
выводом
Будем предполагать, что каждый разряд такого регистра а, Ь, с,...
имеет вход от абонентов А, В, С, ... Ввод этих цифр происходит после
очередного тактового импульса лишь в том случае, если на управ-
ляющий вход х подана логическая 1. Иными словами, если
х = хп - 1, то an+t = A, bn+1 = В, сп+1 = С. При команде
у = 1, х = 0 происходит сдвиг вправо, т. е. в ячейку Ь переписы-
В6
\ 00 01 11 10
0 Ji Ji 0
а. 1 1 а
0
ху=01
1
01 11 10
Рис. 5.12.1. Разностные карты Карно для прикладных уравнений функций 6п+|
ячейки в регистре.
вается содержимое ячейки а, в ячейку с переписывается содержимое
ячейки b и т. д. При х = 0, у = 0 в ячейках сохраняются за-
писанные ранее значения (тактовые импульсы в этом случае не вы-
зывают переключений выходных переменных). Одновременная по-
дача х = 1, у = 1 не допускается.
В соответствии с этим общим описанием составлена таблица истин-
ности для функции Ьп+\ а также для варианта ее записи bq+l с
применением разностных символов (табл. 5.12.1).
На основании этой записи построены разностные карты Карно
(рис. 5.12.1) для прикладных уравнений функции Ьп+1\ эти разност-
ные карты в соответствии со словарями переведены в карты уравнений
159
ТАБЛИЦА 6.12.1
Таблица истинности регистра с параллельным вводом
и параллельным выводом
а в ь У* 4- 1 *"+‘ Примечани
0 0 0 0
0 0 1 1 1
1 1 1 1
1 0 0 0
00 6«+1=6
0 0 0 0
1 0 1 1 1
1 1 1 1
1 0 0 0
0 0 0 0
0 0 1 1 1 0 1 ₽ 1
1 0 1 а
10
0 0 0 0
1 0 1 0 р
1 1 1 I
1 0 1 а
0 0 0 0
0 1 0 р
0 1 1 0 р
1 0 0 0
01
0 0 1 а
1 0 1 1 1
1 1 1 1
1 0 1 а
0 0 X
о 0 1 X
1 1 X
1 0 X
Комбинация
11 щест- jq/=ll является
0 0 вует X нештатной
0 1 X
1 1 1 X
1 0 X
•
160
входов для RS-, JK- (рис. 5.12.2, 5.12.3) и D-базисов (рис. 5.12.4).
При доопределении этих карт учитывалась желательность получения
симметричных форм уравнений R- и S-, а также Д'- и J-входов со-
ответственно.
Доопределив карты, получим для RS- и JK.-базисов
SB — Jb = г'в = ay + (Bx 4- bx) у, (5.12.1)
= = (5.12.2)
Рис. 5.12.2. Карты уравнений входов RS-триггера в ячейке регистра.
Для D-базиса
DB — ay 4- (Bx 4- bx) у.
(5.12.3)
Записанные выше выражения могут быть дополнены новой пе-
ременной z, символизирующей введение сдвига справа налево.
Будем предполагать, что команда «сдвиг влево» соответствует
z=l, х = О, у = 0 (комбинации, в которых нарушается хотя бы
одно из условий ху = 0, xz — 0, уг — 0, считаются нештат-
ными).
6 Зак. 1069 161
в
в
Рис. 5.12.3. Карты уравнений входов JK-триггера в ячейке регистра.
в
Рис. 5.12.4. Карта уравнения входов D-триггера в ячейке регистра.
162
Непосредственно из (5.12.1)—(5.12.3) запишем
Db = Sj3 = Jb = г'в — ay + cz + (Вх + Ьх) у г, (5.12.4)
Rb = Kb = rb. (5.12.5)
Рис. 5.12.5. Структура двухстороннего регистра с коммутируемым параллель-
ным вводом информации.
По этим выражениям на рис. 5.12.5 построена логическая схема
двухстороннего регистра с коммутируемыми параллельным вводом
информации (использованы триггерные цепи с характеристическими
уравнениями D-типа).
5.13. Субсистемы на основе многовходовых триггерных
структур с цепями установки и сброса.
Характеристические уравнения триггеров
с дополнительными входами установки и сброса
Эти дополнительные входы позволяют использовать общие коман-
ды (сброс, установка) для независимого управления триггерами.
Входы предварительной установки (Р, Preset) и сброса (С/,
Clear) воздействуют на работу триггеров согласно условиям:
* ’ Такне триггерные цепи (Master-Slave with Data Lockout, англ.) часто
вводятся в современные серии цифровых ИС (см. например, [4]).
6* 163
если Р == О, Cl = 1, то Qn+1 = 1;
если Р = 1, С1 = 0, то Q"+1 = 0;
если Р = 1, Cl = 1, то <2n+1 = F,
где F — характеристическое уравнение триггерной цепи. Комбина-
ция Р = 0, С1 = 0 считается запрещенной. Из приведенных выше
условий следует общая запись семейства характеристических урав-
нений для триггеров с входами Р и С1.
Имеем
Qn+i = C7[P + Pf]. (5.13.1)
Подставив значение F, можем получить полное характеристическое
уравнение любого из искомых вариантов четырехвходовых струк-
тур с дополнительными входами Р и С1. Например, для RS-триггера
Q«+' == С/[Р + R (S-KR (?п)], (5.13.2)
для JK-триггера
Q«+I=CZ[P + P(J^ + KQ")]. (5.13.3)
Субсистемы с прикладными уравнениями, аналогичными харак-
теристическим уравнениям триггеров с дополнительными цепями
установки и сброса. В качестве примера рассмотрим сдвиговый ре-
гистр, обладающий:
— возможностью одновременной установки и сброса всех раз-
рядов;
— возможностью параллельного управления каждым из раз-
рядов от двух независимых абонентов;
— односторонним сдвигом информации*’ (будем считать, что сдвиг
осуществляется слева направо);
— возможностью последовательного ввода числа Ао в левый
разряд А.
Синтез регистра. Для того чтобы описать цепи параллельного
ввода чисел в разряды а, Ь, с, составим уравнения
Д — Аург + Л2р2; В = Bjpj -р В 2р2\ С = Сург + С2р2, (5.13.4)
из которых видно, что подача команд рг и р2 выбирает первый или
второй варианты наборов, т. е. наборы Blt С\, или А 2, В 2, С2
соответственно. При этом символы А, В, С являются сигналами
поразрядного управления триггерами регистра (результирующими
абонентами).
Работа цепей установки и сброса разряда отвечает следую-
щим условиям:
если Ап — 1, Cl - 1, то пп+1 = Д",
если Ап = 0, Cl = 1, то an+1 — 1,
если Ап = 1, С1 — 0, то ап+1 — 0 (5.13.5)
* ’ 4-разрядный прототип такой субсистемы (SN 5494/7494 фирмы Texas
Instr., США) входит в состав известных семейств ТТЛ-схем (см. 14]), выпус-
каемых электронными фирмами многих стран.
164
(комбинация Ап = 0, Cl = 0 считается запрещенной). Для разря-
да b записанные выше условия имеют аналогичный вид
если В'1 = I, Cl — 1, то ft'1'1’1 = ап,
если Вп = 0 Cl — 1, то ft"+1 = 1,
если Вп — 1, С1 = 0, то ftn+1 = 0 (5.13.6)
^комбинация Вп = О, С7 = 0 запрещается).
Из условий (5.13.5) и (5.13.6) нетрудно записать прикладные
уравнения искомой структуры:
для разряда а
ап+» =С/[Л" + ЛПЛД. (5.13.7)
для разряда ft
&"+• = С1[Вп + Впап]. (5.13.8)
Рис. 5.13.1. Структурная схема регистра иа основе триггеров с цепями уста-
новки и сброса.
Сопоставив (5.13.7), (5.13.8) с характеристическим уравнением
(5.13.1), нетрудно найти уравнения входов. Например, примени-
тельно к RS-базису получим
для разряда а
Cl,~Cl,
Ра— А=^АХ pt + Л2рг,
что для симметричного варианта доопределения дает
Sa ~~ Ra —
для разряда ft
С1Ь = Cl,
Pb = Bj=B1pl + B2pi,
Sb + Rbbn = a'‘,
(5.13.9)
(5.13.10)
(5.13.11)
165
что для симметричного варианта доопределения дает
Sb “ ап, Rb<^= ап. (5.13.12)
Уравнения входов для остальных разрядов записываются ана-
логично. Структурная схема регистра показана на рис. 5,13.1.
5.14. Интегральные субсистемы памяти с произвольной
записью и выборкой. Полупроводниковые БИС
запоминающих устройств
Монолитное исполнение таких субсистем позволило достичь их
полной аппаратурной и технологической совместимости с ЛЭ, от-
крыло возможности новых архитектурных решений и существенного
улучшения технических и эксплуатационных показателей электрон-
ной аппаратуры [6, 12].
Субсистемы с произвольной записью и выборкой обладают воз-
можностью записи информации в любую ячейку и вывода чисел из
любой ячейки, т. е. произ-
вольным доступом к запоми-
нающим элементам*). Про-
стейший запоминающий эле-
мент состоит из БЯ (cell,
latch, flip-flop). Конъюнктив-
ный асинхронный вариант
такой ячейки с инверторами
на входе, показанный на
рис. 5.14.1, а, реализует ха-
рактеристическое уравнение
RS-типа [см. формулу (4.3.4)].
Статические запоминаю-
щие элементы и структуры.
На рис. 5.14.2 эта ячейка
Рис. 5.14.1. Простейшая БЯ с инвертора-
ми на входе для реализации характери-
стического уравнения RS-тнпа:
о — логическая схема; б — условное обозначе-
ние.
показана вместе с цепями управления, позволяющими вводить и
выводить информацию. Подача единицы на словарную линию (ре-
зультирующий адрес ячейки) позволяет числу, записанному в
ячейку, пройти на вход а, т. е. реализовать
а = QX.
(5.14.1)
Для записи входного сигнала А в ячейку Q необходимо дополнитель-
но к X = 1 иметь разрешение записи, т. е. Z = 1, иными словами
So = XZA,
Ra = XZA.
(5.14.2)
(5.14.3)
*’ БИС такого типа в зарубежной литературе именуют RAM (Random
Access Alemory, англ.).
166
Структура, отвечающая формулам (5.14.1) — (5.14.3), подлежит
многократному повторению*), поэтому при практическом воплоще-
нии БИС ячейку упрощают, объединяя в ней вход и выход. Ва-
Еячейку
Рис. 5.14.2. Бистабильная ячейка с цепями ввода и вывода информации. Вы-
ходная и входная цепи разделены.
рианты такого упрощения, реализуемые соответственно в ячейках
на биполярных и МДП-транзисторах, показаны на рис. 5.14.3 и
5.14.4, причем символы аг и а0 обозначают соответственно «Линию 1»
и «Линию 0». Результирующий адрес X на рис. 5.14.3 и 5.14.4 за-
Рис. 5 14.3. Основной вариант запо- Рис. 5.14.4. БЯ на МДП траизнс-
минающей ячейки статического типа торах (8-транзисторная схема),
на биполярных транзисторах.
менен конъюнкцией координат ху, что соответствует переходу от
линейной (словарной) выборки к координатной:
Х = ху. (5.14.4)
Статические ячейки на взаимодополняющих МДП-компонентах
изображены на рис. 5.14.5 в вариантах со словарной и координат-
ной выборками.
*> Современные БИС RAM-типа имеют информационную емкость 1024,
4096 бит и выше.
167
Для организации субсистемы памяти на 2" бит слово X должно
состоять из п символов. Если п — четное, то при двухкоординат-
той организации памяти наборы* и# можно представить в виде мин-
термов п/2 переменных. Например, на рис. 5.14.6 изображена кон-
фигурация субсистемы на 24 = 16 бит, построенная на основе двух-
координатных ячеек (отвечающих рис. 5.14.3 и 5.14.4). Для обра-
зования двух групп минтермов хгх2, хлх2, хгх2, х±х2, угу2, у±у2, угу2,
ууу2 по 2'*'2 = 4 минтерма в группе, использованы два декодера.
Общие на всю субсистему пары усилителей записи и считывания
предназначены для ввода и вывода информации, подаваемой по вход-
ным шинам А и А и снимаемой с выходов ахУ и ахУ.
Рис. 5.14.5. Статические ячейки на взаимодополняющих МДП-транзисторах:
о — вариант со словарной выборкой по шине X (6-транзистор в ая схема); б — вариант
с координатной выборкой (8-транзисторная схема).
Динамические БИС оперативных запоминающих устройств. Та-
кие БИС обладают большими удельными значениями памяти, раз-
мещаемой на единице площади полупроводниковой поверхности*’,
за счет использования физического эффекта хранения информации
на конденсаторе затвор — исток МДП-транзистора. Работа запоми-
нающих БИС такого типа поясняется рис. 5.14.7, на котором схе-
матически показаны цепь управления и один из запоминающих
элементов матрицы.
Этот запоминающий элемент (ячейка) выполнен на трех транзи-
сторах (Т1, Т2, ТЗ) и имеет три внешних вывода. Цепь управления
работой ячейки состоит из декодера, производящего выборку нуж-
* ’ При размещении одного бита информации в БИС (RAM-типа, опера-
тивных полупроводниковых ЗУ) требуется площадь:
— для ячеек статических БИС на биполярных транзисторах (по типу
рис. 5.14.3) (20—25). 103 мкм2/бнт (стандартный процесс);
— для статических МДП БИС (на 8-транзисторных ячейках (рис.5.14.4>
(15—2О).1О3 мкм2/бит;
— для 3-транзисторных динамических МДП-ячеек (рис. 5.14.7) (5—
—5,5)-103 мкм2/бит;
— для таких же ячеек в п МДПТЛ-базисе с кремниевыми затворами око-
ло 3,8-103 мкм2/бит;
— для однотранзисторных МДП-динамических ячеек около
2,3*10 мкм/бит.
168
Рис. 5.14.6. Субсистема памяти на 16 бит на основе двухкоординатных стати-
ческих ячеек.
Разрешение
считывания
Рис. 5.14.7. Управление 3-транзисторной ячейкой памяти в динамической БИС
оперативного запоминающего устройства.
169
нои строки и коммутацию режимов запись —считывание, а также
усилителя, переключаемого цепью Т4, Т5, Тб (эти элементы явля-
ются общими для всех ячеек столбца). Рассмотрим этапы работы
этой цепи.
Этап 1. Запись числа. На вход усилителя подается входное число
А, Если А = 1, на вход усилителя подано отрицательное напря-
жение (отрицательная логика). На линию «Запись», соответствую-
щую строке рассматриваемого элемента, от декодера подается от-
рицательный импульс. Коммутатор Тб подключает выход неинвер-
тирующего усилителя, на котором имеет место отрицательный потен-
циал, к стокам МДП-транзисгоров Т1 и ТЗ. Из этих двух МДП-
транзисторов Т1 открывается, а ТЗ закрывается, так как на линии
«Считывание» в этот период времени импульса нет, т. е. поддержи-
вается нулевой потенциал.
Емкость Сг запоминающей ячейки, расположенная на входе Т2,
заряжается до отрицательного потенциала, соответствующего ло-
гической 1. Окончание импульса записи отключает коммутатор Т1
от емкости Ci- Заряд на емкости Сх меняется весьма мало, так как
импедансы закрытых ключей Т1 и Т2 велики. Аналогично при
А = 0 емкость Сг будет сохранять нулевой потенциал.
Этап. 2. Считывание. От декодера на соответствующую нужной
строке шину «Считывание» поступает отрицательный импульс, от-
крывающий совместно с отрицательным сигналом «Разрешение счи-
тывания» ключи ТЗ — Т5. Поскольку на емкости Сх сохраняется
отрицательный потенциал, транзистор Т2 тоже открыт, поэтому
заряд емкости С± передается на емкость С2 (выход), после чего вен-
тили Т2, ТЗ, Т4, Т5 отключаются.
Этап 3. Регенерация. Выведенная из ячейки информация (по-
тенциал точки 2, заряд С2) по команде «Запись» снова записывается
в ячейку. Таким образом, заряд на емкости С2 должен сохраняться
в течение интервала времени между импульсами считывания и за-
писи (регенерации).
Прогресс в технике БИС ОЗУ происходит по линии как исполь-
зования новых запоминающих элементов [20], так и отработки новых
архитектурных форм построения БИС, обеспечивающих интегра-
цию функций.
5.15. Другие типы БИС полупроводниковых
запоминающих устройств
ЗУ с однократной записью*) (постоянные ЗУ). Основная функ-
ция постоянного ЗУ — декодирование, т. е. преобразование вход-
ных m-разрядных слов в выходные /-разрядные слова — была
уже изучена нами в § 3.6 и 3.7. БИС постоянных ЗУ (ПЗУ) «запо-
*’ БИС такого типа в зарубежной литературе именуют ROM (Read Only
Memory, англ.).
170
минают» закон (программу) такого преобразования. После «програм-
мирования» эти структуры становятся комбинационными. Мы здесь
снова упоминаем о них, так как БИС ПЗУ могут (и часто должны)
быть совместимы с БИС ОЗУ по выпо/шяемым логическим функциям,
Рис. 5.15.1. Постоянное ЗУ—матрицы МДП-транзисторов на 4096 бита
а — организация матрицы; б = фрагмент топологии.
электрическим сигналам и конструктивно-технологическому испол-
нению (т. е. иметь с ними единый интерфейс}. БИС ПЗУ часто вы-
полняются на основе интегральных диодных сборок (рис. 3.6.1 —
3.6-7) многоэмиттерных транзисторов 119] или МДП-структур
(см. ниже). Независимо от типа компонентов, примененных для
«запоминания» программы преобразования входных слов в выход-
171
ные, эта программа реализуется наличием или отсутствием упомя-
нутых выше компонентов (элементов памяти), причем настройка
(программирование) таких ПЗУ производится в процессе их изго-
товления.
На рис. 5.15.1, а показана матрица ПЗУ на 4096 бит, реализо-
ванная в рМДП-базисе, т. е. на основе МДП-транзисторов с p-ка-
налом. Программирование такой матрицы выполняется с помощью
специальной маски, образующей в требуемых узлах матрицы тонкие
подзатворные окисные слои, необходимые для формирования низ-
копороговых МДП-транзисторов (рис. 5.15.1, б). В структуре на
Рис. 5.15.2. БИС полупроводникового ПЗУ с декодером на входе и матрицей
(обведена штриховой линией), соответствующей рис. 5.15.1,а.
рис. 5.15.1, а элементы памяти (МДП-транзнсторы) помещаются
в точках пересечений линий слов IF9, Wlt .... U/lt)23 и линий разря-
дов Y0, Y2, Y3 и реализуют соотношения
Yu^Wo+Wt. Y1=^Wl,
yi=wl+wt+w'mi
Fs=IFo+№roo. (5.15.1)
В прочих точках пересечения линий слов и разрядов слой окисла
толстый (рис. 5.15.1,6), что обусловливает существенно большую
величину порогового напряжения МДП-структур При подаче на
линии слов отрицательных импульсов, соответствующих логической
1 (отрицательная логика), транзисторы, т. е. МДП-области с низким
пороговым напряжением (на рис 5.15.1, б закрашены), открыва-
ются*’, что обеспечивает появление на шинах Yo, У,, Yt, Ys потен-
циала логического 0 (земли).
БИС ПЗУ (рис. 5.15.2) часто выпускаются в виде матрицы
с декодером, преобразующим входные сигналы х0, х1г ...,
в слова IFo, U7!. 1У1023.
* При этом МДП-области с толстым слоем окисла находятся в состоянии,
не проводящем юк.
172
В новых разработках БИС ПЗУ предусмотрено их программа} -
ванне у потребителя (например, испарением проводящих перемычек
при однократном приложении электрического напряжения к внеш-
ним выводам).
ЗУ с перезаписью (полупостоянные ЗУ)*>. Для БИС этого типа
используются структуры типа МНОП (металл — нитрид — оки-
сел — полупроводник) с эффектом накопления заряда, позволяю-
щим обеспечить функцию сохранения информации при отключении
источника питающего напряжения [10]. МНОП БИС выпускаются
совместимыми с БИС ОЗУ, БИС ПЗУ и соответствующими логически-
ми элементами. Совместимость различных БИС полупроводниковых
ЗУ по выполняемым логическим функциям позволяет упростить
проектирование аппаратуры и наладку блоков и в значительной
мере унифицировать оборудование для контроля БИС [17, 18].
5.16. БИС для однородных цифровых инкрементных
структур
Развитие теории и практики построения однородных сред как
морфологического принципа реализации цифровых БИС происходит
в нескольких направлениях [7—9], из которых достаточно резуль-
тативным оказалась техника цифровых инкрементных (интегри-
рующих) структур. Такие структуры отличаются однородностью
на уровне БИС, что делает их особенно удобными для реализации
на основе интегральных субсистем. Интегрирующие среды (цифровые
интегрирующие машины, ЦИМ) относятся к классу специализиро-
ванных машин. Вычислительный процесс в них сводится к интегри-
рованию, которое выполняется с помощью операций над прираще-
ниями (инкрементный принцип обработки данных). Интегрирование
в ЦИМ осуществляется с помощью интегрирующего процессора —
цифрового интегратора (ЦИ) — субсистемы широкого применения.
Для решения нужной задачи цифровые интеграторы определенным
образом соединяются между собой. Таким образом, ЦИМ представ-
ляют собой класс вычислительных устройств с непосредственным
(заимствованным из аналоговой техники) методом программирования
(коммутации) и цифровым отображением информации.
Круг задач, решаемых цифровыми интегрирующими средами,
весьма широк (арифметические действия, вычисление функций и
т. д.). Структуры, состоящие из однотипных субсистем цифровых
интеграторов, весьма перспективны для реализации на основе круп-
номасштабных интегральных систем (БИС) [16].
Субсистемы цифровых интеграторов. Цифровой интегратор яв-
ляется основной субсистемой, используемой в интегрирующих сре-
дах. Субсистема ЦИ может быть построена на основе либо последо-
*’ БИС такого типа в зарубежной литературе именуют RUM (Read
Usially Memory, англ.)
173
вательной, либо параллельной обработки информации. Интеграторы
оперируют с приращениями независимой переменной и подынтег-
ральной функции, поступающих на входы ЦИ; на выходе ЦИ выра-
батываются приращения интеграла. В основу работы цифрового
интегратора могут быть положены различные методы численного
интегрирования. В простейшем случае используется обычный метод
прямоугольников, в соответствии с которым искомый интеграл за-
меняется (рис. 5.16.1) приближенной суммой:
5? А —1
Sh = \ У (х) dx « У1 ^xi- (5-16л)
Субсистема цифрового интегратора с последовательной обработ
кой информации по формуле прямоугольников. Функциональная
схема такого цифрового интегратора (рис. 5.16.2)'состоит из двух
-о-д-4_______________► — — ‘'
Xfl X, xt- хА_, хА X Y-регистр S-регистр
Рис. 5.16.1. Приближенное пред- Рис. 5.16.2. Функциональная схе-
ставление интеграла по форму- ма ЦП.
ле прямоугольников.
регистров (S и У) и клапана для приращений независимой пере-
менной ДХ. В регистре Y хранится подынтегральная функция yh ко-
торую вычисляют как
У1 = У1-1 + byt- (5.16.2)
Когда единичное приращение Дх появляется на входе клапана,
содержимое регистра Y передается в регистр S, где накапливается
сумма текущих значений
А—1
= Sh-i 4- yk = 2 lJt- (5.16.3)
i=0
При очередном сложении кода числа у, записанного в регистре
Y с кодом, находящимся в регистре S, последний регистр может
переполниться, т. е. возникнет квантованное приращение Дг =
= г/Дх интеграла, вычисляемого в ЦИ. Это квантованное прираще-
ние и является выходом интегратора. Оно может быть подано на
другой интегратор. На логических схемах ЦИ часто изображается
так, как показано на рис. 5.16.3. Структурная схема последова-
тельного интегратора, работающего по формуле прямоугольников,
изображена на рис. 5.16.4.
174
Алгоритм работы ЦИ может_ быть описан следующим образом.
1. В течение каждого (например, 1-го)"шага интегрирования, со-
ответствующего сигналу (импульсу) на входе Дх, происходит одна
итерация, при которой содержимое t/t регистра Y передается в ре-
гистр S и суммируется с его содержимым
/=о
В результате образуется
значение суммы
= Sf_r ф- yt.
текущее
(5.16.4)
Ех.АХ
Вх.Аи
Рис. 5 16.3. Условное обозначе-
ние ЦИ.
2. В течение каждого (например, i-ro) шага интегрирования
входная величина приращения At/; в точке i прибавляется к содер-
жимому у1_1 регистра Y для образования в этом регистре текущего
значения = yt_r -R At/2 подынтегрального выражения.
3. Содержимое регистра S пропорционально сумме
xh
St £ ydx.
Ax
Рис. 5.16.4. Схема последовательного ЦИ, работающего по формуле прямо-
угольников.
Регистры интегратора. До сих пор мы не задумывались над
разрядностью регистров и над способом взаимодействия интегра-
торов между собой.
Разделим теперь регистр S, емкость которого будем считать дос-
таточно большой и состоящей из 2 п разрядов, на две части: R-pe-
гистр (л разрядов), SR-регистр (п разрядов, S — R, рис. 5.16.5).
Значение суммы Sh с учетом п младших разрядов определится
как
А—1 А—1
2 2 д5<+^- (5.16.5)
4=0 1=0
Сумма Sh состоит из двух частей: Т?2— остатка, хранимого в R-pe-
А—1
гистре (младших п разрядах S-регистра) и суммы £Д52— переносов,
/=о
т. е. содержимого п старших разрядов. В результате каждого сумми-
рования текущего значения подынтегральной функции yt и очеред-
175
ного остатка Rt возникает или не возникает очередной перенос
Д5г из R-регистра в SR-регистр и появляется остаток. При этом
Rt + yt = + Rf+1. (5.16.6)
Переносы (переполнения) интегратора. Процесс интегрирования
в Щ4 сводится к накоплению переносов AS. В каждом цифровом ин-
теграторе имеется только R-регистр. Регистр для старших разрядов
k— I
суммы 2Д£г в ЦП отсутствует. Выходным сигналом интегратора
z=0 являются переносы S из старшего
S-регистр разряда R-регистра, возникающие
SR Знак в результате его переполнения.
' , J, , Переносы Д5( называются перепол-
п-старших разрядов
' п-нпадших разрядов
R-pseucmp
Рис. 5.16.5. Разделение регистра
суммы S на R и S—R часта.
нениями интегратора. Перепол-
нения поступают в виде Дх и Дг/
на вход другого интегратора. Если
они поступают на вход Дг/, то
в Y-регистре этого интегратора
будет накапливаться значение
интеграла, округленное до п старших разрядов. Переполнения могут
иметь положительный или отрицательный знак, в зависимости от
того, инвертируются они на выходе интегратора или нет. Знак пере-
полнений, там где это нужно, показывается на структурных схемах,
изображающих взаимодействие интеграторов.
5.17. Построение структурной схемы цифровой
интегрирующей среды
Основы математической теории интегрирующих машин были
заложены Шенноном. Шеннон доказал ряд теорем [8], из которых
следует, что на ЦДА и ЦИМ можно практически реализовать любые
функции (показательные, логарифмические, тригонометрические,
гиперболические и обратные им, функции Бесселя, эллиптические
функции и интегралы, многочлены, частные отделения многочленов
и т. д.). Для реализации системы обыкновенных дифференциальных
уравнений с помощью интеграторов и сумматоров эту систему не-
обходимо представить в виде так называемых уравнений Шеннона.
Чтобы проиллюстрировать возможности построения структурной
схемы интегрирующей среды на основе использования субсистем
цифрового интегратора и сумматора [7], рассмотрим в качестве при-
мера систему обыкновенных дифференциальных уравнений
(d2y/dx2) + (dy/dx)2 + Ry + у2 (dz/dx) = 0, (5.17.1)
(d2z/dx2) + sin z (dz/dx) + (1/z) (dy/dx) + e~* z == 0 (5.17.2)
при x = 0 у = y0, у' = у'о, у" = y"OlZ = z0, г' = ZQ.
176
Приступая к рассмотрению написанной системы уравнений
(5.17.1), (5.17.2), мы не знаем, каков будет характер решения. На-
шей задачей является составление структурной схемы цифровой
интегрирующей среды. Это устройство и может быть в дальнейшем
использовано для исследования уравнений. Решение поставленной
задачи проведем в несколько этапов.
Этап 1. Приведение выражений к виду, удобному для решения.
1. Введем обозначения
~ У* Уч~ dyjdx — dy/dx, ys — г, l)t — dz/dx — dya/dx.
Перепишем уравнения (5.16.3) и (5.16.4) в виде
dy zl,dx = — [ yl + Куу + yl у J,
dyi/dx = — h4sin ya +e~x y3
L Уз
dyjdx = y2, dya/dx = y4.
Обозначив
dyjdx = y5, yl = ylt yl = y9,
dy^/dx — yg, Ку-y — У3, У^Уэ—У1о>
s'nУз — У11> У^Уп — У1ч> ^1Уз~У1з>
е~х — Ут, УзУи — У1з> Уз Ууз ~ У1в>
перепишем уравнения (5.17.3) и (5.17.4) в виде
Уз = — (Уч + Уз + $/io),
Ув — G/is Ум "Ь
(5.17.3)
(5.17.4)
(5.17.4')
(5.17.5)
(5.17.6)
После этого продифференцируем обе части равенства, входящие
в выражения (5.17.5), (5.17.6). Имеем
Ф/s = — (dy7 + dya 4- dz/10),
dya = —(dyri + dylti + dyia).
(5.17.7)
Продифференцировав некоторые из выражений, входящих в(5.17.4'),
получим
dy-j — 2^2 dy%,
dya = Kdy,
dyia — ya dy^ + t/4 dy9,
dyiz — Уп dy^ + yt dyu,
dyl6 = y2dyi3 + yi3dy2,
dyi5= У14 dya + Уз dy±i.
(5.17.8)
177
Этап 2. Подготовка структурных схем составляющих, входящих
в решение. Теперь можно построить структурные схемы отдельных
частей решения (рис. 5.17.1, а — w)i
а) Уь~Ку, dy3 = Kdy; (5.17.9)
6) 1Л^у2 dy3^2yrdyv
dy3 — Уii dylt dy„ — 2 dyj (5.17.10)
в) Ум = е~*, dyu = — yudx\ (5.17.11)
Г) У1 = У 2-, (5.17.12)
д) Ун =* sin y3, dyu — cos y3 dy3, dyu « j/18 dy3,
dyis ~—yiidy3', (5.17.13)
Рис. 5.17,1, Структурные схемы частей решения.
178
е) У is = 1 /Уз, dy 1S = — (11 yl) dy3,
У и = — ЧУз = —У i3, dyw = — 2y13dyi3,
Уго^“ — 2?/1з> dyi0 = 2dy 13,
dyi» = У so dy 1з, dy13 — y13 dy3,
ж) УзУ^~У1о< УиУ1 = У12>
УиУз~У15> У2У1з~У1б>
diJio = Уз dyt + yi dy3, dylt = yn dy^ 4- yt dyllt
dyi5 = Уи dy3 + y3 dylt, dyle = y3 dy13+y13 dy2.
(5.17.14)
(5.17.15)
Этап 3. Составление общей структурной схемы решения. Общую
структурную схему построим по формулам, приняв во внимание
структуры рис. 5.17.1. Получившаяся структурная схема изображена
на рис. 5.17.2. Как видно из схемы, интегрирующая среда состоит
лишь из интеграторов и сумматоров.
Рис. 5.17.2. Структурная схема цифровой интегрирующей среды.
179
5.18. Заключение
1. Функционирование субсистем со структурами последователь-
ностного типа может быть описано прикладными уравнениями,
соответствующими таблицам состояний.
2. Уравнения входов запоминающих элементов получаются сов-
местным решением прикладного и характеристического уравнений.
Процедура такого совместного решения существенно упрощается
при использовании словарного метода, позволяющего производить
параллельный обзор и анализ вариантов логического проектиро-
вания.
3. Проверка прикладных уравнений на совместимость с основны-
ми характеристическими базисами позволяет упростить структуру
интегральных субсистем и оценить целесообразность использова-
ния различных, в том числе «нетрадиционных» характеристических
базисов.
4. На основе субсистемы простого сдвигового регистра может
быть получено большое число разновидностей структур счетчиков.
5. Последовательностные субсистемы регистров и счетчиков
являются структурами широкого применения, воплощаемыми в виде
СИС и БИС.
6. Типичными БИС являются наращиваемые структуры полупро-
водниковой памяти, образующие элементную базу четвертого поко-
ления устройств обработки информации.
7. Технологии БИС отвечают также однородные вычислительные
среды. Круг задач, решаемых на основе сред, в частности цифровых
интегрирующих сред, достаточно широк, и структурные схемы удоб-
ны для придания системам принципиально новых функций (адапта-
ция, живучесть и т. д.).
Вопросы для самопроверки
1. Составьте таблицу состояний, прикладные уравнения и разно-
стные карты последовательностной схемы, периодически повто-
ряющей комбинацию двоичных эквивалентов чисел
5, 7, 11, 4, 1 5, 7 ...
I цикл II цикл
2. Проведите синтез структуры синхронных двоично-десятичных
счетчиков на триггерах в известных Вам характеристических
базисах.
3. Проведите синтез структуры синхронных двоично-десятичных
счетчиков на D-, Т-, JK-, DV-триггерах.
4. Проведите синтез простого сдвигового регистра на JK- и DV-
триггерах.
180
5. Проведите синтез сдвигового регистра на JK- и DV-триггерах
с параллельным вводом и последовательной выдачей данных.
6. Проведите синтез счетчиков на 5 и 10 на основе простого сдви-
гового регистра.
7. Проведите синтез счетчика на трех JK-триггерах, выдающего
только нечетные числа в возрастающей последовательности.
Уравнения входов максимально упростите.
8. Приведите примеры последовательностных субсистем.
9. Опишите работу и приведите структурную схему цифрового
интегратора, работающего по формуле прямоугольников.
10. Опишите работу субсистем полупроводниковых ОЗУ.
11. Какие виды запоминающих элементов и устройств Вы знаете?
12. Приведите классификацию БИС ОЗУ.
13. Сравните динамические и статические запоминающие элементы
на основе МДП-структур.
14. Как построить схемы управления матрицами памяти при ис-
пользовании статических и динамических ячеек.
15. Составьте структурные схемы ЦИМ для вычисления функций
th = /<№ 4- еол, у2 = sin х + (1/х).
16. Составьте структурные схемы ЦИМ для решения уравнений:
а) ух = х2, у2 — е~кх;
б) хе~х — sin у;
в) (cPyldx2) + у cos х ф- х = 0.
17. Составьте полный граф, отображающий переходы (в том числе
из нештатных состояний) счетчика на 5 на основе простого
регистра.
18. Синтезируйте счетчик на 9 на основе простого сдвигового реги-
стра и покажите переходы из нештатных состояний.
Список литературы
1. Фистер М. Логическое проектирование цифровых вычислительных машин.
Пер. с англ. Под ред. В. М. Глушкова. Киев, «Техника», 1964.
2. Smith В. М. Remapping techniques trades for flip-flop. —«EDN», 1971,
v. 16, № 10, Ch6—CI19.
3. Lagemann K. Das DV flipflop, ein neuartiges shaltglied und seine vorzuga
gegenuber dem JK-flipflop. —«Elektron. Rech.», 9 (1967), H. 1, S. 9—16.
4. Designing with TTL integrated circuits. Ed. by R. L. Morris, J. P. Miller.
McGraw-Hill, Book, Co, 1971.
5. Hnatek E. R. A user’s handbook of integrated circuits. New York, Wiley,
1973.
6. Semiconductor memory design and application. Ed. by R. F. Sawyer. New
York, McGraw-Hill Book Co., 1973.
7. Каляев А. В. Теория цифровых интегрирующих машин и структур. М.,
«Сов. радио», 1970.
8. Математическая теория дифференциального анализатора. — В кн.: Ра-
боты по теории информации и кибернетике. К- Шеннон. Пер. с англ. М,
ИЛ, 1963.
181
9. Еврепиов Э. В., Прангишвили И. В. Цифровые автоматы с настраиваемой
структурой (однородные среды). М., «Энергия», 1974.
10. Гинковер А. С.. Колосанов В. А., Курышев Г. Л. МНОП-элемент памяти
с монополярной перезаписью. — «Микроэлектроника», 1975, т. 4, вып. 5,
с. 401—408.
И. Miilman J., Halkias С. С. Integraded electronics: analog and digital cir-
cuits and systems. McGraw-Hill, Book Co, 1972.
12. Carr W. N., Mize J. P. MOS/LSI design and application. McGraw-Hill,
.1972.
13. Penney W. M., Lau b. MOS integrated circuits. New York, Van Nostrand,
1972.
14. Lenk J. D. Handbook of logic circuits. Virginia, Reston Publishing, 1972.
15. Oberman R. M. Gateless Johnson counter with odd cycle length. — «Elect-
ron. Engng», 1975, v. 47, № 568, p. 29.
16. Алексенко А. F., Аитонишкис А. А., Еремин С. А., Каляев А. В., Ма-
каревич О. Б., Мышляев В. H. МДП — интегральные схемы серии К502.
— «Электронная промышленность», 1974, № 10, с. 30—34.
17. Жаркова Л. Е., Савельев В. С,, Сливицкий Ю. А. Контроль полупровод-
никовых ЗУ. — «Электронная промышленность», 1975, № 8, с. 78—81.
18. Валиев К. А., Литвак В. Н., Минин Е. С., Орлов Б. В. Методы контроля
полупроводниковых ОЗУ.—«Электронная промышленность», 1974, № 7,
19. Контарев В. Я., Неклюдов В. А., Щетинин Ю. И. Биполярные ПЗУ
типа ТТЛ. — «Электронная промышленность», 1974, № 7, с. 21—24.
20. Алексенко А. Г., Онищенко Е. М. Морфологический анализ больших ин-
тегральных субсистем памяти на биполярных транзисторах — «Микро-
электроника», 1975, т. 4, вып. 2, с.107—117.
Глава 6
«Интегрализуемые» цепи с разностными
преобразователями и методы их логического
проектирования
Как уже указывалось в гл. 2, цифровые структуры, применяе-
мые в устройствах обработки информации, по характеру используе-
мых сигналов делятся на потенциальные, импульсные, импульсно-
потенциальные (см., например (11). В транзисторной схемотех-
нике прошлых лет наибольшее распространение получили импуль-
сные и импульсно-потенциальные системы элементов. Внедрение
в аппаратуру серий ИС с потенциальными ЛЭ вытеснило другие
цифровые структуры. Разработки [2, 3] показали, однако, возмож-
ность нового этапа развития импульсно-потенциальных систем на
базе интегральных асинхронных разностных преобразователей
(РП).
Такие РП формируют импульсные сигналы при заранее опреде-
ленных видах переключений входных булевых переменных. Дли-
тельность выходного импульса синхронных РП определяется пара-
182
метрами их компонентов, обеспечивающих задержку прохождения
сигналов**.
Настоящая глава, посвященная теории цепей с интегральными
РП, содержит описание методов их логического проектирования.
В ней приведены примеры построения и описан вариант асинхрон-
ного РП ТТЛ-типа. Показано также, что использование РП может
приводить к упрощению логических схем и топологии и обеспечи-
вать выигрыш по основным показателям субсистем.
6.1. Разностные преобразователи
Рассмотрим булеву переменную х, которая может отвечать двум
значениям: логическому 0 (низкий уровень напряжения) и логи-
ческой 1 (высокий уровень). Два возможных варианта изменения
х соответствуют переключению от 0 к 1 (обозначается Дх или а)
или от 1 к 0 (обозначается Vx или 0). Переключение Sx = Дх 4- Vx
соответствует переходу переменной х от 1 к 0 или наоборот. Отметим
следующие очевидные свойства разностных операторов одной пе-
ременной:
1) vl=0, \70-=0, Д1 = 0, ДО —0;
2) кх\/х — 0;
3) д х=vx> Vх — Д*;
4) 6х = 6х;
5) 6(Дх) = (бА: ПрИ Л = 1,
( 0 при К — 0.
Свойства операторов двух и более переменных описаны в [6, 7].
Введем разностный оператор d [2, 4], символизирующий формиро-
вание импульсных сигналов из перепадов напряжений и отвечающий
обозначениям, показанным в табл. 6.1.1.
ТАБЛИЦА 6.1Д
Обозначения импульсно- потенциальных функций Вид переключений на входе РП Полярность импульса на выходе РП
1'313 II и Дх Vx Отрицательная
II 11 Сц л. * 1 Дх Vx Положительная
*’ В синхронных РП в качестве элемента задержки используются D-
триггеры или регистры сдвига, поэтому длительность выходного импульса
определяется периодом тактовых импульсов. Асинхронные РП по сравнению
с их синхронными прототипами отличаются простотой структур и потребляют
меньшую мощность.
183
С помощью введенных операторов можно описать логическое
функционирование РП, реализующих преобразования
J1 = xx' = Ах(Ах)' = va: + (Ax)' — dx, (6.1 1)
J3 =3: + х' = Ax + (Ах)' = Ах (Vх)' = dx, (6 1.2)
Ja = xx' = Дх(Дх)'= Ax-l-(vx)' —dx, (6 1.3)
Л = х + (х)' = v* + (ух)' = Ах (ух)'=dx, (6.1.4)
Рис. 6.1.1. Четыре варианта конфигурации РП для образования импульсно-по-
тенциальных функций с операторами перехода:
а — г — структурные схемы с элементами задержки; д — з — временные диаграммы; и
м — условные обозначения.
где (Ух)', (Ах)' обозначает сдвиг перепадов переменной х вправо по
шкале времени на 1т.
Выражениям (6.1.1) — (6.1.4) отвечают четыре основных вариан-
та РП*' с цепями задержки (рис. 6.1.1, а — г) и временные диаг-
раммы, изображенные на рис. 6.1.1, д — з. На рис. 6.1.1, и — м
показаны логические символы, соответствующие dx, dx, dx, dx*.
* Параллельное соединение РП позволяет реализовать дизъюнкцию
импульсов, например, функции вида Js = dx1 + dx2 + ... + dxn.
184
Введение в структуры РП функциональных входов позволяет
учитывать дополнительные условия формирования выходного им-
пульса, что в конечном счете значительно упрощает структуры циф-
ровых устройств, сокращая количество логических элементов.
Формы логических условий, накладываемых функциональными
входами, могут быть разнообразными. Некоторые простейшие ст-
руктуры РП с функциональными входами и их условные обозначе-
Ij=x(V+x)'=x(Vx)’= Vdx
Д= Wx'+x = Wx'x = Wdx
г
= Wx'x = Wdx
Рис. 6.1.2. Четыре варианта конфигураций РП, содержащих логические входы:
о — г — структурные схемы с элементами задержки; д—-з — условные обозначения.
=(v+x]'x=Vx'x=Vdx
W = WjWz...W)1
ния показаны на рис. 6.1.2. Эти структуры реализуют импульсно
потенциальные функции
l^Vdx, (6.1.5)
l2 = Vdx, (6-1.6)
/3=Йг, (6.1.7)
/4 = Wdx. (6.1.8)
В выражениях (6.1.5) — (6.1.8)
V = V, + V2 + ... + Vn, (6-1.9)
1Р= (6.1.10)
Принято также, что V" = V, W' = I?7, т. е. что смена логических
значений управляющих (функциональных) входов Vlt 2> •••» Рп
185
или IPjlPg, Wn не может происходить одновременно с переключе-
нием переменной х под знаком оператора.
Таким образом, РП, реализующие операторы перехода, сравни-
вают значение потенциального сигнала на управляющем входе х
в момент времени t со значением сигнала в предыдущий момент
времени и при выполнении заданных логических условий на функ-
циональных входах вырабатывают на выходе сигналы, несущие ин-
формацию о смене значения управляющего сигнала.
6.2. Варианты схемотехники интегральных РП
Основным требованием к интегральным РП является их совме-
стимость с соответствующими цифровыми ИС потенциального типа.
Приведем примеры схемотехнических решений РП для основных
цифровых базисов ИС*).
Рис. 6.2.1. Схемотехнические варианты РП в базисах:
а —РЕТЛ; б — ТТЛ; в — ТЛЭС; г - МДПТЛ.
Резистивно-емкостная транзисторная логика (РЕТЛ). Для ИС
РЕТЛ целесообразно использовать РП, представляющий ДС-цепь
с диодными функциональными входами. Один из возможных вариан-
тов схемы РП для РЕТЛ (рис. 6.2.1, а) реализует функцию Ia,
*’ Условимся основными считать структурные варианты, имеющие на
выходе элементы НЕ—ИЛИ, НЕ—И; такие цепи легче воплощаются извест-
ными схемотехническими методами.
186
если считать IT «= U. Номиналы используемых в РП конденсаторов
имеют ту же величину, что и в схемах РЕТЛ, что обеспечивает их
технологическую совместимость при интегральном исполнении.
Транзисторно-транзисторная (ТТЛ) и диодно-транзисторная
(ДТЛ) логика. Один из возможных вариантов РП в ТТЛ- и ДТЛ-ба-
зисах показан на рис. 6.2.1, б [3]. Это включение реализует функцию
/3, т. е. формирует отрицательный импульс из отрицательного пере-
пада на операторном (тактовом) входе х при условии, что на все уп-
равляющие входы ....... Wn поданы единицы.
Внутренняя задержка в схеме обеспечивается соответствующей
последовательностью переключения транзисторов. Элемент реа-
лизуется по той же технологии, что и микросхемы ТТЛ- и ДТЛ-типа.
Транзисторная логика с эмиттерной связью (ТЛЭС). Схема РП
в ТЛЭС-базисе, показанная на рис. 6.2.1, в, реализует функцию
/2. Внутренняя задержка в схеме достигается включением диода,
обеспечивающего формирование импульса требуемой длительности
ва счет накапливаемого заряда.
МДП-транзисторная логика (МДПТЛ). Вариант РП для схем
МДПТЛ, реализующий импульсно-потенциальную функцию /4 при
W = U, представлен на рис. 6.2.1, г.
Приведенные примеры иллюстируют широкие схемотехнические
возможности реализации различных вариантов интегральных РП
для схем любого типа логики.
6.3. Требования к временным соотношениям в РП
и условия их совместной работы с бистабильными
ячейками
Для нормального функционирования РП с ИС потенциального
типа необходимо выполнение ряда требований к входным и выход-
ным сигналам РП.
1. Длительность фронта управляющего перепада на входе РП
не должна превышать некоторой предельно допустимой величины
/фмакс, определяемой компонентами электрической схемы РП. По-
этому при проектировании РП необходимо обеспечить такое сочета-
ние параметров компонентов схемы, чтобы величина /фмякс значи-
тельно превосходила длительности фронтов управляющих перепа-
дов, от которых должен работать РП в реальных цифровых устрой-
ствах.
2. Длительность импульса /и, формируемого на выходе РП,
должна быть достаточной для переключения цепей, используемых
совместно с РП в цифровых устройствах. Величина ta определяется
параметрами компонентов, обеспечивающих внутреннюю задержку
при переключении РП.
Так как РП предназначены главным образом для управления
различными триггерными схемами, то при их проектировании необ-
ходимо обеспечить длительность выходного импульса /И>/Имин>
187
гДе ta мин — минимальная длительность импульса, переключающего
триггер.
Совместная работа РП и простой БЯ. Рассмотрим работу конъ-
юнктивной БЯ, которая управляется отрицательными импульсами,
поступающими на входы Л и f2 (рис. 6.3.1). При этом одновременная
подача нулевого уровня напряжения на Д и f2 запрещена, так как
это приводит к неопределенности в работе ячейки; иными словами,
требуется выполнение условия
(6.3 1)
Рис. 6.3.1. Конъюнктивная БЯ,
управляемая отрицательными
импульсами ft и /г. формируе-
мыми РП.
Рис. 6.3.2. Совместная работа
конъюнктивной БЯ и несколь-
ких РП.
Конъюнктивная Б Я может работать совместно с РП, формирующими
на выходе отрицательные импульсы 1Х и /8 (рис. 6.3.2, табл. 6.1.1,
см. также рис. 6.1.1, к, л и 6.1.2, д, ж).
Аналогично из
= 0 (6.3.2)
могут быть записаны условия совместимости РП с дизъюнктивной БЯ
(рис. 4.2.4); выполнение (6.3.2) исключает одновременную подачу
на ее входы сигналов /й/4 =11.
Дизъюнктивная БЯ может работать совместно с РП, формирую-
щими на выходе положительные импульсы /2 и /4 (табл. 6.1.1,
рис. 6.1.1, к, м и рис. 6.1.2, е, з).
6.4. Интегральный РП в ТТЛ-базисе
В цепи интегрального РП 1ЖЛ341 (рис. 6.2.1, б) используют-
ся два транзистора. Много эмиттер ный транзистор 77 выполняет
операцию конъюнкции входных переменных, а Т2 — операции за-
прета и инверсии. Требуемая задержка сигналов в схеме обеспечи-
вается соответствующей очередностью переключения транзисторов
Т1 и Т2, которая задается разными уровнями напряжения, пода-
188
ваемыми на их базы: на базу Т1 через резистор R1 подано опорное
напряжение Ео, на базу Т2 через R2 — напряжение Е.
Работа РП иллюстрируется временными диаграммами на
рис. 6.4.1. При низком потенциале на тактовом входе х =
= U° ~ 0 и высоких потенциалах на логических входах £вхл =
= U1 « Е транзистор Т1 насыщен, для чего необходимо обеспечить
выполнение условия
/бА>/м, (6.4.1)
где
= (6.4.2)
/1(1 = (£- U°)/Rt. (6.4.3)
При этом напряжение на кол-
лекторе Т1 (базе Т2)
UK1 = U° + £/вя1 < U3B + 1Л
(6.4.4'
т. е. недостаточно для отпира-
ния транзистора Т2. Транзис-
тор Т2 закрыт, и на выходе РП
поддерживается высокий по-
тенциал
(Дых —£—/н R3, (6.4.5)
t
Рис. 6.4.1. Временные диаграммы для
РП в ТТЛ-базисе.
где /„ —ток, отбираемый от РП
нагрузкой (ТТЛ-элементами).
При подаче высокого потенциала на тактовый вход (7ВХТ =
= U1 > Ео транзистор Т1 запирается. Транзистор Т2 при этом
может быть закрыт, если
Ul>E~U3B,
либо открыт и насыщен, если
£2^62 > 7К21
где
/С2 = (Е - U30 - U*)/R^
— (Е — LR)/RS —
(6.4.6)
(6.4.7)
(6.4.8)
(6.4.9)
При выполнении условия (6.4.4) на выходе РП сохраняется вы-
сокий потенциал б/ВЫх- Однако на практике для более надежной
работы РП целесообразно обеспечить выполнение условия (6.4.7).
При этом выходной потенциал несколько снижается и на промежу-
точном уровне устанавливается
£ вых пр — £ кн2 — /н R3-
(6.4.10)
189
Этот случай, в частности, имеет место, когда импульсы на тактовый
вход РП поступают от ТТЛ-элемента, для которого
Ur^E-2Us0. (6.4.11)
При подаче на тактовый вход отрицательного перепада напря-
жения от U1 до U° транзистор Т2 оказывается в режиме насыщения
до тех пор, пока не откроется транзистор Т1. Выходной потенциал
в течение этого промежутка времени поддерживается низким
t/u = и° + (6.4.12)
Условие насыщения Т2 имеет следующий вид:
l(£ - UM -67°)//? 21 В2 > [(£- Z7°)/7?3] + /*, (6.4.13)
где — ток, отдаваемый нагрузкой (ТТЛ-элементами) в РП.
Спустя некоторое время транзистор Т1 открывается, после чего
Т2 выходит из режима насыщения и запирается. Выходной потен-
циал возрастает, стремясь к высокому уровню Wbix.
Таким образом, рассматриваемая схема РП в ТТЛ-базисе фор-
мирует отрицательный импульс /3 из отрицательного перепада на-
пряжения на тактовом входе; если при этом на один из логических
входов подан низкий потенциал 1/°, то при любом потенциале на
тактовом входе транзистор Т1 насыщен, Т2 заперт и на выходе под-
держивается постоянный высокий потенциал т. е. выходной
импульс не формируется. Формулы для расчета параметров интег-
ральных РП в ТТЛ-базисе и переходные процессы в таких цепях
подробно описаны в [3]. Оказывается, что в достаточно широком диа-
пазоне длительность спада тактового импульса не оказывает влияния
на работоспособность РП.
6.5. Анализ последовательностных структур с РП
Логическое проектирование импульсно-потенциальных цепей
с РП основано на использовании модифицированных таблиц перехо-
дов (см. например, [2]). Модифицированную таблицу переходов
одного из вариантов триггера с РП можно построить, проведя ана-
лиз структуры такого типа.
Пример: необходимо установить закон логического функциони-
рования триггерной цепи, изображенной на рис. 6.5.1. Анализ цепи
проведем в несколько этапов.
Этап 1. Нахождение РП и их преобразование. Штриховыми
линиями на рис. 6.5.1 выделим БЯ и цепи РП. Как видно из
рис. 6.5.1, для управления БЯ использованы две симметричные
конфигурации с одним общим инвертором. Обратившись
к рис. 6.1.2, найдем структуру РП (рис. 6.1.2, в), аналогичную ис-
следуемой цепи и образующую импульсно-потенциальную функцию
190
/s == Wdx. Как видно из рис. 6.5.1, симметричные конфигурации
входной цепи отвечают функциям
= (6.5.1)
V.2 = B + Q = BQ. (6.5.2)
Правые части равенств (6.5.1) и (6.5.2) преобразованы так, что
в соответствии с (6.5.1) и (6.5.2) на входы РП поданы пары пере-
Рис. 6.5.1. Анализируемая последовательностная структура с элементами за-
держки.
менных AQ и BQ, что соответствует взаимной замене симметричных
проводов обратной связи, по которым на выходы с выхода исследуе-
мой цепи поступают логические сигналы Q и Q (рис. 6.5.2).
Этап 2. Составление импульсно-потенциальных функций анали-
зируемой цепи. Из рис. 6.5.2 для верхнего и нижнего плеча иссле-
дуемой цепи можем получить
Л=/з = Лхс(Ср, (6.5.3)
*2 = /з = К.гхс/Ср, (6.5.4)
где Ft — A, F2 — В.
Этап 3. Проверка совмести-
мости РП и БЯ- Импульсно-
потенциальные функции (6.5.3)
и (6.5.4), управляющие работой
конъюнктивной БЯ (Л = fl,
условию (6.3.1); иными словами,
Рис. 6.5.2. Структура, полученная из
рис. 6.5.1 и содержащая РП.
з = /г), должны удовлетворять
требуется выполнение
/з + /з=/. (6.5.5)
Подставив в (6.5.5) выражения (6.5.3) и (6.5.4), получим
x + x-f-yl-f-S-f- dC р = I, (6.5,6)
что и требовалось проверить.
191
Этап 4. Составление таблицы переходов. При составлении моди-
фицированной таблицы переходов последовательных цепей с разно-
стными схемами используют следующие правила [2].
I. Переходы последовательной цепи из одного внутреннего со-
стояния в другое обозначают стрелками (так называемые обязатель-
ные переходы, осуществляемые при определенных комбинациях
входных переменных и при смене логического значения переменной
под знаком оператора d).
2. Переходы внутри строк (т. е. не совпровождаемые изменением
внутренних состояний), не соединенные стрелками или соединенные
частями стрелок, могут обоз-
начать так называемые запре-
щенные переходы.
3. Переходы внутри столб-
цов (сопровождаемые измене-
нием внутренних состояний),
не соединенные стрелками или
соединенные частями стрелок,
считаются запрещенными.
4. Часть запрещенных пере-
ходов, возникновение которых
на переходов анализируемой цепи.
не приводит к изменению со-
стояния последовательностной схемы, можно считать безразличными
и доопределять, исходя из соображений удобства минимизации.
5. Наконец, запрещенные переходы, которые невозможны по
условиям, налагаемым на логическое функционирование схемы, мож-
но также считать нештатными и доопределять так, чтобы мини-
мизировать структурную схему проектируемого автомата.
В соответствии с приведенными выше правилами составим таб-
лицу переходов, считая аргументами переменные Flt F2 и Ср, а функ-
цией — величину Q = X. Поскольку внутренние состояния, не под-
чиняющиеся выражениям Y = X, мы будем считать невозможными,
модифицированная таблица переходов для импульсно-потенциаль-
ных функций /з и /з окажется состоящей из двух строчек
(рис. 6.5.3). Стрелками на рис. 6.5.3 показаны значения импульс-
но-потенциальных функций Л = /з и Д, = /з, отображающие соот-
ветствующие переключения триггерной цепи. Поскольку среди пе-
реходов, показанных на рис. 6.5.3 стрелками, не оказалось ни одного
безразличного перехода, все обозначенные переходы являются обя-
зательными для импульсно-потенциальных функций /з и /3.
Этап 5. Обсуждение результатов анализа. Из рис. 6.5.3 видно,
что таблица истинности анализируемого устройства отображает
работу синхронного триггера, который реализует характеристи-
ческое уравнение JK-типа при условии, что
J = Л и К = Fit (6.5.7)
а синхронизирующий (тактовый) сигнал в схеме символизирует
смену значений переменной Ср (т. е. переход Ср от 1 к 0).
192
Преобразования в эквивалентные цепи с другими БЯ. Запишем
выражения для конъюнктивной БЯ в терминах
Q-h~x,
P=Q = fax,
(6.5.8)
(6.5.9)
согласующихся с рис. 4.2.1, 6.5.1, 6.5.2.
Преобразовав (6.5.8) и (6.5.9) по теореме де Моргана, получим
P=f, + x, (6.5.10)
Q = f2+x. (6.5.11)
Но согласно уравнениям дизъ-
юнктивной ячейки и обозначе-
ниям рис. 4.2.4 при ¥ = X
найдем
P = fs + x, (6.5.12)
Q = f$ + х. (6.5.13)
Откуда
Рис. 6.5.4. Цепь, приведенная к дизъ-
юнктивной БЯ.
Попарно сравнив выражения (6.5.14), (6.5.15) и (6.5.3), (6.5.4),
получим
^8== д = /^Ср, (6.5.16)
fi=l'^F2xdCp. (6.5.17)
Импульсно-потенциальные функции (6.5.16) и (6.5.17) соответствуют
РП рис. 6.1.2, з.
Поскольку f8 и связаны с и f2 соотношениями (6.5.14) и
(6.5.15), условие А + /2 = 1 автоматически гарантирует совмести-
мость выражений (6.5.16) и (6.6.17) с дизъюнктивной БЯ-
Действительно, преобразовав Д + /2 = 1 по теореме де Моргана,
найдем fgfs = 0. Полученная структура JK-триггера с дизъюнктив-
ной БЯ показана на рис. 6.5.4.
6.6. Триггерные цепи с РП
Синтез RS-триггера на основе РП. Модифицированная таблица
такого триггера должна содержать два обязательных перехода
(на рис. 6.6.1, а такие переходы показаны стрелками и соответству-
ют переключению dC из С = 1 в состояние С = 0). Эти переходы
описывают импульсно-потенциальные функции /з и /з. управляю-
щие БЯ (Для определенности будем считать, что используется дизъ-
юнктивная БЯ).
7 Зак. 1069 193
Обязательные переходы (рис. 6.6.1, о) соответствуют следующим
импульсно-потенциальным функциям:
I< = RSCP (6.6.1)
(при X = Q = 1 происходит установка Q в 0);
/;=7?SCp (6.6.^
(при X = Q = 0 происходит установка Q в 1).
а — показаны лишь обязательные переходы; б—показаны обязательные, безразличные и
неиспользуемые переходы.
С целью минимизации функций /£ и /4 обозначим штриховыми
стрелками безразличные переходы
746 = RSdCp (X = Q = 0), (6.6 3)
а — для переключения из х=1 в х—0; б—для переключения из х=0 в х—1.
Неиспользуемые переходы при переключениях dCp, соответствующих
/?5 = 11,на рис. 6.6.1, б изображены штрих-пунктирными стрел-
ками. Окончательный вид модифицированной таблицы переходов
показан на рис. 6.6.1, б.
Конъюнкции, отвечающие неиспользуемым переходам RSdCpt
могут быть включены как в состав импульсно-потенциальной функ-
ции Z4, так и в состав функции Ц. Карты минтермов /' и 7" для коэф-
фициентов при dCp, соответствующие обязательным, безразличным
и неиспользуемым переходам, изображены на рис. 6.6.2. После до-
194
определения таких карт произведем считывание функций Г, I" и
получим Г = R, Г = S. Таким образом,
Ц = RdCp, K=S dCp. (6.6.5)
Структурная схема RS-триггера, отвечающая (6.6.5), изображе-
на на рис. 6.6.3 и соответствует
f3 = SdCp, (6.6.6)
Л = RdCp. (6.6.7)
Рис. 6.6.3. RS-триггер с РП—резуль-
тат синтеза
Рис. 6.6.4. RS-триггер с РП—вариант
с конъюнктивной БЯ.
Преобразования к БЯ другого вида. Из (6.5.14) и (6.5.15) по-
лучим
fl=SdC^, (6.6.8)
f2=RdC; (6.6.9)
и структуру, изображенную на рис. 6.6.4.
<2 — показаны лишь обязательные переходы; б показаны обязательные, безразличные
переходы.
Синтез JK-триггера на основе РП. Модифицированная таблица
JK-триггера содержит четыре обязательных перехода (на
рис. 6.6.5, а показаны стрелками). Предполагается по-прежнему,
что тактовый импульс символизируется переключением dCp.
Безразличные переходы показаны на рис. 6.6.5, б штриховыми
стрелками. Карты минтермов для Г и представляющих собой
7* 195
коэффициенты при dCp в выражениях для импульсно-потенциальных
функций Гц и I'i, изображены на рис. 6.6.6. После доопределения и
считывания нетрудно найти
/з= /' dCp— JxdCp (установка в х = 1), (6.6.10)
— I"dCp — KxdCp (установка в х = 0), (6.6.11)
откуда из (6.5.14) и (6.5.15) получим
= = JxdCp( (6.6.12)
f2 = /7 = /(IdC7 (6.6.13)
Рис. 6.6.6. Карты Карно для булевых коэффициентов в выражениях импульс-
но-потенциальных функций:
с —- для переключения нз х—1 в х=0; 6 — для переключения из х—0 в х=1.
Рис. 6.6.7. Модифицированные таблицы переходов (в, г) и карты Карно (д, е)
булевых коэффициентов в выражениях для импульсно-потенциальных функ-
ций:
а, в, г, — для D-триггера; б, д, е — для Т-триггера.
Выражения (6.6.10) — (6.6.13) соответствуют уже изученным ранее
конфигурациям рис. 6.5.2 и 6.5.4 при J = Fx, К = F2.
Синтез триггерных D- и Т-цепей с РП может быть проведен опи-
санным выше методом для обеих разновидностей БЯ. Наличие так-
196
тового импульса закодируем переходом dCp тактовой переменной —
Ср. Запишем выражения функций, описывающие положительные
импульсы, подаваемые на управляющие входы дизъюнктивной БЯ,
/4 = I'dCp (для установки в х — /), (6.6.14)
/4 = I"dCp (для сброса кх =0). (6.6.15)
Модифицированные таблицы переходов для триггерных D- и
Т-цепей приведены на рис. 6.6.7. Обязательные переходы изобра-
жены сплошными линиями, а безразличные — штриховыми. Карты
Карно рис. 6.6.7, в — е попарно соответствуют таблицам
Рис. 6.6.8. Синхронный D-триггер
с РП.
Рис. 6.6.9. Синхронный Т-триггер.
рис. 6.6.7, а, б, и позволяют определять выражения импульсно-
потенциальных функций, управляющих дизъюнктивной БЯ:
для D-триггера
= /4 = DdCp, f3 = /4 — DdCp, (6.6.16)
т.е. I" = D, Г = D; (6.6.17)
для Т-триггера ti = ri=TxdCp, f3= l't = TxdCp, (6.6.18)
т.е.
/" = Тх, Г = Тх. (6.6.19)
Соответственно для D-триггера на основе конъюнктивной БЯ
из (6.5.14) и (6.5.15) получим (рис. 6.6.8)
f^f^DdC;, (6.6.20)
— ft — DdCp. (6.6.21)
Аналогично для Т-триггера найдем (рис. 6.6.9)
t^TxdCp, (6.6.22)
f2=TxdCp. (6.6.23)
197
6.7. Цифровые субсистемы на основе РП
Начнем с примера, иллюстрирующего использование модифици-
рованных таблиц переходов для синтеза последовательностных
структур с РП. Пусть необходимо спроектировать регистр, в котором
сдвиг информации реализуется при переключении dCp тактовой
переменной с Ср = 1 на Ср = 0. Для нахождения структуры та-
Рис. 6.7.1. Модифицированная таблица (а) и карты Карно (б. в) для разряда
регистра.
Рис. 6.7.2. Фрагмент регистра — про-
межуточный результат синтеза.
кого регистра выделим два его разряда; будем предполагать, что при
наличии перехода dCp в разряде 0 записывается логическое значе-
ние Q'!-1 предыдущего разряда. Модифицированная таблица пере-
ходов такого двухразрядного регистра показана на рис. 6.7.1, а.
Сплошные стрелки на рисунке отображают обязательные, а штрихо-
вые стрелки — безразличные переходы. На основании таблицы
строим карты минтермов (рис. 6.7.1, б, в) функций, описывающих
появление положительных им-
пульсов на входах дизъюнктив-
ной БЯ:
f^I[ = I'dCp, fi==I<=r'dCp.
Используя модифицированную
таблицу переходов и карты
(рис. 6.7.1), получаем
fs=/4 = Q"-1 dCp, (6.7.1)
f4= Д = <2«-МСР, (6.7.2)
откуда
h = h=Qn-'dCp, (6.7.3)
/2^74=^^, (6.7.4)
что соответствует цепи, пока-
занной на рис. 6.7.2.
Дополнив структурную схему цепью сдвига чисел в противопо-
ложную сторону и произвольно увеличив количество разрядов,
можно получить структуру (рис. 6.7.3) двухстороннего регистра.
Аналогичным методом могут быть построены другие цифровые суб-
системы.
198
Рис. 6.7.3. Три разряда регистра с двусторонним сдвигом—окончательный ре-
зультат синтеза.
Сигнал счета-
Рис. 6.7.4. Комбинированный регистр счета и сдвига на потенциальных
ТТЛ-элементах.
Рис. 6.7.5. Комбинированный регистр счета и сдвига на основе РП ТТЛ.
199
Сравнение показателей цифровых структур потенциального типа
___________с показателями структур на основе РП
транзи< сторон 20 14 СЧ 00 со —
Вариант
Наименование цифрового узла JK-триггер Счетчик двоичный, асинхрон- ный, реверсивный (одни раз- ряд)
tD СЧ СО г- o oo co — о 00 co —«
<ClQ <CiO < U3
•s P-s
й 5 НЫ HIT LOH
co ro
ф <D S
га C_>
0) О
BS d S K реве фни Ц1Ч
E ex d co cc co ига анн ига
Cx и га рз
GJ d gj H d u к о ч g р. о к
И 25 CX CO s ж м
S н н ГО s s го
tr CJ £X «о о-
GJ IX К 2 В
p <L> S С 2 к
(J’S p. 4 Е ч
о в- с
(J
Примечание, Вариант А—на основе потенциальных ИС ТТЛ; вариант Б — с применением ТТЛ РП,
200
На рис. 6.7.4 и 6.7.5 представлены структуры комбинированного
регистра счета и сдвига, построенные на базе типовой серии потен-
циальных элементов ТТЛ и с применением РП ТТЛ. Выигрыш,
достигаемый при использовании РП для построения цифровых
устройств, иллюстрируется табл. 6.7.1. Изтабл. 6.7.1, содержащей
сравнительные характеристики триггера и субсистем, видно, что по
сравнению с обычными структурами потенциального типа при-
менение интегральных асинхронных РП обеспечивает выигрыш по
Рис. 6.7.6. Зависимость длительности импульса, формируемого на выходе
РП ТТЛ, от изменения напряжения питания (а), емкости нагрузки (б) и ок-
ружающей температуры (в):
—-----экспериментальные данные; ------ теоретические.
потребляемой мощности в 30—45% при уменьшении интегрирован-
ной резистивности на 50—70% и числа компонентов и внутрен-
них контактов в 1,5 раза.
Возможность использования РП в ТТЛ-базисе (рис. 6.2.1, б)
как формирователей импульсов иллюстрирована графиками, изобра-
женными на рис. 6.7.6.
6.8. Заключение
1. Использование интегральных разностных преобразователей
как основы для построения ИС последовательностного типа позво-
ляет упростить структуры и достичь выигрыша по ряду их основных
показателей (потребляемая мощность может быть уменьшена на
30—45% при уменьшении интегрированной резистивности на 50—
70% и общего числа компонентов в 1,5 раза).
2. РП реализуемы во всех основных базисах и могут быть сде-
ланы полностью совместимыми с современными сериями цифровых
ИС. При этом схемотехнические возможности выпускаемых в на-
стоящее время цифровых ИС могут быть существенно расширены
дополнением номенклатуры серий соответствующими типами РП.
Например, рассмотренная выше ТТЛ-конфигурация ИС РП успешно
используется для реализации запоминающих элементов с любым
законом функционирования, в том числе триггеров и субсистем
с улучшенными показателями.
3. Проектирование цепей с РП может осуществляться как с по-
мощью модифицированных таблиц переходов, так и более общим
201
операторным методом. При этом булевы выражения, описывающие
последовательностные цепи, управляемые перепадами напряжений,
непосредственно интерпретируются в виде структурных схем [4,7].
4. Наибольший выигрыш от применения РП (увеличение процен-
та выхода годных ИС, снижение потребляемой мощности, повышение
надежности аппаратуры) может быть получен в структурах средне-
масштабных и крупномасштабных (больших) ИС. Поэтому можно
положительно оценить перспективы использования РП как основы
новых разработок цифровых субсистем.
Вопросы для самопроверки
1. Для чего используются РП и как они представляются с по-
мощью элементов задержки?
2. Что такое обязательные, безразличные и неиспользуемые пере-
ходы и как они учитываются при минимизации импульсно-по-
тенциальных функций?
3. Опишите методику синтеза триггерных структур с РП.
4. Нарисуйте структурные схемы RS-, JK-, DT- и DV-триггеров
с применением РП.
5. Опишите методику логического проектирования последователь-
ностных субсистем с РП.
6. Какие схемотехнические варианты РП Вам известны?
7. Каковы требования к временным соотношениям для входных
и выходных сигналов РП?
8. Каковы условия совместной работы РП с БЯ?
9. Опишите схему интегрального РП в ТТЛ-базисе и нарисуйте
временную диаграмму его работы.
10. Нарисуйте RS-триггер с РП и проведите его анализ.
11. Как синтезировать регистр с РП?
Список литературы
1. Элементы ЭВМ на полупроводниковых приборах. Под ред. Е. И. Гальпе-
рина. М., «Сов. радио», 1969.
2. Лазарев В. Г., Пий ль Е. И. Синтез управляющих автоматов. М., «Энергия»
1970.
3. Алексенко А. Г., Камотесов В. К., Ротнов С. В., Шагурин И. И. Разност-
ный элемент управления для последовательностных интегральных ТТЛ-
структур. — В кн.: Микроэлектроника. Под ред. Ф. В. Лукина. Вып. 5,
М., «Сов. радио», 1972.
4. Алексенко А. Г., Камотесов В. К., Ротнов С. В„ Шагурин И. И. О приме-
нении операторного метода для логического проектирования последова-
тельностных структур с интегральными разностными элементами управ-
ления. — «Мироэлектроника», 1973, т. 2, вып. 2, с. 134—144.
5. Наумов Ю. Е. Интегральные логические схемы. М., «Сов. радио», 1970.
6. Таланцев А. Д. Об анализе и синтезе некоторых электрических схем при
помощи специальных логических операторов. — «Автоматика и телемеха-
ника», 1959, т. 20, с. 898—907.
7. I. R. Smith, С. Н. Roth. Analysis and synthesis of asynchronous sequential
networks usigedge — sensitive flip-flop. — «IEEE Trans», v. C-20, Ns 8, 1971.
Часть II.
АНАЛОГОВЫЕ МИКРОЭЛЕКТРОННЫЕ
СТРУКТУРЫ
Глава 7
Классификация аналоговых ИС и элементы их
схемотехники
Многоплановый арсенал технологических средств современной
микроэлектроники является основой для создания аналоговых ИС
различных классов. Построение аппаратуры на основе аналоговых
(линейных) ИС базируется на многоцелевом использовании одно-
типных усилительных цепей, сочетаемых с внешними элементами.
Основными областями применения промышленных серий аналого-
вых ИС являются цифровые и цифро-аналоговые измерительные
приборы, блоки ввода и вывода для ЦВМ, приборы телеметрических
систем, решающие блоки аналоговых вычислительных машин, уст-
ройства связной аппаратуры (приемопередатчики), а также цепи
питания (схемы для приводов устройств автоматики, стабилизато-
ры напряжений и т. д.). Номенклатура аналоговых ИС включает уси-
лители с одиночными и дифференциальными входами, операцион-
ные усилители (ОУ) разных типов, компараторы и умножители
сигналов, а также высокочастотные ИС и стабилизаторы питающих
напряжений. К числу аналоговых СИС и БИС можно отнести пре-
образователи аналог — код и код — аналог, блоки приемопередат-
чиков, а также элементы фазированных антенных решеток.
Широкое использование стандартных ИС в аппаратуре аналого-
вого типа является одним из замечательных достижений микроэлек-
троники, открывшим новые пути повышения технического уровня
создаваемых электронных систем.
Специализированные аналоговые ИС ограниченного (частного)
применения используются в тех случаях, когда это приводит к ощу-
тимому улучшению технических характеристик аппаратуры. Усло-
вие ограниченности масштабов применения позволяет ввести в тех-
нологический цикл создания таких схем (чаще всего гибридно-
пленочных) ряд операций, резко повышающих точность, стабиль-
ность и надежность аппаратуры без существенного увеличения стои-
мости электронной системы в целом.
203
Конфигурации, применяемые в схемотехнике монолитных ана-
логовых ИС общего применения, сильно отличаются от традицион-
ных транзисторных цепей благодаря следующим факторам:
— невозмоэ!сности использования определенных разновидно-
стей компонентов (катушки, трансформаторы) или определенных
диапазонов значений их номиналов (высокоомных резисторов, кон-
денсаторов с емкостями превышающими десятки пикофарад);
— нежелательности совместного использования некоторых со-
четаний компонентов, например БТ р — п — р- и п — р — «-ти-
пов и т. п., вследствие технологических ограничений (р — п — р-
транзисторы, изготовленные совместно с БТ п — р — n-типа по
обычной планарной технологии, имеют недостаточное усиление);
— специфичности применяемых компонентов (нелинейности
резисторов и конденсаторов), их особых свойств;
— невозможности реализации жестких допусков на номиналы;
— возможности взаимного согласования параметров компонен-
тов за счет их группового изготовления;
— возможности (и даже желательности) предпочтительного
применения активных компонентов (часто взамен пассивных);
— необходимости учета стандартизованной конструкции корпу-
са или чипа ИС (в смысле количества внешних выводов, рассеивае-
мой мощности).
Цель настоящей главы — проиллюстрировать эту специфику
на примере конфигураций, встречающихся в схемотехнике типовых
монолитных аналоговых ИС различного назначения.
7.1. Общая классификация аналоговых ИС
Чтобы отразить специфику основных задач, решаемых аналого-
выми ИС, представляется целесообразным выделить четыре
(рис. 7.1.1) основных класса этих ИС: операционные усилители
(ОУ), инструментальные ИС, радиочастотные ИС, силовые («мощ-
ные») ИС.
Операционные усилители (ОУ) — это многоцелевые изделия
(структуры), которые в пределах диапазона их использования рабо-
тают (производят аналоговые операции) как «идеальные» устрой-
ства*'.
Применение ОУ базируется на существенной разнице между
исходными параметрами ОУ и показателями их аппаратурных вклю-
чений, определяемыми внешними цепями глубокой отрицательной
обратной связи.
Инструментальные ИС — это многоцелевые изделия, осущест-
вляющие высокоточные («инструментальные») преобразования ана-
логовых сигналов. От операционных усилителей инструментальные
*’ Такие «идеальные» ОУ имеют неопределенно большое усиление и пре-
дельные внешние импедансы (бесконечные или нулевые).
204
ЦС отличаются либо наличием цифровых цепей наряду с аналоге»
выми, либо внутренними обратными связями, реализующими ста-
билизацию определенных электрических параметров
Рис. 7.1 I. Четыре основных класса аналоговых ИС. Штриховкой показана об-
ласть, соответствующая инструментальным ИС.
ИС будем причислять к классу инструментальных схем, если они
выполняют комплексные требования по точности, частотным свой-
ствам, диапазону сигналов и воздействий или электрическим пока-
зателям (на рис. 7.1.1 диапазон таких требований показан штри-
ховкой).
Рис. 7.1.2. Классификация аналоговых ИС по их четырем основным разновид-
ности?^
205
Радиочастотные ИС предназначены для усиления и преобразо-
вания сигналов радиотехнического диапазона волн в аппаратуре
устройств связи.
Силовые ИС предназначены для использования в блоках пита-
ния, усилительных и передающих устройствах и требуют решения
проблем отвода тепла, предотвращения электрических перегрузок
и т. д. Более детальная классификация аналоговых ИС приве-
дена на рис. 7.1.2.
7.2. Специфические ограничения на компоненты
и особенности их использования в схемотехнике
аналоговых ИС
Компоненты общего вида. Транзисторы. В табл. 7.2.1, 7.2.2 при-
водятся показатели наиболее распространенных компонентов обще-
го вида, используемых в схемотехнике аналоговых ИС.
ТАБЛИЦА 7.2.1
Компоненты монолитных аналоговых ИС
Компоненты Показатели Типичные значения
Биполярные транзисторы Пробивное напряжение, В: между базой и эмит- тером между коллектором и базой 6 40—100
Усиление тока (коллек- тор — база) 50 для п—р—^-транзи- сторов (рис. 7.2.1), 0,1 — 20 для боковых р—п—р-транзисторов (рнс. 7.2.2), 4000 для п—р—«-тран- зисторов супербета
Широкополосность Меньше чем для транзи- сторов той же конфигура- ции, выполненных в виде отдельных компонентов
Эмиттерная диффузия р', Ом/ □ и его ТК, р<, град-1 2,5 10~«
206
Продолжение табл 7.2.1
Компоненты Показатели Типичные значения
Резисторы диффузионные Базовая диффузия р' (рис. 7.2.3) и его ТК р», град-1 100 (1—2)-10-’
Номиналы пинч-резисто- ров (использующих допол- нительную эмиттерную диф- фузию для уменьшения эф- фективного поперечного се- чения), кОм До БОС
Емкости Номиналы емкостей об- ратносмещенного р—п—р- перехода, пФ/мкм2 0,03
ТАБЛИЦА 7.2.2
Компоненты гибридных аналоговых ИС
Компоненты тонкопленочной пассивной части Материал Типичны© удельные значения
Резисторы Нихром р'=500 Ом/ □ p,= 10-s град-1
Конденсаторы SiO2 в качестве ди- электрика 0,05 пФ/мм2
Компоненты толстопленочной пассивной части Достижимые номиналы
Резисторы До 20 МОм
Конденсаторы До 3 мкФ
Конструкции перечисленных в табл. 7.2.1 компонентов (бипо-
лярные транзисторы, боковые р — п — р-транзисторы и диффузион-
ные резисторы) иллюстрированы эскизами расположения диффузи-
онных слоев в этих структурах, показанными на рис. 7.2.1—7.2.3.
Транзисторы со сверхвысоким усилением (супербета) 1101
(табл. 7.2.1) являются типичными интегральными компонентами и
207
'фактически используются только в ИС. Увеличение коэффициента
усиления тока до (2—4) • 103 при токах базы 1 мкА и меньше в та-
ких БТ происходит за счет резкого снижения пробивного напряже-
лия перехода коллектор — база (до 3—4 В). Поэтому применение
зупер-бета транзисторов имеет практический смысл лишь в моно-
Рис. 7.2.2. Структура бокового БТ
Р—п—p-типа (контактные площадки не
показаны).
гъанштпд>
р-база
п-коллектлр
скрытый слои
р-подложка
Рис. 7.2.1. Структура БТ
п—р—п-типа.
титных ИС, технология которых допускает одновременное изготов-
тение таких транзисторов и БТ с пробивным напряжением коллек-
торного перехода 40—100 В.
Резисторы. Остановимся подробнее на понятии о поверхностном
сопротивлении резисторовр', измеряемом в Ом/D, Проводник, обо-
значения размеров которого иллюстрированы на рис. 7.2.3 и 7.2.4,
Рис. 7.2.3. Диффузионный резистор, по-
лученный в результате базовой диффу-
зии.
Рис. 7.2.4. К пояснению поня-
тия «Ом/D».
г удельным сопротивлением р для тока между поверхностями А и
3 (рис. 7.2.4) обладает резпстивностью
R=pl/ab. (7.2.1)
Если проводник имеет форму квадрата, т. е. I = Ь, то
R = р', (7.2.2)
где р' = p/а [Ом/Ц]. (7.2.3)
’08
Из формул (7.2.1) — (7.2.3) видно, что сопротивление резисторов,
расположенных на поверхности подложки, определяется числом
квадратов поверхности и не зависит от размеров единичного квад-
рата.
Диоды. В качестве диодов в ИС преимущественное применение
нашли двухполюсные (диодные) включения БТ. В связи с этим в
в табл. 7.2.3 приведены показатели основных вариантов таких вклю-
чений БТ.
Таблица 7.2.3
Показатели диодных Включений интегрального БТ
Параметры Включение
q оЦ Q .
Прямое падение напряжения^ при 1=0,7 мА при 1=5мА 0,60 0,68 0,60 0,67 0,60
0,58 0,73 0,68 0,58 0,67
Напряжение пробоя,В 40 5,8 5,8 5,8 40
Обратный ток перехода, мА при Uap=AB ПРИ 0,1 5 5 5 0,1
Пренебрежимо мал
Взаимные компоненты (ВК). При характерном для интегральной
электроники групповом изготовлении компонентов показатели по-
следних оказываются взаимосвязанными в пределах диапазона ус-
ловий их применения, эксплуатационных факторов, электрических
режимов. Это свойство, несомненно, являющееся весьма полезным,
проиллюстрируем на примере обычного усилителя, включенного
по схеме с общим эмиттером и имеющего резистор R1 в эмиттерной
цепи (рис. 7.2.5).
При питании схемы от источника напряжения (/вх и при выпол-
нении условия*'
Ri гэ + гбФо> (7.2.4)
для коэффициента усиления
Ku - (7.2.5)
справедливо выражение
Ки = (7.2.6)
Из (7.2.6) видно, что согласованное изменение R1 и R2 не приво-
дит к изменению коэффициента усиления Ки- Если резисторы R1
*' Под гВ) го, Ро понимаются обычные элементы схемы замещения тран-
зисторов.
209
Рис. 7.2.5. К поясне-
нию понятия о взаим-
ных компонентах.
и R2 расположены на одной подложке, размещены рядом и выполне-
ны за единый (общий) технологический цикл, их показатели (тем-
пературные коэффициенты, коэффициенты старения, нелинейные
свойства) окажутся взаимосвязанными. По существу, в этом случае
Rl, R2 представляют собой единую интегральную конфигурацию,
для измерения параметров которой дополнительно потребуется
использование взаимных параметров, описывающих не абсолютные
величины номиналов, а их взаимосвязь (рассогласование по темпе-
ратурному коэффициенту, размерам, по зави-
симости от эксплуатационных факторов).
В общем случае ВК можно определить как
совокупность элементов топологии единой
подложки ИС, схемотехническое взаимодей-
ствие которых основано на согласованности
их физических свойств в пределах диапазона
применения ИС. Показатели согласован-
ности {взаимные параметры, образующие
метрику ВК) могут определять основные ха-
рактеристики ИС. Таким образом, ВК ис-
пользуются для повышения схемотехничес-
кой эффективности и качества ИС.
Примерами структур, применяемых в технике ИС в качестве ВК,
помимо упомянутых выше пар резисторов могут являться двойки
или четверки транзисторов, расположенных рядом на общей полу-
проводниковой подложке, симметричные плечи дифференциального
каскада, резистивные матрицы, а также более сложные совокупно-
сти компонентов, полученных групповыми технологическими прие-
мами*’.
7.3. Дифференциальный каскад
Схема дифференциального каскада нашла широкое распростра-
нение в технике аналоговых ИС. Это связано с тем, что интеграция
на одной подложке пары транзисторов, являющихся основой диф-
ференциального усилителя, позволила снять ряд ограничений,
существовавших в транзисторной и ламповой технике (необходимость
регулировок, трудности симметрирования в диапазоне эксплуа-
тационных воздействий и температуры), существенно повысить точ-
ность и стабильность схем с дифференциальными входами. На осно-
ве монолитных парных транзисторов удалось создать высококачест-
венные ИС ОУ, существенно превышающие свои прототипы, выпол-
ненные на транзисторах или лампах, по всем основным параметрам
*’ Например, как показано ниже, в простых быстродействующих ОУ
(1УТ401Б, рА702) для уменьшения влияния изменений питающих напряже-
ний значения двух арифметических комбинаций резисторов целесообразно
выбирать одинаковыми. Упомянутые комбинации будут в этом случае опи-
сываться блоками ВК.
210
(точность, стабильность, стоимость, масса, надежность). Основой
ИС, выполняющих функции дифференциальных усилителей, яв-
ляется пара транзисторов с согласованными характеристиками
(рис. 7.3.1, а). Для выполнения основного требования к идентично-
сти параметров транзисторов последние изготовляются на общей
подложке как единый активный прибор.
Рис. 7.3.1. Дифференциальный усилитель:
а — пара транзисторов с согласованными характеристиками — единый активный инте-
гральный элемент; б — простейшая схема дифференциального усилителя; в — питание
дифференциального каскада через транзисторную схему источника тока; г — эквивалент-
ная цепь с источниками токов; д — одиночный каскад, эквивалентный дифференциальной
паре для сигнала тока,
Простейшая схема дифференциального каскада имеет вид, пока-
занный на рис. 7.3.1, б, и состоит из двух транзисторов и трех ре-
зисторов. Поскольку отношение резисторов коллекторной цепи схе-
мы (рис. 7.3.1, б) должно быть постоянным в диапазоне температур и
условий эксплуатации, монолитный вариант этой схемы оказался
базой для многочисленных разработок усилительных ИС с дифферен-
циальными входами. Важным свойством дифференциального уси-
лителя является его способность подавлять синфазный сигнал.
Эта способность проявляется в том, что при подаче на входы диф-
211
ференпиального каскада одинаковых (синфазных) сигналов напряже-
ние на выходе меняется весьма мало.
В практике использования дифференциального каскада нередко
встречается случай, когда один из входов (например, Вх. 2,
рис. 7.3.1, б) заземляется, а на другой вход (например, на Bx. 1) —
поступает сигнал. В этом случае благодаря действию резистора R1,
стоящего в эмиттерной цепи усилителя, разность напряжений на
дифференциальных выходах схемы оказывается весьма малой —
подавление синфазного сигнала происходит и в этом случае. Естест-
венно, что подавление синфазного сигнала гем лучше, чем больше
ЯМ гМ+гз i-ilfiM Rr/Po
Рис. 7.3.2. Эквивалентные схемы, моделирующие работы дифференциального
усилителя.
номинал резистора RI (рис. 7.3.1, б). Выполнение резистора боль-
шого номинала приводит к значительному расходу площади подлож-
ки ИС и существенному увеличению мощности, рассеиваемой на
резисторе. Поэтому более удобным является использование транзис-
торной схемы (рис. 7.3.1, в). Для не слишком существенных прира-
щений сигналов транзистор эквивалентен резистору весьма большо-
го номинала (сотни килоом и более). Расход же мощности источника
питания соответствует среднему сопротивлению транзистора, сос-
тавляющему единицы килоом. Режим транзистора ТЗ задается ре-
зисторами и диодом. Диод Д введен для компенсации температур-
ного изменения напряжения база — эмиттер транзистора ТЗ. ИС,
имеющие конфигурацию, подобную рис. 7.3.1, в, выпускаются в виде
законченных изделий.
Расчет дифференциального каскада. Режим по постоянному току.
Предположим вначале, что схема дифференциального усилителя
(рис. 7.3.1, б — г) полностью симметрична. При этом
t/ei = *4» == (/81 + /вв) Rr-E^ 1п 2 Ri- Еъ (7.3.1)
т. е. Un = /и (2 RJ - Е,. (7.3.2)
Благодаря симметрии расчет режима схемы (рис. 7.3.2, 7.3.1, г)
можно произвести, используя конфигурацию рис. 7.3.1, д.
212
Предположив (7бэ « 0,7 В, что справедливо при использовании
кремниевых планарных БТ, для /е| = /а2 = /в найдем
/в = £, -0,7/ (2 R, 4- Rp/Pe), (7.3.3)
= ^7ке1 = Е/к2 ~ Е3 — Л<^2 — (2/?i) 4 ~ Ei 4 Е2 —
-/н (R2 4- 2 RJ. (7.3.4)
Пример. Рассчитать режим дифференциального каскада по по-
стоянному току при Et = Ег = 10 В, Rr = 400 Ом, Rt = 1 кОм,
R2 — 200 Ом, Ru = 10 Ом, рв = 50.
Решение. Из выражений (7.3.3) и (7.3.4) имеем
/к рз /8 а? 10мА—0,7мА/ (2 кОм 4- 0,4/50 кОм) « 9,3/2=4,65 мА,
ицз = 10 В + 10 В — 4,65 мА • 2,2 кОм = 20—10,5 = 9,5 В.
Расчет малосигнальных параметров. При проведении такого рас-
чета следует принимать во внимание, что сигнал на выходе диф-
ференциального усилителя приблизительно пропорционален разно-
сти входных токов
М = /2 — /Р (7.3.5)
В связи с этим удобно представить каждый! из токов Ди /2 в виде
алгебраической суммы составляющих:
Л = /с — Ai/2, /» = /0 4- Ai/2, (7.3.6)
где
/0 = (Л 4 /8)/2 (7.3.7)
— синфазная составляющая входного сигнала, которая определяет
часть входного тока, одинаковую для каждого входа дифференциаль-
ного каскада.
На рис. 7.3.2, а изображена модель дифференциального усилите-
ля, позволяющая определить малосигнальные значения /Э1 и /э2
и соответственно малосигнальные значения тока в нагрузке (на
рис. 7.3. 2, <7 показана нагрузка на правое плечо дифференциального
усилителя Т2). Поскольку при расчете малосигнальных параметров
имеем дело с линейной моделью, работу схемы можно описать супер-
позицией усиления синфазной, и дифференциальной составляющих
входного сигнала.
Определим понятия о синфазной составляющей выходного
сигнала
/э2с = KJc (7.3.8)
и его дифференциальной составляющей
Дгд = ^Лт. (7.3.9)
Для определения /э2с и /э2д удобно воспользоваться эквива-
лентными цепями рис. 7.3.2, б, в, которые обусловлены уже рас-
смотренной моделью дифференциального усилителя (рис. 7.3.2, а).
Из этих эквивалентных схем нетрудно определить коэффициенты
213
усиления Кс и /<д для синфазной и дифференциальной составл яющих
сигнала. Имеем
j' ^э2с _ С /с = Rr Ро
Az = —. (7.3.10) 2 ()
Коэффициент ослабления синфазного сигнала. Этот параметр
показывает, во сколько раз коэффициент усиления для дифферен-
циальной составляющей сигнала больше коэффициента усиления
для синфазной составляющей. Имеем
л = Ка/Кс.
Подставив сюда выражения (7.3.10), получим
/?' 2 *
Обозначено
= ^ + (Rr + 'V/Po)-
(7.3.11)
(7.3.12)
(7.3.13)
Поскольку обычно л > 1/2, выражение (7.3.12) может быть приве-
дено к виду
л = Ri/Rs. (7.3.14)
Пример. Определить коэффициент ослабления синфазного сиг-
нала, если Rc = 200 Ом, гб = 300 Ом, /э = 3 мА, Ро = 50, R. =
= 900 Ом.
Решение. Имеем Rf, = (26/3) + [(300 + 200)/31 а; 19 Ом, л. =
= 900.19 « 47, лх [дБ! = 20 log 47 = 20 • 1,672 « 33 дБ. При
/э = 10 нА, р = 100, re = 100 имеем
R’3 = 2,6 + 3 = 5,6 Ом, л2 = 900/5,6 = 160, л2 [дБ! = 20 х
X 2,204 » 44 дБ.
Питание эммиттерной цепи дифференциального усилителя через
транзисторную схему источника тока. Из формулы (7.4.12) видно,
что радикальным способом повышения величины коэффициента
ослабления синфазного сигнала является увеличение Rt. С этой
целью вместо резистора R1 выгодно использовать выходную цепь
транзисторного усилителя — источника тока (рис. 7.3.3).
Расчет рабочей точки дифференциального усилителя с транзис-
торной схемой источника тока. Из рис. 7.3.3 видно, что /81 = /э2 =s
= /кз/2 = (Ех — £3) — 0,7/2 Поскольку /К1 /к3 /Э1 «
имеем t/K3i — Е% laiR?’
214
Расчет коэффициента ослабления синфазного сигнала. Для та-
кого расчета можно использовать формулы (7.3.13) и (7.4.14), в ко-
торых следует R1 заменить на гк.
Пример. Определить коэффициент ослабления синфазного сиг-
нала при следующих данных: rK = 1 МОм, /в == 10 мА, гб == 100 Ом,
80 = 100 Ом, г'э — 5, 6 Ом. *
Решение. Имеем я =« (1000/5,6)103 « 180 000.
Рис. 7.3.3. К расчету дифференциального усилителя с транзисторной цепью
источника тока.
При использовании резистора с номиналом 1 МОм при /э = 10 мА
номинал источника питания должен был бы составлять величину
Ех — 10-3 • 10 • 10е = 10 кВ. Отсюда видна эффективность при-
менения схемы с транзисторным источником, имеющим сравнитель-
но малое сопротивление по постоянному току и позволяющим эко-
номично решить проблему повышения коэффициента ослабления
синфазного сигнала в дифференциальном усилителе.
7.4. Цепи смещения
Источники нестабильности. Температурный коэффициент вариа-
ции тока рабочей точки. Рассмотрев схему усилителя на БТ
(рис. 7.4.1, а), введем в модель транзистора (рис. 7.4.1, б) этого
каскада следующие элементы температурной нестабильности: диод
Д1, смещенный в прямом направлении и обладающий падением на-
пряжения t/68, генератор тока обратносмещенного диода Д2 и
источник тока а01в с множителем а0, зависящем от температуры
(сам диод Д2 при этом можно считать отсутствующим).
Из уравнений для токов цепи рис. 7.4.1.
/к = а01в 4- /к0, (7.4.1)
— Л( + /б
(7-4.2)
215
нетрудно получить
/к = РЛ + (Ро + п 7КП, (7.4.3)
где
Ро = а0/ (1 — а0); + 1 = 1/ (1 — а0). (7.4.4)
Воспользовавшись выражениями
Ег = /КЯК + /аЯа + (/кэ1, (7.4.5)
Е, = /бЯб + lgRB + йбэ1, (7.4.6)
Рис. 7.4.1. Усилительный каскад на БТ (о) и модель для изучения его темпе-
ратурной нестабильности (б).
после преобразований найдем
' £1 ^бэ-р/лр /?б
Яэ-Н'1— а„) «б
«о (Е—(/?э + ^б)
К8+(1-а0)Кб
(7.4.7)
(7.4.8)
Обычно можно считать
а0 — 1» Л<0 (^б "Ь Ra) <®С Ег — (7бэ, Re О — ко) Ra< (7.4.9)
поэтому
/8 « /к = Ех - U«eIRa. (7.4.10)
Формулы (7.4.7) и (7.4.8) описывают зависимости токов каскада
в функции от трех перечисленных выше источников температурной
нестабильности. Выражение (7.4.10) является приближенным, учи-
тывает главный источник изменения тока рабочей точки кремние-
вых БТ с температурой — вариацию (7бэ.
Изменение dlJ^Jdt для кремниевых БТ составляет
k = dU^/dt = — 2,5 мВ/°С. (7.4.11)
Введя понятие коэффициента температурной нестабильности
5Э = dl9ldUte » dlJdU^ = 1//?B (7.4.12)
216
и комбинируя (7.4.11) и (7.4.12), нетрудно получить выражение
для температурного коэффициента вариации рабочей точки:
ТК/Э = dlB/dt = kSB = — k/R„. (7.4.13)
Температурная компенсация диодом, являющимся В К по отно-
шению к напряжению перехода база — эмиттер. Рассмотрим схему
рис. 7.4.2, а, содержащую генератор тока / и диод Д1, согласован-
ный с транзистором Т1*'. Имеем
«б
Рб-Рд
Лд
+ /б«
Выбираем R6 и /?д так, чтобы выполнялись неравенства
/б ^б^б> (^б — ^дУЯд.
(7.4.14)
(7.4.15)
Рис. 7 4.2. Температурная компенсация диодом, являющимся ВК для перехода
база—эмиттер транзистора Т\
а — схема с диодом; б — схема с использованием Т2 в диодном включении.
При этом
/ = (7/б/Яб II Кд) - (Пд//?д), (7.4.16)
где
Яб II Яд = ЯбЯд/ (Яб + 7?д) (7.4.17)
и, следовательно,
(7б = I/ + ((/Д/ЯД)1 (Яб || Яд). (7.4.18
Из /э = U6 — U6b/Rb нетрудно, используя (7.4.18), получить
у ~ j _ у Кб II Rr . Рд (/?с || /?д)/Рд — 7/бя
а~ к RB
Отсюда
ТК / = — 1 Г ^б dUv____________dUfja 1
8 dl RB [ /?б+Лд dl dl ]'
(7.4.19)
(7.4.20)
Такое включение уже упоминалось выше (см. рис. 7.3.1, в).
217
При взаимном согласовании
k = dUJdt = dU^Jdt = — 2,5 мВ/°С, (7.4.21)
так что
ТК /8 = —-----!---.
Rs 1+№/«д)
(7.4.22)
Сопоставив это выражение с аналогичной формулой (7.4.13),
не учитывающей компенсации, можем сделать заключение, что со-
Рис. 7.4.3. Схема питания
с компенсацией и с ВК-рези-
сторами в базовых цепях.
гласованное с транзистором включение
диода (рис. 7.4.2.) ослабляет темпера-
турную зависимость в 1 + Re/Rn Раз-
Обычно без труда можно обеспечить
R6 Ra и ослабить температурную за-
висимость на порядок или более.
Практически использование схемы
генератора стабильного тока (рис. 7.4.2,б)
с транзистором Т2 в диодном включении,
питающимся от источника Ех через R6,
полностью соответствует рассмотренной
выше цепи (рис. 7.4.2, а), если в вы-
ражении (7.4.19) положить I ~ Ei/Re-
Обычно Re Rn, поэтому
/8=^+4-(£/д-^»)- <7-4-23)
Ав Ад Ад
При взаимном согласовании компонентов
t/д = и5д и dUa/dt = dU'Jdt.
При этом из (7.4.23) и (7.4.20) можно найти
/э — EiR^R^Rat
ТК/8= — kRa/R9Re.
(7.4.24)
(7.4.25)
Для улучшения согласования режимов транзисторов Т1 и Т2
в их базовые цепи иногда включают согласованные и равные по ве-
личине резисторы R1 и R2 (рис. 7.4.3), при этом
/э = £1 /?е II Кд + t/д (Кб II КА/Кд)-(7 4 2б)
где R'z = Ra + R, (1 - «о) « Ra + (Д2/Ро), (7.4.27) Rs = Ra + II R'r + RJ/Po- (7.4.28)
Откуда вания при выполнении условий (7.4.21) для взаимного согласо- ТК7Э= -. (7.4.29) э Rs i+Ro/Rn
218
Если Rq/R'h, то
/8 = ER^RzR’,, (7.4.30)
ТК Ia = kR’a/R3R6. (7.4.31)
Сравнение формул (7.4.26), (7.4.29) — (7.4.31) с соответствующи-
ми выражениями (7.4.19), (7.4.22), (7.4.24), (7.4.25) показывает, что
цепь на рис. 7 4.3 рассчитывается по тем же формулам, что и схемы
рис. 7.4.25, если заменить Ra на Rfi и Ra на R3 [см. (7.4.27) (7.4.28)].
Обычно в схеме рис. 7.4.3 RB = Ra = 0, при этом резисторы R1 и
R2, как упоминалось выше, делают равными по величине и взаимо-
согласованными. Тогда
/8 — ER2!R§Ri — E'RC.
(7.4.32)
ТК /8 = — kR2/R6Ri = — k/Rc
(7.4.33)
7.5. Расчет усилительного каскада на составном
транзисторе, включенном по схеме Дарлингтона
Схема Дарлингтона (рис. 7.5.1) является конфигурацией, состав-
ленной из двух транзисторов и позволяющей образовать трехполюс-
ник с коэффициентом усиления тока около
Режим по постоянному току. Для напряжения между коллекто-
ром и эмиттером транзистора Т2 из схемы на рис. 7.5 1, а нетрудно
получить
^ке2 — Уна! Т" Окэ2 ^кэ1 Т" 0,7.
Следует иметь в виду, что /к2 /к1. Очевидно, что
Д Ж икз2 + Л<2 (^1 + Rs)>
(7.5.1)
(7.5.2)
0,7 • 2 + IMRi-
(7.5.3)
Номиналы резисторов R1 и R2 выбираются с таким расчетом,
чтобы £R7 (Rr + R3) = Дб1, (7.5.4) RrR3/ (Rv + R3) PoiPo2^i- (7.5.5)
Малосигнальные параметры. Из эквивалентной схемы, модели-
рующей работу составного транзистора (рис. 7.5.1, б), нетрудно
определить коэффициент усиления тока К,.
Имеем
„ /н Л.1 (Pt>z+ О Rs __
/г /г Rs + Rh
Rr (P(is+1)Rs (у g gj
(r61 + Rr/₽ol) +гэ1 + ''ба-]-₽о2 r32 Rs+ Rh
где
Ri = RkR3/ (Rp + R3).
219
Так как ₽02^> 1, получим
Кг+Сб1 + Pol (гэ1 + гбг + Рог гаа)
Поскольку /э2 = Р02/э, га2 = г81/р02, найдем
Рис. 7.5.1. К расчету конфигурации с составным транзистором.
Входное сопротивление схемы может быть определено выраже-
нием
= Лб1 + Рог (гэ1 + гб2 + Рое'эг)' (7.5.9)
7.6. Каскады с весьма высокими входными
сопротивлениями
Наиболее распространены два основных схемотехнических ва-
рианта таких каскадов: по схеме Дарлингтона и на основе БТ со
сверхвысоким усилением*1.
*’ Применение полевых транзисторов в таких каскадах ограничивается
их более скромными точностными показателями (см. гл. 13).
220
Схема Дарлингтона. Пример. Определить режим по постоянному
току для дифференциального усилителя с составными транзисторами
(рис. 7.6.1).
Решение. Найдем напряжение на базе транзистора Т5. Током
базы Т5 пренебрегаем. Имеем
Т/б5 = ( — 5) (2,7/2,7 + 1) = 3,65 В.
Напряжение на эмиттере Т5 при этом получится равным
Ug5 = UG5 — 0,7 = — 3,65—0,7 = — 4,35 В.
Рис. 7.6.1. Схема дифференциального усилителя с составными транзисторами.
Эмиттерный ток транзистора Т5
/в9 = (5—4,35) = 0,65 мА.
Если предположить, что схема дифференциального усилителя
полностью симметрична, коллекторные токи составных транзисто-
ров Т1, ТЗ и Т2, Т4 окажутся соответственно равными /, = /« =
= 0,375 мА.
Предположив низкочастотные коэффициенты усиления тока
Ро транзисторов ТЗ и Т4 равными 50, определим эмиттерные токи
Т1 и Т2 в рабочей точке /81 = /Э2 « //Ро = 7,5 мкА. Считая коэф-
фициенты усиления р0 транзисторов Т1 и Т2 равными ро1 = р02 =
= 30, можем найти базовые токи Т1 и Т2: /б = /б2 = 87,5/30 =
= 0,25 мкА.
Определим напряжение на коллекторах составных транзисторов
Т1, ТЗ и Т2, Т4. Имеем = U2 = 10 В — /х 10 кОм = 10—3,75 =
= 6,25 В.
Напряжение на эмиттере Т1 окажется равным
Uai = /с 100 кОм — 0,65 В = 0,25 • 10“® • 106 — 0,65 &
— 0,65 В.
221
Напряжение на эмиттере ТЗ будет равно
Ua3 = — 0,65 В-0,7 В = — 1,35 В.
Напряжение на коллекторе Т& можно определить как
Пк5 = С/зз — Л • 30 = — 1,35 В — 30 • 0,375 • 10~3 « 1,37 В.
Применение БТ со сверхвысоким усилителем. Фрагмент каска-
да, построенного на БТ со сверхвысоким усилителем, изображен на
рис. 7.6.2. Супербета БТ (Т1), включенный по схеме с общим эмит-
тером, нагружен на
обычный ТЗ. Рабочий
ток транзисторов Т1 и
Рис. 7.6.2. Входной каскад на Рис. 7.6.3. Дифференциальный каскад на ос-
основе БТ со сверхвысоким уси- нове БТ со сверхвысоким усилением,
лением.
ТЗ, образующих каскодную схему, поддерживается цепью питания,
состоящей из двух транзисторов Т2 и Т4 в диодном включении.
Транзисторы Tl, Т4 и Т2, ТЗ образуют пары взаимных компонен-
тов, стабилизирующих режим каскада.
Дифференционный каскад, построенный на БТ Tl, Т2 со сверх-
высоким усилителем, включенных эмиттерными повторителями,
изображен на рис. 7.6.3. Показанные на рис. 7.6.3 цепи генераторов
стабильных токов Д и 12 уже обсуждались выше. Включения, подоб-
ные рис. 7.6.3, используются в высококачественных ОУ (см. гл. 13)
и имеют лучшие точностные показатели по сравнению со схемой
Дарлингтона.
7.7. Каскады сдвига уровня
Каскады сдвига уровня используются в аналоговых ИС— усили-
телях с непосредственной связью. Основу одного из вариантов та-
кой цепи (рис. 7.7.1) составляет каскодное включение транзисто-
ров Т2 и ТЗ, позволяющее осуществить сдвиг уровня усиливаемого
сигнала от потенциала Е2 до потенциала земли.
222
Определим напряжение на базе транзистора ТЗ. Имеем
U63 = — 5 . 2,8/(2,8 + 3,5) = — 2,2 В,
Us3 = — 2,2 В — 0,7 В = — 2,9 В, /эз = (5—2,9)/3 = 0, 7 мА.
Считая f/вых « 0 (по условию), находим напряжение на эмит-
тере Т2:
€4 2 Лз * 3,3 = 2,3 В,
i/62 = 2,3 + 0,7 = 3 В.
Для этого ток Д через кол-
лекторную нагрузку транзисто-
ра Т1 должен составлять
/, = (10 В-3 В)/6 кОм =
= 1,16 мА.
Сопротивление резистора Rx
следует выбрать таким, чтобы
/б1 = /1/рП1. Поэтому Rx =
= ро1 (10-0,7)//!. При /, =
= 1,16 мА, Poi = 50 получим
Rx = (9,3/1,16) х50 « 400 кОм.
Коэффициент передачи напряжения каскада Т2, ТЗ близок к еди-
нице, так как нагрузкой эмиттерного повторителя служит последо-
вательное соединение резистора с сопротивлением 3,3 кОм и выход-
ного сопротивления /?вых з транзистора ТЗ, причем
^>3,3 кОм.
7.8. Выходные каскады
Выходные каскады аналоговых ИС предназначены для работы
на внешнюю нагрузку (вход мощного транзистора, реле, громкого-
воритель и т. д.). Типичными требованиями, предъявляемыми к та-
ким каскадам, являются: малое выходное сопротивление и нулевое
напряжение на выходе при отсутствии входного сигнала.
Простейшей конфигурацией выходного каскада является эмит-
терный повторитель (рис. 7.8.1, а). На рис. 7.8.1, б показана работа
эмиттерного повторителя от схемы сдвига уровня Tl, Т2, Rl, R2*}.
Через резистор R4 осуществляется неглубокая положительная об-
ратная связь, увеличивающая усиление Tl, Т2 примерно в 1,5 раза.
Расчет этой конфигурации приведен в § 7.9.
*' Фактически в этой схеме транзистор Т2 выполняет функцию генератора
стабильного тока.
223
Схема рис. 7.8.1, в, содержит расщепитель фазы Т1, формирую-
щий двуполярный сигнал управления двухтактным выходом на паре
транзисторов Т2 и ТЗ (находящихся в режиме класса А).
Двухтактный каскад класса В, построенный на комплементарной
паре Т1 и Т2*', изображен на рис. 7.8.1, г. Транзисторы Т1 и Т2
Рис. 7.8.1. Варианты конфигураций выходного каскада.
поочередно открываются полуволнами периодического сигнала.
Статическое (т. е. при отсутствии сигнала на входе) потребление
мощности в таком каскаде сведено к минимуму.
7.9. Примеры схемотехнических решений и показатели
ИС операционных усилителей
Обычно в схему монолитного ОУ входят подобные описанным
выше входной дифференциальный каскад, схема сдвига уровня,
а также выходная цепь, позволяющая получить необходимые зна-
чения динамического диапазона и выходного сопротивления ОУ.
Характерные особенности схемы ОУ можно проследить на при-
мере простейшего монолитного усилителя 1УТ401Б, являющегося
типичным представителем ИС, имеющих своим прототипом широко
известную разработку рА702 (фирмы Fairchild США). Такие ОУ
могут работать в сравнительно широком частотном диапазоне
(до 30 МГц). Они обладают достаточно простой конфигурацией и
* ’ С целью достижения технологичности такой конструкции, выполняе-
мой в виде монолитной НС, р — п — р-транзистор Т2 выполняется боко-
вым. Для уменьшения нелинейных искажений выходные каскады охваты-
ваются отрицательной обратной связью (см. например, монолитный усилитель
общего вида, по конфигурации соответствующий известной схеме ОУ рА709,
рис. 7.9.2.).
224
сравнительно невысокими показателями по коэффициенту усиления,
входному сопротивлению и динамическому диапазону (табл. 7.9.1).
Как видно из схемы (рис. 7.9.1), входной каскад ОУ состоит из
дифференциального усилителя на транзисторах Т2 и ТЗ, питающего-
ся от генератора стабильного тока на ТГ, напряжение смещения на
базы Т1 и Т8 подается от цепи, содержащей T9 в диодном включе-
нии, компенсирующем изменение напряжения между базой и эмит-
тером транзисторов Т1 и Т8 в температурном диапазоне (Т1 и Т8
Земля О
T9
r'z
Zk
R3
8к
R5
8к
НеинВертируюг>.
щий Вход
<И[г
R10
240
R8
U0
UfMX
вых.
R9
480
R1\
г,4к\
R6
3,4к
о ДиффОрбШЩ-
рующая
Клеммы ЧОСГЛ0П8
ной компенсации
О Интегрирующая
О-£)=£'
Рис. 7.9.1. Операционный усилитель 1УТ401Б со структурой р.А702.
обладают согласованными характеристиками за счет одинаковой гео-
метрии и близкого расположения на поверхности пластины
кремния).
Второй каскад ОУ в схеме рис. 7.9.1 представлен транзисторами
Т4 и Т5. Транзистор Т5 работает в обычной схеме с общим эмиттером.
Транзистор Т4 подключен ко второму плечу дифференциального
каскада и симметрирует коллекторные токи Т2 и ТЗ, а также обес-
печивает добавочное усиление (примерно в 2 раза). Транзисторы
Тб, Т8 образуют цепь сдвига уровня (подобную рассмотренной
выше).
Выходной каскад на схеме рис. 7.9.1 представлен транзистором
Т7. Резистор, стоящий в эмиттерной цепи этого транзистора, под-
ключен к части эмиттерной нагрузки Т8. Тем самым обеспечивается
некоторая положительная обратная связь, увеличивающая усиле-
ние выходного каскада (см. также рис. 7.8.1, б).
8 Зак. 1069 225
Показатели современных монолитных ИС ОУ
ТАБЛИЦА 7.9.1
Показатели ОУ общего типа Высокоточные ОУ
с внешней компенсацией с внутренней компенсацией о малым входным ГОКОМ с малым дрейфом програ ммируемый инструментальный
2 члемент*а|з элемента 1 элемент
Z УТ401А UA702 (УТ531 М.А709 153УД2 LM101 * 140УД2 Р.А741 140УД6 MCI 456 р внутрен- ней ком- пенсацией LM108 s внутренней компенсацией и с малым шумом на низкой частоте
М.А740 М.А725А I1A776
широкопо- лосный средний улучшен- ный улучшен- ный весьма улучшен- ный полевые транзис- торы на входе супербета ВТ на входе в штатном режиме режим мнкромощ- ного ОУ » = 1,5 мкА режим ско- ростного 0У 'уст = = 500 мкА
Коэффициент усиления по напряжению без обратной «ЕЯЗН Ки^, тыс. 2,5 « 25 50 , 50 70 >0 50 юоо 7,5 . 50
Входной ток /ет макс= = (/,+/,)/2, нА 5000 500 500 50 30 0.2 7. ’ 75 7.5 7,5
Разность входных токов мака’’ 500 250 200 200 10 0,15 0,2 5 3 3
Входное напряжение сме- щения нуля, Vg макс, мВ т 5 5 5 7 20 2 0,5 5 5
Температурный дрейф на пряжения смешения нуля 1/# мкВ/°С 1 0 3 3 7 20 20 3 9,5 3 3
Входное сопротивление без обратной связи ₽вх кОм я? 250 400 2000 3000 10' 70 000 1500 5000 50 000
Коэффициент ослабления синфазного сигнала л, дБ 100 90 90 90 1 8» 80 100 135 1 86 86
Скорость нарастания сигна- ла при замкнутой петле от- рицательной связи Рмин В/мка 3,5 0,3 0,5 0,5 2,5 6 0,3 — 15
Полоса единичного усиле- ния fT, МГц 30 • 5 1 1 1 3 1 — 6,2 1.2
Наличие регулировки сме- щения нуля + + + + + + +
Наличие защиты от к.а. на выходе + 4- + + + + + +
Напряжение ис- точников питания ^1,2, в мини- мальное + 6 -3 ±9 ±5 ±5 ±5 ±5 ±3 ±1,2 ±1.2
макси- мальное + 14 -7 ±18 ±20 ±22 ±20 ±20 ±22 ±18 ±18
Ток, потребляемый ОУ по цепи питания /п макс. мА 5 4 2 2 3 5 0.3 2.5 0,02 0.16
Допустимое синфазное вход- ное напряжение ±УВХС = = ± ус макс, в ±i * ±10 ±15 ±15 ±15 ±15 ±15 ±22 ±15 ±15
Допустимое дифференци- альное входное напряжение ±увх Д= * ид макс, В ±5 ±5 ±30 ±30 ±30 хЗО ±0,5 ±22 ±30 ±30
Сравнительная простота конфигурации усилителя позволяет
рассчитать его/не используя при этом машинных методов анализа.
Решив совместно уравнения Кирхгофа для цепи на рис. 7.9.1:
t/б! = - (£1 - f/бе ») RJ (Ra * RB), (7.9.1)
Ла (Ег — 4/Сэ1 — Rt (7.9.2)
в предположении, что /Св < /к8, /б7 /к8, /к2 = /к8 = /к1/2,
1К4 = ЛБ> нетрудно при иба г = UOai » UOa получить
Ла « (Е, - ибэ) R^Rj, (R. + R6). (7.9.3)
Совместное решение (7.9.3) с уравнениями Кирхгофа
^вых ~ Ег — Л<» Rt — ^бэ — IneRe — ^ба> (7.9.4)
= Rs (/hi + Лм) + Ra/Ki/2 + U63 (7.9.5)
позволит определить неизвестные /к1, [м, /к8, t/EbIX, если будет най-
дена связь /к8 с (/ЕЫХ. Чтобы выразить /к8 через (7ВЫХ, рассмотрим
выражения для эмиттерной цепи транзистора Т8:
Л<8 = Л + ^2. (7.9.6)
I Цн I = (RJ - t/CB) RJ (R. + Rs), (7.9.7)
Л = (I Цн I - t/вых - ^бэ - /k8R8)/R7. (7.9.8)
= (I Uci I - - Лш Ra - i/Ca)//?10. (7.9.9)
Система уравнений (7.9.6) — (7.9.9), содержащая четыре неиз-
вестных /lt /2, /к8, (7ВЫХ, может быть разрешена относительно
/к8 и тем самым найдена связь /к8 с питающим напряжением Ег и
величиной С/Вых.
Имеем
Ак8 2^бэ ^З^вых» (7.9.10)
где
1/Я7+1/Я10 1
__ Rt Rm /?1о (7.9.11)
д 1/R-1+ l/#io (l+^e/^+^s/^lo) (1 -Ь * (7.9.12)
Л= 5 . (7.9.13)
Ri (1 ~i~ RelRi-t- KglKio)
Используя (7.9.3) и (7.9.5), найдем
7k5 = RJRb — EiEi — B2U5a, (7.9.14)
где
В Bs-j-Rj/Z 1 Rid+Ra/R^Rs ’ (7.9.15)
В = — — Bg-^-Rz/Z 2 Ra Ri^+Ri/R^Rs ' (7.9.16)
228
Совместно решив (7.9.14), (7.9.15) и (7.9.4), получим
ивы* (1 - A„R6) = Е2 [1 - R,!RS] ф Е1 (R,B1 4* R^) Ф
Ф Ц>э (Ъ>Вг Ф ReA2 - 2). (Г.9.17)
Для того чтобы при изменении питающих напряжений £а и Ег на-
пряжение (7ВЫХ не менялось, необходимо, как это видно из (7.9.17),
удовлетворить условиям
Rs = К8, (7.9.18)
R6Bt Ф R6At = 0, (7.9.19)
при выполнении которых
С/вых = ибв (R.BZ ф - 2)7 (1 - ЛгЛв) - - t/CB.
Непосредственной подстановкой номиналов резисторов в фор-
мулы (7.9.19), (7.9.15), (7.9.1) можно убедиться в том, что условия
(7.9.18) и (7.9.19) в схеме рис. 7.9.1 выполняется.
Пример. Рассчитаем параметры статического режима усилителя
(рис. 7.9.1) при =6 В, ф 12 В, (7ВЫХ = 0,7 В.
Решение. Ток эмиттера транзистора T9 можно найти как
/э8 = (£i - 77бв) (Ri + R») = (6 - 0,7)/(2,4 ф 0,48) = 1,84 мА.
Из (7.9.1) получим
U01 = - (£i - t/C8) R4/(R4 ф Rt) = - 5,3 [2,4/(2,4 ф
ф 0,48)1 = — 4,4 В.
Используя (7.9.3), будем иметь /К1 = (6 — 0,7 — 4,4)/2,4 «
» 0,375 мА.
Напряжение на эмиттере Т8
ива = t/б! - t/бэ = - 4,4 В-0,7 В = - 5,1 В.
Ток эмиттера транзистора Т7
/в7 = (f/вых - E'1)/(R1 ф R10) = (- 0,7 ф 6)/(2,6 ф 0,24), «
« 1,87 мА.
Из (7.9.14) получим
/К4 = /в8 = E,/R3 — BxEi — B2U(fe та 1 мА.
Наконец, ток /к8 можно определить как /к8=(—Ua—5,1)70,24, где
Ua — — 0,7—1,8 • 2,6 = — 5,38 В. Имеем /к8 = 1,17 мА.
Проведенный выше расчет статического режима показывает,
что номиналы резисторов в ОУ целесообразно выбирать с таким
расчетом, чтобы при изменении питающих напряжений напряже-
ние на выходе ОУ поддерживалось постоянным. Точность выполне-
ния условий (7.9.18) и (7.9.19) зависит от отношений номиналов
229
резисторов и оценивается параметром, называемым коэффициентом
подавления изменений питающих напряжений. Эта величина обычно
определяется как отношение приведенного ко входу смещения вы-
ходного напряжения к вариации питающего напряжения, вы-
звавшего это изменение.
Согласование параметров компонентов, реализуемое за счет их
расположения на общей подложке ИС, позволяет достичь хороших
показателей коэффициента подавления изменений питающих на-
пряжений. Например, для усилителей класса 702 эта величина не
превышает 75 мкВ/В.
Рис 7.9.2. Операционный усилитель 1УТ531 со структурой [1А709.
Несколько более сложный вид имеет цепь ОУ 1УТ531
(рис. 7.9.2) — конфигурация, соответствующая ИС рА709, в боль-
ших количествах выпускаемой электронной промышленностью
многих стран. Особенностью усилителя (рис. 7.9.2) является приме-
нение в нем транзисторов с разными типами проводимостей (п —
р — п- и р — п — р-типа).
В этой схеме, как и в предыдущей, использованы два каскада
дифференциальных усилителей. Первый каскад состоит из транзис-
торов Т1 и Т2, имеющих согласованные характеристики. Через
транзистор Т11 осуществляется питание эмиттеров первого каскада
постоянным током. Постоянство тока достигается двупетлевой ООС
(первая петля — через транзисторы Т4, Тб и резисторы R8, R10,
вторая петля — через резисторы R15, R9, R10 и цепи температурной
230
компенсации (транзистор Т10 в диодном включении). Второй диф-
ференциальный каскад ОУ состоит из двух составных транзисторов
(ТЗ с Т5 и Т4 с Тб), включенных по схеме Дарлингтона. Благодаря
такому включению второй дифференциальный каскад не оказывает
на первый каскад практически никакого влияния. Питание эмит-
терной цепи транзисторов ТЗ и Т4, являющихся первыми каскадами
схемы Дарлингтона, осуществляется от потенциала точки А, ста-
билизируемого цепями T9, R7, R9 и Т12, Т13, R15, R9.
Транзистор Т15 в диодном включении предназначен для компен-
сации температурных изменений переходов база — эмиттер тран-
зисторов Т5 и Тб. Транзистор Т7 является фильтром, задерживаю-
щим попадание на входы второго каскада дифференциального уси-
лителя (базы транзисторов ТЗ, Т4) помех, которые по тем или иным
причинам могут иметь место на шине + Е2. Транзисторы Т8 и T9
с противоположными типами проводимости образуют составной
транзистор (включенный по двухкаскадной усилительной схеме об-
щий коллектор — общая база). Функцией этого составного транзис-
тора является пропорциональное понижение уровня усиленного
напряжения до потенциала, близкого к уровню Е±. Это преобразо-
вание потенциала (восстановление уровня постоянной составляю-
щей) необходимо для последующего усиления сигнала сложным кас-
кадом (Т12, Т13, Т14), включенным на выходе усилителя.
Выходной каскад Т12, Т13, Т14 охвачен глубокой отрицатель-
ной обратной связью через резисторы R15 и R7 и транзистор — пов-
торитель тока T9. С помощью этой обратной связи стабилизируется
коэффициент усиления выходного каскада. Его величина прибли-
женно равна отношению номиналов двух резисторов /?15//?7 =^-30
и мало меняется в диапазоне рабочих температур. Как видно из
рис. 7.9.2, ИС имеет клеммы для подключения внешних цепей ком-
пенсации неустойчивости усилительной цепи (см. гл. 10).
Как видно из рис. 7.9.2, в схеме рА709 в качестве резисторов
в ряде случаев применены транзисторы (Т11 в цепи питания первого
каскада, T9 и Т14 в последних каскадах), использован буферный
каскад ТЗ — Тб, Т4 — Тб для создания необходимого запаса по
усилению, компенсирующего разбросы параметров компонентов и
их вариации в диапазоне условий эксплуатации ИС, выходная сту-
пень сделана двухтактной (для уменьшения рассеиваемой мощности).
В схемах рис. 7.9.1 и 7.9.2 в основном использованы компо-
ненты, подобные.их прототипам, применяемым в технике цифро-
вых ИС. Некоторым исключением является уже упоминавшийся
в табл. 7.2.1 боковой р — п — р-транзистор (T9 рис. 7.9.2), требо-
вания к которому в схеме усилителя класса 709 являются весьма
ослабленными.
Во входных цепях схем более высококачественных ОУ (например,
ОУ L108A фирмы National Semicond США) использованы п — р —
/г-транзисторы со сверхвысоким усилением (В >> 4000). Применение
активных компонентов такого типа позволило резко уменьшить
входные токи ОУ (табл. 7.9.1).
231
Параметры*1 монолитных операционных усилителей, приведен-
ные в табл. 7.9.1, являются типичными для ОУ этих классов.
Большие запасы по электрическим параметрам позволяют исполь-
зовать интегральные ОУ как изделия широкого применения, стан-
дартизующие аппаратуру обработки аналоговых сигналов.
7.10. Заключение
1. Существуют четыре основных класса аналоговых ИС. Допол-
нением к ним в современной аналоговой и аналого-цифровой аппара-
туре служат сопутствующие изделия, совместимые с ИС по элект-
рическим, конструктивным и эксплуатационным показателям.
2. Специфика конфигураций аналоговых ИС наиболее ярко про-
является в монолитных ОУ. Эта специфика связана как с ограниче-
ниями, накладываемыми на параметры, так и с возможностями ис-
пользования взаимных компонентов и их блоков.
3. Широкое применение дифференциальных каскадов и специ-
альных схем сдвига уровня дало возможность отказаться от пере-
ходных и блокирующих конденсаторов в усилительных схемах;
взаимное согласование компонентов позволило реализовать схемы
подачи питания на транзисторы без применения делителей смещения
и конденсаторов в цепях фильтров.
4. При конструировании .монолитных аналоговых ИС целесо-
образно, где это надо, вводить избыточность по числу активных ком-
понентов, используя обеспечиваемые планарной технологией воз-
можности варьирования геометрических размеров последних.
Вопросы для самопроверки
1. В чем состоит специфика аппаратурного использования аналого-
вых ИС?
2. Какие типы аналоговых ИС широкого применения Вы знаете?
3. Для чего нужны аналоговые специализированные ИС частного
применения?
4. Перечислите простейшие аналоговые функции и дайте их ха-
рактеристики.
5. Приведите примеры сложных аналоговых функций.
6. Какие разновидности аналоговых схем широкого применения
вы знаете?
7. Что такое ОУ?
8. Опишите процедуру расчета двухкаскадной цепи ИС одновходо-
вого усилителя.
9. Опишите основные конфигурации, входящие в систему ОУ ши-
рокого применения.
*’ Более подробно об этих параметрах ем. в гл. 8, посвященной инте-
гральным ОУ.
232
10. На каких предположениях основан расчет дифференциального
каскада?
П. Что такое коэффициент подавления синфазного сигнала?
12. Опишите методику расчета схемы сдвига уровня и цепи с сос-
тавным транзистором.
13. Какие нетрадиционные для обычной транзисторной техники ком-
поненты применяются в каскадах аналоговых ИС?
Список литературы
1 Hnatek F. R. A user’s handbook of integrated circuits. New York, Wiley
1973. •
2 Fitchen F. C. Electronic integrated circuits and systems, New York, Van
Nostrand, 1970.
3. Walter D. J. Integrated circuit systems. London. ILIFFE Books, 1971.
4. Deboo G. J., Burrous C. N. Integrated circuits and semiconductor devices.
New York, McGraw-Hill Book Co, 1971.
5. Shiiling D. L., Belove Ch. Electronic circuits! discrete and integrated. New
York, McGraw-Hill Book Co., 1968.
6. Manera A. S. Solid state electronic circuits. New York, McGraw-Hill Book
Co., 1973.
7. Miilman J., Halkias С. C. Integrated electronics: analog and digital cir-
cuits and systems. New York, McGraw-Hill Book Co, 1972.
8. Grebene A. B. Analog integrated circuit design. New York, Van Nostrand,
1972.
9. Graeme J. G. Applications of operational amplifiers, third generation tech-
niques. New York, McGraw-Hill Book Co, 1973.
10. Бабаян P. P., Ковальчук Б. Я. Транзисторы co сверхвысоким усилением
для операционных усилителей. — «Микроэлектроника», 1975, т.4, вып.5,
с. 447-450.
Глава 8
Операционные усилители и их аппаратурные
включения
Использование ИС операционных усилителей дает возможность
повысить степень унификации комплектующих изделий, структур-
ных решений и приемов проектирования аналоговых блоков элект-
ронных систем, сократить число ручных операций (монтаж, доводка)
при производстве такой аппаратуры и улучшить ее основные показа-
тели (надежность, масса, объем, стоимость). Высокое качество со-
временных ОУ достигается использованием технологических воз-
можностей и введением избыточности в структуры ИС. Микроэлек-
тронные усилители в зависимости от технологии их реализации
могут быть отнесены к категориям монолитных ИС, гибридных ИС
или модульных устройств.
233
Технология монолитных ИС является основой для создания ОУ
массового применения. Точностные параметры современных моно-
литных ОУ общего типа (см. табл. 7.9.1), как правило, не уступают
соответствующим показателям прецизионных «компонентных» ОУ,
требующих тщательной индивидуальной регулировки.
Технология гибридных ИС удобна для создания специализиро-
ванных схем и может служить основой для реализации аналоговых
БИС, в том числе прецизионных субсистем, использующих бескор-
пусные монолитные ИС в сочетании с пленочными компонентами.
Такие прецизионные субсистемы по своим точностным и эксплуа-
тационным показателям часто не имеют аналогов в обычной «ком-
понентной» схемотехнике.
Современные модульные усилительные‘блоки выполняются на
основе совместного использования монолитных ИС или их чипов,
подложек с пленочными прецизионными компонентами, навесных
активных приборов (мощных БТ, полевых транзисторов с управ-
ляющими р — н-переходами, оптронов, варакторов и т. д.). Благо-
даря таким приемам реализации модульных схем могут быть полу-
чены уникальные*’ параметры. Относительно высокая стоимость и
увеличенные по сравнению с ИС размеры модуля не играют особой
роли, так как общее количество усилителей с уникальными свойст-
вами в системах обычно не бывает большим.
Аналоговые функции, реализуемые с помощью глубоких внеш-
них обратных связей, охватывающих ОУ**’, выполняются тем точ-
нее, чем ближе ОУ к своей идеальной модели. Иными словами,
внешние признаки, определяющие функционирование ОУ в его
основных включениях, практически совпадают с показателями,
которые бы обеспечил идеальный ОУ, более подробно характе-
ризуемый ниже.
8.1. Идеальный операционный усилитель
Многоцелевое аппаратурное использование ОУ объясняется
тем. что эти устройства имеют неопределенно большие коэффициен-
ты усиления Ки, /О без обратной связи; например, можно предпо-
ложить, что Кд -> оо, Ki -> со по каждому из симметричных
дифференциальных входов ОУ. Из последнего допущения вытекает,
что по каждому из входов -> оо. Будем также считать, что уси-
литель полностью симметричен, не имеет дрейфа и обладает неогра-
ниченной широкополосностью параметров в диапазоне условий экс-
плуатации. При отсутствии входного сигнала напряжение на выхо-
де ОУ равно нулю.
*’ Известны, например, модульные ОУ со скоростью нарастания сигнала
до 100 В/мкс, динамическим диапазоном до ±100 В и т. д.
»*> Действия, обозначаемые этими функциями, часто называю! операция-
ми, что и послужило основой соответствующего тер.мина.
234
Такой ОУ будем называть идеальным и обозначать треугольни-
ком, внутри которого не помещено никаких символов*’, кроме обо-
значения полярности входов.
Виртуальный нуль. Охватим охарактеризованный выше идеаль-
ный ОУ обратной связью (рис. 8.1.1). В схеме рис. 8.1.1 любой
малый сигнал С7Х, оказавшийся на входе, будет усилен и передан по
цепи отрицательной обратной связи R2 обратно во входную цепь.
При этом входное возмущение должно быть скомпенсировано так,
чтобы в стационарном режиме (состоянии равновесия) сигнал Uv
стал равным нулю, а точка 1
оказалась так называемым вир-
туальным (фактическим) нулем.
Предположение о том, что
(71 = 0, существенно упрощает
расчеты, связанные с анализом
включений ОУ. Другим, уже
Рис. 8.1.1. Операционный усилитель,
охваченный обратной связью,— инвер-
упомянутым выше, предположе-
нием, упрощающим анализ,
является допущение о том, что ТОр.
входное сопротивление ОУ весь-
ма велико, т. е. его входная цепь практически.не потребляет тока.
Будем считать, что цепи компенсации (см. гл. 10) выбраны надле-
жащим образом и обеспечивают устойчивость усилителя.
Ниже рассмотрены включения ОУ, реализующие аналоговые
операции. Точность выполнения этих операций, очевидно, тем выше,
чем лучше выполняются описанные выше условия идеальности ОУ.
8.2. Линейные включения ОУ
Инвертирующий усилитель. Схема рис. 8.1.1 реализует включе-
ние ОУ в цепь инвертирующего усилителя. Из рисунка в соответ-
ствии с приведенными выше предположениями видно, что /11Х = /0-
ПоСКОЛЬКу /вх = (7вх/7?1, /0 = ^вых^2> ТО Двых
= —
Коэффициент усиления цепи по напряжению Ки =
составит
Ки= -7?2/7?x. (8.2.1)
Если выбрать = Rlt включение рис. 8.1.1 будет являться
цепью инвертирующего повторителя. Поскольку точка 1 находится
под нулевым потенциалом, /?вх = Выходное сопротивление схе-
мы рис. 8.1.1 весьма мало (см. гл. 9),. оно обычно составляет
доли ома или несколько единиц ом .
*' Ниже мы изучим влияние основных эффектов, вызывающих неидеаль
ность ОУ; внутри треугольного контура, обозначающего ОУ, будем помещать
буквенные символы, характеризующие эту неидеалык>сть.
235
Таким образом, схемы инвертирующего усилителя и инвертиру-
ющего повторителя выполняют функцию преобразователя импе-
дансов.
Неинвертирующий усилитель (повторитель). Как видно из
рис. 8.2.1, поскольку (/вх = (/вых RJ (Rx -f- RJ, схема осущест-
вляет операцию (/вых = UBT (1 4- RJRt), формируя коэффициент
усиления
Ки = UBb,JUBI = 1 + R3/Rlt (8.2.?)
не зависящий от показателей ОУ. Частный случай этого включения,
когда Ri = оо , R2 = 0, — схема повторителя (рис. 8.2.2).
Аналоговый интегратор (рис. 8.2.3). Непосредственно из схемы
рис. 8.2.д для комплексных амплитуд токов и напряжений найдем
/1 = Л OBJR=-UB^^C, (/вых= — и BJj»RC.
Рис. 8.2.3. Аналоговый интегратор. Рис. 8.2.4. Дифференциатор.
Переходя к мгновенным значениям, получим
1 г
«вых (П = - -f «вх (О dt. (8.2.3)
О
Дифференциатор. Как видно из рис. 8.2.4, эта схема осуществ-
ляет операцию
UВЫХ = ^вх
т. е.
«вых (0 = —RC [duBX (8.2.4)
Усилитель тока (рис. 8.2.5). Непосредственно из схемы
рис. 8.2.5 видно, что /вх = /„ = — t/BbIX/R,
откуда
1/.ых= — 1B^R. (8.2.5)
236
Инвертирующий сумматор. Как видно из рис. 8.2.6, при Ro =*
= Rt = R2 — • •• — Rm схема осуществляет операцию
- t/вых = t/x + t/2 + ... + Um. (8.2.6)
Поскольку потенциал инвертирующего входа весьма близок к по-
тенциалу земли, источники входных сигналов оказываются хорошо
изолированными друг от друга.
С помощью резисторов, включенных во входную цепь, можно
реализовать весовые коэффициенты для каждого из слагаемых
t/вых = - ((У Л + t/я f +... + t/m (8.2.6Э
\ Al А2 Am /
Неинвертирующий сумматор. Как видно из рис. 8.2.7, в стацио-
нарном режиме UD — Uo, т. е.
Un = Uo = UBlM (Ri + R2).
Поскольку неинвертирующий вход ОУ по условию не должен
потреблять тока, имеем
U1— t/д . U2— Un . . Um Un _ g
R R R
Поэтому
Ui + t/2 -ф ... -ф t/m = mUn = m t/дых RiJ (Ri Ф Re)>
Отсюда
t/BbIx=(l+^)—(t/i + t/a + ... + t/m). (8.2.7)
\ Ri ) tn
Из формулы (8.2.7) видно, что напряжение на выходе представ-
ляет собой сумму напряжений на входе, умноженную на коэф-
фициент (1 -ф R2/RJ/m. Если входных сигналов два, a R2 = Rlt
имеем
t/вых = t/1 + t/2. (8.2.7')
Вычитатель. Из рис. 8.2.8 видно, что в стационарном режиме
справедливо равенство t/0 = Un.
237
Поэтому
U = U R ^вых
п~ 2 R'+R' 2 ’ R ~ R
откуда Uo = (t7i + [7ВЫх)/2. Поскольку [7п=[7п=[72/2,
[/2 = (71 + £7ВЫХ, т. е. 17вых = U2 - Uv (8.2.8)
Таким образом устройство осуществляет аналоговое вычитание
двух напряжений с коэффициентом пропорциональности, равным
единице.
Рис. 8.2.7. Неинвертирующий сумма тор. Рис. 8.2.8. Вычитатель.
Вычитатель-сумматор (рис. 8.2.9). Из рассмотрения этой схемы
видно, что Uo = UD. Но
U1— U а___Uj— Un < Um — U n Un
R R " R ~ R ’
отсюда [7| + [72 + ... + t7m == Un (in 1).
С другой стороны,
Ti-t70 , , Vm-U0 U^-Uo
г ... H = ,
R------------------------------------------R-R-R
t. e. 14 + И2 + ... + Vm = — t7BbIX + (tn + 1) Uo. Иными сло-
U2 + ... + [/J = (V, + V2 + ... + (Vm) + [>вых,
отсюда
[7ВЫх = (t7x + U2 + ... + Um) - (V, + V2 + ... + Vm) (8.2.9).
Вычитатель-усилитель. Схема вычитателя-усилителя приведена
на рис. 8.2.10. Поскольку Uo — Un, имеет место равенство
[7П = С72 \mR/ (mR + 7?)] =1 U2 1т/ (т + 1)1.
Имеем также (Иг — Uo)/R = (Uo — UBblx)/mR. Учитывая, что
(т + 1) Uo = [7ВЫХ -ф mUlt получаем Uo = ([7ВЫХ + tnV^I (tn >
+ 1).
238
Поскольку Uo = Un, Uвых + mUj = mU2, получим окон-
чательно
Uвых = tn (U2 — t/i). (8.2.10)
Инвертирующий усилитель с линейной зависимостью усиления
от положения движка потенциометра. На рис. 8.2.11 представлена
схема инвертирующего уси-
/? лителя, осуществляющего
1—R преобразование согласно фор-
h ° 1—1—1 муле
Рис. 8.2.9. Вычитатель-сумматор. Рис. 8.2.10. Вычитатель-усилитель.
Из этого выражения видно, что абсолютная величина коэффициента
усиления схемы
Ku = —nR^Rt (8.2.11)
пропорциональна положению т] движка потенциометра. Схема
обеспечивает регулировку усиления в пределах от нуля до ве-
личины R2/Ri- Входной импеданс схемы не зависит от г] и оп-
ределяется величиной R1.
Рис. 8.2.11. Инвертирующий усилитель Рис. 8.2.12. Инвертирующий повтори-
с регулируемым усилением. тель с балансным выходом.
Инвертор-повторитель с балансным выходом. Эта схема
(рис. 8.2.12) используется для питания двухтактных каскадов и иных
схем, требующих выходных напряжения, симметричных относитель-
но земли. Значение максимальной амплитуды размаха выходного
сигнала при включении, показанном на рис. 8.1.12, вдвое больше,
чем в схеме усилителя без балансного выхода. Запишем выражения,
поясняющие работу инвертирующего повторителя с .балансным
выходом. Именем U2 = — Ut, UA = — Uвх, t/2 == t/вых. по-
этому
At/ = - U2 = — 2 иг. (8.2.12)
239
Рис. 8.2.13. Сдвигатель фазы синусо-
идального сигнала.
Сдвигатель фазы синусоидального сигнала (рис. 8.2.13). Непо
средственно из схемы рис. 8.2.13 видно, что
jMC(t/BX—Ц,) = -^,
к
откуда
йВЫ1 = 2й0-ит, [ 7-+j“C] = j ®сс/вх.
Имеем
й = —и Г1------------2*ю-—1
Еых вх[ l/r+jcoC ]’
Uвых 1 — jtorC
^ВХ 1 “Ь jwrC
(8.2.13)
Таким образом, модуль ко-
эффициента передачи цепи рис.
8.2.13 не зависит от фазового
угла, регулируемого изменением
постоянной времени т = гС. Если г = 0, схема рис. 8.2.13 приво-
дится к схеме инвертирующего повторителя (рис. 8.1.1). При
г = оо на всех частотах, кроме ы — 0, цепь становится неин-
вертирующим повторителем и фактически совпадает со схемой
рис. 8.2.2*’. Таким образом, конфигурация рис. 8 2.13обеспечивает
сдвиг фазы от 0 до 180° без изменения амплитуды передаваемого
синусоидального сигнала.
8.3. Нелинейные включения ОУ
Компаратор (вариант 1) (рис. 8.3.1). Компаратор, построенный
на основе ОУ, осуществляет сравнение напряжения с опорным
сигналом Uo:
^вых < 0 при Ui Uо< 1 (8 3 1)
^вых>0 при U!<U0. I
Особенность применения ОУ в схеме компаратора заключается
в необходимости работы на цифровые ИС. Современные ОУ массово-
го применения, имеющие широкий динамический диапазон, вполне
допускают возможность получения на выходе двух уровней напря-
жения, соответствующих логическим значениям 0 и 1. На схеме
*’ Действительно, при г = оо на всех частотах, кроме нулевой, Uo =
= Un = UBX. Входной сигнал, таким образом, оказывается поданным на?
неиивертирующий вход.Поэтому через резистор R между йвх и UD тока на
будет.
240
рис. 8.3.1 показано подключение к ОУ опорного элемента, стан-
дартизующего уровень логической 1 на его выходе (в пределах 4—
4,5 В).
Компаратор (вариант 2) (рис. 8.3.2). Это включение является
модификацией*1 предыдущей схемы при реализации условия
Рис. 8.3.1. Компаратор (вариант I).
^вых > 0 ПРИ
1/Вых < 0 При
Рис. 8.3.2. Компаратор (вариант II).
Логарифмирующий усилитель (рис. 8.3.3). Логарифмирующий
усилитель использует нелинейные свойства вольт-амперной харак-
теристики р — «-перехода i = /8 [е6'/тфт — 1Где <рт = kT/g —
термический потенциал; т — коэффициент, связанный с поверх-
ностной рекомбинацией (в диапазоне рабочих токов кремниевых
транзисторов т = 1,0—1,3).
Рис. 8.3.3. Логарифмирующий усили-
тель.
Рис. 8.3.4. Усилитель, вычисляющий
антилогарифмы.
При е-и/тфт>>1 для схемы рис. 8.3.3 можно получить t/BX/7?=
==/8 е“'7вык/тфт, отсюда —1/ВЫх/т <рт = In (UBT/1SR).
Поэтому
t/BKx = a 1g (t/BX//eK), (8.3.3)
где а = — 2,3 m<pT.
Усилитель, вычисляющий антилогарифмы. Схема такого усили-
теля изображена на рис. 8.3.4. Полагая /х = /2, найдем
I^^^U^lR.
Отсюда т <рт In t/BbJX = t/BI—т <рт In /0 R.
*' Резистор R подключается к неинвертирующему входу (рис. 8.3.2) для
уменьшения ошибки за счет входных токов ОУ (см. ниже).
16 Зак. 1069 241
Имеем In ПВЬ[Х = —UBJm <pT -h In IeR. Откуда
1g t/BbIX = a t/EX + b, (8.3.4)
где a = 1/2,3 mtpT, b = lg (ISR).
Логарифмический умножитель (рис. 8.3.5). Это устройство яв-
ляется примером совместного использования различных аналого-
—о
Z=XY
Рис. 8.3.6. Прецизионный
линейный выпрямитель.
вых схем (логарифмирующих усилителей, сумматоров, вычислите-
лей антилогарифмов).
Схема осуществляет логарифмическое перемножение величин
X и Y
Z = XY. (8.3.5)
Прецизионный линейный выпрямитель (рис. 8.3.6). Для объяс-,
нения работы этой цепи зафиксируем время t — 0, в окрестности
которого мгновенное значение сигнала
пвх (/) — — cos со/ является отри-
цательным. На выходе при этом будет по-
ложительный сигнал. Диод Д1 будет сме-
щен в обратном направлении, отключая
резистор R1. Ток при этом течет через цепь
Д2, R2 в точку виртуального нуля. Мгно-
венное значение «вых (/) при R = R2 со-
ставит
«вых (О = — «вх (/)• (8.3.6)
Справедливость для схемы рис. 8.3.6 написанного выше равенства
сохраняется и в области достаточно малых значений | пвх (/) |, при
которых в обычных диодных цепях эффект выпрямления отсутствует.
При положительных мгновенных значениях нвх (/) диод Д2 отклю-
чается. Клемма <7ВЫХ соединена с виртуальным нулем, поэтому
ПВЫХ (/) О-
Таким образом, цепь рис. 8.3.6 выпрямляет отрицательную по-
луволну входного сигнала, инвертируя при этом его фазу.
242
8.4. Влияние неидеальности ОУ на показатели его
включений
Конечность величины коэффициента усиления. Рассмотрим цепь
инвертирующего усилителя с ОУ, имеющем собственный коэффи-
циент усиления по напряжению ¥= '’° (рис. 8.4.1)*>. Поскольку
значение Ки конечно, напряжение виртуального нуля будет
отличаться от бесконечно малой величины и составит
Ut = -ивых/Кй. (8-4.1)
Для токов /1 — /2, протекающих через резисторы R1 и R2,
получим
/1 = /2 = (С7Вх - = (<А - ^вых) R1- (8-4.2)
VSx Vi V2
Рис. 8.4.1. Неидеальный ОУ с К
в схеме инвертирующего усилителя.
Рис. 8.4.2. Неидеальный ОУ с К
в схеме неинвертирующего усилигеля.
Совместно решив уравнения (8.4.1) и (8.4.2), получим
= = А---------!__. (8.4
^вх Ri !+(!/№/)
Обозначив
введем в (8.4.3) произведение КиКи = —Т., являющееся коэф-
фициентом передачи по петле обратной связи, т. е. взятым со знаком
минус возвратным отношением Т (см. гл. 9). Имеем
Ло= . (8.4.5)
/?! 1 + 1/КиКи
Заменив второй сомножитель выражения (8.4.5) биномиальным
рядом
Ки = - (R2/Rx) I 1 - 1 /{Кй Ки + (1 Жй Ки)г(8.4.6)
и ограничившись при Ku Ku 1 его двумя членами, получим
Ки ъ - (R2/Rt) U-I/K6O- (8-4.7)
*’ Условимся показатели неидеальности отображать внутри контура
треугольника, символизирующего ОУ.
243
Аналогично для неинвертирующего усилителя на ОУ с собствен-
ным коэффициентом усиления Ки (рис. 8.4.2) получим
= U вых/Ки, (8 4.8) [t/вых - (1/в, - t/ДОв = (t/вх ~ IWi- (8-4.9)
Откуда /<а=а J+A/Дх (8.4.10) 1 + ЦКиКи
причем Ки = —-(8.4.11)
Поэтому 1 + A?2//?i Ки « (1 + RJRJ (1 - 1/КиКи). (8.4.12)
Сравнение (8.4.7) и (8.4.12) показывает, что в обоих рассмотрен-
ных включениях выражение для Ки состоит из произведения опе-
рации, осуществляемой идеальным ОУ, и поправочного сомножи-
теля (1-1/Л/,/</)).
Пример. Предположим, что в схеме рис. 8.4.1 Ки — Ю4,
— 10. Из (8.4.4) и (8.4.7) получим
Ки = — Ю (1—11/104) = — 9,989.
Предположим теперь, что усиление Кй увеличилось в два раза
и стало Ки = 2 • 104. Тогда
Ки = — Ю (1—11/2 • 1041 = — 9,9945.
Таким образом, благодаря действию глубокой отрицательной
обратной связи (при Ки Ки 1) существленные изменения Ки
не оказывают заметного влияния на величину Ки- Из (8.4.7) и
(8.4.12) с учетом (8.4.4) и (8.4.11) можно также видеть, что при
Ки >> 1 и Ки Ки >> 1 справедливо равенство Ки Ки & KuIKu-
Поскольку [(8.4.5) и (8.4.10)1 произведение КиКи является
показателем погрешностей, связанных с тем, что величина Ки ко-
нечна, надлежащий выбор — Т — КиКи определяет ошибки
реальных включений ОУ и степень стабилизирующего действия от-
рицательной обратной связи.
Функции чувствительности. Условимся называть функцией, чув-
ствительности величину, показывающую, во сколько раз отлича-
ется малое относительное изменение параметра
Kyly^dyly
от относительной вариации
kxlx^dxlx.
Имеем
— (dy/y) (x/dx) — (xJy) (dy[dx).
(8.4.13)
(8.4.14)
(8.4.15)
244
При оценке эффективности стабилизирующего действия ОС це-
К-и
лесообразно использовать функцию 0ко. При этом выражения
(8.4.5) и (8.4.10) можно представить в обобщенном виде
Лп = О(1— Ту, (8.4.16)
для цепи рис. 8.4.1
О = - Ки Ки RjRi = TRJRj (8.4.17)
для цепи рис. 8.4.2
Kb = (1 + RJRJ KbKu = {\ + RjRi) (- Т). (8.4.18)
Возвратное отношение каждой из рассматриваемых схем
7'= — КиКи. (8.4.19)
По обобщенному выражению (8.4.16) вычислим функцию чув-
Кц
ствительности О^о. Имеем
ки
аКи (l-T)-K?j[d(i-T)/dKb] (l-T) + Kb(dT/dK&)
рй = . (o.'i.zuj
dKfr-----------------------------------(1—ТУ-(l—ТУ
Предположив изменение собственного коэффициента усиления
единственной причиной нестабильности, а также приняв во внима-
ние, что для возвратных отношений схем рис. 8.4.1 и 8.4.2 справед-
ливы равенства:
для инвертирующего усилителя
Т = KbRJRtl (8.4.21)
для неинверуирующего усилителя
из (8.4.20) получим
для инвертирующего усилителя
dTIdKu = RJR^, (8.4.23)
Kb (dT/dKu) = KuRi/Rv = Т, (8.4.24)
dKjdKb = (1 - Т + T)l(l — Т)2 = 1/(1 - 7У1 (8-4.25)
для неинвертирующего усилителя
dT/dKb = -П 4- (R^Rt)]-1, (8.4.26)
Kb (dT/dKb) = -W(l + R^Ri) « T, (8.4.27)
dKu'dKu = 1/(1 - ТУ. (8.4.28)
245
Отсюда из (8.4.15) для рассматриваемых схем видно, что
<*и __ 1—Т _ 1
КЬ~ Ки dKfi ~ (1— Т)2 ~ Г—Т’
(8.4.29)
Пример. Определить требуемый коэффициент усиления усили-
теля с разомкнутой петлей ООС, если при замыкании отрицатель-
ной обратной связи усилитель должен обеспечить коэффициент уси-
ления 60 дБ и чувствительность к изменению усиления не хуже
Ки
е„о = 4%.
к и
Решение. Имеем Око = 0,04 » \/—Т, отсюда
Т = —25, Ки = 1000 « Ки!—Т, Ки = 1000 (—Т) = 25 000.
Таким образом, требуемое значение Ли для усилителя с разом-
кнутой петлей ОС должно быть не менее 20 • 1,38 • 3 & 82 дБ.
Величина Ки & Ки (см. ниже,
гл. 9) является основным парамет-
ром и всегда указывается в спе-
цификациях ОУ.
Конечное значение входного
сопротивления. На рис. 8.4.3 по-
казана эквивалентная схема, мо-
делирующая входную цепь ОУ.
Как видно из схемы, RBX являет-
ся входным сопротивлением меж-
ду инвертирующим и неинверти-
рующим входами, a Rc — синфаз-
Рис. 8.4.3. Неидеальный ОУ с ко-
нечными значениями входных им-
педансов.
ным входным сопротивлением параллельно соединенных входов
ОУ по отношению к земле. Проследим влияние упомянутых сопро-
тивлений на показатели инвертирующего усилителя. Из рис. 8.4.3
видно, что один из входных резисторов 2Rc в в рассматриваемом
включении оказывается закороченным, поэтому собственное вход-
ное сопротивление инвертирующего входа ОУ (без учета цепи от-
рицательной ОС) составит
Ribx — 2R01| RBX = 2R0 Rbx/(2Rc + Rbx). (8.4.30)
В высококачественных ОУ обычно выполняется условие RcS>Rbx,
поэтому МОЖНО принять Ribx^Rbx.
Для схемы рис. 8.4.3, учтя Rbx, повторим выкладки, которые
нами уже проводились для цепи рис. 8.4.1. Имеем
(R вх - U1)/R1 = (Ut - t7BblX )/R2 + L\/Rex, (8.4.31)
Ui =* (8.4.32)
246
Совместно решив эти уравнения, для Ки =
Лучим выражение, аналогичное (8.4.5),
д- —R2IR1
соответствующее приближенной формуле (8.4.7).
(8.4.33)
б'вых'б'вх ПО
(8.4.33)
В выражении
(8.4.34)
к (8.4.4). Если
е. к уменьше-
1 + Rd Ri + R2I RBX
Если Rnx -> 00, то выражение (8.4.34) приводится
Я,')Х оо, то это приводит к уменьшению Ки, т.
нию Ки-
Пример. Предположив, как и прежде, Кй = 10% для Rt =
= 100 кОм, R2 = 1 МОм, Rbx = 1 МОм, получим
\/К" = 1 + R2/Rt + RJR'bx = 1 + 10 + 1 = 12;
но формуле (8.4.7) найдем
Ки = —ю (1 — 12/104) « —9,988.
При Rbx -*• 00 коэффициент усиления Ки = —9,989.
Таким образом, влияние Rbx на Ки в схеме инвертирующего
усилителя является весьма слабым’. Столь же мало влияние Rbx
на входное сопротивление « Rt.
Читателю предоставляется возможность самостоятельно пока-
зать, что в схеме неинвертирующего усилителя (рис. 8.4.2, в кото-
ром надо дорисовать /?вх) RBx прямо пропорционально Rbx (при
Ra = 00), т. е.
Rbx = «вх (1 + Ки Ки) « Rbx . (8.4.35)
1 “Г К2/К1
Неограниченное увеличение RBT при RBX -*• 00 или Кй -► °°> пре-
дусматриваемое (8.4.35), в действительности ограничивается ко-
нечной величиной Ra и наличием токов утечки ОУ.
Значение Rbx, зависящее от свойств входного каскада, всегда
указывается в спецификациях реальных ОУ.
Ненулевое значение величины выходного сопротивления. Из
рассмотрения схемы инвертирующего усилителя с ОУ, обладаю-
щего ненулевым значением выходного сопротивления (рис. 8.4.4),
видно, что /j = /2 = Iз,
— U2)/R'ax,
(б\ — U вь1х) R-2. — (Uвъ1х
(U ВХ - id х)1 = (^ВыХ и^/КвыХ,
где U2 = — Кй U.
(8.4.36)
(8.4.37)
(8.4.38)
247
Из выражений (8.4.36) и (8.4.38), исключая Ult нетрудно получить
-R-+-R™-
R*~R^M
(8-4.39)
Обычно заведомо R'^JKu « R2 и
Щ = Ц,ых (1 + RLM-
(8.4.40)
Использовав это выражение, получим
Ки = ^
t'BX
R2 1
Ri \+^/K(jR'v
(8.4.41)
Кй =----------------------.
(1+R2/R1)(1 + «'UX/R2)
(8.4.42)
Рис. 8.4.4. Неидеальнын СУ с Ку ^со,
Рвыу^О.
Согласно (8.4.7) получим
Выражение (8.4.41) сов-
падает с (8.4.5), если под
Кй вместо (8.4.4) понимать
его уточненное выражение
(8.4.42). При R 'ых ->0(8.4.42)
переходит в (8.4.4).
Пример. При Кй ~ 104,
Ri = 10 кОм, R2 = 100 кОм
и RbBx = 1 кОм получим
II Кй = (1 + Ю) (1 + 0,01)=»
= 11,11; КйКй =Ю1/11,11.
Ки « —— f 1---------—1 = —10 Г1 — -bill = 9,98889.
Ri L КйКй! L Ю4 J
При Rbhx = 0, как уже было получено ранее, Ки = 9,989,
так что влияние эффекта ненулевого "значения ЯвНХ на Ки оказа-
лось пренебрежимо малым.
С повышением частоты величина Кй=Кй становится комплексной,
а модуль | Ла | падает. Поэтому влияние 7?пЫХ на Ки=Ки на высоких
частотах становится существенно больше.
Читателю легко, пользуясь схемой рис. 8.4.4, найти выраже-
ние для выходного сопротивления RBblX в схеме инвертирующего
усилителя с учетом Rbbx =#= 0:
Rjiux = Rsbix!( 1 + Ли Лу),
(8.4.43)
причем при Rbu^Rz <С 1 из (8.4.42) нетрудно найти
Кй = -— ---.
1+Я2/Я1
(8.4.44)
1
248
Приняв Кй Кй
1, получим
Явых- K^ll + Ri/R1} ‘
^вых
(8.4.46)
Из выражения (8.4.45) видно, что низкочастотное значение ве-
личины 7?вых может быть сделано весьма малым. Показатель
обычно указывается в спецификациях реальных ОУ. Формулы для
расчета низкочастотных усилительных параметров ОУ в инверти-
рующем и неинвертирующем включениях даны в табл. 8.4.1 и
и' 8.4.2.
ТАБЛИЦА 8.4.1
Формулы для расчета основных параметров ОУ в инвертирующем включении
Неидеальны й ОУ Идеальный ОУ
К'вых । Ки К,
1 ( К вых R Вых Kt Kt , Ri । \ Kt / 1 ' t ’ * f " 1 ' \ Я2 R вх «« вх /
СКа+ ^ВЫХ> Квх (К24-^вх RBX = R«
^вых (Я2 + Явх)Ч"Я2 RBX] (^£7 вх ^”“^вых вх) RBbix = ^Кёъ^+Kt/Rt) кй При К{у-*ОО, квых->0
&U ^вх (7?2”ЬЯоЧ-Квх)Ч“ + (Кг + ^вЫх) ^ВХ“Ь^1/ «вх^1
ТАБЛИЦА 8.4.2
Формулы для расчета основных параметров ОУ в неинвертирующем включении
Неидеальный ОУ Идеальный ОУ
Кг । #вых „ Kt Кй Двх 1 , , 1+ - [Rbx (R«+K> + RBUX)+R. («Bbix + R’>] Кй Квх Kt
п п' u ! R,4'RBblx + Rl/ RBX \ ^ВХ КВХТ" «1 I \ Я» + + ^вых / RBX = Ku RBx = 1 + R2/7?i При Kjy-»oo
„ RBB.x [(«. + кг) Rbx + ri Rj № RBbix+Kc/ KB^Rt+K,n RBblX = = Ro (! + ₽,/₽,) Кб при RBMx-*°
/в“А ii 1 , [Ky RBX (Ri + R..)] [Двх №+Д. + Двых>+ + Д, (Д,+ Двых^4” Ku RBx Ril
249
Зависимость коэффициента усиления ОУ от частоты. На
рис. 8.4.5 показан неидеальный ОУ, в котором собственный коэф-
фициент усиления V'JUy зависит от частоты. Эта зависимость учи-
тывается цепочкой Rl, С1, так что
Ки = й'гКК = + jcorO, (8.4.46)
где ku — низкочастотное значение Ки", Д = R±Cr — постоянная
времени.
Выходной импеданс цепи рис. 8.4.5 можно вычислить, заменив
в выражении (8.4.45) Кй на — Ку. Имеем
2вых = ---------------(1 + fab). (8.4.47)
ku
Из выражения (8.4.47) видно, что выходной импеданс инвертиру-
ющего усилителя имеет индуктивную реакцию. Для предотвраще-
Рис. 8.4.5. Простейшая однозвенная мо-
дель частотной зависимости усиления ОУ.
ния возможности самовоз-
буждения при работе на
емкостную нагрузку Сн ее
подключают к выходу ОУ
через демпфирующий резис-
тор Яд.
От постоянной времени
b = R^ зависит выбор
параметров внешних цепей,
предупреждающих самовоз-
буждение реальных ОУ (под-
робнее о расчете цепей ком-
пенсации неустойчивости ОУ
см. в гл. 10). В специфика-
циях ОУ часто указывают значения граничной частоты ОУ, при
которой модуль |Хб1 падает на 3 дБ; в предельно простом слу-
чае однозвенного фильтра f0)7 = 1/2лт!.
Скорость нарастания напряжения на выходе. Иногда быстро-
действие ОУ описывается скоростью нарастания сигнала на выхо-
де (Slew Rate — SR, р)
р [В/мкс] — SR = Д(/ВЬ1Х/ЛД
(8.4.47')
Эта величина измеряется в режиме большого сигнала на вы-
ходе ОУ, замкнутого цепью отрицательной обратной связи, при-
подаче на вход идеального перепада. Для измерения обычно ис-
пользуется схема рис. 8.4.2 при = оо, R2 = 0 (режим неинвер-
тирующего повторителя — наихудщий для показателя р).
Поскольку реальный ОУ при большом сигнале является нели-
нейным многозвенным фильтром, зависимость р от fOi7 обычно до-
статочно сложна.
250
Смещение нуля ОУ и его дрейф. Токи входов ОУ. Практичес-
кие цепи с ОУ, в отличие от включений их идеального прототипа,
имеют (/вых Ф 0 при отсутствии входного сигнала. Это явление,
называемое смещением нуля ОУ, может моделироваться независи-
мым действием входного генератора смещения нуля и входных то-
ков ОУ*’. Практический вклад каждого из этих источников оши-
бок определяется схемой включения ОУ. На рис. 8.4.6 изображе-
но включение неидеального ОУ (внешний треугольник) в цепь ин-
вертирующего усилителя (внутренний треугольник, идеальный
ОУ). Источники ошибок Ч/о, /р/2 обусловливают напряжение сме-
щения нуля выходного напряже-
ния С/ВЬ1Х.
Пользуясь схемой рис. 8.4.6,
нетрудно найти
(Л+/3) Rl+laR3 = ивых, (8.4.48)
(Л + /а) R, = I2R2 + Vo. (8.4.49)
Из этих выражений, исключив
/ з, получим
^вых = Vo (1 + R3/Ri) + /2/?2Х
X (1 + Rs/RJ - /г/?8. (8.4.50)
Рис. 8.4.6. Источники ошибок, при-
веденные к входу ОУ.
Поскольку то, как видно из (8.4.50), для уменьшения
ПВых целесообразно выбирать номиналы резисторов так, чтобы
Яг(1 + Я3/Ят) (8.4.51)
т. е.
/?2 = Я1ЯЖ1 + R3) = (8.4.52)
При этом
Пвых = Vo (1 + R3/Rt) + l0R3, (8.4.53)
где
/о = /2 - Л (8-4.54)
является разностью входных токов. Сопоставив (8.4.53) с (8.4.4)
и учтя обозначения рис. 8.4.1 и 8.4.6, для инвертирующего усили-
теля найдем
Пвых = Vo//<u + luR3, (8.4.55)
ПВЬ1Х = -Vo (Ки - 1) + f.Rя- (8.4.56)
Аналогично для неинвертирующего усилителя нетрудно полу-
Овых = VuKu+ /0R6. (8.4.57)
Представив 1/0, /0 в виде
Vo = V; 4- Vt At, ' (8.4.58)
/«=/; + /( AZ, (8.4.59)
*’ Каждый из этих источн!Тков ошибок является температурив зависимым.
251
вычислим приращение выходного напряжения ДОВЫ!£ при измене-
нии температуры на величину Д/. Имеем:
для инвертирующего включения
Л = -Vt Kt (Ки - 1) + ltR 8Д4 (8.4.60)
для неинвертирующего включения
Д С7Вых = Vi KtKu 4 It Rs Kt. (8.4.61)
Пример. Определить сдвиг нуля на выходе ОУ в схеме инвер-
тирующего усилителя при Rj = 10 кОм, RB = 100 кОм, R2 =
«= я, || R3, Vt = 10 мкВ/°С, It = 1 нА/°С, Д/ = Is G.
Решение. Имеем Ки = —R3!Ri = —10, тогда
Д<7Вых/Д/ = 10 (1 4- 10) 10~« + 1 • 10-* • 106 =
= 1,1 • 10-4 + 1 • 10~4 = 210 мкВ/°С.
Полученное значение является результатом наихудшего слу-
чая, так как мы предположили, что дрейфы Vt и It вызывают
сдвиг Д(7ВЫХ в одном направлении. Предположив применительно
к рассматриваемой схеме, что Ки 1, из (8.4.60) для модуля пере-
считанной ко входу реального ОУ величины температурного коэф-
фициента смещения нуля нетрудно получить выражение
| ДЦ вх | = KUDlAX/Ku Д/ = | V, | +1 /, RsfKu |. (8.4.62)
Подставив Ки — —R3/Ri, получим окончательное выражение
приведенного ко входу эквивалентного температурного коэффи-
циента смещения нуля инвертирующего усилителя
IA^bx^K + IRRJ. (8.4.63)
Из (8.4.63) видно, что для уменьшения вклада токовой неста-
бильности следует уменьшать Rr. При этом для сохранения посто-
янства Kv потребуется пропорционально уменьшать Rs. Показа-
тели V'o, Vt, К, К определяют операционные ошибки включений
ОУ и являются его точностными параметрами.
Балансировка ОУ. На рис. 8.4.7 приведены простейшие схемы
начальной балансировки ОУ для трех способов подачи сигнала.
Такая балансировка может осуществляться по входам ОУ; для но-
вых разработок ИС распространена подача балансирующего напря-
жения после первого каскада ОУ.
Усиление синфазного сигнала. Эффект усиления синфазного
сигнала связан с несимметрией плеч ОУ. На рис. 8.4.8 изобра-
жен ОУ с неидеальностью, символизируемой буквой л и оценива-
емой мерой подавления синфазного усиления сигнала.
252
Представим сигналы U1 и t/a в виде
Ui « Ue 4 г/д/2, (8.4.64)
U* « Uс — (8.4.65)
где Uc — синфазный, a Ua — дифференциальный сигналы соот-
ветственно.
Рис. 8.4.7. Схема балансировки ОУ по
входу:
С—инвертирующее включение; О — неинверти-
рующее включение; в — дифференциальное
включение.
Из (8.4.64) и (8.4.65) видно, что
Uc = (^ 4- t/a)/2,
(8.4.66)
С/д = f/i _
(8.4.67)
Представим сигнал на выходе ОУ (рис. 8.4.8) в виде линейной
комбинации
= ВД + K9UU (8.4.68)
где
A"i = при С/а = 0;
Кг = Uпри = 0.
ta
ГЕ
Р
S
ж я
О га
р 73
s 5
s§
Я
Н-4 'J4
а
S
Е
3
я g
“ S
s«
м <Т>
Е
QW CD
00
я я
□ 2
S
20 v
Ь Я
ст <т
ь
S=s
>
U1
S
С
ТАБЛИЦА 8.4.4
Основные параметры интегральных ОУ
Наименования Обозначения в зарубежной лите ратуре Символы Размер- ности Примечания
Коэффициент усиления напряже- ния на нулевой частоте Open Loop DC Gain K'u В/в Усилитель без обратной связи сба- лансирован напряжением Vo, при этом (7вых=0 для (7Вх = 0
Полоса единичного усиления (про- изведение усиления на полосу) Unity Gain Bandwidth It Гц Частота, на которой малосигналь- ный коэффициент усиления равен единице
Частота максимальной мощйости, частота среза, граничная частота по уровню 0,7 (т. е. —3 дБ) Full Power Response Frequency toi (fl — ЗдБ) Ги Максимальная частота, на которой ОУ отдает сигнал максимального размаха без нелинейных искажений
Скорость нарастания сигнала ^при Slew Rate, SR P В/мкс Определяется для перепада боль- шого входного сигнала
замкнутой петле отрицательной ОС Response Time МКС Отсчитывается при вхождении вы-
Время установления выходного (уст ходного сигнала в установленную зо-
напряжения ну допуска
Допустимое дифференциальное входное напряжение Differential Input Voltage ± С'вхц, ± U Ц в Дифференциальный сигнал, нахо- дящийся в этих пределах, безопасен для входов ОУ '
Допустимое синфазное (общее для обоих входов) напряжение Common Mode Voltage Range ± U3X c> ±uc в Для синфазного напряжения, нахо- дящегося в этих пределах, гаранти- руется работоспособность ОУ и до-
пустимый уровень синфазной ошибки
Коэффициент ослабления синфаз- ного сигнала Common Mode Rejection Ratio (CMRR) л [дБ] дБ Отношение синфазного коэффици- ента усиления к дифференциальному, выраженное в децибелах
Входной импеданс для дифферен- Differential кОм Импеданс между входами ОУ
циадьного сигнала Input Impedance
g__________________________________________________________ Продолжение табл. 8.4.4
Наименования Обозначения в зарубежной литературе Символы Размер- ности Примечания
Входной импеданс для синфазного сигнала Common Mode input Impedance Яс кОм Импеданс между входом и землей, если второй вход разомкнут
Ошибка на входе ОУ за счет син- фазного входного напряжения Input Common Mode Error Voltage с мВ Напряжение выходной ошибки, пе- ресчитанное ко входу, если оба вхо- да ОУ объединены и на них подано
Коэффициент подавления измене- ний питающих напряжений напряжение U^e = Uz
Supply Vol-lage Rejection Ratio Ре мкВ/В Для того чтобы при изменении напряжения питания на Л £ вновь сбалансировать ОУ, на его вход не- обходимо добавить Ув=Д£/ря. Этот
параметр определяется раздельно для каждого источника питания
Суммарно» входное напряжение ошибки (дрейф по напряжению) — ^вых/Яи мВ Эквивалентный генератор, учиты- вающий все ошибки усиления посто-
янной составляющей, приведенные ко входу
Входное напряжение смещения ну- ля Input Offset Voltage мВ Малое напряжение произвольной
полярности, которое, если подать его на вход, балансирует ОУ
Температурный дрейф напряжения смешения нуля, дрейф напряжения смещения нуля при изменении питаю- щих напряжений Input Offset Voltage Drift Vt. vE мВ Изменение напряжения смещения нуля в зависимости от температуры, времени и питающих напряжений
Суммарный входной ток ошибки i0 мкА, нА Генератор тока на входе, учиты- вающий все источники токовых оши- бок
6901 •’В£
Продолжение табл. 8 4.4
Наименования Обозначения в зарубежной литературе Символы Размер- ности Примечания
Входной ток смещения Input Bias Current ^BX мкА, нА Полусумма входных токов транзи- сторов входного каскада ОУ (при (/вых = 0)
Дрейф уровня входного тока Input Bias Current Drift lt At, lx At t£ A£ нА Изменение входного тока смешения в зависимости от температуры, вре- мени и питающих напряжений
Разность входных токов Input Offset Current zo нА Определяется при t/вых = 0
Дрейф разности входных токов Input Offset Current Drift Zt> 1 нА/град, нА/ч, нА/мВ Изменение разности входных токов в зависимости от температуры, вре- мени и питающих напряжений
Максимальное выходное напряже- ние, размах выходйого сигнала Output Voltage Swing ^вых макс В Максимальная амплитуда симмет- ричного линейного сигнала на выходе ОУ
Выходной ток нагрузки Output Current пых такс H мА Максимальный ток нагрузки, без- опасный для усилителя
Выходной импеданс Open Loop Output Impedance p • цвых Ом Импеданс, измеряемый на выходе ОУ в линейном режиме при разомк- нутой петле ОС
Ток, потребляемый усилителем, потребляемая от обоих источников питания мощность Supply Current Supply Power /п> мА, мВт Pn=Iu (£i+£s)
8.5. Пример внешнего описания параметров
интегрального ОУ массового применения
В качестве примера в табл. 8.5.1 приведены показатели 12] мо-
нолитной ИС 1УТ531, нашедшей широкое применение в практике
создания микроэлектронной аппаратуры*).
ТАБЛИЦА 8.5.1
Параметры ОУ 1УТ531*'
Параметры Значения параметров Примечания
мини- мальное типовое макси мальное
Ки, тыс 20 45 80 £1.2= i 15 В, “ = 2 кОм, / = 25сС
= 4" мкА — 0,2 0,6 0,6 1,8 £1 2=± 16,5 В, f = 25°C, t=— 60rC
10, мкА — 0,05 0,02 0,26 0,25 n 1 + О ND О сл о ’ ОС
V’Oi мВ — 1 5 /=4-25° (
Vt, мкВ/град — — 30 35 25° С « t < 125е С —60° С < t < 25е С
/?'х, кОм 100 400 — /=+25 С
п, дБ 65 90 — —60е С < 1 < < + 125° С
р, В/мкс — 0,3 — —
*> Размах выходного напряжения >. 10 В при Е, о=± 15 В, Р = 2 кОм.
юЫд I’lclriv. X» Л Li
Зависимости Кй, /вх — Ui + /s)/2 и размаха выходного на-
пряжения иВыкмакс от температуры и напряжения питания при-
ведены на рис. 8.5.1
*’ Эти показатели отвечают классической конфигурации ОУ типа рА709,
изготовляемой десятками зарубежных фирм разных стран.
258
Рис. 8.5.1. Зависимость основных показателей ОУ 1УТ531 от эксплуатационных
факторов [2],
Параметры других разработок современных ОУ приведены
в табл. 7.9 1, обозначения которой соответствуют введенным выше
показателям.
8.6. Таблица включений ОУ как многоцелевого
аналогового элемента
Таблица 8.6.1, иллюстрирующая включения ОУ, составлена
так, чтобы дать читателю представление о разнообразии вариан-
тов аппаратурного использования ОУ как многоцелевого анало-
гового элемента [1—61.
Более подробные сведения о показателях приводимых вклю-
чений можно найти в соответствующих руководствах по примене-
нию конкретных типов ИС ОУ.
При рассмотрении табл. 8.6.1. следует предполагать, что цепи
компенсации (см. гл. 10), формирующие частотно-фазовые характе-
ристики реального ОУ, выбраны надлежащим образом (в соответст-
вии с инструкциями по использованию ОУ в интересующих нас
включениях).
9* - 259
Включения ОУ
ТАБЛИЦА 8.6.1
Наименование Структура Операция ^вх^вых Примечания
Инвертирующий усилитель RZ ^y= —Я2/Я1 Rif Малое /Су = С/ВЫХ/У81
о A. Vfax
Неинвертирующий усилитель °ВХ j— »° X RZ Ueux A’u= 1 + Ri/Ri Большое/Малое Ку == U вых/^ вх
Повторитель нап- ряжения ^tx h ,,o Ky = l Весьма большое/Малое Ку = ^вых/^вх
Аналоговый интег- ратор R Jig ^ВЫХ = — ^вх/ I «вых(/)=—— | un(t№ RCJ 0 /?/Малое “вых(0 = = ^выхт(®'п <В< + ф)‘ £^вых = = (^выхт/У2’)е'’>
Продолжение табл. 8 6.1
Наименование Структура Операция ^вх/^вых Примечания
Дифференциатор о—11£_ ^вых= ”"^вх jtoRCi 1/1® ивых(0 = — ^^ивх(0/ —/ Малое jo)C / Входной импеданс зависит от частоты
Усилитель тока ^1 R —О ^вых = ~~ ^вх R О/Малое —
Инвертирующий сумматор У~7~Т uz Я УвЫХ ^вых= —(^1 + ^2) Я/Малое —
Неинвертирующий сумматор я £ '1 ВЫХ “ "Ь ^2 Большое/Малое —•
g_____________________________________________ Продолжение табл. 8.6.1
Наименование Структура Операция ^вх/^вых Примечания
Вычитатель fl я н I ' 1 U вых = U 2— U1 См. примечание/ Малое Входные сопротив- ления зависят от напряжений на входе
R ' ^Вых
Вычитатель-сум- матор R SzSzi- и ~ R V вых = (// 1 +,^а)— -(£А+Щ) См. примечание/ Малое ТО же
Вычитатель-уснли- тель mR r , —Т~~ j>_L-o ^вых = /и (У2—Ui) См. примечание/ Малое »
Продолжение табл. 8.6 1
Наименование Структура Операция «вх/^вых Примечания
Усилитель с регу- лируемым усилением % Я1 I ^вых К и = — р Rz/R1 ?1/Малое R(J — U вых/^вх> р=0-1
R Ку U вых/^ вх> Г=0 — ОО, 1М=1> <р = 0—л
Усилитель с регу- лируемым сдвигом фазы ч г ^Вых +/(оСг) — /Малое
Логарифмирую- щий усилитель I О- - < — ^>—— —о »Вых ВЫХ = ““ К 1 Og / 0/Малое Пределы выполнения операции: 12дек., 10-х2— 10-3А
i
'Продолжение табл. 8.6.1
На именование
Структура
Операция
двх/-^вых
Примечания
Двухполюсник с
регулируемым импе-
дансом
Измеритель модуля текущего значения разнополярного вход- ного сигнала R ufx(t) \z ГК/?- Взятие модуля. Прибор показывает (1/3/?) |«DX(0l RI- «вх(0—мгновенное значение (положи- тельное или отрица- тельное) входного сигнала
Интегратор с ин- вертируемым сигна- лом nV £ П R Ур “Im® авых( 0 = t О — —
Продолжение табл. 8.6 1
Наименование
Структура
Операция
^вх/^вых
Примечания
Источник напря- жения 81 "к /?2 ВЫХ — “ ^ВХ Ri/Малое
Источник тока UeK R JBbK /вых=/вх> /вх = (/вх//? —
L/вых не зависит
ОТ Ли
/вых не зависит
от Ra
Прецизионный ли-
нейный выпрямитель
ивых(0— ““авх(О
при иВх(Л <0
/?/Малое
Выпрямляется отри-
цательная полуволна,
фаза инвертируется
nd __ Продолжение, табл. 8.6.1
Наименование Структура Операция ^вх/^вьтх Примечания
Дифференциаль- ный усилитель с весь- ма большим входным сопротивлением о V, о>— г —t —о R "пых R Л ,/? V ВЫХ — 2(t/l — U«) Весьма большое/Малое Преобразователь двухпроводного (дифференциального) сигнала в однопро- водный
• Гиратор ^вх % ъ ZBx — , L — CR? — Двухполюсник? осуществляет индук- тивный входной импеданс
R R — ъ ч
С=_ 77 г Гл RZ
Продолжение табл. Я.6.1
Наименоваиж. структура Операция ^вх/^вых Примечания
Повторитель тока в нагрузке, не под- ключенной к корпусу -fe—R 1 ВЫ X = X , где 1 ВХ~ Свх/Rr ' /?г/Большое —
г X. IfblX г
Повторитель тока ^вых Ubz/R — —
R к*
R
Активный фильтр Баттерворта ки = — А^(7 = ^вых/^вх> fe0 = 1 ф R11 Ki
% z/ 2з(21 + 22Ч-£4)-|-2122_1_ + Z1Zi(l-k0)
Продолжение табл. 8.6.1
- 8.7. Заключение
1. Широкое применение ОУ является радикальным средством
улучшения характеристик аппаратуры, обеспечивающим стандар-
тизацию схемных решений и позволяющим сосредоточить усилия
специалистов на разработке функционально более сложных ана-
логовых структур.
2. Рассмотрение аппаратурных включений ОУ как многоцеле-
вого элемента основано на возможности его представления в иде-
ализированном виде.
3. Операции, осуществляемые ОУ, выполняются тем точнее,
чем выше их качество. Поэтому главное направление развития ин-
тегральных ОУ — улучшение их характеристик. Основные уси-
лительные и точностные параметры ОУ — это фактически показа-
тели, описывающие их неидеальность.
4. Стандартизация включений ОУ, их функциональных и точ-
ностных показателей облегчает проведение работ по совершенст-
вованию аналоговых ИС и их широкое многоцелевое использо-
вание в микроэлектронной аппаратуре.
Вопросы для самопроверки
1. Приведите выражения Ки для неи-нвертирующего усилителя,
учитывающие конечные значения величин R'BX и Ки-
2. Опишите основные линейные включения ОУ.
3. Опишите основные нелинейные включения ОУ.
4. Что такое идеальный ОУ и зачем используется это понятие?
5. Что такое виртуальный нуль?
6. Какие показатели неидеальности ОУ вы знаете?
7. Как определить и измерить усилительные параметры ОУ?
8. Как определить и измерить точностные параметры ОУ?
9. Приведите примеры обратных Связей, используемых в схемах
включения ОУ.
Список литературы
1. Deboo G. J., Burrous С. N. Integrated circuits and semiconductor devices.
New York, McGraw-Hill Book Co, 1971.
2. Акментыньш Я. Я. и др. Интегральный операционный усилитель 1УТ631.
— «Электронная промышленность», 1974, № 7, с. 27—28.
3. Millman J., Halkias С. С. Integrated electronics: analog and digital circuits
and systems. New York, McGraw-Hill Book Co, 1972.
4. Fitchen F. C. Electronic integrated circuits and systems, New York, Van
Nostrand, 1970.
5. Grebene A. B. Analog integrated circuit design. New York, Van Nostrand,
1972.
6. Марше Ж. Операционные усилители и их применение. М., «Энергия»,
1974.
7. Graeme J. G. Applications of operational amplifiers, Third Generation Tech-
niques. New York, McGraw-Hill Book Co, 1973.
8. Гехер К. Теория чувствительности и допусков электронных цепей. Пер.
с англ. Под ред. Ю. Л. Хотунцева., М., «Сов. радио», 1973.
269
Глава 9
Обратная связь в усилителях на основе
аналоговых ИС
Управление параметрами аналоговых схем с помощью ОС [1]
необходимо для рационального распределения ресурсов их качест-
ва, так как улучшение одних параметров неизбежно связано с из-
менением (в частности, ухудшением) других [1—4].
9.1. Основные способы подачи обратной связи
Предположим, что работа усилительной цепи происходит в ди-
апазоне частот, в котором всеми частотно-фазовыми искажениями
можно пренебречь. Будем считать, что цепь, не охваченная обрат-
ной связью, имеет входное сопротивление /?вх и выходное сопро-
тивление /?'ых. Зависимые генераторы тока и э. д. с., входящие
в эквивалентную схему цепи, обладают коэффициентами передачи
тока Ki (или напряжения Ки)- Будем считать, что цепь обрат-
ной связи, рассматриваемая отдельно, обладает входным сопро-
тивлением Rbx, выходным сопротивлением /?вых, коэффициентом
передачи тока или напряжения (К) или Ки) или крутизной S".
Чтобы проследить влияние обратной связи на характеристики
цепи, введем следующие параметры усилительной схемы без ОС:
коэффициент передачи тока К']', коэффициент передачи напряже-
ния Ки-
Коэффициенты передачи тока и напряжения при действии об-
ратной связи обозначим соответственно через Ki и Ки-
• Существуют четыре идеализированных типа обратной связи
[1—3]. Эти разновидности отображены на схемах рис. 9.1.1.
Рис 9.1.1, а иллюстрирует работу обратной связи по напряже-
нию с результирующим сигналом по току. Такое название показы-
вает, что входным сигналом цепи обратной связи является напря-
жение на выходе UBw.- Выходным сигналом цепи обратной свя-
зи является ток обратной связи /о._ Этот ток подается на вход схе-
мы сравнения (суммирования или вычитания). Цепь сравнения
вырабатывает результирующий ток 1В (сигнал ошибки), т. е. осу-
ществляет либо операцию
(9.1.1)
либо
/р = /вх-/о (9.1.2)
В первом случае обратная связь является положительной, во вто-
ром — отрицательной. Знак элемента сравнения отображает знак
обратной связи. Например, на рис. 9.1.1 обратная связь показа-
на отрицательной (знак минус).
С70
Рис. 9.1.1. Основные способы введения ОС>
а — по напряжению с результирующим сигналом по току; б по напряжению с резуль*
тирующим сигналом по напряжению; в — по току с результирующим сигналом по току!
г — по току с результирующим сигналом по напряжению.
271
9.2. Обратная связь по напряжению с результирующим
сигналом по току (рис. 9.1.1, а)
Если цепь обратной связи спроектирована правильно, выпол-
няется неравенство /?вх > Rn-
Усиление по току. Если в схеме рис. 9.1.1, а величина /?ВЫх
много больше входного сопротивления цепи сравнения, а обрат-
ная связь отрицательна, имеем
/0 = S''t/вых. (9.2.1)
Ток /вых в нагрузке Rn (при RB << /?вЫХ) составит /вых =
= Ri Ip = Ri (/вх 3 //вых)- Но Uвых = /вых Rm Откуда
/вых (1 + 3" RBKi) — Ki 1ВХ. Поэтому
Ri = /вых//вх = K//(l + S"Ki Ra). (9.2.2)
Рис. 9 2.1. Эквивалентная схема для вычисления возвратного отношения.
Если выполняется условие
3"К//?н> I,
(9.2.3)
отрицательная обратная связь считается глубокой. В этом случае
усиление по току
Ki = 1/3"/? и (9.2.4)
не зависит ни от значения Ki, ни от стабильности этой величины.
Это свойство часто используется при проектировании усилителей
с ОС.
Возвратным отношением 11,2] называется коэффициент переда-
чи по петле обратной связи. Преобразуем цепь рис. 9.1.1, ас уче-
том сделанных выше предположений, причем цепь обратной связи
будем считать разорванной (рис. 9.2.1) Напряжение на входе
цепи обратной связи обозначим через //вых- Напряжение на вхо-
де цепи ОС обозначим через //Вых- Возвратным отношением Т
назовем величину
у __ 1/выХ
^вых
вх = о
(9.2.5)
272
Для схемы на рис. 9.2.1 при /8Х = 0 имеем /р = —/0 = — S"Uier,
(/вых = /вых Rn ~ X/ (pRn = —K1S (/вых Rn- ОтСЮДЭ
R = t/BbIX/t/'ax= — Ki S"Rb= -KI S"Rr (9.2.6)
(так как для рассматриваемого случая Ki — Kui).
Обращаясь к (9.2.2), видим, что
К, = KW ~ Т). (9.2.7)
Знак возвратного отношения показывает, что ОС отрицательна.
Если возвратное отношение стремится к величине -ф-I, усилитель
теряет стабильность и самовозбуждается.
Пример. Найти Ki и Ки усилителя, изображенного на
рис. 9.2.2. Как видно из рис. 9.2.2, входной ток и ток, поступаю-
щий из цепи ОС, складываются. Усилитель в такой схеме для реа-
лизации отрицательной обратной связи должен быть инвертирую-
щим. Из соображений удобства анализа приведем схему рис. 9.2.2
к виду, показанному на рис. 9.2.3. После преобразования генера-
торов напряжения в генераторы тока получим схему рис. 9.2.4. Из
анализа этой схемы нетрудно получить:
I __ ___/ХГ II f\Q_ ( [О j ВЫХ |
II #o)+\ Ru J
.____/Z- 1 I ^BX , R« ,
/н- ^1 'p + Ro 'p ’
При R;x>Rh имеем
- /Н=/Р[ —R' + /?и + /?0]= ч
.____Rr II Ro (in I //Bblx \ ( IS | ffBX |
R li Ro) + Rbx \ Bx Ro Ru +Ro/
(9.2.8)
(9.2.9)
(9.2.10)
Если считать
Л/ RH + Ro ’
(9.2.11)
будем иметь приближенное выражение
i ~Rr II Rq
H~ ' RrllRo+R^x
io , ^вых
1b^~rT
4 (9.2.12)
Поскольку t/вых = (/вых = J в Rm МОЖНО ПОЛуЧИТЬ
/В
Rn Rr II Rq К/ + 1
Ro Rr |l Ro+RBx
= -Ki
Rr II Ro ro
— — * fix •
Rr II Ri+ Rbx
(9.2.13)
273
Рис. 9.2,2. Эквивалентная схема усилителя с обратной связью.
Рис. 9.2.3. Преобразованная эквивалентная схема рис. 9.2 2
Рис. 9.2.4, Преобразованная эквивалентная схема рис. 9.2.2 с генераторами
274
= А. = . (9 2 14)
Л>х , Rh__________Ri II Ro__, J
1 Ro RrllRu+R;x
Сопоставив написанное выше выражение с (9.2.7), нетрудно по-
лучить
КЧ = -Ki (Rr || /?u)/(/?r || R„ + RBX), (9.2.15)
7= -К, -Jf»--. (9.2.16)
Ro Rr 11 l<0 pKBX
Величину T можно определить непосредственно из схемы
рис. 9.2.4. Коэффициент усиления цепи без ОС вычисляется из
рис. 9.2.4 в предположении, что неравенства, приводящие к схеме
9.2.4, выполняются, а (/вых = 0- Имеем:
/в|ц' =Q=-^/plu' =о=-^(/?г||/?о)Жх + /?г||/?о). (9.2.17)
ВЫХ кЫл
т. е.
К? = -А. = _К)---------------= Т . (9.2.18)
/»х Rex+KrllRo RH
Поскольку Ki = K//(l — Т), из (9.2.18) при — Т >> 1 имеем
/Q = 7R0/RH_ =------go. . (9.2.19)
-т Rh
Коэффициент передачи напряжения определим как Ки — ивых1^,
где % = /вх Rr- Поэтому
Ки = К RJH, Rr = К, RH/Rr. (9.2.20)
Если — 7 >> 1, Ki = —R0/Rn, будем иметь
Ки = —R0/Rr. (9.2.21)
Пример. Для схемы, приведенной к цепи рис. 9.2.4, найти ре-
зультирующий входной импеданс ZBXi (учитывающий внутреннее
сопротивление источника тока). Определим его выражением
Zbx i = (Д/Дх, (9.2.22)
причем 1К = /рДвх-
При отсутствии ОС ((/вых = 0) результирующий ток составит
/р 1У'ых=0 = К* (^г II R0)/(Rr II До+ Двх). (9.2.23)
Включение ОС приводит к тому, что начинает работать генера-
тор тока UBax/R0, причем
/р = + Двых/Яо) (Rt II R0)RRr II Ro + R^). (9.2.24)
275
Считая /?н <С И /вх /?Г/ЯО «с /р. получим
1В =* — Я'/р, (9.2.25)
У вых. — IrRu —Ki RB (9.2.26)
т. е.
7р — (ZBx i/Rbx) (Пх— Ki RH /р//?п). (9.2.27)
где
% - = (R, || Ro) R'Bx/(Rr || Ro + Rbx). (9.2.28)
Имеем
I = l°BX Z^x J^BX <9 2 291
₽ \+KiRBZ^R'BXR0' ’
Поэтому
g _____ Uj Ip Rbx ^вх 1
BI₽_ 1°вх ~ Пх ~ ^RiRnZ^jR^Ro
Поскольку
T= — Ki Z°BX i RJRbx Ro, (9.2.30)
нетрудно видеть, что
ZBxi = Z°Bxil(l~T). (9.2.31)
Таким образом, действие ОС с результирующим сигналом по
току приводит к уменьшению результирующего входного импедан-
са в (1 — 7’) раз*>. Следует различать значения результирующего
входного импеданса ZBX/, наблюдаемого идеальным генератором
тока на входе схемы, и входного импеданса ZBX, в образовании ко-
торого внутреннее сопротивление источника не участвует (отнесе-
но к выходному импедансу источника тока).
Имеем
1/Zbx 1 = 1/ZBX + 1/Яг, (9.2.32)
следовательно,
^ВХ ~ ^ВХ I |дг = <ю . (9.2.33)
Пользуясь этими выражениями, нетрудно найти значение ре-
зультирующего входного импеданса для идеального источника на-
пряжения. Для этого пересчитаем цепь, состоящую из идеального
источника тока /вх и его внутреннего сопротивления Rr в цепь, со-
стоящую из последовательно соединенной э. д. с. $ = /ВХДР и
внутреннего сопротивления Rr.
Имеем
ZBxi/ = ZBX 4- RB. (9.2.34)
*’ Иногда величину (I — Г) называют глубиной обратной связи или воз-
вратной разностью (см., например, [2]).
276
Величину Zpj можно определить по формулам для вычисления
Z ,, предположив при этом, что Rp = оо. Именно, необходимо
считать
Z„x = Z°BX/(1 - Т), (9.2.35)
где Zbx = Rbx II Ro, Т ——Kl Zbx RjJRbx Ro‘
Пример. Определить выходной импеданс усилителя (рис. 9.2.2)
используя те же допущения, что и ранее, (/?„ << Rbx, /вХ RJR'bx <С
< KI /Р).
Решение. Для определения выходного импеданса рассмотрим
схему рис. 9.2.4, положив /£х. К выходным клеммам приложим
сигнал (/вых. Определим теперь выходное сопротивление /ВЫх
с учетом действия отрицательной ОС.
Рис. 9.2.5. Цепь с отрицательной обратной связью.
Имеем
/вых » /.+ KI Го- (9.2.36)
Так как
I __ ^вых / — / = ^вь1х _ Rr II Ro
н R„ ’ р ° Ro Rbx + RbWRo ’
выходная проводимость УВых = 1/2вв>х составит УВЫХ — /вых/(/вых =
= (/н -ь Ki rj/Uaw Имеем
V =
* вых
UВЫХ I IZ' ^вых II ^0
^х + №Н^о)
(7ВЫХ. (9.2.37)
Используя (9.2.16), найдем ZBhx = 1/УВых = RdlX — ?)•
Таким образом, действие рассматриваемой отрицательной ОС при-
водит к уменьшению выходного импеданса схемы. Если, например,
RB = 0,5 кОм, —Т = 80 дБ, то ZBblx « 500/10 000 = 0,05 Ом.
Пример. Определить коэффициент усиления цепи с отрицатель-
ной обратной связью (рис. 9.2.5). При расчете вначале следует опре-
делить коэффициент усиления тока схемы без ОС и возвратное от-
277
ношение. Обратной передачей сигнала и выходной проводимостью
транзисторного усилителя можно пренебречь. Использовать сле-
дует допущения, уже упомянутые при рассмотрении схемы
рис. 9.2.4.
Решение. Для определения коэффициента усиления тока схе-
мы с отсутствующей ОС отсоединим резистор ог нагрузки
Рис. 9.2.6. Эквивалентная цепь с резистором Ro, отсоединенным определенным
образом.
Рис. 9.2.7. Цепь, эквивалентная схеме рис. 9.2.6, построена в предположении,
что транзисторы Т1 и ТЗ идентичны.
(рис. 9.2.6). При таком отсоединении реакция цепи обратной свя-
зи на входную цепь измениться не должна. Поскольку Ra<^R0,
необходимо включить резистор Ro между входом схемы и землей.
Из эквивалентной схемы рис. 9.2.7, построенной в предположении
идентичности транзисторов, можно определить коллекторный ток
Л:2-------Ро2 ^62 — Рог ^ВХ
_________Rr II Ro_________
(Rr 11 Ro) + 2/?BX оэ + Ri
(9.2.38)
Отсюда определяется выражение для гока /р, протекающего через •
резистор R4:
Р — ' К2
А’з ____ r /в Rr II Ro
-- ~* ВХ
Д3 + Я4 (RrIIR0) + 2RUXOrf
Rs
. (9.2.39)
Поэтому
КЧ = - Ri Рог------------------------------- (9.2.40)
1 + /?4/А?3 (/?г||/?0) + 2/4хоэ+«2
278
Для определения возвратного отношения положим /7 = 0 и
подадим на вход схемы ток UiUK/R0 (рис. 9.2.8). По эквивалентной
схеме (рис. 9.2.9) определим
(9.2.41)
------Р02 ^62 ~ Ро2
Rr II Rn
~Rn (/?г|1/?о) + 2/?вхоэ+^2
Рис. 9.2.8. Схема для определения возвратного отношения.
1рНс. 9.2.9. Цепь, эквивалентная схеме рис. 9.2.7 для определения возвратного
отношения.
Поскольку ивыХ — lHRa, Т. е.
^ВЫХ = ---K1RiJk2Rs^(Rs + Ri)>
имеем
г у_____к' r ___Ро2_____?_________Rr И R°____
вых Д' н 1 + /?4//?3 Ro (Яг||/?0) + 2/?моэ+7?2
Отсюда
(9.2.42)
(9.2.43)
Ро2 К/ Rn
(Яг II Rq)/Rq
. (9.2.44)
/ °х=о 1 + R4/R3 (Яг II Ro) ~1~2Rbx оэ + Ri
Коэффициент усиления по току с ОС может быть вычислен по
формуле Ki = /07(1 — Г). Из (9.2.40) и (9.2.44) найдем
'1 Rr II Ro
Если — Т 1,
= Л' Р°2 I + R4/R3 RrllRo+2RBx03 + R2
RB Рог
Ro
Rrll Ro
1 + R4/R3 Rr II Ro + 2RBb.x oa + Ro
(9.2.45)
К, = _R0/Ra.
(9.2.46)
279
У — ^вых
“ "вых
9.3. Обратная связь по напряжению с результирующим
сигналом по напряжению
Для удобства анализа исходная схема (рис. 9.1.1, 6) упрощена
(рис. 9.3.1) с учетом предположения Рвх » Дн- Результирующий
сигнал по напряжению
(9.3.1)
(считаем t/вых = а входное сопротивление элемента срав-
нения весьма большим). Но
«/вых = KuUv (9.3.2)
Рис. 9.3.1. Упрощенный вариант цепи рис. 9.1.1, б.
при 7?в » Явых. Отсюда
Up = V^jKb, (9.3.3)
т. е.
U^M = t/вх - Ки t/BbII. (9.3.4)
Имеем 47вых (\/К'и + Ки) = (/Вх- Поэтому
Ки = С/вых/(/вх = Ки/(1 + КиКи). (9.3.5)
Но Ки = Ки при RB » ДвОХ. Таким образом,
Ки = К°иЦ1+КЬКи). (9.3.6)
Возвратное отношение можно вычислить, рассмотрев схему
рис. 9.3.1. Имеем
Т=-^| = -КиКЬ.
^вых |ивх = 0
Таким образом, из (9.3.6) найдем
Ки = К°и/(1 - Т). (9.3.7)
При получении этого выражения, аналогичного (9.2.7), мы счи-
тали входное сопротивление элемента сравнения весьма большим.
В ряде случаев такое предположение может оказаться несправед-
280
ливым, поэтому на примере, приведенном ниже, покажем, как мо-
жет быть учтена реакция цепи на входную цепь усилителя.
Пример. Найти коэффициент усиления напряжения схемы, при-
веденной на рис. 9.3.2.
Схема состоит из дифференциального каскада, нагруженного
на усилитель с большим коэффициентом усиления /Су. Будем счи-
тать, что Ra » 7? 2, ЯГ, ^ВЫХ « Rit Ri« 7?н- Выходное со-
противление ТЗ, включенного в цепь ОС, будем предполагать ма-
лым по сравнению с входным сопротивлением базовой цепи тран-
зистора Т2.
Решение. Преобразуем цепь рис. 9.3.2 к виду, показанному на
рис. 9.3.3, а, и представим в виде эквивалентной схемы рис. 9.3.3, б.
Из рассмотрения этой схемы можно получить:
® Яг+*о+2Явх09
т. е.
Л<а — РоаЛз2> (9.3.9)
t/p =/ка II ^х). (9.3.10)
t/вых = KbUvRa/[RB + 7?вЫХ],
U __К> 1 6 ^*вх Е/вх-^ых RJ №4+^)
вых и 1+r^Rb Ро2/?2+/?;х ’ ЯГ+Я0+2ЯВХОЭ
' ' (9.3.11)
Положив ив5 = 0, определим Т = -.~— I
^вых | увх=о
Имеем
т = - ^М*2Н*вх) t----------1___________1_.. . (9.3.12)
1 + ^'ых/^Н l-|-7?4//?J /?р+/?о + 2/?вх оэ
Положив в выражении (9.3.11) £7вЫХ = 0, нетрудно найти ко-
эффициент усиления Ки цепи, не охваченной обратной связью.
Имеем
/Су = .^ВЫХ /<У Рог (/?2 II /?дх)-----1------- . 9 3 13
^ВХ £/вЫХ’=0 Ч*^ВЫх/^Н /?г+/?о+2^?вх 08
Отсюда, учитывая (9.3.7) при —Т » 1, найдем
Ки « КЫ-Т=\ + Rt/R6,
т_ W
(9.3.14)
(9.3.15)
Пример. Найти выходное сопротивление рассмотренной выше
схемы с отрицательной ОС и результирующим сигналом по напря-
жению.
281
Рис. 9.3.2. Исходная схема усилителя.
Рис. 9.3.3. Преобразования схемы усилителя.
282
Решение. На схеме рис. 9.3.3, б положим, что [/вх = 0. Опре-
делим
^вых = ^вых//Вых. (9.3.16)
Напишем выражение для /вых в следующем виде»
I ВЫХ ~ 6^вых//?н + (U ВЫХ ~* KuUp)/R^. (9.3.17)
Но
Uv= Р°2^+здб/(/?4+^)' 11 ^х)- (9'3-18)
Используя (9.3.12), получим
<4 = Т 1 + /?7х//?н (7ВЫХ. (9.3.19)
ки
Подставив это выражение в (9.3.17),
после преобразований по-
лучим
— Гвых = 1 1 Т
Рвых *в ^ВЫХ ^ВЫХ
Y = —-
1 вых п
\
^вых
(9.3.20)
1 +
_1_
R"
'вых
(1-П
(9.3.21)
Иными словами,
2вых = 2?ых/(1 - Г). (9.3.22)
Таким образом, как и в случае результирующего сигнала по
току, отрицательная ОС уменьшает выходное сопротивление
в (1—7) раз.
Пример. Определить входное сопротивление рассмотренной вы-
ше схемы подачи ОС по напряжению с результирующим сигналом
по напряжению. __
Результирующее входное сопротивление по отношению к иде-
альному (рис. 9.3.3 а), источнику э. д. с. </вх определяется как
2Вхо — (7Вх//(51. (9.3.23)
Из рис. 9.3.3, б нетрудно найти
I — ^ВХ---^ВЫХ /?б) уд 2 24)
б’ Rr+flo + 2RBX08 * V ‘
Подставляя (9.3.24) в (9.3.23), будем иметь
^т4~ 4~ 2/?вх 03
1 ~~Kfj /?ь)
(9.3.25)
283
где Ки — Поскольку Ки = Ки/(1 — Г), где Т опре-
деляется формулой (9.3.15), имеем
у ____ ^Г~1~^оЧ~2^ВХ оэ
вхС/ 14-77(1— ту *
т. е.
ZBX и = (1 - T)(Rt + Ro + 2R bi оэ). (9.3.26)
Второе выражение в скобках представляет собой входное сопро-
тивление Zbx. наблюдаемое идеальным источником напряжения,
которое имела бы схема при отсутствии ОС. Поэтому
ZBxu •= Zbxu (1 — Т). (9.3.27)
Таким образом, в случае отрицательной ОС с результирующим
сигналом по напряжению входное сопротивление увеличивается
в (1 — Т) раз.
9.4. Общая методика расчета усилительных параметров
схем с обратной связью
Приведенные выше примеры показывают, что расчет малосиг-
нальных усилительных параметров схем с обратной связью может
осуществляться по одной и той же схеме независимо от включения
цепи ОС.
Именно:
1. Необходимо представить исследуемую цепь в виде эквива-
лентной схемы с источником сигнала обратной связи. При этом сле-
дует учесть реакцию цепи обратной связи на выходную и входную
цепи усилителя.
2. Все транзисторы рассматриваемой цепи необходимо заме-
нить малосигнальными схемами замещения.
3. Цепь обратной связи следует мысленно разорвать, т. е. счи-
тать, что на вход цепи обратной связи подается сигнал (/вЫХ или
t/вых). отличающийся от сигнала (/ВЬ1Х или (7ВЬ1Х), снимаемого
с выхода рассматриваемой схемы.
4. Считая UBX — 0, следует найти возратное отношение Т ~
= Пвых/^вых-
5. Считая, что сигнал источника СЮ равен нулю (1ВЫХ = 0 или
Пвых = 0), т. е. обратная связь разомкнута, следует вычислить
усиление схемы (Ки или Ki).
6. Зная эти величины, нетрудно определить коэффициенты уси-
ления:
Ки = R&RI —Т) (для результирующего сигнала по напряжению),
Ki — Ki (I — Т) (для результирующего сигнала по току).
Пример расчета усилителя с обратной связью. На рис. 9.4.1
изображен усилитель, состоящий из дифференциального входно-
го каскада, нагруженного эмиттерным повторителем на составном
транзисторе, и охваченный отрицательной обратной связью по на-
284
пряжению. Для расчета цепи представим ее в виде, изображенном
на рис. 9.4.2, а. Из эквивалентной схемы рис. 9.4.2, б для возврат-
ного отношения имеем
у ^вых
^вых
8=0 \ /оз
I ( Ро R*
\ /?вх В
Считая RBxS » R2 и RKXS^₽cRB, получим
К0+Яг+2/?вХ ОЭ1
(9.4.1)
Рис. 9.4.1. Исходная схема усилителя с обратной связью.
(9.4.2)
1
Усиление по напряжению при разомкнутой ОС можно найти,
положив f/вых = 0 (рис. 9.4.2, в), тогда
К'=.£вых| - f _(оз_ J6i_\= _т (943)
8 K.ix = ° к /бз /бг 8 J
Эквивалентное входное сопротивление (с учетом Rc) при отсутст-
вии ОС нетрудно определить из рис. 9.4.2, в:
Rbu = Rr Ф Ro -> 2RBIOBI. (9.4.4)
Эквивалентное выходное сопротивление (с учетом RH) при от-
сутствии обратной связи можно найти, пересчитав сопротивление
Ra в цепь эмиттера T4i
R^x Z = Rh II (Rbx об4 + Rbx обз 4“ R^oW- (9-4-5)
Через Rвх об4 и Rbxo63 обозначены низкочастотные импедансы
транзисторов Т4 и ТЗ со стороны их эмиттеров.
Теперь можно рассчитать коэффициент усиления схемы по на-
пряжению с учетом ОС. Имеем
Ки = Ku/(i ~Т)^ КЫ-Т = 1. (9.4.6)
283
Входное сопротивление с учетом ОС выразим в виде
Rb-lu — Rbku (1 — Т) Аг —Rb*T, т. е. 7?вх as ро/?2. (9.4.7)
Выходное сопротивление с учетом действия ОС может быть полу-
чено из (9.4.2) и (9.4.5). Имеем
(9.4.8)
# z = ^вых_/ __ Rn II (/?ЕХ о,-, 4 + /?вх об з/Рсч+Ре/Зоз Рм)
? Ри ^2/(^0+7?г+2/?вх оэ)
Рис. 9.4.2. Преобразования схемы усилителя с обратной связью.
Пример. При р0 = 100, R2 = 1 кОм, Ro = 1 кОм, 7?г = 1 кОм,
Rbxobi — 1 кОм, Двхоэз — 10 кОм, 7?н = 10 Ом, /?ВХоб., = 1 Ом,
(?в^обз = 70 Ом имеем:
'г__ ₽о Rt 100'1 кОм пс
Я0-}-/?г+2/?вх оэ1 1 кОм + 1 кОм+2 кОм
ЛдБ] = 201g25 = 20 • 1,398 Аг 28дБ.
Для нахождения коэффициента усиления схемы по току
удобно воспользоваться тем, что Ки — Un/^ IhRh^iRb
= KiRtJRr « 1.
286 *
Отсюда Ki ж RJRn — 1000/10 = 100, Лтдб = 40дБ. Входное
сопротивление составит RBX ро/?2 = 100 кОм. Выходное сопро-
тивление будет равно /?вых = /?ВЫХ/Т.
Считая RH^>Ri'bIX, из (9.4.8) найдем Квых « (1 + 0,7)/25 =
= 0,07 Ом. Таким образом, схема обладает весьма высоким вход-
ным сопротивлением, весьма малым выходным сопротивлением и
застабилизированным значением коэффициента усиления по току.
Такие характеристики практически нельзя получить, используя
одиночный транзистор или эмиттерный повторитель, выполненный
по схеме Дарлингтона.
9.5. Заключение
1. Применение обратных связей позволяет в широких преде-
лах варьировать параметры усилительных схем. При этом в ряде
случаев удается ряд показателей сделать не зависящими от пара-
метров активных компонентов (входящих в ИС) и регулируемыми
с помощью элементов ОС (внешних по отношению к ИС).
2. Для расчета усилительных цепей с ОС необходимо знать
свойства цепи без ОС (паспортные параметры аналоговых ИС)
а также возвратное отношение.
3. При определении возвратного отношения целесообразно
пользоваться определенными правилами составления эквивалент-
ных схем.
Вопросы для самопроверки
1. Перечислите основные способы подачи обратной связи в усили-
тельных схемах.
2. Что такое возвратное отношение и как им пользоваться?
3. Опишите методику вычисления возвратного отношения.
4. Как изменяются параметры при охвате схемы ОС разных типов?
5. Опишите общую методику определения параметров усилителей
с ОС.
6. Как влияет ОС на стабильность параметров аналоговых схем?
Список литературы
1. Shilling D. L., Belove С. Electronic circuits: discrete and integrated. New
York McGraw-Hill Book Co 1968
2. Лурье Б. Я- Проектирование транзисторных усилителей с глубокой обрат-
ной связью. М., «Связь», 1965.
3. Артым А. Д. Усилители с обратной связью. Анализ и синтез. М., «Энер-
гия», 1969.
4. Транзисторные схемы автоматического управления. Проектирование и
расчет Под ред Ю. И. Конева М., «Сов. радио», 1967.
5. Боде Г. Теория цепей и проектирование усилителей с обратной связью.
М —Л , ГНИЛ, 1948.
287
Глава 10
Асимптотические диаграммы и обеспечение
устойчивости аналоговых интегральных схем
Как правило, аналоговые ИС обладают большими коэффициен-
тами усиления и в основном используются в схемах с обратными
связями. Обеспечение устойчивой работы часто требует подклю-
чения к внешним клеммам ИС специальных компенсирующих це-
пей*). Такие цепи изменяют форму частотно-фазовых характерис-
тик ИС и тем самым придают им устойчивость.
В основе расчета цепей компенсации лежат методы теории ОС,
основы которой были разработаны Боде [1].
Асимптотические диаграммы, предложенные Боде, являют-
ся удобным средством расчета цепей компенсации неустойчивости
аналоговых ИС [2—5]. Эти диаграммы (диаграммы Боде***) часто
приводятся в справочных материалах и руководствах по примене-
нию аналоговых ИС.
10.1. Асимптотические диаграммы частотно-фазовых
характеристик усилительных схем
Диаграмма модуля частотно-фазовой характеристики. Для
примера рассмотрим частотно-фазовую характеристику следую-
щего вида
Д (/о) = Ао = At е/ф, (10.1.1)
где
д1 = д„ Vhiw, (1012)
1/1 +(0)/®2)г
<р = arc tg (co/coj—arc tg (<о/ю2). (10.1.3)
Выражение для Aj в децибелах имеет вид
(А1 ] дБ = 201og Ло + 20 [log /Т + (co/cdJ2] -
— 20 [log V1+ («/«/]. (10.1.4)
Первый член этого выражения является постоянным числом.
Второй и третий члены представим в виде асимптотических выра-
жений следующим образом:
• ’ См., например, схемы ОУ массового применения (гл. 7).
* *’ Иногда в отечественной литературе асимптотические диаграммы
именуются логарифмическими амплитудно-фазовыми характеристиками 15].
288
при со -> О
(10.1.5)
(10.1.6)
20[^У1+(со/Ш1)2]«0,
20 [ I ogV l+(co/co2)2] « 0;
при co )) cot
20[logVl+(w/co1)2] « 201og(cofai). (10.1.7)
при co >> co2
— 20|logVl + (co/co2)2] a;—20 log(co/co2). (10.1.8)
В полулогарифмическом масштабе выражения (10.1.5) —
(10.1.8) представятся отрезками прямых (рис. 10.1.1). Таким об-
разом, аппроксимация модуля частотно-фазовой характеристики
состоит из константы (отрезок оси абсцисс) и прямой с абсолютной
величиной наклона 20 log 2 = 6дБ/окт*> или 20 log 10 = 20 дБ/дек**>
Изменение наклона асимптотических диаграмм происходит соот-
ветственно в точках излома со = coj и со = со2.
Пример. Построить асимптотическую диаграмму модуля функ-
ции
[1 +/(со/4О)1
Решение. На достаточно высоких частотах, т. е. при со »
>> 40 рад/с | Аг | = 50 • 4 = 200, т. е.
IAj1 дБ = 20 log 200 = 20 (log 2 4- log 100) = 20 (0,3 + 2) = 46 дБ.
На достаточно низких частотах, т. е. при со -> 0
Aj. « 50, lAJflB = 20log50 = 20 (log5 + 1) = 20 1,7 = 34дБ.
Изломы асимптотических диаграмм соответствуют со = 10 и
го — 40. Составляющие асимптотической диаграммы
| А1| дБ = 20 log 50+ 20 log [У 1 + (со/10)2]— 20 log (У 1 + (со/40)2]
и их сумма изображены на рис. 10.1.2.
Диаграмма фазового сдвига. Рассмотрим фазовую характери-
стику вида
Ф — arctg (co/coj). (10.1.9)
Эта фазовая характеристика может быть аппроксимирована сле-
дующим образом:
0 при coCfcoj/lO),
45° (1 + log co/coj) при сох/10 < со < 10 соъ (10.1.10)
90° при со >10®!. ’
Ф =
* ' Октава — диапазон между частотами, отличающимися друг от друга
в 2 раза.
• *’ Декада — диапазон частот, отличающихся друг от друга в 10 раз.
Ю Зак. 1069 289
Рис. 10.1.1. Асимптотические диаграммы и реальные амплитудно-частотные ха
рактеристики:
1 —* асимпотическая диаграмма; 2 реальная характеристика.
290
Таким образом, в полулогарифмическом масштабе (рис. 10.1.3, о)
диаграмма фазового сдвига может быть представлена тремя отрез-
ками прямых. Изломы диаграммы соответствуют частотам (<ог/10)
и 1Оо>1.
Наклон диаграммы фазового сдвига составляет 457дек. Макси-
мальное отклонение диаграммы фазового сдвига от реальной
(б) модуля функции
и отдельных слагаемых (а) этого выражения.'
Рис. 10.1.2. Асимптотические диаграммы
, Г9 1 + /W1Q)
Л|-ои J +/((о/40)
фазовой характеристики 1в точках (со/10), (со/2), 2colt IOcdjJ не пре-
вышает 6°.
Пример. Построить фазовую диаграмму величины
4 = 50[1+'(ю/1°Ч
[1 + /(®/40) J
<р, град
S0
0/5
---
1 4Х 250
CJ
w
Логарифмическая шкала'1
а
Рис. 10 13 Диаграмма фазового сдвига:
а — функции (p=»arctg (<0/<0i);
«ж Л сл 1+/(С0/Ю)
б-функции л =50
30
Логарифмическая шкала
д
0
05
Решение. Фазовый угол заданного выражения описывается
функцией
<р (со) = arctg (со/10) — arctg (со/40). (10.1.11)
На рис. 10.1.3,6 построены асимптотические диаграммы для
обоих членов формулы (10.1.11). Диаграмма функции ср (со)
(рис. 10.1.3, 6) получена алгебраическим суммированием диаграмм
для составляющих фазовой характеристики (10.1.11).
10* 291
10.2. Методика построения асимптотических диаграмм
усилителей
Использование асимптотических диаграмм является весьма
удобным средством приближённого отображения частотно-фазовых
характеристик усилительных схем. Для пояснения методики по-
строения асимптотических диаграмм рассмотрим пример.
Пример. Построить асимптотические диаграммы частотно-фазо-
вых характеристик усилителя, схема которого изображена на
рис. 10.2.1, с).
Рис. 10.2.1. К построению асимптотических диаграмм:
а — схема усилителя; б — эквивалентная цепь для расчета частотно-фазовой характери-
стики усилителя.
Решение. Из эквивалентной схемы рис. 10.2.1, б получим
Ki
^вх
(^б-f-r б)/РоЧ~ гэ
П?б+ Гб)/Ро +га №) + r())/p0-f-r84-/?i/(l -р jwRi Cj)
т.е.
Кб
1 -4* Ci
(/?б + гб) / Ри + га +
R1
1 -4- /со/<*1 Ci I 1Ч-.
L (^ + гб)/Ро+''а + ^1
(10.2.1)
Обозначив
/?б
/<0 =
+ Гб) /130 + гэ +
(10.2.2)
Tj — Ki Съ
(10.2.3)
т2 = /?1С1Г1-Ь-----------------1 *. (10.2.4)
L № + г6)/₽(, + гэ + /?1 J
можем записать:
Ai = Ko(l+/<OT1)/(l + /<от2) (10.2.5)
причем т2 <, т1е
292
Асимптотические диаграммы строим в следующей последова-
тельности:
1. На диаграмму | Лу | наносим значения КГ) (при ®0) и
(при е) -> со) и точки излома сщ = 1/ть ®2 = 1/тг.
Соединением двух точек излома получаем искомую диаграмму
(рис. 10.2.2, а).
2. На оси частот диаграммы <р
наносим логарифмическую шка- *Р>град ____
лу в относительных числах, а так-
же значения ©j = 1/ть со2 = 1/т2.
Рис. 10.2.2. Асимптотические диаграммы рис. 10.2.1:
а ** для модуля частотно-фазовой характеристики^ б — для фазового угла.
Нанеся характерные точки 1/IOtj, Ю/т,, 1/10т2 10/т2, соединя-
ем их так, как показано на рис. 10.2.2., б
10.3. Асимптотические диаграммы и устойчивость
. аналоговых ИС
Согласно известному критерию Найквиста усилитель с ОС, име-
ющий коэффициент усиления
К/ = К//(1-7),
стабилен в том случае, если он не имеет полюсов в правой полу-
плоскости. Иными словами, на диаграмме Найквиста контур
Т (/о) не должен охватывать точку 4-1. Сопоставляя этот крите-
рий с асимптотическими диаграммами, нетрудно видеть, что ста-
бильность усилительной цепи может быть обеспечена лишь в том
случае, если при фазовом сдвиге —180° коэффициент усиления не
превышает единицы (0 дБ), или в случае, если при коэффициенте
усиления, равном единице, величина фазового сдвига не превыша-
ет 180е. На рис. 10.3.1,о показаны три амплитудные асимптотиче-
ские диаграммы усилительной схемы, отвечающие одной и той
же фазовой диаграмме рис. 10.3.1, б. Диаграмма 2 (рис. 10.3.1, о)
соответствует границе устойчивости. Практически все линейные
ИС являются многокаскадными, т. е. имеют число полюсов, превы-
293
Рис. 10.3.1. К определению устой-
чивости по асимптотическим харак-
теристикам:
а — три амплитудные асимптотические
диаграммы; б — фазовая диаграмма.
шающее 2, и большие значения
усиления при разомкнутой петле
ОС. Вследствие этого линейные ИС
выпускаются потенциально не-
устойчивыми и требуют компенса-
ции. Компенсация заключается
в соединении интегральной схе-
мы с реактивными элементами
(чаще всего ДС-цепочками). Па-
раметры компенсирующей цепи
подбираются таким образом, что-
бы обеспечить устойчивую работу
усилительного устройства.
10.4. Цепи компенсации
неустойчивости аналоговых ИС
Понятие о фазовом запасе.
В качестве примера рассмотрим
трехкаскадную схему, имеющую
Ку (/ = 0) = 10е и граничные час-
тоты /1 = 100 кГц, = 1 МГц,
fa = 10 МГц. При такой большой
разнице в значениях граничных частот полюсы можно считать не-
зависимыми. Уравнение частотно-фазовой характеристики схемы
имеет вид
Ко =-------——'---------------------, (10.4.1)
(1 + it/fi) (1 + if/ti) (1 + if Its)
юь
о =----------------. (Ю.4.2)
(1 + Я/ю6)(1 +/7/Ю6)(1 +///1С’)
Асимптотические диаграммы для этого случая приведены на
рис. 10.4.1. Из диаграммы видно, что усилитель является потен-
циально нестабильным, так как при наличии фазового сдвига, рав-
ного 180°, на частоте 4 МГц усиление существенно превышает 0 дБ
(составляя 60 дБ). Для обеспечения устойчивой работы усилителя
необходимо так спроектировать цепь обратной связи, чтобы вели-
чина модуля возвратного отношения |Т|, соответствующая фазо-
вому сдвигу 180Q, была доведена до величины, меньшей единицы.
Граница устойчивой работы соответствует | t1 = 1 на частоте
4 МГц (рис. 10.4.1, б). С помощью цепи (X можно сделать 11 | = 1
на частоте, меньшей 4 МГц, причем при | — 1 фазовый угол не-
обходимо иметь меньшим 180Q. Разницу между 180° и величиной
фазового сдвига при | Т\ = 1 называют фазовым запасом. Чаще все-
го значение фазового запаса выбирают равным 45Q, реализуя тем
294
самым компромисс между усилительными свойствами схемы и ее
устойчивостью. Таким образом, для рассматриваемого усилителя
необходимо так спроектировать цепь обратной связи, чтобы
|Г| = 1 при <р = —135°. Из рис. 10.4.1,6 видно, что такой фазо-
вый сдвиг соответствует частоте 1 МГц.
Компенсирующая обратная связь без реактивных элементов.
Если цепь обратной связи не содержит реактивных элементов,
можно считать t = КиК"- Величина К" является в этом случае
постоянным коэффициентом, мерой обратной связи. Для рассмот-
ренного выше примера на частоте 1 МГц фазовый сдвиг равен
Рис 10.4.1. Асимптотические диаграммы, отвечающие выражению (10.4.2):
а — амплитудная диаграмма; б —диаграмма фазового сдвига.
= 135°, Ки =80 дБ. Необходимо обеспечить | t1 = |Дц|Д"= 1.
Отсюда К" = 1/| Ки (1МГц) | = 10~4 = —80 дБ. При этом на
частоте, близкой к нулевой, будем иметь Т = 10® » 10-4 = 10 =
= 20 дБ.
Низкочастотное значение коэффициента усиления схемы с зам-
кнутой петлей отрицательной ОС равно Ки — Ки/ (1 — Т) ж
КЫ — КиКи « —\/К" = ю4 = 80 дБ.
Таким образом, в рассмотренном примере потеря усиления за
счет действия ОС составила 100—80 = 20 дБ.
Компенсирующая обратная связь с реактивными элементами
Управление фазовыми сдвигами в усилительных цепях, выполнен-
ных на основе ИС, удобно осуществлять с помощью реактивных
элементов, включаемых в схемы фильтров 12—4]. В зависимости от
< двига фаз, вносимого фильтром, различают компенсацию интег-
[ирующего и дифференцирующего типов.
Компенсация интегрирующего типа. Типичный пример инте-
грирующего фильтра, используемого для компенсации, изображен
на рис. 10.4.2.
Частотно-фазовая характеристика такого фильтра имеет вид
К = ^2 = /?2+1//мС /10 4 з)
ф /?1+/?2 + 1//соС‘ '
295
Таким образом
д — 1 ~ь /МТ| —
Ф 1+/<ВТй 1+////5
(10.4.4)
где /=4 = 1/2лт4; f5 = 1/2лт5; т5 = С (Rt + Д2); т4 = CR2, при-
чем т5 > т4.
Предположим, что интегрирующий фильтр включен в цепь уси-
лителя с собственным коэффициентом усиления Ки, замкнутого
обратной связью. Цепь ОС имеет коэффициент передачи, не зави-
сящий от частоты. Частотно-фазовая характеристика усилителя
соответствует примеру, рассмотренному выше.
U? Рис. 10.4.2. Интегрирующий фильтр —
U цепь компенсации,
Имеем
Ки(0)К"Кф
U + lt/tta + it/MV + iHM ’
т. е.
^(0)К"(1 + /Ш
(1 + if ltd (1 + it/ti) (1 + itlfa) О + й/W
Для уменьшения числа полюсов в выражении (10.4.5) положим
Д = Д. При этом
Т =_________________________(10 4 5)
(144//WU+///WU+tf/W 1 9
На низких частотах (f -> 0) Т (0) = Ки (0) К". На частоте fx, где
фазовый сдвиг равен 135°, модуль возвратного отношения должен
составлять единицу, т. е. величину Т (fx) = 1 • е~' 135°.
Положим fx = f2. При этом
Отсюда,
7(f2)=l.e-/«35’ =
поскольку f2 « f3,
__________ПО)___________
(1+/)(1+Й2//3)(1 + Й2//ь)
Т(О)
(1 + /П1 + Й2/М
(10.4.6)
(10.4.7)
Так как <р (f2) «—135°, то /2Д5» 1. Окончательно имеем
Д(/2) = T(0)e-'I35°OV2/2== l-e-/135°. (10.4.8)
Отсюда
|Т(0)]У2=Ш. f5 =/2V2/|T(0)|,
296
т. е.
С(/?1 + ^) = Т(0)/2л/2У5 = о. (10.4.9)
Поскольку f4 fu имеем
CR2-= l/2nf1 b. (10.4.10)
В реальных случаях роль резистора R1 может выполнять ак-
тивное выходное сопротивление схемы и быть величиной заданной.
Отсюда
a = CR1 + b, (10.4.11)
b = CR2. - (10.4.12)
Таким образом,
С = а — & = 2— 1 l^nh j (10 4 1 За)
R2 = b/C = 1/2'лЛС. (10.4.13 б)
Рис. ,10.4.3. Фильтр дифференцирую-
щего типа — цепь компенсации.
С
Пример. Пусть = 0,1 МГц, f2 = 1 МГц, fB = 10 МГц,
Ки (0) -- 100 дБ К" = 5 • 10-4. Будем считать, что цепь компен-
сации R2C включена в точку схемы, имеющую выходное сопротив-
ление 5 кОм.
Имеем
Rt=>5 кОм; Т (0) « Ки (0)№ = 105 • 5 . 10м = 50.
Отсюда
50 1
С = 2л.1061/2-----2л. 10» ~ 80() пф R =----------1------ _2 кОм
5.103 2л-105.10-9
Компенсация дифференцирующего типа. Частотно-фазовая ха-
рактеристика простейшего варианта такого фильтра (рис. 10.4.3)
имеет вид
= ТГ = R1+ Я1/(1+ * (10.4.14)
Таким образом,
*Ф=Кф(0) -7Т^-=/<ф(0)4т^7-’ (10-4-15)
1+ 1®т5 * 1-НШь
где
Кф (0) = RJlRi + ₽г); (10.4.16)
297
ft = 1/2лт4; f5 = 1/2лт5; t4 = Д2С; ть = ₽1/?2С/(/?1 ф RJ,
причем т5< т4. Таким образом, Дф (0) = т8/т4 = fjfb.
Цо аналогии с предыдущим примером можно записать
t =П0)(1+/7/Ь) (10 4 17)
(1 + /Z//i) (1 + 1Ш (1 + ill Is) О + it/U) ’
где
T (0) = Ки (0)Д'7<ф (0). (10.4.18)
Положив /4 ~ f2, будем иметь
Т =------т-----L121---------; (10.4.19)
(1 + illh) (1 + itlls) (i+ill it,)
Частоту компенсации fx, при которой t (fx) = 1 • e'IS6\ по-
ложим равной f3. Имеем
t (jx) =-------. (10.4.20)
0+ f/s/k)(» + f)(l+ list lb)
Считая /8 » Д, ts « ft, находим
| T (0) | e-'136’ / jV2 /8 = l.e-'13B",
откуда
17(0)1 «Уад* (10.4.21)
Пример. Пусть — 0,1 МГц, f2 =* 1 МГц, f8 = 10 МГц. Имеем
|Т (0) | = W- 10/0,1 140. Но | T (0)| = К'КФ (0)Ku (0). Отсюда
/ГДф (0) =1?(0)|//(6 (0). При Ки (0) = 10е имеем К'К* (0) =•
= 140/10® = 1,4 • 10-8.
Поскольку /5>»/8, а /8 = 10 МГц, выберем /в = 100 МГц, т. е.
(R1 || RJC = 1/2л • 10®. Учтем также, что RjC = 1/2л/а =»
= 1/2л • 10е. Тогда
К" = 7 (0)//СиКф(0) = T(Q)f^Kbh = НО . 108/10е . 10е ~ 0,14.
Низкочастотное значение коэффициента усиления в OG составит
\Ки (0) | = Кф (0)Кй11 1 - 7 (0) | = Кф @)КЫК"Кф (0) Ки »
« 1/Л’ « 7,1.
Выбрав С = 200 пФ, получим
Rr || R3 = 1/2л • 200 • 10-4 = 25/л « 80 м.
10.5. Цепи компенсации и частотные свойства
операционного усилителя массового применения
Для интегрального ОУ массового применения 1УТ531 [6] клас-
са 709 на рио. 10.5.1 показано подключение внешних компенсирую-
щих цепей.
298
Делитель, состоящий из переменного резистора 7?в »» 100 кОм
и резистора Йа, служит для точной начальной юстировки нулево-
Рис. 10.5.1. Цепи балансировки и
компенсации ОУ 1УТ531,
Рис. 10.5.2. Зависимость собственного
коэффициента усиления Ку ОУ 1УТ531
от частоты для различных цепей компен-
сации.
го уровня выходного сигнала. Цепочка Й8С8, подключенная
к клемме 8, осуществляет компенсацию интегрирующего типа. Кон-
денсатор С5, включенный между
клеммами 5 и 6 (вход), осуществ-
ляет компенсацию дифференцирую-
щего типа. Зависимость от часто-
ты коэффициента усиления Ки при
разомкнутой обратной связи для
различных корректирующих цепо-
чек показана на рис. 10.5.2. Зави-
симость размаха выходного сину-
соидального напряжения MaKG
от частоты входного сигнала при
различных цепях коррекции приве-
дена на рис. 10.5.3.
Примером ОУ в внутренней ком-
пенсацией может служить усили-
тель общего типа 140УД6 (аналог
МС1456 G). Идентичность цоколев-
Чвых макс, В
Рис. 10.5.3. Частотная зависи-
мость максимального размаха
напряжения на выходе ОУ
1УШ531 для различных цепей
компенсации.
ки усилителей позволяет без труда перейти к использованию но-
вых ОУ и тем самым улучшить параметры микроэлектронной
аппаратуры (см. табл. 7.9.1).
10.6. Заключение
1. Как правило, усилительные ИС выпускаются потенциально
нестабильными. Для компенсации этой нестабильности применя-
ются цепи различного вида (чаще всего ДС-цепочки).
299
2. Расчет цепей компенсации существенно облегчается исполь-
зованием асимптотических диаграмм частотно-фазовых характе-
ристик усилительных схем.
Вопросы для самопроверки
1. Постройте асимптотическую диаграмму модуля частотно-фа-
зовой характеристики.
2. Постройте асимптотическую диаграмму фазового угла.
3. Опишите методику построения асимптотических диаграмм
частотно-фазовых характеристик усилителей.
4. Как по виду асимптотических диаграмм можно судить об
устойчивости?
5. Что такое фазовый запас?
6. Какие компенсирующие цепи Вы знаете?
Список литературы
1. Боде Г. Теория цепей и проектирование усилителей с обратной связью. М.
ИЛ, 1948.
2. Shilling D. L., BeloveC. Electronic circuits: discrete and integrated. McGraw
Hill, 1968.
3. Артым А. Д. Усилители с обратной связью. Анализ и синтез. М., «Энергия»,
1969.
4. Лурье Б. Я~. Проектирование транзисторных усилителей с глубокой обрат-
ной связью. М., «Связь», 1965.
5. Транзисторные схемы автоматического управления. Проектирование и
расчет. Под ред. Ю. И. Конева. М , «Сов. радио», 1967.
6. Акментыньш Я. Я. и др. Интегральный операционный усилитель 1УТ531.—
«Электронная промышленность», 1974, № 7, с. 27—28,
Глава 11
Инструментальные, радиочастотные и «мощные»
ИС как многоцелевые элементы
микроэлектронной аппаратуры
Задача настоящей главы — на примере типичных функций, реа-
лизуемых аналоговыми ИС, показать возможности этих схем как
элементов, стандартизирующих блоки измерительной, импульс-
ной и связной аппаратуры, а также устройств питания и автомати-
ки.
300
11,1, Интегральные компараторы
Интегральные схемы сравнения аналоговых сигналов — компа-
раторы — широко применяются в современных системах автома-
тического управления и измерительной техники.
Идеальный компаратор. Основная функция идеального компа-
ратора — отождествление логического уровня на выходе с резуль-
татом сравнения измеряемого входного и опорного аналогового
сигналов. Чаще всего сравнению подвергаются сигналы, задан-
ные в виде уровней напряжений, поэтому интегральные компара-
торы, как правило, являются компараторами напряжения.
Рис. 11.1.1. Схемотехническая конфи-
гурация монолитного компаратора
510СА2.
Рис. 11.1.2. Характеристики переклю-
чения компаратора 510СА2 при Е2=
= 12 В, £1= —6 В:
/) —65е С, 2) 25“ С. 3) 125“ С.
Неидеальные компараторы. Аппаратурное использование ком-
параторных схем связано с необходимостью работать при уровнях
входных сигналов, насыщающих транзисторы компаратора по од-
ному из входов. Мерой качества компаратора может также служить
способность схемы к быстрому восстановлению первоначального
состояния при подаче на соответствующий вход сигнала, выводя-
щего транзисторы входных и выходных цепей из насыщения.
Уровни выходных напряжений интегральных компараторов,
как правило, соответствуют диапазонам уровней логических сиг-
налов нуля и единицы, используемых в сериях современных циф-
ровых ИС.
Современные схемы монолитных компараторов. Схемотехника
монолитных компараторов основана на согласовании параметров
компонентов, обеспечивающем стабилизацию основных характе-
301
Рис. 11.1.3. Сдвоенный стробируемый монолитный компаратор 521СА1 соответ-
ствующий конфигурации Ц.А711. .
Рис. 11.1.4. Зависимости време-
ни задержки выключения (а),
включения (в) н стробирования
(б) сдвоенного компаратора,
521СА1 от Д1/В1 •= UBX — Uon.
Время задержки отсчитывается
по показаниям осциллографа от
момента подачи входного на-
пряжения до момента пересече-
ния напряжением £/Вых порого-
вого уровня {7ПСр=1,4 В сраба-
тывания ЛЭ.
302
ристик цепей в диапазоне рабочих температур. Типовая структура
ИС компаратора*’ 510СА2 (рис. 11.1.1) состоит из двух дифферен-
циальных каскадов {Т1, Т2 и ТЗ, Т4), выходного эмиттерного по-
вторителя (Т7), стабилитронных цепей (Д/. Д2) сдвига уровней
напряжения и ограничителя ДЗ положительного уровня сигнала
на выходе компаратора.
Рис. 11.1.5. Эксплуатационные характеристики сдвоенного компаратора
.521СА1:
а —- зависимость напряжения логической 1 (U1) и логического О (С7°), вырабатываемых на
выходе компаратора, от окружающей температуры; б, в, — зависимость собственного ко-
эффициента усиления К и (без внешней обратной связи) компаратора от окружающей
температуры и напряжений питания Е\ и Еч\ г«зависимость входного тока /бх=(/1+
+ Л)/2 каждого из входов компаратора от окружающей температуры.
Показанная на рис. 11.1.1 схема обладает хорошими показате-
лями широкополосности и подавления синфазных сигналов при
довольно больших входных токах. Точностные характеристики
компараторов этого класса ограничиваются в основном напряже-
нием смещения нулевого уровня. Характеристики переключения
компаратора 510СА2 показаны на рис. Ц.1.2.
*’ Цепь на рис. 11.1.1 соответствует конфигурации широко распростра-
ненной монолитной ИС, впервые разработанной фирмой Fairchild (США) под
индексом Ц.А710.
303
Сдвоенная конфигурация стробируемого дифференциального
компаратора 521СА1 16] (см. рис. 11.1.3, табл 11.1.1) является
основой двухпороговых схем (см. ниже), обладающих симметрич-
ным откликом на отрицательные и положительные превышения
входного сигнала над уровнем порога, а также унифицированных
схем усилителей считывания сигналов магнитных запоминающих
устройств.
Эксплуатационные характеристики компаратора приведены на
рис. 11.1.4; его характеристики переключения — на рис. 11.1.5.
Рис. 11.1.6 Электрическая схема монолитного компаратора LM111.
В более совершенных ИС компараторов, например в ИС типа
LM111 фирмы National Semiconductor, США (рис. 11.1.6) значения
входных токов уменьшены более чем на два порядка и расширен
допустимый диапазон входных дифференциальных и синфазных
сигналов. Выходные сигналы таких компараторов совместимы
с уровнями цифровых ИС. Диапазон питающих напряжений рас-
ширен до ±20 В, точностные характеристики улучшены благода-
ря большой величине коэффициента усиления и введению специ-
альных клемм внешней балансировки нуля. Параметры типовых
ИС компараторов приведены в табл. 11.1.2, в которой также даны
показатели, достигаемые применением ОУ в компараторном вклю-
чении (см. § 11.2).
304
Параметры компаратора 521СА1
ТАБЛИЦА 11.1.1
Показатели Макси- мальные Типовые Макси- мальные
Входное напряжение смещения нуля Vq, мВ — 1,0 3,5
Входной ток смещения /Вх = (/1+/г)/2, мка — 25 75
Разность входных токов /ц, мА — 1 10
Коэффициент усиления Ки 750 1500 —
' Напряжение, В: логической 1 U1, при 1—5 мА логического 0 U° 2,5 —1,0 3,6 —0,5 5,0 0
Коэффициент ослабления синфазного сигна- ла л, дБ 70 90 —
Температурный дрейф напряжения смеще- ния нуля Vt, мкВ/®С в диапазоне/ = —60 h 4-125°С — 5 —
Время задержки включения (выключения) ^уст> нс •— 55 —
Допустимое дифференциальное входное на- пряжение ± t/д, В при £2=+12 В, £1 = = —6В — — ±5
Диапазон изменения синфазного входного напряжения, В при £2= 12 В, £1 = 6 В — 4-5 4
Напряжение строб-импульса, В — — 6
305
Параметры компараторов
ТАБЛИЦА 11.1.2
Параметры Монолитные компараторы Монолитные ОУ в компараторном включении Компара- тор на базе 1УТ401А и К1НТ591Г
рА710 510СА2 LM111 рА709, 1УТ531 цА702, 1 УТ-W! Л
Общие
Коэффициент усиления по напряжению К и на ну- 1700 200 000 45 000 1000 150 000
левой частоте Напряжение смещения нуля Vo , мВ 0,6 2,0 1 3 0,01
Входной ТОК /вг, мкА 13 0,1 0,2 4 0,27
Разность входных токов нА 750 10 50 1000 27
Допустимый диапазон из- ±5 ±15 ±10 ±3 +6
менения входных синфаз- ных (средних) сигналов с, в Допустимое входное диф- *. -7,2
±5 ±14 ±5 ±2 ±4,6
ференциальное напряжение ^вх д, В
Коэффициент ослабления синфазных сигналов л, дБ 100 — 90 80 95
Входное напряжение дрейфа Vt, мкВ/град 2,7 3 5 1
Дрейф входного тока /вх <, нА/град 25 40 0,3
Дрейф разности входных токов It, нА/град 10 10 0,03
В компараторном режиме *
Время задержки включе- ния (выключения), время восстановления (время от- клика) /уст (при >100 мВ, [7в = ю мВ, /?н = 500 Ом) 40 200 5000 800 850
Максимальное напряже- ние на выходе**) +3 4-10 10 4 +3
*’ Интервал времени между моментом приложения входного сигнала UBI и
временем, когда выходной сигнал пересечет уровень порогового напряжения
Un. Входной сигнал UBI выводит компаратор из состояния насыщения, вы-
званного сигналом перегрузки Unep. Разность между входным сигналом U„x
и сигналом t/nep называется восстанавливающим сигналом U„.
**’ Является обычно положительным относительно нулевого уровня для
компараторов и двуполярным для ОУ,
306
Продолжение табл. 1112
k Параметры Монолитные компараторы Монолитные ОУ в компараторном включении Компара- тор на базе 1УТ401А и КШТ591Г
цА710 5I0CA2 LM111 gA7O9, 1УТ531 , цА702. 1УТ401А
Минимальное напряжение на выходе*1 —0,5 —16 -10 —2 —0,1
Тепловой сдвиг нуля**) — — — 100 20
‘’Является обычно нулевым или отрицательным для компараторов и отри-
цательным для ОУ.
**’ Возникает при длительном воздействии сигнала перегрузки (Упер (от
единиц секунд и выше). При этом один транзистор разогревается, а другой
охлаждается по сравнению с режимом малых токов. При снятии НПер раз-
ность температур исчезает не сразу, что приводит к эквивалентному сдвигу
нуля. Существенное значение имеет для высокочувствительных схем
11.2. Компараторы на интегральных операционных
усилителях
Как известно, в качестве компараторов могут с успехом приме-
няться обычные ОУ. Несмотря на ряд их преимуществ перед ИС
компараторов (малые входные токи, высокий коэффициент усиле-
ния, низкие значения дрейфовых параметров и шумов), использо-
вание ОУ широкого примене-
ния в качестве компараторов
ограничено малыми значе-
ниями полосы пропускания
(/у С 1 МГц При К[7=1) и
скорости нарастания выход-
ного сигнала (р ^0,5 В/мкс).
Например, распростране-
нную схему ОУ 1УТ531
(р. А709) можно применить
в качестве низкочастотного
компаратора повышенной
точности (рис. 11.2.1). При
ная составляющие входного и опорного сигналов не должны пре-
вышать допустимых значений. Как видно из рис. 11.2.1, цепь ком-
паратора не содержит обратной связи, а номиналы компенсирую-
щих элементов выбраны достаточно малыми. На выходе цепи ис-
пользована схема согласования выходного сигнала с входными це-
пями логических устройств. В-табл. 11.1.2 приведена сравнитель-
307
Вх.1 Юк
+1SB
7
в
2 J1A709
с+ЗВ
йд1
ВЫХ,
-и--О
)
Л2
Вх.2 Юк
о-с--’л
С7_
ЮпФ•— О-15В
Рис. 11.2.1. Компаратор, построенный на
основе ОУ 1УТ531 (р.А709),
С2 *
НО
этом синфазная и дифференциаль-
R
К1НТ591
7
\9
К1НТ591
7
10
Т1а T1g
ТЗВ T3g
К1НТ591
-12 В
R11
1К
R10
13к
R1
15к
Рис. 11.2.2. Принципиальная схема компаратора, спроектированного на основе
ОУ 1УТ401А'и интегральных nap К1НТ591.
191901}
6,2к
дагп
I
&Д1
R2
13к '—
—П7+
1--------
/?7,
110к\
R6 1
10К
+ЗВ
на я оценка времени восстановления монолитных ОУ общего при-
менения 1УТ531 и компараторов Б10СА2 и LM111. Из таблицы вид-
но, что время восстановления /в ИС, разработанных для примене-
ния в схемах компараторов, значительно меньше, чем при исполь-
зовании обычных ОУ.
Для компараторов наибольшее распространение находят ши-
рокополосные ОУ с полосой пропускания fT > 10 МГц при Ки —
— 1 и скоростью нарастания выходного сигнала р > 10 В/мкс.
Например, ОУ р.А715 фирмы Fairchild (fT С 65 МГц, р=С 18 В/мкс
и Ки =95 дБ) часто используется в качестве компараторов. При-
менение сравнительно простых ИС широкополосных ОУ (подобно
----О
777Г0
R4
110к
R5
110
Вых.
19
известной конфигурации рА702 в компараторном включении огра-
ничено их скромными показателями по точности и диапазону
входных сигналов (см. табл. 11.1.2) Темне менее свойство широко-
полосности таких усилителей позволяет строить схемы высокока-
чественных компараторов. Пример одного из таких схемных реше-
ний, базирующихся на ОУ 1УТ401 (рА702) и согласованных тран-
зисторных парах К1НТ591, приведен на рис. 11.2.2. В этой схеме
входной дифференциальный каскад (транзисторы Т1а и Т1С) и
эмиттерные повторители Т2а и Т2б собраны на монолитных парах
К1НТ591Г. Транзистор ТЗа обеспечивает режим генератора то-
ка во входном каскаде, транзистор ТЗб в диодном включении под-
держивает коллекторные токи транзисторов ТЗа и пары Т1а, Т1б
постоянными в диапазоне рабочих температур. При отсутствии
входного сигнала напряжение на выходе схемы 1УТ401А (точка 5)
равно +6,3 В. Понижение (сдвиг) потенциала осуществляется
с помощью R9 и R10; каскад на транзисторе Т4 использован для
308
работы на входные цепи логических схем; диод Д1 предотвращает
пробой эмиттерного перехода Т4.
Параметры чувствительного компаратора на базе широкопо-
лосного ОУ и интегральных транзисторных пар. В табл. 11.1.2 дан
перечень основных параметров и их типовых числовых значений
Рис. 11 2.3. Зависимость времени восста-
новления компаратора, собранного по
схеме рис. 11.2.2, от напряжения восста-
навливающего сигнала:
/) t/nep—1 В при Яс—I кОм;
2) С/пер—1 В при Яс—5 кОм;
3) t/nep—4 В при Яс—1 кОм;
4) t/пер—4 В при Яс«5 кОм.
для монолитных ОУ и ИС компараторов. Результаты эксперимен-
тальной проверки расчетных формул [8] компаратора (рис. 11.2.2)
приведены на рис. 11.2.3.
11.3. Аппаратурное использование интегральных
компараторов
Ждущий мультивибратор. Применение простейшего компарато-
ра 510СА2 в схемах одностабильного (ждущего) мультивибратора
иллюстрируется рис. 11.3.1, а. При подаче отрицательного импуль-
са на вход (7с схема формирует положительный импульс на выхо-
де, причем уровень напряжения переброса равен внешнему опор-
ному пороговому напряжению Z70I1 и фиксируется с точностью
±10 мВ в диапазоне входных напряжений управления ±5 В.
При Um < 0 схема формирует положительный импульс при
отрицательном запускающем сигнале Uc. Если поменять поляр-
ность £/оп и сделать Ucu > 0, схема будет формировать отрица-
тельный выходной сигнал из запускающего положительного.
Длительность выходного импульса Т, вырабатываемого схе-
мой, можно определить, рассмотрев временную диаграмму тока в
цепи конденсатора С1 и резистора R3 (рис. 11.3.1, а, б). Имеем
I(0 = кг/вых + &<»)/(*, + (11.3.1)
где т = (R2 ± RsIC-l.
Напряжение на положительном входе компаратора U2 составит
и2 (0 = -Uoa ± i (t)R2. (11.3.2)
В идеальном компараторе при t=T (рис. 11.3.1, в) имеет место
и2 (Т) = 0, поэтому
Uoa = i(T)R2. (11.3.3)
309
Подставив сюда (11.3.1), получим
Т = Т In 1 -Ь^ых/^оп
1 -^-Rsl Ri
(11.3.4)
Приведенный выше пример иллюстрирует общий подход к раз-
работке схем импульсной техники, базирующийся на представле-
нии компаратора в виде идеального устройства сравнения.
Самоходный мультивибратор на основе простейшего компара-
тора 510СА2 изображен на рис. 11.3.2. Схема охвачена глубокой ОС,
улучшающей условия запуска и форму симметричного меандра,
получаемого на выходе цепи.
Рис. 11.3.1. Ждущий мультивибра-
тор на основе ИС компаратора:
а — схема включения; б — временная
диаграмма i (О; в — временная диа-
грамма и2(0«
На достаточно высоких частотах, вследствие шунтирующих
свойств конденсатора С1 глубина обратной связи уменьшается;
при этом из-за имеющейся в схеме положительной ОС возникает
генерация. В схеме, изображенной на рис. 11.3.2, период колеба-
ний определяется выражением Т = 2,7 RxCi. Мультивибратор на
основе интегрального компаратора 510СА2 может работать до час-
тот около 5 МГц.
Кварцованный генератор тактовой частоты (рис. 11.3.3). Пре-
имуществом использования интегрального компаратора перед
ОУ следует считать то, что размах напряжения на выходе компа-
ратора совместим с логическими уровнями цифровых схем.
Выбором номиналов резисторов R1 и R2 рабочая точка по по-
стоянному току устанавливается в линейной области выходного
динамического диапазона. На частоте й)0 последовательного резо-
310
нанса кварца Кв положительная обратная связь доминирует, вы-
зывая самовозбуждение схемы.
Пороговые устройства с гистерезисом Для защиты цифровых
устройств от внешних помех необходимо иметь передаточную ха-
рактеристику с гистерезисом; величина гистерезиса должна быть
Рис. 11.3.2. Самоходный мультивибра-
тор на основе ИС компаратора.
R1
Рис. 11.3.3. Кварцованный автогенера-
тор на основе ИС компаратора.
больше, чем максимальная помеха, наблюдаемая на фоне сигнала.
На рис. 11.3.4, а изображена цепь с положительной обратной
связью, образующей триггер Шмитта. В этой схеме можно подст-
раивать верхнюю и нижнюю точки переброса (7а и в зави-
%/хА
^бьк мкс
а ё
Рис. 11.3.4. Пороговое устройство с гистерезисом]
о — включение компереторе по схеме триггера Шмитте] в— точки переброса D, В U» на
передаточной характеристике.
СИМОСТИ ОТ UOD И напряжений на выходе ^выхиако и ^«ыхман
(рив. 11.3.4, б) согласно выражениям
ri п । б/вы>1 макс — Г7еп
(11.3.5)
П _11 , ^вых мин ~ б'оц
= —x_RdRi
(11.3.6)
откуда зона гистерезиса окажется равной
у _ ц __ (J , Uвых мако Увьп мттн
(11.3.7)
зи
с в пределы заранее заданного
_ ±27В
Строе!
Рис. 11.3.5. Детектор попадания сиг-
нала Uc в допусковую зону между
верхним и нижним пороговыми на-
пряжениями.
Обычно выбирают R2/Rx » 1 и обеспечивают Ur 5 мВ. Из вы-
ражений (11.3.5) — (11.3.7) видно, что, изменяя U0J1 и R2/Rlt мож-
но регулировать положение верхней и нижней точек переброса Ut
и U2 в широком диапазоне как отрицательных, так и положителы
ных значений.
Детектор попадания сигнала в допусковую зону между двумя
пороговыми напряжениями. В измерительной технике часто при-
меняются схемы, индицирующие попадание испытательного сигнала
интервала U2], На рис. 11.3.5
приведена схема, реализующая
эту функцию с помощью двой-
ного компаратора 510СА1. При
< Uc < U2 индикаторная
лампа Л включается. Подачей
стробирующего сигнала детек-
тор можно отключить, на вход
выходного каскада Т (справа от
штриховой линии на рис. 11.3.5)
можно подключить до восьми
двойных компараторных схем
(аналогичных одиночной цепи,
расположенной слева от штри-
ховой прямой, рис. 11.3.5).
Компараторы в схемах уси-
лителей считывания сигналов
магнитных, запоминающих уст-
ройств. Усилители считывания
применяются для вывода информации из запоминающих устройств
(ЗУ), использующих магнитные элементы хранения информации.
На рис. 11.3.6 приведен типичный пример расположения обмо-
ток в ЗУ матричного типа, работающего по принципу совпадения
токов. Данные из ЗУ выводятся в виде электрических импульсов.
Наличие импульса соответствует двоичной единице, его отсутст-
вие — двоичному нулю. Координатные обмотки Хо, Хх, Х2, Xs, и
Уо» У к У2, Уз образуют прямоугольную матрицу. На каждую из
этих обмоток может быть подан ток выборки. Этот ток, пропущен-
ный через одну из обмоток (например, обмотку Хо), недостаточен
." нт перемагничивания сердечников, охваченных этой обмоткой
з данном случае — сердечников 0оо, 0О1, 0|12, О03. При одновре-
менном пропускании токов выборки через координатные шины X
и Y (например, через шины Хо и Y2) полный ток выборки будет
сформирован лишь на одном из сердечников (в данном примере —
на сердечнике 002). Направления токов выборки при считывании
таковы, что сердечник стремится перейти в состояние «О».
Если сердечник до момента выборки находился в состоянии
«1», произойдет считывание, сердечник переключится в состояние
«1». При этом на выходе обмотки считывания (на входах усилите-
ля считывания, рис. 11.3.6) возникает импульс, возбужденный бла*
312
годаря перемагничиванию сердечника (в данном случае кольца 0о2).
Если сердечник Оо2 до момента выборки находился в состоянии «О»,
переключения не произойдет. На входе усилителя в этом случае
будет возбужден сигнал помехи. Этот сигнал помехи не должен
быть пропущен на выход усилителя считывания. Помимо сигналов
помехи, на входе усилителя считывания могут появиться различ-
Рис. 11.3.6. Расположение обмоток в магнитном ЗУ матричного типа.
ного рода наводки и шумы, которые также не должны быть уси-
лены и пропущены на выход усилителя. Выделение полезных
сигналов производится пороговой схемой, входящей в усилитель
считывания. Уровень порога зависит от конструкции ЗУ.
Входной сигнал усилителя считывания, в зависимости от того,
как организовано ЗУ, может быть положительным и отрицатель-
ным. На выходе усилителя должны вырабатываться одинаковые
по форме выходные импульсы заданной полярности, по возможно-
сти без помех, наводок и шумов. В связи со сказанным, в схемах
усилителей считывания используют усилители с дифференциальным
313
входом. Дифференциальная схема позволяет усилить импульсы
любой полярности и подавить синфазные помехи.
Синфазная помеха, т. е. помеха, величина которой на обоих
входах усилителя, одинакова, вызывается индуктивной связью
между тесно расположенными обмотками, в которых протекают
сравнительно большие токи записи. Помехи, вызываемые пропус-
канием полного тока выборки (благодаря действию двух полуто-
ков, поданных на шины X и Y через обмотки кольца 0у!/), кото-
рое уже было в нулевом состоянии и не может перемагнититься,
относятся к категории дифференциальных помех. Дифференциаль-
Рис. 11.3.7. Усилитель считывания сиг-
налов магнитного ЗУ на основе двой-
ного монолитного комнаратора.
Рис. 11.3.8. Кодировка нулевого и
единичного состояний в схеме
рис. 11.3.7:
/ — минимальный уровнь «I»; 2— зона
нахождения порога срабатывания; 3 —
максимальный уровень «О».
пая.помеха возникает также при пропускании полутока выборки
только по одной обмотке сердечника, который не может перемаг-
нититься, так как недостаточна магнитодвижущая сила. Дифферен-
циальные помехи частично устраняются зигзагообразной проклад-
кой обмотки считывания, которая половину сердечников прони-
зывает в направлении одной диагонали матрицы, а другую поло-
вину — в направлении другой диагонали. Даже в случае такой
прокладки обмотки отношение дифференциального сигнала счи-
тывания к помехе может быть не слишком большим (около 2,5—3,5),
причем для каждого конкретного ЗУ существует оптимальный по-
роговый уровень, зависящий от размера сердечников. В связи
с этим усилитель считывания, предназначенный для использова-
ния с различными ЗУ, должен иметь регулируемый пороговый уро-
вень. Этот уровень должен быть четко зафиксирован и стабилен
(в существующих усилителях считывания величина дрейфа нуле-
вого уровня не превышает 20—25 мкВ/град).
Схема использования двойного компаратора 510СА1 в качестве
стандартного усилителя считывания показана на рис. 11.3.7. Двой-
314
ной дифференциальный вход позволяет совмещать на выходе раз-
нополярные сигналы, поступающие из двух концов незаземленной
обмотки памяти, обеспечивая при этом хорошее подавление
синфазного сигнала. Изменяя напряжение Дрег, можно отрегулиро-
вать порог срабатывания усилителя, приспособив его для магнит-
ных сердечников любого размера. Кодировка нулевого и единич-
ного уровней при этом соответствует временной диаграмме
рис. 11.3.8. Размещение элементов схемы рис. 11.3.7 в реальной
конструкции должно быть строго симметричным, причем внешние
резисторы могут быть выполнены пленочными. Для некоторых ти-
Рис. 11 3.9. Использование двойного
компаратора 521СА1 типа J1A71I
в ЗУ, где уровень «1» — положи-
тельный, а «О» — отрицательный.
Рис. 11.3.10. Кодировка сигналов в ЗУ
с разнополярными логическими уров-
нями:
1 — минимальный уровень «1»; 2 — мак-
симальный уровень «0».
пов магнитных ЗУ (например, для ЗУ с неразрушающим считыва-
нием) логический 0 кодируется отрицательным уровнем напряже-
ния, а логическая 1 — положительным. В этом случае каждая по-
ловина двойного компаратора образует самостоятельный усили-
тель считывания (рис. 11.3.9), фиксирующий переход сигнала че-
рез нуль (рис. 11.3.10). Изображенный на рис. 11.3.9 двойной уси-
литель считывания подключается к общему выходу двумя незави-
симыми стробируемыми выходами.
11.4. Интегральные регуляторы напряжения
как представители «мощных» ИС
Основная функция интегрального регулятора — обеспечение
стабилизированного уровня выходного напряжения Е2 в широком
интервале изменения значений входного напряжения Ег и нагруз-
ки RK, подключенной к выходу регулятора. На рис. 11.4.1, а изоб-
ражена схема регулятора, содержащего проходной элемент (тран-
зистор), чувствительный элемент (вырабатывающий сигнал, про-
порциональный отклонению Е2 от требуемого значения) и усили-
тель, управляющий током проходного элемента.
315
Схема рис. 11.4.1,6 иллюстрирует использование пары Дар-
лингтона в качестве проходного элемента ОУ; зенеровские стаби-
литроны (правая штриховая рамка) применены в цепи чувствитель-
ного элемента.
Рис. 11.4.1. Интегральный регулятор:
« — обобщенная схема; б — пример реализации регулятора на основе стандартных инте-
гральных конфигураций.
На рис. 11.4.2 эта конфигурация изображена в виде ИС. Штрих-
пунктирной линией на рис. 11.4.2 показана входная цепь чувстви-
тельного элемента и цепь частотной компенсации.
Недостатком приведенных выше схем регуляторов является
их сравнительно низкий к. п. д., объясняемый рассеиванием
мощности на проходном элементе. Для повышения к. п. д.
используют интегральные ключевые регуляторы, построенные на
основе компараторов, уже рассмот-
ренных выше (см. § 11.1 — 11.3).
Примером одной их схем может
являться цепь, изображенная на
рис. 11.4.3. Компаратор, используе-
мый в этой схеме, включен в уже
рассмотренную в § 11.3 цепь детек-
тора уровня с гистерезисной харак-
теристикой.
Регулятор работает в режиме
автоколебаний следующим обра-
зом. Предположим, что напряже-
ние на нагрузке упало ниже
требуемого уровня. Через резистор
R5 на вход компаратора посту-
Рис. 11.4.2. Интегрализованная
схема регулятора (штрих-пунк-
тиром показаны внешние эле-
менты).
пает сигнал, в результате которого выход компаратора включится.
Транзисторы Т1 — ТЗ при этом откроются. Через индуктивность
L потечет ток, конденсатор С будет заряжаться, потенциал инвер-
тирующего входа компаратора увеличится, компаратор выключит-
ся. Реактивные элементы LC фильтра будут отдавать электричес-
316
скую энергию в нагрузку. Диод Д является элементом защиты уп-
равляющей цепи от выбросов напряжения на индуктивности, воз-
никающих при быстром отключении Т2.
Рис. 11.4.3. Импульсный регулятор на основе интегрального компаратора.
Рабочая частота схемы рис. 11.4.3 около 10 кГц, пульсации не
превышают 10 мВ, а к. и. д. составляет 85% при токе в нагрузке
1Н = 2 А.
11.5. Интегральные аналоговые перемножители
как инструментальные ИС
Основная функция идеального аналогового перемножителя —
получение произведения Z двух переменных (X, Y)
Z — KXY (11.5.1)
с коэффициентом пропорциональности К.
В качестве переменных XY чаще всего используются напряже-
ния Ux, Uy или разности напряжений &UX, &UV, при этом kUx =
= X, &UV = Y, ДУг Z или соответственно Ux = X, Uu =
= У, иг = Z.
Покажем возможность применения уже изученного дифферен-
циального каскада (ДК) для перемножения сигналов напряже-
ния. Из схемы рис. 11.5.1, а можно видеть, что
= SRHbU„ (11.5.2)
где
\UX = U2 — Up, (11.5.3)
5 = dljd (\UX). (11.5.4)
317
— крутизна, зависящая от величины тока 10 — 1.л + /Э2. Для то-
ков эмиттеров транзисторов Т1 и Т2 имеем
(11.5.5)
/э8«/.еа,,Фг. (11.5.6)
где 18 — ток насыщения р — м-переходов (переходы предполага-
ются одинаковыми); qT==KT!q— термический потенциал.
Отсюда
Рис. 11.5.1. Дифференциальный
каскад (ДК) как основа аналого-
вого перемножителя:
“О а — схема ДК; б — передаточные ха*
рактернстики; в — включение двух ДК.
Учтя (11.5.5) и приняв во внимание ZKi == а07э1, найдем
/к1 = «0/0/(1 + еду*/<П (Ц.5.8)
Аналогично
Л« = «0/0/(1+е-л^7). (11.5.9)
Приняв во внимание это выражение, используя (11.5.4), для кру-
тизны S получим
Г /1 — ДУд./фг
5= = _____________________________/1
d(A^x) [1+е-дуа/<1>т12
318
Абсолютная величина этого выражения So в точке AUx/q>T 555 О
будет обозначать максимаЛЬйый Наклон кривых /кП /ка (ДПдДрД
(рис. 11.5.1, б). Имеем
So = 1 S| о =«0 Л>Н<Рг. (11.6.10)
Учтя (11.5.2), для линейных участков зависимостей рис. 11.5.1, б
получим
= So RH А Ux = 10 Ых. (П -5.11)
Таким образом, цепь ДК (рис. 11.5.1, а) является перемножителем
числовых значений тока /0 и приращения напряжения Д[7Х.
Чтобы сделать сигнал /0 пропорциональным приращению на-
пряжения, используем еще один ДК (на транзисторах ТЗ, Т4,
рис. 11.5.1, в).
Рассмотрев по аналогии с предыдущим выводом, т. е. исполь-
зуя выражение вида (11.5.10), цепи рис. 11.5.1, в для тока 70 полу-
чим
/о = /из = (ао/ЖДД^, (11.5.12)
где
\UV = U. - U3, (П.5.13)
/6 = /03 + 7м, (11.5.14)
Подставив (11.5.12) и (11.5.11), найдем
UBblx = Дг/хД^(а§/о/0/?н/16<рП. (11.5.15)
Практически схема рис. 11.5.1, в не будет идеальным перемно-
жителем, так как при выводе формулы (11.5.15) мы использовали
простую, но не всегда справедливую линейную модель транзисто-
ра. Неидеальность перемножителя рис. 11.5.1, в будет заключаться
в том, что ПвыхТ^О при ДUx — 0 или &Uy — 0. Для приближе-
ния характеристик перемножения к идеальным схемы перемножи-
теля усложняют, добиваясь достаточно точного выполнения фор-
мулы (11.5.1) во всех четырех квадрантах изменения величин X
и К.
11.6. Выполнение радиотехнических преобразований
и аналоговых операций на основе идеальных
перемножителей
Балансный модулятор. Предположим, что на входах х, у
(рис. 11.6.1.) действуют периодические колебания
ux(t) = Uxcosa>xtA (11.6.1)
Uy (t) — Uy COS (£>y t. J
Сигнал на выходе идеального перемножителя согласно (11.5.1)
будет определяться выражением Ких (/) uv (t). •
319
Подставив сюда (11.6.1), получим
uz = U'V' Icos (ax + <0y) Z + COS ((0x — (By) /]. (J1.6.2)
Этому выражению отвечает изображенное на рис. 11.6.2 распреде-
ление частот в спектре амплитуд Аш выходного сигнала перемно-
жителя.
Из (11.6.2) и рис. 11.6.2 видно, что составляющие Аыи и Лил
в спектре сигнала иг (/) отсутствуют. При этом условии получение
составляющих с разностной (вж — (ву и суммарной <ож + Wy час-
тотами и является функцией идеального балансного модулятора.
Рис. 11.6.2.
Mx~LJy Ыу (л)^
CJ
___I____________________________
/ г \ J*
G/y G/jf (J^+GJy CJ
Рис. 11.6.3.
Рис. 11.6.1. Интегральный аналоговый перемножитель в схеме балансного мо-
дулятора.
Рис. 11.6.2. Спектр сигнала на выходе балансного модулятора.
Рис. 11.6.3. Спектр сигнала амплитудного модулятора.
Амплитудный модулятор. Это включение соответствует
рис. 11.6.1 в предположении, что
nx(/)=17x COS G)xt,
uv (t)=Uy (1 + tn COS (Oy t).
При этом
«z (0=KUxUy COS (Bx t + -- (COS ((0x + ®„)/4.
+ COS («* —(Dy)/], (11.6.3)
что соответствует спектру с несущей частотой <вх и двумя боковы-
ми частотами (вх + о>у и а>х — av (рис. 11.6.3).
Балансный смеситель. Подав на выходы той же схемы
(рис. 11.6.1) сигнал несущей их (/) = Ux cos <вх/ и модулирующей
частот
««(0= 2 M/cos/Wy/, (п.6.4)
/= 1
получим
иг (f)=KUх cos ых1 у Aljcos/Wy/. (11.6.5)
320
Выражению (11.6.5) будет соответствовать спектр, изображен-
ный на рис. 11.6.4, имеющий две боковые полосы:
К Л C0S(t°x —1 |
/==1 п _________1111-J [111____>.
iz X1 б'х М f , , . , . ^Х Ы
К >, — cos (сох + /Фу) t
2 Рис. 11.6.4. Спектр сигнала на
выходе балансного смесителя.
и не содержащий несущей а>х.
Однополосный модулятор. Такое включение (рис. 11.6.5) поз-
воляет использовать возможность балансной работы двух пере-
множителей с целью подавления не только несущей, но и боковых
частот. По существу, в этом случае происходит фильтрация нуж-
ной частоты. Пусть нам необходимо из сигналов
ux(t)=Ux cos (i>xt,
uv (t) — Uu cos<£>vt
(11.6.6)
Рис. 11.6.5. Однополосный модулятор на основе перемножителей.
получить сигнал с частотой оох + Фу и подавить остальные состав-
ляющие спектра. Зафиксировав на схеме рис. 11.6.5 точки 1 и 2,
для сигналов в этих точках иг и и2 получим соответственно
«! = — /<! Ux (Sin (0х /) Uv COS СОу t,
и2~—К^и x(cos (£>xt)Uy sin ©у t.
(11.6.7)
где — коэффициенты пропорциональности перемножителей
(они предполагаются одинаковыми).
Использовав инвертор с коэффициентом усиления Л'2, для вы-
ходного сигнала найдем выражение
иг (() = (КгКгихиv!2)sm (сох + <0у)/, (11.6.8)
отвечающее спектру рис. 11.6.6.
И Зак. 1069
321
Квадратурный фильтр. Аналогичное устройство для выделения
составляющей (оя—изображено на рис. 11.6.7. Как видно из
рис. 11.6.7, при их (/) =s Ux cos (£>xt, uy (t) = Uy cos toyt в точках
1 и 2 будут наблюдаться сигналы:
Н1(^)=(К1 UxUy[2) sin(oK/sin
«2 (0=(Ki Ux Uу/2) cos (о,, t cos (Op t.
(11.6.9)
На выходе неинвертирующего
усилителя с Ки ~ К2 получим
сигнал
1
C^t
й/у (J
(0= (,KiK2UXUVI2) cos ((Од.— (oy)<
(11.6.10)
Рис. 11.6.6. Спектр сигнала на со спектром, изображенным на
выходе однополосного модули- рис. 116 8 а.
тора‘ Зафиксировав частоту (ох, соот-
ветствующую настройке фильтра,
и изменяя частоту вблизи (Од., можно наблюдать разонансную
кривую (рис. 11.6.8, б) полоса пропускания которой может быть
сделана весьма узкой.
Достоинством квадратурного фильтра является возможность
его электрической перестройки изменением частоты со,, внешнего
(опорного) сигнала.
Рис. 11.6.7. Квадратурный фильтр на основе перемножителей.
Извлечение квадратного корня (рис. 11.6.9). В этом включении
используются два операционных усилителя (ОУ1 и ОУ2), которые
будем считать идеальными. Считая, что ОУ2 имеет бесконечно боль-
шое сопротивление и виртуальный нуль на входе, для тока I
(рио. 11.6.9) найдем
I = — U2/R = UJR, (11.6.11)
откуда иг = —ий. Но U2 =KiUxUx, поэтому
иг = -K.UI,
(11.6.12)
822
откуда Uz — К3игх, т. е.
UX=KVITZ,
где /< = 1/У7С
(11.6.13)
(11.6.13)
Откалибровав напряжение, можно от
(т. е. сделать К = 1).
Делитель двух напряжений. Это
включение (рис. 11.6.10) отличается
от предыдущего лишь способом уп-
равления умножителем. Имеем U2^
U^-K^Uy, uz =
= K3UXUV, отсюда
Ux = KUJUy. (11.6.14)
Возведение в степень (рис. 11.6.11).
В этом включении использованы уже
рассмотренные в гл. 8 схемы для вы-
числения логарифмов и антилога-
рифмов (log-1). Имеем = log Ux,
и2 = Uy log Ux,
Uz = U“v. (11.6.15)
множителя К избавиться
Ux
Рис. 11.6.8. Спектр сигнала на
выходе квадратурного фильтра
(а) и его резонансная кри-
вая (6).
Au )\
Удвоитель частоты. В этом включении используется фильтр,
пропускающий высокие частоты (рис. 11.6.12) Имеем
их (0 ~ Ux cos ui (0 ~ KiUx cos2 axt.
Поэтому
U1 (t) = (Kit/5/2)[I + cos 2(0^1. (11.6.16)
Рис. 11.6.9. Схема для извлечения Рис. 11.6.10. Делитель одного напря-
квадратного корня. жения на другое.
Избавляясь с помощью фильтра от составляющей ^172/2, получим
«2 (О = cos 2axt, (11.6.17)
где К2 — коэффициент передачи фильтра.
Делитель частоты. В этом включении использован фильтр,
пропускающий низкие частоты, и применена обратная связь с вы-
хода схемы на один из входов умножителя (рис. 11.6.13).
11* 323
Предположим, что их (/) = cos axt, а сигнал на клемме 2 име-
ет частоту (дх/2, т. е.
uz(t) = Кcos (wx/2)t (11.6.18)
Тогда
«1 (О = К cos сох/ cos (wx/2)/, (11.6.19)
т. е.
= Feos -|- <>>xt4-cos ~ /1 . (11.6.20)
Рис. 11.6.11. Схема возведения в сте- Рис. 11.6.12. Удвоитель частоты,
пень.
Напряжение иг (t), полученное после прохождения сигнала че-
рез фильтр (точка 2) и его усиления, составит
(f} = (KuKKJ2) cos (w/2)/,
(11.6.21)
где Ki — коэффициент передачи
фильтра; Ки — усиление ОУ
в неинвертирующем включении,
Рис. 11.6.13. Делитель частоты в два
раза.
Рис. 11.6.14. Фазовый детектор.
причем
KKtKu^Z. (Н.6.22)
Фазовый демодулятор (детек-
тор). Такое включение (рис.
11.6.14) содержит фильтр низ-
ких частот; на один из входов
умножителя подаются напря-
жение их (/), подлежащее детек-
тированию, и опорный сигнал
uv (/) о-фиксированной фазой:
«х (0 =^х COS (wo t + (р),1 J б 23)
и и (t)=Uv cos<o0 t. )
Сигнал в точке 1 определится
как
«1 (0 = (KiUXUyl2){oos X
X (2ы0/ + <f) + cosep). (11.6.24)
Сигнал, описываемый первым слагаемым (11.6.24), через фильтр
низких частот не пройдет, таким образом
пг (0 = (KxKa^f/yl^) cos ф.
(11.6.25)
324
Бифазный модулятор. Это включение (рис. 11.6.15, б) совпада-
ет с ранее рассмотренной схемой рис. 11.6.1 в предположении,
что
Л
Uxfi)
VMWVWWWW
ux(t)~Uxcos ыхt,
(11.6.26)
uz(t)
Рис. 11.6.15. Бифазный модулятор:
а — временная диаграмма; б — подача сигналов на перемножитель.
При этом
KUX cos wxt,
— KUX cos ых t,
(11.6.27)
что соответствует временным диаграммам рис. 11.6.15, а.
Бифазный демодулятор (детектор). В этом включении
(рис. 11.6.16)
Ux (/) ~ ±COS (£)xt,
Uy (/) = cos axt.
Л
о-----
Рис. 11.6.16. Бифазный
демодулятор.
Напряжение в точке 1 составит
(0 = ±Ki[cos 2(ож/ 4- 11/2. (11.6.28)
После прохождения через фильтр останется лишь второе слагае-
мое этого выражения:
иг (0 = ±КЛ2/2, (11.6.29)
где Кг — коэффициент передачи фильтра.
Линейный амплитудный демодулятор (детектор). Это включе-
ние (рис. 11.6.17, а) содержит ограничитель сигнала их (/) =
= Ux cos Mxt. Напряжение на выходе ограничителя (в точке 2)
составит
иг (О = Ч cos (11.6.30)
325
Величина т] в этом выражении от амплитуды Ux не зависит. На вы-
ходе перемножителя (точка 7) будем иметь
U1 (/) = пТ/Л! И + cos 2(ох/]/2, (11.6.31)
так что напряжение на выходе фильтра
17г(7) (11.6.32)
будет линейно зависеть от амплитуды Ux.
Рис. 11.6.17. Демодуляторы (детекторы) амплнтудно-модулированных колеба-
ний :
а —линейный детектор; б — квадратичный детектор.
Квадратичный амплитудный демодулятор (детектор). Эта схе-
ма (рис. 11.6.17, б) отличается тем, что не содержит ограничителя.
При этом
ц2 (/) = UxKi П + cos 2е)х7/]/2.
Таким образом
(/) = KrKs^/2.
(11.6.33)
(11.6.34)
11.7. Многоцелевые широкополосные
радиочастотные ИС
Основное применение ИС этого типа — радиоприемные устрой-
ства.
Гибридные ИС в радиочастотном диапазоне предпочтительнее
по сравнению с монолитными ИС. На рис. 11.7.1 изображена
схема одного из таких усилителей — элементная основа трак-
тов радиоприемников в диапазоне 0,5 — 500 МГц (рис. 11.7.2).
На рис. 11.7.1 показано включение широкополосной ИС (обве-
дена треугольным контуром) в схему- резонансного усилителя
(колебательный контур и входной транзистор являются навес-
ными), Такие же ИС могут быть использованы в схемах смесите-
ля (рйс. 11.7.3, а) и кварцованного гетеродина (рис. 11.7.3, б).
Многоцелевые широкополосные радиочастотные ИС чаще всего вы-
полняются по каскодной схеме [два каскада с биполярными тран-
зисторами по схеме общий эмиттер (ОЭ) — общая база (ОБ)].
326
Высокочастотные модели БТ. Из известной (рис. 11.7.4, а) Т-об-
разной высокочастотной эквивалентной схемы замещения БТ в
предположении, что
можно*) получить следующие высокочастотные модели БТ: вход-
ную цепь с ОЭ (рис. 11.7.4, б); выходную цепь ОЭ (рис. 11.7.4, в);
Рис. 11.7.1. Каскодное включение ИС в схему резонансного (полосового) уси-
лителя.
входную цепь с ОБ (рис. 11.7.4, г); выходную цепь с ОБ
(рис. 11.7.4, 5).
В схемах рис. 11.7.4. использованы обозначения
тэ = тг 4-
(11.7.2)
Тг = 1/сог = 1/2л/г,
(11.7.3)
*’ Между частотой fT, соответствующей | К/1 = 1 в схеме с ОЭ, и частотой
/а существует приближенное соотношение fT = /а/(1 +х). Формула (11.7.1)
корошо оправдывается до частот f < (0,3 — 0,5)/г, на более высоких частотах
особ
следует использовать выражение а = । ~ .
827
где R„ — нагрузка на выходе каскада (например, ки — сопротив-
ление параллельного колебательного контура на резонансной час-
тоте). Из схем рис. 11.7.4 видно, что наилучшие показатели БТ и
ОЭ соответствуют /?н = 0. Выходная цепь ОБ является сравнитель-
но высокоимпедансной и хорошо
0,5 1 г 4 в 16 32 66 126 256
Рис. 11.7.2. Зависимость модуля кру-
тизны ИС рис. 11.7.1 от частоты вход-
ного сигнала.
согласуется с нагрузкой — коле-
бательным контуром.
Высокочастотная модель кас-
кода. Эта модель изображена
на рис. 11.7.5. Входная цепь
каскода соответствует БТ с ОЭ
при RH = гэ + Гб/₽о ~ 0- Вы-
ходная цепь каскода соответ-
ствует БТ с ОБ. Усиление кас-
кода определяется крутизной S
каскада на основе БТ с ОЭ,
нагруженного на
где
S=S0/(1 + /wte),
1
=т?-------~,
Гв4-(гб + /?г)/₽о
fs = 1/2лт6.
Рис. 11.7.3. Включения широкополосной радиочастотной ИС;
а — смеситель; б — кварцованный автогенератор.
(11.7.4)
(11.7.5)
(И 7.6)
(11.7.7)
Обратная передача напряжения в каскоде определяется ослаб-
лением сигнала при его обратном прохождении через цепи каска-
дов с ОБ и ОЭ. Благодаря существенному уменьшению внутренней
обратной связи в каскодном включении последнее не нуждается
в цепях нейтрализации.
Устойчивость каскадов на основе БТ в основных включениях.
Для упрощения анализа будем предполагать, что на выходе уси-
328
лите л я включена нагрузка ZH, модуль которой
IZH | R и cos <р2»
(11.7.8)
где RB — сопротивление колебательного контура при резонансе;
<р2 — расстройка. Усилитель питается от точно такого же контура
Рис. 11.7.4. Высокочастотные модели: биполярного транзистора (а), его вход-
ных (б, г) и выходных {в, д) цепей во включениях с общим эмиттером (б, г)
и общей базой (в, д).
через трансформатор с коэффициентом трансформации k. Пересчи-
танный ко входу усилителя модуль импеданса источника составит
I Zr( = k2Ra cos <рх. (11.7.9)
Модуль усиления каскада можно выразить в виде
|tfb|=fc|S|/?ucOs<p2. (11.7.10)
Рис. 11.7.5. Включение монолитной ИС радиочастотного диапазона в цепь по-
лосового (резонансного) усилителя.
Модуль коэффициента обратной передачи составит
I Ки |=150бр 11 Zr | =15^ | А* 7?н cos ср,.
(11.7.11)
Запишем условие невыполнения баланса амплитуд, гарантирую-
щее невозможность самовозбуждения
l>|K67<y|=A>2|S||So6p|/?gcos<p1cos<p2. (11.7.12)
Если положить — So, cos <pi = cos <p2 = U то тем более вы-
полнение условия (11.7.12) с запасом гарантирует устойчивость
каскада.
329
1!меем
(S0Rnkyie < i,
(11.7.13)
где 0 = SQI | So0p |. Отсюда |Xy | < /0. Максимальное устойчивое
усиление каскада составит
КыйНС
(11.7.14)
Из Т-образной схемы рис. 11.7.4, а нетрудно вычислить! для БТ о
с ОЭ
9os = faM/f IV 1 + Ш’|| (11.7.15)
для БТ с ОБ
«ов=/.мг tv 1 + ж>2п (11.7.16)
для каскода
бваскМвмЫНУ 1+(ШвЛ. (11.7.17)
В написанных выше выражениях
1зы ~ 1/2лг8Ск, (11.7.18)
to == 1/2лгбСк. (11.7.19)
(11.7.20)
Пример. При /8 = 3 мА, fr — 100 МГц, Ск = 5 пф, г'б —
= 50 Ом найдем гв = 25/3 = 8,3 Ом, fg ~ 1/2л • 8,3 • 5х
X10-12 = 3800 МГц, f0 = 1/2л • 50 • 5 • 10~ls = 637 МГц. От-
куда при f = 12 МГц
еоэ=390,7, Амакв=У03;=19,8,
0ОВ=90,32, Кманс = Уё^ = 9,5,
еИаск=20б7б,. /<мано=У 0кас«=143,8.
Монолитные ИС, предназначенные для построения высокочас-
тотных каскадов, часто выполняются в виде дифференциальных
усилителей, дополненных каскодными схемами, включенными на
выходе. Такое включение позволяет добиться сочетания хороших
частотных свойств, присущих дифференциальной схеме, с высоким
входным сопротивлением каскодного включения и малой величиной
внутренней ОС каскада. Последнее обстоятельство упрощает настрой-
ку усилительных цепей и повышает их стабильность. На рис. 11.7.6
приведен вариант структуры высокочастотного резонансного уси-
лителя. В основе конфигурации лежит активный прибор, выпол-
830
ненный в виде монолитной схемы и состоящий из трех транзисто-
ров (Tl, Т2, ТЗ) и одного диода Д (обведены штриховой линией).
В целом резонансный усилитель (рио. 11.7.6) может быть вы-
полнен и в виде микросборки. Входом усилителя является база
транзистора Т1. Этот транзистор работает в активном режиме за
счет смещения, получаемого от источника Еъ резистора R1 и дио-
да Д. Диод Д включен для компенсации изменения напряжения
между базой и эмиттером транзистора Т1 в температурном диапа-
зоне. Конденсатор С1 является блокировочным. Транзисторы Т1
и ТЗ образуют каскодную пару, на выход которой включен коле-
Рис. 11.7.6. Структура высокочастотного резонансного.усилителя.
бательный контур LB Со. Делителем R2, R3 задается рабочая точ-
ка транзистора ТЗ. Коллекторное питание осуществляется источ-
ником Е2. Цепочка R4C2 является фильтром. Транзистор Т2 ис-
пользован для автоматической регулировки усиления (АРУ). На-
пряжение АРУ подается на базу транзистора Т2 и изменяет ток,
текущий через этот триод. При . этом эмиттерный ток транзисто-
ра Т1 не меняется. Такой метод осуществления АРУ позволяет до-
биться постоянства входного сопротивления схемы; тем самым лик- .
видируется возможность расстройки высокочастотных цепей и
поддерживается неизменность полосы пропускания во всем диапа-
зоне работы АРУ.
Высокочастотные субсистемы. На основе усилителей, подобных
рис. 11.7.1 и 11.7.6, могут быть выполнены сложные аналоговые
субсистемы радиоприемных устройств.
Рассмотрим радиоприемное устройство, выполненное по супер-
гетеродинной схеме с применением однотипных ИС усилителей
331
(рис. 11.7.7). Для простоты на рисунке приведена схема с одно-
кратным преобразованием частоты. Значения частот fc (сигнал),
fr (гетеродин) и fa (промежуточная частота) связаны друг с другом
выражением /п «= | tnfc±nfr |, зависят от условий решаемой аппара-
турной задачи и соответствуют трем фильтрам (сигнала, промежу-
точной и низкой частот), показанным на схеме рис. 11.7.1. Усили-
тели, изображенные на схеме, выполнены на основе однотипной
многоцелевой ИС и не содержат элементов селекции частот fo, f„
fa'
Рис. 11.7.7. Схема простейшего радиоприемного устройства, выполненного по
супергетеродинной схеме с применением однотипных широкополосных ИС ра-
диочастотного диапазона.
Иными словами, на основе многоцелевого усилителя можно по-
строить множество различных вариантов приемников, в том числе
супергетеродинных схем с многократным преобразованием частоты,
приемников прямого усиления и других устройств.
11.8. Заключение
1. Функции, реализуемые аналоговыми ИС (инструментальны-
ми, радиочастотными, силовыми), позволяют рассматривать эти
ИС как изделия широкого применения, позволяющие модернизи-
ровать соответствующие блоки электронной аппаратуры.
2. Интегральные компараторы являются многоцелевыми изде-
лиями, стандартизирующими схемы импульсной техники и изме-
рительных цепей, а также электронику для магнитных ЗУ.
3. Интегральные регуляторы являются изделиями, позволяю-
щими добиваться стабилизации напряжений и токов в блоках пи-
тания микроэлектронной аппаратуры, а также фильтрации помех.
4. Радиочастотные ИС являются основой построения радиотех-
нической аппаратуры основных диапазонов волн.
5. Как правило, аналоговые ИС существенно превосходят свои
прототипы на транзисторах по всем основным показателям (точ-
ность, надежность, масса, потребляемая мощность, стоимость).
332
Вопросы для самопроверки
1. Охарактеризуйте понятие «идеальный компаратор» и перечис-
лите отличия реальных схем компараторов от идеальной модели.
2. Каковы отличия схем сравнения, построенных на основе ОУ,
от специализированных компараторов?
3. Для чего применяется сдвоенная схема компаратора?
4. Как строятся схемы импульсной техники на основе компарато-
ров?
5. Опишите особенности работы и области использования интег-
ральных регуляторов напряжения.
6. Какова основная функция идеального аналогового перемножи-
теля и как она реализуется в практических схемах?
7. Какие радиотехнические преобразования можно выполнить на
основе аналоговых перемножителей?
8. Какие радиочастотные аналоговые ИС Вы знаете?
9. Охарактеризуйте высокочастотные аналоговые субсистемы и
покажите технологические пути их реализации.
Список литературы
1. Graeme J. G. Applications of Operational amplifiers, Third Generation Tech-
niques. New York, McGraw-Hill Book Co, 1973.
2 Grebene A. B. Analog integrated circuit design. New York, Van Nostrand,
1972.
3. Алексенко А. Г., Шило В. Л. Параметры и эквивалентные схемы интеграль-
ных операционных усилителей. — В кн.: Микроэлектроника. Под ред.
Ф. В. Лукина. Вып. 5, «Сов. радио», 1972.
4. Hnatek F. R. A user’s handbook of integrated circuits. New York, Wiley,
1973.
5. Millman J., Halkias C. Integrated electronics: analog and digital circuits
and systems. New York, McGraw-Hill, Book. Co, 1973.
6. Егоров Г. И., Матавкин В. В., Михеев Л. А., Шеиииь А. Э. Сдвоенный
стробируемый компаратор напряжения 521СА1,—«Электронная про-
мышленность», 1975, № 8, с.54—56.
7. Ljung F. Accurate wide range analogue multiplier. —«Electron. Eng.»,
1975, July, p. 35—39.
8 Алексенко А. Г., Диденко В. И., Лебедев А. А. Чувствительные интег-
ральные компараторы.—В кн.1 Микроэлектроника. Под ред. А. А. Васен-
кова. Вып. 6, «Сов. радио», 1973.
Часть III.
МОРФОЛОГИЧЕСКАЯ МЕТРИКА
Под морфологической метрикой будем понимать системы коли-
чественных оценок структур практической степени сложности, мо-
делирующих:
— объем и степень интеграции функций, выполняемых МЭА;
— формы структур (количество внешних связей, степень од-
нородности внутренних конфигураций и межсоединений и т. д.);
— количество тех или иных компонентов ненадежности;
— технологическую сложность (степень компонентной интег-
рации, площадь, занимаемую на поверхности пластины) и техни-
ческий уровень цикла проектирования, изготовления и контроля;
— тип схемотехники (эффективность использования компонен-
тов и их необходимое количество) и другие аспекты построения
МЭА.
Таким образом, системы количественных показателей, образую-
щих морфологическую метрику, ориентированы на оценку техни-
ческого уровня схемных решений МЭА, ее элементной и техноло-
гической базы.
Глава 12
Морфологическая метрика цифровых
\ «интегрализуемых» структур МЭА
Настоящая глава посвящена описанию морфологической мет-
рики [6,71 «интегрализуемых» цифровых цепей, основанной на
приведении структур к так называемому универсальному базису.
Этот базис, характеризующийся чередованием операций конъюнк-
ции и дизъюнкции под знаком инверсии, является идеализирован-
ным отображением схемотехники структур в базисах рМДПТЛ и
лМДПТЛ (см. гл. 2) на основе полностью однородных матриц МПД-
транзисторов. Представляется разумным использовать уникаль-
ные свойства*) такой схемотехники в качестве основы для опреде-
•) Однотипность компонентов, полную симметрию операций конъюнкции,
и дизъюнкции, компактность получающихся конфигураций и другие особен-
ности,
334
ления меры функциональной (морфологической) сложности коли-
чеством МДП-компонентов, пропорциональным требуемой для раз-
мещения структур площади чипа БИС.
В основу морфологической метрики положена количественная
мера функциональной сложности цепи, пропорциональная площад-
ки, занимаемой при их интеграции на поверхности полупроводни-
ковой пластины. Базирующаяся на этой мере система показате-
лей может быть разделена на две основные группы. Общие показа-
тели, в явной форме не связанные с характеристиками технологи-
ческих процессов, оценивают пригодность структур к интеграции
по степени их сложности, однородности и реализуемости из одно-
типных конфигураций. Для учета технологических аспектов, свя-
занных с интегральным воплощением цепей, удобны так называе-
мые специальные морфологические показатели. Некоторые из этих
показателей могут служить элементами надежностных моделей —
объектами изучения структур при описываемом ниже (в гл. 14)
причинном подходе к проблеме обеспечения безотказности микро-
электронной аппаратуры.
12.1. Морфологическая сложность цифровых цепей МЭА
Количественная оценка морфологической сложности цифровых
структур МЭА должна:
— отражать затраты на аппаратурную реализацию операций
булевой алгебры, быть зависимой от числа входов и количества
нагрузок на выходах цепей;
— быть равноправной по отношению к дуальным операциям
конъюнкции и дизъюнкции (а, следовательно, операциям Шеф-
фера и Пирса, симметричным вариантам функций вида ИЛИ —
И — НЕ и т. д.);
— не зависеть от варианта кодирования единицы (т. е. от знака
логики);
— допускать однозначное приведение комбинационных и пос-
ледовательностных цепей к единой мере сложности;
— иметь наглядную физическую интерпретацию.
Перечисленным требованиям удовлетворяет схемотехника струк-
тур на основе однородных матриц МДП-транзисторов с инду-
цированными каналами и нелинейными нагрузками 13]. Однотип-
ность применяемых в этой схемотехнике элементов и компактность
таких структур (табл. 12.1.1, а также гл. 2) делает удобным
количественное определение морфологической сложности числом
МДП-транзисторов, требуемых для реализации нужного комплекса
операций. В соответствии со сказанным в табл. 12.1.1 приведены
правила формального определения показателя морфологической
335
Конъюнкция A1A2 ... Ат m = /ni Лет о 1| Аг О If Л, о it ъ J J — ——О-£ Л;Лг...Дет Е /их -f-3
Дизъюнкция +в2 + ... + Вп п~т2 4 —р-О-£ /712
tfCpO -j JC В;^Вг+...+ВП
Сложная (смешанная) инверсия Л1Л2 ... Ат + В1В2 + ... -j-Bn m—mi П==ГП2 1 dCpo—it ЛдаО——1|— 7/о—j|= A, >-«t Й L 1 О-£ И14* 4" 1
Преобразование в Ф- базисе 1—[(^1+^2) Аз (Л44-Д6) Л6] Ав .. ,Ат и+1
сложности Ф для наиболее распространенных элементарных опе-
раций булевой алгебры*1.
Эти правила, отражая приближенную морфологическую модель
структур на основе однородных МДП-матриц, не описывают таких
«тонкостей» схемотехники ИС, как возможность совместной мини-
мизации выражений вида = ABrB2, f2 =АС1С2,..., {п=АВ\к'2.
Поэтому количество транзисторов в реальных структурах может
оказаться несколько меньше числа Ф, рассчитанного в соответствии
с правилами табл. 12.1.1. Показатели морфологической сложности
некоторых распространенных субсистем комбинационного типа
представлены в табл. 12.1.2.
ТАБЛИЦА 12 1.2
Показатели сложности комбинационных субсистем
Наименование комбинационных субсистем ф
Прямоугольный дешифратор на тз-входов Полусумматор со входами х, у, х, у н с выходами хф У- ху Полный сумматор из двух полусумматоров (тз+ ।) 2 12 29
Количественное определение Ф для последовательностных струк-
тур будем производить на основании комбинационных логических
схем без каких-либо элементов, обеспечивающих физическую интег-
рацию (см. § 12.9), т. е. для цепей, не содержащих накопительных
емкостей, разностных преобразователей (описанных в гл. 6) и
других элементов.
12.2. Универсальный базис и его использование
для оценки и минимизации морфологической
сложности цифровых структур
Метод синтеза и минимизации двух-и трехкаскадных структур
произвольной сложности основан на преобразовании булевых вы-
ражений к каноническим для универсального базиса формам. При
этом алгебраические выражения, записанные для обычных базисов
И — НЕ, ИЛИ — НЕ, И — ИЛИ — НЕ и т. д., как правило, по-
лучаются избыточными по показателю морфологической сложнос-
ти, что проиллюстрировано примерами синтеза и минимизации.
Представление булевых выражений в,алгебраических формах,
т. е. в виде суперпозиций-базисной системы функций, отражает тех-
*’ ПрИ использовании элементов, увеличивающих нагрузочную способ-
ность инверторов в раз, где Л\ > Л'о в целое число раз, мера сложности
этой операции исчисляется величиной 2Л\/Л'О, что соответствует параллель-
ному соединению инверторов.
338
нпческую задачу проектирования цифрового устройства на основе
определенного набора структур (например, комплекта ИС). Разра-
ботка методов нахождения алгебраических форм и приемов их ми-
нимизации в различных базисах стимулируется прогрессом эле-
ментных и технологических средств, определяющих облик элект-
ронных систем. Например, распространение в середине 60-х годов
IC на основе структур со связанными коллекторами (ТЛНС, РТЛ,
ЭЕТЛ), а также ДТЛ-цепей явилось основной причиной развития
методов проектирования цифровых структур в базисах И — НЕ,
ИЛИ — НЕ. Внедрение в середине 60-х годов ИС ТТЛ-логики об-
условило интерес к более сложным функциям вида И — ИЛИ—
НЕ, ИЛИ—И—НЕ.
Идеализацией схемотехнических свойств р- и и-канальных
МДП-однородных матриц, используемых в технике современных
БИС, может служить рассматриваемый ниже универсальный Ф-
базис — набор функций, характеризующийся поочередным при-
менением операций ИЛИ и И под знаком инверсии. Описываемый
ниже метод синтеза комбинационных схем в таком базисе обес-
печивает минимизацию булевых выражений по показателю их мор-
фологической сложности Ф.
Канонические выражения и оценка сложности комбинационных
структур. В общем случае, произвольная функция f в Ф-базисе
имеет вид одного из канонических Ф-выражений, отличающихся*>
видом операции под общим знаком инверсии:
/и ( Л Г / с, z,
/=Л=п 2 п ... 2 - П
i,= I 1Д = | L*I = I Vi= 1 г,= 1
(12.2.1)
При этом показатель сложности Ф может быть вычислен по форму-
ле ,
т
Ф=2 ^i + m + 3n’, (12.2.3)
г = I
где т — число конфигураций Ф-типа; Ki — число входов i-конфи-
гурации Ф-типа; п' — суммарное число конъюнкторов и дизъюн-
кторов, не вошедших в состав Ф-конфигураций.
Представление функции в таких канонических формах позво-
ляет обеспечить п’ = 0 и минимизировать показатель Ф за счет
*’ Будем считать, что все переменные на входах Ф-базисных цепей не
имеют знаков инверсии. Это предположение отражает выдвигаемое практикой
требование уменьшения числа внешних контактных узлов в перспективных
структурах БИС.
339
п
сокращений т и достигаемых путем логических пресбразо-
i *= 1
ваний. Понимаемая таким образом задача минимизации по показа-
телю Ф включает в себя в качестве частных случаев определение
минимальных алгебраических форм [9—12] для базисов Н — НЕ,
ИЛИ — НЕ, И — ИЛИ — НЕ. Последовательность преобразова-
ний исходной функции к Ф-выражениям и получения форм,
близких к минимальным, может быть представлена в виде следую-
щих трех этапов.
Этап I. Обычными методами определяются сокращенные дизъ-
юнктивные нормальные формы*' заданной функции f = F2 и ее ин-
версии f — Flt т. е.
f?i=f=/i + f2 + — + fa, (12.2.4)
Е2 = / = Pi + р2 + .... +Р0. (12.2.5)
Варианты сокращенных ДНФ выбираются с таким расчетом, что-
бы облегчить вынесение за скобки общих сомножителей и миними-
зировать число членов в ДНФ. Общие сомножители выносятся за
скобки с целью минимизации числа членов (а + 0) в выражениях
(12.2.4) и (12.2.5).
Этап 2. По ДНФ и Е2 определяются сокращенные конъюнк-
тивные нормальные формы (КНФ) для Fx и Д2 соответственно:
Л = Ф1Ф2--Фь—Фа, (12.2.6)
(12.2.7)
где
Ф1~fl, Ф2“12> •••> Фг “fit Фа — 'а',
Ф1=Рр Ф2=Рг...... -,Ф₽=Р₽.
Каждый из сомножителей ф; необходимо выразить наимень-
шим количеством букв и инверсий. Для этого функции q>t и ф; ми-
нимизируются обычными методами (например, с помощью карт
минтермов) и записываются, так, чтобы операции И — ИЛИ — И
чередовались, а число инверсий при этом было наименьшим.
Этап 3. Определив показатели морфологической сложности для
получившихся структур, можно выбрать варианты со значениями
Ф, близкими к наименьшим.
12.3. Синтез логической цепи в универсальном базисе
Пример. Пусть необходимо найти структуры и минимальные по
Ф алгебраические выражения для булевой функции f, заданной
картой минтермов (рис. 12.3.1, а).
1 Включая минимальные ДНФ,
340
Решение. 1 этап. Построив карту минтермов функции f = Fi
(рис. 12.3.1, б), отметим возможные варианты петель, представляю"
щих ее ДНФ. Образуем сокращенные ДНФ в следующих трех фор-
мах:
f—fi—fi + fi + fs+fi (петли 1,3,5} 13; 7,8,10,11; 12); (12.3.1)
/=Д1=Л + Ь + /з (петли 1,3,5; 13; 14, 10,8); (12.3.2)
1=^"=^ + ^ + ^" (петли 1,3,5; 13; 7-9,11). (12.3.3)
Функцию f — F2 представим в виде
f = F2 = р. 4- р, + р3 (петли 1—5, рис. 12.3.1, а). (12.3.4)
Рис. 12.3.1. Карты минтермов функции f (а) и ее инверсии f (б), используемые
в качестве примера для нахождения структуры в Ф-базисе.
В выражениях (12.3.1) — (12.3.3)
fl=acd-[-abd + abc, (12.3.5)
f2=abcd, (12.3.6)
f'i=bcd. (12.3.7)
[з — f3=/3'z = abc-j- acd + abc + acd=abd-±- acd abc, (12.3.8)
(петли 4,8,10, рис. 12.3.1,6),
Pt—abcd, (петля 1, рис. 12.3.1, a), (12.3.9)
p2 —cd (ab-j-ab), (петли 2,3, рис. 12.3.1, a), (12.3.10)
p3~ab(cd-j-cd), (петли 4,5, рис. 12.3.1, a), (12.3.11)
Этап 2. Пользуясь картами минтермов, запишем сокращенные
ДНФ для инверсий.:
<}>!=~f1=a + bc + cd-}-bd=a + b(c-l-d)-t-cd, (12.3.12)
<p2=72=H-c + d4-a, (12.3.13)
341
<Рз—Н—1'з=1'з = a + bcd -]-bcd=a-\-bcd-\-(b + o-]-d),
<pi=f4=c 4-b + d,
^i=Pi=a + b4-c + d,
4p2=p2=c4-d4-(ab4-ab)=cd(a6 +<z+ b),
ф8=p3=a + b + (cd 4- cd)—a + cd + b(c + d).
(12.3.14)
(12.3.15)
(12.3.16)
(12.3.17)
(12.3.18)
По выражениям (12.3.2) и (12.3.4) с учетом (12.3.12) —
(12.3.14) и (12.3.16) — (12.3.18) на рис. 12.3.2. и 12.3.3. построены
два минимальных варианта рассматриваемой функции в Ф-ба-
Рис. 12.3.2. Один из минимальных вариантов функции f в Ф-базисе.
Рис. 12.3.3. Другой минимальный по Ф-базису вариант структуры, отвечаю-
щей карте рис. 12.3.1,
342
зисе с показателями сложности Ф = 24 и 25 соответственно.
Из рис. 12.3.2. и 12.3.3. видно, что первый вариант является двух-
каскадным, а второй содержит три каскада Ф-схем*>, имеющих
сложность Ф1 = 3, Ф2 — 12 и Ф8= 10 соответственно.
12.4. Морфологическая сложность реализации
булевых функций в различных базисах
В качестве примера, иллюстрирующего методику оценок мор-
фологической сложности для различных базисных реализаций,
рассмотрим функцию трех переменных
l=ab + ao+bc + ab~o, (12.4.1)
обозначенную в известном каталоге Хедлермана 1121 восьмеричным
номером 351. Минимальные выражения этой функции в базисах
НЕ-И, НЕ — ИЛИ, И —ИЛИ-НЕ, ИЛИ — И — ИЛИ—
НЕ приведены на рис. 12.3.4, а — д. Из табл. 12.4.1 и соответству-
ющего ей рис. 12.3.4 следует, что избыточность минимальных вы-
ражений функции в базисах НЕ — ИЛИ и НЕ — И по Ф состав-
ляет соответственно 1,54 и 1,7. Аналогичные оценки можно привес-
ти для любых других вариантов комбинационных функций.
ТА ВЛИП А 12.4.|
К расчету показателей сложности при реализации
одной и той же булевой функции в различных
базисах
Нанмевовавве баавса ф
НЕ —И (рис. 12.3.4, а) 22
НЕ—ИЛИ (рис. 12.3.4, б) 20
И — ИЛИ — НЕ (рис. 12.3.4, в) 16
И-ИЛИ —НЕ (рис. 12.3.4, а) 14
Ф-базис (рис. 12.3.4, д) 13
12.5. Степень структурной (морфологической)
интеграции и коэффициенты автономности
Будем определять**) степень структурной «.морфологической»
интеграции $• мерой морфологической сложности, цепи, интегри-
*' Вариант, построенный по (12.3.1), заведомо сложнее варианта рис. 12.3.2
за счет члена/4 (12.3.7); двухкаскадный вариант (рио. 12.3.3) имеет Ф = 25.
**’ Использование показателя^ позволяет придать определенность при-
нятым за рубежом условным границам, разделяющим ИО по их степени слож-
ности. Положив, в частности, сложность интегрировайного ЛЭ 5^,, =3 (что
справедливо для базисов рМДПТЛ и пМДПТЛ), получим значения диапазо-
нов сложности для мало-, средне- и крупномасштабных ИО, равные < 36,
36 < < 300, &3 > 300 соответственно.
343
Рис. 12.3.4. Минимальные структуры функции трех переменных в различных
базисах (см. табл. 12.4.1).
рованной в пределах одной конструктивной единицы, например,
корпуса или чипа ИС:
^=Ф/Л, (12.5.1)
где Ф — сложность структуры, состоящей из одинаковых корпу-
сов или чипов ИС.
344
Коэффициентом автономности А цепи со степенью структур-
ной (морфологической) интеграции F назовем отношение
А = &/Q, (12.5.2)
где Q — число выводов, внешних по отношению к рассматривае-
мой структуре (включая землю и клеммы питания).
Введение этого коэффициента позволяет количественно оценить
эффективность использования выводов, внешних по отношению
к рассматриваемой структуре, т. е. показатель, оценивающий ка-
чество «функционального разбиения» цепей (см., например, [1]Б
При укрупнении масштаба ИС обычно стремятся к увеличен; ю
А, так как при этом повышается надежность аппаратуры за счет
уменьшения числа контактных узлов (см. гл. 14).
12.6. Оценка степени однородности цепей
Будем считать, что структура сложности Ф состоит из т типов
подструктур. При этом каждая из подструктур Фг допускает раз-
биение на последовательность с периодом Фу/, повторяющимся
в пределах рассматриваемой подструктуры «п раз. Иными словами
Ф= У Ф;, Ф{ = Фу. tiff.
1=1
Будем также считать, что i — подструктура сложности Фг —
нерегулярна, если пп = 1. Показатель регулярности подструк-
туры Фг определим выражением
ЛР< = Фг/ {пТ1 - 1)/Ф/ = 1 - 1/пп. (12.6.1)
Для оценки более сложных структур целесообразно использо-
вать показатель однородности.
т
Фп(Ф7-1)/Ф. (12.6.2)
/ = 1
Структуры, включающие в себя т регулярных подструктур,
могут характеризоваться средним периодом
/т
2 «п (12.6.3)
< = 1
и коэффициентом его автономности
/т
У (12.6.4)
Величина
т I т
<2о= 2 & / £ «п (12.6.5)
i=i Ii=i
представляет среднее число внешних выводов для периодов струк-
туры Ф.
345
12.7. Оценка степени применяемости типовых
конфигураций в сложной структуре
Такими типовыми конфигурациями являются стандартные ИС
или их чипы. Предположим, что ИС сложности = Фт, с чис-
лом внешних выводов Q использованы в системе рг = пц раз,
а элементная база состоит из m-типов ИС, т. е.
т
&ipi-
1=1
Отсюда нетрудно получить формулу для расчета коэффициента при-
меняемости ИС i типа: ег = F/ р;/Ф.
Среднюю сложность периода Фо и среднюю степень автономно-
сти структуры при этом можно определить выражениями (12.6.3) и
(12.6.4,) см. приводимый ниже пример.
12.8. Примеры расчета морфологических показателей
В табл. 12.8.1 приведены показатели для распространенных
вариантов маломасштабных (МИС, SSI), среднемасштабных (СИС,
MSI) и больших (БИС, LSI) ТТЛ ИС 16]. Обращает на себя внима-
ТАБЛИЦА 12.8.1
Показатели разработок ИС, СИС, БИС
— ... - .. - < Общая характеристика ИС Иитегра ция, автономность Регуляр- ность Структурный период
Наимено- вание ИС Выполняемые функции Ф <2 А nTi ПР,' ф„ Qo А>-
SN5408 SN7408 SN5409 ИС SN7409 1АБ 841 4Х(АВ) 12 14 0,857 4 0,75 3 5 0,6
SN5450 SN7450 SN5431 ИС SN745I IAP341 2 [AB+CO] 10 14 0,714 2 0,5 5 7 0,714
SN3473 SN74 73HC SN54107 СИС SN74107 1ТК343 Сдвоенный JK-триггер со входами J, К 40 12 3,33 2 0,75 10 12 0,833
MSI SN5483 СИС SN7483 4 X (полный сумматор) 116 16 7,25 4 0,75 30 5 6,0
MSI SN54190 СИС SN74190 Реверсивный двоично- Десятичиый счетчик 177 16 11,1 4 0,349 20 9 2,22
LSI DRA2003 БИС Последовательный регистр 2x501 бнт 18040 16 1202 1002 0,99 18 7 2,6
646
ние разница в степени структурной (морфологической) интеграции
для ИС этих трех классов. Табл. 12.8.1 иллюстрирует известный
из практики факт [1], что технически грамотная интегральная ре-
ализация структур всегда сопровождается увеличением их коэф- I
фициента автономности.
Для пояснения особенностей морфологического анализа более
сложных и разнородных цепей в табл. 12.8 2 приведен пере-
чень ИС, использованных для комплектования одного из вариан-
тов процессора специализированного вычислителя с Ф = 5641
[61. Из табл. 12.8.2 видно, что первые три типа ИС перекрывают
93% сложности такого устройства, т. е.
3 I 7
2 еН 2 ei=0,93;
7=1 I 1=1
при этом применяемость триггерных ИС составляет 68%. Средний
коэффициент автономности Ао и средняя степень функциональной
интеграции Фср для рассматриваемого устройства равны 1,3 и 18,1
соответственно.
ТАБЛИЦА 12 82
Иллюстрация оценки применяемости ИС в конкретной разработке
Элементарная база ИСС Применяемое гь
Наименование типа ИС и его краткая характеристика Fl Pl Fipt ei
1ТК341, 1ЖА341 7д-триггер со входами Л, J,- Kt. Кг, К.: RS 26 148 2072 3848 0,662
1ЛВ342, 2Х(ЛВС£>), ~Ё 12 66 924 792 0,140
1ЛБ341, 4 X (АВ) 10 61 854 610 0,108
1ЛР341 2Х(АВ + С£>) 12 16 224 192 0,034
1Л5344 At Ав 1 10 9 126 90 0,016
1ЛР343 А, ... А,+А, ... Ае 12 6 84 72 0,013
1ЛР342 Ч" -А 5 -^8 ^11 9 5 70 45 0,008
Всего 18,1 2 Pf=311 1=1 7 2 <2-=43Б4 Z==I Ф=5641 7 X е~1,00 z=l
347
12.9. Физическая интеграция и оценка вариантов одной
и той же морфологической сложности
На рис. 12.9.1 приведены схемы двух основных разновиднос-
тей триггера на основе однотипных р-канальных МДП-транзисто-
ров (в качестве примера взят D-триггер). Рис. 12.9.1, а соответству-
ет известной (см. гл. 4) конфигурации с основной и вспомогатель-
ной БЯ (Ф = 20). В схеме рис. 12.9.1, б использован принцип за-
поминания информации на емкости затвор — исток Т4 в сочета-
Рис. 12.9.1. К определению индекса физической интеграции И$, используемого
для сравнения^альтернатнвных структур; в качестве примеров использованы
триггерные D-цепи:
а — на основе комбинационных элементов; б — с использованием эффекта промежуточ-
ного хранения информации на входной емкости МДП-транзистора.
нии с подачей последовательностей отрицательных тактовых им-
пульсов dCp и dCp, сдвинутых во времени таким образом, чтобы
транзисторы ТЗ и Тб не могли одновременно оказаться открытыми.
Из сравнения схем видно, что в цепи рис. 12.9.1, б исполь-
зовано шесть МДП-транзисторов, что в 3,3 раза меньше, чем в вхе-
ме рис. 12.9.1, а. Выигрыш по числу транзисторов (и, следователь-
но, по площади, занимаемой ИС на поверхности пластины кремния)
достигнут благодаря использованию инерционных свойств цепи R3C3
(С3 — емкость затвор — исток; R3 — сопротивление закрытого
МДП -тр а нз истор а).
Дальнейшие работы-в подобном направлении привели к созда-
нию МДП-приборов с зарядовой связью и однотранзисторных
МДП-структур запоминающих элементов, обеспечивающих допол-
нительный выигрыш в площади поверхности полупроводниковой
348
подложки*) за счет физической интеграции, приводящей к упроще-
нию компонентной структуры ИС.
Для характеристики этого выигрыша введем индекс физической
интеграции
= еп/е6. (12.9.1)
где 0а — площадь поверхности подложки, требуемая для размеще-
ния структуры а, построенной из элементов комбинационного
типа; б6 — площадь подложки структуры Ь, использующей до-
полнительные по сравнению со структурой а физические эффекты.
В частном случае, показанном на рис. 12.9.1, — 3,3 и оп-
ределяется отношением числа МДП-транзисторов сравниваемых
схем.
С помощью индекса можно оценить схемотехнические воз-
можности элементных средств и ввести сравнительный коэф-
фициент затрат площади элементного базиса
У — = 1/Дф, (12.9.2)
где 6Я — площадь полупроводниковой поверхности, требуемая для
размещения типового вентиля в интересующем нас базисе;
брмдп — та же площадь в базисе однородных рМДП-матриц.
На основании уже знакомого нам из гл. 2 рис. 2.7.3 для типо-
вых базисов малого и среднего быстродействия получена приводи-
мая ниже табл. 12.9.1, позволяющая количественно оценить воз-
можности элементных средств при построении цифровых БИС.
ТАБЛИЦА 12.9 I
Показатели элементных средств цифровых БИС
Показатели Наименование базиса
ТТЛ СИС (стандарт- ные) кмдп ТТЛ БИС рМДП яМДП И2Л
А/ф 0,20 0,21 0,53 1,00 1,89 2,19
V 5,00 4.71 1.89 1,00 0,53 0,45
Для нахождения И$ в общем случае необходимо проведение
анализа топологических вариантов реализации сравниваемых струк-
тур. Такой анализ требует использования специальных морфоло-
гических показателей, учитывающих особенности технологическо-
го исполнения ИС. Система таких показателей рассматривается
ниже. **
** Имеются в виду монолитные ИС.
349
12.10. Специальные морфологические показатели
Основное назначение системы таких показателей — многофак-
торная оценка аппаратурных затрат*) на реализацию цепей в интег-
ральном исполнении произвольной сложности (табл. 12.10.1 —
12.10.5). При этом технологические факторы учитываются
табл. 12.10.1, содержащей исходные данные для проектирования
топологических схем ИС и аппаратуры на их основе. Оценка таких
схем производится с помощью показателей, характеризующих то-
пологию цепей и не зависящих от их электрических характеристик
(табл. 12.10.2). В табл. 12.10.3 приведены энергетические показа-
тели, первый из которых характеризует выделение тепла и явля-
ется общим как для цифровых, так и для аналоговых ИС, а вто-
рой специализирован применительно к цифровым цепям и извес-
тен как обобщенный критерий их качества. Сопоставление показа-
телей сложности Ф-цифровых структур с аппаратурными затрата-
ми производится с помощью специальных морфологических кри-
териев (табл. 12.10.5).
ТАБЛИЦА I2.10.I
Исходные данные базового технологического процесса
Обозначение Разновидности данных Примечания
— Вид базового технологиче- ского процесса
°мин Минимальный топологиче- Определяется разрешающей
ский размер способностью фотолитографи-
/7Т Единичная компонентная площадь, определяемая по- верхностью, занимаемой одним интегральным транзистором ческих операций
nQ Площадь, занимаемая одним контактом, внешним по отно- шению к топологическому ри- сунку, на поверхности под- ложки ИС Определяется конструкцией ИС и технологией контактиро- вания
₽' Поверхностное сопротивле- ние, Ом/ Q р'р/В зависит от концентра- ции вводимых при диффузии примесей или параметров кер- мета (при совместной техноло- гии) Зависит от физического принципа реализации емкости (использование р—«-перехо- дов, МДП-транзисторов, напы- ленных структур и т. д.)
G' Удельная емкость, пФ/см2
*’ Производственных, схемотехнических, надежностных и т. п.
350
ТАБЛИЦА 12.10.2
Топологические показатели
Обозна чение Наименование Определение
П Скрайбируемая пло- щадь Площадь скрайбируемой поверхно- сти кристалла ИС, требуемой для размещения заданной структуры
па Активная площадь Суммарная площадь, занимаемая на поверхности кристалла интеграль- ными компонентами (контакты и ме- таллизация не учитываются)
п Число приведенных „компонентов п= ПА!FlTt все компоненты по пло- щади приведены к интегральному транзистору
пт Степень компонентной (технологической) ин- теграции пт=п/р, где р—число корпусов ИС в структуре
1 Приведенная к ширине «о длина металлизации (однослойная развод- ка), мкм При суммарной резистивности ме- таллизации *=p'iir=p'4 для приведенной к Оо длине 1 имеем ai где at—ширина /-участка пленочного монтажа; п—число последовательно соединенных участков пленочной раз- водки
ч Число внутренних (межкомпонентных) контактов, шт. Количество контактных площадок, необходимых для межкомпонентных связей ИС
Ra Интегрированная ре- зистивность, кОм Суммарная резистивность на одни корпус ИС или одну субсистему
Ча Коэффициент тополо- гического использования площади подложки па Ча- п
4Z Коэффициент сложно- сти межсоединений 1
Лт Лта Показатели топологи- ческой автономности х 77 л лт- Q i Ата- Q
351
ТАБЛИЦА 12.10.3
Энергетические показатели
^па Удельная мощность Рп— Р/П, ^па — Р/Пъ. Средняя (пиковая) мощность, рас- сеиваемая на единицу скрайбируемой или активной площади
Рт Энергия переключе- ния ключевого элемента, нДж т — среднее время переключения. Р — средняя мощность
ТАБЛИЦА 12.10.4
Надежностные показатели
Обозна- чение Наименование Определение
Интенсивность отказов одного внешнего контакт- ного узла (КУ) Произведение Q приведенной интенсивности отказов Xq внешних КУ на их количество Q отображает вклад КУ как компонентов ненадеж- ности в суммарную интенсивность отказов интегрализуемой структуры
- Интенсивность отказов на единицу скрайбируемой площади Произведения Хп/7=Хпа/7а оцени- вают вклад полупроводниковой по- верхности как распределенной ком- поненты ненадежности в величину к
^па Интенсивность отказов на единицу активной площади
К1 Интенсивность отказов на единицу приведенной дли- ны металлизации Произведение W пропорционально приведенной к а0 длине металлиза- ции, являющейся компонентой нена- дежности интегрализуемой структу- ры
КР Интенсивность отказов на один корпус КрР — интенсивность отказов за счет нарушения герметичности корпу- сов интегрализуемой структуры
ТАБЛИЦА 12.10.5
Морфологические критерии
Обозначение Наименование * Определение
fn /па Фукциональная плотность (на единицу скрайбируемой площади) Я Ю Е) II II да 1
tn Коэффициент функциональ- ного использования компонен- тов ф tn= пт зависит от типа схемотехники
fl Погонная функциональная плотность Ф Ф‘=Т на единицу приведенной длины
352
Особого внимания заслуживает группа так называемых специ-
альных надежностных показателей (табл. 12 10.5) — совокупность
интенсивностей отказов специфических компонентов ненадежно-
сти 114] ИС. Эти показатели, моделирующие наиболее распростра-
ненные механизмы отказов монолитных биполярных ИС, относят-
ся к следующим разновидностям компонентов ненадежности;
— единице активной площади (П&) полупроводниковой по-
верхности,
— единице приведенной длины (/) металлизации (имеется в ви-
ду однослойная разводка);
— одному контактному узлу (КУ)*);
— одному чипу или корпусу ИС и связаны с «числом» этих ком-
понентов соотношением
X—Q + '^-пк Да -]-I -|-Хр р, (12.10.1)
где X — интенсивность отказов платы или микросборки, выполнен-
ной из p-чипов ИС с общим числом КУ, составляющим Q и суммар-
ными показателями активной площади и приведенной длины, рав-
ными Па и I соответственно (подробнее о надежностных моделях
см. в гл. 14).
12.11. Заключение
1. Система общих морфологических показателей, предназна-
чена для описания микроэлектронных объектов любого практичес-
кого уровня сложности на всех стадиях проектирования и оценки
аппаратуры В основу морфологической метрики положено опре-
деление сложности приведением структур к виду однородных
МДП-матриц в так называемом универсальном базисе со схемотех-
никой, отличающейся минимальными показателями требуемой
площади кристалла и стоимости. Булевы функции в универсаль-
ном базисе характеризуются чередованием операций ИЛИ и И под
знаком инверсии Представление булевых функций в таком базисе
позволяет минимизировать структуры по показателю их морфоло-
гической сложности Ф. Величина Ф соответствует количеству тран-
зисторов в интегрализованных структурах однородных МДП-мат-
риц. Универсальный базис обладает симметрией и дуальностью
'относительно операций конъюнкции и дизъюнкции.
*’ Под контактным узлом (КУ) принимается система; токоведущая пло-
щадка металлизации — термокомпрессия — проводник — контактный вывод
корпуса — межсоединение к токоведущей площадке многослойной печатной
платы.
12 Зак. 1069
353
2 Метод синтеза комбинационных структур в универсальном
базисе основан на преобразовании исходных выражений к канони-
ческим формам, содержащим чередование операций ИЛИ и И под
знаком инверсии. Полученные при этом минимальные выражения
могут состоять из двух или трех каскадов структур Ф-базисного
типа.
3. Получение алгебраических форм булевых функций в универ-
сальном базисе позволяет представить их в форме, близкой к ми-
нимальной по величине Ф. Алгебраические формы булевых выра-
жений в базисах И — НЕ, ИЛИ — НЕ, И — ИЛИ — НЕ чаще
всего обладают избыточностью по показателю Ф по сравнению со
структурами, построенными в универсальном базисе.
4. Минимизацию по показателю Ф можно интерпретировать
как нахождение структур, отвечающих минимальной площади по-
верхности полупроводникового кристалла, т. е. в конечном счете
как совместное сокращение стоимости и числа показателей нена-
дежности, пропорциональных величине суммарной активной по-
верхности подложки ИС.
5. Система специальных морфологических показателей позво-
ляет производить оценку аппаратурных затрат, связанных с ин-
тегральной реализацией цифровых субсистем и учесть основные
характеристики технологического цикла их изготовления.
6. Простота, однозначность и физическая наглядность описан-
ных выше систем морфологических показателей позволяют поло-
жительно оценить перспективы их внедрения как в практику ин-
женерного проектирования, так и в системы автоматизации синте-
за цифровых микроэлектронных структур.
Вопросы для самопроверки
1. Какие свойства схемотехники ИС отображаются универсаль-
ным базисом?
2. В чем заключается симметрия форм структур, отображаемых
универсальным базисом?
3. Опишите процедуру синтеза логической цепи в универсальном
базисе.
4. Что такое коэффициент автономности и каковы его ориентиро-
вочные значения для ИС разной степени компонентной интег-
рации?
5. Как можно оценить степень однородности структуры и меру
применяемости ИС?
6. Что такое физическая интеграция и за счет чего она дости-
гается?
7. Что такое специальные морфологические показатели?
8. Как оценить надежность структуры с помощью ее морфологи-
ческих показателей?
354
Список литературы
1. Кхамбата А. Большие интегральные схемы. Пер. с англ. Поя ред
Б. И. Ермолаева. М., «Мир» 1971.
2. US Market Forecast. —«Electronics», 1975, v. 48, Ns 1.
3. Валиев К. А., Кармазинский A H., Королев М. А., Цифровые интегралы
ные схемы на МДП-транзисторах. М., «Сов. радио», 1971.
4. Чунаев В. С. Вопросы проектирования функциональных схем логических
элементов ЭВМ для интегрального исполнения. М., ИТМ и ВТ АН СССР.
1967.
5. Белик В. Н., Гордеев Б. К- Метод расчета больших интегральных схем
с дополняющими типами проводимости. — В кн.: Микроэлектроника.
Под ред. Ф. В. Лукина. Вып. 5. М., Сов. радио», 1972, с.79—97
€. Алексенко А. Г. Морфологические показатели цифровых микроэлектрон-
ных структур. — В кн.: Микроэлектроника. Под ред. А. А. Васенкова
М., «Сов. радио», 1973. Вып. 6, с. 42—58.
7. Алексенко А. Г. Синтез комбинационных цепей в универсальном базисе
и его использование для оценки сложности цифровых структур с инте-
гральными схемами. — В кн.: Микроэлектроника. Под ред. А. А. Васен-
кова. М., «Сов. радио», 1973. Вып. 6, с. 59—67.
8. Валиев К. А., Коитарев В. Я. Полупроводниковая интегральная микро-
электроника и некоторые тенденции ее развития. — «Микроэлектроника»,
1972, т. 1, Вып. 1, с. 10—19.
9. G'mpel J. F. The minimisation of TANT networks. —«Trans IEEE», 1967,
v EC-16, Ns 1, p. 18—38.
10 Зисос Д., Копервайт Д. В. Синтез минимальных комбинационных пере-
ключательных на элементах НЕ — ИЛИ НЕ—И. — «Экспресс-информа-
ция», ВТ, 1966, Ns 33.
И. Lascaris С., Matsukis I. N. Optimisation of NOR (NAND) switching cir-
cuits for n variables. — «Electr. Eng.», 1968.
12. Hellerman L. A. Catalog of thee variable OR-invert and AND-invert Io
gical circuits. —«Trans. IEEE», 1963, v. EC-12, Ns 3, p.198—223.
43. Фет Я. И. Использование структурных характеристик функций алгебры
логики для синтеза логических схем. — В кн.: Теория дискретных авто-
матов. Рига, «Зинатне», 1967.
44. Алексенко А. Г. Физический подход к проблеме надежности микроэлект
ронной аппаратуры. — «Изв. вузов МВО. Радиотехника», т. XI, Ns 7,
1968, с. 704—718.
Глава 13
Метрика точностных показателей и интегральных
операционных усилителей
Точностные показатели интегральных ОУ определяют их отли-
чие от идеальной модели, охарактеризованной в гл. 8. Взаимо-
связь этих показателей, оценивающих различные аспекты функ
ционирования ОУ в диапазоне условий их эксплуатации, может
быть, как показано ниже, учтена критериями различимых значений
усиления напряжения, тока и мощности. Эти критерии, отражая
технический уровень аналоговой микросхемотехники и техноло-
гии, представляются удобными для сравнения интегральных ОУ
по основной линии их прогресса — точности ОУ.
12* 355
13.1. Общая характеристика точностных показателей
интегральных ОУ
Точностные показатели ОУ обычно характеризуются началь-
ными разбалансами, приведенными ко входу (Vo, /вх, /о), и тем-
пературными коэффициентами начальных разбалансов Vt —
= dVJdt, It — di EX'dt, определяемыми для соответствующих
им диапазонов температур; эти параметры интересны в сравне-
нии с максимальным отклонением напряжения выходного сиг-
нала 77МРКС/2 и номинальным током Л7в1ях/2/?п в нагрузке R„ на
выходе ОУ.
Введем понятия о максимальных ошибках на входе. В рассмат-
риваемом относительно номинальной температуры /0 — 25° С ин-
тервале [/0 — bty 4- /0 + 6/J
Домане = Vo + (^Д/)макс, (13.1.1)
Д/ыакс = /вх + /о/2 + (/(А/)макс, (13.1.2)
где
(МОмакс = max fV^, V(26/2], (13.1.3)
(/<А/)макс = maxl/fjfi/j, /(2б/2]. (13.1.4)
Определим также пересчитанные ко входу максимальные откло-
нения выходных сигналов
Vi/макс = Циакс/2/<и, (13.1.5)
V/макс = ивых/2КяКы (13.1.6)
Под Ки и Ki понимаются коэффициенты усиления по напряже-
нию и току для ОУ, охваченных ОС.
Составим отношения (показатели) различимости рц и р/ полез-
ных сигналов А[7макс и Д/макс на Фоне ОШИбОК KUMa*c,
_________________ Урмане __ б'макс_____
Аймаке__________________________________________(У; АОмакс!
Аймаке 2Т?В К/ [7вх + /о/2-|-(Л А/)ыа1(С]
Отсюда для достижения показателей различимости не
pi коэффициенты усиления не должны превышать:
Ки —---------,
2Pjy А/)мВкс1
2Р/ Кц Рвх + ^о/2-|- (Л А/)макс|
Ки = Kui, Ki = К/} при рц = 1, р/ = 1.
Величины Kui и Kh назовем коэффициентами различимого уси-
ления напряжения и тока.
356
мане-
(13.1.7)
(13.1.8)-
хуже ри,
(13.1.9)
(13.1.10)
.1.1
Показатель
КР1 =* KuiKn (13.1.12)
назовем коэффициентом различимого усиления мощности.
13,2. Коэффициенты различимого усиления
Исходя из выражений (13.1.9)—(13.1.12), вычислим коэффи-
циенты Kui, Kh, Kpi для типичных разработок монолитных ОУ
(табл. 13.2.1). Обращает на себя внимание большая разница зна-
чений Kui, Кл, КР1 и величин Кй, Ki, K'p=KuKi, записывае-
мых в технических условиях как собственные коэффициенты уси-
ления ОУ без ОС (ср., например, табл. 13.2.1 с табл. 10.9.1). Эта
разница особенно велика для ОУ с полевыми транзисторами на вхо-
де, обладающих большими KUKaKC. Например, для ОУ рА740 с
с Кй = 500 000 величина Kui оказывается много меньше, Kui =
= 1300.
Показатель Kpi является общей характеристикой точности ОУ.
Из табл. 13.2.1. видно, что ОУ I поколения обладают Kpi — (1 —
-102) • 108; ОУ 11 поколения КР1 = (Ю3—104) • 10s; ОУ III поко-
ления Kpi = Ю6 и выше.
ТАБЛИЦА 13.2.1
Коэффициенты различимого усиления типичных разработок интегральных ОУ
Показатели ОУ
Выход
Начальный
равбаланв
Температурный
коэффициент
Макси-
мальное
темпера-
турное
отклоне-
ние
Различимое
усиление
цА702
цА709
UA741
LiV 101
II
111
МО 1556
I1AZ25
цА776
LM 108
11
10
10
15
400 2
5000 б
2000 2
5000 2
2000 5
5000 0,5
3000 2
5000 0,7
2500
500
80
250
30
42
2
0.8
500
200
20
100
10
2
0,7
0,05
3
В
15
10
20
1
8
6
3
0,45
0,65
0,02
0,1
0,03
0,005
0,0005
I
0,08
0,01
0,01
0,1
0,08
0,005
0,0005
0,3
0,5
1 .5
1.0
2,0
0, 1
0,3
0,6
240
36
!?<?
10
3
0,5
0.06
2,17
1,82
2,86
3,33
1,57
16,67
4,35
11.54
0,1234
7,86
14,08
16,58
40
108,69
1052
5714,29
0,268
14.305
40.269
55,21
62,8
1811
4576
65943
13.3. Морфологические показатели ОУ
Пользуясь понятием коэффициента различимого усиления, нет-
рудно найти удельные величины Крх /П и Кр^п?, где П — пло-
щадь чипа (полная или активная); —- число приведенных компо-
123 Зак 1069 357
ментов. Перечисленные выше удельные показатели характеризуют
эффективность использования компонентов ИС и площади подлож-
ки в аналоговых ИС.
13.4. Заключение
1. На основе понятий о коэффициентах различимого усиления
можно построить систему показателей, оценивающих точностные
свойства ОУ.
2. Эта система показателей может также характеризовать сте-
пень совершенства технологического процесса изготовления ОУ и
используемую в них схемотехнику.
3. Для построения морфологической метрики аналоговых ИС
можно заимствовать некоторые критерии, принятые для цифровых
ИС, например, степень компонентной интеграции ит и энергию пе-
реключения Pt — PcpUMafiC/2(j, где р — скорость нарастания вы-
ходного сигнала; Рср — мощность, потребляемая ОУ.
Вопросы для самопроверки
1. Какую информацию можно получить, используя точностные
показатели интегральных ОУ?
2. Что такое коэффициенты различимого усиления?
3. Каковы точностные показатели современных интегральных ОУ?
Список литературы
1. Алексенко А. Г. Морфологические показатели цифровых микроэлектронных
структур. — В кн.: «Микроэлектроника». Под ред. А. А. Васенкова. Вып.
6. М., «Сов. радио», 1973, с.42—58,
Глава 14
Надежностная метрика и причинный подход
к проблеме безотказности микроэлектронной
аппаратуры (МЭА)
Основным ресурсом повышения безотказности МЭА является
интеграция технологических операций, компонентов и системных
функций. Использование ИС требует проведения взаимосвязанных
технических и организационных мероприятий, составляющих ос-
нову создаваемых систем обеспечения требуемых уровней качест-
ва и надежности аппаратуры.
358
Нетрадиционный (причинный) подход к проблеме надежности
МЭА [2] основан на предположении, что безотказность ИС должна
обеспечиваться всей системой средств, образующих базовую тех-
нологию изготовления и контроля ИС. Дефектные ИС бракуются
методами, выявляющими потенциальную ненадежность или уско-
ряющими развитие механизмов отказов и не влияющими на ка-
чество экземпляров ИС, выдержавших испытания.
Форсированное выявление потенциально ненадежных ИС и
тщательный анализ механизмов и причин их отказов — основа сис-
тем повышения качества, позволяющих обнаружить слабые места
конструкций ИС и МЭА и технологии их изготовления и контроля
(так называемые компоненты ненадежности). Тем самым облегча-
ется обеспечение гарантий качества и безотказности ИС и МЭА,
основанных на достоверной текущей информации, получаемой и от
изготовителей и потребителей и относящейся к базовым процессам
производства, контроля и применения ИС.
Настоящая глава посвящена специфическим вопросам управ-
ления качеством и безотказностью ИС, вытекающим из причинно-
го подхода к проблеме надежности МЭА и комплектующих ее эле-
ментов.
14.1. Особенности причинного подхода к проблеме
надежности. Источники отказов
Компоненты ненадежности. Общепринятые методы оценки на-
дежности электронных устройств основаны, как правило, на ис-
пользовании информации, полученной в результате статистиче-
ских испытаний компонентов (деталей) аппаратуры. В случае, если
эта информация достаточно достоверная и полная, можно, исполь-
зуя математический аппарат статистической теории, рассчитать па-
раметры надежности любой сколько угодно сложной электронной
системы. Такие методы оценки надежности, сложившиеся, в основ-
ном, в начале 50-х годов, в достаточной степени соответствовали
технологическому уровню, существовавшему до появления изделий
интегральной электроники, и уровню надежности дискретных ком-
понентов, имевшихся в то время.
Развитие и использование статистических методов, составляю-
щих основу математического аппарата современной теории надеж-
ности, базировались на представлении об электронной системе
как о совокупности огромного числа разнородных деталей. Появ-
ление ИС и их внедрение в аппаратуру существенно изменили
подход к вопросам обеспечения и контроля надежности электрон-
ных систем и их деталей. Эксплуатационная интенсивность отказов
ИС, выпускаемых в настоящее время, может составлять Х= 10-7ч-1,
а совершенствование технологии и использование специальных
методов отбраковки ИС позволяют [1—3] довести этот показа-
тель до /. = 10~8 — 10"®ч~1. При таких значениях проведение
I2в* 359
статистических испытаний становится экономически и технически
нецелесообразным вследствие непомерных трудностей получения
сколько-нибудь достоверной количественной информации о надеж-
ности.
Несомненно, что ценность статистических сведений об отказах
ИС оказывается тем меньшей, чем больше время испытания схем,
поскольку информация устаревает из-за высоких темпов совершен-
ствования разработок и производства изделий интегральной элек-
троники. С другой стороны, по сравнению с обычной аппаратурой,
микроэлектронная аппаратура состоит из меньших количеств кон-
структивных единиц (ИС), причем весьма ярко выражена тенден-
ция к увеличению степени интеграции и связанному с этим даль-
нейшему уменьшению числа деталей, соответствующих аппаратуре
определенной функциональной сложности. С развитием интеграль-
ной электроники степень однородности и контролируемости тех-
нологических операций резко увеличивается (типизация базовых
технологических циклов, автоматизация процессов производства
и контроля, унификация конструктивных решений и т. д.). В свя-
зи с этим резко возрастает интерес к механизмам и причинам отка-
зов, внимание к надежности каждой ИС и каждой детали, входя-
щей в микроэлектронное устройство.
Полезность рассмотрения каждого отказа и попыток изучения
и гарантирования параметров надежности каждой ИС обуслов-
лена тем, что ИС представляет совокупность вполне определенных,
типовых технологических циклов (например, планарного процесса,
монтажа, цикла проверок). Аналогичный подход полезен и в отно-
шении так называемых межсоединений (контактов): термо компрес-
сионных, сварных, паяных, — используемых в микроэлектронной
аппаратуре. Отказ каждого такого контакта содержит полезную
информацию о недостатках технологии или оборудования, исполь-
зуемых для реализации межсоединений, поскольку эти процессы
типовые и должны быть автоматизированы.
При индивидуальном подходе к надежности каждой ИС и каж-
дой детали микроэлектронной аппаратуры (включая контакты и пе-
чатные платы) проблема надежности решается путем определения
типовых механизмов отказов, изучения сопутствующих косвенных
признаков («симптомов»), свидетельствующих о возможности
отказа, разработки методов раннего распознавания («диагностики»)
процессов, приводящих к отказам. Благодаря этому появляется
возможность:
— уменьшения объема статистических испытаний в результате
априорного знания ряда закономерностей, определяющих проте-
кание процессов, приводящих к отказам или влияющих на отказы.
Для этого необходимо создание моделей или эквивалентных схем,
отображающих типовые механизмы отказов;
— повышения надежности комплектующих изделий (ИС, мик-
ротранзисторов, многослойных печатных плат и т. д.) путем их от-
браковки по косвенным признакам (параметры в микрорежиме,
360
шумы, тепловой рельеф, полученный с помощью радиометра, не-
разрушающие радиографические методы контроля);
— повышения качества технологических операций, определя-
ющих те или иные виды отказов по данным физических исследова-
ний отказавших образцов.
Направление работ по повышению надежности на основе изу-
чения физических закономерностей, приводящих к отказам дета-
лей, целесообразно называть физическим (причинным) подходом
к проблеме надежности электронной аппаратуры, в отличие от ве-
роятностного (статистического)
подхода, доминировавшего в
обычной, «компонентной» тран-
зисторной электронике.
Основные источники отка-
зов ИС. Основными источника-
ми отказов ИС и МЭА являют-
ся невыделенные нарушения тех-
нологического процесса изготов-
ления ИС и их использования.
Доминирующими отказами
в технике ИС пока являются
катастрофические отказы 117],
рис. 14.1.1 Для маломасштаб-
ны.х ИС (МИС) более характер-
ны дефекты, связанные с отка-
зами контактных узлов, потерей
герметичности корпусов ИС,
Рис. 14 11. Процентное соотношение
основных типов дефектов монолитных
ИС |17|.
а также с их неправильным
аппаратурным использованием. Рост степени компонентной ин
теграции оттесняет эти типы отказов на второй план, доми-
нирующими в СИС и БИС становятся механизмы, непосред-
ственно зависящие от размера или иных особенностей активной час-
ти подложки (чипа) ИС.
Компоненты ненадежности. Если прибор аппаратуры состоит
из п смонтированных деталей, то вероятность безотказной работы
прибора можно представить в виде
(=1
(И 11)
В простейшем случае, когда отказы можно считать независи
мыми, сомножители pt представляют собой вероятности безотказ
ной работы «деталей», входящих в прибор МЭА, и характеризуют
их качество. В транзисторной или ламповой электронике процеду-
ра разбиения прибора на «детали» не вызывала каких-либо сомне
ний, поскольку «детали» (транзистор, конденсатор, резистор и т. д.
существуют как реальные физические объекты, которые изго
товляются независимо и могут быть проверены сами по себе. Пр>
Зь
этом предполагалось, что влияние ненадежности паяных контак-
тов и монтажа на суммарную ненадежность аппаратуры достаточ-
но мало для того, чтобы вообще учитывать эти источники отказов.
Такие предположения, вполне естественные для аппаратуры
предшествующих поколений, с переходом к технике ИС становятся
неправильными. В самом деле, вряд ли имеет смысл говорить о
«проинтегрированных» транзисторах, резисторах и конденсаторах
как об отдельных «деталях». В то же время контактные узлы, корпу-
са ИС, многослойные печатные или микропленочные платы вполне
могут считаться такими едеталями», тем более, что технологически
они вполне независимы и процессы их изготовления базируются
на достаточно замкнутых типовых технологических циклах.
Компонентами ненадежности можно считать составные части
аппаратуры, выделенные с таким расчетом, чтобы: обладать опре-
деленной технологической независимостью; допускать изготовле-
ние с помощью достаточно замкнутой последовательности техноло-
гических операций; характеризоваться количественными показа-
телями, удобными для контроля продукции, анализа отказов и
статистической обработки.
Компоненты ненадежности общего вида. Примерами «пассивных-»
компонентов ненадежности (КН) общего вида, характерных для
монолитных ИС всех типов, могут служить контактные узлы (КУ),
т. е. соединения легированных областей полупроводника с метал-
лизацией, выводами корпуса ИС и далее с контактами многослой-
ной печатной платы; корпуса ИС и т. д. Пассивные КН являются
реальными физическими объектами, связанными с технологией и
конструкцией ИС, их разрушение вызывает катастрофические от-
казы МЭА*>.
Примером активных КН общего вида может служить единица
площади слоя тонкого окисного покрытия. Вероятность наруше-
ния этого слоя в МДП-структурах пропорциональна площади его
поверхности, т. е. числу затворов МДП ИС. Эта площадь опреде-
ляет вероятность наличия деградационных явлений, результатом
которых является уход компонентов ИС за пределы допустимых
норм или постепенное частичное или полное разрушение элемен-
тов структуры ИС.
Компоненты ненадежности, специфические для биполярных БИС.
Эта КН связаны с многослойной металлизацией, иногда применя-
емой в технике таких БИС; их действие проявляется в виде токов
утечки или пробоя конденсатора, образованного участками слоев
металлизации, а также нарушений структуры проводников вслед-
*’ Разумеется, каждая нз перечисленных выше разновидностей КН до-
пускаетдальнейшее расчленение на еще более мелкие КН. Например, каждый
внешний КУ может состоять из системы физических объектов вида: внутренняя
термокомпрессия — проводник — внутренняя микросварка—вывод корпуса—
внешняя микропайка; каждый из перечисленных здесь физических объектов
по необходимости может быть изучен как самостоятельный КН.
362
ствие электромиграции в тонких пленках, неоднородностей подлож-
ки и других причин [3 — 5].
Компоненты ненадежности, специфические для ИС и БИС с
МДП-компонентами. Наличие этих КН обусловлено особой чувст-
вительностью МДП-транзисторов к состоянию структуры под его
ватвором [3,6]*’.
Расчленение микроэлектронных изделий по КН носит в значи-
тельной мере условный характер и определяется возможностями
и удобством получения статистической и иной информаци о надеж-
ностных характеристиках КН. В связи с тем, что имеющиеся све-
дения о надежности ИС, по существу, сгруппированы вокруг че-
тырех основных факторов, вызывающих отказы (внешние КУ,
внутренние КУ и затворы МДП-структур**>, корпуса, активная пло-
щадь чипа), представляет интерес изучение и количественное опи-
сание вклада каждого из факторов в ненадежность и построение на
этой основе обобщенной надежностной модели ИС и МЭА.
14.2. Распределение отказов ИС по основным причинам
их появления. Обобщенная надежностная модель ИС
Будем считать, что при испытаниях партии ИС, реализованных
по одной и той же базовой технологии, получена интенсивность от-
казов J.,, (в пересчете на одну «.среднюю» ИС). «Средняя» ИС на один
чип имеет: Q(l внешних КУ; q0 внутренних КУ и затворов (при ис-
пользовании МДП ИС). Положим также, что р0 — усредненное
число корпусов на 1 чип (при совместном использовании корпусных
и бескорпусных ИС р0 <С I, при использовании корпусных ИС
р = 1); По — средняя активная площадь.
Таким образом,
Ч = Qo +
(14.2.1)
где Xqj, — интенсивности, приведенные к одному внешнему и
внутреннему КУ соответственно***’; Ар1 — интенсивность, приведен-
ная к одному корпусу ИС; ХП1 — интенсивность, приведенная к еди-
нице активной поверхности чипа, т. е. его топологической площади
за вычетом внешних контактных зон, зазоров на скрайбирование,
тестовых структур и знаков совмещения и маркировки. Выражение
*' Выход из строя МДП-компонентов вследствие этой чувствительности
может проявляться в виде сдвига порогового напряжения, пробоя окисной
изоляции, электромиграции в тонких пленках и других эффектов.
** В [9] на основе обработки статистических материалов о надежности
МДП ИС предлагается число тонких окисных зон (затворов) в МДП-структу-
рах суммировать с числом внутренних контактных узлов — окон в слое ди-
електрика.
*** Отказы, связанные с нарушениями металлизированной разводки на
поверхности чипа (§ 12.10) будем учитывать в слагаемом КщПц выражения
(14.2,1). Подробнее об этом см. в § 14.4.
363
(14.2.1) описывает обобщенную надежностную модель ИС. Из этого
выражения нетрудно получить:
где 1 = ^4-^ + ^+^. (14.2.2) h = Х01 рД0, (14.2.3) = МЛ (14.2-4) 1Р = ^рЛо, (14-2.5) = (14-2-6)
Коэффициенты Ъц, количественно определяют рас-
пределение отказов по их основным видам и причинам появления.
В табл. 14.2.1 приведены эти величины для биполярных и МДП ИС
ТАБЛИЦА 14.2.1
Распределение отказов по их основным видам и причинам появления
для монолитных ИС, прошедших проверку у поставщиков и потребителей
Основные виды отказов Коэффициенты распре- деления видов отказов
Биполярные ИС МДП ИС
Отказы внешних КУ 0,33 0,20
Нарушения, зависящие от площади и числа контактов (затворов) металлизации (включая от- казы внутренних КУ, плохую адгезию и неодно- родность толщины пленок, царапины и микроот- верстия, микротрещины в проводящих пленках на «ступеньках» окисных слоев) 0,26 0,32
Отказы, определяемые нарушениями герметич- ности корпусов и прочими причинами, пропорцио нальными числу герметизаций в МЭА 0.16 0.20
Отказы, зависящие от площади активной по верхности подложки ИС и определяемые наруше ниямн при фотолитографии, диффузии и механи- ческой обработке или загрязненности 0,25 0,28
на основании статистических материалов, систематизированных
Даммером [8]. Имея в виду сравнительное постоянство*1 базового
технологического процесса, можно предположить, что эти коэффи-
циенты сохранятся для случая, если по той же базовой технологии
будут выпускаться другие, шовыеъ разновидности ИС. Аппаратура,
*’ Однотипность и консерватизм структуры базовых технологических
циклов, связанные с большими капитальными затратами и стандартизацией
оборудования и процессов, — факторы, обусловливающие целесообразность
обработки статистических сведений, относящихся к технологически одно1ип-
ным ИС при разветвленной схемотехнической номенклатуре последних.
364
построенная на таких «новых» ИС и характеризуемая суммарными
показателями сложности Q, q, р, П, имеет интенсивность
X, = Xqi Q + XQj q + + Хп1/7, (14.2.7)
т. е.
С +Е _*_ + Ер-£- + 1 " (14.2.8)
L <3о 7 <?» р Pq пс J
Из (14.2.3) — (14.2.6) нетрудно найти
XCi = WQ0, П4.2.9)
= W<?o, (14.2.10)
Кл = WPo. (14.2.11)
Lj = ED1V/70. (14.2.12)
Пример. Определить интенсивности отказов Xq, Хч, Хр,
компонентов ненадежности, если испытания при Z = 70°С БИС
с МДП-структурой, имеющих ^о = 700, По « 0,8 мм2, Qo — 14,
р0 = 1, показали, что Хо = 5 • 10~® 1/ч.
Решение. Из выражений (14.2.9) — (14.2.12), используя данные
табл. 14.2.1, найдем:
= 0,07 • 10-® [ч • шт.1-1, = 0,002 . 10~® [ч. шт.]*1,
ХР1 = 1 • 10-® 1ч . шт.1-1, ХП1 = 1,7 • ю-® 1ч • мм2]-1.
Условия, приведенные выше, близки к описанному в 19] примеру
прогностического расчета надежности аналогичной МДП БИС опе-
ративного ЗУ на 32 разряда. Более подробное рассмотрение фак-
торов, влияющих на Xqi, Хч1, Хр1,1П1, требует изучения этих величин
как функций от температуры, эксплуатационных воздействий,
степени жесткости системы контроля качества, условий производ-
ства и других факторов.
Представив (14.2.1) в виде
А.о = Xq + 'KQ И* 'кр + Хп, (14.2.13)
получим слагаемые этого выражения как частичные модели отка-
зов для рассмотренных выше четырех основных составляющих об-
щих формул (14.2.1) и (14.2.2)*).
*’ Вообще говоря, выражение (14.2.13) описывает микроэлектронный
объект любой сложности (ИС; БИС, прибор МЭА), поскольку эта сложность
«скрыта» в виде аргументов функций Хр, kq, хп, моделирующих основные
типы отказов ИС в МЭА,
365
14.3. Надежностные модели контактных узлов ИС
Модель отказов внешних КУ. Зависимость интенсивности от-
казов совокупности КУ, входящих в микроэлектронное изделие
или МЭА, от их количества и от внешних эксплуатационных фу-
торов определяется выражением
Zq = Zqi Q, (14.3 I)
где Zq — интенсивность отказов, вызываемых выходом из строя
каждого из Q внешних КУ в приборе МЭА; ZC1 — интенсивность
отказа одного внешнего КУ, являющаяся [6, 91 функцией вида
ZQ1 = Zq] лк1 л8. (14.3.2)
Входящая в (14.3.2) интенсивность отказов Zqi является на-
именьшей величиной, для практической реализации которой след\ет
использовать весьма жесткую систему контроля качества и эксплу-
атировать аппаратуру в условиях, приближающихся к лаборат< р-
ным.
В [10] указывается, что для КУ, полученных методом ультра-
звуковой сварки алюминиевых проводников, Z^t = 0,7 • 10“в ч
для термокомпрессионных соединений с золотыми проволочными
проводниками Zq( = 1,3 • Ю-в ч-1 *>.
Входящий в выражение (14.3.2) сомножитель лк1 является ко-
эффициентом, характеризующим систему контроля качества и опре-
деляемым на основе [И] по табл. 14.3.1. Для наилучших вариантов
системы справедливо лк1 = 1 — 2 [11]. Коэффициент лэ, входящий
в (14.3.2), является величиной, учитывающей условия эксплуа1а-
ции аппаратуры и определяемой (в соответствии с [6, 9]) из
табл. 14.3.2.
Пример. Определить интенсивность отказов внешних КУ пор-
тативной системы, состоящей из 10 тыс. шт. ИС, герметизированных
в стандартные 14-выводные корпуса; схемы перед установкой в ап-
паратуру прошли отбраковочные испытания по системе среднего
класса с лк1 = 15.
Решение. Приняв Zqj = IO-6 [ч]-1, лэ = 7, Q = 14 • 10*,
согласно (14.3.2) найдем Z<?i = 10~в • 15 • 7 « 10-в [ч]-1, откуда
из (14.3.1) получим Zo= 10~7-14-104= 14-10_3= 1,4-10-2 [ч]-1.
Модель отказов внутренних КУ. Под внутренним КУ монолгт-
ных ИС понимается соединение между диффузионным слоем и меж-
соединениями— металлизациями, наносимыми на поверхность под-
ложки. Соединение, образующее внутренний КУ, осуществляется
через окно в слое окисла, защищающего подложку ИС. Зависимость
[6, 91 интенсивности ZQ отказов внутренних КУ от их количества q
*
Zqi “
В (6) для внешних КУ монолитных ИС приводшся средняя величина
366
ТАБЛИЦА 14.3.1
Определение коэффициента nKi
(уровни 4, В, С, D являются уровнями качества и надежности ИС)
Характеристики систем контроля качества
Жесткая система контроля качества (уровень 4)
— 100%-ный многоступенчатый контроль ИС в процессе про-
изводства;
— периодическая аттестация технологических процессов и
условий производства;
—сквозная 100%-ная паспортизация ИС в процессе произ-
водства и многоступенчатого контроля готовой продукции,
включая контроль и электротермотренировки в крайних режи-
мах и термоудары;
— текущая надежностная обратная связь от испытаний к
технологическим операциям.
Система высшего класса (уровень В)
— выборочные периодические граничные испытания, опреде-
ление главных механизмов отказов, 100%-ный контроль ИС
по этим механизмам отказов;
— 100%-ные испытания в крайних режимах, электротермо-
тренировки, термоудары;
— надежностная обратная связь по результатам граничных
испытаний.
Система среднего класса (уровень С)
— выборочный контроль электрических параметров и герме-
тичности при комнатной температуре, 100%-ный контроль ос-
новных параметров
Система получения годных ИС (уровень D)
— контроль, основанный на 100%-иой разбраковке продук-
ции по важнейшим параметрам ТУ при комнатной темпера-
туре
2
15
30
ТАБЛИЦА 14.3.2
Определение величин л9 |6,9]
Области и условия применения приборов МЭА
Лабораторные условия Орбитальные спутники Стационарное наземное оборудование Возимое наземное оборудование Переносное или портативное наземное оборудо- вание Оборудование отсеков для экипажей самолетов Приборные отсеки самолетов Оборудование ступеней выведения спутников на орбиту Ракеты 1,0 1,5 2,0 5,0 7,0 5,0 7,0 8,0 10,0
367
и от внешних эксплуатационных факторов определяется выраже-
нием
4 = 4i q, (И.З.З)
где
41 *= 41 лтлкхлв2л„ (14.3.4)
лк2—коэффициент ненадежности корпусов ИС. Для остеклован-
ных чипов в герметичной конструкции лк2-определяется выраже-
нием
лк2 = 1 + 0,05 Qx. (14.3.5)
Здесь Qi — превышение коли-
чества выводов корпуса над
числом десять.
Рис. 14.3.2. Зависимость превышения
температуры подложки (чипа) НС над
температурой окружающей среды от
мощности, рассеиваемой ИС,
Рис. 14.3.1. Коэффициент температур-
ного ускорения для чипа.
Для плоских корпусов с неостеклованными чипами
лк2 = 4-ф 0,05 (14.3.6)
Для пластмассовых корпусов с двумя рядами выводов
лк2 = 6 + 0,05 Qx. (14.3.7)
Подразумеваемая выражением (9.5.4) зависимость интенсивности
отказов 4т одного внутреннего КУ от температуры /п == t -ф М
подложки (чипа) определяется функцией (рис. 14.3.1), построенной
на основании [9]. При этом превышение А/температуры подложки ИС
над температурой t окружающей среды определяется по рис.14.3.2
в зависимости от t и мощности Р, рассеиваемой схемой при комнат-
ной температуре 25° С.
14.4. Модели отказов, связанных с чипом ИС
Необходимость специального изучения этого вопроса обуслов-
ливается тем, что, как уже упоминалось выше, не существует про-
порциональной или достаточно простой зависимости между интен-
сивностью отказов ИС и числом ее проинтегрированных компо-
нентов.
868
Площадь чипа. Относительный рост интенсивности отказов ИС
от величины активной части площади чипа выражается зависимо-
стью, построенной согласно [6] на рис. 14.4.1. Использованная
на этом рисунке мера активной
площади включает в себя по-
верхность, на которой располо-
жены все элементы топологии,
кроме таких ее боковых райо-
нов, как контактные площадки,
линии совмещения, тестовые
компоненты, поля допусков на
скрайбирование. Ориентировоч-
ный удельный расход поверх-
ности (единичная площадь на
1 бит информации или 1 вен-
тиль) показан в табл. 14.4.1 для
ряда схемотехнических вариан-
тов БИС.
Рис. 14.4.1. Относительный рост ин-
тенсивности отказов чипа в зависимо-
сти от площади его активной части.
Для биполярных ИС, изготовленных по стандартной базовой
технологии, единичная площадь для ИС тех же типов оказывается
в 8 — 10 раз больше.
ТАБЛИЦА 14.4.1
Удельный расход активной площади чипа в МДП БИС
на 1 бит информации (единичная площадь, мм2)
Тип БИО Единичная площадь
Комбинационные структуры 0,016 мм2/ЛЭ
Оперативные статические запоми- нающие устройства (RAM) 0,026 мм2/бит
Сдвиговые регистры 0,032 мм2/бит
Освоенность ИС в производстве. Согласно 16, 11] относительный
рост лп интенсивности, связанный с отказами чипа в первый год
освоения новой ИС, составляет величину около лп = 10. В после-
дующее время производства этот показатель уменьшается до вели-
чины около лп = 1; Диаграмма роста надежности биполярных ИС
массовых типов, выпускаемых фирмой Texas Instruments (США)
(рис. 14.4.2 11]), иллюстрирует также возможности улучшения
качества ИС с помощью дополнительных испытаний при использо-
вании систем контроля с уровнями качества, охарактеризованными
в табл. 14.3.1.
Модель отказов чипов в зависимости от их сложности и степени
освоенности ИС в производстве. Выражение для интенсивности отка-
369
зов чипов [6], входящих в прибор МЭА, или ИС, можно записать
в виде произведения
Лс = ХС1 т, (14.4.1)
в котором
Xci (14.4.2)
ат — число чипов в ИС или приборе МЭА; — «базовая» интен-
сивность отказов чипа; лт — коэффициент температурного уско-
Рис. 14.4.2. Динамика роста каче-
ства НС, выпущенных фирмой Te-
xas Instruments (США) в 1962—
1972 гг.
рения для чипа; лс — показатель
сложности чипа (рис. 14.4.1);
лп — показатель степени освоен-
ности ИС в производстве.
Выражения (14.4.1) и (14.4.2)
в обобщенном виде учитывают от-
казы, связанные с нарушениями
металлизации на поверхности
чипа ИС; более подробное описа-
ние этого механизма (§ 12.10) свя-
зано с введением показателей Хг,
I, см. формулу (12.10.1), табл.
12.10.4.
Уровни качества В и А соответствуют
ИС, прошедшим дополнительный кон-
троль по категориям жесткости.
Специфические отказы в интег-
ральных МДП-структурах из-за
наличия индуцированных каналов.
В 19] указывается, что добавоч-
ная интенсивность отказов Хнав
из-за наличия в МДП-транзисторах тонких окисных надканаль-
ных слоев под затворами*1, определяется выражением
^"иан = ^<71 17ЛтЛн1Лк2Лэ, (14.4.3)
где п —- число индуцированных каналов, равное количеству МДП-
компонентов; лг — зависимость, определяемая графиком рис. 14.3.1.
14.5. Испытания с целью входного контроля, отбраковки
потенциально ненадежных ИС, выявления «слабых» мест
и механизмов отказов
Входной контроль Рост номенклатуры ИС и их функциональ-
ных возможностей, повышение уровня их сложности и требований
к надежности, расширение диапазона применений—все эти факторы
усложняют процесс создания и эксплуатации контрольно-измери-
тельного и испытательного оборудования для эффективной отбра-
ковки потенциально дефектных ИС (табл. 14.5.1).
* Для этого случая в формулу (14.2.13) надо ввести дополнительное сла-
гаемое Хкан либо согласно 191 произвести замену числа внутренних КУ q
на число q 4- п и использовать выражения (14.2 1) — (14.2.13) приведенные
в 14.2.
37 0
Испытания, выявляющие дефекты ИС
Таблица 1U.5.1
Виды испытаний Виды дефектов ИС
Дефекты монтажа чипа Дефекты объема основного материала (SI) Дефекты поверхности подложки (чипа) Дефекты контактных углов Загрязнения и примеси 'Дефекты изоляции (ScO?) 1 1 Дефекты герметизации Дефекты внешних выводов Несогласованность температурных свойствматериалов Нестабильность и деградация параметров
Визуальный конт- роль, Внутренний + + + + 4-
визуальный конт- роль, Внешний + + +
Стабилизацион- ная печь + +• + +
Термоциклиро- Вание + + + + + +
Термоудары + + + + + +
Центрифуга. + + + +
Механические удары + + + +
Вибрации + + + +
Рентгеновский контроль + + + +
Злектротермо- тренировка + 4- + +
Грубые и тонкие теги +
В настоящее время службы входного контроля оснащены в ос-
новном тестерами первого поколения. Главными особенностями этих
тестеров следует считать наличие ручного и полуавтоматического
режимов работы, жесткое программирование, измерение статиче-
ских параметров ИС в нормальных условиях, отсутствие достаточно
эффективных алгоритмов самокалибровки, ограниченность числа
тестов, невысокую производительность.
По мере развития микроэлектроники и повышения требований
к эксплуатационной надежности ИС явно намечается следующий
епгап переоснащения служб контроля. Уже в ближайшие годы служ-
бы выходного и входного контроля должны быть оснащены тестер-
ной аппаратурой, способной осуществлять:
— функционально-параметрический контроль цифровых би-
полярных ИС с комбинационными и последовательностными логи-
ческими структурами;
— функционально-параметрический контроль цифровых
МДП ИС преимущественно БИС ЗУ различных типов, а также БИС
процессоров (см. гл. 15);
— параметрический контроль таких аналоговых ИС, как ОУ
новых поколений, компараторы, умножители, стабилизаторы на-
371
пряжения, логарифмические усилители, коммутаторы сигналов,
аналого-цифровые и цифроаналоговые преобразователи и др.);
— эффективные отбраковочные испытания ИС, предназначенных
для длительных специфических условий эксплуатации, при теку-
щем контроле их качества по ряду прямых и косвенных электри-
ческих признаков;
— гибкое перепрограммирование, не требующее привлечения
к обслуживанию высококвалифицированного персонала;
— самоконтроль работы основных узлов и системы в целом.
Важным типом измерительного оборудования следует считать
тренировочные стенды, установки для измерения и регистрации
параметров партии ИС при крайних температурах. Наконец, в ряде
случаев необходимы сложные многопостовые тестерные системы —
гиганты, работающие совместно с ЦВМ.
Перечисленный выше арсенал средств требуется для организации
систем комплексного контроля и регистрации параметров ИС с об-
работкой результатов их испытаний и приведением их к форме,
позволяющей достоверно осуществлять прогнозирование надеж-
ности ИС в составе МЭА.
Добавочные отбраковочные испытания. В табл. 14.5.2 приве-
ден оговоренный действующим в США военным стандартом
Mil-Std. 883 состав и последовательность испытаний, вводимых
в дополнение к обычным проверкам ИС с целью выявления потен-
циально ненадежных ИС 116] Упомянутые в табл. 14.5.2 уровни А,
В и С надежности ИС соответствуют уровням табл. 14.3.1 и
рис. 14.4.2.
Из табл. 14.3.1 и рис. 14.4.2 видно, что отбраковка потенциально
ненадежных ИС за счет дополнительных испытаний позволяет по-
высить надежность ИС на 1 — 1,5 порядка и выше по сравнению
с уровнем качества дешевых ИС массовой продукции.
Ускоренные испытания. Возможность проведения ускоренных
испытаний связана с тем, что механизмы отказов ИС моделируются
в виде процессов накопления «нагрузки», протекающих во времени
и приводящих к снижению уровня «прочности» ИС. Эксперимен-
тальными исследованиями было установлено, что log tF до отказа
ИС или иного полупроводникового изделия обратно пропорциона-
лен величине абсолютной температуры.
К такой зависимости можно прийти, предположив, что опреде-
ляющий годность ИС параметр Ф*> подчиняется уравнению
^==^0 + A/nexp(—KjkT), (14.5.1)
Здесь Т — абсолютная температура, К: k = 8,63 • 10~8 эВ/K —
константа Больцмана; t — время, А, п — коэффициенты, описыва-
ющие степень зависимости SB от t, т. е. быстроту деградации SB.
* ’ Определяющим можно считать как непосредственно измеряемую элект-
рическую характеристику ИС, так и параметр, описывающий физическое
свойство материала подложки. Примером может являться скорость движения
поверхностных зарядов, описывающая деградацию чипа.
872
ТАБЛИЦА 14.5.2
Последовательность контроля качества ИС (метод 5004—Mil-Std.-883)
Проверки Уровни надежности
А в С
В условиях и В условиях и В условиях и
Визуальный внутренний на оборудова- на оборудова- на оборудова-
контроль ИС (перед герме- нин, соответст- нии, соответ- нии, соответ-
тпзапией, метод 2010) вующих уров- ню А ствующих уровню В ствующих уровню В
Стабилизационная печь 24 ч 24 ч 24 ч
Термоудары (метод 1011) 10 циклов 10 циклов 10 циклов
Термоциклы (метод 1010) 10 циклов Нет или 10 циклов вместо термоударов Нет или 10 циклов вместо термоударов
Механические удары (ме- тод 2002) 20 тыс. Нет Нет
Центрифуга (постоянное ускорение, метод 2001) 30 тыс. g 30 тыс. g 30 тыс. g
Грубые и тонкие течи (герметичность, метод 1014) Да Да Да
Критические электриче- ские параметры при край- них температурах Да Нет Нет
Электротермотренировка при 125±50°С (метод 1015) 1684-72 ч 168 ч Нет
Окончательный контроль по электрическим парамет- рам при 25° С Да Да Нет
Рентгеновский радиогра- фический контроль Да Нет Нет
Визуальный внешний контроль Да Да Да
Преобразовав (14.5.1), нетрудно привести его к форме извест-
ного уравнения Аррениуса
R = A exp (—%&/kT), (14.5.2)
где R = (& — &0)Нп — скорость протекания реакции деградации.
Размерность константы А, входящей в выражения (14.5.1) и
(14.5.2), совпадает с размерностью скорости R.
По истечении времени t = tp параметр Sd достигает уровня, на-
чиная с которого, состояние ИС будет являться отказовым:
= 5% + AtnP exp (—'SJkT), (14.5.3)
откуда in = с' + wjkT, (14.5.4)
где с' = \!n In {[(^F — ^0)/AI), (14.5.5)
й1 = "SJn — действующая энергия активации.
373
Практическое значение показатель tF может иметь лишь в том
случае, если ему придать смысл среднего времени безотказной ра-
боты. Выражение (14.5.4) определит это время
ZF=/oeCTl/2, (14.5.6)
если под параметрами
o=V2^a/nJfeT, (14.5.7)
^o)/^II/n (14.5.8)
понимать показатели логарифмически-нормального (см., например,
[13]) закона распределения
"0=З^Д-«р[-^-<1п'-1л'Л (14-5.9)
хорошо описывающего мультипликативные*^ эффекты, характер-
ные для механизмов отказов ИС и планарных транзисторов. Под
t0 в формуле (14.5.9) понимается медианное время безотказной ра-
боты. Примерами взаимно независимых процессов, обусловливаю-
щих мультипликативные воздействия [12], могут служить:
— влияние попадания влаги внутрь корпуса ИС;
— влияние загрязнений, вызывающих ионизацию поверхности
чипа ИС;
— влияния примесных центров полупроводниковой поверхно-
сти, изменяющие чувствительность ИС к поверхностным зарядам;
— разброс в строении кристаллических структур, обусловли-
вающий неодинаковость коэффициентов диффузии, и т. д.
Дисперсия о, входящая в выражения (14.7.6) и (14.7.9), опре-
деляется [14] как
о 1п (/бо%//1в%), (14.5.10)
где /50% и /16% — промежутки времени до отказов 50 и 16% от
общего количества изделий, поставленных на испытания.
Выражение (14.5.10) в координатах VT и In tF изображается урав-
нением прямой, наклон которой пропорционален действующей энер-
гии активации $1. Преобразуем это выражение, подставив k =
= 8,63 10~Б эВ/K, перейдя к десятичным логарифмам и исполь-
зуя (14.5.8):
log (tFlt0) = 5,04 1000/Т. (14.5.11)
Энергия й’а при этом имеет размерность эВ, а значение Т подстав-
ляется в градусах абсолютной шкалы.
*’ Обычное нормальное распределение является следствием аддитивного
действия большого числа взаимно-независимых, случайно распределенных
факторов.
374
Формула (14.5.7) при подстановке значения k может быть при-
ведена к виду
а=9,2 1/ ------—-----, (14.5.12)
V 1-Н/273 '
где t — температура, 9С.
долговечность,роз
Рис. 14.5.1. Прямая Аррениуса для
сокращения времени испытаний ИС на
безотказность при ускоренных испыта-
ниях, повышенной температуре и по-
стоянной влажности.
Прямая нормализована для температуры
/-85 °C.
Рис. 14.5.2. Прямая Аррениуса для
сокращения времени испытаний ИС на
безотказность при постоянной темпе-
ратуре.
Ускорение достигается за счет воздействия
влаги. Прямая нормализована для / = 85° С.
Выражение для интенсив-
ности отказов /. в случае ло-
гарифмически-нормативно го
закона имеет вид
X —expl~(1/2q2)(ln<~lnZo)1
to 1/'2яФ [(In /0—In <)]
(14.5.13)
Как утверждается в [12],
температура и влажность, ко-
торые можно считать основ-
ными факторами, ускоряющи-
ми механизмы отказов, в
достаточно широких пределах
действуют независимо, что
позволяет перемножать коэф-
фициенты ускорения, полу-
ченные при проведении каж-
дых из этих испытаний (рис,
14.5.1 и 14.5.2).
Рис. 14.5.3. Результаты ускоренных испы-
таний надежности биполярных и МДП
ИС при повышенных температурах.
375
Результаты 12] определения интенсивностей X для биполярных
и МДП ИС при достаточно высоких температурах, ускоряющих ме-
ханизмы отказов, приведены на рис. 14.5.3.
14.6. Анализ отказов ИС
Поскольку каждая ИС является продуктом определенного ти-
пового технологического цикла, информация о причинах и меха-
низме каждого отказа позволяет воздействовать на те или иные опе-
рации для резкого улучшения качества из проведения и повышения
надежности продукции. В связи с этим понятен интерес, проявля-
емый к физическим исследованиям отказавших образцов ИС.
Анализ причин отказов [15] стал специфической областью ин-
женерной деятельности, характеризующейся комплексным исполь-
зованием знаний из смежных областей (технология ИС и аппара-
туры с их применением, материалы, физика, химия, измерительная
техника) и растущей оснащенностью научным оборудованием.
Современный подход к физическим исследованиям отказавших об-
разцов напоминает криминалистику или патологическую анатомию
с их разнообразием методов и измерительных средств, необходи-
мостью соблюдения строгой последовательности опытов, вниманием
к различного рода косвенным признакам. Часто для проверки рабо-
чих гипотез приходится искусственно вызывать отказы годных ИС.
Последовательность процедуры установления причины отказа.
Эта процедура организуется так, чтобы каждое из проводимых
испытаний не могло помешать определению механизмов отказа,
исследуемых с помощью последующих опытов. Поэтому вначале
проводят неразрушающие испытания отказавших образцов ИС.
Неразрушающие испытания отказавших образцов ИС.
1) Проведение цикла таких испытаний начинают с повторной
электрической проверки ИС с целью установления типа отказа. Вслед
за этим проверяется изоляция корпуса и выводов и снимаются элек-
трические характеристики между различными сочетаниями выво-
дов ИС.
2) Проводится радиография корпуса рентгеновскими лучами,
позволяющая выявить разорванные или отсутствующие соединения
между чипом и выводами корпуса.
3) Если радиография не позволяет выявить причины дефектов,
проверяется герметичность корпуса, так как через течи в негерме-
тичном корпусе может проникнуть влага и иные загрязнения, вы-
зывающие коррозию и появление коротких замыканий. Так назы-
ваемые малые течи обнаруживаются после опрессовывания ИС ге-
лием или радиоактивным криптоном с помощью масс-спектромет-
рического течеискателя или счетчика радиоактивных частиц.
При наличии большой течи газ-индикатор может вытечь из кор-
пуса до того, как его удается обнаружить. Поэтому большие течи
обнаруживаются погружением ИС в подогретую жидкость с малой
вязкостью (например, керосин или этиленгликоль). Наличие течи
376
Определяется по выходящим из отверстия газовым пузырькам
13, 15].
4) Если предыдущие шаги не дали результатов, можно приме-
нить метод инфракрасной (ИК) термографии [19], позволяющий
сравнить распределение температуры при приложении к испыту-
емой ИС электрических нагрузок с аналогичными термограммами,
снятыми для заведомо годных экземпляров ИС того же типа
Применяемые в современных тепловизорах методы опенки теп-
ловых полей, как правило, основаны на использовании интеграль-
ного излучения в полосе частот, ограниченной спектральной чув-
ствительностью ИК приемника, без выделения каких-либо спект-
ров. Поскольку температура является одним из главных парамег-
ров, определяющих надежность работы, то суть использования теп-
ловизоров заключается в том, чтобы определить этот параметр без-
контактным способом. Температура тела с некоторыми допущениями
может быть определена тепловизором по тепловому излучению, если
он отградуирован по черному телу и дан или найден коэффициент
излучения контролируемого объекта. Когда же излучательная спо-
собность неизвестна, то в этом случае может быть найдена яркостная
температура.
Вскрытие корпуса. После завершения цикла неразрушающих
испытаний корпус ИС вскрывается.
Визуальный осмотр типа и выводов производится вначале оп-
тическим, а затем растровым электронным микроскопом. При та-
ком осмотре можно легко обнаружить механические повреждения,
коррозию и изменение яркости цвета или вследствие локального
перегрева или электрических перегрузок, плохое совмещение, а
также изломы металлизации, покрывающей перепады толщин окис-
ных слоев на поверхности чипа ИС.
Зондирование. Далее проводят детальную проверку элементов
чипа с применением микрозондов, присоединяемых для измерения
характеристик компонентов и проверки их взаимной изоляции.
Снятие распределения потенциалов или электрических полей
производится с помощью воздействия электронных пучков растро-
вого электронного микроскопа. Это испытание позволяет обнаружить
в ИС места, где имеются значительные градиенты потенциала (ост-
рые углы резисторов, загрязнения и т. д.)
Разделение кристалла на части и их анализ. Эти операции при-
меняются на заключительном этапе исследования и позволяют вы-
явить дефекты, не обнаруженные на предшествующих этапах ана-
лиза. К числу таких дефектов могут, например, относиться: точеч-
ные микропоры в диэлектрике под слоем металлизации, обнаружи-
ваемые после стравливания этого слоя с помощью специальных кра-
сителей, нарушения микроструктуры, выявляемые с помощью фа-
зовой интерференции светового пучка в микроскопе с фазовым кон-
трастом, и т. д.
Примеры дефектов, обнаруживаемые на разных этапах проце-
дуры анализа отказов, приведены на рис. 14.6.1 — 14.6.17.
13 Зак. 1069 377
Рис. 14.6.1. Примеры дефектов, обнаруживаемых с помощью оптического мик-
роскопа:
4 — закорачивающие частицы; б — сужение металлизации; в — увеличенный размер и
близкое расположение термокомпресснонных контактов является возможной причиной не-
надежности (прн попадании загрязнений может образоваться проводящая среда — дефект
обнаруживается при визуальном контроле под микроскопом); г — повреждение от изме-
рительного зонда.
Рис. 14.6.2. Дефекты подложки, обнаруживаемые с помощью рентгеновского
радиографа.
378
Рис. 14.6.3. Применение методов инфракрасной термографии:
а — полученная на тепловизоре термомнкропррграмма монолитной ИС; б — фотография ее
топологии; в — тонкопленочная резистивная схема: 1 — зона, где температура понижена;
2--* Зона повышенной температуры (увеличенная плотность тока); 3— бездефектная рези-
стивная пленка (температура повышена в центре за счет неравномерности теплоотвода)?
г — микросхема с тремя микротриодами: 1 — недогруженный мнкротранзнстор; 2 — на-
грузка не в норме (температура превышает допустимую на 8° С. Видна неоднородность
в коллекторной области микротриода).
Рис. 14.6.4. Тепловой портрет
межсловного дефектного метал-
лизированного перехода много-
слойной печатной платы (ИК-
термография)
13*
379
Рис. 14 6.5 Некачественное
соединение алюминиевого
проводника с алюминиевой
токоведущен площадкой,
выполненное методом уль-
тразвуковой сварки. Изо-
бражение в растровом элек-
тронном микроскопе:
а — при увеличении в 210 раз
(дефект почти ие виден); 6 —
при увеличении в 700 раз; в —
при увеличении в 2100 раз вид-
ны трехцины в месте сварки.
380
Рис. 14.6.6 Место правильно выполненной ультразвуковой сварки;
а — увеличение 700 раз; б — увеличение 2100 раз.
Рис. 14.6.7. Термокомпрессия золото — алюминий с «пурпурной чумой» — эв-
тектическим соединением золота с алюминием:
а — контактный узел при увеличении в 800 раз иа экране растрового электронного мик-
роскопа; б — золотая проволока удалена из ободка пурпурной чумы. Увеличение 2400 раз.
381
Рис. 14.6.8. Внутренний контактный узел (КУ) ИС, образованный сплавлением
пленки алюминиевой металлизации с легированной областью кремния;
область сплавления и «ступенька» под поверхностью металлизации иа экране растро-
^°йлл^ЛеКТРОННОГОгМИКРоскопа п^и увеличении в 800 раз; б — то же при увеличении
В 8000 раз; в — КУ и «ступенька» при слишком высокой температуре сплавления или
СЛеплп°М то^к°й пленке алюминия (увеличение в 800 раз); г — то же при увеличении
в 8000 раз. Видны нарушения межсоединений при слишком высокой температуре сплавле-
ния или чрезмерно малой толщине пленки,
382
Рис. 14.6.9. Место возможного отказа алюминиевой металлизации,
проходящей через глубокую «ступеньку» в слое окисла.
Рис. 14.6.10. Результат электрической перегрузки (пробой н выжига-
ние участка пленки алюминиевой металлизации) затвора МДП-тран-
зистора.
383
Рис. 14.6.11 Электромиграция в пленке алюминиевой металлизации мощных ВЧ
и СВЧ биполярных структур, характеризующихся малыми геометрическими
размерами и, следовательно, большой плотностью тока [18].
с — образование голых мест; б — образование алюминиевой горки.
Рис. 14.6.12. Холмики на поверхности слоя металлизации, вогникающие после
термообработки и приводящие к замыканию слоев многослойной разводки ИС.
Возможная причина — сползание материала пленки по подложке при ее про-
греве:
а — фотография пленки с ллотноегыо холмиков 2 • 10* см-2; б — холмик высоюЛ ? мкм.
384
Рис 14.6.13 Дефекты, связанные с некачественным проведением процессов
фотолитографии.
о —нарушения рисунка из-за пыли и попадания посторонних веществ; б — механические
повреждения слоя фоторезиста
Рис. 14.6.14. Полученные с помощью растрового электронного микроскопа фо-
тографии точечных дефектов в окисной пленке на поверхности пластины крем-
ния:
а — увеличение 2000 раз; б — увеличение 10000 раз.
Рис. 14.6.15. Травление, проведенное с целью выявления дефектов в окисной
пленке. Сквозь микроюры -чрез слой SiOz проникает травитель, стравливаю-
щий участки алюминиевой металлизации.
Рие. 14.6.16. Микротрещины ч?рез слой защитного покрытия (а), выявляемые
травлением (б) под трещиной расположена обкладка конденсатора.
386
Рис. 14.6.17. Микротрещины в защитном слое стекла на поверхности алюми-
ния. Ширина трещин около 0,2 мкм.
а — увеличение 2000 раз; б — увеличение 1G000 раз.
14.7. Заключение
1. Из изложенного следует, что обеспечение безотказности МЭА
является во многих отношениях нетрадиционной сферон инженер-
ной, научной и практической деятельности, интегрирующей резуль-
таты многих смежных отраслей знания и требующей хорошей тех-
нической оснащенности.
2. Проведение комплексных дорогостоящих программ повышения
надежности объясняется объективной необходимостью построения
новых электронных систем на существенно более высоком уровне
их технических, эксплуатационных и экономических показателей.
3. Есть основания прогнозировать в ближайшее десятилетие
создание многоуровневых систем управления качеством и надеж-
ностью ИС и других изделий, образующих элементную базу пер-
спективной МЭА нового поколения.
4. Эти системы, по-видимому, будут основаны на научных и прак-
тических достижениях, связанных с причинным подходом к пробле-
ме безотказности ИС и аппаратуры на их основе.
Вопросы для самопроверки
1. Что такое компоненты надежности?
2. Каковы наиболее распространенные типы отказов в аппаратуре
на основе ИС?
3. Какие методы неразрушающего контроля компонентов ненадеж-
ности Вы знаете?
4. Что такое модели отказов?
5. Какие форсирующие испытания можно провести на ИС, чтобы
отбраковать потенциально ненадежные образцы схем?
6. Каковы модели отказов чипов ИС и контактных узлов?
387
7. Каковы компоненты ненадежности, специфические для ИС
с приборами МДП-типа?
8. В силу каких предположений справедлив закон Аррениуса?
9. Опишите процедуру анализа отказов.
Список литературы
1. Elements of semiconductor device reliability. — «Proc. IEEE», 1974, v. 62,
№ 2, p. 149—168. Aut.: C. G. Gordon, J. D. Adams, S. L. Carrel], T. D Geor-
ge, M. H. Valek.
2. Алексенко Л. Г. Физический подход к проблеме надежности микроэлект-
ронной аппаратуры — «Изв. вузов МВО. Радиотехника», 1968, т XI,
№ 7, с. 704—718.
3 Hamiter L. Quality standards for IS1. — «Microelectronics», 1969, v. 2,
№ 1, p. 14—17.
4. Santoro C, L., Tolliver D. L. Multilevel metallisation for LSI. — «Proc.
IEEE», v. 59, № 10, 1971, p 1403—1408.
5. D’Heurle F. M. Electromigration and failure in electronics: an introduc-
tion. — «Proc. IEEE», 1971, v. 59, № 10, p. 1409—1418.
6. Schnable G. L., Ewald H. J., Schlegel F. S. MOS integrated circuit reliabi-
lity. — «Trans. IEEE», 1972, v. R-21, p. 12—19.
7. Алексенко А. Г. Морфологические показатели цифровых микроэлектрон-
ных структур. В кн.: Микроэлектроника. Под ред. А. А Васенкова.
Вып. 6, М., «Сов. радио», 1973, с. 42—59.
8. Dummer G. W. A. New Scientist and Science Journ., 1971, v. 51, № 759,
p. 75—78.
9 Nichols F. D. MOS/LSI reliability prediction. — In: Proc. 1972 Annual
Rel. and Maintanbility Symp., San Francisco, 1972, p. 474—478.
10. Me Cormick J. F. On the reliability of microelectronics. — «Electronic Pac-
kag and Product», 1968, June, p. 187—189.
11. Microcircuit accelerated testing using high temperature operating tests, Aut:
M Stitch, G. M. Johnson, В. P. Kirk, J. B. Brauer. — «IEEE Trans.»,
1975, v. R-24, № 4, p. 238—259.
12 Peck D. S. The reliability of semiconductor devices in the bell system. —
«Proc. IEEE», v. 62, № 2, 1974, p. 187—211.
13. Горюнов H. H. Свойства полупроводниковых приборов при длительной
работе и хранении. М., «Энергия», 1970.
14. Sikora G. С., Miller L. Е. Application of power step-stress technique to
transistor life prediction. — In; Proc. Phys, of Failure in Electron. Symp.,
1965. p. 30—42
15. Шварц. Анализ причин отказов интегральных схем. — «Электроника»,
1967, т. 40, № 2, с. 21.
16. Walter D. J. Integrated circuits systems. London, ILIFFE Books, 1971,
17. Matera L. Component reliability: failure data bears watching. — «Electro-
nics», 1975, v. 48, № 20, Oct. 2, p. 91—98.
18. Матера. Последние достижения в области мощных полупроводниковых
приборов. — «Электроника», 1975, т. 48, № 13 (459), с. 24—40.
19. Алексенко А. Г., Гаврилов Н. Н. О возможностях и перспективах ис-
пользования инфракрасных методов контроля качества и надежности
микроэлектронных изделий. — «Микроэлектроника», 1974, т. 3, вып 5,
с. 394—403.
388
Глава 15
Заключение. Микросхемотехника на этапе
больших интегральных схем
Современные электронные системы, как правило, являются
многофункциональными комплексами, использующими разнообраз-
ный арсенал технических средств. Методы микроэлектроники поз-
воляют провести переработку уже существующих приборов аппа-
ратуры, их перевыпуск и модернизацию на новой технической ос-
нове, а также осуществить пересмотр идеологии построения систем
для придания им принципиально новых свойств (автономность, жи-
вучесть, портативность и т. д.).
Модернизация уже созданных приборов дает возможность во-
влечь в процесс разработки МЭА многочисленные коллективы ин-
женеров, конструкторов и технических работников, обучить их ме-
тодам использования ИС. Результатом такой переработки может
служить улучшение технических показателей аппаратуры. Однако
нередко воплощение уже созданных приборов средствами интег-
ральной электроники, не сопровождаемое переработкой архитек-
туры комплексов, не дает необходимых результатов по повышению
надежности и улучшению иных характеристик системы (весовых,
эксплуатационных, стоимостных и т. п.).
15.1. Элементные средства МЭА как единая система
Современное состояние микроэлектроники характеризуется бы-
стрым количественным ростом объемов производства и применения
ИС. За последние годы стандартные ИС первого поколения сдела-
лись массовыми и дешевыми. В табл. 15.1.1 представлены показа-
тели, рассчитанные на основе И—3] и отражающие объем рынка ИС,
ТАБЛИЦА IS.1.1
Объем рынка ИС, выпускаемых электронной промышленностью
капиталистических стран [1—3. 9. 10]
Всего# мл и. долл. (%) 1974 г. 1975 г. 1976 г.
2349,5 (100) 2034,3 (100) 2519, 1 (100)
В ТОМ числе США 1236,5 (53) 938,1 (46.1) 1236,1 (49)
Япония 593,0 (25,24) 625,1 (30,7) 722.8 (28,7)
Европей- ские страны 520,0 (22) 471,1 (23,2) 560,3 (22,3)
389
ТАБЛИЦА 16.1.2
Структура продукции электронной
промышленности (в части ИС,
по данным 1973—1975 г.
и прогнозу на 1979 г.) [9|
Цифровые ИС, в том числе БИС калькулято- ров, % 79—81
Аналоговые ИС, % 18—20
Сборки, % 1—3
Всего, % 100
ТАБЛИЦА 15.1.3
Доля БИС памяти и микропроцессоров
в процентах объема цифровых ИС,
выпускаемых в США [9|
Годы 1973 1974 1975 1976
Проценты объема выпуска 24,37 38,22 50,3 53,5
выпускаемых электронной
промышленностью США, Япо-
нии и капиталистических
стран Западной Европы.
Структура продукции
(судя по опыту электронной
промышленности США), как
показывают многолетние ито-
говые, а также прогностиче-
ские данные [1], характери-
зуется сравнительным посто-
янством соотношения между
цифровыми и аналоговыми
ИС (табл. 15.1.2). В то же
время доля БИС памяти и
микропроцессоров, т. е. изде-
лий, воплощающих архитек-
турный стиль МЭА нового
поколения, в объеме цифро-
вых ИС, выпускаемых в США,
стремительно растет и по
прогнозу к 1976 г. достигнет
половины общего объема про-
изводства (табл. 15.1.3.).
Цифровые ИС. Выпускае-
мые сейчас более простые и
традиционные ИС в перспек-
тиве призваны служить дополнением к упомянутым выше БИС.
Структурные конфигурации ИС образуют несколько основных
морфологических вариантов, в зависимости от областей применения
и используемых разновидностей элементных средств.
В микромощном диапазоне цифровых ИС основой является
класс комплементарных МДП-структур.
Обширный диапазон задач среднего быстродействия перекры-
вается совместимыми сериями биполярных ТТЛ ИС, пополняемых
новыми разработками СИС, а также биполярных БИС инжекцион-
ной логики (И2Л). Примером ряда совместимых ТТЛ может являться
семейство SN 54/74 — основа разработок такого типа, проведенных
в десятках стран мира (см. табл. 2.2.1).
В области сверхбыстродействующих ИС основным вариантом
являются биполярные схемы транзисторной логики с эмиттерной
связью (ТЛЭС). Для аппаратуры массового применения, где глав-
ным требованием является дешевизна (калькуляторы, кассовые
аппараты, измерительные приборы, роботы) основной элементной
базой следует считать БИС на р-канальных компонентах.
Аналоговые ИС. Эти ИС представлены широкой шкалой опера-
ционных усилителей, компараторов, перемножителей и регуляторов
напряжения. Более специализированными структурами являются
390
радиочастотные и СВЧ ИС, в разработках которых во все большей
степени используются технологические и архитектурные дости-
жения, уже апробированные в цифровой микросхемотехнике.
Функциональные и сопутствующие изделия, материалы, про-
цессы. Наконец, развитие БИС является источником идей и могу-
чим стимулом прогресса в технике функциональных микроизделий,
а также сопутствующих компонентов, материалов и процессов. Со-
временное понимание проблемы комплексной миниатюризации
электронной аппаратуры связано с системным подходом к исполь-
зованию средств*' микроэлектроники и достижений смежных обла-
стей.
Схемотехническое обеспечение. Перечисленные выше ИС и БИС
массовых типов выпускаются вместе с подробными инструкциями
по их аппаратурному использованию в самых разнообразных вклю-
чениях. Особенно обширное схемотехническое обеспечение**’ тре-
буется для применения охарактеризованных ниже сложных мик-
ропроцессорных наборов БИС. Схемотехническое обеспечение яв-
ляется отражением предшествующего опыта, существенно эконо-
мя трудоемкость проектирования МЭА.
15.2. Микросхемотехника и большие электронные
системы
Принципиальные черты характерного для микросхемотехники
системного подхода можно сформулировать следующим образом.
1. Перенесение значительного объема задач с наземных (стаци-
онарных) устройств на аппаратуру подвижных объектов. Совре-
менный комплекс электронной аппаратуры может включать раз-
личные измерительные устройства (в том числе радиотехнические,
оптические и другие датчики), блоки хранения и обработки инфор-
мации, а также исполнительные органы (реле, моторы), приводя-
щие в движение те или иные части системы на основании произве-
хезных ею автономных измерений. В необходимых случаях авто-
номная работа комплекса может дополняться и корректироваться
извне (например, с помощью передачи команд и программ по радио-
линиям). Оснащение подвижных объектов автономными радиоэлект-
ронными средствами, как правило, приводит к упрощению связей
в системах и повышению их надежности.
2. Резкое увеличение объема аппаратурных функций, выпол-
няемых устройствами обработки информации, отражающее стрем-
*) К числу таких средств можно, например, отнести опто-, пьезо, и акусто-
электронные функциональные схемы, приборы с зарядовой связью и на ос-
нове цилиндрических магнитных доменов в ортоферритах и т. д.
В общем случае схемотехническое обеспечение может включать в себя:
альбомы и описания типовых включений; инструкции по применению, конт-
ролю, программированию и моделированию; алгоритмы синтеза, анализа.
Выработки контрольных тестов и другую документацию.
391
ление к автоматизации комплексов. Например, стационарная аппа-
ратура часто выполняется в виде многомашинных комплексов,
вырабатывающих управляющие сигналы и команды, осуществля-
ющих представление данных в удобном для операторов виде и под-
держание систем в работоспособном состоянии.
На подвижных объектах часто размещаются устройства обра-
ботки информации, по функциональной сложности эквивалентные
универсальной цифровой вычислительной машине или комплексам
таких машин. Эти устройства организуют работу комплексов объ-
ектов и системы в целом.
3. Приспособление систем к возможностям и особенностям мик-
роэлектроники (отбор технических средств по признаку совмести-
мости с принципами реализации БИС). В качестве примера можно
привести применение полупроводниковых БИС в наращиваемых
блоках «буферной» памяти, магистральные структуры цифровой
МЭА на основе БИС микропроцессоров и т. д. Широкое исполь-
зование таких форм построения аппаратуры обработки информации
вызвано к жизни прогрессом БИС и в настоящее время практически
невозможно на иной технической базе. БИС микропроцессоров и по-
лупроводниковых ЗУ являются наращиваемыми блоками: их при-
менение в портативных вычислительных приборах МЭА позволяет
получать такие быстродействие, объемы памяти и программируе-
мость, какими ранее обладали только огромные дорогостоящие си-
стемы.
Приспосабливая архитектуру комплексов к возможностям БИС,
удается добиться резкого повышения информационной производи-
тельности и эффективности работы систем.
Примеры больших систем на БИС. Приведем примеры перспек-
тивных больших 15] систем, принципиально базирующихся на БИС
как структурной, элементной и технологической базе.
Единая информационная система. Совокупность большого
числа совместимых между собой устройств хранения и обработки
информации. Система хранит сведения, образы, документацию и вы-
дает их в форме, допускающей передачу по каналам связи и исполь-
зование терминалами потребителей (печатающие устройства, дис-
плеи, магнитофоны и т. д.). По запросам абонентов система выдает
справки по любому вопросу, входящему в компетенцию системы.
Единая система связи. Иерархическая совокупность совмести-
мых друг с другом каналов связи, осуществляемой через искусст-
венные спутники Земли и включающей в себя телефонную, телеграф-
ную и видеосвязь. Терминалами такой системы могут быть перенос-
ные устройства телефонии, телетайпы, алфавитно-цифровые печа-
тающие аппараты.
Система роботов. Практически приемлемый вариант робота со-
стоит из специализированного вычислительного устройства («моз-
га»), внешнего механизма исполнения («руки») и осведомительных
датчиков («органов чувств»). Роботы предназначаются для повыше-
ния эффективности процессов производства (например, металло-
392
обработки), управления транспортом, применения в сфере торгов-
ли, а также случаях, где использование операторов нежелательно
или невозможно (вредные или потенциально опасные технологичес-
ские процессы).
Система массовых индивидуальных вычислительных средств.
Эта система основана на массовом использовании электронных каль-
куляторов-вычислителей для школьников, инженеров, научных
работников, а также применении мини-ЭВМ как терминалов для
связи с вычислительными центрами или единой информационной
системой.
Охарактеризованные выше системы будут эффективны лишь при
их реализации иа технологическом уровне БИС. Появление систем
такого класса откроет перед обществом новые невиданные ранее
возможности в сфере производства, управления, культуры, обра-
зования.
Система микропроцессорных наборов БИС. Под интегральными
микропроцессорами (ЛШ) понимают БИС или наборы БИС, ориен-
тированные на задачи вычислительной аппаратуры, цифровой авто-
матики, измерительной техники и других применений. Широ-
кое распространение МП подготовлено предшествующим развитием
техники калькуляторов на основе БИС; применение МП во многих
случаях позволяет заменить проектирование цифровой аппаратуры
ее программированием* .
С помощью МП оказалось возможным освоение относительно
новых областей применения электронной цифровой техники от
устройств промышленного оборудования и контрольно-испытатель-
ной аппаратуры до кассовых аппаратов и калькуляторов. МП ока-
зались также весьма удобными для использования в новом поколе-
нии периферийных устройств (контроллеров) ВМ. Перечисленные
выше потребности обусловили появление широкой номенклатуры
МП, выполненных по упрощенной схеме последовательной обра-
ботки информации и ориентированных на массовое применение
в специфических направлениях использования цифровой электрон-
ной техники.
Показатели современных МП на основе БИС приведены в
табл. 15.2.1. Эти разработки создали условия для выполнения
перспективных цифровых устройств на новых архитектурных прин-
ципах, учитывающих крупномодульную специфику БИС общего
применения.
К числу таких принципов следует отнести: магистральную фор-
му организации различных уровней цифровой структуры, обеспечи-
вающих наращиваемость вычислительных средств; многопроцессор-
ное построение; микропрограммное управление процессорами;
автономность периферийных устройств (контроллеров), осуществля-
ющих предварительную обработку информации по алгоритмам прак-
*> Программное обеспечение предоставляется в распоряжение пользо-
вателя одновременно с поставкой соответствующих изделий (БИС МП).
3)3
Показатели современных МП И
сч
1ГЭ
<
д
X
<
ЭИЯ яоэХиДом хвиП -ЯЛЦХЭНОЯ 0 HOVOGMG хиитанн онлоэьиео>{ оо о С1 —< тГ 0ООСЯФтГООСЧ 40 40 40 40 28,42
Темпера- турный диапазон, °C 0—70 0—70 0—70 0—70 0—70
xg ‘d ялэонЪюи БВИЭВЯИЭЭЭЕс! 1 1 0,7 0,6 1 1 0,225 0,3 1 1 0,5 0,01 0,002 0,01
KHHBGHtnBdBH чхэонжокеод + ++ + +
вииэшжГиА oJOHWHBdjcdn -odMHw эинигтвы + +4- +
Количество БИС в МПН — —« сч со оо сч —«— CO —< —' сч — ’Ф
Число микро- команд (команд) tn со со СО’?^ ’’Ф ’’f Tf 1Л1Л 1СЮ ОО СЧ C'- 0. cn 1 1 0 г2
ЭМИ '(aoVBdeed. др пиь hhvo вн ‘иШтвйэпо Бинэип-ошчн nwadg mm m сч сч oo m m сч сеч - ~L0 -—CO СЧ \ 0 СЧ \C4 WC4 — — — 2/4 2/4 4,8/10 6,12 6/12 0,125/0,2 1/4,2
jxooHfa'KdEBd •^OOtFtFOOOOtJ’QO 00 QO 00 oo C-J Cl
Модели МП и МПН ®2 g> g c -= £ is E J= л Я ° У tocyi „ _ c 0 88 £§8кк ° 00 / fjp . - ^“?Усч>е—.иэсл С E Ci « £: О о, < < о. (X Intel 8080 (MCS-80) Motorola MC 6800 2650 PIP Cos Mos (RCA) LSD-8 (Intel) Intel 3000 SBP-0400 Texas Instr.
Базовая технология, активные элементы рМДП п МДП с кремниевыми затворами E i Биполярные ТТЛ-структуры с барьерами Шоттки Биполярные ИаЛ-структуры
394
тической степени сложности; стандартизация функциональных се-
чений крупных модулей (блоков) системы.
Материальной основой воплощения перечисленных выше прин-
ципов явятся так называемые микропроцессорные наборы (Л1ПН),
структура которых реализует обеспечение широкого круга аппара-
турных задач с помощью ограниченного числа типов БИС. Это ос-
новное требование («гибкость» или универсальность) обусловливает
следующие особенности архитектуры перспективных МПН БИС:
микропрограммное управление; расширяемые произвольно разряд-
ность, формат микрокоманд и объемы регистров общего назначения;
функциональную полноту и взаимную совместимость БИС раз-
личных ЛШН.
Прообразом разработок МП, в той или иной мере учитывающих
эти особенности, служат МПН БИС транзисторно-транзисторной
логики с диодами Шоттки типа «3000» фирмы Интел и семейство
«процессорно-ориентированных» ТТЛ—И2Л*> БИС типа SBP фир-
мы Техас Инструменте (США, табл. 15.2.1). Эти разработки харак-
теризуются существенным улучшением характеристик БИС ЛШ,
обеспечивающим расширение области их применения вплоть до цен-
тральных процессоров мини-ЦВМ и ЦВД1 средней производитель-
ности. Собственно микропроцессор (арифметико-логическое устрой-
ство, АЛУ) входит в МПН лишь как одна из составляющих его ча-
стей и имеет несколько менее жесткую структуру (расширяемую
разрядность, наличие нескольких независимых числовых и адрес-
ных шин) и повышенное быстродействие (по отношению к МП на
р-канальных МДП-компонентах (табл. 15.2.1)).
Исходя из различий в областях аппаратурного применения
цифровых БИС и существования базовых технологических направ-
лений, перспективные МПН целесообразно развивать как единую
систему применительно к следующим трем основным классам МЭА:
1) микромощный — на основе КМДП или пМДП БИС (Р <
<10— 100 мкВт/ключ, т=100 нс/ключ, <F„ > 1000 ключей/крп-
сталл;
2) среднего быстродействия — на основе маломощных ТТЛ-
схем с диодами Шоттки или интегральной инжекционной логики
(Рк 1 мВт/ключ, т « 10 нс/ключ, FH> 500 ключей/кристалл);
3) высокого быстродействия — на основе токовых ключей с ма-
лой разностью логических уровней (ТЛЭС) (Р 5 мВт/ключ, т а#
« 2 нс/ключ, &к > 100 ключей/кристалл).
Совместимость и взаимозаменяемость структурных модулей,
выполненных на основе БИС, относящихся к различным комплек-
там семейства, обеспечит рационализацию процесса проектирова-
ния, а также расширение возможностей и областей использования
МПН. Так, например, взаимозаменяемость модулей памяти, опера-
*> Биполярные ИС с инжекционным питанием (схемы интегральной ин-
жекционной логики, ИИЛ, И2Л) часто совместимы с ТТЛ-цепями по уров-
ням сигналов.
395
ционных и коммутационных модулей позволит производить разра-
ботку вычислительных устройств при изменении в определенных
пределах ряда характеристик с целью уменьшения потребляемой
мощности, габаритов и стоимости. Совместимость БИС, входящих
в различные комплекты МПН, включает в себя три аспекта ин-
формационно-логический, электрический и конструктивный) ор-
ганизации их интерфейса.
Под информационной логической совместимостью комплектов
МПН БИС следует понимать так называемый «единый интерфейс»,
т. е. единый способ представления информации, единый принцип
управления и организации управляющих слов, единый способ
обмена информацией, единый способ синхронизации.
Под электрической совместимостью понимается совместимость
по уровням логических сигналов, принимаемых за стандартные,
например, по уровням сигналов ТТЛ БИС, причем для МДП, ТТЛ,
И2Л БИС эту совместимость целесообразно обеспечить по всем вхо-
дам и выходам всех БИС, входящих в различные МПН, а для БИС
на ТЛЭС— только на уровнях интерфейса обмена. Под конструк-
тивной совместимостью понимается совместимость по типоразмерам
корпусов, шагу и расположению выводов для БИС всех комплек-
тов между собой и со стандартными сериями ИС.
Специализированные МПН и БИС частного применения. Наряду
с перечисленными выше тремя основными классами совместимых
МПН в дальнейшем, по-видимому, будут существовать и специали-
зированные МПН*>. Специализированные микропроцессоры могут
дать не реализуемый другими средствами эффект, если они ориенти-
рованы оптимальным образом на то или иное применение. Например,
специализированные МП, применяемые в разработках микрокаль-
куляторов, роботов или осциллографических приборов, разраба-
тываются с целью оптимизации таких характеристик, как себестои-
мость и процент выхода годных.
15.3. Заключение
1. Л1ногоплановость, быстрые темпы развития средств микро-
электроники и актуальность их внедрения в различные области про-
изводства, управления, науки, культуры делают необходимыми
развитие микросхемотехники, т. е. системного подхода к ИС и
БИС как аппаратурной и технологической основе современных
электронных систем.
2. Арсенал средств микросхемотехники предоставляет разработ-
чику МЭА увеличивающиеся возможности новых высокоэффектив-
ных архитектурных и технологических решений, новых средств про-
*> Подобным же образом БИС частного применения, обеспечивающие по-
строение устройств с предельными параметрами, также не всегда могут быть
заменены унифицированными МПН БИС,
396
изводсгва, проектирования и контроля, новых методов обеспечения
надежности электронных систем.
3. Перспективы микросхемотехники связаны с переходом к
БИС, т. е. с интеграцией и автоматизацией: этапов проектирования
и изготовления МЭА, управления разработками и анализа накоп-
ленного опыта.
4. Таким образом, переход к БИС означает распространение в
сферу микросхемотехники научно-технической революции, совер-
шившейся в 60-е годы в технологии ИС. Чем полнее будет осознана
эта роль современной микросхемотехники, чем шире и интенсивнее
будут развиваться ее основные направления, тем большего про-
гресса можно ожидать во всех отраслях современной науки и про-
изводства.
Вопросы для самопроверки
I. Почему «перевод» существующей аппаратуры на ИС не всегда
оказывается эффективным?
2. Каковы общие особенности системного использования средств
микроэлектроники?
3. Что такое «буферная» память для ЦВМ?
4. Каковы возможности применения БИС микропроцессоров
в больших электронных системах?
5. Что такое интеграция этапов создания электронной аппаратуры?
6. Приведите примеры электронных систем, построенных на БИС.
Список литературы
1. US Market Forecast. — «Electronics», 1975, v. 48, № 1.
2. European 1975 Component Market. — «Electronics», 1974, v. 47, № 24.
3. Japan 1975 Component Market. — «Electronics», 1974. v.47, № 24.
4. Маас. Электроника как фактор роста эффективности промышленного
производства. —«Электроника», 1975, № И, с. 40—53.
5. Справочник по системотехнике. Под ред. Р. Макола. Пер. с англ. Под ред.
А. В. Шилейко. М., «Сов. радио», 1970.
6. Алексенко А. Г., Малин Б. В., Степаненко И. П. Современная микроэлект-
роника и ее перспективы. — «Изв. вузов СССР. Радиоэлектроника».
1968, т. XI, № 7, с. 661—669.
7. Алексенко А. Г. Проблемы создания микроэлектронной аппаратуры. В кн:
«Микроэлектроника». Под ред. Ф. В. Лукина. М., «Сов. радио», 1967,
вып. 1, с. 31—56.
8. Алексенко А. Г., Степаненко И. П. Основные тенденции производства и
применения интегральных схем. — «Приборы и системы управления»,
1970, № 5, с.30—35.
9. US Market Forecast 1976. —«Electronics», 1976, v. 49, № 1, p. 92—93.
10. Japan/Europe Market Forecast, 1976. — «Electronics», 1976, v.49, № 1,
p. 105-106.
397
Предметный указатель
Абстрактный синтез 100, 119, 122
Автоматов теория 4
Автономность структур, коэффициент
345
Активная площадь чипа 351, 368
Активные фильтры аналоговые 267,
268
Алгебра булева 37
Анализ отказов ИС 376—378
Анализ логический структур 113—117,
190—192
Аналоговые ИС 9, 203—206
Аналоговый интегратор 236
Аррениуса уравнение 273
Архитектурные средства микроэлек-
троники 6
Архитектура электронных систем 11,
291—293
Асимптотические диаграммы 288, 289,
292, 293
Асинхронные цифровые цепи, струк-
туры 17, 76, 182, 183
Базисы элементные, элементные сред-
ства 17—36, 334, 338, 349
— характеристические НО—113t143
Балансировка операционных усилите-
лей 252, 253
Бистабильные ячейки 106, 109, НО,
130
Большие интегральные схемы, субси-
стемы 10, 37, 84, 133, 168, 170, 198.
389—397
Булевы производные 87, 88
— уравнения 41
— функции 39, 46, 49, 54, 343
Вентиль, логический элемент 17, 31,
37, 48
Вейча карты (см. карты минтермов)
Взаимные компоненты 209, 210
Возбуждений таблица 105
Возвратное отношение 272, 279, 294
Входов уравнения 135, 137, 141
Входной контроль ИС 370—376
Вычитатель аналоговый 238, 262
— цифровой 85—86
Гиратор 266
398
Демодулятор (детектор) 325, 326
Десятичный код 73
— счетчик 148, 151, 154
Дешифратор (декодер) неполный 58
— пирамидальный 60, 65
— прямоугольный 59, 65
— ступенчатый 63, 65
Дефекты интегральных схем 377—387.
Джонсона код 72
— счетчики 154—158
Диаграммы Венна 41, 42
— объединений 104
— состояний 104
Дизъюнкция (логическое сложение)
37 '
Динамическая мощность ЛЭ 25, 27
Дифференциальный каскад 210—215
Дифференциальное усиление 212—
214, 254
Дифференциатор аналоговый 236, 26
Дополнения чисел 85
Дополнительные коды 67, 70
Дрейф нуля 251, 257, 258
Единичного переключения энергия 24
30
Запоминающие устройства цифровые
полупроводниковые 166—173
---статические 166—168
---оперативные 166—170
---динамические 169—170
------ — полупостоянные (с переза-
писью) 173
----- — постоянные (с однократной
записью) 170—171
------- магнитные 313
Запрет (отрицание импликации) 42
Идеальный компаратор 301
— операционный усилитель 234
Избыточные, нештатные комбинации
54, 73, 155, 158
Избыточность 7
Изделия микроэлектронные 7
— сопутствующие 8
Инверсия (логическое отрицание) 37,
41
Инжекционная логика 31, 32
Инжекционные структуры 173—177
Инструментальные аналоговые ИС
204, 205, 300
Интегральные схемы (микросхемы) 7,
8, 13, 59, 96, 346
— — аналоговые (линейные) 203,
207, 270, 288, 350, 390
----гибридные 8, 233, 326
----маломасштабные, среднемас-
штабные, крупномасштабные (боль-
шие) 8, 10
----монолитные (полупроводнико-
вые) 8, 233, 330
----мощные (силовые) 300
----цифровые 17, 25, 31, 35, 37, 390
Интеграция 10, 32, 339
Интерфейс 396
Истинности таблицы 18, 37, 70, 83
Источник напряжения 265
— тока 265
Карно карты (см. карты минтермов)
Карты минтермов 43, 52, 53, 57, 81,
139, 341
Каскод, каскодное включение 327, 331
Кодирование логических сигналов 17
Коды 57, 66. 67, 70, 72, 73
Комбинационные цепи, структуры 37
Компаратор 240, 300—312
Компенсация нестабильности в анало-
говых ИС 295, 297 298, 299
Комплексная интеграция 10
— микроминиатюризация 6, 391
Компоненты (элементы) интеграль-
ной схемы 7
— взаимные 209, 210
— ненадежности 359, 361, 362
— функциональные 7
Конъюнкция (логическое умножение)
19, 37, 38, 334
Логарифмические амплитудно-фазо-
вые характеристики (см. асимпто-
тические диаграммы)
Логарифмически-нормальный закон
распределения 347, 375
Логический элемент, вентиль 17, 31,
37, 48
Логическая схема 48
Логические устройства комбинацион-
ные 17
----последовательностные 17
Логика резистивно-транзисторная 18
— с непосредственными связями 18
— с резистивно-емкостными связями
18, 186
— с эмиттерными связями 20
— транзисторно-транзисторная 20
— транзисторная с эмиттерными свя-
зями 27, 187
— на комплементарных МДП-компо-
нентах (транзисторах) 18
— на однородных МДП-компонен-
тах (транзисторах) 28
Макстерм (конституент нуля) 43 48
Матрица однородная по компонентам
28
Матрица ЗУ, 169—172, 312
Мажоритарные функций 90—92
Межсоединения 360
Минимизация (упрощение) булевых
выражений 52, 53
Микропроцессоры, микропроцессорные
наборы 293—296
Микросхемотехника 4, 6, 11, 12, 18,
37, 335, 389, 391
Микроэлектроника 6. 7, 389
Минтерм (конституент единицы) 43,
48
Модели транзистора биполярного 327,
328
— отказов 363—366, 368
Модулятор 319, 321
Морфология (теория форм) ИС и
средств создания электронной ап-
паратуры (теоретическая микро-
схемотехника) 4, 11, 13
Морфологическая метрика, показате-
ли, критерии 334, 335, 343, 346, 350,
357
— сложность 335, 343
Мультивибратор 309, 310
Надежностные показатели 352, 358—
379
Наихудшего случая включения 25
Неравнозначность, исключительное
ИЛИ 40, 51, 70, 72
Неразрушающие испытания, контроль
376
Нештатные (избыточные) комбинации
символов 51, 73, 155, 158
Обратная связь 270, 272, 280
Обратной связи теория 5
Объединение ЛЭ по входу 25
Объемы производства и применения
ИС 389—390
Однородность структуры, оценка 345
Однородные структуры (среда) 173
Ослабление (подавление) синфазного
сигнала 213, 254, 255
Операционные усилители 203, 224—
233, 255, 258, 335
Отказов модели 366, 368
Радиоприемное устройство на ИС 332
Радиочастотная ИС 300
Различимое усиление аналоговых ИО
357
Разветвление ЛЭ по выходу 25
Разностная карта минтермов 140
309
Разностные преобразователи 182, 188,
201, 338
Регистр простой сдвиговой 151, 154
— с параллельным вводом и парал-
лельным выводом 159
— коммутируемый 163
Регулярность структур, оценка 345,
346
Регуляторы аналоговые интегральные
315-317
Сверхвысокого усиления (супер-бета)
транзистор 206, 222
Связующие термы 89
Симметрия структур аналоговых 205,
210—219
----цифровых 122—130
Синхронные цепи, структуры 4, 11, 13,
17
Синфазный сигнал 252, 255
Синфазное усиление ОУ 252, 254
Системы электронные 291—293
Сквозной ток в ЛЭ 27
Словарные преобразования карт мин-
термов 139—143
Состояний графы 135, 147
— таблицы 135, 147
Совершенные нормальные формы 46,
47, 52
Совместимость элементарных средств
395, 396
Состояний таблица 135, 147
Состязания 88—90, 107, 108
Статическая мощность 25
Степень компонентной интеграции 8,
9, 24. 25
------- приведенная 351
Структуры аналоговые 203
— цифровые комбинационные 37, 87,
339
— — последовательностные 96, 100
Субсистемы аналоговые 133, 198
— цифровые комбинационные 37, 84
---- последовательностные 133
Сумматор аналоговый 237, 238, 261,
262
— цифровой 79—86
Счетчик двоично-десятичный 148
Схемотехническое обеспечение 391
Термокомпрессионные межсоединения
360
Термы (см. минтермы, макстермы) 89
Тестеры ИС 371
Технологические средства 6, 13
Топологические показатели 351
Точностные показатели аналоговых
ИС 355, 356
Транзистор биполярный (8, 206, 328
— супер-бета 206, 222
— МДП 18, 28
— многоэмиттерпый 21, 32
— с барьером Шоттки 24
Транзисторная логика с непосредст-
венными связями 18
-----с резистивно-емкостными связя-
ми 18
— — с резистивно-транзисторными
связями 18
— — с эмиттерными связями 18
Транзисторно-транзисторная логика
20
Триггеры 110—130, 145, 193—197
— с разностными преобразователями
193—197
Усилители на основе ОУ 241, 242, 250,
251, 284
Усилители напряжения 260
Ускоренные испытания ИС надежно-
стные 272—275
Усилитель считывания 312—315
Устойчивость аналоговых ИС 293—
299
— радиочастотных ИС 329, 330
Фазовый запас 294
Физическая (функциональная) инте-
грация 10, 32, 339
Функционально полные системы буле-
вых функций 48—51
Цифровой интегратор 173
Элемент логический, вентиль 17, 18,
31, 37, 48
Элементная база, средства 17—36,
334, 338, 349
Энергетические показатели 24, 30
Чип (кристалл полупроводника с ИС)
30, 60, 346, 369
Шеффера операция (функция) 42
Шеннона уравнения 176—179
Шоттки барьер, применение 23, 24,
344, 395
Ячейки бистабильные дизъюнктивные
106
-----конъюнктивные 106
Оглавление
Предисловие ко второму изданию................................ 3
Из предисловия к первому изданию. . . 4
Глава 1. Введение. Задачи и основные понятия микро*
схемотехники....................................... 6
1.1. Микроэлектроника и микроэлектронная аппаратура (МЭА) 7
1.2. Микроэлектронные изделия.......................... 7
1.3. Тенденции развития микроэлектроники............... 9
1.4. Задачи микросхемотехники и ее теории (морфологии) ... И
1.5. Заключение........................................13
Вопр осы для самопроверки.............................14
Список литературы......................................14
Часть I. Цифровые микроэлектронные структуры 17
Глава 2. Основные типы цифровых интегральных схем 17
2.1. Простейшие логические операции и примеры их выполнения
на основе ИС.....................•.......................13
2.2. Логические элементы ТТЛ-типа........................20
2.3. Основные параметры цифровых ИС......................25
2.4. Транзисторная логика с эмиттерными связями (ТЛЭС, токо-
вые ключи)............................................. 27
2.5. Логика иа однородных (р- и и-канальных) МДП-транзисто
рах (рМДПТЛ. пМДПТЛ).....................................28
2.6. Логика иа комплементарных МДП-транзисторах (КМДПТЛ) 29
2.7. Критерии сравнения логических ИС. Новое поколение ло-
гических элементов для БИС...............................30
2.8 Основные требования к серии цифровых HG..............35
2.9. Заключение...........................................35
Вопросы для самопроверки. ................................36
Список литературы ........................................36
Глава 3. Интегральные схемы со структурами комбина-
ционного типа и методы их логического проек-
тирования ...........................................37
3.1. Основные операции............................... 37
3.2. Булевы функции одного и двух аргументов..........39
3.3. Интерпретация булевых функций двух аргументов. Формы
представления функций................................41
3.4. Функционально полные системы булевых функций .... 48
3.5. Упрощение булевых функций ...........................52
3.6. Синтез дешифраторов..............................58
3.7. Синтез преобразователей кодов....................66
3.8. Полусумматор.....................................79
3.9. Комбинационный сумматор........................ . . 79
3.10. Арифметические субсистемы...........................84
3.11. Состязания и ложные сигналы на выходах комбинационных
цепей................................................. . 88
3 12. Мажоритарные комбинационные цепи. Применение полусум
маторов ................................................. 90
3 13. Заключение.......................................92
Вопросы для самопроверки..................................93
Список литературы.........................................95
401
Глава 4. Интегральные схемы со структурами последова-
тельностного типа и методы их логического про-
ектирования. Триггерные цепи .......................- 96
4.1. Пример последовательностной цепи.....................96
4.2. Состязания в последовательностных цепях. Их анализ. Би
стабильные ячейки........................................106
4.3. Характеристические уравнения триггерных структур . . .110
4.4. Логический анализ последовательностных структур......113
4.5 Логическое проектирование триггерных схем из элементов
комбинационного типа.....................................118
4.6. Аппаратурная модификация характеристических уравнений
триггеров.............................................. 122
4.7. Логическое проектирование симметричных триггерных
структур. ..... 122
4.8. Заключение .........................................130
Вопросы для самопроверки.................................131
Список литературы........................................132
Глава 5. Последовательностные интегральные субсистемы
и методы .их логического проектирования. Счет-
чики, регистры, полупроводниковые запоминаю-
щие устройства, интеграторы ............... . 133
5.1. Требования к субсистемам.........................134
5.2. Субсистемы последовательностного типа............134
5.3. Таблицы состояний и прикладные уравнения............135
5.4. Традиционный метод получения уравнений входов запоми-
нающих элементов.........................................136
5.5. Словарные преобразования карт минтермов и их использова-
ние для синтеза интегрализуемых структур и разработки за-
поминающих элементов новых типов ....................... 139
5.6. «Нетрадиционные» характеристические базисы запоминаю-
щих элементов и классификация прикладных уравнений.
Новые типы двухвходовых триггерных схем..............143
5.7. Пример проектирования трехразрядного счетчика словарным
методом................................................ 147
5.8. Синхронный двоично-десятичный счетчик...............148
5.9. Простой сдвиговой регистр...........................151
5.10. Десятичный счетчик на основе простого регистра......154
5.11, Реализация счетчиков на основе простого сдвигового регист-
ра .......................................................155
5.12. Регистр с параллельным вводом и параллельным выводом 159
5.13. Субсистемы на основе многовходовых триггерных структур
с цепями установки и сброса. Характеристические уравне-
ния триггеров с дополнительными входами установки и сбро-
са ..................................................... 163
5.14. Интегральные субсистемы памяти с произвольной записью
и выборкой. Полупроводниковые БИС запоминающих уст-
ройств ...................................................166
5.15. Другие типы БИС полупроводниковых запоминающих
устройств.................................................170
5.16. БИС для однородных цифровых инкрементных структур . 173
5 17. Построение структурной схемы цифровой интегрирующей
среды.....................................................176
5.18. Заключение..........................................180
Вопросы для самопроверки..................................180
Список литературы ........................................181
402
Глава 6. «Интегрализуемые» цепи с разностными преоб-
разователями и методы их логического проекти-
рования ......................... , . , . . 182
6.1. Разностные преобразователи.........................183
6.2. Варианты схемотехники интегральных РП..............186
6.3. Требования к временным соотношениям в РП и условия их
совместной работы с бистабильными ячейками.............187
6.4. Интегральный РП в ТТЛ-базисе.......................188
6.5. Анализ последовательностных структур с РП..........190
6.6. Триггерные цепи с РП...............................193
6.7. Цифровые субсистемы на основе РП. .................198
6.8. Заключение.........................................201
Вопросы для самопроверки................................202
Список литературы.......................................202
Часть II. Аналоговые микроэлектронные струк-
туры .................................................203
Глава 7. Классификация аналоговых ИС и элементы их
схемотехники ............................... . . 203
7.1. Общая классификация аналоговых ИС..................204
7.2. Специфические ограничения на компоненты и особенности
их использования в схемотехнике аналоговых ИС .... 206
7.3. Дифференциальный каскад............................210
7.4. Цепи смещения......................................215
7,5. Расчет усилительного каскада на составном транзисторе,
включенном по схеме Дарлингтона........................219
7.6 Каскады с весьма высокими входными сопротивлениями . 220
7.7. Каскады сдвига уровня..............................222
7.8. Выходные каскады....... ...........................223
7.9. Примеры схемотехнических решений и показатели ИС опе-
рационных усилителей...................................224
7.10. Заключение.........................................232
Вопросы для самопроверки................................232
Список литературы ......................................233
Глава 8. Операционные усилители и их аппаратурные
включения ...... ( . . . 233
8.1. Идеальный операционный усилитель...................234
8.2. Линейные включения ОУ..............................235
8.3. Нелинейные включения ОУ............................240
8.4. Влияние неидеальности ОУ на показатели его включений . 243
8.5. Пример внешнего описания параметров интегрального ОУ
массового применения...................................258
8.6. Таблица включений ОУ как многоцелевого аналогового эле-
мента .................................................259
8.7. Заключение.........................................269
Вопросы для самопроверки................................269
Список литературы.......................................269
Глава 9 Обратная связь в усилителях на основе аналого-
вых ИС................................................. • 270
9.1. Основные способы подачи обратной связи.............270
9.2. Обратная связь по напряжению с результирующим сигналом
по току (рис. 9.1.1, а)................................272
9.3. Обратная связь по напряжению с результирующим сигналом
по напряжению..........................................280
9.4. Общая методика расчета усилительных параметров схем с
обратной связью........................................284
403
9.5. Заключение........................................... 287
Вопросы для самопроверки....................................287
Список литературы...........................................287
Глава 10. Асимптотические диаграммы и обеспечение
устойчивости аналоговых интегральных схем 288
10.1. Асимптотические диаграммы частотно-фазовых характерис-
тик усилительных схем...................................288
10.2. Методика построения асимптотических диаграмм усилителей 292
10.3. Асимптотические Диаграммы и устойчивость аналоговых ИС 293
10.4. Цепи компенсации неустойчивости аналоговых ИС. . . 294
10.5. Цепи компенсации и частотные свойства операционного уси-
лителя массового применения.............................298
10.6. Заключение........................................... 299
Вопросы для самопроверки.....................................300
Список литературы .......................................... 300
Глава 11. Инструментальные, радиочастотные и «мощные»
ИС как многоцелевые элементы микроэлектрон-
ной аппаратуры ...................... 300
11.1. Интегральные компараторы.........................301
11.2. Компараторы на интегральных операционных усилителях 307
11.3. Аппаратурное использование интегральных компараторов 309
11.4. Интегральные регуляторы напряжения как представители
«мощных» ИС.............................................315
11.5. Интегральные аналоговые перемножители как инструменталь-
ные ИС. ..................................317
11.6. Выполнение радиотехнических преобразований и аналого-
вых операций на основе идеальных перемножителей . . . . 319
11.7. Многоцелевые широкополосные радиочастотные ИС. . . . 326
11.8. Заключение . 332
Вопросы для самопроверки.....................................333
Список литературы ...........................................333
Част ьП1. Морфологическая метрика .... 334
Глава 12. Морфологическая метрика цифровых «интегра-
лизуемых» структур МЭА ....... 334
12.1. Морфологическая сложность цифровых цепей МЭА...........335
12.2. Универсальный базис и его использование для оценки и ми-
нимизации морфологической сложности цифровых структур 338
12.3. Синтез логической цепи в универсальном базисе........ 340
12.4. Морфологическая сложность реализации булевых функций
в различных базисах.....................................343
12.5. Степень структурной (морфологической) интеграции и коэф-
фициенты автономности. .................................343
12.6. Оценка степени однородности цепей......................345
12.7. Оценка степени применяемости типовых конфигураций в слож-
ной структуре...........................................346
12.8. Примеры расчета морфологических показателей............346
12.9. Физическая интеграция и оценка вариантов одной и той же
морфологической сложности...............................348
12.10. Специальные морфологические показатели.................350
12.11. Заключение ............................................353
Вопросы для самопроверки......................................354
Список литературы........................................... 355
404
Глава 13. Метрика точностных показателей и интегральных
операционных усилителей
13.1. Общая характеристика точностных показателей интеграль-
ных ОУ................................................356
13.2. Коэффициенты различимого усиления..................357
13.3. Морфологические показатели ОУ.......357
13.4. Заключение.........................................358
Вопросы для самопроверки..............................358
Список литературы.................................. . . 358
Глава 14. Надежностная метрика и причйнный подход
к проблеме безотказности микроэлектронной
аппаратуры (МЭА) 358
14.1. Особенности причинного подхода к проблеме надежности.
Источники отказов...................................359
14.2. Распределение отказов ИС по основным причинам их появле-
ния. Обобщенная надежностная модель ИС................363
14.3. Надежностные модели контактных узлов ИС............366
14.4. Модели отказов, связанных с чипом ИС...............368
14 5. Испытания с целью входного контроля, отбраковки потен-
циально ненадежных ИС, выявления «слабых» мест и меха-
низмов отказов........................................370
14.6. Анализ отказов ИС............................... . 376
14.7. Заключение.........................................379
Вопросы для самопроверки.................................387
Список литературы...................................... 388
Глава 15. Заключение. Микросхемотехника на этапе боль-
ших интегральных схем ...................... 389
15.1. Элементные средства МЭА как единая система.389
15.2. Микросхемотехника и большие электронные системы . . . 391
15.3. Заключение.........................................396
Вопросы для самопроверки ................................397
Список литературы...................................... 397
Предметный указатель ........398
Андрей Геннадьевич Алексенко
ОСНОВЫ МИКРОСХЕМОТЕХНИКИ
ЭЛЕМЕНТЫ МОРФОЛОГИИ
МИКРОЭЛЕКТРОННОЙ
АППАРАТУРЫ
Редактор М. М. Лисина
Обложка художника В. В. Волкова
Технический редактор А. А. Белоус
Корректор Л. А. Максимова
Сдано в набор 24/VI—76 г. Подписано в печать 27/Х—76 г<
Т-18498 Формат 60X90 Vie Бумага типографская № 2
Объем 25,5 усл. п. л., 25,337 уч.-нзд. л.
Тираж 26 200 экз. Зак. 1069 Цена 1 р. 43 к.
Издательство «Советское радио», Москва, Главпочтамт, а/я 693
Московская типография № 4 Союзполнграфпрома
при Государственном комитете Совета Министров СССР
нс* делам издательств, полиграфии и книжной торговли
Москва, И-41, Б, Переяславская, 46.
А46
Алексенко А. Г.
Основы микросхемотехники. Элементы морфоло-
гии микроэлектронной аппаратуры. Изд. 2-е, пере-
раб. и доп. М., «Сов. радио», 1977.
408 с. с ил.
Изложены основные принципы применения и обеспечения безотказ-
ности интегральных схем в электронной аппаратуре, научные основы
разработки схемотехнических структур как цифрового так и аналогового
типа, приемов многофакторной оценки вариантов этих структур. Приво-
димые в книге многочисленные примеры отражают конфигураций ре-
альных схем массовых типов.
Книга предназначена для инженеров, занимающихся проектирова-
нием микроэлектронной аппаратуры, а также научных работников и
студентов, специализирующихся в области микроэлектроники.
30407-020
А------------- 47-76
046(01)-77
6Ф0.3
В издательстве
«Советское радио»
готовятся к изданию
А в а е в Н. А., Дулин В. Н., Наумов Ю. Е. Боль-
шие интегральные схемы с инжекционным питанием.
Книга посвящена одному из важнейших направлений
в развитии больших интегральных схем (БИС): цифровым
схемам с инжекционным питанием. Описаны принципы дей-
ствия, типовые конструкции, основные вопросы их проекти-
рования. Рассмотрены теоретические соотношения для элект-
рических характеристик и параметров многоэлектродных
транзисторов — основных элементов БИС с инжекционным
питанием, вопросы их моделирования и методика измерения
параметров. Приведены логические ячейки БИС и формулы
для расчета их электрических параметров: помехоустойчиво-
сти, нагрузочной способности, средней задержки, работы пе-
реключения и др. Описаны цифровые устройства БИС: триг-
геры, сумматоры, дешифраторы, схемы согласования с внеш-
ними устройствами. Рассмотрены различные типы запомина-
ющих ячеек для оперативных запоминающих устройств (суб-
систем памяти) с учетом их совместной работы со схемами
управления
Книга предназначена для инженеров, занимающихся
разработкой и применением БИС, а также студентов вузов
соответствующих специальностей.
П я т л и н О. А., О в с и щ е р П. И., Лазер И. М.
и др. Проектирование микроэлектронных цифровых уст-
ройств.
Рассматриваются особенности проектирования электрон-
ной аппаратуры различных поколений. Анализируются но-
менклатура и разновидности цифровых узлов. Приводятся
основные характеристики, критерии сравнения и тенденции
развития элементной базы микроэлектронной аппаратуры.
Излагаются структурные и схемные особенности цифровых
узлов последовательного и комбинационного типа и методы
их выполнения с учетом обеспечения функциональной на-
дежности. Предлагаются варианты конструкций и основные
конструктивные параметры интегральных микросхем и мик-
росборок. Анализируются варианты установки микросхем на
коммутационные платы и методы компоновки узлов аппара-
туры с учетом обеспечения помехоустойчивости.
Книга предназначена для инженерно-технических работ-
ников, занимающихся разработкой и конструированием
микроэлектронных устройств цифровой автоматики, в том
числе цифровых вычислительных машин на интегральных
схемах. Она будет полезна преподавателям, аспирантам
и студентам старших курсов вузов, специализирующимся
в области микроэлектроники и вычислительной техники.