Text
                    ЕАЗЕЛЬЛИН ЦИФРОВЫЕ
ИНТЕГРАЛЬНЫЕ
Л1ИКРОСХЕЛ1Ы
В ИНФОР/И/ШИОННО-
ИЗ/ИЕРИТЕ/1БНОЙ
ЛПГМВ4ТУРЕ

ел.зыьлин ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ Л4ИКРОСХЕ/ИЫ В ИНФОР/И/ШИОННО- ИЗ/ИЕРИТЕЛЬНОЙ ЛППЛРЛТУРЕ 1а Ленинград ЭНЕРГОАТОМИЗДАТ Ленинградское отделение 1986
ББК 32.85 3 50 УДК 681.518.3:621.3.049.77 AlVaKo 03/02/2014 Рецензент В. И, Анисимов Зельдин Е. А. 3 50 Цифровые интегральные микросхемы в информа- ционно-измерительной аппаратуре. — Л.: Энергоатом- издат. Ленингр. отд-ние, 1986. — 280 с.: ил. Книга посвящена цифровым интегральным микросхемам, применяемым в информационно-измерительной технике. Рассмотрены элементная база, функциональные особенности и способы включения микросхем малого и среднего уровней интеграции. Материал изложен применительно к устрой- ствам ТТЛ (ТТЛШ), КМОП-структуры и отчасти ДТЛ. Изложение сопро- вождается примерами практического использования цифровых микросхем. Для инженерно-технических работников, занятых разработкой, произ- водством, эксплуатацией и ремонтом электронной аппаратуры. Может быть полезна студентам соответствующих специальностей. 2403000000—128 3---------------260—86 051(01)—86 ББК 32.85 ПРОИЗВОДСТВЕННОЕ ИЗДАНИЕ ЕВСЕЙ АРОНОВИЧ ЗЕЛЬДИН ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ В ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙ АППАРАТУРЕ Редактор Ю. В. Долгополова Художественный редактор Д. Р. Стеванович Технический редактор Н. А. Минеева Корректор //. Б. Чухутина Переплет художника В. В. Белякова ИБ № 806 Сдано в набор 20.01.86. Подписано в печать 02.07.86. М-33015. Формат 84ХЮ8’/з2. Бумага типографская № 2. Гарнитура литературная. Высокая печать. Усл. печ. л. 14,7. Усл. кр.-отт. 14,7. Уч.-изд. л. 17,54. Тираж 90 000 экз. Заказ № 468. Цена 1 р. 20 к. Ленинградское отделение Энергоатомиздата. 191065, Ленинград, Марсово поле, 1. Владимирская типография Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и книжной торговли 600000, г. Владимир, Октябрьский пр., д. 7 © Энергоатомиздат, 1986
ПРЕДИСЛОВИЕ Выполнение Энергетической программы СССР являет- ся одним из важнейших условий ускоренного развития эко- номики страны. В территориально-отраслевой программе «Интенсификация-90», одобренной ЦК КПСС, предусмот- рено значительное повышение эффективности производст- ва за счет комплексной механизации и автоматизации, ши- рокого применения новой техники и технологии. Значительная роль в деле повышения технического уровня промышленности принадлежит средствам современ- ной электроники: ЭВМ, информационно-измерительной тех- нике, телеметрии. Огромное значение имеет здесь цифро- вая микросхемотехника, которая находит применение во многих областях. Настоящая книга представляет собой практическое по- собие по современным цифровым интегральным микросхе- мам. Ее назначение — дать инженерно-техническим работ- никам, занятым по роду своей деятельности разработкой, производством, эксплуатацией или ремонтом цифровой ап- паратуры, основные сведения об устройстве, функциональ- ных особенностях и способах применения наиболее ходовых типов отечественных микросхем малого и среднего уровней интеграции. Описание ведется применительно к микросхе- мам ДТЛ, ТТЛ (ТТЛШ) и КМОП-структуры, получившим наибольшее распространение в информационно-измери- тельной технике. Поскольку книга имеет производственно- технический характер, особое внимание уделено прикладным вопросам, не получившим достаточного освещения в отече- ственной литературе. Автор признателен рецензенту — д-ру техн, наук, проф. В. И. Анисимову за критические замечания и советы, ко- торые были учтены при подготовке рукописи к печати. Отзывы о содержании и оформлении книги и пожелания следует направлять в издательство по адресу: 191065, Ле- нинград, Марсово поле, д. 1, Ленинградское отделение Энергоатомиздата. Автор 1* 3
ЧАСТЬ ПЕРВАЯ СОВРЕМЕННЫЕ ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ Глава первая ОБЩИЕ СВЕДЕНИЯ Основной элементной базой современной дискретной техники является интегральная микроэлектроника. Огром- ные успехи, достигнутые интегральной полупроводниковой микроэлектронной технологией, позволили создать прибо- ры, по всем параметрам превосходящие изделия сходного назначения, собранные на отдельных компонентах. Пере- ход к интегральным микросхемам существенно изменил способы построения электронной аппаратуры, поскольку изделия микросхемотехники представляют собой закончен- ные функциональные узлы, будь то логические элементы для выполнения простейших операций или процессоры вычис- лительных машин, состоящие из многих тысяч элементов. Показателем сложности микросхемы с точки зрения чи- сла входящих в нее элементов служит степень интегра- ции. Степень интеграции интегральной микросхемы опре- деляется формулой 7(=lgAZ, где N— число элементов и компонентов, образующих данную микросхему. Значение К, полученное расчетным путем, округляют до ближайше- го большего целого числа. В настоящее время промышлен- ным путем производятся микросхемы от 1-й степени инте- грации (до 10 элементов включительно) до 5-й степени интеграции (микросхемы, содержащие от 10.000 до 100.000 элементов и компонентов). На практике сложность микросхем часто оценивают качественными критериями: микросхемами малой степени интеграции (МИС) считают изделия, содержащие до 10 элементов, средней (СИС)—до 100, большой (БИС)—от 100 до 1000 и сверхбольшой (СБИС) —свыше тысячи эле- ментов. Современный этап развития микроэлектронной техники характеризуется широким применением изделий средней и большой степени интеграции. Преимущество цифровых си- 4
стем на интегральных схемах СИС сравнительно с устрой- ствами, реализованными на приборах МИС, не только в меньшем числе корпусов. С помощью СИС достигается более высокое быстродействие, поскольку задержка им- пульсов в объеме кристалла меньше задержек во внешних соединениях. Кроме того, элементы, образующие СИС, для уменьшения времени переключения используются, где это допустимо, в ненасыщенном режиме. Функциональные уст- ройства СИС расходуют меньше энергии, поскольку мощ- ность, потребляемая внутренним элементом для переклю- чения конкретной нагрузки, наперед известна, тогда как изделия МИС рассчитываются на максимальную возмож- ную нагрузку, которая в большинстве случаев использу- ется не полностью. Помехоустойчивость СИС также выше, если учесть, что соединения внутри кристалла менее под- вержены действию наводок, чем соединения между отдель- ными интегральными схемами и платами. Изделия МИС используют по преимуществу как связу- ющие звенья между устройствами СИС и БИС, а также во вспомогательных устройствах (генераторах, формиро- вателях и т. п.). В качестве активных элементов цифровых микросхем сейчас применяются два типа транзисторов: биполярные и полевые (униполярные). Последние имеют структуру ме- талл— окисел — полупроводник (МОП) или, как ее еще называют, металл — диэлектрик — полупроводник (МДП). Цифровые микросхемы на биполярных и полевых транзи- сторах существенно различаются по многим показателям, и развитие их идет самостоятельными путями. Биполярные транзисторы интегральных микросхем по принципу дейст- вия и свойствам подобны высокочастотным кремниевым п— р — n-дискретным транзисторам. Полевые транзисто- ры в микросхемах, напротив, обладают специфическими свойствами и будут подробно рассмотрены. Способ соединения транзисторов между собой в пре- делах одного элемента определяет их логический базис или, проще, логику. Из логических интегральных схем на бипо- лярных транзисторах в настоящее время наибольшее рас- пространение имеют: транзисторно-транзисторная логика (ТТЛ) в нескольких модификациях, эмиттерно-связанная логика (ЭСЛ), или, как ее еще называют, логика на пере- ключателях тока (ПТТЛ), и в меньшей мере — диодно- транзисторная логика (ДТЛ). Логические элементы на биполярных транзисторах, применявшиеся на ранних 5
-этапах развития микросхемотехники: с непосредственной связью (НСТЛ), резисторно-транзисторная логика (РТЛ), резисторно-емкостная логика (РЕЛ) —сейчас морально ус- тарели и в новых разработках не используются. Из новых направлений следует отметить инжекционно-интегральную логику (ИИЛ, или И2Л), на основе которой создаются микросхемы большой степени интеграции высокого быстро- действия и с малым потреблением энергии. Микросхемы на основе полевых транзисторов также широко используются в настоящее время. Наиболее рас- пространены и перспективны схемы, основанные на сов- местном включении пары транзисторов с каналами разных видов проводимости, так называемые комплементарные структуры (КМОП-структуры). Для удобства разработчиков аппаратуры и по техно- логическим признакам цифровые интегральные схемы вы- пускают сериями. Серией называют совокупность микро- схем различного функционального назначения, которые имеют согласованные электрические и временные пара- метры для совместного использования. Микросхемы одной серии изготавливают по единой технологии, и они имеют сходное конструктивное исполнение. В состав современных развитых серий входят десятки типов микросхем — от ло- гических элементов до функционально законченных узлов: счетчиков, регистров, сумматоров, запоминающих устройств, арифметико-логических узлов, микропроцессоров и других, Глава вторая ОСНОВЫ ТЕОРИИ ЦИФРОВЫХ УСТРОЙСТВ 2-1. Системы счисления и двоичные коды Всякое число представляется набором цифр. Способ представления чисел цифрами характеризует систему счи- сления (код). Наибольшее распространение получили по- зиционные системы счисления, в которых число, эквивалент- ное записанной цифре, определяется как значением этой цифры, так и ее положением (позицией) среди других цифр. Основание системы — это число, равное количеству цифр, необходимых для выражения всех чисел в пределах 6
одного разряда. Десятичная (децимальная) система счис- ления— типичный пример позиционной системы. Положительное число из i разрядов в позиционной си- стеме с основанием а может быть представлено как Na—Xi^a + + ...-\-xfl -f-xoa, (2-1) где х — любая цифра от 0 до а—1; здесь первый член представляет собой старший разряд числа, а последний — младший. В десятичной системе, например, число 573 можно пред- ставить как 573io = 5- 102+7-101-|-3-10°. В цифровой аппаратуре применяют приборы, которые имеют два рабочих состояния. Здесь наиболее удобными оказались двоичные (бинарные) коды. Существует ряд двоичных кодов, каждый из которых обладает определен- ными свойствами. В цифровой технике наибольшее приме- нение получил так называемый натуральный двоичный код, в котором /-разрядное число представляется как N2 = х£_1 • 2‘-14-xf_2 • 21'-2 +... + • 2l + х0 • 2°. (2-2) Здесь х может иметь два значения, 0 и 1. Порядок счета в натуральном двоичном коде совпада- ет с порядком счета внутри каждого десятичного разряда, что упрощает взаимный перевод чисел десятичного и дво- ичного кодов. Этот двоичный код называют еще кодом 8421 — по весовым коэффициентам (или короче — весам) первых четырех разрядов числа. В дальнейшем при упо- минании двоичного кода подразумевается код 8421. В табл. 2-1 приведены десятичные числа от 0 до 15 и их эквиваленты в коде 8421. Из таблицы следует, что для представления десятич- ных цифр от 0 до 9 (одного десятичного разряда) требу- Таблица 2-1 Код код код десятич- ный 8421 десятич- ный 8421 десятич*, ный 8421 0 0000 6 ОНО 11 1011 1 0001 7 0111 12 1100 2 0010 8 1000 13 1101 3 ООН 9 1001 14 1110 4 5 0100 0101 10 1010 15 1111 7
ется четыре двоичные цифры, т. е. двоичные числа длиннее эквивалентных десятичных. Двоичные числа, представленные в таблице, и им по- добные характеризуют прямой код. Кроме этого применя- ются и другие коды, с помощью которых упрощаются ариф- метические действия. К ним относятся, в частности, обрат- ный и дополнительный коды. Двоичное число в обратном коде отличается от числа в прямом коде тем, что в каждом разряде имеет 0 вместо 1 и наоборот. Дополнительный код числа образуется из обрат- ного кода добавлением 1 к младшему разряду. Так, деся- тичному числу 9 в обратном двоичном коде соответствует число ОНО, а в дополнительном 0111. Широко применяется двоично-десятичный код, в котором цифры каждого разряда десятичного числа представляются четырехразрядным двоичным числом (тетрадой). Так, чис- ло 2Vio=573 в двоично-десятичном коде имеет вид W2-io= = 0101 0111 0011. Основное достоинство двоично-десятич- ного кода — в простоте взаимного перевода десятичных и двоичных чисел, так как непосредственное схемное пре- образование десятичных чисел в двоичные и наоборот свя- зано с большими аппаратурными затратами. Это важный момент с точки зрения взаимодействия человека с машиной, поскольку в большинстве случаев цифровая информация, подлежащая переработке и преобразованию, задается в десятичном коде и в этом же коде должны быть представ- лены окончательные результаты. Главный недостаток дво- ично-десятичного кода — громоздкость и избыточность, так как шесть двоичных комбинаций (от 10102 = 10ю до 11112 = = 15ю) при этом не используются. 2-2. Булева алгебра Математический аппарат, описывающий действия дис- кретных устройств, базируется на алгебре логики, или, как ее еше называют по имени автора — английского матема- тика Джорджа Буля (1815—1864 г.), булевой алгебре. В практических целях первым применил его американский ученый Клод Шеннон в 1938 г. при исследовании электри- ческих цепей с контактными выключателями. Булева алгебра оперирует двоичными переменными, которые условно обозначаются, как 0 и 1, и подчиняются условию: х=1, если х=/=0, и х = 0, если х=й=1. В ее основе лежит понятие переключательной, или булевой, функции 8
вида f(xi, х2,..., *п) относительно аргументов Хь х2,...> Хп, которая, как и ее аргументы, может принимать только два значения — 0 и 1. Как частный случай, двоичные перемен- ные могут постоянно сохранять одно из значений — 0 либо 1. Логическая функция может быть задана словесно, алге- браическим выражением и таблицей, которая называется таблицей истинности. Действия над двоичными переменными производятся по правилам логических операций. Между обычной, привыч- ной нам алгеброй и алгеброй логики имеются существен- ные различия в отношении количества и характера опера- ций, а также законов, которым они подчиняются. Простейших логических операций три: отрицание (ин- версия, операция НЕ), логическое умножение (конъюнкция, операция И) и логическое сложение (дизъюнкция, опера- ция ИЛИ). Более сложные логические преобразования можно свести к указанным операциям. Операция отрицания выполняется над одной перемен- ной и характеризуется следующими свойствами: функция у=1 при аргументе х = 0 и у = 0, если х=1. Обозначается отрицание чертой над переменной, с которой производится операция: у=х (игрек равен не икс). Соответственно У=х. Операция логического умножения (конъюнкция) для двух переменных характеризуется табл. 2-2 и обозначается следующим образом: 0-0=0; 0-1=0; 1-0 = 0; 1-1 = 1, т. е. нулевое значение хотя бы одного из аргументов обеспечи- вает нулевой результат операции. Операция может быть распространена на большее число переменных. Таблица 2-2 Таблица 2-3 xi Х2 У Х1 Х2 У 0 0 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 Операцию логического сложения (дизъюнкции) опре- деляет табл. 2-3. Обозначают ее таким способом: у=х1\/х2 либо у=Х1+х2. Первый способ предпочтителен, так как позволяет отличать логическое сложение от арифметиче- 9
ского. Для двух переменных 0V0=0; OV1 = 1; 1VO=1; IV 1 = 1, т. е. равенство хотя бы одного аргумента логиче- ской единице определяет единичное значение всей функ- ции. Дизъюнкция, как и конъюнкция, может осуществляться с многими переменными. Совокупность различных значений переменных называ- ют набором. Булева функция п аргументов может иметь до N=2n наборов. Поскольку функция принимает только два значения, общее число булевых функций п аргументов равно 2N = 22n. Таким образом, функция одного аргумента может иметь четыре значения: у—х\ у=х; у=\ (констан- та 1); у = 0 (константа 0). Два аргумента дают 16 значений функции (табл. 2-4). Таблица 2-4. Набор логических функций двух переменных Аргументы Функция Название функции Xt . . х2 . . .0 .0 0 1 1 0 1 1 0 0 0 0 г/=о Константа 0 0 0 0 1 у=х^Хг Конъюнкция, опера- ция И 0 0 1 0 Запрет по х2 0 0 1 1 У = Х1 Тождественность (тавтология) Х\ 0 1 0 0 Запрет по Xi 0 1 0 1 у=х2 Тождественность (тавтология) %2 0 1 1 0 У — Х\Х2\/ Х\Х2 —Х\ ®х2 Исключающее ИЛИ (сумма по модулю 2) 0 1 1 1 f/ = XlV*2 = *l+*2 Дизъюнкция, опера- ция ИЛИ 1 0 0 0 y=XiV^2=Xj|x2 Стрелка Пирса (опе- рация ИЛИ—НЕ) 1 0 0 1 y = XiX2\JX\X2 — Xi'^'Х2 Равнозначность, эквивалентность 1 0 1 0 У = Х2 _ Инверсия Х2 1 0 1 1 y = XiV^2 = X2->Xi Импликация от х2 к Xi Инверсия Xi 1 1 0 0 {/ = *! 1 1 0 1 y=xiV^2=xi->x2 Импликация от Х[ к Х2 1 1 1 0 y=x[x2=Xi/x2 Штрих Шеффера (операция И — НЕ) 1 1 1 1 Константа 1 10
2-3. Законы булевой алгебры Булева алгебра базируется на нескольких аксиомах, из которых выводят основные законы для преобразований с двоичными переменными. Обоснованность выбора этих аксиом подтверждается таблицами истинности для рас- смотренных операций. Каждая аксиома представлена в двух видах, что вытекает из принципа дуальности (двой- ственности) логических операций, согласно которому опе- рации конъюнкции и дизъюнкции допускают взаимную за- мену, если одновременно поменять логическую 1 на О, О на 1, знак V на •, а • на V. Аксиомы операции отрицания: 0=1; 1=0. Аксиомы операций конъюнкции и дизъюнкции 1. 01 = 1; (а) 1V1 = 1; (б) 2. 1.0 = 01=0; (а) 0V1 =1VO = 1; (б) 3. 11=1; (а) ovo =0. (б) Аксиома 16 не имеет аналога в двоичной арифметике, где 1 + 1 = 10 (здесь цифры и знаки имеют обычный ариф- метический смысл). Законы булевой алгебры вытекают из аксиом и также имеют две формы выражения: для конъюнкции и дизъюнк- ции. Здесь они приводятся без доказательств. Их правиль- ность легко проверить по таблицам истинности либо пу- тем подстановки 0 и 1 вместо соответствующих значений переменных. 1. Переместительный закон ^1**2 = Х2* х1> (а) ^lV-^2 “ (б) 2. Сочетательный закон ^1(^2^з) (Х1Х2^ х3 ~ XlX2X3t (а) VjV (•^jX/^'s) (•£] \/ V*3 == %1\/ \/Х$. (б) 3. Закон повторения (тавтологии) х*х = х; (а) х\/х^х. (б) 4. Закон обращения: если xi=x2, то %i=x2. 5. Закон двойной инверсии х=х. 6. Закон нулевого множества ЛГ’О = 0; (а) х\/0=х, (б) 11
7. Закон универсального множества X' 1 = х; (a) xV 1 = 1. (б) 8. Закон дополнительности Х’Х = 0; (a) xV^ = l. (б) 9. Распределительный закон (*^2 V-^з) “^1 ’ Х2Х1 * ^3» 00 XiV О2’ ^з) C^lV ^2) ’ (^1 V-^з)" СО 10. Закон поглощения Vxx • х2 = хх; (а) хх (хг V*2) = xi- (б) 11. Закон склеивания (хх V х2) * (хх V *2) == х1> (а) xi * х2 V *xx2 = хр (б) 12. Закон инверсии (закон Де Моргана) ^1’^2 = ^1V Х2> (а) Х1V Х2 ~ Х1 ’ Х2 (^) или после инвертирования левых и правых частей Xi• х2 = ххVx2; (в) хг\Jx2 - х£ • х2. (г) 2-4. Взаимное соответствие булевых функций и логических схем Двоичные переменные, входящие в логические урав- нения, можно представить двумя различными электричес- кими сигналами. Путем преобразований этих сигналов по- лучают другие, тоже двоичные, сигналы, которые соответ- ствуют результатам определенных логических операций. Имея запись булевой функции r/=f(xb х2,..., хп), можно составить развернутую электрическую схему, которая бу- дет преобразовывать логические сигналы Xi, х2, хп со- гласно указанной функции. Устройства, выполняющие в аппаратуре логические операции, называют логическими элементами. Логические элементы различаются между собой характером реализу- емой функции, числом входов (по числу одновременно дей- ствующих переменных), числом выходов и другими призна- ками. Работа их оценивается только с точки зрения логики, без учета практического воплощения (технической базы, способа питания и т. п.). Входы и выходы логических элементов в зависимости от 12
уровня сигнала, при котором воспринимается или выраба- тывается определенное значение двоичной переменной, подразделяются на прямые и инверсные. На прямом входе (выходе) двоичная переменная имеет значение логической 1, когда сигнал на этом входе (выходе) имеет значение, принятое за 1. На инверсном входе (выходе) двоичная пе- ременная имеет значение 1, когда уровень сигнала на этом входе (выходе) соответствует состоянию, принятому за 0. На логические входы можно подавать постоянные ло- гические уровни 1 и 0 (константа 1 и константа 0) согласно законам универсального и нулевого множества. Входы, равноценные в логическом отношении (которые можно ме- нять местами без ущерба для выполняемой функции), до- пускают объединение по закону повторения; при этом они действуют как один вход. На принципиальных схемах логические элементы соглас- но ГОСТ 2.743—82 «Обозначения условные графические в схемах. Элементы цифровой техники» изображают прямо- угольником (так называемое основное поле), в верхней части которого указывают символ функции: & для И, 1 для ИЛИ. Входы показывают с левой стороны прямоуголь- ника, выходы — с правой. Допускается другая ориентация прямоугольника, при которой входы располагают сверху, а выходы снизу. Инверсные входы и выходы выделяются индикатором логического отношения — небольшим круж- ком у вывода. Выводы питания и общий обычно не показы- вают. Это обстоятельство всегда следует иметь в виду при разборе прохождения токов на входах и выходах микро- схем. Когда это нужно, шины, не несущие логической ин- формации (в том числе питания и общие), подводят к ле- вой или правой стороне прямоугольника и помечают звез- дочкой. В виде примера преобразуем основе законов булевой алгебры функцию у=Х\Х2 (х3\/^1^з). Раскроем скобки: У — ^j-^2 (^з V ^т^з) ~ V Так как XjXi=0, то у=х1х2ХзУ0=Х1Х2Хз. Схемное воплощение функции в заданном и преобразо- ванном виде показано на рис. 2-1. Варианты а и б логиче- ски равноценны. Проектирование различных устройств осуществляется с помощью специальных методик. Они сводятся к последо- вательным формальным процедурам, которые могут быть реализованы на ЭВМ. 13
Рис. 2-1. Схемное представление функции: а — в заданном виде; б — в преобразованном (к примеру преоб- разования) Рис. 2-2. Эквивалентные формы представления логических эле- ментов: а — в положительной логике; б—в отрицательной логике Различные логические элементы выпускаются промыш- ленностью в виде самостоятельных изделий, а также как составная часть более сложных устройств. Широко исполь- зуются логические элементы, совмещающие несколько опе- раций, например И —НЕ, ИЛИ — НЕ, И —ИЛИ —НЕ, И — ИЛИ, исключающее ИЛИ и др. О них будет речь ниже. 2-5. Логическое соглашение В современных цифровых устройствах логические состо- ния представляются двумя уровнями напряжения (потен- циалов): высоким, близким к напряжению источника пи- тания, и низким, близким к нулю. Это так называемая потенциальная система представления информации, для ко- торой характерны непосредственная связь между отдель- ными элементами схемы. Длительность потенциальных сигналов определяется частотой смены информации, а пе- реключающими импульсами служат перепады напряжения от одного уровня к другому. Два уровня напряжения, характеризующие логические состояния, определяются просто как более высокий Н (англ, high — высокий) и низкий L (low — низкий). Эти два значения называют логическими уровнями. Существу- ют два рода так называемых логических соглашений в за- 14
висимости от того, каким уровнем напряжения кодировать логическую 1 (и соответственно логический 0). В соглаше- нии положительной логики более высокий уровень напря- жения (//) соответствует логической 1, а низкий — логиче- скому 0. В соглашении отрицательной логики — наоборот. Элемент, выполняющий логические функции, можно оценивать с позиций как положительной, так и отрицатель- ной логики. Его функциональная роль в обоих случаях бу- дет различной. Это важное положение, которым часто пользуются на практике, вытекает из законов Де Моргана, В табл. 2-5 в виде примера приведена таблица истинности для какого-то двухвходового элемента, выраженная в уров- нях сигналов. По правилам положительной логики (/7=1) элемент выполняет операцию И (табл. 2-6), а в отрица- тельной логике (/7 = 0) он действует как элемент ИЛИ (табл. 2-7), что и следует из законов Де Моргана. Таблица 2-5 Таблица 2-6 Таблица 2-7 xi х2 У xi Х2 У Х1 ХЪ У L L L 0 0 0 1 1 1 L Н L 0 1 0 1 0 1 Н Н Н 1 0 0 0 1 1 Н Н Н 1 1 1 0 0 0 Действительно, у=х\Х2—Х\Х2=Х\ V*2- С учетом сказанного элементы, выполняющие логиче- ские операции, допускается изображать на схемах в двух логически эквивалентных формах. Имея изображение ло- гического элемента, его эквивалентную форму можно полу- чить, проделав следующие преобразования: а) в основном поле изображения элемента символ операции & заменить на символ 1 либо наоборот; б) все прямые входы заменить инверсными, а инверсные — прямыми; в) все прямые вы- ходы заменить инверсными, а инверсные — прямыми. На рис. 2-2 представлены графические обозначения не- которых элементов в двух видах логики. Изображения в одном горизонтальном ряду относятся к одному и тому же элементу. Соглашение положительной логики имеет преимущест- венное применение. В каталогах, справочниках, заводских 15
этикетках логические функции цифровых интегральных схем также даются для положительной логики. Следует обратить внимание на одно обстоятельство. Многие разработчики аппаратуры на принципиальных схемах логические свойства элементов всегда показывают так, как они даны в справочниках, например [8]. Между тем с точки зрения наглядности и удобства чтения для тех случаев, когда переключающим сигналом служит логиче- ский 0, лучше изображать элементы в отрицательной ло- гике. Глава третья РАЗНОВИДНОСТИ ФУНКЦИОНАЛЬНЫХ СХЕМ 3-1. Комбинационные и последовательностные устройства Логические элементы, о которых говорилось в преды- дущих разделах, представляют лишь небольшую часть уст- ройств, выполняющих обработку и преобразование двоич- ных сигналов. В общем случае устройства, оперирующие с двоичной (дискретной) информацией, подразделяются на два больших класса: комбинационные схемы (дискретные автоматы без памяти) и последовательностные устройства (дискретные автоматы с памятью). Все комбинационные схемы (логические устройства) характеризуются отсутствием памяти. Память — свойство системы сохранять в течение требуемого времени значения сигналов, характеризующих внутреннее состояние цифро- вого устройства. Сигналы на выходах комбинационного уст- ройства в любой момент времени однозначно определяют- ся сочетанием сигналов на входах и не зависят от его пре- дыдущих состояний. Схемным признаком таких устройств служит отсутствие цепей обратной связи, т. е. замкнутых петель для прохождения сигналов с выходов на входы. Примерами комбинационных схем могут служить логиче- ские элементы, электронные ключи, шифраторы, дешифра- торы, мультиплексоры, демультиплексоры, большинство арифметических устройств. Последовательностные устройства обладают памятью, и при смене информации на входах для предсказания сигна- лов на выходах необходимо знать и состояние, в котором 16
устройство было до этого. Последовательностные устройст- ва организуются из комбинационных устройств путем их надлежащего включения. Показателем принадлежности схемы к последовательностному типу служит наличие в ней обратных связей. Простейшими последовательностными уст- ройствами являются триггеры. К этому же классу отно- сятся счетчики, регистры, запоминающие устройства. Работу схем, реализующих переключательные функции, принято рассматривать в безразмерном дискретном време- ни (лат. discretus — разделенный, прерывистый), для чего реальное время разбивается на интервалы, которые нуме- руются, начиная с какого-то момента. Каждый такой про- межуток времени называют тактовым интервалом или про- сто тактом. Дискретное время складывается из отдельных тактов, длительность которых для характеристики работы устрой- ства не имеет значения. Продолжительность отдельных так- тов может быть различной, на работе устройства это не скажется. Обновление информации на выходах происходит в мо- мент начала нового такта. Временные задержки, обуслов- ленные переходными процессами, обычно не учитывают, однако, когда частота смены тактов велика и соизмерима с предельным быстродействием устройства, с ними прихо- дится считаться. В последовательностных устройствах за счет памяти функция внешних переходов определяется состоянием вхо- дов и выходов в двух соседних тактах — до и после воз- действия входных сигналов. Эту пару тактов принято обо- значать tn и У сигналов, действующих в определен- ные такты, к наименованию вывода добавляют и номер такта. Так, запись Qn — 1 означает, что на выводе Q в интер- вале времени tn^t<tn+l действует сигнал логической 1. Некоторые авторы вместо символов tn и tnU применя- ют Z™”1 и /п; противоречия в этих обозначениях нет. 3-2. Микросхемы с тремя выходными состояниями Устройства, оперирующие с дискретной информацией, при высоком уровне выходного напряжения имеют малое сопротивление между выводом «выход» и шиной питания. В противоположном состоянии у выхода небольшое со- противление по отношению к общей шине. В обоих случа- ях выходной вывод имеет определенный . электрический 2—468 17
потенциал, который воздействует на входы последующих приборов. Существует категория микросхем, способных принимать и третье состояние, при котором оконечные транзисторы бывают заперты, что равносильно отключению микросхемы от нагрузки. На этом основании третье состояние называ- ют еще высокримпедансным. Перевод в высокоимпедансное состояние осуществляется по специальному входу. В зави- симости от конкретного типа микросхемы отключение вы- хода может осуществляться сигналами высокого или низ- кого уровня. С тремя состояниями выхода выпускаются микросхемы различного функционального назначения, как комбина- Рис. 3-1. Примеры применения приборов с тремя выходными состояния- ми; а — работа на общую нагрузку; б — двусторонняя передача инфор- мации; в—таблица истинности одного элемента напряжение низкого уровня; Н — напряжение высокого уровня; X — любое состояние (L или Я) ционного, так и последовательностного типов. При пооче- редном действии таких приборов их выходы можно соеди- нять между собой и подключать к общей нагрузке. Таким способом удается уплотнить каналы передачи данных, а также создавать магистрали с двунаправленными потоками информации (рис. 3-1). Буквы EZ— это метка третьего со- стояния, а не конъюнкция двух сигналов. Высокоимпедансное состояние само по себе не явля- ется логическим, но входной сигнал, создающий его, мо- жет определять логический уровень на выходе системы, в которую входит данная микросхема. Так, к примеру схе- ма, изображенная на рис. 3-1,6, реализует функцию у — —X\-EZ\/ Xz-EZ, 18
3-3. Параметры микросхем Каждая цифровая микросхема обладает не только пе- реключательными, но и другими свойствами и оценивает- ся рядом параметров, обусловленных внутренней структу- рой и конструктивным исполнением. Некоторые из этих параметров касаются конкретной микросхемы, другие ха- рактеризуют все изделия данной серии. Если в условиях эксплуатации эти параметры будут выдержаны, завод-из- готовитель гарантирует нормальную работу микросхемы. Значения параметров, как правило, задаются с запасом и не исчерпывают физических возможностей микросхемы, однако превышать их не следует, особенно те, от которых зависят работоспособность и надежность приборов. Оценивают микросхемы по следующим основным па- раметрам: быстродействию, напряжению питания, потреб- ляемой мощности, коэффициенту разветвления по выходу, коэффициенту объединения по входу, помехоустойчивости, энергии (работе) переключения, надежности, стойкости к климатическим и механическим воздействиям. Некоторые из перечисленных параметров рассмотрим в этом параграфе. Другие будут описаны ниже при раз- боре различных типов приборов. Быстродействие характеризуется максималь- ной частотой смены входных сигналов, при которой еще не нарушается нормальное функционирование. Это один из важнейших параметров, так как определяет время об- работки информации. Инерционность полупроводниковых приборов и пара- зитные емкости служат причиной того, что каждое пере- ключение сопровождается переходными процессами, от- чего фронты импульсов растягиваются. Когда частота смены входных сигналов невелика, можно считать, что переключение происходит мгновенно, а при повышенных частотах приходится считаться с искажениями импульсов. Фронты искаженных прямоугольных импульсов представ- ляют собой участки кривых, но для простоты их принято заменять отрезками прямых. Для оценки временных свойств микросхем существует несколько параметров. На практике обычно пользуются так называемой задержкой распространения сигнала, которая представляет собой интервал време- ни между входным и выходным импульсами, измеренными на уровне 0,5, Времена задержки распространения сигна- 2* 19
ла при включении /Зд°ри при выключении /з^р близки, но не равны. Обычно пользуются усредненным параметром ^зд.р.ср == (/зд.р + ^ЗД.р), (3-1) который называют средним временем задержки распрост- ранения (рис. 3-2). Иногда пользуются близкими параметрами — време- нем задержки включения £3д°и выключения £3д. Они из- меряются на уровнях 0,1 и 0,9 соответственно. Применительно к последовательностным устройствам (триггерам, счетчикам и др.) используются некоторые до- Рис. 3-2. Оценка задержки сигналов: а — входной импульс; б — выходной импульс с инверсией; в — выходной импульс без инверсии полнительные временные параметры, обусловлен- ные принципом действия, как то: время задержки переключения, максималь- ная частота переключе- ний и некоторые другие. Коэффициент раз- ветвления по выхо- ду (коэффициент нагруз- ки) Краз характеризует нагрузочную способность микросхемы. Этот пара- метр определяет макси- мальное число входов элементов данной серии, которым можно нагру- жать выходы микросхемы без нарушения ее нор- мального функциониро- вания. Коэффициент объ- единения по входу Коб определяет число ло- гических входов, которые имеет микросхема. Для простейших логических элементов это число равно- ценных входов по И либо ИЛИ. Логические эле- менты массового производства выпускаются с 2, 3, 4 и 8 входами. Когда возникает надобность в большем числе входов, применяют специальные микросхемы — расшири- тели (экспандеры) либо используют несколько однотип- 20
ных логических элементов, которые соединяют с учетом законов булевой алгебры. Более сложные устройства содержат и другие входы: адресные, установочные, разрешающие, входы синхрони- зации и т. д. По отношению к предыдущим каскадам каж- дый такой вход обычно представляет такую же нагрузку, как и логические (информационные) входы. Помехоустойчивость или, как ее еще называ- ют, шумовой иммунитет определяет допустимое напряже- ние помех на входах микросхемы и непосредственно свя- зана с ее передаточной характеристикой. В общем случае этот параметр оценивается по нескольким показателям. В зависимости от продолжительности помехи различают статическую и динамическую помехоустойчивость. Стати- ческую помехоустойчивость связывают с помехами, дли- тельность которых больше времени переходных процессов, а динамическую — с кратковременными помехами. Для обоих видов помехоустойчивости может учитываться воз- действие напряжения низкого и высокого уровней. Статической помехоустойчивостью по низкому уровню считают разность t/пом = I^bux max - U°B* max|, (3-2) T 1 0 где с/выхшах —максимальное допустимое напряжение низкого уровня на выходе нагруженной микросхемы; г /О С'вх max —максимальное допустимое напряжение низкого уровня на входе нагружающей микросхемы. Помехоустойчивость по высокому уровню определяют как ^Лтом “ |^вых min ^вх min |> (3-3) здесь [7вых min — минимальное напряжение высокого уров- ня на выходе нагруженной микросхемы; C/Lmin —мини- мальное допустимое напряжение высокого уровня на на- гружающем входе. Статическая помехоустойчивость служит основным по- казателем защищенности микросхем от помех. В справоч- никах приводят одну величину, [/пом ИЛИ [/ioM, ту, что меньше. Динамическая помехоустойчивость выше статической, так как при кратковременных помехах сказываются пара- зитные емкости и инерционные процессы в микросхеме. Динамическая помехоустойчивость в справочных данных 21
не указывается, потому что зависит не только от типа микросхемы, но и от условий ее работы. Ниже при описании конкретных семейств микросхем приведены численные значения помехоустойчивости (см, рис. 5-6, 6-14 и 6-15). Энергия (работа) переключения опре- деляется как А=Рпот/здр.ср. Параметр характеризует ка- чество разработки и исполнения микросхемы. Для боль- шинства семейств цифровых микросхем энергия переклю- чения находится в пределах 0,1—500 пДж. Чем меньше этот параметр, тем выше качество разработки. С другой стороны, для микросхем с высокой помехоустойчивостью большая энергия переключения является благом, так как импульсы помех даже большей амплитуды, но недоста- точной энергии не создадут ложных срабатываний. Надежность характеризуется тремя взаимосвя- занными показателями: интенсивностью отказов Л, нара- боткой на отказ Т и вероятностью безотказной работы P(t) в течение заданного времени t. В интегральных мик- росхемах отсутствует перегрев, они мало подвержены виб- рациям и ударам, технология производства обеспечивает высокое качество продукции, и поэтому их надежность во много раз выше, чем у изделий, собранных из отдель- ных деталей. Интенсивность отказов определяется в ходе испыта- ний большой партии изделий и характеризуется выраже- нием X — n/(Nt), где и — число отказов в ходе испытаний; t — время испытаний, ч; N— число испытуемых изделий в партии. Интенсивность отказов для современных мик- росхем Х=18“8—10“9 ч-1. По этому параметру можно вы- числить и остальные показатели надежности: Т=1/Л, ч, и P(t) =е~и \ приняв Х=10~8 ч"1, a t=15.000 ч, можно най- ти, что вероятность безотказной работы составит P(t) — — 0,998, т. е. 99,8%, это исключительно высокий показа- тель надежности. Стойкость микросхем к механическим и климатическим воздействиям очень высо- ка. Они способны нормально работать при интенсивных механических нагрузках (вибрация, удары, центробеж- ные силы) и в неблагоприятных климатических условиях: при повышенной влажности (до 98 % при 25 °C) и в боль- шом температурном диапазоне (от —10 до +70 °C для микросхем широкого применения и от 60 до +125°C — специального). 22
Кроме того, когда это требуется, учитывается также стоимость микросхемы, число типономиналов изделий в серии, особые условия эксплуатации, возможность сопря- жения с изделиями других серий и другие показатели. Глава четвертая ДИОДНО-ТРАНЗИСТОРНАЯ ЛОГИКА 4-1. Принцип действия Диодно-транзисторная логика (ДТЛ)—одна из первых разработок цифровых микросхем на биполярных транзи- сторах, сохранившая некоторое значение до настоящего времени. Схема простого логического элемента ДТЛ по- казана на рис. 4-1. Транзисторы VT' и VT" представляют Рис. 4-1. Элемент ДТЛ 2И—НЕ: а — принципиальная схема; б — пере- даточная характеристика собой выходные ступени предшествующих каскадов (по- добно VT1 в данном каскаде). Диоды VD1 и VD2 и резис- тор образуют входную логическую схему, выполняю- щую в положительной логике операцию И, диод VD3 — смещающий (буферный), транзистор VT1 с резистором служит усилителем-инвертором. В некоторых типах мик- росхем с целью повышения помехоустойчивости ставят не один, а два буферных диода, включенных последова- тельно. На схеме показаны два входа х{ и х%. Увеличение чис- ла входов (расширение по И) достигается добавлением диодов, аноды которых подключают к входу ЕХ. В этом состоит одно из достоинств ДТЛ-схем. 23
Кс>гда транзисторы VTr и VT" заперты, на всех вхо- дах существуют напряжения, близкие к напряжению ис- точника питания (состояние логической 1); диоды VD1 и VD2 смещены в обратном направлении, и по ним протека- ют только токи утечки (единицы микроампер). От источ- ника питания через и диод VD3 в цепи базы транзис- тора VT1 протекает ток, обеспечивающий его насыщение. Низкий уровень напряжения на коллекторе соответству- ет ВЫХОДНОМУ СОСТОЯНИЮ ЛОГИЧеСКОГО Нуля (/вых . Если на одном или обоих входах возникнет состояние логического 0, т.е. входной диод окажется замкнут на об- щую шину (через выходной транзистор предыдущего кас- када или непосредственно), то через этот диод и резистор потечет ток и потенциал в точке А упадет до уровня прямого падения напряжения на диоде и на коллекторе входного транзистора. Это напряжение (0,8—1,2 В) не- достаточно для отпирания диода VD3 и эмиттерного пере- хода транзистора VT1, и транзистор VT1 окажется за- перт. Выходное напряжение скачком возрастет до уровня логической единицы [/вых. Из принципа действия элемента следует, что им вы- полняется операция И — НЕ. Типовая передаточная ха- рактеристика элемента с питанием [/п=5 В представлена на рис. 4.1, б. Из графика видно, что интервалы входных напряжений, соответствующие состояниям логического ну- ля и логической единицы, следующие: 0^[/вх^1,2 В; 1,5 В^[/вх^5 В. Реальные напряжения таковы: [/gX^0,4 В ([/к.э для VT'), а ^вх близко к [/п=5 В, что в результате обеспечи- вает хорошую помехоустойчивость. С целью уменьшения входного тока при [7°х нередко входную цепь усложняют, добавляя транзистор VT1 (рис. 4-2), который работает как эмиттерный повторитель, со- здавая дополнительное усиление по току. Кроме того, за счет падения напряжения на эмиттерном переходе этого транзистора повышается общая помехоустойчивость. Благодаря тому, что транзистор VT1 работает в активном (ненасыщенном) режиме, время переходных процессов при включении и выключении логического элемента уменьшается. Коллекторный ток, протекающий по общему резистору Ri, создает отрицательную обратную связь, стабилизиру- 24
ющую режим транзистора VT1 при изменениях температу- ры среды: увеличение тока коллектора приводит к умень* шению разности потенциалов между коллектором и базой, что приводит к уменьшению тока базы /б и составляющей коллекторного тока где И2\е— статический ко- эффициент передачи тока. Усилитель-инвертор с резистивной нагрузкой (транзи- стор VT2 на рис. 4-2) обладает малым выходным сопро- тивлением при низком выходном уровне и*ых (транзистор Рис. 4-2. Элемент ДТЛ с усовершенствованной вход- ной цепью Рис. 4-3. Оконечный каскад со сложным выходом VT2 открыт) и сравнительно большим выходным сопро- тивлением (/?<) при ВЫСОКОМ ВЫХОДНОМ уровне t/вых. Вы- сокое выходное сопротивление ограничивает быстродей- ствие, поскольку время заряда паразитных емкостей воз- растает. Для улучшения выходных характеристик логического элемента выходной каскад выполняют по более сложной схеме. На рис. 4-3 показана одна из схем подобного рода. Главное достоинство такого каскада — малое выходное сопротивление в обоих состояниях, благодаря чему заряд и разряд паразитных емкостей в нагрузках следующего каскада протекает ускоренно. Кроме того, подобная схе- ма имеет повышенную нагрузочную способность. В этой схеме роль транзистора VT2 иная. Когда сигнал на входе логического элемента низкого уровня и потенциал точки Б близок к нулю, транзистор закрыт. За счет высокого по- тенциала на коллекторе VT2 открывается транзистор VT3 и на выводе «выход» существует высокий потенциал t/вых. При высоком уровне напряжения на входе транзи- 25
стор VT2 открыт, отчего открывается транзистор VT4, что соответствует низкому выходному уровню t/вых. Тран- зистор VT3 при этом заперт. В моменты переключений транзисторы VT3 и VT4 на короткое время оказываются открытыми. Резистор ограничивает броски тока в цепи питания. Диод VD4 — смещающий и обеспечивает надеж- ное запирание VT5 при открытом VT4. Примером конкретной микросхемы ДТЛ с напряжени- ем питания 5 В может служить шестивходовый элемент Рис. 4-4. Принципиальная схема шестивходового элемента ДТЛ И (мик- росхема 109ЛИ1) И типа 109ЛИ1 (рис. 4-4), который часто используется в качестве магистрального усилителя в сочетании с микро- схемами серий К155 и 133 транзисторно-транзисторной ло- гики. Верхнее плечо выходного каскада образовано парой совмещенных транзисторов (схема Дарлингтона) VT3, VT4, что обеспечивает низкое выходное сопротивление /?вых«/?к/(Л21Е,зЛ21Е,4), где h2\Et3 и ^21Е,4 — КОЭффиЦИеНТЫ передачи тока базы транзисторов VT3 и VT4 соответст- венно. Микросхема хорошо работает на небольшую нагрузку, а также на коаксиальный кабель с волновым сопротивле- нием 75 Ом. Эта микросхема обладает достаточно высо- кой помехоустойчивостью — около 0,7 В, имеет задержку распространения не более 50 нс и мощность потребления не более 130 мВт. 4-2. Высокопороговая логика Хорошо зарекомендовали себя в системах промышленной автомати- ки и телеуправления микросхемы так называемой высокопороговой ло- гики— серии К511. Они успешно применяются в аппаратуре управления 26
технологическими процессами, в частности в устройствах числового программного управления станками, работающих в условиях интенсив* ных наводок и электрических помех. Принципиальная схема базового элемента (половина микросхемы К511ЛА4— два логических элемента 4И—НЕ) представлена на рис. 4-5. Характерная особенность мик- росхем этой серии состоит в том, что здесь в качестве сме- щающего диода VD6 стоит стабилитрон (диод Зенера) с пороговым напряжением 6,9 В, благодаря которому обеспечи- вается высокий порог отпира- ния, около 7 В. По принципу действия эти микросхемы не отличаются от ранее рассмот- ренных. Дополнительный эле- мент — диод VD5 обеспечива- ет быстрое рассасывание за- рядов, образующихся в базо- вой области транзистора VT1, В качестве входных дио- дов используются эмиттерные +#$ Rf 3(H) EX --Г И7 VU6 VT2 [6(8) SbiXQd гч У li.- Рис. 4-5. Принципиальная схема ба- зового элемента микросхемы серии К511 SZKZ77 переходы транзисторов струк- туры р—п—р. Коллекторы этих транзисторов соединены с общей шиной (на схеме не показаны). Выходной инвертор действует следующим образом: при £7вых от* крыты транзистор,VT3 и диод VD7. Верхний транзистор при этом заперт падением напряжения на диоде VD7. Когда транзистор VT3 заперт, транзистор VT2 открыт и насыщен за счет базового тока через резистор /?з и на выходе формируется С/^Ь1Х —логическая единица. Нагрузочная способность такого каскада Кнагр=20. Номинальное напряжение питания (7П=15 В с допустимым раз- бросом от 11 до 20 В. Время задержки включения /^°<150 нс, выклю- чения /дд1 <300 нс. Энергия (работа) переключения составляет 56 нДж для состояния логического 0 и 206 нДж для логической 1. Мощность, потребляемая микросхемой К511ЛА4 в состоянии ^вых» не более 225 мВт, в состоянии U *Ь1Х — не более 75 мВт, Типич- ные напряжения при t/n==15 В: ^пор=6 BI ^пор =8 BJ £Аых.макс = = 1,5 В; мин = 13,5 В. Помехоустойчивость элемента не хуже 5 В и примерно одинакова при переходе 1,0 и 0,1. В состав серии Кб И входят логические элементы, /К-триггер, уни- версальный двоично-десятичный счетчик, дешифратор двоично-десятич- ного кода в десятичный с высоковольтными транзисторами на выходе для подключения газоразрядных индикаторов, а также преобразовате- ли уровней. Преобразователи уровней К511ПУ1 и К511ПУ2 позволяют согласовывать микросхемы серии К511 (£/п=15 В) с микросхемами других серий с напряжением питания £/п=5 В. На основе микросхем серии К511 разработана широкая номенкла- тура функциональных узлов для управления аппаратурой промышлен- ной автоматики. Они выпускаются серийно как самостоятельные изделия под общим названием «Элементы управления серии Логика-И»
Глава пятая ТРАНЗИСТОРНО-ТРАНЗИСТОРНАЯ ЛОГИКА 5-1. Общие положения Микросхемы транзисторно-транзисторной логики (ТТЛ) широко применяются в цифровой аппаратуре. В них удачно сочетаются хорошие функциональные показа- тели: быстродействие, помехоустойчивость, нагрузочная способность — с умеренным потреблением энергии и не- высокой стоимостью. Более половины объема мирового производства интегральных схем приходится в настоящее время на долю ТТЛ. Сейчас налажен массовый выпуск нескольких разновидностей ТТЛ-микросхем: универсаль- ных (стандартных) серий, серий повышенного быстродей- ствия, серий с малым потреблением мощности, а также серий микросхем на транзисторах Шотки в двух вариан- тах — обычном и маломощном. Принцип действия различ- ных модификаций ТТЛ одинаков и различаются они глав- ным образом временем задержки сигнала и потребляемой мощностью. Номенклатура микросхем ТТЛ весьма разнообразна и содержит различные изделия, от простых логических эле- ментов до готовых функциональных узлов: счетчиков, ре- гистров, запоминающих и арифметико-логических уст- ройств. Некоторые типы микросхем в составе разных се- рий по функциональным возможностям совпадают, а от- дельные типы свойственны только определенным сериям. Основные электрические параметры для всех серий ТТЛ согласованы, благодаря чему изделия, относящиеся к разным сериям, могут непосредственно соединяться друг с другом. Типовые значения этих параметров приведены в табл. 5-1. Дополнительным достоинством микросхем ТТЛ является их сопрягаемость с микросхемами других видов логики — непосредственно, как в случае с ДТЛ, или по- средством преобразователей уровней. Каждая серия микросхем наилучшим образом удов- летворяет определенным функциональным и техническим требованиям. Если к аппаратуре не предъявляются осо- бые условия, применяют микросхемы универсальных се- рий. Когда требуется малый расход энергии и устраива- ет пониженное быстродействие, используют приборы 28
Таблица 5-L Основные электрические параметры ТТЛ Значение параметра Параметр минимальное номинальное | максимальное Напряжение питания, В 4,75(4,5)* 5,0 5,25 (5,5)* Выходное напряжение, В 2,4 3,3 высокий уровень — низкий уровень — 0,2 0,4 Входное напряжение, В 2,0 3,3 высокий уровень — низкий уровень — 0,2 0,8 * Изделия специального назначения. экономичных серий. Аппаратура повышенной производи- тельности разрабатывается с высокоскоростными микро- схемами, а также изделиями на транзисторах Шотки. Для высокого быстродействия в сочетании с малым потребле- нием энергии следует использовать маломощные серии ТТЛ на транзисторах Шотки. Типичные характеристики свойств отдельных серий микросхем ТТЛ приведены в табл. 5-2. Таблица 5-2. Основные характеристики некоторых серий микросхем ТТЛ Микросхема Номер серии Время задержки распростра- нения (на один элемент), нс Мощность потребления (на один эле- мент), мВт Универсальная (стандартная) 133, К155 18 10 Быстродействующая 130, К131 12 23 Микромощная 134 КР134 66 1 На транзисторах 530, К531 6 19 Шотки То же, маломощная 533, К555 19 ’ 2 Основная особенность микросхем транзисторно-тран- зисторной логики состоит в том, что во входной цепи ис- пользуется специфический интегральный прибор — много- эмиттерный транзистор. От обычных биполярных транзи- сторов он отличается тем, что имеет несколько эмиттеров (2, 3, 4 или 8), объединенных общей базой (рис. 5-1, а). 29
Эмиттеры расположены так, что непосредственное взаи- модействие между ними через участок базы отсутствует. Поэтому многоэмиттерный транзистор можно рассматри- вать как совокупность нескольких независимых транзис- торов с объединенными коллекторами и базами (рис. 5-1, б). Такой транзистор занимает меньшую площадь, а следовательно, имеет малую паразитную емкость, благо- Рис. 5-1. Многоэмиттерный транзистор: а — физическая структура; б — схема замещения даря чему предельное быстродействие микросхем ТТЛ выше. Число эмиттеров определяет число входов элемен- та, в котором он используется. В зависимости от сигналов на входе многоэмиттерный транзистор работает в прямом (нормальном) либо в ин- версном (обращенном) включении. Многоэмиттерный тран- зистор имеет существенное различие в коэффициентах пе- редачи тока в обоих режимах. В инверсном включении, когда напряжение на эмиттерах выше напряжения на кол- лекторе, коэффициент передачи тока очень мал (/i2iE= = 0,005-4-0,05). Сделано это для обеспечения оптималь- ных условий работы. 5-2. Универсальные (стандартные) серии ТТЛ Самыми развитыми по номенклатуре являются универ- сальные серии микросхем, в составе которых значится около сотни изделий различного функционального назна- чения. К ним относятся микросхемы серий 133 (К133) и 155 (К155, КМ155). Основное различие между изделиями этих двух серий состоит в конструкции корпуса. Кроме того, они различаются стойкостью к климатическим и ме- ханическим воздействиям. Последнее относится и к мик- росхемам 155-й серии с различными буквами в обозначе- ниях. В функциональном отношении микросхемы со сход- ными наименованиями, например 133ИД1 и 155ИД1, 30
имеют одинаковые электрические и временные параметры, а также назначение выводов. Микросхемы серии К155 являются изделиями массово- го применения. В составе этой и родственных серий (155, КМ155) имеется свыше 100 типономиналов микросхем. В дальнейшем при описании конкретных микросхем ТТЛ будем ориентироваться главным образом на них. На рис. 5-2, а показана принципиальная схема базово- го элемента 155 (133)-й серии. Такие элементы выпуска- VD1 VB2 VB3 Рис. 5-2. Базовый элемент ТТЛ 155-й серии: а — принципиальная схе- ма; б—передаточная характеристика ются как самостоятельные изделия, а также служат для построения других, более сложных приборов. Схема содержит три каскада: входной (транзистор VT1 и резистор /?1); фазорасщепительный (транзистор VT2, резистор R2, а также узел VT3, 7?3, /?4); выходной (транзисторы VT4, VT5, диод VD5). Диоды на входе VD1—VD4 (так называемые анти- звонные диоды) при нормальном использовании микро- схемы смещены в обратном направлении, имеют очень большое сопротивление и не влияют на работу. Узел VT3, R3, /?4 служит для улучшения передаточной характерис- тики и повышения помехоустойчивости. При первом рас- смотрении он может быть представлен как резистор 1 кОм. Когда один или несколько входов соединены с общей шиной — непосредственно или через выходной транзистор предыдущего каскада, соответствующий эмиттерный пе- реход транзистора VT1 окажется смещен в прямом на- правлении, поскольку потенциал базы выше потенциала 31
эмиттера. Напряжения на базе VT1, равного 0,7ч-(0,1 4-0,4) В, недостаточно для отпирания трех переходов: коллекторного VT1 и двух Эмиттерных VT2 и VT5. Этот случай показан на рис. 5-3. Когда второй каскад (транзистор VT2) заперт, на его коллекторе — высокое напряжение. Ток, протекающий че- рез резистор /?2, обеспечивает отпирание VT4 и диода VD5. Если при этом отсутствует нагрузка между выход- Рис. 5-3. Элемент ТТЛ И—НЕ при Рис. 5-4. Элемент ТТЛ И—НЕ при (7gX ным выводом и общей шиной, ток через VT4 и диод VD5 мал, а выходное напряжение равно ^вЫХ=5—2-0,7 = = 3,6 В. Рассматриваемый элемент выполняет таким образом операцию И — НЕ, поскольку на входе — низкое напря- жение, а на выходе — высокое. Если считать, что к переходу кремниевого транзистора можно прикладывать до 0,5 В без того, что он будет от- крыт, то максимальное напряжение, которое может быть на базе VT1 в этом состоянии равно 3-0,5=1,5 В. Поэто- му для обеспечения высокого выходного напряжения входное не должно превышать —0,7=0,8 В. Типичное значение t/£x = 0,3 В. Входной ток, следова- тельно, будет г0 _ Un—(^б-э + ^вых.к-э) 5-0,7-0,3 вх"“ 7Г 4-103 32
С учетом возможного разброса значения в справоч- никах указывают максимальный ток /вх =—1,6 мА. Ток, вытекающий из микросхемы (условно направле- ние тока принято от плюса к минусу), считают отрица- тельным, а втекающий — положительным. При постоянном Uu входной ток определяется главным образом сопротивлением 7?ь Если одновременно задейст- вовано несколько входов, общий входной ток распределя- ется равномерно между ними. Когда на все входы действует напряжение высокого уровня, транзистор VT1 работает в инверсном режиме; эмиттерный переход смещен в обратном направлении, а коллекторный — в прямом. Это состояние показано на рис. 5-4. Ток Л представляет собой коллекторный ток ин- версно включенного входного транзистора. Транзисторы VT2 и VT5 открываются. Если допустить, что падение на- пряжения на насыщенных переходах равно 0,7—0,8 В, то напряжение на базе VT1 составит f76^3-0,8 = 2,4 В. Па- дение напряжения на /?ь таким образом, будет = С/П —1/6 = 5—2,4 =2,6 В, а ток IR< = ,6 = 0,65 мА. ' 4-Ю3 Когда VT5 открыт и насыщен, напряжение t/б-э = ==0,8 В, и если принять, что для насыщенного транзисто- ра VT2 напряжение [7К.Э =0,2 В, то напряжение на кол- лекторе VT2 составит 1 В (относительно общей шины). Из этих соотношений становится ясной роль диода VD5, так как без него на входе транзистора VT4 действовало бы напряжение U б-э = 1—0,2 = 0,8 В и этот транзистор оказался бы открыт. Поскольку для отпирания как эмит- терного перехода, так и диода требуется 0,7—0,8 В, оба они надежно заперты. Ток через резистор R2 Ir, = 5-1-----« 2,5 мА. 1.6-103 Таким образом, чтобы обеспечить насыщение VT2, по- скольку / является его коллекторным током, коэффици- ент передачи по току для VT2 должен быть . /к 2,5 л h21E > — = —~ 4. /б °,65 3-468 S3
Типичное значение /г21Е=20; при этом насыщение транзистора всегда обеспечено. Эмиттерный ток VT2 /Э2 = Z62+ IKZ= 0,65 + 2,5 = 3,15 мА. Базовый ток транзистора VT5 равен разности коллек- торного тока и тока через узел VT3, /?4, т. е. /6.35 = 3,15 —-^- = 2,35 мА. • 1 -103 Коллекторный ток транзистора VT5 при t/вых склады- вается из токов подключенных к нему входов разных логи- ческих элементов. Типичный коэффициент разветвления по выходу Краз = 10, максимальный ток одного входа 1,6 мА, следовательно, транзистор VT5 должен обеспечивать мак- симальный ток 1 ВЫХ -- 1,6 • 10 = 16 мА и иметь коэффициент передачи Для микросхем ТТЛ коэффициент разветвления ограни- чен выходным током в состоянии t/вых. Когда на выходе существует [/*ых, входы подключенных к нему микросхем представляют высокое сопротивление, поскольку эмиттер- ные переходы смещены в обратном направлении. Минимальное входное напряжение при t/L можно най- ти, исходя из того, что напряжение на базе VT1 складыва- ется из падений напряжения на трех переходах: эмиттер- ных VT2 и VT5 и коллекторном VT1 — и равно примерно 2,4 В. Эмиттерный переход VT1 должен быть заперт; следовательно, прямое напряжение, приложенное к нему, не должно быть больше чем 0,5 В. Следовательно, и\^ 5>2,4—0,5 =1,9 В. В статическом режиме, когда сигнал на входе соответ- ствует уровням логической единицы или нуля, входной транзистор действует подобно диодной сборке. Проявляет он свои свойства во время переходных процессов. Если на входе микросхемы произойдет перепад напряжения от вы- сокого уровня к низкому, то после запирания VT2 и VT5 потребуется время для рассасывания зарядов, образовав- шихся в базово-эмиттерных областях, вызванных неоснов- ными носителями. На эквивалентной схеме рис. 5-5 эти переходы показаны как емкость С. Если на входе действу- ет 0,2 В, то на базе 0,9 В и транзистор работает в актив* 34
ном режиме, при котором 1к = Ь21Е1б. Благодаря усилитель- ным свойствам транзистора процесс рассасывания протека- ет быстрее, чем в сходных микросхемах ДТЛ. Это время, которое длится несколько наносекунд, ток во входной цепи существенно превышает тот, ка^.ой был рассчитан для ста- тических условий. Рис. 5-5. Цепь расса- сывания заряда ТТЛ ТТЛ и0 08 „1 и8°ыхШ w±0 Рис 5 6. Поля допусков выход- ных и входных уровней ТТЛ: ^пом — гарантированный запас помехоустойчивости логической 1, £/„ом—логического О В момент смены входного сигнала с высокого уровня на низкий транзисторы VT2 и VT5 на схеме 5-4' запираются, а транзистор VT4 и диод VD5 отпираются. Однако VT4 и диод VD5 начинают проводить чуть раньше момента, в ко- торый VT5 будет полностью закрыт. Это явление создает путь току по шине питания, транзистору VT4, диоду VD5, транзистору VT5 на землю и проявляется в кратковремен- ных, но заметных бросках тока в цепи питания. Резистор Т?5 ограничивает пики тока уровнем 25—30 мА. Как допол- нительное защитное средство, применяют шунтирование шин питания конденсатором, емкость которого выбирают по числу корпусов микросхем на плате из расчета 0,01 — 0,1 мкФ на корпус. Как следует из описания, входные диоды VD1—VD4 на схеме 5-2, а в работе элемента непосредственно не участву- ют, их роль вспомогательная. Если на входе микросхемы появится отрицательное относительно общей шины напря- жение, например, при возбуждении от операционного уси- лителя или при возникновении колебательного процесса, нужный диод откроется и удержит это напряжение на 3* 35
уровне —0,7 В, безопасном для входного транзистора. Ток через эти диоды не должен превышать 10 мА. Помехоустойчивость. Конкретные значения напряжений на входах и выходах микросхем серии К155 (133) иллюст- рирует рис. 5-6. Числа относятся к самому неблагоприят- ному случаю с точки зрения температурных условий и пи- тания. Из графиков следует, что в нормальных условиях выходное напряжение логического 0 не превышает 0,4 В, а логической 1 не опускается ниже 2,4 В. В то же время микросхема будет нормально работать, если на ее входе напряжение логического 0 достигает 0,8 В, а напряжение логической 1 снизится до 2 В. Таким образом, гарантиро- ванный запас помехоустойчивости в обоих состояниях со- ставляет 0,4 В. Реальный запас помехоустойчивости гораздо больше и превышает 1 В. Пороговое входное напряжение, при кото- ром происходит переключение микросхем 155 (133)-й серии, составляет 1,3—1,4 В (при 25°C), а типичные значения выходных напряжений равны 0,2 В и 3 В для логического 0 и 1 соответственно. Таким образом, когда помехи воздей- ствуют на проводную линию, соединяющую две микросхе- мы, то, если предшествующая микросхема пребывает в состоянии логического 0, последующая не будет реагиро- вать на помехи 1,1 —1,2 В (положительные относительно общей шины). Подобным же образом в состоянии логиче- ской 1 система будет устойчивой к помехам 1,5—1,6 В (от- рицательным относительно шины питания). У микросхем ТТЛ со сложным инвертором выходное напряжение в состоянии логической 1 можно поднять, если между шиной питания и выходом микросхемы включить добавочный внешний резистор /?д (рис. 5-7). Повышение напряжения может понадобиться при сопряжении элемен- тов ТТЛ с элементами КМОП-структуры, а также в различных импульсных устрой- •—#—* ствах, которые действуют за счет заряда П 1 конденсатора выходным напряжением, для рг Грд достижения больших временных задержек. т Типичные значения сопротивления резисто- ра 7?д=2-ь5 кОм. Внешний резистор сни- Bbix$ жает нагрузочную способность микросхемы Рис. 5-7. Способ повышения выходного напряжения U вых 36
в состоянии логического 0, так как через соответствующий выходной транзистор протекает при этом добавочный ток. Статические характеристики. Выше, при рассмотрении логического элемента ТТЛ, предполагалось, что на входах действуют два вида сигналов: низкого и высокого уровня, отображающие в положительной логике логические 0 и 1. Характеристики элемента представляют в графическом ви- де его поведение при непрерывном изменении управляюще- го параметра. Различают два вида характеристик: стати- ческие и динамические (переходные). Измерение статиче- ских характеристик производится в установившемся режи- ме так, что переходные процессы не влияют на результат. Передаточные характеристики " представляющие собой зави- симость выходного напряжения ОТ ВХОДНОГО Ubux = f (^вх), приведены на рис. 5-2, б. На рис. 5-8 передаточная харак- теристика показана вместе с входной, связывающей вход- ное напряжение с входным током /вх=ф(^вх). Для на- глядности вертикальные оси обеих характеристик совмеще- ны, а масштабы напряжений выбраны одинаковыми. Ток, вытекающий из микросхемы, условно показан отрицатель- ным. Точки излома характери- стик образуются при измене- нии состояний транзисторов, входящих в схему. При нулевом входном на- пряжении ток протекает по зованной резистором и эмиттерным переходом транзи- стора VT1, и определяется сопротивлением резистора С ростом входного напряжения ток линейно уменьшается, пока не будет достигнут порог переключения элемента (точка А на рис. 5-8). На участке до точки В эмиттерный переход смещен в прямом направлении, а коллекторный заперт, транзисторы VT2t VT3 и VT5 заперты, a VT4 и диод VD5 открыты. Начиная с точки В транзистор VT1 работает в инверс- ном включении и ток, протекающий через резистор элемента В‘ 4 3 2 1 У вых I и..........1 I О 1\2 3 4 5 В мА 0,5 и 2 Рис. ная 2k цепи :вч / ___iLi..। । । .0 filz 3 i 5 6 78 5-8. Передаточная и вход- характеристики базового элемента 155-й серии , 5-2, а- 87
перераспределяется от эмиттерной цепи транзистора VT1 в коллекторную, благодаря чему входной ток быстро пада- ет до нуля (точка В). Участок характеристик АВ, близкий к линейному, обу- словлен тем, что транзистор VT2 работает в активном ре- жиме и оба выходных транзистора VT4 и VT5 частично открыты. В точке В происходит запирание транзистора VT4, a VT5 переходит в область насыщения. Входной ток становится минимальным. С ростом входного напряжения входной ток меняет знак. Поскольку в инверсном режиме коэффициент переда- чи тока h2iE многоэмиттерного транзистора мал, то эмит- терный ток 13=Ь2\е16 также мал и составляет при (7ВХ = = 2,4 В примерно 10—20 мкА. С повышением входного напряжения этот ток растет и может достичь при (7ВХ=4 В предельно допустимого значения /Вх.макС =40 мкА. Из сказанного следует важное практическое правило: во избежание чрезмерного обратного тока через эмиттер- ные переходы многоэмиттерного транзистора следуе! со- блюдать условие U 1x^4 В. При последовательном соединении двух логических эле- ментов передаточная характеристика цепи UBux2=f(UBX}) определяется характеристиками обоих элементов, так как выходное напряжение первого элемента служит входным для второго. На рис. 5-9 показано построение такой пере- даточной характеристики. Как следует из графиков, вы- ходное напряжение второго элемента 1/Вых2 меняется от ^вых до U вых при изменениях входного напряжения t/Bxi в малых пределах At/BXl. В результате общая передаточная характеристика двух последовательно соединенных элемен- тов имеет гораздо большую крутизну, чем каждого из эле- ментов в отдельности. Численно Д17Вх1 очень мало, примерно 10 мВ. Таким об- разом, цепь из двух последовательно соединенных элемен- тов можно рассматривать как пороговое устройство. Кру- тизна фронтов выходных импульсов здесь значительно больше, чем входных. Этим свойством пользуются для нор- мализации фронтов импульсов, имеющих небольшую кру- тизну. Выходные характеристики показывают зависимость вы- ходного напряжения от выходного тока ивых—ф(Лшх). Эта характеристика определяет нагрузочную способность микросхемы. Выходные характеристики для двух разно- 38
Рис. 5-9. Последовательное соединение двух инверторов: а — схема включения; б — передаточная характеристика цепи видностей логических элементов: со сложным инвертором ^(К155ЛАЗ) и с повышенной нагрузочной способностью (К155ЛА6) —показаны на рис. 5-10. Для разных логичес- ких уровней характеристики различны. При выходном напряжении высокого уровня и малых токах нагрузки выходной транзистор находится в актив- ном режиме и выходное напряжение зависит от положения рабочей точки, чем и объясняется нелинейный участок в начале характеристики. В дальнейшем по мере увеличения тока нагрузки выходное напряжение уменьшается почти линейно за счет падения напряжения на резисторе Т?5 в цепи коллектора. На транзисторе VT4 и диоде VD5 (см. рис. 5-2, а) падение напряжения сохраняется практически неизменным. Выходное напряжение низкого уровня определяется падением напряжения на насыщенном выходном транзисто- ре. На холостом ходу оно не превышает 0,1 В. С увеличени- ем тока нагрузки падение напряжения растет. Максималь- 39
иый ток нагрузки ограничен допустимым выходным напря- жением ,(^аых=0,4 В), Для элементов с нормальной на- грузочной способностью (/Сраз= Ю) /аь1хтах=16 мА. В мик- росхемах с повышенной нагрузочной способностью /аыхтах= = 48 мА. Рис. 5-10. Выходные характеристики элементов ТТЛ стандартной серии: а — для сигналов низкого уровня; б — высокого уровня Рис. 5-11. Резистор на входе ТТЛ: а — схема включения; б — характери- стики цепи;-------------------------------------- t/вых(/?д);-------•------/вх (Рд) Резистор на входе ТТЛ. Если между входами микросхе- мы ТТЛ и общей шиной подключить резистор, то образу- ется дополнительная цепь: источник питания, резистор Ri, эмиттерный переход VT1, резистор Ra (рис. 5-11, а). Ток, протекающий через резистор Ra, образует падение на- пряжения, которое действует на входы, подобно входному напряжению от внешнего источника сигналов. Это напря- жение, очевидно, равно 40
(5-1) (5-2) Увх = Vbx = Кд С'П Уб-Э вх д вх д Л1 + Лд Изменением внешнего сопротивления 7?д можно регули- ровать напряжение на входе микросхемы, т. е. управлять ее состоянием. Сопротивление на входе, при котором обес- печивается желаемое входное напряжение, можно найти из предыдущего уравнения: р __ ВХ^1 Согласно переходной характеристике здесь возможны три режима работы. При малых значениях /?д, когда падение напряжения на нем УВх^0,4 В, микросхема ведет себя, как в случае дей- ствия на входе сигнала низкого уровня. Значение 7?д при этом (для универсальных серий) будет 0 0.4-4; 10»- 420 Ом _ 50() Ом 5,0—0,4—0,7 Для получения высокого входного уровня ({7вх^2,4 В), при котором выходной сигнал будет низкого уровня, со- противление резистора 7?д должно быть 2,4-4‘Ю3 н ~ —----------« 5 кОм. 5,0 —2,4 —0,7 В тех случаях когда сопротивление 7?д имеет промежу- точное значение, выходное напряжение будет соответство- вать некоторой точке на наклонном участке характерис- тики. Включение резистора на входе микросхем ТТЛ приме- няется в схемах выделения фронтов импульсов с помощью дифференцирующих /?С-цепочек, в импульсных устройст- вах, а также для создания линейного (усилительного) ре- жима работы. 5-3. Разновидности микросхем ТТЛ Микромощные микросхемы ТТЛ. Эти микросхемы срав- нительно с приборами универсальных серий потребляют гораздо меньше энергии, но обладают меньшим быстро- действием. К ним относятся изделия 134 (КР134) и 734-й (бескорпусной) серии. На рис. 5-12, а изображена принци- пиальная схема базового элемента. Она мало отличается от соответствующего элемента универсальных серий. Раз- 41
личие в основном состоит в номиналах резисторов. Поскольку сопротивления тут достаточно велики, мощ- ность, рассеиваемая на каждом транзисторе микросхемы, мала. Передаточные характеристики элемента представле- ны на рис. 5-12, б. С увеличением сопротивлений быстродействие схемы падает, однако медленнее, чем увеличиваются номиналы резисторов. Объясняется это тем, что транзисторы с малой Рис. 5-12. Базовый элемент 134-й серии: а — принципиальная схема; б —- передаточные характеристики мощностью рассеяния делают меньших размеров, а значит, с малыми паразитными емкостями. Микромощные элемен- ты ТТЛ рассеивают примерно в десять раз меньшую мощ- ность сравнительно со сходными элементами универсаль- ных серий и уступают им по быстродействию примерно в три-пять раз. Эти микросхемы характеризуются меньшей работой переключения. Микросхемы 134-й серии допускают непосредственное сопряжение по входам и выходам с микросхемами универ- сальных серий, а также КМОП-структуры в случае пита- ния последних от 5 В. Благодаря тому, что в составе микросхем 134-й серии имеются функциональные узлы СИС, которых нет среди изделий других серий ТТЛ и КМОП, арсенал технических средств разработчика увеличивается. Отечественная промышленность выпускает также две серии маломощных микросхем ТТЛ: 136 и К158, которые занимают промежуточное положение между микромощ- ной и универсальными сериями. Обе эти серии в настоящее время признаны неперспективными. Микросхемы ТТЛ повышенного быстродействия. Быстро- 42
действие микросхем ТТЛ можно повысить двумя спосо- бами: а) уменьшая сопротивление резисторов и паразит- ные емкости; б) предотвращая насыщение транзисторов схемы, а следовательно, и накопление носителей зарядов в их базах. Оба способа нашли практическое воплощение. Микро- схемы первого вида (к ним относятся серии 130 и К131) имеют задержку распространения 12 нс на элемент при мощности потребления 23 мВт. Базовый элемент (рис. 5-13) в принципе не отличается от аналогичных элементов других серий ТТЛ. Выходной Рис. 5-13. Принципиальная схема базового элемента ТТЛ повышенно- го быстродействия каскад с парой совмещенных транзисторов (схема Дар- лингтона) обладает меньшим выходным сопротивлением, что способствует быстродействию. В состав серий 130 и К131 входят логические элементы И—НЕ, И—ИЛИ—НЕ и два триггера /К- и £)-типа, способные работать с тактовой частотой до 50 МГц. Второй путь повышения быстродействия микросхем ТТЛ — более результативный и перспективный — связан с применением транзисторов с барьером Шотки. 5-4. Микросхемы ТТЛ с транзисторами Шотки Микросхемы этого вида среди других изделий ТТЛ име- ют максимальное быстродействие, которое сочетается с умеренным потреблением мощности. Эти качества достига- ются за счет введения в схему металло-полупроводниковых выпрямляющих контактов (диодов с барьерами Шотки, или, короче, диодов Шотки). 43
По принципу действия диоды Шотки существенно от- личаются от диодов, работа которых основана на свойствах электроннодырочного (р—п) -перехода. В р—п-переходе, смещенном в прямом направлении, перенос тока обуслов- лен инжекцией неосновных носителей из одной области полупроводника в другую, вследствие чего после переклю- чения приложенного напряжения с прямого на обратное ток протекает некоторое время, пока избыточная концент- рация неосновных носителей не снизится до нуля (время рассасывания). В диодах Шотки накопления неосновных носителей не происходит, так как перенос тока в них обу- словлен переходом (эмиссией) основных носителей из полупроводника в металл. Благодаря этому их время вы- ключения очень мало (до 100 пс) и не зависит от темпера- туры. Для р—n-переходов это время составляет 1—100 нс. Другое достоинство диодов Шотки состоит в том, что для отпирания их требуется напряжение 0,2—0,4 В против 0,4—0,7 В для диодов с р—n-переходом и может регули- роваться подбором металла, образующего контакт с полу- проводником. В обычных микросхемах ТТЛ открытые транзисторы находятся в состоянии насыщения, при котором эмиттер- ный и коллекторный переходы смещены в прямом направ- лении и инжектируют. Это создает избыточное количество неосновных носителей в базовой и коллекторной областях, которые, как и в случае одиночного перехода, удлиняют выключение транзистора. Диоды Шотки подключаются параллельно коллекторно- му переходу транзистора и придают этому транзистору ряд новых качеств (рис. 5-14). Изготавливаются диоды Шотки на общем кристалле одновременно с остальными Рис. 5*14. Обеспечение ненасыщенного режима биполярного транзистора: а — распределение напряжении в насыщенном транзисторе; б — бипо- лярный транзистор с диодами Шотки; в — условное изображение триода Шотки 44
элементами в едином технологическом процессе. Транзис- торы с диодами Шотки часто называют транзисторами с барьером Шотки или просто транзисторами Шотки. Когда транзистор заперт или находится в ненасыщенном режиме, потенциал коллектора выше потенциала базы, а значит, диод смещен в обратном направлении и не влияет на ра- боту транзистора. Если в процессе отпирания транзисто- ров потенциал коллектора становится ниже потенциала базы, диод открывается и на нем устанавливается прямое напряжение U%. Поскольку это напряжение меньше 0,5 В, то коллекторный переход практически заперт, а следова- тельно, не возникает режима насыщения и связанных с ним двойной инжекции и накопления избыточных зарядов. Благодаря этому при запирании транзистора исключается задержка, вызываемая рассасыванием избыточного заряда. На рис. 5-14,6 указаны напряжения на электродах транзистора. Остаточное напряжение на коллекторе тран- зистора Шотки составляет 0,2—0,3 В, т. е. немного больше, чем на обычном насыщенном транзисторе. Если бы на месте диода Шотки находился кремниевый диод с р—п-пе- реходом ([7^=0,7 В), то для получения ненасыщенного режима транзистора понадобилось бы создать последова- тельно с диодом встречное напряжение 0,2—0,3 В, чтобы снизить напряжение между базой и коллектором. На рис. 5-15 показаны принципиальная схема и передаточные ха- рактеристики. В микросхемах ТТЛ с диодами Шотки, как и в универ- сальных сериях ТТЛ, переключения сопровождаются бросками тока в цепи питания; потребляемая мощность Рис. 5-15. Базовый элемент микросхем ТТЛШ: а — принципиальная схе- ма; б — передаточные характеристики 45
быстро растет с частотой переключений. Если в статичес* ком режиме микросхема ТТЛШ потребляет практически такую же мощность, как и сходный прибор универсальных серий ТТЛ, то при частоте переключений 50 МГц рассеи- ваемая мощность удваивается, а при 100 МГц — утраива- ется. В маломощных микросхемах ТТЛ с диодами Шотки сочетаются высокое быстродействие с умеренным потреб- лением мощности: при одинаковом с универсальным эле- ментом ТТЛ быстродействии потребляемая здесь мощность в пять раз меньше. Принципиальная схема базового элемента дана на рис. 5-16. В целом она повторяет рассмотренные ранее схемы Рис. 5-16. Базовый элемент маломощных микросхем ТТЛШ: а — прин- ципиальная схема; б — передаточные характеристики элементов ТТЛ, но отличается от них тем, что на входе вместо многоэмиттерного транзистора стоят диоды Шотки, благодаря чему свободные входы могут непосредственно подключаться к шине питания. Допустимые помехи для этих серий немного меньше ввиду того, что между базой входного транзистора и землей находятся два р—/мтерехо- да, а не три, как у микросхем ТТЛ других серий. И еще один важный момент. Суммарная мощность, рас- сеиваемая микросхемой, ограничена некоторой предельной величиной, определяемой типом используемого корпуса. Так, для пластмассового корпуса с 14 выводами макси- мальная мощность составляет 0,5 Вт, что накладывает су- щественные ограничения на ее функциональную сложность. По этой причине обычные ТТЛ-схемы, а также схемы 46
ТТЛШ не подходят для БИС. Поскольку маломощные микросхемы с диодами Шотки потребляют примерно в 5 раз меньшую мощность, то на одном кристалле можно разместить в 5 раз больше транзисторов и других элемен- тов без превышения норм перегрева. Сравнительно с другими сериями семейства ТТЛ мало- мощные микросхемы ТТЛШ наиболее привлекательны для использования в аппаратуре, работающей с высокой про- изводительностью. 5-5. Логические элементы ТТЛ Логические элементы И—НЕ наиболее характерны для семейства ТТЛ. Они производятся в виде самостоятельных микросхем, а также служат основой для построения дру- гих — комбинационных и последовательных — устройств. Кроме базового элемента (микросхема типа К155ЛА4 — два элемента 4И — НЕ) выпускаются также логические элементы 4Х2И—НЕ, ЗхЗИ—НЕ, 8И—НЕ (микросхе- мы К155ЛАЗ, К155ЛА4 и К155ЛА2 соответственно), обла- дающие такими же электрическими и временными харак- теристиками. Микросхемы К155ЛА6 (2Х4И—НЕ) и К155ЛА12 (4Х2И—НЕ) имеют повышенную нагрузочную способность — до 30 входов той же серии. Увеличение числа входов (расширение по И) можно организовать из нескольких схем И—НЕ, пользуясь зако- ном Де Моргана. Тот же результат может быть достигнут путем подключения дополнительных внешних диодов и ре- зистора к любому из входов микросхемы И—НЕ (рис. 5-17). Сопротивление резистора определяется в соответст- Рис. 5-17. Способ уве- личения числа входов И (расширение по И) Рис, 5-18. Принципиальная схема эле- мента ТТЛ И—ИЛИ—НЕ 47.
вии с требуемым быстродействием. С увеличением сопро- тивления резистора 7?д задержка сигнала будет возрастать. Обычно принимают /?д=1—2 кОм. При использовании данной схемы следует иметь в виду, что помехоустойчи- вость на низком уровне сигнала снижается, поскольку напряжение на соответствующем эмиттере транзистора VT1 будет выше входного на величину падения напряже- ния на диоде (0,3—0,8 В). Схема логического элемента И—ИЛИ—НЕ (а также ИЛИ—НЕ) получается путем подключения параллельно транзистору — расщепителю фазы дополнительных транзи- сторов со своими входными каскадами. На рис. 5-18 пока- зана принципиальная схема логического элемента вида 2Х2И—2ИЛИ—НЕ (половина микросхемы К155ЛР1). Входные цепи, действуя независимо друг от друга, обеспе- чивают выполнение операции ИЛИ, а в остальном схема действует, как базовый элемент. Если входы Х\ и х2, а так- же Хз и х4 перемкнуть, элемент выполняет операцию ИЛИ—НЕ. В составе серий К155 и К555 есть и другие, более слож- ные микросхемы структуры И—ИЛИ—НЕ: К155ЛРЗ (2-2-2—ЗИ—4ИЛИ—НЕ), К155ЛР4 (2Х4И—2ИЛИ—НЕ) Рис. 5-19. Применение логического элемента И—ИЛИ—НЕ в каче- стве элемента 3 И— НЕ либо 3 ИЛИ—НЕ 4ГГ 2$ 2k 2k 2S Рис. 5-20. Принципиальная схема расширителя по ИЛИ (микросхе- ма К155ЛД1) и К555ЛР11 (2—2И—2ИЛИ—НЕ и 2—ЗИ—2ИЛИ—НЕ). Они обладают большой функциональной гибкостью. Как пример, на рис. 5-19 представлен способ использования микросхемы 155ЛРЗ в качестве многофункционального эле- мента. В данном случае у= V(xi V Хг \/хз) -х^хз. В зави- симости от сигнала на входе V схема работает как элемент 48
ЗИЛИ—НЕ либоЗИ—НЕ. Действительно, если V=0, то у — ==XiX2x3) а при V=1 будет z/=XiV*2 \Аз, так как любой из членов xlt х2, *з поглощает конъюнкцию %1Х2*з- В некоторых типах микросхем структуры И—ИЛИ—НЕ предусмотрено увеличение (наращивание) числа секций И—ИЛИ при помощи специализированных микросхем — расширителей (экспандеров) по ИЛИ. Расширитель по ИЛИ представляет собой многоэмиттерный транзистор в сочетании с обычным транзистором, выходами которого служат открытые коллектор и эмиттер (рис. 5-20). Для подключения расширителя по ИЛИ основная микросхема И—ИЛИ—НЕ имёет специальные выводы от коллекторов и эмиттеров транзисторов — расщепителей фазы. К этим выводам можно подсоединять несколько расширителей. Каждый расширитель увеличивает задержку распростра- нения сигналов на 3—5 нс. Схемы других логических элементов: НЕ (К155ЛН1), ИЛИ—НЕ (К155ЛЕ1), ИЛИ (К155ЛЛ1) — построены по тому же принципу. Интересна микросхема К155ЛП5, содержащая в одном корпусе четыре элемента, реализующих операцию «исклю- Рис. 5-21. Условное изо- бражение микросхемы К155ЛП5 (четыре эле- мента «исключающее ИЛИ») Vn-1^ общ.~7 Рис. 5-22. Стру- ктура микро- схемы К155ЛП7 чающее ИЛИ» (рис. 5-21). Действие каждого из элементов описывается выражениями у = xLx2 V *i*2 ~ xi ® х2- (5-3) Из таблицы истинности и уравнения следует, что логи- ческий 0 на выходе существует, когда сигналы на обоих 4—468 49
входах одинаковы. Операция «исключающее ИЛИ» соот- ветствует арифметическому сложению двух двоичных чисел, если не учитывать единицу высшего разряда, возни- кающую в сумме 1 + 1 = 10. Отсюда второе название опера- ции — сложение по модулю два. Если на одном из входов элемента «исключающее ИЛИ», например xlf поддерживать^ высокое напряжение (логическая 1), то у= 1 -х2 V0-*2=*2 и элемент работает как инвертор; при логическом 0 на одном входе у = = 0-х2 VI *х2—х2 и элемент служит повторителем. Элементы «исключающее ИЛИ» используются в арифме- тических устройствах, в частности, для выявления нера- венства двух двоичных разрядов, для формирования и ге- нерации импульсных сигналов, в качестве удвоителей час- тоты, для определения фазового сдвига двух импульсных последовательностей. Микросхема К155ЛП7 — два элемента 2И — НЕ и два высокочастотных транзистора средней мощности (рис. 5-22) — позволяет выполнять операции, относящиеся к ана- логовой и к цифровой технике. Входные и выходные харак- теристики логических элементов — типовые для серий К155. Оба элемента имеют один общий вход. 5-6. Микросхемы с открытым коллектором Сложный инвертор благодаря малым выходным сопро- тивлениям в обоих выходных состояниях обладает хорошей нагрузочной способностью: к одному выходу в зависимо- сти от типа микросхемы можно подключать от 10 до 30 входов ТТЛ той же серии. Если же соединить между собой выходы разных микросхем, то, когда в одном элементе открытым окажется верхний, а в другом нижний транзис- тор, в цепи потечет ток, ограниченный только резистором Т?5 (см. рис. 5-2, п), опасный для выходных транзисторов. По этой причине соединять между собой выходы нельзя. Как исключение, допускается параллельное включение входов и выходов двух логических элементов из одного корпуса. Выходы некоторых микросхем выполнены так, что верх- ний выходной транзистор и относящиеся к нему элементы отсутствуют. Это так называемые элементы со свободным (открытым) коллектором (рис. 5-23). На выходе его фор- мируется только сигнал низкого уровня, поэтому для нор- 50
мальной работы выходного транзистора коллектор следует подключать к источнику питания через внешнюю нагрузку: резистор, элемент индикации, реле и т. п. Некоторые типы логических элементов 155-й серии с открытым коллекто- ром перечислены в табл. 5-3. Для выпуска таких мик- росхем есть по меньшей ме- ре две причины. Первая со- стоит в том, что выходной транзистор может быть ис- пользован для управления внешними устройствами, ко- торые к тому же могут ра- ботать от других источни- ков питания. Микросхема К155ЛА11, например, поз- Рис. 5-23. Принципиальная схема логического элемента ТТЛ с от- крытым коллектором воляет подводить к выход- ному транзистору до 30 В. Эти микросхемы легко так- же вводить в линейный (усилительный) режим. Другое применение подобных микросхем связано с вы- полнением логических операций. Логические элементы с открытым коллектором в отличие от сложных инверторов допускают параллельное подключение нескольких выходов к общей нагрузке (рис. 5-24). Объединение выходов назы- Таблица 5-3. Микросхемы 155-й серий с открытым коллектором Тип Краткая характеристика К155ЛН2 К155ЛНЗ 6 элементов НЕ 6 НЕ с повышенным коллекторным напря- жением К155ЛН4 К155ЛН5 6 буферных формирователей 6 НЕ с повышенным коллекторным напря- жением К155ЛА7 К155ЛА8 К155ЛА10 К155ЛА11 2Х4И—НЕ 4Х2И—НЕ ЗХЗИ—НЕ 4х2И—НЕ с повышенным коллекторным К155ЛА13 К155ЛА18 К155ЛИ5 К155ЛЛ2 напряжением 4Х2И—НЕ — буферные формирователи 2Х2И—НЕ ] 2х2И ? с мощным выходом 2Х2ИЛИ J 4* 51
вают монтажной (проводной) логикой. При таком соеди- нении, если на выходе одного или нескольких элементов будет низкий потенциал (логический 0 в положительной логике), то тот же потенциал окажется на выходе всей системы. Чтобы обеспе- чить логическую 1 на об- щем выходе, необходимо иметь логические 1 на всех выходах. Другими словами, в данном случае параллельным подключе- нием нескольких откры- тых коллекторов к общей нагрузке создается сис- тема, выполняющая ло- гическую операцию И (монтажное И). Дейст- Рис. 5-24. Псевдоэлемент «монтаж- ное И»: а — схема соединения; б — условное обозначение ментов производит операцию И вительно, ^вых “ УШ^-Уп- В свою очередь, каж- дый из логических эле- - НЕ: / ff f ff tff / ff У1 = ад; y2 = X2X2X2; yn = xnxn. Следовательно, выходная логическая функция системы ' ff f ff rrf f ff /Г* ЛК Лшх = ЗД • X2*2X2 • • • XnXn- (5-4) Имея дело с монтажной логикой, следует учитывать, что каждый компонент схемы утрачивает самостоятельность и действует как элемент общей системы. Графическое представление рассмотренной функции по- казано на рис. 5-24, б. Включение логических выходов на общую нагрузку (монтажная логика) условно изображает- ся в виде псевдоэлемента, подобного обычным комбинаци- онным логическим элементам. Чтобы подчеркнуть тот факт, что это не реальная микросхема, а способ соедине- ния выводов, к символу выполняемой операции в основном поле добавляют условный знак — ромб. К символам функ- ций соединяемых логических элементов добавляют знак & или 1 в соответствии с функцией псевдоэлемента. Поведение всей системы с учетом операций, выполняе- мых логическими элементами, можно представить, преоб- 52
разовав последнее выражение на основе закона Де Мор- гана: F = x\xi V *2*2*2 V... V x'n*n (5-5) или F = *1*1 У Х2Х2Х2 V... V *п*п- (5'6) Из последних выражений следует, что логические эле- менты с объединенными выходами функционируют подоб- но логическому элементу И—ИЛИ—НЕ, выполняя опера- цию ИЛИ—НЕ по отношению к входным переменным, свя- занным операциями И в каждом из этих логических элементов. Такое толкование послужило причиной наиме- нования «монтажное ИЛИ». Поскольку при описании и изображении логических схем всегда, когда это не огово- рено, подразумевается положительная логика, правильным будет обозначение по рис. 5-24, б и термин «монтажное И». Монтажная логика дает возможность в ряде случаев уменьшить и аппаратурные затраты. Для обеспечения запаса помехоустойчивости логические уровни элементов с открытыми коллекторами должны быть в тех же пределах, что и для приборов со сложным выхо- дом: U Lx ^2,4 В, U вых^0,4 В. Поскольку в данном слу- чае уровни выходных напряжений зависят от нагрузочных резисторов /?н, сопротивление последних не может быть взято произвольно. От этого сопротивления зависит также мощность, рассеиваемая на выходном транзисторе, задерж- ка сигналов в системе, а также нагрузочная способность. Оптимальные значения /?н лежат в пределах /?н.мин^7?н^ ^/?н.макс, которые зависят от серий используемых микро- схем, а также от числа объединенных выходов и входов. На рис. 5-25 в качестве примера показана подобная сис- тема. Сопротивление 7? н.макс находят из условия обеспече- ния U ВЫХ* р _________^вых____________ /г- 74 ^н.макс г. f Аоб.вых7ут.вых лоб.вх7вх где Коб.вых — число объединенных выходов; 7ут.вых — ток утечки на выходе; Коб.вх — число подключенных входов. Минимальное сопротивление 7?н.мин определяется выра- жением Р — ~~ ^вых ^н.мин “ г0 ___к гО ’ ^вых.макс ^об.вх'вх 53
здесь /вых—максимальный допустимый выходной ток ло- гического нуля одного элемента. Если допустить, что в системе, показанной на рис. 5-25, на выходе стоит элемент К155ЛА8 (/ут.вых=250 мкА; /вых МА)> а нагРУЗкой служат входы микросхем серии К155 ,(/вх==40 мкА; 7вХ=1,6 мА), то макс =-------^ 2’4-------г = 2,32 кОм; н.макс 4.250-10~G+3-40-10~6 ’ Янмин = -----------------ч = 410 ОМ. нмин 16> 10-3_ з. 1 >б. 10-3 Рис. 5-25. К расчету нагрузочного сопротивления: при выходных напря- жениях высокого уровня (а) и низкого уровня (б) Конкретные значения /?н выбирают из условия требуе- мого быстродействия при наименьшей потребляемой мощ- ности. Максимальное быстродействие достигается, когда /?н близко к минимальному значению. С повышением Ra увеличивается время заряда паразитных емкостей при вы- ходном напряжении высокого уровня, зато уменьшается потребление тока при низком уровне. 5-7, Логические элементы ТТЛ с тремя выходными состояниями Свойства и назначение устройств с тремя выходными состояниями было разобрано в § 3-2. На рис. 5-26 показан один из способов обеспечения трех состояний в микросхе- мах ТТЛ. Эта схема отличается от базовой наличием до- полнительных транзисторов VT1—VT3 и диода VD1. Когда 64
транзистор VT3 заперт, схема действует подобно обычному логическому элементу, поскольку диод VD1 смещен в об- ратном направлении. При открытом транзисторе VT3 диод VD1 также открыт и напряжение в точке А близко к нулю. Транзистор VT6 при этом заперт. Транзистор VT5 также Рис. 5-26. Принципиальная схема логического элемента ТТЛ с тремя выходными состояниями В таблице Z — высокоимпедаисное состояние, X — любое логическое состояние (О или 1) Входы Выход ^2 Xi 0 0 1 1 X 0 1 0 1 X 0 0 0 0 1 t 1 0 z будет закрыт, поскольку на эмиттере транзистора VT4, связанном с коллектором VT3, — логический 0. Следова- тельно, транзистор VT7 также будет заперт и выходной вывод окажется отсоединенным от входных цепей и от обеих шин питания. В этом состоянии микросхема потреб- ляет значительно меньшую мощность. 5-8. Неиспользуемые логические элементы ТТЛ Микросхемы, выполняющие простейшие операции (И, И—НЕ, ИЛИ, ИЛИ—НЕ и др.), обычно содержат в одном корпусе несколько независимых логических элементов, связанных только общим питанием. При составлении схе- мы дискретного устройства нередко случается, что отдель- ные логические элементы остаются свободными. Рекомендуется такие элементы включать так, чтобы их выходы имели высокий потенциал, для чего входы логиче- ских элементов И—НЕ и ИЛИ—НЕ соединяют с общей (земляной) шиной. В этом случае рассеиваемая мощность минимальна, а сами элементы можно использовать для создания логической 1 на входах других приборов. 55
5-9. Неиспользуемые входы ТТЛ Выше были рассмотрены логические обоснования спо- собов подключения свободных входов задействованных микросхем: эти входы следует либо соединять с работаю- щими, либо к ним надо подводить постоянные напряжения, соответствующие уровням логического 0 или 1 — в зависи- мости от условий. На практике с неиспользуемыми входами поступают следующим образом: 1) объединяют с используемым с учетом выполняемых данным входом функций, если это не ведет к превышению нагрузочной способности предшествующего каскада; 2) в тех случаях, когда на неиспользуемом входе дол- жен быть уровень логического 0, указанный вход просто соединяют с общей шиной питания; 3) для создания уровня логической 1 напряжение на входе должно находиться в пределах 2,4—3,6 В; непосред- ственное подключение входов ТТЛ к проводу питания Un недопустимо из-за большого входного тока /L. Логическую 1 на входах ТТЛ обеспечивают одним из следующих способов: 1) подключают к выходу свободного элемента, чаще всего И—НЕ, входы которого соединены с общей шиной ^генератор константы 1); максимальное число входов, подключаемых к элементу, определяется его нагрузочной способностью; 2) на неиспользуемые входы подают напряжение 2,4— 3,6 В от отдельного источника питания; 3) неиспользуемые входы подсоединяют к своему источ- нику питания (<7П) через ограничивающий резистор сопро- тивлением 1—2 кОм; к этому резистору допускается при- соединять до 20 входов микросхем ТТЛ серий К155 или 133; 4) неиспользуемые входы ТТЛ, на которых постоянно должна быть логическая 1, в крайнем случае можно остав- лять свободными: за счет токов утечки на них устанавли- вается нужное напряжение, но надо иметь в виду, что этот способ ведет к уменьшению быстродействия и помехо- устойчивости, особенно при большой частоте переключе- ний, так как свободные входы подвержены действию наво- док. Если у логического элемента И—ИЛИ—НЕ в секции И остаются лишние входы, их следует соединить с использу- 56
емыми входами той же секции. Если вся секция И не при- меняется, на всех ее входах должен быть уровень логичес- кого 0. Неиспользуемые входы для подключения расшири- телей по ИЛИ оставляют свободными. 5-10. Совместное применение разных серий ТТЛ В аппаратуре дискретного действия в пределах одного узла отдельные микросхемы могут работать с разными частотами. Примером могут служить асинхронные счетчи- ки — делители, входные триггеры которых переключаются с большой частотой, а каждый последующий — с частотой, вдвое меньшей. Поскольку входные и выходные электри- ческие уровни микросхем разных серий ТТЛ совпадают, с целью уменьшения общего потребления мощности приборы разных серий можно применять совместно. Так как в но- менклатуре каждой серии имеются микросхемы со специ- фическими функциональными свойствами, смешанное включение позволяет наиболее полно реализовать возмож- ности семейства в целом. Микросхемы, принадлежащие к разным сериям, непо- средственно согласуются между собой по электрическим уровням, однако следует учитывать особенности каждой серии. Допустимые коэффициенты нагрузки при совмест- ном сопряжении микросхем разных серий ТТЛ приведены в табл. 5-4. Они определяют число входов микросхем ТТЛ, которым можно нагружать выходы каждой серии. Таблица 5-4. Нагрузочная характеристика микросхем ТТЛ Нагружаемые серии Число входов подключаемых микросхем серий универ- сальных (133. К155) быстро- дейст- вующих (130, К131) микро- мощных (134 г КР134) Шотки (530, К531) маломощ- ных Шотки (533, Кэ55) Универсальные (133, 10 8 40 8 20 К.155) Быстродействующие 12 10 50 10 25 (130, К131) Микромощные (134, КР134) Шотки (530, К531) 2 1 20 1 10 12 10 100 10 50 Маломощные Шотки (533, К555) 5 4 40 4 20 57/
Превышение указанных значений не рекомендуется, так как напряжение на выходе нагружаемой схемы в состоянии UBbix может оказаться выше максимального допустимого. Микросхемы с повышенным и высоким быстродействи- ем имеют малое входное и выходное сопротивление и в моменты переключений создают кратковременные броски тока в цепи питания, которые могут явиться причинами помех. У быстродействующих микросхем на транзисторах Шотки (серий 530, К531) крутизна фронтов импульсов очень велика, и здесь следует считаться с возможностью высокочастотных наводок по сигнальным цепям, особенно при открытых входах, которые действуют подобно антен- нам. При сопряжении приборов упомянутых серий с менее быстродействующими, такими, как приборы серий КД55, 133, К555, 533, следует учитывать, что те более восприим- чивы к помехам по причине более высоких входных и вы- ходных сопротивлений. Применением очень коротких сигнальных концов, продуманным расположением шин пи- тания и заземления, а также использованием групповых емкостных фильтров в цепях питания можно обеспечить устойчивую работу. На каждой плате рекомендуется меж- ду шиной питания и общей шиной устанавливать I—2 электролитических конденсатора емкостью 4,7—10 мкФ, а также керамические конденсаторы емкостью 0,047— 0,47 мкФ на каждые 5—10 корпусов. Маломощные микросхемы с диодами Шотки особенно чувствительны к наводкам, и их по возможности следует отделять от других быстродействующих элементов. Здесь рекомендуется применять раздельное питание и заземле- ние; входные сигнальные линии маломощных серий также должны быть разнесены с выходными линиями быстродей- ствующих. Смешанное включение микросхем серии К155 (133) с К555 и 533-й сериями не накладывает таких жестких усло- вий, и компоновка их может быть выполнена менее тща- тельно. Переходные процессы здесь проявляются слабее и создают меньше помех. Однако и в этом случае следует учитывать правила проектирования высокочастотных сис- тем, особенно при работе со счетчиками, регистрами и дру- гими приборами, обладающими памятью.
5-11. Питание микросхем ПЛ Электрическое питание ТТЛ осуществляется напряжением 5 В±5 % (микросхемы общего применения) и 5 В± 10 % (специального назначе- ния). В установленные пределы входит и напряжение пульсаций, кото- рое не должно превышать 100 мВ. Микросхемы боятся перегрузок: да- же небольшое избыточное напряжение вызывает необратимый пробой. Как исключение, допускается кратковременное повышение напряжения питания до 7 В в течение 5 мс. В аппаратуре с сетевым питанием после выпрямителя обычно ставят стабилизатор напряжения. Коэффициент стабилизации может быть невысок, учитывая допуск по питанию. 5-12. Перспективы развития микросхем ТТЛ Микросхемы на основе транзисторно-транзисторной логики являют- ся в настоящее время самыми массовыми изделиями современной инте- гральной микросхемотехники. Судя по прогнозам, ведущая роль этого вида логики сохранится и в ближайшие годы. В будущем, по-видимому, это соотношение изменится в пользу микросхем КМОП-структуры. В последнее время достигнуты существенные успехи в совершенст- вовании микросхем ТТЛ, которое идет в направлении повышения быст- родействия, а также снижения потребляемой мощности и стоимости. Перспективны в этом отношении маломощные ТТЛШ-схемы, на базе которых уже сейчас созданы новые семейства микросхем с улучшенными параметрами. Одна из новых разработок — ALS (advanced lowpower Schottky) обладает сравнительно со стандартными маломощными ТТЛ —- схемами Шотки вдвое меньшей потребляемой мощностью и повышенным быстродействием (типичная задержка 4 нс на элемент). Стоимость этих приборов примерно равна стоимости функционально аналогичных при- боров маломощных серий ТТЛШ. В отличие от семейства ALS изделия семейства FAST (Fairchild advanced Schottky TTL) имеют на 50 % более высокое быстродействие, чем стандартные микросхемы ТТЛШ. Типичная задержка в схемах FAST составляет примерно 1,5 нс, при этом потребляемая ими мощность на 75 % меньше, чем у стандартных микросхем ТТЛШ. По разводке выводов они Полностью повторяют прототипы из числа ТТЛШ. Глава шестая ИНТЕГРАЛЬНЫЕ СХЕМЫ С КОМПЛЕМЕНТАРНЫМИ МОП-ТРАНЗИСТОРАМИ 6-1. МОП-транзисторы Большое распространение получили в последнее время интеграль- ные микросхемы на основе полевых транзисторов структуры металл— окисел—полупроводник (МОП-транзисторы). Принципиальные особен- ности транзисторов этого вида позволяют создавать элементы и целые 59
узлы цифровых устройств с малым потреблением мощности при высо- кой помехоустойчивости и нагрузочной способности (применительно к аналогичным элементам). Сравнительно с биполярными транзисторами они имеют меньшие размеры, что позволяет разместить на единице пло« щади кристалла большее число элементов при более простой техно- логии. Действие их основано на управлении рабочим током при помощи электрического поля, создаваемого входным напряжением, поэтому для полевых транзисторов характерно высокое входное сопротивление. Рабочий ток в полевых транзисторах в отличие от биполярных соз- дается носителями электрического заряда одного знака (электронами или дырками); по этому признаку приборы называют униполярными (от лат. unio — единый). В зависимости от того, какой род носителей заряда используется, различают транзисторы с каналами р- или п-типа. Основой МОП-транзисторов является кремниевая подложка с про- водимостью р- или n-типа. На подложке на малом расстоянии друг от друга созданы две области — истока и стока — с проводимостью, про- тивоположной проводимости материала подложки. Между истоком и стоком над поверхностью расположена металлическая пленка — затвор, изолированная от подложки тонким слоем диэлектрика — диоксида крем- ния SiO2; отсюда другие названия приборов этого класса: МДП-тран- зисторы, или транзисторы с изолированным затвором. Сопротивление слоя оксида весьма велико, 1012 Ом и выше, и в определенной области не ж зависит от полярности и значения приложенного напряжения. Вход- ной ток составляет примерно 10 нА с учетом поправки на поверхност- ный эффект; в наихудшем случае входной ток при комнатной темпера- туре не превышает 100 нА. Входное сопротивление таких транзисторов имеет практически чисто емкостный характер за счет паразитных емко- стей— внутренних и внешних (емкость монтажа). Участок подложки под затвором между истоком и стоком образует проводящий канал. МОП-транзисторы принято характеризовать видом проводящего канала. Транзистор с каналом n-типа выполняется на под- ложке с проводимостью p-типа и наоборот. Когда говорят о МОП-тран- зисторе n-типа, или, короче, n-МОП-транзисторе, подразумевают при- бор с каналом n-типа. В приборах с каналом n-типа носителями служат электроны, а с каналом р-типа — дырки. Работа МОП-транзистора ос- нована на изменении концентрации свободных носителей заряда в ка- нале под влиянием электрического поля, создаваемого напряжением, приложенным между затвором и истоком. Для этих приборов харак- терна взаимозаменяемость стока и истока, т. е. ток в канале может протекать в обоих направлениях в зависимости от полярности напря- жения, приложенного к каналу. В зависимости от устройства канала проводимости различают МОП-транзисторы со встроенным и индуцированным (наведенным) ка- налом. Это в равной мере относится к приборам р- и n-типа У тран- зисторов со встроенным каналом канал является элементом конструк- ции, а у приборов с индуцированным каналом канал, как таковой, от- сутствует: он наводится внешним напряжением. На рис. 6-1 показан МОП-транзистор с каналом n-типа. Легиро- ванные области истока и стока имеют проводимость, одинаковую с про- водимостью канала. Стрелки на условных графических обозначениях транзисторов отображают характер областей проводимости по обе сто- роны перехода канал — подложка или, другими словами, типы прово- димостей канала и подложки. Как и в случае диодов и биполярных транзисторов, стрелка указывает переход от области р к п. Встроенный 60
канал на схемах условно изображают сплошной линией, индуцирован- ный — штриховой. Линия затвора является продолжением линии истока. Напряжение питания подают на сток и исток. У транзисторов с ка- налом n-типа сток должен иметь положительный потенциал относитель- Рис. 6-1. Физическая структура МОП-транзисторов с каналом ц-типа: а — встроенный канал; б — индуцированный канал включении напряжение на Рис. 6-2. Стоко-затвор- ные характеристики МОП-транзисторов с ка- налом /г-типа / — встроенный канал; 2 — индуцированный канал но истока. Вывод подложки в большинстве случаев соединяют с ис- током. МОП-транзисторы со встроенным каналом находят применение в аналоговой технике. В дискретной технике употребляются МОП-транзи- сторы с индуцированным каналом. При их стоке должно быть одной полярности с напряжением на затворе, при котором об- разуется канал проводимости. Когда на затворе нулевое напряжение, ток в цепи сток — исток отсутствует, так как обе эти области электрически изолированы друг от друга. Когда к затвору транзистора с ка- налом п-типа приложено положительное напряжение, в слое полупроводника под- ложки под затвором происходит инверсия типа проводимости поверхностного слоя между истоком и стоком за счет концент- рации свободных электронов. С ростом положительного смещения на затворе наступает момент, когда концент- рация электронов превысит концентрацию дырок, и в материале подложки p-типа об- разуется тонкий инверсный слой /г-типа. Этот слой становится токопроводящим каналом между //-областями истока и стока. Канал p-типа в подложке с n-проводимостью под действием отри- цательного напряжения на затворе формируется сходным образом с той лишь разницей, что электроны и дырки меняются местами. МОП-тран- зисторы с наведенным каналом часто называют транзисторами с обога- щением. Напряжение затвор—исток, при котором возникает канал и в цепи сток—исток появляется ток, называется пороговым t/UOp (рис. 6-2). По- роговое напряжение лежит в пределах 1,5—3 В. 61
6-2. Микросхемы КМОП-структуры Некоторые серии микросхем выполнены на МОП-тран- зисторах одного типа проводимости (устройства р- или n-логики), однако достоинства их в полной мере раскрыва- ются при совместном включении в структурах с каналами противоположных типов проводимости. Подобные структу- ры называются комплементарными (взаимодополняющими) и обозначаются сокращенно КМОП (или КМДП), а уст- ройства на их основе — приборами КМОП-логики. Особен- ность конструкции приборов КМОП-структуры состоит в том, что транзисторы с каналами п- и р-типа выполнены на общей подложке (рис. 6-3). Особый р-карман служит "Urt Выход вход _____________. j Схеме/ защиты I п-нанальный j р-ханальный I транзистор I транзистор Рис. 6-3. Физическая структура полевых транзисторов КМОП (инвер- тор с входной защитной цепочкой) для электрической изоляции n-канального транзистора от подложки, имеющей тот же тип проводимости. Электриче- ские и временные параметры обоих транзисторов близки. На рисунке показана также схема защиты входов транзис- торов от перегрузок, о которой будет сказано ниже. Параметры микросхем КМОП-структуры близки к иде- альным: в статическом режиме они практически не потреб- ляют мощности, имеют очень большое входное и малое вы- ходное сопротивления, высокую помехозащищенность, боль- шую нагрузочную способность, довольно высокое быстро- действие, хорошую температурную стабильность. Выходной сигнал практически равен напряжению источника питания. Комплементарные структуры допускают высокую плот- 62
ность размещения элементов, что обеспечивает им преиму- щественное применение в больших интегральных схемах (БИС), представляющих собой законченные функциональ- ные блоки из тысяч элементов на одном кристалле полу- проводника. Современные микросхемы на КМОП-структу- рах устойчиво работают в широком диапазоне питающих напряжений, от 3 до 15 В, что позволяет питать их от раз- личных источников, а также сопрягать по входам и выхо- дам с микросхемами ТТЛ и операционными усилителями. Основной недостаток серийных микросхем КМОП- структуры сравнительно с ТТЛ — меньшее быстродействие {/вх5 МГц). Во многих случаях, когда этот параметр не играет решающей роли, например в устройствах про- мышленной автоматики, медицинской аппаратуре, конт- рольно-измерительных приборах, приборах измерения вре- мени, этим микросхемам отдается предпочтение. Сравнительно невысокое быстродействие не является принципиальным свойством КМОП-структур, это времен- ное явление, которое преодолевается по мере совершенст- вования конструкции микросхем и их технологии. Отечественной промышленностью налажено массовое производство нескольких серий интегральных схем КМОП- структуры: 164, К176, К561, 564, 764, 765, К188, К537, К572, К587. Первые пять серий из перечисленных содержат изде- лия различного функционального назначения: разнообраз- ные логические элементы, дешифраторы, преобразователи уровня, арифметические и арифметико-логические устройст- ва, мультиплексоры-демультиплексоры, триггеры, регистры, счетчики и др. Остальные серии — специализированные и охватывают микросхемы большой степени интеграции: за- поминающие устройства, аналого-цифровые и цифро-анало- говые преобразователи, элементы микропроцессорных на- боров [3, 9]. Далее будут рассматриваться изделия общего примене- ния, принадлежащие к сериям К176 (764), 564 (К561, 765), Микросхемы этих серий имеют много общего и допускают взаимное сопряжение по входам и выходам при питании одинаковым напряжением. У микросхем 564-й серии корпус металлокерамический с 14, 16 или 24 выводами (типа 401.14-5, 402.16-16 и 405.24-2), изделия серий К176 и К561 выполнены в пластмассовых корпусах типа 201.14-1, 201.14-2, 238.16-1, 238.16-2. Микросхемы 764 и 765-й серий представляют собой бескорпусные варианты микросхем cet рий К176 и 564 соответственно. 63
Приводим основные технические характеристики инте- гральных микросхем 564 (К561)-й серии: Напряжение питания Un, В................е . . 3—15 Мощность, потребляемая в статическом режиме, мкВт/корпус ... 0,1 при f=\ МГц, t/n=10 В, Снагр— 50 пФ, мВт 20 Допустимая мощность рассеяния, мВт/корпус . 500 Входное напряжение (амплитуда), В . . , , От —0,5 до Un +0,5 Помехоустойчивость по входам, В . , . . . . Не менее 0,3 (/п Выходное напряжение, В , ...... . < низкого уровня . . . . .......................Не более 0,05 высокого уровня.......................... . Не менее —0,05 Средняя задержка распространения сигнала на ОДИН ЛОГИЧеСКИЙ Элемент ПрИ Снагр =15 пФ, нс для Сп = 5 В................................. 60 для Un= 10 В............................. 20 Рабочая температура, °C серии 564 . '........................... От —60 до + 125 серии К561 ................................. От —40 до 4-85 Приборы серий 564, К561 и 765, способные работать в широком диапазоне питающих напряжений и обладающие более высоким быстродействием, являются в настоящее время наиболее перспективными, 6-3. Базовые элементы КМОП Базовыми элементами для различных функциональных узлов КМОП-структуры являются инвертор и двунаправ- ленный тактируемый ключ. Эти элементы состоят только из МОП-транзисторов с каналами обоих видов проводимо- сти и не содержат резисторов и конденсаторов. 6-4. Инвертор КМОП Простой инвертор состоит из двух встречно включен- ных МОП-транзисторов с индуцированными каналами р- и n-типа. Оба затвора соединены между собой и являются общим входом (рис. 6-4). Порядок включения транзисто- ров определяет вид рабочей логики. Поскольку транзисто- ры p-типа открываются при отрицательном напряжении смещения затвора относительно истока, а транзисторы п-типа—соответственно при положительном напряжении на затворе, для получения положительной логики исток тран- зистора с каналом /г-типа подключен к минусу источника 64
питания (общая шина), а исток с каналом р-типа— к его плюсу. Общая точка стоков обоих транзисторов служит выходом. Подложка каждого транзистора электрически соединена со своим истоком, благодаря чему р—п-переходы па границе канала и подложки оказываются смещенными в обратном направлении, обеспечивая надежную изоляцию +Un Вход п- подложка 'Схема защиты п-подложка n-nodooWKCL 2^vunS 22________ Выход Рис. 6-4. Принципиальная схема инвертора КМОП-структуры VT1 — р-канальный транзистор; VT2 — «-канальный транзистор этих областей. Все элементы схемы изготавливаются в од- ном технологическом процессе. Когда на входе инвертора действует сигнал низкого уровня Е7вХ, можно считать, что затвор транзистора VT2 (n-типа) соединен с истоком, канал отсутствует и транзис- тор заперт. В это время затвор транзистора VT1 (р-типа) имеет по отношению к своему истоку отрицательный потен- циал и транзистор открыт. На выходе, следовательно, су- ществует напряжение высокого уровня U вых. При высоком входном напряжении — наоборот. Схема, таким образом, обращает (инвертирует) входные сигналы. Поскольку в каждом состоянии один из транзисторов заперт, а входное сопротивление следующего каскада очень велико, сквозной ток в цепи питания отсутствует и стати- ческая мощность, потребляемая от источника питания, нич- тожно мала, определяется только токами утечки. Токи уте- чек транзисторов не превышают долей микроампера при комнатной температуре, и поэтому выходные уровни i/вых ~ а {/Lx ~0 и сигнал на выходе практически ра- вен ип. Передаточные характеристики инвертора КМОП для 5—468 65
трех различных напряжений питания показаны на рис. 6-5. Из характеристик видно, что чувствительность к запи- рающим сигналам примерно одинакова и близка к 17п/2. Из характеристик следует также, что параметры переклю- чения КМОП-схем обладают УюхЛ Рис. 6-5. Передаточные характеристи- ки простого инвертора КМОП-струк- туры исключительно высокой тем- пературной стабильно- стью: колебания темпе- ратуры среды в пределах от —55 до +125°C изме- няют отдельные участки передаточной характери- стики не более чем на 5%. В тех же темпера- турных условиях переме- щения передаточных ха- рактеристик микросхем ТТЛ достигают 40%. Буферный выход. Пу- тем подключения к выхо- s ду инвертора дополни- тельных — одного или двух — инверторов мож- но улучшить переключа- тельные характеристики устройств КМОП (рис. 6-6). Здесь, как и при по- следовательном включении элементов ТТЛ, повышение крутизны переходного (вертикального) участка характери- ^ВЫХ’ скв стики и изломы на переходах от горизонтальных участков к вертикальному обеспечиваются за счет значительного усиления сигналов. Микросхемы с буферными выходами обладают рядом преимуществ. Большое усиление позволяет формировать импульсы с крутым фронтом независимо от формы вход- ных импульсов, чем исключается постепенное ухудшение импульсных характеристик системы сигналами со сравни- тельно пологим фронтом. При длительности фронта входно- го сигнала 0,4 мкс и больше время переключения обычного инвертора возрастает, а инвертора с буферным выходом сохраняется неизменным. Улучшаются также помехоустой- чивость и развязка входных и выходных цепей. В микросхемах с буферными выходами транзисторы, выполняющие логические функции,— маломощные, а вы- ходные транзисторы обладают повышенной мощностью. Со- 66
противления каналов МОП-транзисторов, входящих в типо- вые микросхемы, имеют следующие значения: Напряжение питания, В.....................5 15 Сопротивление канала, кОм при буферном каскаде 1,5 0,5 без буферного каскада . . , .... 2,5 0,75 Эти данные свидетельствуют, что выходные сопротив- ления инверторов КМОП довольно велики. По этой при- чине в схему не вводят токоограничивающих ре- зисторов, как это имеет место в выходных каска- дах ТТЛ. Следует, однако, учи- тывать, что в схемах с буферным выходом вслед- ствие очень крутых фрон- тов сигналов в некоторых случаях, например в им- пульсных устройствах или в системах с длинными соединительными прово- дами, за счет ударного возбуждения могут воз- никать непредвиденные затухающие колебания в колебательном контуре, образованном распреде- ленной индуктивностью проводников и паразит- ными емкостями. В настоящее время выпускаются микросхемы как с простыми, так и с буферными выходными каскадами. Если по функ- циональным свойствам а) Ж т J ft) в и Uвых Рис. 6-6. Принципиальная схема ин- вертора КМОП с буферным выхо- дом (а) и передаточные характери- стики инвертора (б) В Схеме МОЖНО ИСПОЛЬЗО- / — с выходным буферным каскадом; 2— вать Приборы С Просты- без буферного каскада ми и буферными выхода- ми, предпочтение следует отдавать буферным структурам. Инверторы КМОП с тремя выходными состояниями представляют собой разновидность обычных инверторов. Они имеют дополнительные ключевые транзисторы, управ- 5* 67
ление которыми осуществляется по независимой цепи (входы EZ и EZ на рис. 6-7). Если оба этих ключа откры- ты, инвертор действует подобно обычному. Когда ключи закрыты, питание прекращается и выходной вывод приоб- ретает очень большое сопротивление по отношению к обе- им шинам питания. Такой инвертор, следовательно, пред- ставляет собой устройст- Рис. 6-7. Схема инвертора КМОП с тремя выходными состояниями Вход EZ Ё2 Выход 0 7 .0 1 0 0 1 1 1 1 0 0 Z ' Z 1 0 дом последующего каскада, во с тремя выходными состояниями, в функцио- нальном отношении и по применению подоб- ное описанным ранее при- борам ТТЛ. Они исполь- зуются в качестве само- стоятельных элементов, как, например, в микро- схеме 564ЛН1 или в сос- таве некоторых типов ло- гических элементов, триг- геров, регистров сдвига и т. п. Если к шине, соеди- няющей выход подоб- ного инвертора со вхо- подключить конденсатор, то при третьем выходном состоянии разряд конденса- тора будет продолжительным вследствие высоких сопро- тивлений выхода и входа транзисторов. Это свойство может быть использовано для построения оперативных запо- минающих устройств, ждущих мультивибраторов, а также реле времени с большой выдержкой. 6-5. Защитная цепочка Затвор МОП-транзистора и подложка, разделенные слоем диэлектрика, образуют конденсатор. Емкость этого конденсатора невелика, около 5 пФ, а сопротивление утеч- ки огромно, примерно 1012 Ом, что создает благоприятные условия для накапливания статических зарядов. Слой ди- электрика под затвором имеет толщину 70—100 нм, и его электрическая прочность не превышает 150—200 В. На теле человека и на оборудовании за счет электриза- ции могут возникать заряды статического электричества с потенциалом в несколько киловольт. Такие заряды, даже 68
малой энергии, попав на затвор, способны вызвать необра- тимый пробой в слое диэлектрика. Для защиты транзисторов от повреждения высоким на- пряжением каждый вход микросхем КМОП снабжают ди- одно-резисторной охранной цепью. Эти цепи являются не- отъемлемой частью микросхемы и изготавливаются в одном технологическом процессе. Роль диодов выполняют тран- зисторы с объединенными затвором и стоком. На рис. 6-3 и 6-4 помимо собственно инвертора показа- на также схема защиты входов. Эта цепь состоит из резис- тора сопротивлением 0,5—1,5 кОм и диодов, которые замыкают повышенные входные напряжения либо на источ- ник питания Un, либо на общую шину. Входной диод пред- ставляет собой резисторно-диодную структуру с распреде- ленными параметрами, которая по отношению к выводу Un подобна двум диодам. Резистор R и входная емкость транзистора образуют /?С-цепочку, создающую временную задержку (6—7 нс) для отпирания диодов. В зависимости от значения и полярности перегрузочного напряжения диоды либо проводят в прямом направлении (^д.пр=0,7-т-0,8 В), либо оказываются в режиме лавинно- го пробоя, который наступает при обратном напряжении 30—35 В. Лавинный пробой диодов имеет обратимый ха- рактер и на работоспособности микросхем не отражается. Защитную цепочку на принципиальных схемах обычно не изображают. В нормальных условиях работы микросхемы, когда ам- плитуда входного напряжения не выходит за пределы —0,7 t/n + 0,7 В, отпирания входных диодов не происходит. Если входное напряжение выходит за указанные преде- лы и внутреннее сопротивление источника напряжения ма- ло, следует также считаться с опасностью повреждения за- щитной цепочки чрезмерным входным током. Предельный допустимый ток входных диодов /д max =Ю мА, однако для обеспечения достаточной надежности его следует ограни- чивать значением 1—2 мА. Ограничение входного тока вы- полняется добавлением внешнего резистора к нужному вхо- ду. Минимальное сопротивление этого резистора находится из условия ограничения входного тока наибольшим допус- тимым значением, а максимальное обусловливается пре- дельной постоянной времени входной цепочки т=(/?д + +/?)СВХ, при которой еще обеспечивается требуемое быст- родействие. 69
Некоторые специализированные микросхемы, например 564ЛН2 и 564ПУ4, имеют схему защиты, допускающую превышение входных уровней над напряжением источника питания. В отличие от диодов, специально вводимых в схему для защиты входов от пробоя, существование диодов на выхо- де инвертора (см. рис. 6-4) обусловлено конструкцией транзисторов микросхемы. Эти диоды — не самостоятель- ные компоненты, а р—n-переходы, которые обеспечивают взаимную изоляцию областей с разными типами проводи- мости: сток р-канального транзистора изолируется от под- ложки, сток /г-канального транзистора — от области р-типа и подложка — от области p-типа. Эти диоды также долж- ны быть смещены в обратном направлении, что выполняет- ся, если выходное напряжение находится в границах от —(7П до +t/n. Охранные диоды вместе с выходными образуют выпря- мительный мост, в диагонали которого находится источник питания. Очевидно, что все диоды будут заперты и микро- схема будет нормально работать, пока напряжение между входом и выходом не перестанет удовлетворять условию I UВХ-UВЫХ I Uп + ^д.пр« Существует еще одна причина, по которой следует опа- саться перегрузок. Как следует из физической структуры инвертора КМОП (см. рис. 6-3), р — n-переходы на границах об- ластей образуют паразитные би- полярные транзисторы. Рис. 6-8 поясняет это положение. Бипо- лярный транзистор п — р — п со- стоит из области истока МОП- транзистора n-типа, подложки p-типа и подложки n-типа. Про- Рис. 6-8. Паразитные бипо- лярные транзисторы, обра- зованные р—«-переходами на границах областей исхождение р — п — р-транзисто- ра аналогично. Оба паразитных транзистора включены так, что образуют структуру, подобную тиристору, включенному между шинами питания. Для ее ак- тивизации достаточно короткого импульса на любую ба- зу. Сравнительно низкие объемные сопротивления обеих подложек (Rn и Rp) шунтируют эмиттерные переходы, бла- годаря чему для запуска такой системы требуется доста- точно большой ток. При нормальной работе инвертора та- 70
кие токи не возникают и паразитный тиристор всегда за- перт. Опасность его возбуждения, однако, следует иметь в виду. В этом случае происходит замыкание шины питания и общей шины, управление по входу прекращается и в ре- зультате большой мощности, рассеиваемой на микросхеме, возможно ее повреждение. Единственный способ прекра- тить ток состоит в отключении питания. Для предотвращения нежелательных явлений напряже- ние питания следует всегда подавать раньше любых вход- ных сигналов. Особенно это важно в тех случаях, когда сиг- налы на вход должны поступать от импульсного генерато- ра с малым выходным сопротивлением. Выключение аппаратуры следует выполнять в обратном порядке. 6-6. Двунаправленный ключ Двунаправленный ключ, или, как его еще называют, двунаправленный переключатель, представляет собой спе- цифический узел из КМОП-транзисторов и не имеет функ- циональных аналогов среди микросхем других видов логики. Двунаправленный ключ можно уподобить реле, управ- ление которым осуществляется без затрат мощности. На- ряду с инверторами двунаправленные ключи находят при- менение во многих функциональных устройствах не только дискретной, но и аналоговой техники. Они производятся как в виде самостоятельных микросхем, так и в составе различных изделий. Двунаправленный ключ (рис. 6-9) состоит из двух МОП-транзисторов с каналами разных типов проводимое’ ти. Истоки (стоки) и стоки (истоки) обоих приборов соеди- нены и выведены наружу. Управление осуществляется двумя взаимоинверсными сигналами V и V, которые поступа- Рис. 6-9. Двунаправленный ключ: а — принципиальная схема; б — схема замещения R пр —- сопротивление ключа 71
ют на затворы транзисторов. Питающее напряжение пода- ется на выводы подложек: +Un для р-канального транзис- тора и —</п (общая точка) —для /г-канального. Оба транзистора открыты, когда потенциал затвора транзистора /г-типа равен или близок к +(7П и одновремен- но потенциал затвора р-канального транзистора равен или близок к —Un- Проводящие каналы обоих транзис- торов имеют небольшое сопротивление (100—1000 Ом) и обладают двусторонней проводимостью между точками А и Б. Двусторонняя проводимость обеспечивается благодаря тому, что МОП-транзисторы сохраняют работоспособность, когда истоки и стоки меняют местами. Параллельное вклю- чение транзисторов уменьшает общее сопротивление. Коммутируемое напряжение, прилагаемое к выводам х и р, всегда должно иметь положительный потенциал отно- сительно подложки /г-канального транзистора (т. е. отно- сительно шины —Un) и отрицательный потенциал по отно- шению к подложке р-канального транзистора. Когда уп- равляющие напряжения на затворах обоих транзисторов меняют свои значения, транзисторы запираются и сопро- тивление между выводами х и у в это время превосходит 109 Ом. Благодаря параллельному соединению двух ключей с каналами разных типов проводимости коммутируемые сиг- налы не зависят от порогов отпирания ключей и могут из- меняться в пределах напряжения питания. Результирую- щее сопротивление проводящих каналов обоих транзисторов в открытом состоянии 7?Пр определяется входным на- пряжением, разностью потенциалов между обеими подлож- ками (т. е. напряжением питания) и сопротивлением на- грузки. Сопротивление каналов имеет активный характер и линейно в рабочем диапазоне входных напряжений. Реак- тивные составляющие не проявляются вплоть до несколь- ких мегагерц. По этим причинам двунаправленные ключи используют для коммутации как дискретных, так и анало- говых сигналов. На рис. 6-10 представлена зависимость сопротивления ключа в открытом состоянии от входного напряжения [19]. Когда входное напряжение равно +<7П или близко к нему, сопротивление канала транзистора p-типа мало. В это время /г-канальный транзистор заперт, поскольку для него разность потенциалов между затвором и истоком или сто- ком меньше порога отпирания. Когда входной сигнал ра- вен — [уп или близок к нему, проводит /i-канальный тран- 72
зистор, а р-канальный заперт. При промежуточных значе- ниях входных сигналов оба проходных транзистора частично открыты. Кривая 3, характеризующая общее сопротив- ление, есть результат параллельного соединения сопротив- лений каналов обоих транзисторов. Рис. 6-10. Зависимость сопротивления открытого двунаправленного ключа от входного напряжения / ~ р-канальный транзистор; 2 и 4 — n-канальный транзистор по схеме 6-9 и 6-11 соответственно; 3 и 5 — результирующие кривые для тех же схем Большая крутизна кривой 2 для n-канального транзит тора обусловлена тем, что его канал обладает повышенной чувствительностью к обеднению подложки. На рис, 6-11 Рис. 6-11. Принципи- альная схема усовер- шенствованного дву- направленного ключа КМОП Рис. 6-12. Двунаправленный ключ с управ- ляющим инвертором: а — принципиальная схема; б — условное изображение 73
показана усовершенствованная схема двунаправленного ключа. Дополнительный транзистор управляет смещением подложки п-канального прибора. В этом случае запирание /г-канального транзистора задерживается и рост сопротив- ления замедляется (кривая 4 на рис. 6-10). Результирую- щая кривая (5) оказывается в итоге более сглаженной. Взаимоинверсные сигналы на затворы проходных тран- зисторов поступают от инвертора (рис. 6-12), что позволяет обходиться одним управляющим сигналом. В таком соче- тании ключ и инвертор используют во многих микросхемах средней и большой степени интеграции. Они соединяются так, чтобы при высоком уровне напряжения на затворе ин- вертора VT1, VT2 (f/вх) транзисторы ключа VT3, VT4 бы- ли открыты, а при низком (UQSX)— заперты. Действующими стандартами условное изображение дву- направленного ключа не регламентировано. Обычно его по- казывают так, как представлено на рис. 6-12, б. Ь-7. Основные характеристики микросхем КМОП-структуры Конструктивное исполнение МОП-транзисторов и спо- соб их соединения в комплементарные пары обусловлива- ют специфические характеристики этого семейства микро- схем. Данные, которые приведены ниже, относятся к типо- вым приборам: инверторам, логическим элементам и т. п. Для микросхем средней, и особенно большой, степени ин- теграции такие параметры, как быстродействие, потребляе- мая мощность и некоторые другие, будут, естественно, ины- ми. Реальные их значения для каждого конкретного типа приведены в справочниках. Быстродействие. Временные характеристики микросхем КМОП зависят от сложности устройства, напряжения пи- тания, емкости нагрузки и температуры кристалла. В ем- кость нагрузки входит выходная емкость данной микросхе- мы, емкость монтажа и входные емкости всех последующих микросхем. Максимальное быстродействие определяет- ся в первую очередь временем перезаряда паразитных ем- костей. Изменение напряжения питания от 5 до 10 В увеличива- ет быстродействие более чем вдвое за счет уменьшения со- противления каналов проводимости. Дальнейшее повыше- ние питающего напряжения отражается на быстродействии 74
в меньшей мере. При определенном напряжении питания и малых емкостях нагрузки (до 15—20 пФ) время нараста- ния, спада, включения и выключения приблизительно оди- наково и возрастает в разной степени при больших емкос- тях. Табл. 6-1 характеризует примерные задержки для простых логических элементов КМОП (НЕ, И—НЕ, ИЛИ—НЕ) с безбуферными выходами. С ростом темпера- туры выше 25 °C задержка и время переключения возрас- тают примерно на 0,3 %/К. Таблица 6-1 Вид задержки уп=5 в 1 1/п=10 в I 1 уп=15 В Задержка, нс, при емкости на грузки (пФ) 15 1 50 100 | 15 50 100 15 50 100 Распространения 60 120 2С0 20 40 65 10 25 40 /зд Р ср Включения 60 130 220 30 60 НО 20 40 70 Выключения /2;1 60 220 320 30 90 170 20 60 120 Микросхемы с буферными выходами из-за наличия до- полнительных каскадов имеют сравнительно с безбуферны- ми большие задержки, однако увеличение относительно не- велико благодаря меньшему сопротивлению канала буфер- ного каскада [19, 24]. В информационных материалах на КМОП-прйборы све- дения обычно даются для t/n = 5, 10 и 15 В, емкости на- грузки 50 пФ и температуры воздуха 25 °C. Помехоустойчивость. Микросхемы КМОП-структуры об- ладают сравнительно с другими видами логик лучшей по- мехоустойчивостью, как статической, так и динамической. Большой запас помехоустойчивости обеспечивается тем, что входное напряжение, при котором происходит переклю- чение, примерно равно 0,5 С/п, а также тем, что мало паде- ние напряжения на выходных транзисторах, благодаря че- му а [/^0. Высокая динамическая помехо- устойчивость объясняется относительно невысоким быстродействием устройств КМОП: на импульсы помехи короче задержки распространения схема не реагирует. Поскольку микросхемы КМОП-структуры допускают работу в широком диапазоне питающих напряжений, их помехоустойчивость характеризуют в долях (процентах) 75
напряжения питания. Из передаточных характеристик (см. рис. 6-5, 6-6), например, для Un —10 В следует, что поме- хоустойчивость для открывающего сигнала составляет ^ом =|0—5,5| =5,5 В, а для запирающего С7пом =10— —5,5=4,5 В, т. е. помехоустойчивость для обоих сигналов приблизительно одинакова и близка к 50 % Un. Пропорци- ональность сохраняется и для других напряжений питания. Учитывая возможный технологический разброс в пара- метрах отдельных микросхем, а также наличие плавных переходных участков на характеристиках безбуферных ин- верторов, заводы-изготовители дают гарантированные зна- чения напряжений переключения с запасом, исходя из вели- чины 0,3£7п (рис. 6-13). Поля допусков выходных и входных Рис. 6-13. Гарантированные зна- чения помехоустойчивости микро- схем КМОП Рис. 6-14. Поля допусков вы- ходных и входных логических уровней микросхем КМОП tfl- — гарантированный запас по- мехоустойчивости логической 1, 17° — логического 0 пом напряжений микросхем КМОП-структуры показаны на рис. 6-14. Рассмотренные условия помехоустойчивости относят- ся ко входу микросхемы. Устойчивость к помехам, которые могут возникнуть в шине питания и общей шине, соответствует тем же величи- нам из-за близости выходных напряжений к напряжениям на указанных шинах. Отметим, что приборы КМОП прояв- ляют чувствительность к отрицательным помехам в шине питания и положительным в общей шине. Динамическую 76
помехоустойчивость микросхем разных типов харак- теризует рис. 6-15 [25]. Благодаря высокой помехоустойчивости микросхемы КМОП-структуры удобно применять в системах, имеющих длинные линии связи, а также при скученном монтаже в ус- ловиях значительных перекрестных наводок. Влияние температуры. Температура микросхемы КМОП, как и любого другого полупроводникового прибора, Рис. 6-15. Динамическая помехоустойчивость микросхем разных типов: а — для положительных импульсов; б — для отрицательных импульсов / — высокопороговая логика; 2, 3, 4 — КМОП, соответственно при £7П=14 В, =10 В, В; 5 —ДТЛ и ТТЛ влияет на ее характеристики. Колебания температуры в ди- апазоне от —55 до +125 °C влияют на передаточные харак- теристики весьма мало (см. рис. 6-5). В подобных же усло- виях пороговое напряжение биполярных приборов может измениться на 40 %. Воздействие температуры на другие рабочие параметры показано на рис. 6-16 [19]. Токи утечки соответствуют обычным характеристикам утечки кремниевого диода, поскольку они протекают через обратно смещенный р—n-переход. Ток утечки примерно уд- ваивается с ростом температуры на каждые 11 °C. Благодаря малой подверженности характеристик прибо- ров КМОП действию температуры различные импульсные устройства на их основе обладают высокой температурной стабильностью временных параметров. Выходной ток. Допустимые выходные токи / ВЫХ И / вых невелики и для микросхем общего назначения (логические элементы, триггеры и т. п.) не превышают 1 мА. Каждому из двух выходных состояний обычно соответствует свой ток. Для инверторов с повышенной нагрузочной способностью 77
г(например, 564ЛН2), а также микросхем, предназначенных для работы с другими видами логик (564ПУ4), допустимый выходной ток составляет несколько миллиампер. В тех случаях, когда требуется получить сравнительно большой выходной ток, можно применять параллельное со- единение нескольких каскадов. Для этой цели пригодны ин- Рис. 6-16. Влияние темпера- туры на некоторые характе- ристики инвертора КМОП (приведено к 25 °C) /- 1° , 71 ,7 ; 2 —7 j > ВЫХ ВЫХ СКВ зд.р /0,1 Л,О зд ’ зд Рис. 6-17. Зависимость мощно- сти потребления инверторов разных типов от частоты пере- ключения 7 — ТТЛШ; 2 — ТТЛ универсаль- ная; 3 — ТТЛШ маломощная; 4, 5, 6—КМОП, соответственно при Пп=15 В, 77п-1О В, Пп=5 В верторы либо логические элементы из одного корпуса, по- скольку они имеют близкие характеристики. Желательно также, чтобы входные сигналы имели большую крутизну с целью предупреждения сквозного тока через транзисторы. Потребляемая мощность. В статическом состоянии мощность, потребляемая микросхемами КМОП, обусловле- на только токами утечки через р—n-переходы, смещенные в обратном направлении. Этот ток в обычных температур- ных условиях не превышает сотни наноампер, и обусловлен- ное им потребление мощности ничтожно. Микросхемы КМОП-структуры, как уже отмечалось, потребляют мощность только в динамическом режиме, в моменты переключений. Динамическая мощность опреде- ляется двумя составляющими. Первая обусловлена сквоз- ными импульсами тока, когда входное напряжение нахо- дится в узком интервале между значениями U пор и U\op и оба транзистора частично открыты. При этом в цепи пита- 78
ния протекают импульсы тока, которые могут достигать за- метных величин, особенно при повышенных напряжениях питания. Поскольку в дискретных устройствах крутизна фронта импульсов велика, рассеивание мощности на тран- зисторах протекает в течение очень короткого времени и среднее значение этой составляющей обычно мало. Вторая составляющая динамической мощности связана с периодическим перезарядом паразитных емкостей: внут- ренних и монтажа. Эта составляющая в основном и опре- деляет мощность, потребляемую микросхемой КМОП при работе на высоких частотах. Как известно, энергия заряда (и разряда) конденсатора A = CU2n /2 и не зависит от со- противления, по которому протекает ток. Следовательно, в динамическом режиме мощность, расходуемая на переза- ряды, Рпот = fU2 [Свых + краз (Свх + смонт)1, (6-1) где f — частота переключений; Un — напряжение источни- ка питания; СВЫх, Свх, СМОНт — выходная емкость предыду- щего каскада, входная — последующего и емкость монтажа; Краз — коэффициент разветвления (число входов нагру- зок). Для приблизительных подсчетов, когда неизвестны точ- ные значения емкостей, можно принимать СВых=15 пФ, а С*вх“б пФ. На высоких частотах мощность, потребляемая микросхе- мами КМОП, становится соизмеримой с потреблением при- боров других видов логики (рис. 6-17). 6-8. Логические элементы КМОП На основе инверторов КМОП реализуются многие функ- циональные логические схемы. Для организации логичес- ких элементов вида И—НЕ (И) либо ИЛИ—НЕ (ИЛИ) транзисторы одного типа соединяются параллельно, а дру- гого — последовательно. Особенностью логических элемен- тов является наличие двух ярусов транзисторов относи- тельно выходного вывода. Логическая функция, выполняе- мая всей схемой, определяется транзисторами нижнего яру- са. Для реализации операции И—НЕ в положительной логике транзисторы с n-каналом включаются последова- тельно друг с другом, с р-каналом — параллельно, а для операции ИЛИ—НЕ — наоборот, 79
На рис. 6-18 изображена принципиальная схема двух- входового логического элемента И—НЕ; на КМОП-струк- турах (входные охранные цепочки не показаны) на каждый вход требуется два транзистора. Выходное напряжение низкого уровня ^вЫХ обеспечивается сигналами высокого уровня U1^ на обоих входах. При этом оба и-канальных транзистора будут открыты, а р-канальные—заперты. Если Рис. 6-19. Принципиальная схе- ма двухвходового логического КМОП-элемента ИЛИ—НЕ Рис. 6-18. Принципиальная схема двухвходового логического КМОП- элемента И—НЕ хотя бы на одном входе окажется сигнал низкого уровня ^вх один из параллельно включенных р-канальных транзи- сторов откроется, а спаренный с ним n-канальный транзи- стор запрется и на выходе элемента образуется высокий уровень напряжения U ВЫх. Подобным же образом работает логический элемент ИЛИ—НЕ (рис. 6-19). Когда на обоих входах присутствуют сигналы низкого уровня £7 оба р-канальных транзистора открыты, а п-канальные — закрыты. Если на один из вхо- дов поступает сигнал высокого уровня t/*x, соответствую- щий n-канальный транзистор откроется, парный с ним, один из последовательно включенных р-канальных транзи- сторов запрется, и на выходе схемы появится низкое на- г г О пряжение и ВЫх. Логические элементы И—НЕ, ИЛИ—НЕ с большим чи- слом входов организованы подобным же образом. В но- менклатуре микросхем КМОП, которые выпускаются про- 80
мышленностью, есть логические элементы И—НЕ и ИЛИ- НЕ, имеющие два, три или четыре входа. Принципиальные схемы более сложных в функциональ- ном отношении устройств КМОП содержат десятки и сот- ни транзисторов и по этой причине не приводятся. Увеличить число входных переменных можно описанным выше путем с помощью дополнительных логических эле- Un~1^ общ.~7 Входы Выход у Xi 0 0 Z 1* 0 1 Z /* 1 0 Z 7* 1 1 0 0 Рис. 6-20. Логический элемент 564ЛА10: а—схема; б—таблица истин- ности одного элемента В таблице Z — высокоимпедансное состояние при открытом выходе; 1* — состоя- ние выхода при включении резистора между стоком и шиной питания ментов, принадлежащих к той же серии микросем. Возмож- но также применение монтажной логики. Поскольку в со- ставе изделий КМОП есть логический элемент 564ЛА10 (2x2 И—НЕ) с открытыми стоками (рис. 6-20), его можно использовать подобно микросхемам ТТЛ. Однако, ввиду того что число входов у него невелико, монтажную логику можно выполнять иначе, с помощью обычных элементов И— НЕ, ИЛИ—НЕ. На рис. 6-21, а показан способ получения многовходового элемента И—НЕ путем подключения к стандартным логическим элементам И—НЕ диодной схемы ИЛИ. Система реализует, следовательно, функцию у = хгх2... V = XjX2...xn. Схема 6-21, б дает пример многовходового элемента ИЛИ—НЕ из типовых логических элементов ИЛИ—НЕ и диодной схемы И: у = ^V^V.-.V^ xk\J...\Jxn = х1\/х2\/...\/хп. Микросхем и диодов может быть, естественно, и более двух. Для схемы на рис. 6-21, а выходное напряжение высо- 6—468 81
кого уровня будет на 0,5—0,8 В ниже, чем [/*ых логических элементов за счет падения напряжения на диодах, а в схе- ме на рис. 6-21, б по той же причине напряжение низкого уровня на выходе окажется на столько же выше. При ма- лых напряжениях питания следует поэтому учитывать сни- Рис. 6-21. Выполнение монтажной логики с внешними диодами: а — мно- говходовый элемент И—НЕ; б — элемент ИЛИ—НЕ DU1 жение запаса помехоустойчивости. Сопротивление резисто- ра R выбирают, исходя из условий надежного отпирания диодов, максимальной токовой нагрузки выходов и быст- родействия. Микросхема 564ЛН1 содержит в одном корпусе шесть мощных инверторов, каждый из которых может иметь три выходных состояния: t/°bIX , U^ux и «отключено». Помимо шести входов (%i—х6) и шести выходов (z/i—z/6) имеются два дополнительных приоритетных входа V и £Z, сигналы на которых воздействуют на все инверторы (рис. 6-22). Микросхема имеет малое выходное сопротивление (#вых^200 Ом) и способна развивать сравнительно боль- шие токи: / вых шах == 5,3 мА; / вых max = 0,5 мА при Uп :=: 1 0 В. При напряжении питания (7П = 5 В микросхема может быть использована для согласования маломощных элементов КМОП с ТТЛ-элементами. Как следует из таблицы истин- ности, в состояние «отключено», при котором выходное со- противление всех инверторов превышает 1010 Ом, микросхе- ма приходит при поступлении на вход EZ сигнала Вход V служит входом запрета: по сигналу на этом входе на всех выходах будет низкий уровень напряжения £/° . вых • 62
Микросхема К176ЛП1 представляет собой сборку из двух комплементарных пар МОП-транзисторов и инвертора, связанных общим питанием (рис. 6-23). Она обладает уни- версальными возможностями и в зависимости от соединения внешних выводов между собой мо- жет исполнять различные функции. Самостоятельные выводы от исто- ков и стоков расширяют сферу применения микросхемы за счет по- следовательного включения отдель- ных транзисторов, а также исполь- зования их в нетиповых режимах. Так, задавая на исток МОП-транзи- Рис. 6-22. Микросхема 564ЛН1: а — логическая структура; б — таблица истинности В таблице Z — высокоимпедансное состояние; X — любое состояние Рис. 6-23. Принципиальная схема микросхемы К176ЛП1 (входные за- щитные цепочки не показаны) 6* 63
стора смещение относительно подложки, можно увеличи- вать порог отпирания либо уменьшать его вплоть до воз- никновения канала. Микросхема К176ЛП1 может быть, в частности, ис- пользована в качестве: трех независимых инверторов, ин- вертора с буферным выходом, повторителя (при включении двух инверторов), инвертора по- вышенной выходной мощности (при параллельном включении трех инверторов), логических элементов ЗИЛИ—НЕ и ЗИ—НЕ и т. п. На рис. 6-24 показано при- ; менение микросхемы К176ЛП1 в роли инвертора с мощным тран- зисторным выходом. Схема хоро- шо работает на токовую нагруз- ку (реле, светодиод и др.) при условии соблюдения норм на- грузки. / ЛЛ1 1/ЗК176ЛП1^ 9В VT1 Вход £(3) Выход \R2 \>100 4w ^5)^ Рис. 6-24. Микросхема К176ЛП1 в качестве инвер- тора с транзисторным выхо- дом Микросхема 564Л С2 состоит из четы- рех логических ИЛИ. два ] один ются У Vy 9 Ух-^1 Ul------ „ 2 -------- »/2 —— х^—----- ---- элементов вида И — , Каждому элементу принадлежат информационных входа xt и прямой выход. Кроме того, два управляющих входа Vx & 1 yi И име- и Vy 13 & Рис. 6-26. Селекция информации из двух регистров (счетчиков) 8< 12 8( 11 вс вс 10 в( 1 & 1 1 ипЧ6} одцтв Рис. 6-25. Логиче- ская структура микросхемы 564ЛС2 84
общие для всех четырех элементов (рис. 6-25). Каждый эле- мент функционирует согласно уравнению Qi=XiVx\/ yiVy. Микросхема используется главным образом в качестве коммутатора-селектора для выборки цифровой информации с одного из двух информационных входов по каждому из элементов. Выбор нужных входов определяется сочетанием сигналов на входах Vx и Vy. няет работу микросхемы 564ЛС2. (В таблице X — любое состояние, 0 или 1.) На рис. 6-26 показа- но, как с помощью микро- схемы 564ЛС2 осущест- вляется попеременное счи- тывание информации от двух приборов (регистров, счетчиков) на выходные Таблица истинности 6-2 пояс- Таблица 6-2 Vx |zy xi vi Выход 0 0 X X 0 0 1 X X xi 1 0 X X У} 1 1 X X xi V Уг ШИНЫ. Микросхема 564 КТЗ. Как уже отмечалось, двунаправленные ключи являются составной частью многих микросхем, а также производятся в виде самостоятельных изделий. Микросхема 564КТЗ мо- жет служить примером подобных приборов. Она обеспечи- вает коммутацию цифровых и аналоговых сигналов с то- ком коммутации до 10 мА. Рис. 6-27. Микросхема 564КТЗ: а — принципиальная схема одного клю- ча; б — условное изображение В одном корпусе содержатся четыре одинаковых клю- ча, каждый в сочетании с управляющим инвертором. Элек- трическое питание всех ключей общее (рис. 6-27). Управ- ление проводимостью каждого ключа осуществляется од- ним сигналом по входу Vi. Когда на входе V напряжение 85
6420 2468В Рис. 6-28. Зависимость со- противления открытого клю- ча от напряжения входного сигнала при различном на- пряжении питания высокого уровня t/*x, ключ проводит, при низком напря- жении [7вх он заперт. Графики зависимости /?пр от [7ВХ да- ны на рис. 6-28. Цепи управления изолированы от комму- тируемых цепей, сопротивление изоляции примерно 1012 Ом. Эксплуатационные параметры следующие: выходное со- противление 7?вых^5ОО Ом (С7П= Ю В, /Вых=0,96 мА), Явых^бООО Ом ((/п=5 В, /Вых=0,34 мА); входное сопротив- ление цепи управления—пример- но 1012 Ом; ток утечки на выхо- де /ут^ЮО нА; максимальная частота управляющего сигнала ГуПр.тах^7 МГц; частотная ха- рактеристика канала проводимо- сти равномерна до 40 МГц (спад 3 дБ); коэффициент гармоник синусоидального сигнала <1 % (f== 1 кГц); перекрест- ные искажения между двумя лю- быми ключами — 50 дБ (при f = 0,9 МГц); входная емкость Свх=Ю пФ; выходная С’Вых = = 10 пФ; проходная СПр = 0,5 пФ; максимальный выходной ток 7выхтах == 3,3 мА (^п==5 В); 7выхтах==::7,2 мА ((7д = 10 В); ^выхтах==9,5 мА (f7n==15 В). Размах коммутируемых сигналов может быть равен на- пряжению питания. Напряжение питания микросхемы 5— 15 В. В зависимости от вида сигналов, подводимых к ключу (однополярные или знакопеременные), источник питания должен быть либо однополярным, либо двухполярным от- носительно общей точки аппаратуры. Рекомендуемые режи- мы питания ясны из табл. 6-3. При протекании коммутируемого тока к выходам /, 4, 8 или 11 для предотвращения составляющей тока от напря- жения источника питания в нагрузке падение напряжения на двунаправленном ключе не должно превышать 0,8 В. Несоблюдение этого условия может иметь результатом ис- кажение сигнала. Если переключаемый ток течет к выво- дам 2, 3, 9 или 10, влияния на него источника питания не будет. Допускается с целью уменьшения сопротивления в про- водящем направлении параллельное включение двух и боль- шего числа ключей соединением надлежащих выводов. При 86
Таблица 6-3. Режимы работы микросхемы 564КТЗ* +УП- в (вывот; 14) -Уп, в (вывод 7) иупр- В (выводы 5, 6, 12, 13) ив_. в [выводы 1 (2), 3 (4). 8(9), 10(11)1 15 0 15 От 0 до 15 10 0 10 От 0 до 10 5 0 5 От 0 до 5 7,5 —7,5 7,5 От —7,5 до +7,5 5 —5 5 От —5 до +5 2,5 —2,5 2,5 От —2,5 до +2,5 * Все напряжения измерены относительно общей точки аппарату- ры. Нумерацию выводов см. на рис. 6-27,6t этом, однако, увеличатся входные и выходные емкости, а сопротивления ключей в закрытом состоянии уменьшатся. Управляемые ключи находят в аппаратуре разнообраз- ное применение. На рис. 6-29 показаны основные варианты Рис. 6-29. Ключевые схемы с микросхемой 564КТЗ ключевых схем и их эквиваленты. С помощью дополнитель- ного триггера (рис. 6-30) включение и выключение ключей можно осуществлять с помощью кратковременных импуль- сов. Триггер может быть организован и на элементах И— НЕ. В этом случае управление будет осуществляться сиг* налами низкого уровня. 87
UU1-/г 56МЕ5 ЗШ2 -56МТЗ Рис. 6-30. Управление ключами при помощи триггера Рис. 6-31. Микросхема 564КТЗ в роли коммута- тора резисторной сборки Рис. 6-32. Включение ограничивающих резисторов Схема дискретного управления резисторной сборкой (ма- газином сопротивлений) (рис. 6-31) очень удобна для ис- пользования в цифро-аналоговых преобразователях, им- пульсных устройствах с цифровым управлением и в других устройствах. Чтобы проходное сопротивление ключей не сказывалось на точности, необходимо 7?ПрС/?нагр. Управле- ние конденсаторной сборкой (магазином емкостей) осуще- ствляется сходным образом, с той разницей, что конденса- торы должны соединяться параллельно. 6-9. Правила обращения с микросхемами КМОП Специфические особенности микросхем КМОП-струк- туры: чувствительность к статическим зарядам и диодно- резисторная охранная цепочка на входе, малая токовая от- дача, возможность тиристорного эффекта и т, п. — требуют 88
соблюдения правил предосторожности в применении и об- ращении. Правила эти просты, и выполнение их обеспечива- ет высокую надежность — физическую и функциональную— работы микросхем. Емкость на выходе и входе. Если на выходе инвертора присутствует конденсатор, в моменты переключений через открытые транзисторы протекают токи заряда и разряда. Если емкость конденсатора велика, открытый транзистор работает в режиме, близком к короткому замыканию, ко- торый может привести к повреждению прибора. Принято, что в обычных условиях емкостная составляющая нагрузки не должна превышать 500 пФ. В тех случаях когда на выходе оказывается большая емкость, следует для защиты выходных транзисторов доба- вить ограничивающий резистор 7?д1 (рис. 6-32). Эта емкость, будучи заряженной, при выключении питания станет раз- ряжаться на шину питания через верхний охранный диод входной цепочки. Для ограничения разрядного тока надо подключать также резистор /?д2. Его сопротивление выби- рается таким, чтобы ток через диод не превышал 1—2 мА. Для подавления помех, возникающих в цепи питания, на плате с микросхемами между шиной питания [7П и об- щей шиной включают конденсаторный фильтр: электроли- тический конденсатор 1 —10 мкФ и параллельно ему в за- висимости от числа микросхем на плате — несколько кера- мических конденсаторов 0,01—0,1 мкФ. Для повышения эффективности керамические конденсаторы подключают непосредственно к соответствующим выводам микросхем. Защита входов от перегрузок. Входное напряжение микросхем КМОП с охранной диодно-резисторной цепочкой на входе для предотвращения отпирания входных диодов в прямом направлении не должно выходить за пределы —0,7 п+0,7 В. В тех узлах, где по необходимости на входы будут поступать большие напряжения, следует применять дополнительное сопротивление для ограничения входного тока уровнем 1—2 мА (рис. 6-33). Если, напри- мер, на входе возникают выбросы напряжения —5 В, то со- противление 7?д должно быть не менее 1(7ВХ| — 0,7 . о =4,3 кОм. Ы03 Это сопротивление включает в себя и внутреннее сопро- тивление источника сигналов. Значение /?д может достигать 10 кОм без ухудшения статических характеристик, однако 89
предельное быстродействие при этом будет уменьшаться вследствие увеличения задержки в /?С-цепочке. Этот же резистор будет служить защитой входа в слу- чае подачи на него сигналов при отключенном источнике питания. При совместном использовании аппаратуры на микросхемах КМОП с внешними импульсными генерато- Рис. 6-33. Дополнительный ре- зистор на входе микросхемы КМОП Рис. 6-34. Паразитный колеба- тельный контур на входе мик- росхемы КМОП рами или другими источниками сигналов, имеющими малое выходное сопротивление, этот внешний источник сигналов всегда следует выключать первым, а включать последним. Теми же соображениями следует руководствоваться при сопряжении двух микросхем КМОП, питающихся от источ- ников с разными напряжениями. Ток через резистор /?д при высоком напряжении на первом выходе должен быть без- опасным и для выходного транзистора и для входного ох- ранного диода. Предупреждение колебательных процессов. Когда ли- ния, соединяющая вход КМОП с выходом предыдущей мик- росхемы либо с механическими контактами, имеет большую длину, то за счет индуктивности проводов и емкостей схе- мы может образоваться колебательный контур. Если доб- ротность такого контура достаточно велика, в момент пе- реключений за счет энергии источника питания будут воз- никать ударные колебания (рис. 6-34). Этому способствует высокое входное сопротивление элемента. Отрицательная полуволна возникших колебаний взаимо- действует с полезным сигналом, снижая функциональную надежность, и может послужить причиной повреждения мик- росхемы. Для предотвращения этого на вход микросхемы следует поставить дополнительный резистор /?д, ограничи- 90
вающий ток в охранных диодах входной защитной цепочки допустимым уровнем 1—2 мА. Неиспользуемые входы КМОП надлежит включать оп- ределенным образом, так, чтобы не нарушились условия работы микросхемы в целом. Здесь, как и в случае микро- схем ТТЛ, на свободные входы подают постоянный потен- циал (+J7n или 0 в зависимости от функции элемента) ли- а) Рис. 6-35. Варианты соединения свободных входов логического элемент та И—НЕ (а и б) и соответствующие им передаточные характеристи- ки (в) бо объединяют их с другими, задействованными, входами. С точки зрения логики работы оба варианта равноценны, но в практическом отношении несколько различаются. На рис, 6-35 показаны способы включения лишних входов примени- тельно к логическому элементу И—НЕ. Вариантам включе- ния а и б соответствуют одноименные передаточные харак- теристики. При соединении по способу б за счет постоянного смещения отпирание и-канальных транзисторов проис- ходит раньше и общее пороговое напряжение становится меньшим, чем в случае а. Общее пороговое напряжение комплементарной пары определяется отношением сопро- тивлений п- и р-канальных транзисторов в открытом со- стоянии. Зависимость порогового напряжения микросхемы от способа подключения неиспользуемых входов имеет следствием, что вариант а более эффективен применитель- но к помехам, возникающим в общей шине, а вариант б — в отношении защиты от помех, возникающих в шине пита- ния. Следует помнить, что входы КМОП-микросхем (в отли- чие от ТТЛ) оставлять свободными недопустимо. Если ка- 91
кой-нибудь вход окажется неподсоединенным, на нем могут возникнуть непредсказуемые напряжения за счет наводок и связей через паразитные емкости. Следствием этого может быть не только неверное действие микросхемы, но и ее по- вреждение, если напряжение, наведенное на затворы, от- кроет на сравнительно длительный срок оба транзистора комплементарного инвентора. Закорачивание выходов. При случайных соединениях выхода с шиной питания или общей шиной через открытый транзистор протекает ток, ограничиваемый только сопро- тивлением канала и внутренним сопротивлением источника питания. Этот ток вызывает нагрев микросхемы и может вызвать тепловой пробой, если рассеиваемая мощность пре- вышает допустимую: 100 мВт для одного транзистора и 500 мВт для всего корпуса. Рис. 6-36. Случаи замыкания выхода инвертора КМОП с питающими шинами Ток короткого замыкания и рассеиваемая мощность бы- стро увеличиваются с ростом напряжения питания. Благо- даря отрицательному температурному коэффициенту тока канала МОП-транзисторов они обладают внутренней крат- ковременной защитой от перегрева. На рис. 6-36 показаны два возможных случая короткого замыкания выхода с шинами питания. Ориентировочные значения токов короткого замыкания и рассеиваемой мощ- ности при 7'возд = 25°С представлены в табл. 6-4. Как следует из этих данных, типовые микросхемы КМОП допускают короткое замыкание выхода на плюс или минус источника питания, если напряжение его выбрано доста- точно низким, (7П^5 В. Правила обращения. Микросхемы КМОП-структуры нуждаются сравнительно с приборами других типов в более 92
Таблица 6-4 Для р-канального транзистора Для n-канального транзистора уп- в 1 Л мА | Р, мВт с/п. в Л мА | Р, мВт —5 5,1 0,13 5 4,4 0,097 — 10 26,5 7,0 10 25 6,25 — 15 53 42,1 15 52,5 41,3 бережном обращении. Это касается как условий монтажа микросхем на платах, так и правил хранения их и эксплуа- тации в аппаратуре. Здесь приходится считаться с диода- ми на входах, отпирания которых, а тем более перегрузок по току, следует избегать. Наличие паразитных диодных и транзисторных структур на выходе при неправильном ис- пользовании микросхем также может стать причиной не- приятностей. Так, несоблюдение полярности напряжения пи- тания приводит к нежелательному отпиранию диодов (см. рис. 6-4). Защитная цепочка, описанная выше, в большин- стве случаев обеспечивает охрану входов, но и она при большой перегрузке может оказаться недостаточной. При обращении с микросхемами КМОП-структуры ре- комендуется соблюдать следующие несложные меры предо- сторожности: в процессе хранения и транспортировки от- дельных микросхем выводы их должны быть соединены между собой, например, обертыванием металлической фоль- гой; нельзя производить смену микросхем при включенном напряжении питания; нельзя подводить электрические сиг- налы, в том числе и напряжения с шин питания, к корпусу микросхемы и к холостым выводам; свободные входы мик- росхемы с учетом их логических свойств должны быть со- единены с одной из шин питания; холостые выводы корпу- са следует оставлять свободными; допустимый электроста- тический потенциал на входах — не более 100 В; плату со смонтированными микросхемами следует брать за торцы, не касаясь разъемов; при монтаже тело сотрудника должно быть заземлено с помощью проводящего браслета, соеди- ненного с контуром заземления помещения через резистор 0,5 мОм; в крайнем случае, при замене одиночной микро- схемы для уравнивания потенциалов следует касаться об- щей шины питания; необходимо избегать одежды из синте- тических материалов; микросхему на плату следует уста- навливать после выполнения остальных соединений; пайку 93
выводов вести в последовательности: «общий», «питание», остальные контакты; применять низковольтный паяльник с заземленным жалом. Подробные инструкции можно найти в надлежащих ру- ководящих материалах. 6-10. Питание микросхем КМОП Питание аппаратуры, выполненной на микросхемах КМОП-структу- ры, не представляет особых хлопот. Широкий диапазон питающих на- пряжений, постоянное соотношение переключающих напряжений, малое потребление мощности, высокая помехоустойчивость существенно упро- щают задачу выбора источника питания. Устройства КМОП хорошо ра- ботают как от маломощных химических источников — батарей и акку- муляторов, так и от простых выпрямителей переменного тока. В случае питания от сети легко решается также вопрос резервирования питания при отключениях напряжения. Микросхемы КМОП малочувствительны к пульсациям выпрямлен- ного тока: так, пульсация (0,02—0,03) 1/п не отражается на их работо- способности. Поэтому в качестве фильтра выпрямителя достаточно ис- пользовать один конденсатор соответствующей емкости. Обычные напряжения питания: 5 В — при самостоятельном исполь- зовании, а также при сопряжении с ТТЛ; 10 (9) В — при совместном применении микросхем 564 (К561)-й серии с 164 (К176)-й серией, а так- же при автономном питании от батарей; 15 В — при работе КМОП с аналоговыми микросхемами, а также для достижения максимального быстродействия. Напряжение питания выше 15 В опасно для микро- схемы, а при напряжении ниже 3 В не гарантируется отпирание транзи- сторов. 6-11. Сопряжение микросхем ТТЛ и КМОП Некоторые типы микросхем, принадлежащие к разным видам ло- гик, в функциональном отношении совпадают. Это относится в основном к приборам малой степени интеграции: логическим элементам, тригге- рам и т. п. Микросхемы средней, и особенно большой степени интегра- ции, как правило, специфичны: в составе микросхем различных серий ТТЛ есть функциональные узлы, которых нет в КМОП, и наоборот. С целью оптимизации схемных решений и снижения стоимости аппара- туры нередко используют микросхемы разных серий совместно. В простейшем варианте, когда напряжения питания и логические уровни одинаковы (например, микросхемы ТТЛ различных серий), осо- бых мер для сопряжения не требуется, кроме учета коэффициента на- грузки. В общем случае напряжение питания, логические уровни, токи входов и. выходов могут не совпадать и согласование разных микросхем представляет самостоятельную задачу. Некоторые виды согласования производятся с помощью специализированных микросхем, другие — при посредстве транзисторов и резисторов. При переходе от микросхем КМОП к микросхемам ТТЛ . выходной ток порядка десятков микроампер, соответствующий высокому уровню на входе ТТЛ-схемы, легко обеспечить. Однако для большинства при- боров КМОП-структуры при выходном напряжении низкого уровня ток 94
Вход Выход Рис. 6-37. Схема входной защитной цепочки микросхемы 564ЛН2 и 564ПУ4 нагрузки не должен превышать 0,5—1 мА, что приемлемо только для входов маломощных серий ТТЛ (7ВХ —0,2 мА). Для согласования выходных уровней КМОП-структур со входами любой серии ТТЛ применимы приборы 564ЛН2 и 564ПУ4. В корпусе каждой такой микросхемы на- ходится по шесть одинаковых одновходовых элементов, обла- дающих повышенной нагрузоч- ной способностью по току. Различие между обоими изде- лиями состоит в том, что 564ЛН2 инвертирует входные сигналы, а 564ПУ4 — нет. Входная защитная цепоч- ка выполнена по упрощенной схеме (рис. 6-37), поэтому при питании микросхем напряже- нием (7П = 5 В на входы мож- но подавать повышенное на- пряжение, вплоть до 15 В. Нагрузочная способность элементов обеих микросхем одинакова: при (7П=5 В 7'ых = 1,25 мА; /°ых=2,6 мА; при 1/в=Ю В /°ых= ==1,25 мА; /вых=^ мА и применительно к разным сериям ТТЛ харак- теризуется значениями коэффициента разветвления по выходу, представ- ленными в табл. 6-5. Подключение КМОП к ТТЛ при одинаковом напряжении питания 1/п —5 В осуществляется непосредственным соединением выхода ТТЛ со входом КМОП. Важно только, чтобы выход ТТЛ не нагружался од- новременно входами других микросхем ТТЛ: в состоянии высокого уров- ня микросхемы ТТЛ входной ток 400 мкА снижает напряжение на вы- ходе предшествующей ТТЛ примерно до 2,4 В, что ниже порогового значения 3,5 В для входа КМОП-логики. При малой нагрузке выхода ТТЛ обеспечивается £7 вых^З^ В, однако при этом низок запас помехо- устойчивости. Повысить его можно включением между точкой соедине- ния и шиной питания резистора 2—5 кОм в зависимости от серии ТТЛ. Для согласования выхода ТТЛ со входом КМОП при питании по- следних повышенным напряжением (17п>5 В) применяют микросхемы 564ПУ7 и 564ПУ8, содержащие каждая по шесть преобразователей уров- ня. Различаются они тем, что микросхема 564ПУ8 выполняет эту опе- Вид нагрузки ТТЛ универ- сальная ТТЛШ мало- мощная ТТЛ микро- мощная ^раз 2 9 16 Таблица 6-5 Режим работы микросхем ип = 5 В± ±5% (^ых<0,5 В рацию без 564ПУ7 — с электрически при (7п = 12 инверсии, а инверсией. Их е параметры В таковы: ивх ^вых’ В 564ПУ7 564ПУ8 с: с: СВ i—* ио X и 1) и 00 о ОТ 00 ОТ 11,5 0,5 0,5 11,5 95
6-12. Перспектива развития микросхем КМОП Микросхемы КМОП-структуры являются весьма перспективными приборами. Дальнейшее их развитие связано, с одной стороны, с усо- вершенствованием существующих изделий, а с другой — с созданием новой продукции, главным образом большой и сверхбольшой степени интеграции (БИС и СБИС). Судя по литературным данным, недавно в продажу выпущено не- сколько десятков типов различных микросхем КМОП с предельной час- тотой 30 МГц. Семейство 54НСХХ (74НСХХ)* при напряжении пи- тания Un = 5 В обладают в 20 раз более высоким быстродействием, чем обычные КМОП-микросхемы. По разводке выводов корпусов, быстро- действию и нагрузочной способности по току, равной 4 мА, они иден- тичны маломощным приборам ТТЛШ, сохраняя преимущества КМОП в потреблении мощности и помехоустойчивости. В составе семейства свыше ста различных приборов с разными температурными диапазонами. Микросхемы серии 54НСХХ работают в диапазоне температур от —40 до 125 °C, а серии 74НСХХ при темпе- ратурах до 85 °C. ЧАСТЬ ВТОРАЯ КОМБИНАЦИОННЫЕ УСТРОЙСТВА Глава седьмая МУЛЬТИПЛЕКСОРЫ 7-1. Основные положения Назначение мультиплексоров (от англ, multiplex — мно- гократный) — коммутировать в желаемом порядке инфор- мацию, поступающую с нескольких входных шин на одну выходную. С помощью мультиплексора осуществляется вре- менное разделение информации, поступающей по разным каналам. Мультиплексор можно уподобить бесконтактному многопозиционному переключателю. Мультиплексоры обладают двумя группами входов и од- ним, реже двумя — взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие) * В наименовании конкретного типа микросхем последние два зна- ка заменяются двузначным числом. 96
входы. Если мультиплексор имеет п адресных входов, то число информационных входов будет 2". Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен с выходным выводом. Разрешающий (стробирующий) вход управляет одновре- менно всеми информационными входами независимо от со- стояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие раз- решающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Разрешающий вход употребляется также для наращивания разрядности мультиплексоров. 7-2. Схемотехнические решения На рис. 7-1 показаны принципиальные схемы двух про- стейших мультиплексоров-селекторов вида «две линии к одной» (2: 1). Вариант а обеспечивает коммутацию инфор- мационных цепей с помощью механических устройств (пе- 5) А-“- --- Рис. 7-1. Мультиплексор-селектор & 1 & 1 глр 1 I I F^Ax^X/AXf вида 2:1: управляемый контактами (а); управляемый сигналом (б) реключателей, реле и т. п.) без вмешательства в управляе- мые цепи. Переключатель S играет роль адресного устрой- ства, положение контактов которого определяет, какие входные сигналы, х{ или х2, будут поступать на выход. До- бавлением логических элементов И можно увеличить число входных информационных шин. В варианте б для переключения входных цепей исполь- зуется один внешний сигнал. Когда 4 = 1, F=x{\ при Д=0 F = x2. Добавлением второго логического элемента И—ИЛИ 97 7-468
(либо И—ИЛИ—НЕ, показан штриховыми линиями) мож- но получить распределитель сигналов, который часто при- меняется на практике. Здесь при А=1 F2=X2; при Л=0 Fi=x2, F2=xx. Эти же принципы положены в основу построения и более сложных схем мультиплексоров. Рис. 7-2 отражает логи- ческую структуру реального мультиплексора «четыре ли- нии к одной» (4:1) — половину микросхемы ТТЛ K155KJI2, Она содержит четыре информационных входа DO—D3, два адресных входа Л и В и разрешающий вход V, Вход А при- надлежит младшему разряду, В — старшему. Когда разре- шающий вход находится под высоким потенциалом t/1^ один из входов логических элементов И будет под низким и, Рис. 7-2. Логическая структура мультиплексора вида 4: 1 (V2 К155КП2) следовательно, на их выходах также будут нулевые уровни независимо от состояния ос- тальных входов. Выходной сиг- нал в этом случае также бу- дет F=0. Схема управления выпол- нена так, что при разрешаю- щем сигнале на входе V лю- бые комбинации сигналов на адресных входах, А и В Рис. 7-3. Принципиальная схема одного канала мультиплексора КМОП создают условия, при которых на входах (а значит, и на выходах) трех логических элементов И суще- ствуют потенциалы низкого уровня, неактивные для эле- мента ИЛИ. Состояние четвертого элемента И определя- ется сигналом на информационном входе, тот же сигнал бу- дет и на выходе мультиплексора. Двоичные числа (00; 01; 10 и 11), характеризующие сигналы на входах В и Д, эквивалентны индексу задействованного информацион- 98
ного входа (DO; DI; D2; D3). Так, например, двоичное чис- ло 10 на адресных входах обеспечит селекцию шины D2. Это следует и из таблицы истинности рассматриваемого мульти- плексора (табл. 7-1), и из формулы F = V(BADO\/BAD1\/BAD2\/ BAD3)- (7-1) В мультиплексорах ТТЛ входные информационные сиг- налы проходят через несколь- ко логических элементов. Поэтому такие приборы мо- гут обрабатывать только им- пульсные сигналы, логические уровни которых находятся в пределах, допустимых для уст- ройств ТТЛ. Мультиплексоры КМОП Таблица 7-1 Входы Выход F V 1 А в 0 0 0 DO 0 0 1 DI 0 1 0 D2 0 1 1 D3 1 X X 0 строятся иначе, на основе де- шифраторов и двунаправленных вентильных ключей. На рис. 7-3 представлена принципиальная схема одного кана- ла. Логические структуры конкретных приборов даны ниже, например на рис. 7-15. Структура на рис. 7-15 содержит со- гласующее устройство, которое обеспечивает переход от управляющих цифровых сигналов на адресных входах к внутренним потенциалам микросхемы, необходимым для нор- мального действия; дешифратор, преобразующий код, по- данный на адресные входы А (младший разряд) и В (стар- ший разряд), в активный сигнал только на одном из выхо- дов дешифратора; вентильные ключи; управляющие входы их соединены с выходами дешифратора. Половина инфор- мационных входов этих ключей соединена между собой пе- ремычкой и используется как общий информационный ввод. Поскольку ключи КМОП обладают способностью про- водить ток в двух направлениях, такие мультиплексоры с равным успехом могут быть использованы и в обращенном режиме в качестве демультиплексоров — устройств, комму- тирующих сигналы от одной шины к нескольким. Общий ввод информационных сигналов используется как выходной для мультиплексора или как входной для демультиплексо- ра. Эти устройства нередко так и называют — мультиплек- сор-демультиплексор, коммутатор, селектор. В отличие от мультиплексоров ТТЛ здесь сигнал от вхо- да к выходу проходит без преобразования его в промежу- точных элементах микросхемы, поэтому приборы КМОП- 7* 99
структуры с равным успехом могут быть использованы для коммутации как импульсных, так и аналоговых сигналов. Разрешающий вход служит для тех же целей, что и в микросхемах ТТЛ. Сигнал нулевого уровня на этом входе обеспечивает нормальную работу прибора. Напряжение высокого уровня на этом входе запирает все ключи, разрьь вая цепи информационных сигналов. 7-3. Способы наращивания У мультиплексоров, выпускаемых в виде самостоятель- ных изделий, число информационных входов не превышает шестнадцати. Большее число входов обеспечивается путем наращивания. Наращивание можно выполнять двумя спо- собами: объединением нескольких мультиплексоров в пи- рамидальную (древовидную) систему либо последователь- ным соединением разрешающих входов и внешних логиче- ских элементов. На практике применяют оба метода. UH1 Рис. 7-4. Пирамидальный мультиплек- сор вида 32: 1 Пирамидальные муль- типлексоры строятся по ступенчатому принципу, причем обычно применя- ются две, реже — три и более ступени. Пирами- дальный характер схемы состоит в том, что каж- дая ступень, начиная с первой, имеет больше входов, чем последующая. Младшие разряды кода адреса подаются на ад- ресные входы первой сту- пени, а ступеням более высокого ранга соответ- ствуют старшие разряды адресного кода. На рис. 7-4 показан вариант мультиплексора 32: 1 на основе приборов 8:1 и 4:1. Чередование сигналов в последователь- ности от ООО до 111 на адресных входах С, В, А микросхем DD1 — DD4 одновременно коммути- 100
рует входы Xq—х7 на шину z/0, входы х8—Х15 на шину у{; *16 — *23 на шину у2 и х24 — х31 на шину у3. Адресу СВА = = 100, например, соответствует поступление сигналов с х4 на г/0; *12 на i/i; с х2о на у2 и с х28 на у3. В свою очередь, мультиплексирование шин у0—уз про- исходит при смене сигналов на адресных входах высших разрядов £, D (микросхема DD5) от 00 до 11. Если требу- ется, чтобы выход системы был связан со входом х20, то должно быть £,D=10 (код шины у2). Следовательно, ин- формационному входу х20 принадлежит адрес EDCBA = = 10100. Общее число информационных входов при однотипных мультиплексорах младшего ранга равно произведению чис- ла входов отдельных мультиплексоров и числа самих муль- типлексоров: ArBx.o6m = iVBxx/t. Для очень больших Л^вх.общ понадобится третий ряд мультиплексоров. Порядок их подключения не требует пояснений. Общее число входов определяется по той же формуле. Недостатками пирамидального наращивания следует считать повышенный расход микросхем, а также сравни- тельно невысокое быстродействие из-за суммирования за- держек при последовательном прохождении сигналов по ступеням пирамиды. Ниже, на рис. 7-9 показано, как получить мультиплексор 32:1 из двух 16:1 с использованием разрешающих входов микросхем в качестве адресных входов высшего разряда. По функциональным возможностям мультиплексоры яв- ляются очень гибкими устройствами и помимо прямого на- значения могут выполнять и другие функции. Мультиплексоры, в частности, используются для преоб- разования параллельного двоичного кода в последователь- ный. Если управляющие сигналы на адресных входах муль- типлексора циклически менять в двоичной последователь- ности 00; 01; 10; 11 и т. д. (эта операция легко выполняется с помощью двоичного счетчика), то на выходе устройства будут появляться один за другим сигналы, су- ществующие на информационных входах, в порядке номе- ров этих входов. Разрядность преобразуемого слова опре- деляется числом информационных входов. Если при этом время от времени чередовать сигналы на разрешающем входе, информация на выходе будет харак- теризоваться псевдослучайной последовательностью. 101
7-4. Мультиплексоры как универсальные логические элементы Еще одно интересное свойство мультиплексоров — ра- бота в качестве универсального логического элемента, реа- лизующего любую логическую функцию, содержащую до п+1 переменной, где п — число адресных входов мульти- плексора. Применение этого свойства особенно оправданно, когда число переменных достаточно велико, 4—5 и более. Один мультиплексор в этом случае может заменить нес- колько корпусов с логическими элементами вида И, ИЛИ, НЕ и др. Синтез таких схем довольно прост и осуществля- ется на основе словесного описания функции или по табли- це истинности. Использование мультиплексора в качестве универсаль- ного логического элемента основано на общем свойстве ло- гических функций независимо от числа аргументов всегда равняться логической единице или нулю: f (^1» ^2» *3» ••• > +i) = |() }* Если на адресные входы мультиплексора подавать вход- ные переменные, зная, какой выходной уровень должен от- вечать каждому сочетанию этих сигналов, то, предвари- тельно установив на информационных входах потенциалы нуля и единицы согласно программе, получим устройство, реализующее требуемую функцию. На простом примере функции «исключающее ИЛИ» покажем, как с помощью мультиплексора 4: 1, описанного в начале главы (см. рис. 7-2), можно реализовать любую двоичную функцию двух переменных. Как следует из таблицы истинности для функ- ции «исключающее ИЛИ» (см. рис. 5-21), сочетаниям x2Xi = =00 и x2Xi = ll отвечает значение логического 0, а двум другим x2Xi = 01 и x2Xi = 10— логической 1. Для выполне- ния этих условий достаточно подключить к адресным вхо- дам мультиплексора А и В шины сигналов xt и х2 соответ- ственно, на информационные входы DO и D3 подать по- тенциал логического 0, а на D1 и D2 — логической 1. Раз- решающий вход при этом должен быть в состоянии логи- ческого 0. Если число аргументов равно п+1, то мульти- плексор следует включать несколько иначе. Допустим, что на основе того же мультиплексора (по рис. 7-2) требуется составить схему, реализующую функцию трех переменных, заданную таблицей истинности 7-2 [12]. 102
Расчленим мысленно таблицу истинности на группы по две строки в каждой; в каждой группе х2 и неизменны, х0 (аргумент младшего разряда) имеет два состояния, а вы- ходной сигнал F может иметь одно из четырех значений: F=l; F=0; F = xQ и F = x0. Если переменные сигналы Таблица 7-2 х2 и Xi подключить к ад- ресным входам мульти- плексора В и Л, а на информационные входы х0----М U0----D2 х0----S3 Рис. 7-5. Схемная ре- ализация функции, представленной табл. 7-2 DO — D3 подать согласно таблице истинности постоянные потенциалы (У1, U° и переменные сигналы х0, то такая схе- ма (рис. 7-5) будет удовлетворять заданным условиям. Описанный метод проектирования годится также для составления схем и с большим числом переменных. На рис. 7-6 показана матрица информационных и адресных шин при четырех входных переменных. Конкретные точки соедине- ний шин определяются по заданной таблице инстинности. В гл. 9 (см. рис. 9-18 и 9-19) показаны способы приме- нения мультиплексоров в качестве сумматоров. 7-5. Мультиплексоры ТТЛ Мультиплексоры ТТЛ, выполненные в виде самостоя- тельных микросхем, строятся по образцу схемы, показанной на рис. 7-2, и различаются главным образом числом инфор- мационных и адресных входов, наличием или отсутствием разрешающего входа, а также характером выходных сиг- налов (относительно входных информационных), которые могут быть прямыми, инверсными или парными. 103
Микросхемы К155КП5 и К155КП7 представляют со- бой мультиплексоры — коммутаторы с восьми входов на один (8:1). Они близки по логической структуре и принци- пу действия» Различие состоит в том, что К155КП7 имеет cl) 7 И Рис. 7-6. Матрица инфор- мационных и адресных шин для четырех пере- менных 4 U1 772 из т D5 D6 D7 А В С 2 1 15 /4 13 12 11 J3_ 9 5 F 6 F 5) Un-1^ о5щг* Рис. 7-7. Условное изображение муль- типлексоров К155КП7 (а) иК155КП5 (б) разрешающий вход V и два выхода — прямой F и инверс- ный F, тогда как в микросхеме К155КП5 разрешающий вход и прямой выход отсутствуют (рис. 7-7). Логическая функция, выполняемая мультиплексором К155КП5, имеет вид F = СВА'Х0уСВА'Х1уСВАх2\/...\/СВАх19 (7-2) а для микросхемы К155КП7 (по прямому выходу) F=V(CBA -x0VCBA-xF/-‘-VCBA-x7). (7-3) Цифровая комбинация на управляющих входах (А, В, С) определяет, с какого из информационных входов сигна- лы на выходы будут переданы в прямом (вывод 5) и с ка- кого— в инверсном виде (вывод 6). Разрешающий вход V (вывод 7) должен при этом находиться в состоянии логи- ческого 0. Уровень логической 1 на разрешающем входе V запре- 104
3 19 18 17 16 15 HL 13 11 1 И. 22 8‘ 7 6 т 4 3 V по 01 02 оз 774 05 Об 07 08 09 010 011 012 013 -ок -015 - А - В - С - О мих 10 щает коммутацию. При этом на прямом выходе F возника- ет уровень логического 0 (на инверсном F — логической 1) вне зависимости от состояния информационных входов. Мультиплексор К155КП5 действует сходным образом с учетом отмеченных выше отличий. Таблицы истинности (табл. 7-3 и 7-4) характеризуют действие обеих микро- схем. Мультиплексор К155КП1 (рис. 7-8) имеет 16 информационных входов (DO— D15) и четыре управляющих входа Л, В, С, D, разрешающий вход V и один инверсный выход F. В зависимости от цифровой комбинации на управляющих входах сигналы с соответствующего ин- формационного входа проходят в инвер- тированном виде на выход микросхемы. Передача информации возможна, если на разрешающий вход действует напряжение низкого уровня. При высоком уровне на разрешающем входе схема блокируется и на выходе микросхемы возникает на- пряжение высокого уровня. Логическая функция, реализуемая микросхемой, имеет вид 1^-24, о5(Цг12 Рис. 7-8. Условное изображение мик- росхемы К155КП1 F = V (DC В Ах0 V DC В Ах, V... V DC В Ахи V DCBAxJ. (7.4) Работу мультиплексоров этого типа описывает табл. 7-5. Таблица 7-3. Таблица истинности микросхемы К155КП5 Входы Выход F С в л 1 || DO | 1 I 1 D2 J I D3 D4 1 D5 D6 1 D7 0 0 0 1/0 X X X X x x x 0/1 0 0 1 X 1/0 X X X X x x 0/1 0 1 0 х X I/O X X X x x 0/1 0 1 1 х X X 1/0 X X X x 0/1 1 0 0 X X X X 1/0 X x x 0/1 1 0 1 X х X X x 1/0 X X 0/1 1 1 0 X X x X X X 1/0 у 0/1 1 1 1 X X X X X X X 1/0 0/1 105
Таблица 7-4. Таблица истинности микросхемы К155КП7 Входы Выходы V с в Л | DO D1 D2 D3 ы1 D5 D6 D7 F F 1 X X X X X X X X X X 0 1 0; 0 0 0 1/0 X X X X X X X 1/0 0/1 0 0 0 1 1 X 1/0 X X X X X X 1/0 0/1 0 1 1 0 X X X X X X 1/0 X 1/0 o/i 0 1 1 1 X X X X X X X 1/0 1/0 0/1 С помощью нескольких микросхем К155КП1 можно уве- личивать число информационных входов до требуемого. Как пример, на рис. 7-9 показана организация мультиплексора типа 32:1. Такой мультиплексор должен иметь log2 32 = 5 адресных входов. Адресными входами низших разрядов Таблица 7-5. Таблица истинности микросхемы К155КП1 служат входы А, В, С, D. Разрешающие входы V в данном случае используются для подачи высшего (пятого) разря- да Е: на первую микросхему в прямом виде, на вторую — в инверсном. Первая микросхема работает при нулевом сигнале высшего разряда (£=0); а вторая — при единич- ном (£’=1). Благодаря логическому элементу И—НЕ на выходе выходные сигналы будут одинаковы с входными. Микросхема К155КП2 содержит в одном корпусе два мультиплексора вида 4:1. Каждая секция имеет четыре ин- формационных входа DO—D3, разрешающий вход V, а 106
также прямой по отношению к информационным входам вы- ход F. Два адресных входа В и А — общие для обоих муль- типлексоров (рис. 7-10). Логическая функция для каждой из секций микросхемы К.155КП2 выглядит следующим об- разом: F = V (BADO /BADF\/BAD2yBAD3)- (Г-5) Рис. 7-9. Мультиплексор вида 32 : 1 на основе двух микросхем К155КП1 В зависимости от цифровой комбинации на адресных входах на выходы поступают сигналы от одноименных ин- формационных входов. Нормальное функционирование про- Рис. 7-11. Микросхема К155КП2 в роли двух независимых мультиплексоров Входы Выход 1F А В X 0 1х X 1 1у Входы Выход 2F А В 0 X 2х 1 X Рис. 7-10. Услов- ное изображение микросхемы К155КП2 107
исходит, когда потенциал разрешающего входа V=0. При сигнале V=1 на одном из разрешающих входов происходит блокирование соответствующей секции, на выходе которой устанавливается уровень U вых независимо от состояния остальных входов. Работу обоих мультиплексоров характе- ризует табл. 7-6. Таблица 7-6, Таблица истинно- сти микросхемы К155КП2 (для обеих секций) Входы Вы- ходы V В I 1 л DO D1 02 D3 0 0 0 1/0 X X X 1/0 0 0 1 X 1/0 X X 1/0 0 1 0 X X 1/0 X 1/0 0 1 1 X X X 1/0 1/0 1 X X X X X X 0 Если входы микросхемы К155КП2 соединить согласно рис. 7-11, то каждая секция будет действовать, как незави- симый двухвходовый мульти- плексор, управляемый по соб- ственному адресному входу. При желании микросхему можно использовать в качест- ве мультиплексора 8:1. Соеди- нение обеих секций (рис. 7-12) производится по тому же принципу, что и объединение двух микросхем К155КП1 на рис. 7-9. Таблица истинности 7-7 отражает особенности ра- боты мультиплексора в этом режиме. На выходе может быть логический элемент ИЛИ—НЕ либо ИЛИ, принци- пиального значения это не имеет. Таблица 7-7. Таблица истинно- сти микросхемы К155КП2 в роли мультиплексора 8: 1 Входы Выход С 1 в А 0 0 0 0 0 1 0 1 0 х2 0 1 1 *3 1 0 0 *4 1 0 1 1 1 0 ;;6 1 1 1 х7 Рис. 7-12. Микросхема К155КП2 в ро- ли мультиплексора 8: 1 108
7-6. Мультиплексоры КМОП Выше отмечалось, что по принципу действия мульти- плексоры КМОП существенно отличаются от подобных уст- ройств ТТЛ. В функциональном отношении между ними также существуют различия. Поскольку коммутация осуще- ствляется при помощи управляемых вентильных ключей, проводящих в обоих направлениях, эта разнбвидность при- боров с равным успехом может применяться в качестве мультиплексора и демультиплексора. Сопротивление открытых вентильных ключей невелико (примерно 80 Ом) и мало зависит от проходящего сигнала. Такие ключи хорошо проводят аналоговые и импульсные сигналы. Разомкнутые ключи обеспечивают практически полный разрыв цепи, так как токи утечки ничтожно малы (не более 1 нА). Когда на соответствующем входе микросхемы отсутст- вует разрешающий сигнал, все коммутируемые цепи разом- кнуты, благодаря чему эту категорию приборов можно ис- пользовать с другими, имеющими три выходных состояния. Подобно прочим приборам КМОП они рассеивают очень малую статическую мощность независимо от состояния уп- равляемых ключей. Микросхема 564 К П2 представляет собой вось- миканальный коммутатор {мультиплексор - демуль- типлексор) импульсных и аналоговых сигналов. Состоит она из дешифра- тора (с выходным устрой- ством) и восьми двуна- правленных вентильных ключей (рис. 7-13). Уп- равление вентильными ключами производится трехразрядным двоичным кодом, который подают на адресные входы С, В и А. На разрешающем входе V (вывод 6) для нор- мального действия микро- схемы необходим потен- циал У=0. Когда на Рис. 7-13. Логическая структура мик- росхемы 564КП2 109
Таблица 7-8. Таблица истинно- сти микросхемы 564 КП2 Входы Проводящие ключи V С в А 0 0 0 0 X = х0 0 0 0 1 0 0 1 0 0 0 1 1 = *3 0 1 0 0 0 1 0 1 = Ч 0 1 1 0 0 1 1 1 = х1 1 X X X Все ключи разомкнуты схемы, не должно быть этом входе существует напря- жение V=l, все вентильные ключи разомкнуты. Работу микросхемы характеризует табл. 7-8. Неискаженная передача аналоговых сигналов большой амплитуды обеспечивается вы- бором питающих напряжений и схемой их подключения. Для питания микросхемы имеются три вывода. Ножка 8 служит общим выводом и, как прави- ло, заземляется. Максималь- ное напряжение, прикладыва- емое к двум выводам микро- ее 15 В. Амплитуды коммути- руемых сигналов не должны превышать напряжения пита- ния. Максимальный ток через открытый ключ 10 мА. На рис. 7-14 показаны примеры включения источников питания для нескольких вариантов коммутации аналоговых сигналов. Наращивание числа входов осуществляется тем же способом, что и у мультиплексоров ТТЛ. Рис. 7-14. Примеры подключения источников питания к микросхемам 564КП2 и 564КП1 в зависимости от коммутируемых сигналов: а — размах сигнала от 0 до 15 В; б — от —7,5 до + 7,5 В; в — от —10 до +5 В; г — от —3 до +3 В В микросхеме 564КП1 также восемь каналов, но они разделены на две синхронно работающие группы по четыре канала в каждой (рис. 7-15). Управление осуществляется по двум адресным входам А и В. Действие разрешающего ПО
Таблица 7-9, Таблица ис- тинности микросхемы 564КП1 Входы V | В | А О о о о 1 о о О 1 1 о 1 1 Проводящие ключи X = х0; Y = yQ = = yt == х2', = У2 = *з; Уз Все ключи разомкнуты входа не отличается от описанного ранее. Мик- росхема предназначе- на для коммутации дифференциальных ана- логовых сигналов, но может быть использо- Рис. 7-15. Логическая структура мик- росхемы 564КП1 вана и для управления двумя независимыми сетями. Таблица истинности микро- схемы 564КП1 приведена в виде табл. 7-9. В отношении питания данная микросхема подобна прибору 564КП2. Глава восьмая ДЕМУЛЬТИПЛЕКСОРЫ И ДЕШИФРАТОРЫ 8-1. Основные положения Демультиплексоры в функциональном отношении про- тивоположны мультиплексорам. Здесь сигналы с одного ин- формационного входа распределяются в желаемой последо- вательности по нескольким выходам. Выбор нужной выход- ной шины, как и в мультиплексоре, обеспечивается кодом на адресных входах. При т адресных входах демульти- плексор может иметь в зависимости от конструкции до 2т выходов. Идею работы демультиплексора поясняет рис. 8-1. Вход х — информационный, вход А — адресный, потенциал на Ш
этом входе определяет, на каком из выходов будут форми- роваться сигналы, повторяющие х. Когда 4 = 1, верхний элемент И заперт и на выходе его Fo = 0; нижний элемент, напротив, открыт и работает как повторитель информацион- ных сигналов. При 4 = 0 заперт нижний элемент, а верхний пропускает входную информацию. Демультиплексоры ТТЛ с большим числом выходов работают по тому же принципу, только имеют более сложную схему. Логическая структура простого демультиплексора вида 1 : 4 пред- ставлена на рис. 8-2. Здесь В и 4 — адресные входы, х — информаци- Рис. 8-2. Логическая структура демультиплек- сора вида 1:4 Рпс. 8-1. Принцип дей- ствия демультиплек- сора онный вход, V— разрешающий. Схема функционирует согласно табл. 8-1. Номера выходных выводов соответству- ют двоичному коду на адресных входах (4 — младший разряд). Работу устройства описывают следующие буле- вые уравнения: Таблица 8-1. Таблица истинности демультиплексора _________________1 : 4 (декодера 2:4)____________ Входы Выходы В А 1 X V Fo F> 1 1 F> ъ 0 0 0/1 0 0/1 1 1 1 0 1 0/1 0 1 0/1 1 1 1 0 0/1 0 1 1 0/1 1 1 1 0/1 0 1 1 1 0/1 0 0 х 1 0 1 1 1 0 1 х 1 1 0 1 1 1 0 X 1 1 1 0 1 1 1 X 1 1 1 1 0 112
F0 = (xVV)B^; (8-1) Fx = (xVV) ВЛ; (8-2) F2 = ^VV) BA- (8-3) F3 = fxVH ВЛ." (8-4) Дешифратором (декодером) называют устройство с не- сколькими входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное со- стояние одного из выходов. Дешифратор, следовательно, можно рассматривать как обращенный по входам демуль- типлексор, у которого адресные входы стали информацион- ными, а бывший информационный вход, на который подается напряжение определенного уровня (£7° или U1), поддерживает напряжение выходных выводов в активном состоянии. Это следует и из рис. 8-1. Если у демультиплексора 1:4 на информационном вхо- де поддерживать потенциал С7° или на разрешающем входе [У1, то прибор будет работать как дешифратор 2:4. Таким образом, между обоими типами рассматриваемых устройств нет принципиальной разницы, а различие сводится к виду сигналов на одиночном входе: если они меняются во вре- мени, это демультиплексор, если нет — дешифратор. У де- шифраторов этот вход нередко отсутствует и выходные сигналы на активном выходе имеют одно, наперед извест- ное значение. На условных графических обозначениях у демультиплексоров в основном поле помещают символ DMX, а дешифраторы обозначают как DC (от англ, deco- der). Дешифраторы и демультиплексоры, оформленные как микросхемы средней степени интеграции, широко применя- ются в информационно-измерительной технике. Как и муль- типлексоры, они часто используются в сочетании со счетчи- ками и регистрами. Они служат в качестве коммутаторов— распределителей информационных сигналов и синхроим- пульсов, для демультиплексирования данных и организации адресной логики в оперативных и постоянных запоминаю- щих устройствах, а также для преобразования двоично-де- сятичного кода в десятичный с целью управления индика- торными и печатающими устройствами. Число выходов и распределение сигналов на них определяются характером предполагаемой нагрузки. Дешифраторы для работы с га- зоразрядными индикаторными лампами имеют на выходе 8—468 113
Рис. 8-3. Пирамидальный демульти- плексор вида 1 :32 высоковольтные транзисторы и организацию выходов «один из десяти». Микросхемы, работающие с семисегментными индикаторами (полупроводниковыми, накальными, ваку- умными), имеют семь выходов и надлежащее распределение сигналов на них при каждом сочетании входных сигналов. Демультиплексоры- де- шифраторы как самостоя- тельные изделия имеют 4; 8 или 16 выходов. Если потребное число выход- ных шин превышает воз- можности одной микро- схемы, демультиплексоры /дешифраторы) наращи- ваются в систему. В этом отношении тут нет прин- ципиального различия с мультиплексорами. В пи- рамидальных схемах на- ращивание производится ступенями, причем каждая последующая ступень имеет больше элементов, чем предыдущая. Как при- мер, на рис. 8-3 показан демультиплексор 1 :32, со- ставленный из демульти- плексора 1 : 4 и четырех — 1:8. Адрес единственного выхода, который находит- ся в активном состоянии, составляется из кода младших разрядов от ООО до 111 (входы С, В, А — общие для всех выходных демультиплексоров) и кода старших — от 00 до И (входы Е и D). Адресом выхода 4 будет, таким образом, код EDCBA = 00100, а выхода 12—код EDCBA = = 01100. Они являются двоичными эквивалентами десятич- ных чисел 4 и 12. Тот же результат может быть получен с помощью де- мультиплексоров 1:8 и 1:4 или 1:2 и 1:16 и т. д. Ниже, при описании микросхемы К155ИДЗ приведена практическая схема демультиплексора структуры 1:256. Для более слож- ных демультиплексоров может потребоваться третья сту- 114
пень микросхем, входы которых соединяют с выходами пре- дыдущей ступени. Демультиплексоры-дешифраторы, подобно мультиплек- сорам, легко приспособить для генерации логических функ* ций согласно заданной таблице истинности. Методику про- ектирования разберем на простом примере. Допустим, нуж- но схемно реализовать функцию, которая описывается таблицей истинности 8-2. Непосредственно из таблицы сле- дует, что реализуемая функция может быть представлена в прямом виде F = или в инверсном F = откуда F = m0V гпг\/ = mQm3m6. Схемные воплощения обоих вариантов решения показаны на рис. 8-4. Оче- видно, что в данном кон- кретном случае второй вариант более экономи- чен. Рис. 8-4. Схемные реализации функции, представленной табл. 8-2 8-2. Демультиплексоры-дешифраторы ТТЛ Устройства подобного рода выпускаются в виде функцио- нальных узлов в составе нескольких серий микросхем ТТЛ, в частности 133, К155, 134, К555 и др. Каждый тип изделий предназначен для определенных задач и характеризуется числом входов, выходов, активным уровнем задействован- ных выходов, наличием или отсутствием дополнительных 8Ф 115
выводов, потребляемой мощностью, быстродействием и т. п. Ниже приведено описание нескольких типов демультиплек- соров-дешифраторов серии К155 (133). Микросхема К155ИДЗ служит для преобразования че- тырехразрядного двоичного кода в код «1 из 16». В зависи- мости от способа включения может работать как демуль- типлексор или как дешифратор. Микросхема имеет четыре адресных входа DO. DI. D2 и D3. два разрешающих входа VO и VI и 16 выходов, пронумерованных от 0 до 15 (рис. Рис. 8-5. Условное изобра- жение микросхемы К155ИДЗ (демультиплексор 1 : 16, де- шифратор 4 : 16) 8-5). Микросхема обладает боль- шими возможностями и может быть причислена к многофункци- ональным. Для создания режима демуль- типлексора 1:16 один из входов V заземляют (т. е. создают уро- вень (7°), а другой используют в качестве информационного. Ко- довая комбинация на адресных входах переводит один из шест- надцати выходов в активное со- стояние, которому соответствует ^вых. Остальные пятнадцать вы- ходов при этом сохраняют уро- вень l/вых. Сигналы на активном выходе повторяют в прямом ви- де сигналы, поступающие на ин- формационный вход. Если на обоих разрешающих входах поддерживать уро- вень VO = V1 = 0, микросхема работает как дешифратор «четыре входа — шестнадцать выходов». Потенциал U1 на любом разрешающем входе установит уровень U1 на всех выходах независимо от состояния адресных входов. Работу микросхемы характеризует табл. 8-3. Микросхемы К155ИДЗ можно применять для преобра- зования входных сигналов, разрядность которых больше че- тырех. На рис. 8-6 показана схема демультиплексора (де- шифратора) пятиразрядного двоичного кода, собранного из двух микросхем. Шины младших четырех разрядов соеди- няют с входами DO—D4 обоих приборов, а сигналы стар- шего разряда подают в прямом виде на один из разрешаю- щих входов первой микросхемы и в инверсном — на раз^ решающий вход другой. Вторые разрешающие входы V 116
Таблица 8-3. Таблица истинности микросхемы К155ИДЗ Входы Выходы VI V0 D3 D2 D1 DO 0 ’1 2 3 4 5 6I и 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Я]]к]Я2-1<155ИДЗ К155ЛНТ Рис. 8-6. Схема пятиразрядного демультиплексора-дешифратора заземляются (режим дешифратора) либо на них подают информационные сигналы (режим демультиплексора). Пирамидальная система с 17 микросхемами (рис. 8-7) позволяет получить устройство с 256 выходами. Здесь вось- миразрядное двоичное число закодировано как HGFEDCBA, где Н — старший разряд, а А — младший. Микросхема К155ИД4 содержит в одном корпусе два демультиплексора-дешифратора. Каждая секция имеет один 11?
информационный и один разрешающий вход. Информацион- ный вход одной секции (ввод 1) — прямой, а другой сек- ции — инверсный (ввод 15), Два адресных входа А и В — общие для обеих секций. Каж- Рис. 8-7. Пример схемы дешиф- ратора 8 : 256 (Л — младший, И — старший разряды) дая секция имеет по четыре выхода DO—D3 и ЕО—ЕЗ. Активным уровнем выходных сигналов является О вых (рис. 8-8). В зависимости от схемы включения микросхема может быть использована в следую- щих режимах: два демульти- плексора с 1 линии на 4; два дешифратора с 2 линий на 4; демультиплексор с 1 линии на 8; дешифратор с 3 линий на 8. В режиме сдвоенного де- мультиплексора 1:4 входы D и Е используются как инфор- мационные для первого и вто- рого демультиплексора соот- ветственно, входы VI и V2 — разрешающие, а общие входы В и А — адресные. Таблицы истинности для обеих секций несколько различаются за счет различий в информационных входах (табл. 8-4). Два дешифратора с двух шин на четыре (2:4) получа- ются в том случае, когда входы А и В служат как инфор- Таблица 8-4. Таблица истинности микросхемы К155ИД4 Адресные входы Секция D Секция Е Входы Выходы Входы Выходы В А D VI DO | о/ D2 D3 Е V2 ЕО | 1Е! 1 | Е2 \ | ЕЗ 0 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 г 1 0 1 1 1 0 0 0 1 1 1 0 X 0 X 1 1 1 1 1 X 1 1 1 1 X X X 1 1 1 1 1 X 1 1 1 1 1 118
a-} б) Ufj~16y общгв Рис. 8-8. Микросхема К155ИД4: а — логическая структура (укрупнен- ная) ; б — условное изображение мационные, а V/ и D (для одной секции) и V2 и Е (для другой) играют роль разрешающих. Задавая разрешающие уровни потенциалов на паре входов VI и D, следует учитывать, что в отличие от инверсного входа VI D прямой. Для работы в двух других режи- мах микросхема включается соглас- но рис. 8-9. Если входы Л, В, С ис- пользовать как адресные, а инфор- мацию подавать на вход V, данная схема работает как демультиплек- сор 1 :8. При заземленном входе V она действует как дешифратор со- стояний трех входов Л, В, С на во- семь выходов (от DO до ЕЗ). Для обеспечения очередности дейст- Рис. 8-9. Микросхема К155ИД4 в роли демуль- типлексора 1 : 8 или де- шифратора 3 : 8 вия входов старших разрядов инвертор в данном случае не требуется (ср. с рис. 8-6), так как инверсия сигналов, поступающих на вход Е, обеспечи- вается самой микросхемой. 8-3. Демультиплексоры-дешифраторы КМОП Как уже отмечалось, мультиплексоры КМОП-структуры благодаря двунаправленным ключам в равной мере могут считаться демультиплексорами и дешифраторами. Инфор- мационные выводы таких микросхем помечают как входы- выходы. Управляются они так же, как мультиплексоры. 119
Здесь следует учитывать возможность возникновения «ви- сячих» входов у управляемых элементов. На этот случай следует предусмотреть навесные резисторы. Другие — специализированные — демультиплексоры-де- шифраторы свойством обратимости не обладают. По своей логической структуре они в общих чертах схожи с прибо- рами ТТЛ, хотя схемно решены иначе. Некоторые из них будут рассмотрены ниже. VDf Рис. 8-11. Способ преобразования двоичного четырехразрядного кода в шестнадцатиричный СВ — свободные выводы Рис. 8-10. Услов- ное изображение микросхемы 564ИД1 Микросхема 564ИД1 служит преобразователем двоич- но-десятичного кода в десятичный или двоичного в вось- меричный. Она имеет четыре входных (7, 2, 7, 8) и десять выходных (О—9) выводов (рис. 8-10). Двоично-десятичный код подается с учетом разрядности на входы 7, 2, 4, 8. Каждому набору соответствует потен- циал высокого уровня U Lx на одном из десяти выходов со- гласно таблице истинности 8-5. Из этой таблицы следует, что в случае поступления на входы четырехразрядных дво- ичных чисел, превышающих 9ю (ЮОЬ), указанный порядок нарушается. 120
DH1 Рис. 8-12. Способ дешифрации шестиразрядного двоичного кода на 64 выхода СВ — свободные выводы Таблица 8-5. Таблица истинности микросхемы 564ИД1 Входы Выходы 8 4 1 2 1 0 1 2 1 3 4 5 6 1 1 7 8 9 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 121
Продолжение Входы Выходы 8 4 1 0 / 2 3 4 5 6 7 8 9 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 Из таблицы истинности вытекает также, что с появле- нием логической единицы на входе высшего разряда 8 (вы- вод И) на выходах от 0 до 7 не возникает уровня логиче- ской единицы. Это свойство позволяет использовать микросхему как демультиплексор 1 :8 либо дешифратор трехразрядного двоичного кода с разрешающим входом. Если микросхема К564ИД1 применяется в роли демульти- плексора 1 :8, вход 8 является информационным: импульс- ные сигналы, возникающие на этом входе, повторяются с инверсией на активном выходе. При работе в режиме трех- разрядного дешифратора вход 8 служит для разрешения. При низком логическом уровне на этом входе происходит нормальное декодирование сигналов, поступающих на вхо- ды /, 2, 4. Потенциал логической единицы препятствует восьмеричному преобразованию, и на выходах О—7 появ- ляется уровень (7°. Микросхемы 564ИД1 подобно другим дешифраторам до- пускают наращивание на основе описанных выше принци- пов. Так, например, с помощью двух таких приборов и одного инвертора, связывающего входы S, можно преоб- разовывать двоичный четырехразрядный код в шестнадца- тиричный (рис. 8-11). Пирамидальная схема дает возмож- ность дешифрации шестиразрядного двоичного кода на 64 выхода (рис. 8-12). Глава девятая АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА 9-1. Общие соображения Комбинационные устройства, которые рассматривались до сих пор, выполняют логические функции. Для описания их поведения используется аппарат алгебры логики. Вход- 122
ные и выходные сигналы высокого и низкого уровня оце* ниваются соответственно как логическая 1 и логический 0. Дискретная техника оперирует и другим классом при- боров, назначение которого состоит в выполнении арифме- тических действий с двоичными числами: сложения, вычи- тания, умножения, деления. К арифметическим устройствам относят также узлы, выполняющие специальные арифмети- ческие операции, как то: выявление четности заданных чи- сел (определение паритета) и сравнение двух чисел. Особенность арифметических устройств состоит в том, что сигналам приписываются не логические, а арифметиче- ские значения 1 и 0 и действия над ними подчиняются за- конам двоичной арифметики. Хотя арифметические устрой- ства оперируют с численными величинами, для описания их работы также удобно пользоваться таблицами истинно- сти. Арифметические устройства очень широко используют- ся в ЦВМ и достаточно часто в аппаратуре информационно- измерительной техники. Важнейшая из арифметических операций — сложение '(суммирование). Помимо прямого назначения она исполь- зуется и при других операциях: вычитание — это сложение, в котором вычитаемое вводится в обратном или дополни- тельном коде, а умножение и деление — это последователь- ное сложение и вычитание. Арифметические устройства выпускаются в виде готовых изделий в составе многих серий цифровых микросхем. 9-2. Сумматоры Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения чисел. В устройствах дискретной техники суммирование осуществляется в двоич- ном или, реже, двоично-десятичном коде. По характеру дей- ствия сумматоры подразделяются на две категории: ком- бинационные — как и все ранее рассмотренные узлы, не имеющие элементов памяти; накопительные — сохраняю- щие результаты вычислений. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными слагаемыми, в зависимости от способа обработки чисел может быть от- несен к последовательному или параллельному типу. Сумматоры, выполненные в виде самостоятельных мик- росхем, — комбинационные, и речь в дальнейшем будет ид- ти только о них. 123
Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сло- жение чисел в последовательных сумматорах HS S р Рис. 9-1. По- лусумматор (сумма) и осуществляется поразрядно, последовательно во времени. В сумматорах параллельного дей- ствия сложение всех разрядов многоразряд- ных чисел происходит одновременно. Полусумматор. Простейшим суммирую- щим элементом является полусумматор. Про- исхождение этого термина станет ясным в хо- де изложения. Он имеет (рис. 9-1) два входа А и В для двух слагаемых и два выхода: S Р (перенос). Обозначением полусумматора служат буквы HS (half sum — полусумма), работу прибо- ра отображает таблица истинности 9-1. Два одноразрядных числа при Таблица 9-1 сложении в двоичной системе Входы Выходы А в Р S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 счисления дают (применительно к суммирующим устройствам) та- кие результаты (рис. 9-2). Логическая структура полу- сумматора такова, что состояние выхода S отображает бит суммы, а выхода Р — бит переноса. Это следует и из таблицы истинности полусумматора. Работа полусум- матора описывается следующими уравнениями S = АВуАВ = ЛфВ; (9-1) Р = АВ. (9-2) Выражение для выхода S, равно как и столбец S табли- цы истинности, полностью совпадает с приведенными ранее уравнениями (5-3) и таблицей истинности для логического элемента «исключающее ИЛИ». Это обстоятельство объяс- няет, в частности, почему операцию «исключающее ИЛИ» иногда называют сложением по модулю 2. Логическая структура полусумматора в общем и развернутом виде по- казана на рис. 9-3. Полный сумматор. Процедуру сложения двух п-разряд- ных двоичных чисел можно представить следующим обра- зом (рис. 9-4). Сложение цифр А^ и В{ младшего разряда дает бит суммы Si и бит переноса В следующем (вто- 124
ром) разряде происходит сложение цифр Л2 и В2, кото- рое формирует сумму S2 и перенос Р2. Операция длился, пока не будет сложена каждая пара цифр во всех разрядах. Результатом сложения будет число S=PnSn...Si, где Рп и Рис. 9-2. Порядок двоичного суммирования Рис. 9-3. Логическая структура полусумматора: а — общий вид; б—раз- вернутая форма А=/1П В=Вп_. PrSr. Слагаемые Сумма Рис. 9-4. Сложение двух n-разрядных чисел St отображают 1 или 0, полученные в результате поразряд- ного сложения. Полусумматор имет два входа и пригоден поэтому для использования только в младшем разряде. Устройство для суммирования двух многоразрядных чисел должно иметь, начиная со второго разряда, три входа: два для слагаемых Ai и Bi и один для сигнала переноса Л-i с предыдущего разряда. Этот узел — сумматор можно представить как объединение двух полусумматоров (рис. 9-5). Первый по- 125
лусумматор служит для сложения двух чисел, принадлежа- щих одному разряду, и обеспечивает выход промежуточной суммы S/и переноса Pi . Второй полусумматор складывает перенос с предыдущего разряда Pi-\ с промежуточной сум- мой S'. . Функции выходов S и Р для этого случая опреде- ляются как 5 = (9-3) Лч-1 =ЛД7И®В)Л-1. (9-4) Рис. 9-5. Полный сумматор: а — логическая структура; б — условное графическое обозначение Операция сложения подчиняется переместительному за- кону, из которого следует, что входы сумматора можно ме- нять местами без ущерба для результата. Исходя из таблицы истинности сумматора 9-2, можно написать следующие булевы уравнения для сигналов суммы и переноса: Si = AiBiP^ VAiBiP^ V ЛДЛ-i ^AiBiP^ (9-5) Pi ^iBiPi^X/AiBiPi^X/A.BiPi^AiBiP^. (9-6) В уравнениях (9-5) и (9-6) представлены только те члены, для которых 5г = 1 иЛ —1, т. е. первый член функ- ции S, относится к первой строке таблицы истинности, вто- рой член ко второй и т. д. Сходным образом для функции Р первый член принадлежит третьей строке, второй член — пятой и так до седьмой. 126
Уравнения (9-5) и (9-6) поддаются минимизации, в ре- зультате которой получается 5f = (9-7) Pi = BiPi-t v ЛЛ--1 VAiBi. (9-8} Легко убедиться, что оба уравнения удовлетворяют таб- лице истинности, как и уравнения (9-5) и (9-6). Это следует прямо из данных таблицы истинности, а именно из того, что Pi—1, если и только если по меньшей мере на двух входах из трех присутствует 1. Так же можно объяснить отсутствие в уравнении (9-8) члена Д/В/Р/-1, характеризующего по- следнюю строку таблицы истинности, так как достаточно двум его членам быть равными 1, чтобы получить Л = 1. В микросхемах-сумматорах в качестве базового узла ис- пользуется сумматор (рис. 9-6), логическая структура ко- торого реализована на основе формул (9-7) и (9-8). Как уже говорилось, суммирование многоразрядных чи- сел может быть последовательное либо параллельное. При последовательном вводе используется один, общий для всех разрядов полный сумматор с дополнительной цепью за- держки (рис. 9-7). Оба слагаемых кодируются последова- тельностями импульсов, которые синхронно вводятся в сум- матор через входы А и В, начиная с младших разрядов. 127j
Цепь задержки обеспечивает хранение импульса переноса Pi+1 на время одного такта, т. е. до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован. Задержку обеспечивает jD-триггер (триггер задержки) — см. гл. 10. Для хранения и ввода слагаемых Л и В, а также для преобразования последовательного кода выходных им- пульсов в параллельный применяют регистры сдвига (см. гл. 12). Работа регистров сдвига и триггера задержки синхронизируется общим генератором тактовых импуль- сов. Достоинство последовательных сумматоров — малые аппаратурные за- траты. К недостаткам их следует от- Рис. 9-8. Парал- лельный «-разряд- ный сумматор с последовательным переносом Рис. 9-7. Полный сум- матор с цепью задер- жки нести сравнительно невысокое быстродействие, поскольку одновременно суммируется лишь пара слагаемых. На рис. 9-8 показана схема, поясняющая принцип дей- ствия n-разрядного параллельного сумматора с последова- тельным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора первого разряда установлен потенциал £7°, поскольку сигнал переноса сюда не посту- пает. Слагаемые Ai и В, складываются во всех разрядах одновременно, а перенос Р поступает с окончанием опера- ции сложения в предыдущем разряде. Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так как формирова- ние сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего раз- ряда не распространится последовательно по всей системе, 128
Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы — блоки ускоренного (сквозного) переноса. Принцип ускоренного переноса заключается в том, что для каждого двоичного разряда дополнительно находятся два сигнала: образова- ния переноса G и распространения переноса Н. Эти функ- ции определяются следующим образом: = (9-9) (9-10) В случае Gz = l, т. е. Д = Вг==1, в данном i-м разряде формируется сигнал переноса Pi в следующий высший раз- ряд независимо от формирования функций суммы в пре- дыдущих разрядах. Если хотя бы одно из слагаемых Ai или Bi равно 1 (т. е. /Л = 1), то перенос в последующий разряд произойдет при наличии сигнала переноса из предыдущего разряда. Если функции распространения переноса в двух соседних разрядах равны 1, т.е. Hi—Hi+\ = 1, и при этом существует сигнал переноса PL-\ из предыдущего разряда, то перенос производится непосредственно в разряд номер i+2. Процесс формирования ускоренного переноса описыва- ется следующим уравнением: Л - УВД-ь.-адРо. (9-11) Подробно этот вопрос рассматривается в руководствах по проектированию ЭВМ. 9-3. Субтракторы (вычитатели) Операция вычитания обратна операции сложения. Вы- 'питание одного двоичного числа из другого в двоичной си- стеме подобно вычитанию в десятичной системе (рис. 9-9). Заем- ~_10 Уменьшаемое *7 / Вычитаемое 1 I—^Разность. Рис. 9-9. Порядок двоичного вычитания Последний столбец характеризует вычитание с займом: для вычитания 1 из 0 из соседнего старшего разряда зани- мается 1. Эта занимаемая 1 равна двум 1 данного разряда. 9—468 129
Заем производится для тех разрядов, где вычитаемое боль- ше уменьшаемого. Простой пример: 11011 1101. 1110 Стрелками здесь показан заем из соседнего разряда. Для вычитания двух чисел могут быть собраны полу- вычитатели и вычитатели (полусубтракторы и субтракто- ры). Полувычитатель по принципу действия имеет два вхо- да — для уменьшаемого и для вычитаемого и поэтому мо- жет быть использован только в высшем разряде Рис. 9-10. Полусубтрактор: логическая структура и таблица истинности многоразрядного вычитателя. Во всех других разрядах должны быть полные вычитатели, которые имеют третий вход для приема сигнала займа. В виде самостоятельных изделий вычитатели не произ- водятся. В случае надобности вычитатель (субтрактор) можно спроектировать, подобно тому, как это делалось для сумматора. Логическая структура полусубтрактора и его таблица истинности показаны на рис. 9-10. В устройствах дискретной техники операция вычитания обычно заменяется сложением уменьшаемого с вычитаемым, представленным в дополнительном коде. Правомерность подобной подмены покажем на примере действий с четы- рехразрядными числами. Операция инверсии, как известно, обращает 1 в 0 и на- оборот. Поэтому, если вычитаемое представлено числом Впр = В4В3В2Вь то ВОбР = ВДзВ2В1 и, значит, Впр+ВОбр = = 1111, а Влр+^доП = ВлР+^обр+1 === 1111 +1 == 10000, отку- J30
да Впр —10000—(Вобр+1); следовательно, Лпр - Впр = Лпр + Вобр + 1 - 10000. (9-12) Из последнего уравнения следует, что для вычитания четырехразрядного числа В из четырехразрядного числа А достаточно получить сумму ЛПр+ВОбр+1, где Вобр+1== = ВДоп, т. е. число В в дополнительном коде. Разность дол- жна быть четырехразрядным числом. Последний член в правой части уравнения (9-12) означает, что при сложении А и Вобр+1 в высшем разряде (в данном примере — пя- том) образуется 1, которой пренебрегают. Достоинство описанного метода в том, что вычитание, как и сложение, выполняется теми же микросхемами —• сумматорами с внутренним переносом. Когда Л>В, т. е. ЛПр—Впр есть положительное число, ответ формируется в прямом коде. Если, к примеру, Лпр = = 1110, а Впр= 1001 (Вобр=0110), то А—В= 1110+01 Щ+ +0001 = 10101. Четыре младших разряда результата пред- ставляют собой ответ: 01012=5ю. Когда Л<В, т. е. Лпр—Впр есть отрицательное число, вычитание по алгоритму ЛПр—ВПр=ЛПр+Вобр+1 приводит к иному результату. Действительно, здесь в старшем зна- чащем разряде А = 0, а В/ = 1 (Д = 0) и Л4+Д-=0, и еди- ница переноса в более высокий разряд не образуется. Кро- ме того, ответ при этом формируется в обратном коде. Это следует из уравнения (9-12) с учетом того, что разность имеет отрицательное значение: -^пр Впр = (Лпр + Вобр + 1 — 10000) — в — Ипр + Вобр) — ИН = — (Лпр + Вобр)обр, (9-13) где (Лпр+ВОбр)обр есть сумма ЛпР+Вобр, представленная в обратном коде. Справедливость формулы (9-13) проверим на примере Лпр = 1001; Впр = 1110 (Вобр = 0001); Л —В = —(1001 +0001) = — 1010обр =— 0101пр, т. е. Л—В=—Зю. Когда вычитание выполняется аппаратурными методами при помощи сумматоров, наличие или отсутствие сигнала переноса легко использовать в качестве признака для рас- познавания знака результата. Для этого выход переноса старшего разряда соединяют со входом переноса младшего (рис. 9-11). Такой перенос называется круговым или цик- 9* 13Г
лическим. Когда сигнал переноса соответствует единице, она суммируется с числами младшего разряда А и В согласно формуле (9-13), образуя на выходах S разность А—В в пря- мом коде; при нулевом сигнале переноса результат выра- . Рис. 9-11. Циклический (круговой) способ переноса Разность положительна при Рп=*1 и от- рицательна при Рп «О жается в инверсном коде, который затем легко пре- образовать в прямой с одновременным формиро- ванием знака «минус». 9-4. Умножение и деление Умножение двоичных многоразрядных чисел в принципе не отличается от десятичного. Так как частичное произведение многоразрядного числа на 1 равно этому числу, а умножение на 0 дает ну- ли во всех разрядах, опе- рация умножения сводит- ся, таким образом, к операциям сдвига и сложения частич- ных произведений. Простой пример поясняет это: 11012 = 1310 х Ю12- 510 1101 0000 1101 ! 000001 = 6510 Промежуточные произведения 1101; 0000; 1101 получа- ются и складываются, как и при десятичном умножении. Очевидно, что, как и при десятичном умножении, можно опустить промежуточный результат умножения на нуль и просто сдвинуть влево следующее промежуточное произ- ведение: х 1101 101 . 1101 + 1101 1000001 Двоичное деление производится таким же образом, как и десятичное, но благодаря меньшему числу цифр в систе- 132
ме операция выходит более простой. Покажем это на при- мере деления 11011 12 = 55ю на 1012 = 5ю: _ 1101111101 101 11011?= н10 in “ 101 101 101 ОСО Деление дробных двоичных чисел выполняется так же, как и в десятичной системе. Вопросы преобразования двоичных чисел, а также дей- ствий над ними подробно разобраны в специальных руко- водствах. 9-5. Сумматоры ТТЛ Сумматоры входят в номенклатуру нескольких серий микросхем ТТЛ. В составе серии К155 выпускаются три типа полных сумматоров: одноразрядный К155ИМ1, двух- разрядный К155ИМ2 и четырехразрядный К155ИМЗ. Все они относятся к разряду комбинационных устройств, и сиг- налы суммы и переноса присутствуют на выходе, пока дей- ствуют входные сигналы. Собственно сумматор, выполняющий суммирование и перенос в пределах одного разряда, во всех упомянутых изделиях выполнен одинаково, по схеме рис. 9-6. Конкрет- ные особенности микросхем каждого типа рассматриваются ниже. Микросхема К155ИМ1 представляет собой полный одно- разрядный сумматор и предназначена для построения мно- горазрядных схем сложения и вычитания с параллельной обработкой входной информации и последовательной пере- дачей сигналов переноса. Особенность логической структуры микросхемы (рис. 9-12) — наличие двух логических цепей на входах, посред- ством которых осуществляется управление собственно сум- матором. Для каждого из слагаемых А и В имеется по че- тыре входа: два прямых Л2, В2 и два инверсных Л3, Д4, В3, В4. Кроме того, есть вход переноса Ро, два взаимо- дополняющих выхода суммы — прямой S и инверсный S— и выход переноса активному состоянию которого соот- ветствует низкий уровень £7°. Элементы входной логики 133
объединены цепью «монтажное И», поэтому сигналы на входы Л3(В3) должны поступать от устройств с открытыми коллекторами. Благодаря усложненной входной и выходной логике сум- матор обладает большими функциональными возможностя- Рис. 9-12. Логическая структура микросхемы К155ИМ1 ми; многоразрядные сумматоры и вычитатели на его основе организуются без дополнительных логических элементов и могут работать в положительной и отрицательной логике. Сумматор К155ИМ1 удобен также для применения в схе- мах с последовательным суммированием. Таблица 9-3. Таблица истинности Прямые И ИНВерС- микросхемы К155ИМ1 ные входы, принадле- Входы Выходы Ро л 1 в л 5 1 1 5 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 1 Примечание. Л=Л3\М4; по- скольку А3=А1А2, то A=AiA2\/A4. Со- ответственно В=В[В2\/В4. жащие каждому из слагаемых, одновре- менно не используют- ся. Когда в работе уча- ствуют входы Ль Л 2 и В2, то на инверс- ных входах Лз, Л4 и В3, В4 устанавливают напряжение высокого уровня (или оставляют входы свободными). При использовании в качестве рабочих вхо- дов Лз, Л4 и В3, В4 на прямых входах 134
Alf и Bi, B2 (или хотя бы на одном в каждой паре) сле^ дует поддерживать напряжение низкого уровня. Таблица истинности микросхемы К155ИМ1 представле- на таблицей 9-3. Принцип работы двухразрядного сумматора К155ИМ2 и четырехразрядного КД55ИМЗ (рис. 9-13) одинаков. Дей- ствие их основано на параллельном суммировании данных а) Un-b, оЪщгН Рис. 9-13. Условное изображение микросхемы К155ИМ2 (а) и микро- схемы К155ИМЗ (б) в разных разрядах при последовательном переносе из раз- ряда в разряд. Вход переноса PQ имеется только у младшего разряда, а выход — только у старшего (Р2 для К155ИМ2 и Р4 для К155ИМЗ). Особенно удобна для применения в аппаратуре микросхема К155ИМЗ: наличие четырех разря- дов и возможность наращивания позволяют использовать ее для выполнения различных арифметических операций. Результат на выходах суммы и переноса описывается следующими выражениями: для микросхемы К155ИМ2 = Р0 + Л1 + В1 + 2(Д2 + В2) ==S1 + 2S2 + 4P2; (9-14) для К155ИМЗ 2л,в = Ро + Л4 + BL + 2 (Л2 -f- В2) + 4 (Л3 + В3) + + 8(Л4 + В4) = S4 + 2S2 + 4S3 + 8S4 + I6P4. (9-15) В обеих формулах знак плюс — символ арифметиче- ского сложения. Обе микросхемы могут быть использованы для опера- ций с числами, представленными не только в положитель- ной, но и в отрицательной логике (когда единица кодиро- 135
вана низким уровнем напряжения). В режиме положитель- ной логики вход Ро нельзя оставлять открытым. Если первый разряд используется как полусумматор, на входе Ро устанавливают потенциал £7°. Взаимная замена входов одинакового веса не отражается на работе сумматоров. При последовательном соединении микросхем с целью наращивания разрядности выход переноса непосредствен- но соединяют со входом переноса микросхем, принадлежа- щих более высоким разрядам. Таблицы истинности для сумматоров представляют, по существу, таблицы сложения двух чисел соответствующей разрядности. Для микросхемы К155ИМ2 это табл. 9-4. Ра- боту микросхемы К155ИМЗ отображает табл. 9-5. Она бо- Таблица 9-4. Таблица истинности сумматора 155ИМ2 Входы Выходы Bl л2 Вход Ро=0 Вход Ро=1 S. 1 51 1 5а | 51 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 1 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 лее сложная. Правила пользования ею покажем на прос- том примере сложения двух двоичных чисел: А =01И (т. е. А4=0, Аз = 1, А2 = 1, Ai = 1) и # = 0101 (В4=0, #з = 1, #2 = 0, #1 = 1), причем перенос на входе отсутствует, т. е. #о=О- Значения сигналов на выходе микросхемы находят в два приема: сначала для двух младших разрядов, за- тем — для двух старших. Заданному сочетанию входных сигналов #2 = 0, #1 = 1 и A2=l, Ai = l соответствует вось- мая строка табл. 9-5. Поскольку Pq = 0, то ответ берем по 136
Таблица 9-5. Таблица истинности сумматора К155ИМЗ Входы Выходы В2 (ВО Вх (В3) а2(А.) л, (Лз) Р о=0 или в2=о Ро=1 или Р2=1 рг<р.) | «2 (S,) | S, (S3) Рг(Р,) | S2 (S.) Si (S3) 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 1 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 0 1 1 1 0 I 1 1 1 1 1 0 1 1 1 восьмой строке в левой половине участка таблицы «Выхо- ды» (P2 = l, S2 = 0, Si=0), т. е. на выходах младших раз- рядов будут сигналы S2 = 0 и Si = 0. Сигнал Р2 характери- зует внутренний перенос в микросхеме со второго разряда на третий и учитывается на втором этапе В2(В4) В, (В3) Л2(Л4) Л1(Л3) IР2 (Р4) S2(S4) SUSs). 0 1 1 1 I 1 о о Здесь в скобки взяты обозначения меток, которые сей- час не учитываются. Следующий этап — определение по таблице выходных сигналов S4t S3 и Р4, исходя из значений В4, В3 и Л4, А3 и с учетом Р2=1. Нашей комбинации (В4 = 0, В3 = 1 и Л4 = = 0, Л3= 1) удовлетворяет четвертая строка табл. 9-5, пра- вая комбинация выходных сигналов, так как Р2 = 1. (В2)В4 (В3)В3 (Л2)Л4 (Л2) Л3 I (Р2)Р4 (S2)S4 (SJS3. 0 1 0 1 | 0 1 1 В случае Р2 = 0 следует пользоваться левой половиной наборов «Выходы». Численное значение Р4 характеризует старший — пятый — разряд. ,137
Таким образом, на выходах микросхемы окажутся сле- дующие сигналы: Р4 = 0, S4=l, S3 = l, S2 = 0, Si=0, т. e< Л + В=0111+0101=01100. В табл. 9-6 приведен пример оценки результатов сложе- ния для положительной и отрицательной логики при оди- наковых сочетаниях уровней сигналов на входах Л, В и Таблица 9-6 Логика Входы Выходы Л* Аг л2 Л1 в* в3 Вг В1 Ро Вз В2 S1 11 н L н L Н L L н L L L н н Положитель- ная Отрицатель- ная 1 0 0 1 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 0 1 1 0 1 0 1 0 Примечание. L — низкий уровень напряжения, Н — высокий уровень. Ро. Для положительной логики высокому уровню напряже- ния отвечает единица; поэтому Л + В+Р0 = 1010+1001Н- +0= 100112 = 1910. В отрицательной логике те же входные сигналы соответ- ствуют обратному (инверсному) коду и Л+В+Ро=1 + +0 1 01+0110= 11002 = 1210. •Если числа, подлежащие сложению, — трехразрядные, то старший разряд микросхемы не используют. Входы Л4 и В4 заземляют, вход Р4 оставляют сво- бодным, а сигнал переноса снимают с выхода S3. Микросхему К155ИМЗ можно исполь- зовать также как два независимых сум- матора: двухразрядный и одноразряд- ный (рис. 9-14). В двухразрядном сум- маторе слагаемые подают на входы Ль Вх (с учетом Ро) и Л2, В2. Входы Д3, В3 заземляют. Результатом суммирования служат сигналы на выходах Si и S2, а Рис. 9-14. Микро- схема К155ИМЗ в роли двухразряд- ного и одноразряд- ного сумматора сигналом переноса — сигнал на выходе S3. Слагаемые одноразрядного сумма- тора подают на входы Л4 и S4, сумма снимается с выхода S4, а перенос — с выхода Р4. 138
Четырехразрядный сумматор К155ИМЗ можно приме- нять и в качестве вычитателя. Операция вычитания выпол- няется путем сложения уменьшаемого с вычитаемым, взя- тым в дополнительном коде. На рис. 9-15 показано, как это делается. Вычитаемое В = В4ВзВ<2В\ при помощи четырех инверторов преобразуется в обратный код, и к нему по вхо- ду Ро прибавляется единица. Результат сложения числа 1 А, Вз. (0) м: (1) ^4 (1) Рп Л/ 81 Д2 s2 Лз В3 *4 В* SM Sl S2 83 (0) 7i) Рь 5) Сложить (U0) Вычесть(и1) (0) ____Свободный (1) выход пт =1 =1 Вз_' =1 Вь =г ШЧ 82 ~ 1 Рис. 9-15. Микросхема К155ИМЗ: а — в роли вычитателя (субтрактора); б — в роли сумматора-вычитателя DD1 — микросхема типа К155ЛП5 Л=Д4Лз/12^1 с числом В в дополнительном коде формиру- ется на выходах S4, S3, S2, Sb Здесь Si=4irJ-B-|-l (за счет Ро=1); 32=Л2+В2 и т. д. Бит высшего разряда отбрасы- вается, поэтому выход переноса Р4 остается свободным. На схеме в скобках указаны цифры, характеризующие для примера вычитание двух чисел 11102—10012 = 01012 (14— —9=5). Операции сложения и вычитания можно совместить в одном узле, если инверторы заменить элементами «исклю- чающее ИЛИ» (рис. 9-15,6). Эти элементы в зависимости от уровня напряжения на управляющем входе работают как повторители или инверторы. Читатель без труда составит правила наращивания схе- мы для увеличения ее разрядности. Интересно применение микросхемы К155ИМЗ в устрой- ствах умножения чисел. На рис. 9-16 показана схема для перемножения двух двоичных чисел: четырехразрядного А=А4АзА2А1 и трехразрядного B = B3B2Bj. Семиразряд- 139
ное произведение на выходе формируется за счет парал- лельного умножения множимого на каждый разряд множи- теля логическими элементами 2И и сложения промежуточ- ных произведений со сдвигом на один разряд—суммато- ром. При этом выполняются следующие действия: Л4 Л3 Л2 Ai _____________X в3______________в^_________ A^Bi A3Bt A2BY Л^/?! Л4В2 Л3В2 Л 2^2 AiB2 ________Л4В3 л3в3 л2в3 аув3________________________________ /И7 = ... Л46 — ... Л1- = ... /И4 = ... Л43 = ... М2 = А2Ву Л4В2 М.1 ~ Л]^1 Рис. 9-16. Схема перемножителя четырехразрядного и трехразрядного двоичных чисел Цифры в скобках относятся к примеру умножения 1101X110=1001110 Здесь М7 — бит (1 или 0) переноса из предыдущего разряда. Применение логических элементов И для выпол- нения арифметической операции умножения в данном слу- чае закономерно, поскольку в рамках одного разряда и арифметическое умножение, и логическое (конъюнкция) подчиняются общим правилам. Цифры в скобках у выводов микросхем относятся к при- меру перемножения двух чисел, А= 1101 и В= 110. После- довательность действий такова: I 0000) + 1101 промежуточные + 1Ю1 результаты 1001110 произведение 140
В случае надобности разрядность такого умножителя может быть увеличена наращиванием. 9-6. Сумматоры и умножители КМОП Работу сумматора КМОП-структуры рассмотрим на при- мере микросхемы 564ИМ1. Другие сумматоры КМОП име- ют сходное устройство, разводку выводов и действуют по тому же принципу. Микросхема 564ИМ1 представляет со- бой полный сумматор двух четы- рехразрядных чисел (рис. 9-17). Она имеет четыре пары входов слагаемых Ai — А4, — В4, вход переноса в младший разряд Ро, четыре выхода суммы S]—S4 и выход переноса старшего (чет- вертого) разряда Р4. Для повы- шения быстродействия перенос последнего разряда осуществля- ется параллельным способом. В функциональном отношении этот сумматор подобен ранее рассмотренному четырехразряд- ному сумматору ТТЛ типа К155ИМЗ. Выше, при описании мульти- плексоров отмечалось, что эти из- делия могут быть использованы для организации любой из 22" комбинационных функций, где п — число адресных входов. Опе- рация сложения (вычитания, ум- ножения, деления) не является в этом оношении исключением. Для организации сумматора, учитывая, что это устройство имеет два выхода S и Р, удобно использовать микросхему, со- держащую в одном корпусе два типлексора (К155КП2, 564КП1). ществляется на основе таблицы истинности по способу, описанному в § 7-4. На рис. 9-18 и 9-19 показаны способы группировки строк и результаты проектирования для пол- ного сумматора и субтрактора [12], Рис. 9-17. Логическая струк- тура (укрупненная) микро- схемы 564ИМ1 четырехвходовых муль- Проектирование осу- 141
Перемножители двух чисел также выпускаются в виде самостоятельных микросхем. Так, микросхема КМОП- структуры типа 564ИП5 предназначена для перемножения Рис. 9-18. Сумматор на основе мультиплексора: а — схема включения; б — таблица истинности Входы Выходы Л В Pi рм S 0 0 "д\ pl Р1 0 ’0 и и 0 1 Pl [? [71 0 1 и и и 1 0 А [01 [71 1 0 и и и 1 1 Pl А F1 1 1 и и 0 DD1-K155KI12. Рис. 9-19. Вычитатель на основе мультиплексора: а — схема включения; б — таблица истинности F — разность, L — заем Входы Выходы Д В к Ъъ+1 F 0 0 А Is] 0 0 0 0 и 0 1 А А А 0 1 0 и 1 0 [01 й 1 0 lx Ь) 1 1 PI Pl р| 1 1 0 и 0 двух двухразрядных двоичных чисел и суммирования про- изведения с двумя другими числами, одно из которых име- ет два разряда, а другое — три. Микросхема реализует, та- ким образом, функцию вида 142
S-X+ + K + M. (9-16) Операции над всеми разрядами вводимых чисел выпол- няются одновременно. Путем наращивания микросхем раз- рядность сомножителей можно увеличивать. Микросхема состоит из четырех, связанных между со- бой одинаковых ячеек, логическая структура которых пока- зана на рис. 9-20, а. Условное изображение микросхемы 5) ип-1б, Общгв Рис. 9-20. Микросхема 564ИП5: а — логическая структура множитель- ной ячейки; б — условное изображение микросхемы 564ИП5 дано там же (рис. б). Сигналы, относящиеся к од- ному сомножителю, подают на входы Хо и Xi (Хо — млад- ший разряд), а ко второму сомножителю — на входы Уо и Уь Слагаемые К и М поступают на входы /Со, Ki и Мо, Mi, М2. На выходах микросхемы образуются три разряда ре- зультата (выводы So, Si, S2) и два разряда переноса (Ро— в третий разряд и Pi — в четвертый). В зависимости от схемы включения сигнал переноса Р\ может иметь значение четвертого разряда и тогда обозначается как S3 (табл. 9-7). Действия над всеми разрядами вводимых чисел выпол- няются параллельно. Сигналы на выходах микросхемы формируются в прямом коде. Если, к примеру, на входах присутствуют сигналы Xi = 1; Хо=1; У1 = 1; Уо = О; Ki = l; До = О; Л11 = 0; Мо=1, то будет выполнена следующая опе- рация: 11-10+10+01 = 1001 и на выходах микросхемы возникнут сигналы Зз = 1; S2 = 0; Si = 0; S0=l. Для перемножения чисел, одно из которых имеет п раз- рядов, а другое т разрядов, потребуется тп!А микросхем, 143
Таблица 9-7. Таблица истинности микросхемы 564И П5 Входы Выходы Л, Yo Ко К, I М„ | Mi So | 1 S2 ь, 1 p 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 0 9 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 соединенных между собой как показано на рис. 9-21. Для большей наглядности соединения представлены в виде мон- Yu.M Рис. 9-21. Перемножение ^-разрядного числа и m-разрядного с помощью микросхем 564ИП5 144
тажной схемы. На контурах микросхем полукругами поме- чены зоны ключей. Входные сигналы, соответствующие разрядам множимого, подают попарно на входы Уо, Ki всех микросхем, расположенных в одном столбце, а разряды множителя тоже попарно—на входы Хо, Xi всех микро- схем одного ряда. 9-7. Деление Деление аппаратурными средствами сложнее других арифметических действий. Здесь приходится считаться и с тем, что нередки случаи, когда частное является иррацио- нальным числом и результат представляют в округленном виде. Кроме того, деление требует большего времени. Для деления часто применяют методы, основанные на последо- вательном вычитании делителя из делимого с помощью вы- читателя (субтрактора). В ходе каждого вычитания на выходе субтрактора возникает импульс, который фикси- руется счетчиком частного. Пример деления этим методом описан ниже, в главе «Счетчики». 9-8. Цифровые компараторы (устройства сравнения) Цифровые компараторы также относятся к арифметиче- ским устройствам. Цифровые компараторы (от англ, com- pare — сравнивать, сличать) выполняют сравнение двух чисел, заданных в двоичном (двоично-десятичном) коде. В зависимости от схемного исполнения компараторы могут определять равенство А = В(А и В—независимые числа с равным количеством разрядов) либо вид неравенства: А<В или А>В. Результат сравнения отображается соот- ветствующим логическим уровнем на выходе. Микросхе- мы — цифровые компараторы — выполняют, как правило, все эти операции и имеют три выхода. Цифровые компа- раторы широко применяются для выявления нужного числа (слова) в потоке цифровой информации, для отметки вре- мени в часовых приборах, для выполнения условных пере- ходов в вычислительных устройствах. Логическая схема, выполняющая операцию «эквива- лентность» F=AB\/AB, или, что то же самое, «исключа- ющее ИЛИ—НЕ», может быть использована как однораз- рядный компаратор. Поскольку в практических условиях исключающее ИЛИ применяется чаще, чем эквивалент- 10-468 145
ность, последующее описание будет идти применительно к этой операции. Схема одноразрядного компаратора показана на рис. 9-22. Она представляет собой развернутую логическую структуру логического элемента «исключающее ИЛИ— Рис. 9-22. Логическая структура од- норазрядного компаратора Un~16y o5ui 7-& Рис. 9-23. Услов- ное графическое обозначение мик- росхемы 564ИП2 НЕ» с тремя выходами. Из определения операции «исклю- чающее ИЛИ» вытекает, что F = АВ \/АВ = (}. ПРИ А. у $ [О при А=^В. При А>В (это означает, что 4 = 1, Л —(У^ будет С= =АВ—1; когда А<В (4=0, В = 1), то О=4В = 1. Логические элементы И с выходами С и D приведены для наглядности. В принципе сигналы С и D можно сни- мать с выходов внутренних схем И логического элемента И—ИЛИ—НЕ. Два n-разрядных двоичных числа равны, когда попар- но равны между собой все разряды этих чисел. Если, на- пример, числа Л и В — четырехразрядные, то признаком их равенства будет 43 = Вз и 42 = В2; 4i = Bi и 4о=Во. Применяя элемент сравнения для каждого разряда, факт равенства обоих чисел А = В установим в случае F= =/7з/72Л/7о=1. Если же F=0, то А=/=В. Неравенство А>В обеспечивается в четырех случаях: 146
когда Дз>Вз(Л3 и Вз — старшие разряды чисел А и В) или А3 — В3 и Л2>В2; или А3 — В3 и Az=B2 и Л1>Вг, или Дз = Вз и А2== В% и Ai==Bi и До>Во. Очевидно, что для выполнения условия А<В достаточ- но поменять местами А и В. Цифровые четырехразрядные компараторы выпускают- ся отечественной промышленностью в виде самостоятель- ных изделий. Примером могут служить микросхемы Рис. 9-24. Каскадное соединение компараторов 564ИП2 10* 147
К555СП1 (ТТЛШ) и 564ИП2 (КМОП). В функциональном отношении эти приборы близки друг другу и, помимо оп- ределения равенства или неравенства двух четырехразряд- ных чисел, допускают наращивание с целью увеличения разрядности. Микросхема 564ИП2 (рис. 9-23) является ти- пичной в этом смысле. Здесь каждый из четырех первичных компараторов повторяет уже рассмотренную схему. Чис- ла, подлежащие сравнению, подают на входы Ло—Л3 и BQ—Вз (До и Bq—младшие разряды). Сравнение проис- ходит поразрядно. Микросхема имеет расширяющие входы А = В, А<В, А>В, которые позволяют наращивать разрядность обоих чисел без дополнительных логических элементов. Компара- торы можно соединять каскадно и параллельно. При кас- кадном соединении (рис. 9-24) выходы А<В и А = В пре- дыдущей микросхемы (младшие разряды) подключают к соответствующим входам последующей. На входы Л<В, А = В и А>В микросхемы младших разрядов подают по- тенциалы U°, U1 и U1 соответственно. В последующих мик- росхемах на входах А>В поддерживают потенциал U1. При этом способе соединения компараторов задержки сум- мируются. При параллельном (пирамидальном) соединении подоб- ных устройств переходные процессы занимают меньшее время. На рис. 9-25 показан способ сравнения двух чисел— вплоть до двадцати разрядов. Используя каждый из пяти Таблица 9-8, Таблица истинности микросхемы 564ИП2 Информационные входы Входы наращи- вания Выходы А„ В, | ^2 А9. В9 л>в| А<В А~В А>В А<в\ А=В X X X 1 X X 1 0 0 Л3<ВЧ X X X X X X 0 1 0 । « 03 JI. Ч: X X 1 X X 1 0 0 ^з~Вз X х X X X 0 1 0 Л3=53 ^2 “-^2 X 1 X X 1 0 0 Лз=#з Л2 = В2 Л1<В] X X X X 0 1 0 Л3=В3 Л2—#2 1 X X 1 0 0 Л3=В3 Л2=^2 Лг— Ло<^о X X X 0 1 0 Л3=В3 Л2== В 2 Ai3=Bq X 0 1 0 0 1 Л3=£?3 1 0 0 1 0 0 Л3=В3 Л2 —В2 А1~В1 л0=в0 X 1 0 0 1 0 Ло = Во Л2==/?2 А.=В1 X 1 1 0 1 1 со с II Со со с Л2=^2 Аг—В1 Л0 = В(, 0 0 0 0 0 0 148
149
входных компараторов в качестве промежуточных, можно увеличить длину слов до 100 разрядов. Табл. 9-8 описывает действие компаратора в различных условиях. Верхние 11 строк характеризуют нормальные ре- жимы работы одиночного прибора, а также последователь- ного соединения нескольких приборов. Две нижние строки относятся к нетиповым условиям при пирамидальном на- ращивании. 9-9. Контроль четности С помощью специализированных микросхем произво- дится еще одна интересная арифметическая операция — проверка паритета двоичных чисел, суть которой состоит в суммировании по модулю 2 всех разрядов с целью выяс- нения четности числа. Эта операция позволяет повысить надежность передачи двоичной информации. Хотя цифро- вые сигналы по сравнению с аналоговыми менее подверже- ны действию помех, с возможностью появления ошибок приходится считаться. Если, например, передается код Ю012=910 и вследствие помех произойдет сбой во втором разряде слева, на прием- ный конец поступит 11012 = 13ю. В общем случае без спе- циальной проверки факта ошибки не установить. В част- ном случае, если информация закодирована в двоично-де- сятичном коде 8—4—2—1, нарушение легко обнаружить, поскольку число 1101 противоречит двоично-десятичному коду. Наличие шести избыточных состояний в четырехраз- рядном двоично-десятичном коде позволяет, таким обра- зом, выявить некоторые, но не все возможные ошибки. Во- обще избыточность информации — непременное условие для создания кодов, выявляющих и корректирующих ошибки. Простой и эффективный способ обнаружения ошибок основан на допущении, что в каждый момент времени ошиб- ка может возникнуть только в одном разряде и проявля- ется она в лишней единице или в потере единицы. В обоих случаях число единиц в слове изменяется на одну. Таким образом, если передаваемое слово содержит четное число единиц по всем разрядам, а на конце линии передачи это число окажется нечетным, значит, появилась ошибка. Реализация этого метода осуществляется с помощью специальных устройств сравнения (схем контроля четно- сти), которые выпускаются в микросхемном исполнении 150
как самостоятельные устройства. Принцип действия подоб- ных устройств поясняет рис. 9-26. На основе информации на выходе передающего элемен- та схема сравнения формирует дополнительный бит (1 или 0), так называемый паритетный или контрольный бит, кото- Формирователь Контрольная паритетного бита. схема Рис. 9-26. Передача информации с контролем четности рый добавляется к выходной информации. Назначение па- ритетного бита — доводить число единиц в каждом переда- ваемом слове до четного или нечетного в зависимости от принятой системы кодирования. При всех передачах ин- формации, включая запись в память и считывание, конт- рольный бит передается вместе со словом. На приемном конце происходит проверка паритета (от англ, parity — соответствие, аналогия) поступивших сиг- налов. Если он правилен, разрешается прием. Если на ли- нии имеет место искажение передаваемой информации (на- пример, за счет обрыва в одной из жил), происходит вклю- чение сигнализатора ошибок. Паритет может быть четным и нечетным. В случае не- четного паритета дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом слове, включая поверочный (контрольный) бит, была нечетной. Для четного, естественно, наоборот. К примеру, в числе 0111 число единиц нечетно. Поэтому для нечетного парите- та дополнительный бит должен быть нулем, а для четно- го — соответственно единицей. На практике нечетный па- ритет используется чаще. Контроль нечетности позволяет фиксировать полное пропадание информации, поскольку слово из одних нулей (включая контрольный бит) противо- речит нечетному паритету. Принято считать при проверке как четности, так и не- Ш
четности, что при правильном коде на входах и выходе фор- мируется логическая 1, а при ошибочном —логический 0. Табл. 9-9 характеризует паритеты чисел от 0 до 9. Таблица 9-9. Таблица паритетных битов для чисел от 0 до 9 Число Паритет десятичное двоичное нечетный четный 0 0000 1 0 1 0001 0 1 2 0010 0 1 3 ООН 1 0 4 0100 0 1 5 0101 1 0 6 оно 1 0 7 0111 0 1 8 1000 0 1 9 1001 1 0 Паритетная проверка не обнаруживает ошибок, возник- ших в двух разрядах одновременно. Однако, поскольку вероятность ошибок в цифровых системах мала, вероят- ность их в двух разрядах сразу ничтожна, и если и имеет место, то вследствие повреждений, что может быть уста- новлено и другими средствами. В ответственных случаях для выявления и коррекции ошибок применяют специаль- ные методы кодирования, рассмотрение которых не входит в нашу задачу. Для организации схем сравнения применяют логические элементы «исключающее ИЛИ», исполняющие роль сум- маторов по модулю 2 (т. е. сумматоров, сигналом переноса которых пренебрегают). На рис. 9-27 показано такое уст- ройство на 4 разряда. Структура схемы проверки четности (нечетности) — многоступенчатая. В первой ступени (яру- се) попарно суммируются все биты слова. Выходные сиг- налы первого яруса служат входными для второго — и так последовательно до окончательного определения четности (нечетности) суммы единиц всего слова. Полученный ре- зультат на последнем этапе сравнивается с контрольным сигналом, задающим вид используемого паритета. Если принят четный паритет, т. е. число единиц в слове, включая паритетный бит, должно быть четным, то контрольный сиг- 152
нал должен быть равен сумме по модулю 2 всех информа- ционных разрядов слова. Для нечетного паритета контроль- ный сигнал является инверсией указанной суммы (табл. 9-10). Рис. 9-27. Формирование паритетного бита Таблица 9-10. Таблица истинности для схемы рис. 9-27 Входы Выход F А в с D v=o V=1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 I 0 1 1 0 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 Таким образом, независимо от паритета четырехразряд- ного слова на информационных шинах Л, В, С и D паритет пятиразрядного кода Л, В, С, D и F всегда будет одинаков. Это следует из того факта, что если сумма Л, В, С, D не- четна (четна), то В = 0 (В=1) и их общая сумма также 153
нечетна. Потенциал на входе V (У=0 или V—1) опреде- ляет таким образом вид используемого паритета. Для наращивания разрядности схемы используют вход V, хотя в принципе для этого годится любой вход, посколь- ку к функции применим переместительный закон. Последний логический элемент пирамиды (с входом V) может и отсутствовать; тогда в роли выхода устройства служит выход /С. В этом случае схема работает по одному, наперед известному паритету. Помимо рассмотренных случаев паритетный контроль находит применение при выполнении многих операций, свя- занных с обработкой и передачей информации. Устройства для проверки четности двоичных слов вы- пускаются в виде самостоятельных изделий в нескольких Un-16. общгЗ Рис. 9-28. Условное изо- Рис. 9-29. Условное изо- бражение микросхемы К155ИП2 бражение микросхемы 564СА1 сериях микросхем. Они находят применение также в каче- стве сумматоров по модулю 2 и в ряде других случаев. Примером микросхемы КМОП-структуры может слу- жить изделие 564СА1. По принципу действия эта микро- схема сходна с представленной на рис. 9-27 и отличается только тем, что содержит больше элементов «исключающее ИЛИ» и соответственно входов. Эта микросхема определя- ет паритет двоичного слова длиной до 12 разрядов. Она имеет 12 информационных входов, один управляющий вход V и один выход F (рис. 9-28). Все входы логически равно* 154
ценны, и порядок подключения разрядов слова не играет роли. Сигнал на управляющем входе V задает режим ра- боты схемы; когда К=0, обеспечивается четный паритет, т. е. при четном числе единиц на информационных входах F=0, а при нечетном F=l. При К=1 имеет место нечет- ный паритет, обратный рассмотренному. Таблица истин- ности (табл. 9-11) отображает работу микросхемы. Таблица 9-11. Таблица истинности микросхемы 564СА1 Входы /о h Л Л Л /в Л /в Л Ло I 11 V Выход 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 на нечетном числе входов 1 на четном числе входов 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Если в слове менее 12 разрядов, на свободных входах при проверке на четность должно быть четное число еди- ниц, а при проверке на нечетность — нечетное. Когда чис- ло разрядов в слове превышает двенадцать, можно исполь- зовать несколько микросхем, соединяя выход F предыду- щей схемы со входом V последующей. Контроль четности в устройствах ТТЛ 155-й серии осу- ществляется микросхемой типа К155ИП2. Она имеет (рис. 9-29) восемь информационных входов /0—Л, два паритет- ных входа IFi и W2 для задания вида паритета и два вы- хода Si и S2. Оба выхода взаимодополняющие. Наличие двух контрольных входов и двух выходов придает прибо- ру дополнительные функциональные возможности. Микро- схема может работать в режиме четного и нечетного па- ритета как в положительной, так и в отрицательной ло- гике. Функциональные свойства микросхемы характеризует табл. 9-12. Сигналами на входах и W2 можно обеспе- чить разные режимы работы микросхемы, в частности уп- равление полярностью выходных сигналов; создание де- вятого информационного входа; каскадирование микросхем К155ИП2 с целью повышения разрядности контролируемых слов. 155
Таблица 9-12. Таблица истинности микросхемы К155ИП2 При поступлении на вход Wi уровня U°, а на вход 1Г2 уровня U1 схема реализует функцию «контроль четности»: при четном числе единиц на информационных входах /0— Л на четном выходе Si будет уровень U1. При нечетном Рис. 9-30. Пример использования микросхемы К155ИП2 в системе пере- дачи информации числе единиц на этих входах состояния выходов Si и S2 ме- няются на противоположные и обеспечивается контроль нечетности. Когда на обоих контрольных входах действу- ют сигналы одного уровня, на обоих выходах образуются инверсные им сигналы. 156
На рис. 9-30 представлен способ построения контроля восьмиразрядной информационной системы. 9-10. Арифметико-логические устройства Интересными свойствами обладают специализирован- ные микросхемы, выполняющие в соответствии с програм- мой на входах арифметические и логические преобразова- ния двоичной информации. Эти микросхемы так и назы- вают— арифметико-логическими устройствами (АЛУ). По сравнению с приборами, работающими по жесткой, напе- ред заданной программе, АЛУ представляют собой устрой- ства более высокого класса. В мик- ропроцессорной технике АЛУ явля- ются базовыми элементами. Они ис- пользуются в сочетании с регистрами сдвига, оперативными запоминающи- ми устройствами и другими узлами. Рис. 9-31. Условное изображение микро- схемы К155ИПЗ Рис. 9-32. Условное изображе- ние микросхемы К155ИП4 Полярность выводов дана для по- ложительной логики АЛУ дороже простых микросхем, однако благодаря уни- версальным свойствам, применение их в аппаратуре во многих случаях оказывается оправданным. Микросхемы АЛУ, принадлежащие к разным видам логик, в частности к ТТЛ — типа К155ИПЗ и КМОП — типа 564ИПЗ функци- онально во многом совпадают, в том числе и по разводке выводов, поэтому описание будет идти применительно к од- ному типу — К155ИПЗ. 157
Микросхема К155ИПЗ предназначена для действий с двумя четырехразрядными двоичными словами: А = =A3A2AiA0 и В = В3В2В1В0 (рис. 9-31). Конкретный вид операции, выполняемой микросхемой, задается 5-разряд- ным кодом на входах MS3S2SiSo. Всего это АЛУ способно выполнить 25=32 операции: 16 логических (И, И—НЕ, ИЛИ, ИЛИ—НЕ, исключающее ИЛИ и др.) и 16 арифме- тических и арифметико-логических (сложение, вычитание, удвоение, сравнение чисел и ряд иных). Операции сложе- ния и вычитания проводятся с ускоренным переносом из разряда в разряд. Кроме того, имеется вход приема сигна- ла переноса С. На выходах Ео, Л, F2 и F3 формируются результаты логических преобразований и арифметических действий. На выходе переноса С4 образуется сигнал старшего (пятого) разряда при выполнении арифметических операций. До- полнительные выходы — образования ускоренного перено- са G и распространения ускоренного переноса Р—исполь- зуются только при организации многоразрядных АЛУ в случае их сочетания с блоком ускоренного переноса К155ИП4 (или 564ИП4 для микросхем КМОП), о чем бу- дет сказано ниже. Слова А и В, подлежащие обработке, могут быть пред- ставлены в положительной либо отрицательной логике. Таблицы истинности для каждого варианта логики различ- ны (табл. 9-13). Во избежание путаницы уровни сигналов обозначены в них буквенными символами. Результаты ариф- метических операций выражены в дополнительном коде. Как отмечалось, числа в дополнительном и в обратном ко- де связаны простым соотношением Л/'ДОп=ЛгОбр+1 или ^бр=ЛгДоп—1. Поэтому в тех строках таблицы 9-13, где указана операция «минус 1», результат арифметических действий представлен в обратном коде. Старший разряд кода выбора операции (вход Л4) оп- ределяет характер действий, выполняемых АЛУ. Когда на этом входе сигнал высокого уровня, АЛУ производит ло- гические операции поразрядно над каждой парой бит слов А и В. Внутренний перенос в этом режиме бездействует. Арифметические операции выполняются, когда на вхо- де М установлен низкий потенциал, который является так- же разрешающим сигналом для переноса между разряда- ми. Выходной результат формируется с учетом состояния входа переноса. Оба сигнала переноса — входной С и вы- ходной С4 — инверсны относительно сигналов на входах 158
Таблица 9-13. Функциональная зависимость выходов микросхемы К155ИПЗ от состояния входов Входы выбора функции Вход—выход (отрицатель- ная логика) Вход—выход (положитель- ная логика) $3 Si •So Логическая функция (Л1=Н) Арифметичес- кое действие (A1=L; C=L) Логическая функция (Л1=Н) Арифметичес- кое действие (M=L; С=Н) L L L L А А минус 1 А А L L L Н АВ АВ минус 1 АУВ АуВ L L Н L АуВ АВ минус 1 АВ АуВ L L Н Н Логичес- кая 1 минус I Логический 0 минус 1 L Н L L лув А плюс АВ А плюс АВ L Н L Н в (луд) АВ плюс В (Л У В) плюс L Н Н L АфВ (ЛуВ) А минус В минус 1 АфВ АВ А минус В минус 1 L Н Н Н АуВ АуВ АВ АВ минус 1 Н L L L АВ А плюс МУВ) АУВ А плюс АВ Н L L Н АфВ А плюс В АфВ А плюс В Н L Н L В АВ плюс (АуВ) В (АуВ) плюс АВ Н L Н Н АуВ АуВ АВ АВ минус 1 Н Н Ь Ь Логичес- кий 0 (А плюс А)* Логическая 1 А плюс Л* Н Н L Н АВ АВ плюс А АуВ (АуВ) плюс Л Н Н Н L АВ АВ плюс А АУВ (ЛуВ) плюс А Н Н Н Н А А А А минус 1 Примечания. 1. L — низкий уровень напряжения; Н — высо- кий уровень напряжения. 2. Высокий уровень напряжения (Н) на вы- ходе А=В имеет место при равенстве слов А и В. * Равнозначно тому, что каждый разряд сдвинут в направлении более высокого разряда. 159
А и В, т. e. когда слова А и В — в положительной логи- ке, сигналу переноса отвечает низкий уровень напряжения на соответствующем выводе, а в отрицательной логике — Наоборот. Если АЛУ выполняет логико-арифметическую операцию, логическая функция реализуется поразрядно, а арифмети- ческая с переносом. Например, входному коду MS3S2SiS0 = = LHHLH отвечает операция АВ плюс А (третья снизу строка табл. 9-13, отрицательная логика), где АВ — логи- ческое умножение двух слов. Если А = 1010 и Z3 = 0111, то первая операция дает АВ = 0010 и, следовательно, 0010 плюс 1010=1100. При использовании АЛУ в качестве компаратора сиг- нал снимают с выхода А = В (вывод 14). Этот выход — с открытым коллектором, и к источнику питания его следу- ет подключать через внешний резистор 1 кОм. Режим компаратора обеспечивается при M — L и S3S2SiSq=LHHL. Когда числа А и В равны, на выходе А = В формируется сигнал высокого уровня. Одновремен- но сигнал на выходе С4 (вывод 16) характеризует соот- ношение между числами Л и В и в случае их неравенства согласно табл. 9-14. Таблица 9-14. Таблица истинности микросхемы К155ИПЗ в режиме четырехразрядного компаратора (S3 = L, S2 = H, S! = H, S0=L) Вид логики Состояние входов Состояние выхода 01+4 Сп А и В н А<В н Положительная L А<В н Н А>В L L А>В L L А< В L Отрицательная Н L А<В А>В L Н Н А>В Н Для арифметических действий над словами большей длины АЛУ включают последовательно. Здесь время сум- мирования определяется задержкой распространения сиг- нала переноса со входа младшего разряда до выхода с по- 160
следнего АЛУ и составляет /зд.р = 4тзд.р, где т — задержка распространения сигнала переноса в одной АЛУ. Уменьшить время суммирования можно применением микросхем К155ИП4 (564ИП4), специально разработан- ных для организации ускоренного переноса между отдель- ными АЛУ, а также между группами АЛУ. Со схемой ус- коренного переноса время суммирования сокращается при- мерно до Тздр. Изображение микросхемы приведено на рис. 9-32. Если при выполнении арифметических операций к бы- стродействию не предъявляется высоких требований, то при каскадировании АЛУ схемы ускоренного переноса не йспользуют. При помощи микросхемы К155ИП4 (564ИП4) можно сформировать ускоренный сквозной перенос при выполне- Рис. 9-33. 16-разрядное АЛУ с блоком ускоренного переноса (микро- схема К155ИП4) нии операции сложения группой из четырех АЛУ (16-раз- рядные числа), что дает определенный выигрыш во време- ни сравнительно с последовательным переносом. Последо- вательное соединение нескольких таких микросхем, каждая из которых спарена с АЛУ, позволяет выполнять ускорен- ный перенос и с большим числом разрядов. Сигналы образования группового переноса Go—G3 и сигналы распространения группового переноса PQ—Р3 с выходов АЛУ подключают с учетом разрядности к соответ- ствующим входам микросхемы ускоренного переноса (рис. 9-33). Функциональные свойства этой микросхемы пред- ставлены в табл. 9-15. 11—468 161
Таблица 9-15 Вывод Функция (положительная логика) ^n+z G бо+Л)Сп &14-Р 1<50+^ iPqCti ^2+^261+^ 2? ^з+^3^г+^ зР 2^14" Р3Р 2^1^0 Р Р3Р2Р1Р) В случае наращивания микросхем ускоренного перено- са (для чисел, число разрядов которых превышает 16) ис- пользуются выходы Р и G. С помощью четырех таких мик- росхем в сочетании с 16 микросхемами АЛУ можно постро- ить 64-разрядное АЛУ. ЧАСТЬ ТРЕТЬЯ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА Глава десятая ТРИГГЕРЫ 10-1. Общие соображения Триггеры представляют собой простейшие последова- тельностные устройства. Они широко используются во мно- гих узлах электронной аппаратуры в виде самостоятельных изделий или в качестве базовых элементов для построения других, более сложных приборов (счетчиков, регистров, за- поминающих устройств). К триггерам относят большой класс устройств, общим свойством которых является способность длительно оста- ваться в одном из двух (или нескольких) возможных ус- 162
тойчивых состояний и скачком чередовать их под воздейст- вием внешних сигналов. Каждое состояние легко распозна- ется по значению выходных напряжений. Одно из основных применений триггеров — запомина- ние информации. Под памятью триггера подразумевают способность оставаться в заданном состоянии и после пре- кращения действия переключающего сигнала. Приняв од- но из состояний за 1, а другое — за 0, можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде. Понятие «триггер» охватывает много видов устройств, которые существенно различаются между собой по выпол- няемым функциям, схемному исполнению, способам управ- ления, электрическим и конструктивным параметрам. 10-2. Триггерная ячейка В простейшем исполнении триггер представляет собой симметричную структуру из двух логических элементов ИЛИ—НЕ либо И—НЕ, охваченных перекрестной положи- тельной обратной связью. Такие триггеры называют симметричными. Схема сим- метричного триггера на ос- нове логических элементов ИЛИ —НЕ дана на рис. 10-1. Этот триггер (биста- бильная ячейка, ячейка па- мяти, асинхронный /^-триг- гер) обладает двумя устой- чивыми состояниями, кото- рые обеспечиваются за счет связи выхода каждого эле- мента с одним из входов другого. Свободные входы Рис. 10-1. Асинхронный ^-триг- гер на элементах ИЛИ—НЕ: а — логическая структура; б — услов- ное изображение служат для управления и называются информационными или логическими. Симметрия схемы не означает симметрии электрических режимов обоих каскадов. За счет перекрестного соедине- ния выходов и входов создаются условия, при которых при отсутствии входных сигналов один из логических элемен- тов будет заперт, а другой — открыт. Одному из выходов триггера присваивают наименова- ние прямого (в силу симметрии схемы им может быть лю- 11* 163
бой) и обозначают буквой Q, а другому — наименование инверсного и обозначают Q («не ку», «ку под чертой»), что- бы подчеркнуть, что в логическом смысле сигнал на этом выходе противоположен первому. Состояние триггера час- то отождествляют с сигналом на прямом выходе, т. е. го- ворят, что триггер находится в единичном состоянии, когда Q = l, a Q = 0, и в нулевом, когда Q=0, a Q=l. Смена состояний триггера производится внешними сиг- налами. Название этого процесса имеет много синонимов: переключение, переброс, опрокидывание, запись информа- ции. Начало опрокидывания происходит с приходом поло- жительного перепада напряжения на вход закрытого эле- мента. Вход, по которому триггер устанавливается в еди- ничное состояние (Q=l; Q = 0), называют входом S (от англ, set — установка), а в нулевое (Q = 0, Q=l)—вхо- дом R (reset— возврат). Наименования входов S и R мож- но дать в обратном порядке, но тогда обязательно надо сме- нить и названия выходов, поскольку они взаимосвязаны. На входах возможны четыре комбинации сигналов: S«=/?«=0; S"=l, Rn = 0‘ Sn = 0, Rn = l\ Sn=Rn=l (здесь n — номер такта). Каждой комбинации отвечает опреде- ленное поведение триггера. Когда на обоих информационных входах существуют логические нули (Sn = Rn=0), сигналы на выходе могут иметь одно из двух сочетаний: Q«-h = 0 либо Qrt+i = o, Q"+1=l. В этом легко убедиться, если вспомнить, что каждый логический элемент инвентирует входные сиг- налы и что переключающим сигналом для элемента ИЛИ— НЕ служит единица. Допустим, что Этот сигнал, действуя на входе нижнего элемента, создает на его вы- ходе сигнал Q"+1. В свою очередь, на входах верхнего эле- мента два нулевых сигнала — со входа R и с выхода Q— обеспечат Qn+1 = l. Состояние это устойчивое. Сходным об- разом можно показать, что второе возможное состояние Qn+i_0 (Qn+i = i) —тоже устойчивое, т. е. схема облада- ет свойствами триггера. Комбинацию входных сигналов Sn=Rn = 0 называют нейтральной, или режимом хранения информации, или па- мятью: при ней триггер хранит состояние, в которое он был приведен в предыдущем такте. На этой способности триг- гера и основано его использование в качестве элемента па- мяти. 164
Если на один из входов подать единичный сигнал, со- храняя нулевой на другом, триггер примет состояние, кото- рое однозначно определяется входной информацией. При входных сигналах S"=l и Rn=0 триггер принимает еди- ничное состояние ф'НЧгМ, а при Rn=l и S"=0— нулевое. Поэтому вход S иногда называют единичным, а вход R— нулевым. При появлении управляющего сигнала на одном из входов происходит либо опрокидывание триггера, либо подтверждение существующего состояния, если оно совпа- дает с требуемым. Входной сигнал вызывает переброс, а затем процесс развивается лавинообразно, поскольку од- новременное понижение напряжения сигнала на одном вы- ходе и повышение — на другом способствуют его развитию, С наступлением нового состояния триггера процесс прекра- щается. Если одновременно подать переключающие сигналы на оба входа (комбинация Sn=Rn==_l), на обоих выходах по- явятся логические нули (Q^+^Q^+^O) и устройство ут- ратит свойства триггера. Поэтому комбинацию Sn=Rn=l называют неопределенной (сокращенное обозначение ее в таблицах—н/о). Если затем один из входов, например /?, станет нулевым, качество триггера восстановится и сигна- лы на выходе придут в соответствующее состояние, в дан- ном случае единичное, так как на входе окажется комби- нация Sn+1 = l и Rn+1=0, Если же входная комбинация Sn=Rn=l сменится нейтральной Sn+1 — Rn+i = 0, состоя- ние выходов восстановится, но с равной вероятностью оно может стать как единичным, так и нулевым. Переход от неопределенной комбинации входных сигналов к нейтраль- ной у /?5-триггеров иногда называют запрещенной комби- нацией. Эти слова следует понимать не буквально, а как указание на то, что такое сочетание входных сигналов ве- дет к непредсказуемому поведению триггера и при разра- ботке аппаратуры надо принимать меры для его исключе- ния. Триггер, который переключается сигналами логической единицы, называют триггером с прямым управлением. Таб- лицы состояний, характеризующие его работу в подробной и минимизированной (сокращенной) форме, даны в табл. 10-1 и 10-2. В минимизированной таблице опущен столбец, характеризующий состояние выхода Q в такте п+1, так как оно инверсно состоянию и исключен столбец Q", поскольку Qn+1 зависит только от Rn и Sn. Временные диа- граммы, иллюстрирующие действие этого триггера, пока- 165
Таблица 10-2. Состояния 7?5-триггера с прямым Таблица 10-1. Состояния 7?S- триггера с прямым управлением Такт tn Такт /”+1 управлением (минимизированная форма) Qn Rn sn Qn+1 QM+1 Такт tn Такт /«+1 0 0 0 0 1 Rn Sn 0 0 1 1 0 0 1 0 0 1 0 1 1 н/о н/о 0 0 Qn 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1 1 1 н/о 1 1 1 н/о н/о — заны на рис. 10-2. Из них видно, что для каждого опроки- дывания триггера необходимо чередование входных сигна- лов. Передаточная характеристика триггера — зависимость выходного напряжения от входного — показана на рис. 10-3. Характеристика относится к од- I П П I Рис. 10-2. Времен- ные диаграммы асинхронного триггера с прямым управлением ному выходу, в данном случае выхо- ду Q. Горизонтальные ветви — нижняя и верхняя — соответствуют двум устойчи- вым состояниям выходных напряжений. Если t/BX<t/noPi, состояние триггера не- изменно и выходное напряжение (7Вых= = UQ. Когда по мере своего роста UBX достигнет порогового напряжения 1/порь произойдет опрокидывание триггера и выходной сигнал станет ивых = и{ и не изменится, если £7ВХ будет увеличиваться. Если теперь подать сигнал на вход R (характеристика б), напряжение на вы- ходе Q останется на уровне (71, пока UBX не сравняется с пороговым значением С/поро- В этот момент выходное напряже- ние станет UQ. Различие в пороговых уровнях входных сигналов, при которых происходят перебросы, называют гистерезисом. На характеристике это область между C7nopi и t/nopo. Шири- на области гистерезиса характеризует чувствительность 166
триггера к переключающим сигналам: чем она меньше, тем чувствительность выше. Гистерезис принципиально необхо- дим для обеспечения режима хранения, в противном слу- чае триггер теряет свои свойства и обращается в двухкас- кадный усилитель-ограничитель с обратной связью. 4 Цмх О Uпор 1 UflOpQ Q Рис. 10-3. Передаточная характеристика триггера: а — управление по входу S; б — по входу R\ в — совмещенная характеристика Логическая структура и способ изображения /^-тригге- ра на элементах И—НЕ приведены на рис. 10-4. Схемно он не отличается от триггера на элементах ИЛИ—НЕ, но за- Таблица 10-3 Состояния /?5-триггера Рис. 10-4. Асинхронный /?5-триггер на элементах И—НЕ: а — логическая структура; б — условное изображение кон функционирования имеет иной, поскольку элементы И — НЕ пере- ключаются сигналами ло- гического нуля (Sn = 0 или Rn=0). Этот вариант триггера называют /^-триг- гером с инверсными входами (^S-триггер). На условных графических обозначениях подобные триггеры для нагляд- ности изображают в отрицательной логике. Таблица переходов (минимизированная форма) триг- геров этого вида дана в табл. 10-3, 167
10-3. Триггерные системы В современной микроэлектронике триггеры использу- ются, как правило, в виде системы, состоящей из собствен- но триггера по типу описанных выше, играющих роль ячей- ки памяти (ЯП), и устройства управления (У<У) (рис. 10-5). Рис. 10-5. Структурная схема триггерной системы (общий случай) УУ — устройство управления; ЯП — ячейка памяти (собственно триггер); А, В — инфор- мационные (логические) входы; V—подгото- вительный вход (предустановка); С — такто- вый вход; S' и /?' — внутренние входы ячейки памяти, 5аи R а~ внешние входы ячейки па- мяти; Q и Q — внешние выходы Устройство управления представляет собой комбинацион- ное устройство, преобразующее входную информацию в комбинацию сигналов, под воздействием которых собст- венно триггер принимает одно из двух устойчивых состоя- ний. Характерная черта триггерных систем в интегральном исполнении: собственно триггер и устройство управления составляют единый функциональный узел и в схемном и в конструктивном отношении. Термин «триггерная система» обычно не употребляется, но применительно к микросхе- мам под словом «триггер» подразумевают именно всю си- стему— ячейку памяти вместе с управляющим устройст- вом. Главная роль в формировании свойств триггерной си- стемы принадлежит управляющему устройству. В схемном отношении устройства управления отличаются большим разнообразием. Логическая структура управляющего уст- ройства, число и назначение входов, обратные связи с вы- хода ячейки памяти на входы — все это определяет функ- циональные свойства триггерной системы в целом. Изме- няя схему устройства управления и способы ее связей с ячейкой памяти, можно получить триггеры с разными функ- циональными свойствами. В простейшем варианте управ- ляющее устройство может отсутствовать. В этом случае входные сигналы воздействуют непосредственно на входы запоминающей ячейки, как в схемах, представленных на рис. 10-1 и 10-4. Входные сигналы в зависимости от выполняемой роли подразделяются на три категории: информационные (ло- 168
гические), подготовительные (разрешающие) и исполни- тельные (командные). Сигналы на информационных входах определяют ин- формацию, которая будет записана в триггер. Роль подго- товительных и исполнительных сигналов — вспомогатель- ная: с помощью подготовительных сигналов можно в нуж- ный момент прервать действие триггера или группы триг- геров, сохранив информацию на выходе. Исполнительные сигналы задают момент приема входной информации триг- гером и служат для синхронизации работы ряда устройств, образующих функциональный узел. Эти сигналы часто так и называют — синхронизирующими или тактовыми. Входы триггера по характеру входных сигналов подраз- деляются на те же три категории: информационные (логи- ческие), предустановки (подготовительные) и тактовые (синхронизирующие). Информационные входы имеются у всех триггеров, тогда как подготовительные и тактовые мо- гут отсутствовать. Таблица 10-4., Функциональное назначение входов триггеров Условное обозначение Назначение Информационные входы S R J К Т D Управляющие входы V С Вход раздельной установки триггера в состоя- ние 1 Вход раздельной установки триггера в состоя- ние О Вход установки //(-триггера в состояние 1 Вход установки //(-триггера в состояние О Вход счетного триггера (счетный вход) Вход установки D- и DV-триггера в состояние 1 и О Подготовительный вход разрешения приема ин- формации Исполнительный вход приема информации. Вход синхронизации (тактирующий вход) Примечания: 1. При нескольких входах одного назначения до- пускается к буквам добавлять цифры, например SI, S2, S3, Cl, С2, Л, J2, J3 и т. д. 2. Для /-триггера, когда имеется только один вход, метка Т может отсутствовать. 3. Разрешающий вход может быть обозначен меткой Е, 169
Входы триггера в зависимости от их функционального назначения обозначаются условными метками, в качестве которых используют буквы латинского алфавита. Значе- ния этих меток расшифрованы в табл. 10-4. Сигналы, связанные с определенными выводами триг- гера, для удобства принято обозначать теми же метками, что и выводы, но с указанием номера такта. Например, вы- ражение Jn = Kn=l означает, что на входах J и К сигна- лы имеют значения, соответствующие логической единице, а из формулы Qn+i—Dn следует, что на выходе Q сигнал в такте п+1, т. е. после срабатывания триггера, принима- ет значение, бывшее на входе £), в такте п (до срабатыва- ния). Поскольку функциональные свойства триггера опреде- ляются их входной логикой, названия основных входов пе- реносят на все изделие. Помимо /?5-триггеров широко при- меняются JA-, D(DV)- и Г (TV)-триггеры, особенности ко- торых рассмотрены ниже. Тип триггера определяется функ- циональной зависимостью между сигналами на входах и выходах. Эта зависимость может быть выражена разными способами: временными диаграммами, характеристически- ми уравнениями, таблицами внешних переходов (таблица- ми состояний), графами переходов. 10-4. Асинхронные и синхронные триггеры Независимо от способа организации логических связей триггеры различаются по способу ввода информации и по этому признаку могут быть асинхронными и синхронными. У асинхронных триггеров имеются только информацион- ные (логические) входы. Асинхронные триггеры отличает свойство срабатывать непосредственно за изменением сиг- налов на входах, не считая времени задержки в элементах, образующих триггер. Триггеры, показанные на рис. 10-1 и 10-4, могут служить примером асинхронного устройства. У синхронных триггеров смены сигналов на входах еще недостаточно для срабатывания. Необходим дополнитель- ный командный импульс, который подается на синхронизи- рующий, или, как его чаще называют, тактирующий, вход. Синхронизирующие (тактирующие) сигналы вырабатыва- ются специальным генератором тактовых импульсов, кото- рые и задают частоту смены информации в дискретные мо- менты времени /1, /2,..., tn~\ tn, tn+l. В эти же моменты об- новляется информация на выходах триггера, которая 470
поступает на входы последующих устройств. Синхрониза- ция обеспечивает привязку сигналов ко времени и объеди- няет в общем ритме работу многих узлов аппаратуры. На рис. 10-6 для сравнения показаны временные диа- граммы работы асинхронного и синхронного триггеров. Для асинхронного триггера тактом считается интервал времени Рис. 10-6. Временные диаграммы работы триггеров: а — асинхронного; б — синхронного между очередными срабатываниями, причем длительность тактов не регламентируется. Основной недостаток асинхронных триггеров, ограничи- вающий их использование в быстродействующей аппара- туре, — незащищенность перед опасными состязаниями сигналов. Явление состязаний, или, как его еще называют, гонок, состоит в том, что сигналы, поступающие на разные информационные входы триггера, проходят по разным це- пям, пройдя различное число элементов. Вследствие за- держек распространения между сигналами возможны вре- менные сдвиги, которые будут меняться с колебаниями тем- пературы и по мере старения деталей. Состязания сигналов могут оказаться причиной ложных срабатываний тригге- ра. Тактированием этот недостаток удается устранить. Синхронные триггеры сравнительно с асинхронными обладают также более высокой помехоустойчивостью. Оп- рокидывание синхронных триггеров происходит только при участии тактовых импульсов, длительность которых гораз- до меньше их периода. В остальное время на входные сиг- налы, равно как и помехи различного происхождения, триг- гер не реагирует. При асинхронном же управлении опроки- дывание может произойти как от полезного сигнала на входе, так и от помехи (см. рис. 10-6). Асинхронный триггер по большей части используют в качестве ключей, прерывателей, делителей частоты, асин- 171
кронных счетчиков и т. п, В вычислительной и цифровой технике, связанной с обработкой и преобразованием ин- формации, почти везде используются синхронные системы. 10-5. Способы управления триггерами В зависимости от того, какой параметр входных сигна- лов используют для записи информации, триггеры подраз- деляются на три категории: со статическим управлением записью (управляемые по уровню входного сигнала), с ди- намическим управлением (управляемые по фронту или срезу) и двухступенчатые триггеры. Для асинхронных триггеров в качестве управляющих служат сигналы на информационных входах. Применитель- но к синхронным триггерам управляющим сигналом служит тактовый импульс, так как считается, что к его приходу смена сигналов на информационных входах уже заверши- лась. Триггер со статическим управлением срабатывает в мо- мент, когда входной сигнал достигает порогового уровня (рис. 10-7, а). Это простейший вид управления. Так пере- Рис. 10-7. Момент срабатывания триггеров с разными способами управ- ления: а — статическим; б — прямым динамическим (по фронту 0,1); в — инверсным динамическим (по срезу 1,0) На рис. at — время, в течение которого может происходить обратный переброс ключаются, например, триггеры, показанные на рис. 10-1 и 10-4. Специфика синхронных триггеров со статическим уп- равлением такова, что в продолжение времени действия тактового импульса смена сигналов на информационных входах вызывает новые срабатывания. Другими словами, синхронные триггеры со статическим управлением при ак- тивном состоянии тактового входа ведут себя подобно асин- хронным. Во многих случаях это свойство является недо- статком, так как может оказаться причиной нарушений в работе. 172
От этого свободны триггеры с динамическим и двухсту-, пенчатым управлением. Триггеры с динамическим управ- лением в зависимости от схемы исполнения реагируют на перепад напряжения от нуля к единице (активный фронт) либо от единицы к нулю (активный срез управляющего им- пульса) (рис. 10-7, б, в), т. е. сигналы, поступающие на динамический вход, воспринимаются только в те момен- ты времени, когда их состояние изменяется определенным образом. Триггеры, управляемые срезом входного сигнала, а) Ведущий № Ведомый (S) Рис. 10-8. Двухступенчатый триггер (общий случай): а — логическая структура; б—временная диаграмма Метки А и В — условные 5) С1 Ъ или, как их еще называют, триггеры с внутренней задерж- кой, широко применяются на практике. Возможность за- держки момента опрокидывания триггера на время, равное длительности тактового импульса, эффективно использует- ся при обработке информации, позволяя производить по фронту тактовых импульсов считывание информации, а по срезу — запись. Двухступенчатые триггеры содержат две ячейки памяти (рис. 10-8), запись информации в которые происходит по- следовательно в разные моменты времени. Такую структу- ру триггеров называют системой «ведущий — ведомый» или MS-структурой— от английских слов master — slave (хо- зяин — невольник). Первая ступень — «ведущий» — служит для промежу- точной записи входной информации, а вторая — «ведо- мый»— для последующего запоминания и хранения. Все двухступенчатые триггеры по сути своей — тактируемые. У двухступенчатых триггеров формирование нового состоя- ния происходит за два такта, поэтому иногда такие триг- геры называют двухтактными. Функциональные свойства всей триггерной системы определяются первой ступенью, вторая ступень может быть одинакова для всех случаев и 173
обычно представляет собой синхронный /?5-триггер со ста- тическим управлением, хотя это и не является обязатель- ным условием. Логические структуры двухступенчатых триггеров, как правило, сложнее структуры одноступенчатых, но при из- готовлении их по интегральной технологии это не играет большой роли. Ввод информации в ведущую ступень происходит с при- ходом тактового импульса С1, Внешне срабатывание пер- вой ступени никак не проявляется ввиду того, что ее вы- ходы соединены со входами второй ступени, которая в это время блокирована. Перезапись состояния ведущего триг- гера в ведомый осуществляется с приходом второго им- пульса С2. В это время и происходит обновление информа- ции на внешних выводах Q и Q. Из описания работы следует, что двухступенчатый триггер ведет себя подобно триггеру с инверсным дина- мическим управлением, хотя обе его ступени имеют ста- тическое управление. Управлять двухступенчатым триггером можно не только двумя, но и одним тактовым импульсом: запись информа- ции в ведущую ступень происходит с приходом тактового импульса по фронту 0,1, а перезапись в ведомую — в мо- мент его окончания по спаду 1,0. В технической литературе на английском языке триг- геры с динамическим и двухступенчатым управлением обычно называют flip — flop (щелчок — хлопок), а со ста- тическим— latch (защелка). Термин «триггер-защелка» в последнее время стал применяться и в отечественной ли- тературе. Если тип триггера-защелки не оговорен, подра- зумевается /9-триггер. Символом триггера на схемах служит заглавная бук- ва Т. Двухступенчатые триггеры MS-структуры условно обозначают двумя буквами TTt что отображает их внут- реннее устройство. Свойства входов и выходов обозначают указателями (рис. 10-9). Прямые статические входы и выходы указате- лей не имеют. Инверсные статические входы и выходы по- мечают указателями логического отрицания подобно тому, как это делается для логических элементов. Динамические входы имеют несколько способов обозначения, форма 1 ре- комендована как предпочтительная. Тактирующий вход двухступенчатых триггеров показы- вают как прямой статический. Асинхронные входы изобра- 174
Рис. 10-9. Логические индикаторы входов и выходов: а — логическое отрицание (инверсия); б — прямой динамический вход; в — инверсный динамический вход жают отдельно от синхронных и отделяют горизонтальной чертой, 10-6. Асинхронные RS-триггеры Простейшие триггерные ячейки, рассмотренные выше, чаще всего используются в качестве ячеек памяти в более сложных триггерных системах. Как самостоятельные из- делия они находят применение в роли ключей, коммутато- ров, распределителей и т. п. Нередко подобные триггеры используются в качестве формирователей импульсов с уп- равлением от механических переключателей: контактов ре- ле, кнопок. Опрокидывания триггеров происходят в момент первого замыкания контактов, последующий их дребезг на состоянии триггера не сказывается. Микросхема 564ТР2 (КМОП-структуры) может слу- жить примером асинхронного /?5-триггера промышленно- го производства. В одном корпусе микросхемы содержится четыре одинаковых независимых триггера. Характерная особенность — наличие третьего состояния, при котором выходы триггеров отключаются от выводов микросхемы (рис. 10-10). Каждый триггер имеет два входа S и R и один выход Q (выходы Q к внешним выводам микросхемы не подключе- ны). Выходной инвертор служит буфером между триггером и последующими каскадами. Разрешающий вход V — об- щий и управляет всеми четырьмя ключами. Когда на этом входе единичный сигнал, ключи проводят, при логическом нуле — нет и информация на выходах отсутствует. Закон функционирования триггера приведен в табл. 10-5. В ней, как и ранее, X —любое, a Z — высокоимпе- дансное состояние. Согласно таблице, входному сочетанию 175
Рис. 10-10. Микросхема 564ТР2 — четыре ^S-триггера: а —логическая структура одного триггера; б — условное изображение микросхемы S"=/?n = V=l соответствует Qn+1 = l, а не Qrt+i=H/o. Объясняется это отсутствием инверсного выхода; при на- личии двух выходов сигналы на них были бы одинаковы и состояние триггера оценивалось бы как неопределенное. В некоторых сериях микро- Таблица 10-5. Состояния схем асинхронные /?5-триггеры триггера типа как самостоятельные изделия от- $ Я? V q"+1 0 0 1 Qn 0 1 1 0 1 X 1 1 X X 0 z сутствуют: такие триггеры легко собрать из обычных логических элементов, а кроме того, более сложные триггеры (JK-, D- и др.), содержащие 7?5-триггер в качест- ве ячейки памяти, могут функци- онировать и как асинхронные /?5-триггеры. Для этого имеются побочные Sa и Ra входы, свя- занные непосредственно с запо- минающей ячейкой. Эти входы обладают приоритетом, по- зволяя в любой момент устанавливать триггер в единичное или нулевое состояние независимо от состояния остальных входов. Поведение триггера в этих случаях соответствует табл. 10-2 или 10-3 в зависимости от того, прямыми или ин- версными сигналами управляется данный конкретный тип триггера. 10-7. Синхронные RS-триггеры Синхронные (тактируемые) триггеры получаются из асинхронного /?5-триггера путем подключения к его вхо- 176
1 3 а Рис. 10-11. Логиче- ская структура син- хронного 7?5-триггера со статическим управ- лением I— & 7? дам схемы управления, состоящей из логических элемен- тов. На рис. 10-11 показана логическая структура синхрон- ного триггера со статическим управлением, выполненного на элементах И — НЕ. Элементы 1 и 2 образуют схему управления, а собственно триггер состоит из элементов 3 и 4. Входы S и R— информационные, вход С — тактовый (синхронизирующий). Каждый из информационных входов связан с тактовым операцией И, по- этому информация с входов S и R мо- жет быть передана на собственно триг- гер только при С=1. Внутренние сиг- налы (^1 и 92) управляют собственно триггером, который, как и его асин- хронный аналог на элементах И—НЕ (см. рис. 10-4), переключается сигна- лами нулевого уровня. Поскольку в элементах 1 и 2 происходит инверсия, для опрокидывания триггера требуют- ся входные сигналы логической едини- цы. Когда С=0, элементы 1 и 2 за- крыты, значит, 91 = 92=1, что является нейтральной комбинацией для собст- венно триггера, который хранит запи- санную информацию, а состояние вхо- дов S и R безразлично. С приходом тактового импульса (С=1) один из элементов откроется, отчего на выходах триггера сфор- мируются надлежащие сигналы. Второй логический эле- мент остается запертым. С окончанием тактового импульса для собственно триггера снова возникнет нейтральная ком- бинация, благодаря которой на выходах сохранится запи- санная информация. Входная комбинация Sn=Rn = l не- допустима, так как при С=1 на промежуточных шинах возникнет сочетание 91 = 72 = 0, которое создает неопреде- ленное состояние на выходах 1. На рис. 10-11 штриховыми линиями показаны также входы Sa и Ra для асинхронной установки триггера в еди- ничное и нулевое состояния, минуя информационные и тактирующие входы. Функционирование в этом случае соответствует асинхронному /?5-триггеру (с инверсным управлением). При синхронной работе на асинхронных входах следует поддерживать нейтральную комбинацию. Состояния для синхронного /?5-триггера на элементах Штриховыми линиями показаны асинхронные входы 12-468 177
И — НЕ даны в табл. 10-6. Так как синхронный триггер переключается только при наличии тактовых импульсов, то, если исключить столбец С, получится сокращенная таблица состояний для тех тактов, в которых действуют тактовые импульсы. Она Таблица 10-6. Состояния синхронного /?5-триггера с прямым управлением Такт п Такт п+1 С я" Sn QZ,+1 0 0 0 Qn 0 1 0 Qn 0 0 1 Qn 0 1 1 Qn 1 0 0 Qn 1 1 0 0 1 0 1 1 1 1 1 h/o подобна таблице для асинхрон- ного 7?5-триггера с прямым уп- равлением (см. табл. 10-2). Таб- лица состояний триггера при уп- равлении по асинхронным входам целиком совпадает с табл. 10-3. Синхронный 7?Х-триггер на элементах ИЛИ—НЕ по логиче- ской структуре аналогичен опи- санному (рис. 10-11). Отличие состоит в способе управления: переброс триггера осуществляет- ся сигналами S" = 0, Rn=0 при С = 0, т. е. нулевыми логическими уровнями. Таблица его состояний совпадает с аналогичной табли- цей для асинхронного триггера с инверсным управлением (см, табл. 10-3). Время задержки переключе- ния синхронного триггера (см. рис. 10-11) складывается из задержки распространения сигнала во входном элементе DD1 или DD2 и задержки переключения собственно триг- гера (элементы DD3 и DD4)-. ^ЗД.П “ ^ЗД.р.СР 2/3д.р.ср == 3/зд р ср. (10-1) Минимальная длительность тактового импульса в слу- чае совпадения его фронта с фронтом информационного сигнала может быть меньше /зд.п на время задержки вклю- чения входного логического элемента (DD1 или DD2) /зА°, следовательно ^ЗД.р.сР ^3Д = 2^зд,р,ср. (10’2) Подобным образом можно определить, что разрешаю- щее время /р=2/зд.р.ср, а разрешающая частота /=1//Р. Синхронные триггеры со статическим управлением во время тактового импульса действуют как асинхронные. Поэтому смена сигналов на информационных входах дол- жна происходить только в паузы между тактовыми им- пульсами, иначе возникнут нарушения в работе. 178
Триггеры, рассмотренные выше, имеют одну ячейку па- мяти (собственно триггер). На рис. 10-12 дана схема и условное изображение двухступенчатого /?3-триггера MS-структуры («ведущий — ведомый») на элементах И — НЕ. Он состоит из двух одинаковых синхронных Рис. 10-12. Логическая структура двухступенчатого 7?5-триггера с про- межуточным инвертором Асинхронные входы показаны штриховыми линиями триггеров со статическим управлением. Тактовый вход ведущего триггера (М) связан со входом ведомого (S) инвертором 5. До прихода тактового импульса (С=0) входные эле- менты 1 и 2 заперты, <71 = ^2= 1 и ведущий (М) триггер хранит информацию от предыдущего такта. Ведомый (S) триггер, на тактовом входе которого действует сигнал <75=1, открыт и повторяет состояние ведущего, характе- ризуемое сигналами q3 и С приходом тактового им- пульса С=1 в ведущий триггер заносится информация с входов S и /?. Ведомый в это время блокирован, посколь- ку q5 = C=0. С прекращением тактового импульса запи- рается ведущий триггер, а ведомый открывается и прини- мает состояние ведущего. С этого момента на выходах бу- дут сигналы Qn+'=Sn и Qn+l=Rn, В двухступенчатом триггере в отличие от одиночного синхронного триггера со статическим управлением смена входной информации может происходить и во время дей- ствия тактового импульса, так как перезапись сигналов 12* 179
из первой ступени во вторую происходит с окончанием тактового импульса, т. е. по принципу внутренней задерж- ки. Двухступенчатый /?5-триггер функционирует согласно табл. 10-2 для асинхронных триггеров с прямым управле- нием. Из структурной схемы двухтактного триггера (рис. 10-12) следует, что переключение ведущей ступени (Л4) происходит с задержкой £зд.пм=3/3др.ср. Такой же должна быть минимальная длительность тактового импульса, Ти^З/зд.р.ср. Задержка переключения ведомой ступени (S) складывается из задержки распространения сигнала в инверторе 5 и в триггере, т. е. /зд.п$=4/3д.р ср. Таким об- разом, разрешающее время ^р ^зд.пМ "1“ ^зд.п£ ~ 7*зд р ср; (10-3) максимальная входная частота /макс = 1 /(^зд.р.ср)* (10-4) 10-8. /^триггеры Этот тип триггеров не имеет неопределенных состоя- ний. Функциональная особенность //(-триггеров состоит в том, что при всех входных комбинациях, кроме одной /«==/(«= 1, они действуют подобно /?5-триггеру, причем вход J играет роль входа S, а /(-вход соответствует ^-вхо- ду. При входной комбинации /л==/(л=1 в каждом такте происходит опрокидывание триггера и выходные сигналы меняют свое значение. //(-триггеры относятся к универсальным устройствам. Их универсальность имеет двойственный характер. Во- первых, эти триггеры с равным успехом могут быть ис- пользованы в регистрах, счетчиках, делителях частоты и Таблица 10-7. Состоя- ния УК-триггера других узлах, и, во-вторых, путем определенного соединения выво- дов они легко обращаются в Такт п Такт п-J-l триггеры других типов. Это по- зволяет промышленности сокра- Jn кп Q»+l тить номенклатуру триггеров, не — сковывая в то же время разра- о о оп ботчиков аппаратуры. Таблица 0 1 0 состояний //(-триггера дана в 1 0 1 табл. 10-7. 1 1 Qn По способу управления //(-триг- геры, так же как и /^S-триг- 180
геры, могут быть асинхронными и синхронными. В инте- гральной схемотехнике, однако, применяются только синхронные //(-триггеры в силу жестких требований к длительности входных импульсов для асинхронного вари- анта. В схемном отношении JK- триггеры отличаются от триг- геров /?5-типа наличием об- ратных связей с выходов на входы. Логическая структура простейшего синхронного //(- триггера показана на рис. 10-13. Из схемы следует, что состояние //(-триггера за- висит не только от сигналов на входах J и К, но и от ло- гически связанных с ними сиг- Рис. 10-13, Логическая струк- тура //(-триггера налов с выходов Q и Q. Эле- менты временной задержки 3 и 4 в данной схеме играют роль стабилизаторов состоя- ний триггера и непосредственно на его функциональные свойства не влияют. Действие //(-триггера описывается характеристичес- ким уравнением Qn+1 = JnQn V KnQn- (10-5) При Jn = Kn = 0 на выходах элементов / и 2 будет q{ — = 42=1 (независимо от значений сигналов Q и Q), что представляет нейтральную комбинацию для собственно триггера (элементы 5 и 6), который хранит записанную ранее информацию. Когда Jn=£Knt выходное состояние триггера будет определяться логическим элементом 1 или 2, на всех входах которого действует логическая 1. Входная комбинация Jn = Kn = 1 при любом состоянии триггера вызывает его переброс. Действительно, если Qn=l, a Q" = 0, то <7i = 1, a q2 = 0 (так как /(n=Q"=l), Сигнал 42=0 переключит триггер в состояние Qn+1 = l и Qn+i —о. Переброс также будет иметь место при выход- ном состоянии Q" = 0, a Qn=\. В этом случае окажется 41=0, 42=1 и триггер опрокинется, принимая противопо- ложное состояние Qn+1 = l и Q^+^O. Начиная с момента опрокидывания триггера, управля- 181
ющее действие сигналов на входах J и К прекратится, по- скольку изменилась информация на внутренних входах логических элементов 1 и 2. Назначение цепей временной задержки 3 и 4 — созда- ние временного_ сдвига между моментом ввода входной информации JnQn _или KnQn и началом формирования выходной (Q"+I и Q"+1). Без этих цепей во время действия входной комбинации /П=/С'1=1 началась бы генерация из-за того, что с каждой сменой выходных сигналов на Рис. 10-14. Триггер К155ТВ1: а — логическая структура; б — условное изображение (номера выводов в скобках соответствуют логически рав- ноценному варианту) б) общ-7 входах оказывалась бы комбинация, вызывающая новое оп- рокидывание триггера. Для предотвращения генерации задержка должна превышать длительность тактовых им- пульсов. Предупреждение генерации просто и эффективно обес- печивается в триггерах с двухступенчатым управлением. Устойчивая работа здесь создается самим принципом действия, поскольку обе ступени триггера тактируются поочередно. Триггеры /Л-типа производятся во многих сериях микросхем. На рис. 10-14 показаны логическая структура и условное изображение //(-триггера ТТЛ К155ТВ1. Он организован по принципу «ведущий — ведомый» и имеет по 182
три входа I и К, связанных операцией И, а также асин- хронные входы Ra и Sa для установки триггера в состоя- ния 0 и 1 независимо от сигналов на информационных и тактирующем входах. Ведущий триггер образован эле- ментами DD1 и DD2, ведомая ступень состоит из двух /?5-триггеров: синхронного триггера (элементы DD3— DD5 и DD4—DD6) и асинхронного повторителя (элемен- ты DD7 и DD8). Роль инвертора ведомой ступени испол- няют инверсные входы элементов DD5 и DD6. Выходной асинхронный триггер повторяет с инверсией состояние ве- домой синхронной ступени и служит буферным каскадом по отношению к нагрузке. Асинхронная установка триггера в единичное и нуле- вое состояния (входы Sa и Ra) производится импульсами нулевого логического уровня, поступающими одновремен- но на все три триггерные ячейки. Решающая роль здесь принадлежит выходному триггеру (элементы DD7 и DD8), опрокидывание которого дает нужное состояние, а другие элементы блокируются, защищая его от сигналов на информационных входах. Состояние входов J, К и С при асинхронном управлении безразлично. В отличие от асинхронного триггера, здесь одновременная подача пере- ключающих сигналов на входы Sa и Ra допустима. Когда эти входы незадействованы, на них следует поддерживать напряжение высокого уровня. Таблица состояний триггера в асинхронном режиме соответствует одиночному /?5- триггеру (см. табл. 10-3), с той разницей, что при Ra = =Sa=l вся система работает в синхронном режиме. Таблица 10-8. Состояния триггера типа 564ТВ1 Такт п Такт п-H Режим Sa Ra кп с Qn+1 0 0 X X т Qn Хранение 0 0 0 0 J” Qn 0 0 0 1 _г 0 0 0 1 0 _г 1 Синхронный 0 0 1 1 _Г Qn Счетный 0 1 X X X 0 1 1 0 1 X X X X X X 5 - Io II О» Асинхронный 183
В силу симметрии логической структуры триггера К155ТВ1, если одновременно поменять местами входы J и К, Sa и Ra, а также выходы Q и Q, то его функциональные свойства не изменятся, что отражено на рис. 10-14,6. Из других //(-триггеров семейства ТТЛ следует отме- тить микросхему 155ТВ15 — два независимых //(-тригге- ра в одном корпусе. Их основное отличительное свойство состоит в том, что управление по входу К осуществляется 7—. 6— 3--: 5-- 4--"j 3--’ 10—. 13- 11— S1 л 'С/ К1 Ж S2~ J2 'С2 К2 12----12 -----15 Un~16, общгв Рис. 10-15. Услов- ное изображение сигналами низкого уровня. Эта особен- ность позволяет непосредственно преоб- разовывать эти триггеры в О-триггеры путем соединения входов J и К, о чем будет сказано ниже. В составе стандартных серий микро- схем КМОП-структуры (164, К176, К561, 564) также имеются //(-триггеры. На рис. 10-15 изображена функциональная схема типа 564ТВ1—два двухступенча- тых триггера с асинхронными /?5-входа- ми. Они имеют динамическое управление и по характеру функционирования отли- чаются от триггера К155ТВ1: смена со- стояний здесь происходит по фронту 0,1 микросхемы тактового импульса, а управление по 564ТВ1 асинхронным входам R и S производит- ся импульсами высокого уровня. Соче- тание сигналов S==/?=l на асинхрон- ных входах — допустимое. Табл. 10-8 отображает работу этих триггеров. 7 Т — 1 10-9. D-триггеры /5-триггеры в отличие от рассмотренных типов имеют для установки в состояния 1 и 0 один информационный вход (D-вход). Функциональная особенность триггеров этого типа состоит в том, что сигнал на выходе Q в такте п+1 повторяет входной сигнал Dn в предыдущем такте п и со- храняет (запоминает) это состояние до следующего так- тового импульса. Другими словами, D-триггер задержи- вает на один такт информацию, существовавшую на вхо- де D. Триггер О-типа характеризуется тем, что сигналы на прямом выходе Q принимают значение, инверсное от- носительно сигналов на входе D. 184
Обозначение метки D — это первая буква английского слова delay — затяжка, задержка. D-триггеры часто так и называют — триггерами задержки. Закон функциониро- вания D-триггера очень прост: Qn+i = Dn. (10-6) а для D-триггера (10-7) Таблицы переходов для D-триггера в подробной и сокращенной форме представлены в табл 10-9 и 10-10. Со- Табл 10-9. Состояния D-триггера Такт п Такт п-Н Qn Таблица 10-10. Состояния D-триг- гера (сокращен- ная форма) Такт п Такт п+1 о о о о 1 1 1 1 о о 1 1 о о 1 1 о 1 о 1 о 1 о 1 о 1 о 1 о о 1 1 С Dn (ДН о о 1 1 кращение произведено за счет исключения первых четы- рех строк, характеризующих режим хранения информа- ции при отсутствии тактовых импульсов; кроме того, опу- щено указание на очевидный факт, что смена состояний триггера происходит под действием тактового импульса (С=1). Сокращенная таблица обычно и приводится на заводских этикетках и в технических описаниях D-триг- геров. D-триггер можно образовать из любого синхронного или /К-триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и D. Хранение информации D-триггерами обеспечивается за счет цепей синхронизации, и поэтому все реальные D-триг- геры — тактируемые. Управление по тактовому входу мо- 185
жет быть статическим, динамическим, а также двухступен- чатым. На рис. 10-16 показана логическая структура синхрон- ного D-триггера со статическим управлением. Триггер вы- полнен на элементах И—НЕ. Элементы 3 и 4 образуют ячейку памяти, а 1 и 2 — схему управления. В паузах между тактовыми импульсами элементы 1 и 2 закрыты и Рис. 10-16. £)-триггер со статическим управлением Рис. 10-17. D-триггер КМОП на основе логических элементов и дву- направленных ключей на их выходах существуют сигналы ^1 = ^2==1, что служит нейтральной комбинацией для основной ячейки памяти. Ес- ли в схеме элементы И—НЕ заменить на ИЛИ—НЕ, то по- лучится D-триггер. Для синхронизации такого триггера по- требуются тактовые импульсы нулевого уровня, а в паузах между этими импульсами на входе С должна быть логиче- ская единица. Минимальный интервал между двумя тактовыми им- пульсами, при котором триггер еще работает без сбоев, как нетрудно определить, равен /мин=41зд.р.ср. Соответственно максимальная частота переключений будет/макс = 1Дмин= =0,25 /зд.р.ср» Синхронные D-триггеры КМОП-структуры можно реа- лизовать подобным же образом на элементах И—НЕ либо ИЛИ—НЕ. Часто, однако, применяют другой метод с ис- пользованием двунаправленных ключей (рис. 10-17). Ключи DD1 и DD4 открыты поочередно. Когда С=0 (режим хра- нения), DD1 закрыт, a DD4 открыт и логические элементы элементы DD2 и DD3 образуют бистабильную ячейку, ко- торая хранит одно из двух стабильных состояний. При С=1 (режим записи) DD1 открыт, a DD4 закрыт, Ячейки DD2 186
и DD3 действуют как инверторы, поскольку цепь положи- тельной обратной связи через ключ DD4 прервана. При смене сигнала С=1 на С=0 ключ DD4 отпирается быстрее, чем запирается ключ DD1. На основе таких простейших триггеров строятся более сложные триггерные системы, в частности микросхемы 564ТМ2, 564ТВ1 и др. В интеграль- ном исполнении выпускается не- сколько типов D-триггеров. Микросхемы типа К155ТМ7 и К155ТМ5 представляют собой триг- геры со статическим управлением. В одном корпусе содержится четыре D-триггера с самостоятельными вхо- дами и выходами. Синхронизирую- Рис. 10-19. Функцио- нальная схема микро- схемы К155ТМ8 Рис. 10-18. Логическая струк- тура одного из четырех тригге- ров микросхемы К155ТМ7 щих входов два: по одному на два триггера (рис. 10-18). Микросхема К155ТМ5 в отличие от К155ТМ7 не содержит выводов от инверсных выходов Q. Микросхема К155ТМ8 содержит четыре D-триггера с динамическим управлением. Функциональная схема пред- ставлена на рис. 10-19. Она имеет четыре раздельных ин- формационных входа, прямые и инверсные выходы Q и Q от каждого триггера и общие для всех четырех триггеров входы синхронизации и установки нулей. Запись данных, поступивших на информационные входы, происходит одно- временно во всех триггерах по фронту 0,1 сигнала на входе С, при этом состояние входа должно быть /?=1. Уста- новка триггеров в нулевое состояние выполняется сигналом /? = 0. 187
Микросхема типа 564ТМЗ состоит из четырех D-тригге- ров со статическим управлением записью. Синхронизация осуществляется единым для всех триггеров управляющим устройством (рис. 10-20). Управляющее устройство пред- ставляет собой элемент «исключающее ИЛИ—НЕ» и имеет Рис. 10-20. Микросхема 564ТМЗ: а — функциональная схема; б — вре- менная диаграмма работы одного триггера два входа: синхронизации С (clock) и полярности Р (pola- rity). Такая организация схемы управления в устройствах КМОП применяется довольно часто: в счетчиках, регист- рах и тому подобных устройствах, придавая им дополни- тельную гибкость. Информация, подлежащая записи, подается на входы D1—D4. Запись осуществляется при определенных комби- нациях сигналов на входах С и Р: при низком (высоком) уровне потенциала на входе Р запись происходит при низ- ком (высоком) уровне тактирующего сигнала. При смене сигналов на входах С и Р, т. е. если при Р = 0 станет С=1 либо при Р=1 будет С = 0, все триггеры переходят в ре- жим хранения. Входы С и Р можно менять местами, харак- тер функционирования триггеров при этом не изменится. Табл. 10-11 характеризует свойства этого триггера. Недостатки статического способа синхронизации триг- геров, о которых говорилось выше, свойственны и рассмот- ренным D-триггерам. В частности, информация на входе D по времени действия должна перекрывать тактовый им- пульс. Эта особенность простейшего D-триггера ограничи- те
Таблица 10-11. Таблица состояний триггера 564ТМЗ Входы Выходы «7+1 с" Рп 0 0 0 1 О* 1 0 <2? 1 1 вает его применение, например в качестве Т-триггера, о ^ем будет сказано ниже. Лучшими функциональными характеристиками облада- ют Р-триггеры с динамическим управлением. Примером мо- гут служить микросхемы К155ТМ2, а также подобные им микросхемы 133ТМ2, К555ТМ2 и другие (кроме 134ТМ2). Все они имеют одинако- вую логическую структуру и прин- цип действия и различаются пре- дельным быстродействием и потреб- ляемой мощностью. В одном корпу- се находятся два одинаковых триг- гера, связанные только общим пи- танием. Логическая структура одного та- кого триггера приведена на рис. 10-21. От схемы /)-триггера со ста- тическим управлением на рис. 10-16 она отличается тем, что вместо од- ного логического элемента 1 или 2 здесь применены бистабильные ячейки 1—2 и 3—4. Эти триггеры — с прямым управлением: запись информации происходит по фронту перехода тактового импульса от 0 Рис. 10-21. Логическая структура триггера К155ТМ2 к 1. Кроме того, есть дополни- тельные входы Ra и Sa для асин- хронной установки триггера в нулевое и единичное состояния. Чтобы не загромождать схему, цепи асинхронного управления о 5 3 S1 27/ 'С1 R1 Т и 8 9 S2 92 т 11 'С2 12 кГ R2 ип-16, обиц.-8 Рис. 10-22. Ус- ловное изобра- жение микро- схемы 564ТМ2 ,189
Таблица 10-12. Таблица состояний триггера К155ТМ2 Такт п Такт Режим Sa Ra с Dn Qn+1 1 1 _Г 0 0 Синхронный 1 1 _Г 1 1 1 1 “L X Qn 1 1 1 X Qn Хранение 1 1 0 X Qn 0 1 X X 0 1 0 X X i Асинхронный 0 0 X X Q=Q=l показаны штриховыми линиями. Закон функционирования триггера с учетом асинхронного режима приведен в табл. 10-12. Из ^-триггеров КМОП-структуры с динамическим уп-> равлением популярны микросхемы 564ТМ2 и аналогичные им К561ТМ2, 164ТМ2, К176ТМ2. Они содержат в одном корпусе по два независимых триггера с прямым динамиче- ским управлением (рис. 10-22). От микросхем К155ТМ2 в функциональном отношении они отличаются тем, что управ- ление по асинхронным входам производится сигналами ло- гической 1, а при работе в синхронном режиме на обоих входах следует поддерживать уровень логического 0 (табл. 10-13). Таблица 10-13. Таблица состояний триггера 564ТМ2 Такт п Такт «4-1 Режим Sa Ра с Dn 0 0 JT 0 0 Синхронный 0 0 _г 1 1 0 0 X Qn Хранение 0 1 X X 0 1 0 X X 1 Асинхронный 1 1 X X Q=Q=1 190
D-триггер может быть получен из //(-либо /?5-триггера с помощью дополнительного инвертора (рис. 10-23). Удобны в этом отношении //(-триггеры (например, К155ТВ15): для их преобразования в D-триггер достаточно соединить входы J и К. 10-10. DV-триггеры Триггеры DV-типа представляют собой модификацию D-триггеров. Их логические функции определяются нали- чием дополнительного разрешающего входа V, играюще- го роль разрешающего по отношению ко входу D. Когда Рис. 10-24. Преобразование £)-триггера в DV-триггер Рис. 10-23. Организа- ция £)-триггера на ба- зе /К-триггера У=1, триггер функционирует как D-триггер, а при У=0 он переходит в режим хранения информации независимо от смены сигналов на входе D. Записанная в D-триггер инфор- мация не может храниться более одного такта: с каждым тактовым импульсом состояние триггера обновляется. На- личие V-входа расширяет функциональные возможности D-триггера, позволяя в нужные моменты времени сохранять информацию на выходах в течение требуемого числа тактов. Уравнение DV-триггера имеет следующий вид: Q«+l у ^ПуП (Ю-8) Запись информации в таких триггерах происходит, когда С=1 и У= 1. Поэтому в DV-триггер можно обратить вся- кий тактируемый D-триггер: со статическим, динамическим или двухступенчатым управлением, — добавив У-вход и логически связав его операцией И с управляющим С-вхо- дом (рис. 10-24). В таком триггере входы С и V можно ме- нять местами, не влияя на логику работы. Сигналы С=1 и У=1 должны действовать в одно время. Поскольку вход V — подготавливающий, сигнал У=1 должен перекрывать по длительности оба фронта тактового импульса. 191
В функциональном отношении /)1/-триггеры относятся к универсальным. В этом смысле их можно сопоставлять с /К-триггерами. Ряд устройств цифровой техники с равным успехом может быть выполнен с применением триггеров обоих типов. Однако возможности //(-триггеров шире, в ча- стности их можно использовать и как /)У-триггеры. Поэто- му триггеры //(-типа более распространены, чем /)У-триг- геры. D- и /)У-триггеры широко применяются в устройствах запоминания двоичной информации в качестве разряда ре- гистра или счетчика и в других узлах цифровой техники. Эти триггеры очень удобны в быстродействующих системах, поскольку передача информации происходит по одному входу, т. е. исключено состязание сигналов. 10-11. Т и TV-триггеры Триггер Лтипа, или счетный триггер, имеет один ин- формационный Лвход (от англ, toggle — чека, коленчатый рычаг) и отличается простотой действия. Смена состояний здесь происходит всякий раз, когда входной сигнал меняет свое значение в определенном направлении. В зависимо- сти от того, фронт или срез входного сигнала используется для управления (от нуля к единице или от единицы к ну- лю), считается, что Г-триггер имеет прямой или инверсный динамический вход. Триггеры с инверсным управлением иногда называют Т-триггером. По способу ввода входной информации Т-триггеры могут быть асинхронными и син- хронными. Т-триггер — единственный вид триггера, текущее состоя- ние которого определяется не информацией на входах, а состоянием его в предыдущем такте. Уравнение Т-триггера имеет вид QH+1 _ (Ю.9) Уравнение по виду совпадает с булевой функцией опе- рации «исключающее ИЛИ», если представить, что Тп и Qn соответствуют значениям входных переменных. Из это- го следует, что Т-триггер выполняет операцию сложения по модулю 2 входной переменной, определяющей выходное состояние триггера, чем и объясняется его второе название. На рис. 10-25 показаны временные диаграммы для обо- их вариантов Т-триггера. В табл. 10-14 приведены их со- стояния. Поскольку управление происходит по одному вхо- ду, Т-триггеры неопределенных состояний не имеют. 192
Сокращенная таблица переключений имеет вид табл. 10-15. Выше, при описании //(-триггеров, отмечалось, что при входной комбинации ]п — Кп=\ с каждым тактовым им- Таблица 10-14. Состояния счетных триггеров Г-триггер Т-триггер Тп 1 Тп 1 <?п+1 0 Qn 0 Q" —— J J Qn |_ Qn 1 Qn 1 Qn Рис. 10-25. Временные диаграммы ра- боты Т-триггеров: а—с прямым уп- равлением; б — с инверсным управле- нием 5) пульсом происходит опрокидывание триггера. Все, что го- ворилось по этому поводу для //(-триггера, относится и к Т-триггеру, и последний можно рассматривать как частный случай синхронного //(-триггера, у которого отсутствуют информа- Таблица 10-15. Сокращен- ционные входы и срабатывание ная таблица состояний происходит под действием такто- счетных триггеров вых импульсов. В интегральном исполнении в виде самостоятельных изделий Т-триггеры не производятся, нет в том большой необходимости: не только //(-, но и другие типы синхронных триггеров с динами- ческим управлением легко пре- образуются в счетные путем оп- ределенных соединений выводов. Принцип построения счет- ных триггеров состоит во введении обратной связи с выхо- дов на входы так, чтобы обеспечить смену сигналов на ин- формационных входах после каждого переброса. Счетные триггеры со статическим управлением во время действия входного импульса проявляют склонность к гене- рации (в этом также проявляется сходство с аналогичными //(-триггерами), и практической реализации они не нашли. От генерации свободны двухступенчатые структуры, а так- Г-триггер Т-триггер тп Qrt-H тп 1 ОП+1 0 Q" 1 0" 1 0" 0 0" же триггеры с динамическим управлением. На рис. 10-26 показаны способы получения /"-триггера 13-468 193
из универсального //(-триггера (например, К155ТВ1). В асинхронном режиме тактовый вход исполняет роль счет- ного, в синхронном же тактовый вход используется по пря- мому назначению, а счетные импульсы подаются на сое- диненные входы / и К. Триггер /)-типа с динамическим и двухступенчатым уп- равлением тоже можно преобразовать в счетный, соединив вход D с выходом Q согласно рис. 10-27. Как отмечалось, у /2-триггеров выход Q принимает в такте п+1 состояние. Рис. 10-26. Преобразование JK- триггера в Т-триггер: а — асин- хронной; б — синхронный Рис. 10-27. Преобразова- ние Р-триггера с дина- мическим или двухсту- пенчатым управлением записью в Г-триггер бывшее на входе D в такте п. Каждый входной импульс будет вызывать опрокидывание, поскольку сигналы на вхо- де Dn — Qn всегда инверсны Qn, Промышленные /2-тригге- ры типа К155ТМ2 и 564ТМ2 срабатывают по перепаду 0,1 напряжения входных импульсов, и Г-триггеры на их основе также имеют прямое управление. Триггер ГУ-типа кроме счетного входа Т имеет второй, управляющий, У-вход для разрешения приема информации. Роль У-входа была рассмотрена выше. Уравнение TV- триггера выглядит следующим образом: QH+l = ^TnQnyTn^ (10-10) Таблица 10-16. Состоя- ния ГУ-триггера Такт п Такт /г-|-1 Уп тп 0 0 Q" 0 1 Qn 1 0 Qn 1 1 Qn Переключательные функции 7117- триггера характеризует табл. 10-16. В литературе ГУ-триггер иногда называют тактируемым или син- хронным счетным триггером. Его легко получить из /К-триггера (рис. 10-28). Асинхронные и синхронные Г- и TV-триггеры в основном при- 194
меняются для счета входных импульсов и для деления их частоты. Их применение в счетчиках основано на том, что каждому входному импульсу соответствует один пере- брос, т. е. число перебросов равно числу входных импуль- сов. Последовательная цепочка из т счетных триггеров представляет собой простейший двоичный счетчик емкостью Рис. 10-28. Преобразование //(-триггера в ГУ-триггер: а — асинхронный; б — синхронный 2Ш. В таком счетчике состояние выходов триггеров отобра- жает в двоичном коде число входных импульсов. Деление частоты Г-триггером определяется принципом его действия. На рис. 10-25 видно, что каждому периоду входного сигнала соответствует половина периода сигнала на выходе, т. е. частота выходного напряжения вдвое ни- же частоты входного. Последовательность прямоугольных импульсов на выхо- де счетного триггера имеет скважность, равную двум, неза- висимо от скважности входного сигнала. Этим свойством часто пользуются для формирования указанной последова- тельности. 10-12. Несимметричные триггеры Основу несимметричных триггеров, как и симметричных, составляет двухкаскадный усилитель постоянного тока, ох- ваченный положительной обратной связью. Эти триггеры тоже обладают двумя устойчивыми состояниями, смена ко- торых происходит скачкообразно под действием входных сигналов. Для триггеров этого типа в отличие от симметрич- ных триггеров характерна неидентичность параметров обо- их каскадов и видов связи между ними. В большинстве случаев несимметричные триггеры вы- полняют так, что при отсутствии переключающего сигнала (исходное состояние) выходной сигнал однозначно опреде- лен. Такие триггеры не обладают памятью и используются не для обработки и хранения информации, как симметрич- 13* 195
ные, а в качестве пороговых устройств и формирователей прямоугольных импульсов из сигналов произвольной формы, в том числе и синусоидальных. Несимметричный триггер (ламповый вариант) был впер- вые описан О. Г. Шмиттом. Позже были разработаны дру- гие схемные исполнения, но часто подобные устройства не- зависимо от схемы называют триггерами Шмитта. б) ип -/4, ОЙЩ.-7 Рис. 10-29. Микросхема К155ТЛ1 —два триггера Шмитта ТТЛ с инвер- торами: а — принципиальная схема одного триггера; б — условное изо- бражение; в — передаточная характеристика Несимметричные триггеры выпускаются как готовые изде- лия в ряде серий интегральных микросхем (К155, К555, 564, К118, КР119 и др.), но нередко собираются и из логических элементов и дискретных компонентов, когда требуется по- лучить заданные характеристики по чувствительности и ши- рине петли гистерезиса. Их описание и методика расчета приводятся в руководствах по импульсной технике. На рис. 10-29 показаны принципиальная схема, условное изображение и передаточная характеристика микросхемы К155ТЛ1, содержащей в одном корпусе два самостоятель- ных триггера. Каждое устройство помимо собственно триг- 196
гера Шмитта (транзисторы VT2, VT3 и резисторы /?2, R3. R4) содержат входную логику ДТЛ вида 4И и выходной ин- вертор, за счет которого обеспечиваются инверсные харак- теристики: значению соответствует (7^ых и наоборот. Логический элемент 4И на входе расширяет функциональ- ные возможности триггера, и прибор может быть использо- ван также в качестве логического элемента 4И—НЕ с по- вышенной помехоустойчивостью. Как и другие триггеры Шмитта, микросхема обладает формирующими свойствами и может работать при небольшой крутизне фронтов вход- ных сигналов. Если выполнения логических операций не требуется, входы соединяются между собой. Микросхемы К155ТЛЗ и К155ТЛ2 (а также К555ТЛ2) представляют собой двухвходовый и одновходовых варианты рассмотренного триггера Шмитта. В од- ном корпусе находится соответственно общ-7 четыре и шесть одинаковых триггеров. Их передаточные ха- рактеристики совпа- дают с приведенны- ми на рис. 10-29, в, Микросхему 564- ТЛ1 можно уподо- бить четырем логиче- Рис. 10-30. Микросхема 564ТЛ1 — четыре триггера Шмитта КМОП с инверторами: а — условное графическое обозначение; б — логическая структура одного триггера ским элементам вида 2И—НЕ с триггерами Шмитта на входах (рис. 10-30). Типичные значения напряжений пере- ключения, гистерезиса и задержек распространения приве- дены в табл. 10-17. Таблица 10-17. Некоторые параметры микросхемы 564ТЛ1 (при 25 °C) Параметры Значение параметра при U , В 10 15 Напряжение переключения, В по фронту 2,9 5,2 7,3 по срезу 2,2 4,2 6,0 Напряжение гистерезиса, В 0,7 1,0 1,3 Задержка распространения, нс 90 40 30 13а—468 197
Триггеры Шмитта как самостоятельные изделия выпу- скаются также в составе некоторых серий аналоговых мик- росхем, например КР119ТЛ1, КН8ТЛ1. Они имеют два взаимно инверсных выхода и обладают повышенной ста- бильностью входного и выходного напряжений при коле- баниях напряжения питания и температуры окружающей среды. Основное их назначе- ние — работа в аппаратуре с питанием двухполярным на- пряжением относительно кор- пуса. В этом случае при от- сутствии входных сигналов (ис- ходное состояние) потенциалы входа и прямого выхода близ- ки к нулю. Для триггеров се- рий КН8 (122) разных моди- фикаций напряжение питания может быть от ±3 В до ±6,3 В [8]. Такие триггеры удобно использовать в качестве ди- скриминаторов, амплитудных селекторов, формировате- лей. Рис. 10-31. Несимметричный триггер на двух инверторах Устройство, схема которого показана на рис. 10-31, дей- ствует подобно триггеру Шмитта. Здесь напряжение на вхо- де элемента (точка а) за счет делителя RI, R2 создается не только входным напряжением t/BX, но и выходным t/вых. Поэтому в точке а напряжение t/цор, при котором происхо- дит переключение элемента, возникает при двух значениях входного напряжения: t7BX0 и t7BXi в зависимости от выход- ного состояния. Изменением соотношения Ri и /?2 можно уп- равлять порогом срабатывания и шириной петли гистерези- са. Обычно берут ~ (0,1-4-0,2) R2. Эти триггеры могут быть образованы на элементах ТТЛ и КМОП. Для микросхем КМОП-структуры анализ схемы несло- жен, поскольку у инвертора RBXS>Riа входное и вы- ходное напряжения равны либо t/n, либо 0. Напряжения на входе устройства, при которых происходят перебросы, мож- но найти по следующим формулам (приводятся без выво- дов): t/BX1 = [(/?! + ^пор ~ 1(^1 + Ж ^п/2; (10-11) t/BX0 = 1(^1 + RJ/R21 - (Ri/RJ * [(^2 - W2I ^п/2. (10-12) 198
Гистерезис А - Un0 = (ад2) Ua. (10-13) Для расчета цепи на элементах ТТЛ эти формулы не подходят. Параметры схемы в этом случае определяют по графикам в работе [20]. Для микросхем КМОП принимают обычно /?1= (104- 4-50) кОм, R2= (0,14-1,0) МОм. Для ТТЛ 200</?i< <500 Ом, типичные значения /?1=ЗЗООм, /?2=2,24-3,3 кОм. В сопротивление Ri входит также и выходное сопротивление предшествующего каскада. Экспериментально напряжения срабатывания можно определять с помощью двухлучевого осциллографа, пода- вая на один из его входов и на вход триггера синусоидаль- ное напряжение, а на второй вход осциллографа — выход- ные импульсы. Совместив оба изображения, легко устано- вить моменты переключений. Глава одиннадцатая СЧЕТЧИКИ И ДЕЛИТЕЛИ 11-1. Общие положения Счетчиком называют устройство, сигналы на выходе ко- торого в определенном коде отображают число импульсов, поступивших на счетный вход. Триггер Г-типа может слу- жить примером простейшего счетчика. Такой счетчик счита- ет до двух. Счетчик, образованный! цепочкой из т тригге- ров, сможет подсчитать в двоичном коде 2т импульсов. Каждый из триггеров такой цепочки называют разрядом счетчика. Число т определяет количество разрядов двоич- ного числа, которое может быть записано в счетчик. Число /(сч = 2т называют коэффициентом (модулем) счета. Информация снимается с прямых и (или) инверсных вы- ходов всех триггеров. В паузах между входными импульса- ми триггеры сохраняют свои состояния, т. е. счетчик запо- минает число сосчитанных импульсов. Нулевое состояние всех триггеров принимается за нуле- вое состояние счетчика в целом. Остальные состояния ну- меруются по числу поступивших входных импульсов. Когда число входных импульсов Агвх>КСч» при ^х==^ч 13а* 199
происходит переполнение, после чего счетчик возвращается в нулевое состояние и повторяет цикл работы. Коэффици- ент счета, таким образом, характеризует число входных им- пульсов, необходимое для выполнения одного цикла и воз- вращения в исходное состояние. Число входных импульсов и состояние счетчика взаимно определены только для пер- вого цикла. В общем случае число, записанное в счетчик, характеризуется соотношением 0’ = 0, 1,2, ,,.,п), ОМ) где — число импульсов, поступивших на вход. После каждого цикла счета на выходах последнего триг- гера возникают перепады напряжения. Это свойство опреде- ляет второе назначение счетчиков: деление числа входных импульсов. Если входные сигналы периодичны и следуют с частотой /вх, то частота выходных сигналов будет /вых== =/вх/Ксч. В этом случае коэффициент счета определяется коэффициентом деления и обозначается /<дел/. У счетчика в режиме деления используется выходной сигнал только последнего триггера, промежуточные состоя- ния остальных триггеров не учитываются. Всякий счетчик может быть использован как делитель частоты. Поэтому по- добное устройство часто называют счетчиком-делителем. Такие делители имеют целочисленный коэффициент деле- ния. Элементная база современной микроэлектроники по- зволяет строить делители и с дробными коэффициентами деления. Символом счетчиков на схемах служат буквы СТ (от англ, counter — счетчик). Если требуется, после символа проставляют число, характеризующее модуль счета (напри- мер, 2 или 10). Основными эксплуатационными показателями счетчика являются емкость и быстродействие. Емкость счетчика, чис- ленно равная коэффициенту счета, характеризует число им- пульсов, доступное счету за один цикл. Быстродействие счетчика определяется двумя парамет- рами: разрешающей способностью /раз.сч и временем уста- новки кода счетчика ^уСт. Под разрешающей способностью подразумевают минимальное время между двумя входными сигналами, в течение которого еще не возникают сбои в ра- боте. Обратная величина /макс ^раз.сч (4’2) 200
называется максимальной частотой счета. Время установки кода /уст равно времени между моментом поступления вход- ного сигнала и переходом счетчика в новое устойчивое со- стояние. Временные свойства зависят от временных харак- теристик триггеров и способа их соединения между собой, В схемном отношении счетчики различаются числом и типами триггеров, способами связей между ними, кодом, организацией счета и другими показателями. 11-2. Классификация счетчиков Цифровые счетчики классифицируются следующим об- разом: По коэффициенту (модулю) счета: двоичные (бинар- ные); двоично-десятичные (декадные) или с другим основа- нием счета; с произвольным постоянным модулем; с пере- менным модулем. По направлению счета: суммирующие; вычитающие; ре- версивные. По способу организации внутренних связей: с последо- вательным переносом; с параллельным переносом; с ком- бинированным переносом; кольцевые. Классификационные признаки независимы и могут встречаться в разных сочетаниях: например, суммирующие счетчики бывают как с последовательным, так и с парал- лельным переносом и могут иметь двоичный, десятичный и иной коэффициент счета. Для двоичного счетчика, т. е. счетчика с Ксч = 2т, зная номера триггеров и состояния выходов Q, можно опреде- лить записанное в счетчик двоичное число М = + Qm^ <2^ + ...+ Qr.2% (11-3) где m — номер триггера; 2° — вес первого (младшего) раз- ряда; 21 — второго;...; 2m-1 — вес m-го разряда. Введением дополнительных логических связей — обрат- ных и прямых — двоичные счетчики могут быть обращены в недвоичные, для которых 7<сч=Д2т. Наибольшее распро- странение получили десятичные (декадные) счетчики, ра- ботающие с привычным Ксч=10. Десятичный счет осущест- вляется в двоично-десятичном коде (двоичный — по коду счета, десятичный — по числу состояний). Десятичные счетчики организуются из четырехразрядных двоичных счетчиков. Избыточные шесть состояний исклю- чаются введением дополнительных связей. Возможны два 201
варианта построения схем: а) счет циклически идет от 0000 до 1001 и б) исходным состоянием служит 01102 = 6ю, и счет происходит до 11112==15ю. Первый вариант на прак- тике применяется чаще. В суммирующем счетчике каждый входной импульс уве- личивает число, записанное в счетчик, на единицу (табл. 11-1). Как следует из таблицы, перенос информации из од- Таблица 11-1 Состояния суммирующе- го счетчика Таблица 11-2 Состояния вычитающего тающего счетчика кого разряда в другой, более высокий, имеет место, когда происходит смена состояния с 1 на 0. Вычитающий счетчик действует обратным образом: дво- ичное число, хранящееся в счетчике, с каждым поступаю- щим импульсом уменьшается на единицу. Переполнение вы- читающего счетчика происходит после достижения им ну- левого состояния (табл. 11-2). Перенос из младшего раз- ряда в старший здесь имеет место при смене состояния младшего разряда с 0 на 1. Реверсивный счетчик может работать в качестве сумми- рующего и вычитающего. Эти счетчики имеют дополнитель- ные входы для задания направления счета. Режим работы определяется управляющими сигналами на этих входах. Когда счетчик используется в качестве делителя, направ- ление счета не играет роли. 202
Счетчики с последовательным переносом представляют собой цепочку триггеров, в которой импульсы, подлежащие счету, поступают на вход первого триггера, а сигнал пере- носа передается последовательно от одного разряда к дру^ тому. В этих счетчиках используются асинхронные 7-триг- геры с прямым либо с инверсным управлением, .а также JK- и /2-триггеры в счетном режиме. Главное достоинство счетчиков с последовательным пе- реносом — простота схемы. Увеличение разрядности (нара- щивание) осуществляется подключением нужного числа триггеров к выходу последнего триггера. Поскольку вход- ные сигналы поступают на вход только первого триггера, такой счетчик мало нагружает предшествующий каскад. Основной недостаток счетчиков с последовательным пе- реносом — сравнительно низкое быстродействие, посколь- ку триггеры здесь срабатывают последовательно, один за другим. Второй недостаток, обусловленный этой же при- чиной, состоит в том, что из-за накопления временных сдви- гов в разрядах на выходах дешифраторов таких счетчиков могут появляться кратковременные ложные импульсы, осо- бенно заметные на высоких частотах. Максимальная частота счета определяется режимом ра- боты. Если считывание состояния счетчика должно проис- ходить после каждого входного импульса, как это имеет место, например, при счете до заданного числа, то макси- мальная частота счета U.KC=------77^——. (П-4) (т — 1) /зд.п + tc где m — число разрядов; /зд.п — задержка переключения одного триггера; tc — время срабатывания внешнего эле- мента или считывающей схемы. Формула (11-4) справедлива при условии, что для триг- геров, образующих счетчик, максимальная частота пере- ключений Есч.маьс>/:макс. Счетчики с параллельным переносом состоят из син- хронных триггеров. Счетные импульсы подаются одновре- менно на все тактовые входы, а каждый из триггеров це- почки служит по отношению к последующим только источ- ником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, и задержка переключения всего счетчика равна задержке для одного триггера. 203
В таких счетчиках используются /К- и О-триггеры, ча- сто с логическими элементами. В схемном отношении они сложнее счетчиков с последовательным переносом. Число разрядов у этих счетчиков обычно невелико (4—6), по- скольку с повышением числа разрядов число внутренних логических связей быстро растет. Счетчики с параллельным переносом широко применя- ются в быстродействующих устройствах. Они обладают также более высокой помехоустойчивостью, так как в па- узах между импульсами триггеры счетчика блокированы. К их недостаткам следует отнести меньшую нагрузочную спо- собность отдельных разрядов из-за дополнительной нагруз- ки внутренними связями. Каскад, предшествующий счетчи- ку, должен иметь достаточную мощность, чтобы управлять входами, включенными параллельно. В счетчике с параллельно-последовательным переносом триггеры объединены в группы так, что отдельные группы образуют счетчики с параллельным переносом, а группы соединяются с последовательным переносом. В ро- ли групп могут быть и готовые счет- чики. Счетчики этого типа, как пра- вило, многоразрядные. Общий коэф- фициент счета здесь равен произве- дению коэффициентов счета всех групп. По быстродействию они за- нимают промежуточное положе- Рис. 11-1. Параллельное ние. соединение групп счетчи- для деления частоты группы ков можно соединять не только по- следовательно, но и параллельно (рис. 11-1). Сигналы на выходе такой системы будут появляться только тогда, когда на всех входах логического элемента И совпадут си- гналы от предшествующих блоков. Коэффициент деления в этом случае есть минимальное целое число, которое делит- ся без остатка на коэффициент деления каждого из делите- лей. Находится он как произведение отдельных коэффици- ентов деления при условии, что все они являются взаимно простыми числами, т. е. не имеют общих делителей. Если это условие не удовлетворяется, коэффициент деления ста- новится меньше на величину общего делителя. В качестве счетчиков такие схемы не применяются. Быстродействие счетчиков с параллельным соединением групп, естественно, выше, чем с последовательным. При по- 204
следовательно-параллельном включении отдельных делите- лей общий коэффициент деления определяется произведе- нием Кдел ==: ^Спосл * А^паралл* Счетчики-делители, оформленные как самостоятельные изделия, имеются в составе многих серий микросхем. Но- менклатуру счетчиков отличает большое разнообразие. Мно- гие из них обладают универсальными свойствами и позво- ляют управлять коэффициентом и направлением счета, вводить до начала цикла исходное число, прекращать по команде счет, наращивать число разрядов и т. п. С помощью готовых счетчиков можно решить большинство практиче- ских задач, возникающих перед разработчиком аппаратуры, В ряде случаев, однако, может возникнуть потребность в счетчике с нетиповыми характеристиками. Такие счетчи- ки организуются из отдельных триггеров и логических эле- ментов. Сравнительно просто синтезировать счетчики-делите- ли — суммирующие и вычитающие — с последовательным переносом в коде 8421. Такой счетчик с коэффициентом счета /\Сч=2т представляет собой последовательную це- почку из т триггеров с прямым или инверсным управлени- ем. С помощью дополнительного логического элемента мож- но изменять коэффициент счета (деления) в пределах 2т-1<Л'сч<2т, для чего входы логического элемента под- ключаются к выходам определенных триггеров, а его вы- ход — ко входам R принудительной установки триггеров в нулевое состояние, а иногда и ко входам S — установки в 1. Работу такого счетчика-делителя рассмотрим на примере реальной схемы с Ксч=:13 (рис. 11-2). В исходном (нуле- вом) состоянии напряжения на выходах всех триггеров —- низкого уровня, а на выходе логического элемента DD5 и соответственно на входах триггеров R — высокого уровня, и триггеры могут нормально работать. Появление высокого напряжения на выходе одного или двух триггеров в про- цессе счета не отразится на состоянии элемента DD5, по- скольку для этого требуется высокое напряжение на всех входах. Когда это произойдет, напряжение на выходе DD5 упадет, перебросит триггеры в нулевое состояние и цикл начнется снова. Импульс установки нуля подается также и на триггер DD2, хотя после 13 импульсов он и так находится в состоя- нии логического нуля. Сделано это для предупреждения ложных срабатываний, так как в момент опрокидывания триггера DD1 под действием импульса «установка нуля» на 205
его выходе Q1 возникает перепад напряжения, подобный полезному сигналу. То, что схема обеспечивает требуемый эффект, следует из логики ее работы: первый триггер срабатывает от каж- дого входного импульса, т. е. 1=2°, второй — от каждого S) 1 2 31 . . е 12 13 1 2 м ^оллпппплпгттппп^ д/ дтшггтгигтН л 1_______I I_[ Lp ! ИЗ[ Рис. 11-2. Счетчик КСч— = 13 (вариант ТТЛ): а— принципиальная схема; б — временная диаг- рамма $4 второго импульса (2 = 21), третий — от четвертых импуль- сов (4=22), а четвертый триггер — от каждого восьмого импульса (8 = 23). Коэффициенту счета /<сч= 13 = 8+4+ '+1 = 1 -23+1 •22+0*21+1 -2° соответствуют, следовательно, состояния Q4 = Q3 = Q1 = 1, как и показано на рис. 11-2, а. К такому же выводу приводит рассмотрение временных диаграмм (рис. 11-2, б). Только с приходом тринадцатого импульса напряжение высокого уровня появляется на вы- ходах триггеров DD1, DD3 и DD4, другому числу входных импульсов отвечают иные комбинации состояний триггеров. Поэтому за цикл счета элемент DD5 сработает только один раз и вернет схему в нулевое положение (штриховыми ли- ниями показаны эпюры выходных напряжений триггеров, если бы не было элемента DD5). Проектирование счетчика сводится к определению числа триггеров, виду логического элемента, организации связей между триггерами и логическими элементами, а также к 206
вычислению разрешающей способности счетчика (макси- мальной частоте счета). Синтез таких устройств рассмот- рим на примере суммирующего счетчика-делителя. Описы- ваемый метод применим и для готовых счетчиков (делите- лей) в интегральном исполнении, имеющих самостоятельные входы установки в нулевое состояние, например К155ИЕ5, К155ИЁ2, 564ИЕ10. Первым шагом синтеза является пересчет заданного ко- эффициента счета (деления) в двоичный код. Число разря- дов двоичного числа показывает, сколько триггеров должен иметь счетчик, а число единиц определяет число входов ло- гического элемента. Входы элемента подключаются к пря- мым выходам Q тех триггеров, которые соответствуют еди- ницам двоичного числа. Следует только учитывать во избе- жание ошибок, что первый — входной —- триггер отображает последний —- младший — разряд числа. Выход логического элемента соединяется со входами установки нуля (входы /?) всех триггеров, от которых были сделаны отводы, а также тех, которые непосредственно за ними сле- дуют. Результаты синтеза применимы к триггерам разных ви- дов логики, однако реальные схемы при этом могут разли- чаться в деталях. Поскольку принудительная установка в нуль по /?-входу у некоторых типов триггеров осуществля- ется сигналами логического нуля (ТТЛ, ДТЛ), а у дру- гих — логической единицы (КМОП), в первом случае дол- жен быть применен логический элемент базиса И—НЕ, во втором — И. Кроме того, согласно табл. 11-1 в суммирую- щем счетчике опрокидывание каждого последующего триг- гера должно происходить тогда, когда сигнал на выходе предыдущего триггера изменяется от 1 к 0, поэтому важен порядок соединения триггеров между собой. Если в счетчике применяются триггеры с прямым управлением (по фронту 0,1), их входы присоединяются к инверсным выходам пре- дыдущих. В случае триггеров с инверсным управлением (в том числе MS-структуры) входы подключают к прямым выходам. Добавив к исходной схеме несколько дополнительных элементов, можно расширить ее возможности: сделать счет- чик с самоостановом (одноразового действия) или обеспе- чить в режиме деления кратковременный импульс на вы- ходе последнего триггера. Как это делается практически, показано ниже на примере реальных микросхем. На УК-триггерах MS-структуры строятся счетчики-де- 207
лители с комбинированным переносом на основе исходной схемы .(рис. 11-3, я). Общий коэффициент деления устрой- ства Ксч = 2Кдел + 1, (11-5) где ’ коэффициент деления внутреннего делителя, включенного между триггерами DD1 и DD2 (рис. 11-3,6). Когда этот делитель отсутствует (Кдел =1), то КСч= =3, а при КДел=2 (один Т-триггер) КСч = 5; при Кдел=3 '(делитель по схеме рис. 11-3, а) /ССч=7 и т. д. Рассмотрен- Рис. 11-3. Организация счетчиков-делителей на //(-триггерах: а — исход- ная схема (Ксч=3); б — общий случай ные счетчики входят в состав логических структур неко- торых микросхем: К155ИЕ4 (Ядел=3) и К155ИЕ2 (Кдол- = 5). Наращивая схему по определенным правилам, можно создавать делители с различным коэффициентом счета, не содержащие логических элементов. При синтезе более сложных счетчиков следует обра- щаться к специальной литературе. 11-3. Счетчики ТТЛ с последовательным переносом Суммирующие счетчики-делители с последовательным переносом типа К155ИЕ2, К155ИЕ4 и К155ИЕ5 близки по логическим структурам и принципу действия. Они состоят из четырех одинаковых //(-триггеров, используемых в зави- симости от внутренней структуры микросхемы по прямо- му назначению либо как Г-триггеры. Опрокидывание триг- геров происходит по отрицательным перепадам (от 1 к 0) входных сигналов. Триггеры включены двумя секциями. Три триггера соединены в последовательную цепочку, чет- вертый— выполнен самостоятельным. Такая структура по- . 208
зволяет использовать секции раздельно, а также по-разно- му включать их между собой. Помимо триггеров, в схемы входят логические элемен- ты с самостоятельными входами. С помощью логических элементов осуществляется одновременная установка всех Рис. 11-4. Логическая структура микросхемы К155ИЕ5 триггеров в определенное состояние, а также остановка счета. В микросхеме К155ИЕ5 (рис. 11-4) цепочка из трех триггеров (DD2—DD4) образует счетчик-делитель на 8. При последовательном включении всех триггеров (выход Q1 соединяется с входом Т2) получается счетчик-де- литель в коде 8421 с коэф- фициентом счета (деления) до 16. Работа счетчика в этом случае определяется табл. 11-3. Если последова- тельность входных импуль- сов периодична, частота сиг- налов на каждом из выходов Q1 — Q4 будет в 2, 4, 8, 16 раз ниже входной. Логический элемент DD5 обеспечивает одновремен- ную принудительную уста- новку триггеров в нулевое состояние и прекращение счета на время действия уп- равляющего сигнала. Дей- ствие логического элемента Таблица 11-3. Состояния микросхемы К155ИЕ5 Номер входного импульса Выходы Qi I Q2 | Q.? 1 Q4 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 14—468 209
Таблица 11-4 Входы Режим ! «0 «0 0 0 0 1 Счет 1 0 1 1 Ql=Q2=Q3=Q4=0, прекращение счета характеризуется табл. 11-4. Путем определенных соединений входных (77, Т2, Rqi, Rq2) и выходных (Q7, Q2, Q3, Q4) выво- дов можно обеспечить различные коэффициенты счета (деления), меньшие 16. Рассмотренный выше метод проектирования по- следовательных счетчи- ков-делителей полностью применим и к этой микросхеме. Поскольку логический эле- мент UD5 — двухвходовый, с его помощью могут быть ор- ганизованы такие коэффициенты счета (деления), которые в двоичном коде содержат две единицы: Зш = 0112; 5ю = = 1012; 610=1 Ю2; 9ю=Ю012; 10ю=10102; 121О=11002. Для других коэффициентов счета (деления) двух вхо- дов логического элемента недостаточно. Добавив еще одну микросхему — логический расширитель по И — можно обес- печить и другие коэффициенты деления: 7, 11, 13, 14 и 15. Когда счетчик используется в качестве делителя часто- ты, то, немного усложнив схему, можно получать на выхо- де кратковременные импульсы вместо обычного перепада напряжения (рис. 11-5). Установка нуля счетчика проис- ходит в этом случае через триггер DD4t DD5. С приходом следующего входного импульса триггер возвращается, в исходное состояние. Сигналы на выходах триггера по дли- тельности равны входным. Последовательным соединением нескольких делителей можно увеличить общий коэффициент деления, который будет равен произведению отдельных Кдел. Микросхема К155ИЕ4 (рис. 11-6) отличается от рас- смотренной тем, что триггеры DD2 и DD3 охвачены цепью обратной связи, за счет которой их общий модуль счета равен 3 (ср. с рис. 11-3,а). Цепочка DD2—DD4 образует, таким образом, счетчик-делитель с модулем KCq = 6, а при совместном включении ее с триггером DD1 — счетчик-де- литель с модулем Ксч=12. Эти счетчики применяются преимущественно в прибо- рах измерения времени. Когда обе секции включаются с триггером DD1 на вхо- де, счетчик работает в коде 6421 («вес» сигналов на вы- 210
ходах Q4, Q3, Q2, Q1); если DD2 служит входным тригге- ром, a DD1 — выходным, то сигналы на выходах QI, Q4, Q3 и Q2 формируются согласно коду 6321. Табл. 11-5 ха- рактеризует состояние счетчика при обоих способах вклю- чения. И там и тут импульсы на выходе имеют скважности равную двум. Действие логического элемента DD5, как и для микросхемы К155ИЕ5, описывается табл. 11-4, Рис. П-5. Схема формирования кратковременного импульса на выходе микросхемы К155ИЕ5 (Адел=14) Микросхема К155ИЕ2 (рис. 11-7) представляет собой двоично-десятичный счетчик. Здесь триггеры DD2—DD4 образуют счетчик-делитель с модулем счета КСч = 5 (ср. с рис. 11-3,6). При последовательном соединении обеих секций микросхема работает как десятичный (децималь- ный) счетчик. Еще одна особенность микросхемы — нали- чие второго логического элемента, DD5, при помощи ко- торого счетчик можно устанавливать в состояние, соответ- ствующее числу 9 в двоичном коде (Q4==Q/ = 1; Q5= 211
Таблица 11-5. Состояния микросхемы К155ИЕ4 Номер входного импульса Выходы Q4 <23 Q2 <2/ | <2/ | Qt | 1 Q2 0 0 0 0 0 0 0 0 I 0* 1 0 0 0 1 0 0 0 1 : 2 0 0 1 0 0 0 1 0* 3 0 0 1 1 0 1 0 О: 4 0 1' 0 0 0 1 0 1: 5 0 1 0 1 0 1 1 °: 6 1 0 0 0 1 0 0 0 7 1 0 0 1 1 0 0 1 8 1 0 1 0 1 0 1 0 9 1 0 1 1 1 1 0 0 10 1 1 0 0 1 1 0 1 И 1 1 1 0 1 1 1 1 0 Примечания. 1. Левая комбинация выходных сигналов (код 6421) получается, если Т1 — общий вход, а вход Т2 соединен с Q1. Правая комбинация выходных сигналов (код 6321) получается, если Т2 — общий вход, а Т1 соединен с Q4. 2. Участок таблицы, обведенный штриховой линией, относится к самостоятельному включению секции DD2—DD4 на рис. 11-6. Рис. 11-7. Логическая структура микросхемы К155ИЕ2 = Q2 = 0). Действие обоих логических элементов, DD5 и DD6, описывается табл. 11-6. Второй логический элемент придает дополнительную гибкость счетчику, позволяя, например, переходить в со- 212
Примечание. В таблице X—любое состояние (0 или 1), н/о — неопределенное (непредсказуемое) состояние. стояние 9 (1001), минуя промежуточные числа. При этом обеспечивается повышенное быстродействие при переходе от состояния 1001 к 0000, так как триггеры DD1 и DD4 ра- ботают синхронно и задержка переключения равна задер- жке одного триггера. Логический элемент DD6 служит для Таблица 11-7. Состояния микросхемы К155ИЕ2 5421) комбинации выходных сигналов — см. в примечании к табл. 11-5< 2. Участок таблицы, обведенный штриховой линией, соответствует самостоятельному включению секции DD2—DD4 на рис, 11-7> 213
установки в нулевое состояние и действует, как в двух рас- смотренных выше микросхемах. Поскольку логические эле- менты формируют различные состояния счетчика, их одно- временное включение недопустимо. Код, в котором работа- ет счетчик, зависит от места включения триггера DD1. Ес- ли он стоит на входе, счетчик работает в коде 8421. Когда DD1 включен последним, счет осуществляется в коде 5421 (табл. 11-7). Во втором случае последовательность импуль- сов на выходе DD1 имеет скважность, равную двум. Вводя логические связи между выходами триггеров и входами логических элементов, можно организовать и меньшие коэффициенты деления (табл. 11-8). При делении Таблица 11-8. Получение различных коэффициентов деления при помощи микросхемы К155ИЕ2 Номера выводов Внешние соединения выводов микросхемы Вход | Выход 2 14 12 2 или 3 к общему (10) 3 1 8 8 к 2; 9 к 3 4 1 8 11 к 2 и 3 5 1 11 2 или 3 к 10 6 14 8 12 к /; 9 к 2; 8 к 3 7 1 12 11 к 14; 12 к 2; 9 к 3 8 14 8 12 к /; И к 2 и 3 9 14 11 12 к 1 и 2; 11 к 3 10 14 11 12 к /; 2 или 3 к 10 входной частоты в отношении 7: 1 счетчик, достигнув со- стояния 6ю = 01102, принудительно переключается в состоя- ние 9ю= Ю012, после чего продолжает счет. Состояние 6, таким образом, является кратковременным. 11-4. Счетчики ТТЛ с параллельным переносом Двоично-десятичный суммирующий счетчик с парал- лельным переносом типа К155ИЕ9 отличается от рассмот- ренных ранее счетчиков с последовательным переносом бо- лее высоким быстродействием, а также некоторыми функ- циональными особенностями. Условное изображение счет- чика представлено на рис. 11-8. Помимо счетного входа Т и входа установки нуля R микросхема имеет четыре входа DI, 1)2, D4, D8 для зада- ния счетчику желаемого состояния от 0 до 9, минуя вход Т (так называемая предварительная установка), вход VI вво- 214
да в счетчик информации со входов DI, D2, D4, D8, вход разрешения счета V2, разрешения переноса V3, прямые выходы от разрядов счетчика Q/, Q2, Q4, Q8, а также вы- ход переноса Р. Разрядами счетчика служат типовые //(-триггеры MS- структуры. Рис. 11-9. Микросхема К155ИЕ9 в роли программи- руемого делителя Рис. 11-8. Услов- ное изображение микросхемы К155ИЕ9 Нормальный счет (без ввода информации со входов DI, D2, D4t D8) происходит при VI = V2=V3=R = 1, ког- да входные импульсы поступают на вход Т, Состояния вы- ходов QI, Q2, Q4, Q8 при этом будут изменяться в двоич- но-десятичном коде от 0 до 9. Смена состояний происходит по фронту 0,1 счетных импульсов (за счет инвертора на входе). Синхронное переключение триггеров предотвраща- ет ложные импульсы, обусловленные временными задерж- ками. На выходе переноса Р импульс (У1 формируется с 9-м входным импульсом (т. е. при Q4 = Q1 = \ и Q3=Q2=0). По длительности он равен сигналу Q/ = l (без учета за- держки во внутренних элементах). Этот импульс исполь- зуется при каскадировании (наращивании) счетчикоц, а также при использовании их в качестве делителей. Вход V3 является разрешающим по отношению к выходу Р. Сигнал V2—0 прерывает счет. Информация на выходах QI, Q2, Q4, Q8 при этом сохраняется. Вход R обладает приоритетом по отношению ко всем остальным входам. Установка нулевого состояния Q1 — = Q2=Q3—Q4=0 обеспечивается сигналом R=0. 21$
Информация с входов DI, D2, D4, D8 вводится в счет- чик по команде V1 = Q независимо от состояния входов V2 и V3. При этом каждый выход Qi принимает состояние своего входа Di в момент появления фронта 0,1 очередного счетного импульса. В ходе счета входные импульсы сумми- руются с записанным числом. Табл. 11-9 характеризует ре- жимы работы счетчика. Если инвертированный сигнал с выхода переноса Р по- дать на вход разрешения записи VI (рис. 11-9), получится программируемый счетчик-делитель с переменным коэффи- циентом деления, определяемым формулой Кдел = Ю-М, (11-6) где М — число в двоично-десятичном коде, записанное в счетчик через входы Di. Частота импульсов на выходе пе- реноса находится по формуле U = МКдел. (11-7) Сочетания сигналов на входах Di, обеспечивающие раз- личные коэффициенты деления, приведены в табл. 11-10. Во время счета во избежание сбоев не должны про- 216
исходить переходы: 1,0 на входах V2 или V3 в паузы меж- ду счетными импульсами, т. е. в моменты С—0, а также 0,1 на входе VI одновременно с фронтом 0,1 счетных им- Таблица 11-10. Сигналы на информационных входах микросхемы К155ИЕ9 для разных коэффициентов деления ^дел Входы D8 I D4 D2 D1 2 1 0 0 0 3 0 1 1 1 4 0 1 1 0 5 0 1 0 1 6 0 1 0 0 7 0 0 1 1 8 0 0 1 0 9 0 0 0 1 10 0 0 0 0 пульсов. Каскадное включение счетчиков с целью увеличения разрядности осуществляется по схеме рис. 11-10. Возмож- ное число счетчиков при таком соединении ограничивается только нагрузочной способ- ностью микросхемы по вы- ходу Р, а именно Краз=6. Микросхемы К155ИЕ6 и К155ИЕ7 — четырехразряд- ные быстродействующие ре- версивные счетчики-делите- ли с параллельным перено- сом между разрядами. Раз- личие между обоими типа- ми— только в модуле сче- та: для К155ИЕ6 Ксч=Ю, а для К155ИЕ7 Ксч=16. По способу управления эти счетчики имеют сходство с ранее рассмотренным счет- чиком К155ИЕ9, обладая большими функциональными возможностями. Условные изображения обоих счетчиков приведены на рис. 11-11. Входы +1 и —1 — счетные. Последовательность вход- ных импульсов подается на один из этих входов в зависи- мости от того, в каком направлении (прямом или обратном) Рис. 11-10. Каскадное включение микросхем К155ИЕ9 U9 — запрещение счета; U1 — разрешение счета 14—468 217
Рис. 11-11. Условные изображения: а — микросхемы К155ИЕ6; б — мик- росхемы К155ИЕ7 требуется вести счет. Входы DI, D2, D4, D8 предназначе- ны для ввода в счетчик исходного числа, с которым сум- мируются счетные импульсы (в режиме сложения) либо из которого они вычитаются (режим вычитания). Ввод данных происходит с мо- мента появления импуль- са записи низкого уровня на входе С. Вход «сброс» служит для установки нуля на всех выходах. Этот выход обладает приоритетом над остальными. Выводы QI, Q2t Q4, Q8—прямые выходы раз- рядов счетчиков. Два других выхода — переноса (вывод 12) и займа (вы- вод 13) — используются при каскадировании мик- росхем, при работе в качестве делителя, а также при цик- лической записи в счетчик информации со входов Dlt D2, D4, D8. Табл. 11-11 характеризует поведение счетчиков в раз- ных режимах. В режиме суммирования сигнал переноса возникает на выходе ^9 (^ 15) во время перехода из со- стояния 11112=151о для К155ИЕ7 (10012=9ю Для К155ИЕ6) в состояние 0000, а в режиме вычитания сиг- нал займа возникает на выходе ^0 при изменении состо- яния 0000 на 1111 (для К155ИЕ7) либо на 1001 (для К155ИЕ6). Сигнал переноса (займа) формируется срезом соответствующего счетного импульса и длится, пока на со- ответствующем входе существует уровень £7°, т. е. состоя- ние выхода переноса (займа) повторяет состояние входа (с задержкой сигналов во внутренних элементах). Импульсы переноса (займа) можно использовать для циклической записи в счетчик информации со входов Ь/, D2, D4, D8. Для этого достаточно соединить вход С с со- ответствующим выходом. Если счетчики используются в качестве делителей час- тоты, то при соединении входа С с выходом переноса ^15 (^9) коэффициент деления будет 15—М (или 9—М), где Л1 — десятичный эквивалент двоичного кода на входах Ш, D2, D4, D8. Максимальный модуль счета (/(сч=16 для 218
Таблица 11-11. Состояния микросхем К155ИЕ6 и К155ИЕ7 = 1001 (для К155ИЕ6) и Q4Q3Q2Q1 = 1111 (для К155ИЕ7) в режиме суммирования иВых соответствует состоянию входа 4-1. ** — на выходе <0 при выходной комбинации 0000 в режиме вычи- тания t/вых соответствует состоянию входа — 1. К155ИЕ7 и /<сч=10 для К155ИЕ6) обеспечивается без ука- занной обратной связи. При прямом счете на входе обратного счета должно быть напряжение высокого уровня, а при обратном счете высокое напряжение должно быть на входе прямого счета. В случае работы с инвертированием во избежание сбоев перед каждым переключением счет следует прервать путем установки на входах +1 и —1 уровня U1. На рис. 11-12 даны временные диаграммы работы счет- чика К155ИЕ7. Эпюры построены для случая, когда на вхо* ды DI, D2, D4, D8 подан код 11012=13ю. Последователь- ность управляющих входных импульсов соответствует по- следовательности рабочих режимов (табл. 11-11). После записи в разряды счетчика информации со входов Dly D2, D4, D8 и начала поступления импульсов на вход +1 выхо- ды счетчика Q/, Q2, Q4, Q8 проходят состояния (в десятич- ном коде) 13, 14, 15, 0, 1, 2,..., поскольку повторного вво- да в счетчик сигналов со входов не было. Если теперь пе- ренести последовательность входных импульсов с входа 14* 219
;+1 на вход —1, выходы будут принимать состояния 2,“ 1, О, 15, 14,.... Сигнал на выходе ^15 появится после пятна- дцатого импульса на входе +1, а на выходе ^0—после импульса 0 на входе —1. Сброс Команда записи с Hj, 1 0 15 /4 /3 Обратный счет^ /4 15 0 1 2 Тврос WT L Прямой счет числа ** 1101г Рис. 11-12. Временные диаграммы К155ИЕ7 Предвс.пи- тельная установка 01 02 J74J Прямой счет Обратный счет Выходные сигналы Q1-~ Перенос г Заем Состояния выходов Для счетчика К155ИЕ6 временная диаграмма подобна рассмотренной за исключением предела счета. Для получения большей разрядности счетчики можно включать последовательно, используя выходы переноса и займа. На рис. 11-13 показаны способы наращивания счет- чиков. Рис. 11-14 иллюстрирует один из способов включения счетчиков, обеспечивающий автоматическое изменение на- правления счета. Переключение триггера можно произво- дить и сигналами с выходов ^15 (^9) и ^0. Подклю- чив к выходам дешифратора делитель напряжения, можно формировать периодические сигналы, форма которых обеспечивается надлежащим выбором резисторов /?О, R15. Интересна в функциональном отношении микросхема К155ИЕ8 —шестиразрядный двоичный делитель числа 1220
входных импульсов с перестраиваемым коэффициентом де- ления, или, как ее еще называют, программируемый преоб- разователь кода в число импульсов. Одна микросхема обе- спечивает любой коэффициент деления в пределах от 64: 1 до 64:63 с шагом в еди- ницу. В схеме предусмот- рена возможность после- довательного наращива- ния микросхем. Принцип действия де- лителя состоит в том, что за один цикл, который со- держит 26 = 64 входных импульсов на входе Г, число импульсов на вы- ходах Q и Q будет мень- ше и равно двоичной ко- Рис. 11-13. Способы наращивания счетчиков К155ИЕ6 и К155ИЕ7: а — последовательный; б — параллельный довой комбинации на входах DI, D2t D4, D8, D16t D32 (рис. 11-15). Другими словами, в зависимости от кода на входах число импульсов на выходах Q и Q за цикл будет определяться формулой Увых = 26D3a + 24Dle + 23D8 2aD4 + 2Ч)2 + 2»Db (11 -S) где D32, D16, D8, D4, D2, DI—сигналы (0 или 1) на вхо- дах D32, D16, D8, D4, D2, D1 соответственно. Активным сигналом на входах D32, D16, D8, D4, D2, D1 служит U1. Коэффициент деления 221
1г ____ ^вх 64 А дел “ ~ = “Г • ;*вых /vbhx Частота выходных импульсов может ио формуле г — f JL_ /вых /вх 64 • (Н-9) быть определена (11-10) / 4^02 М 08 С R 5 15 DD2 СТ2 23 2 22 6 ' 21 7 20 12 18 JL IF 10 DD3 1 DC 2 8 То VI /4 Ш R0 VD1 R1 УЖ Ж УЖ R15 ВыхоЗ =с . 1 2 8 J 7 х 5 Рис. 11-14. Способ включения счетчиков К155ИЕ6 и К155ИЕ7 с обеспе- чением реверса Микросхема DD1 — типа К155ЛАЗ, DD2 —К155ИЕ7, £>£><3 - К155ИДЗ Когда состояние входов D1~=D2=D4=D8=D16= z=D32—0f то состояние выхода Q = l. Если один из этих входов находится в состоянии то кратно 2т и коэф- фициент деления — целое Рис. 11-15. Логическая струк- тура (укрупненная) микросхе- мы К155ИЕ8 число. В остальных случаях ко- эффициент деления — число дробное. Важный момент: если входные импульсы периодич- ны, то выходная последователь- ность будет периодической только тогда, когда коэффи- циент деления — целое число, в других случаях выходные импульсы распределены во времени неравномерно. Выход- ная частота согласно формуле (11-10) характеризует среднюю частоту за несколько цик- лов. Назначение остальных вы- водов микросхемы: V — ввод 222
разрешения счета, разрешающий сигнал V—0, при V=1 происходит запрещение счета; С1 — строб-вход, управля- ющий выходами Q и Q, С2 — только выходом Q. Выход Q — основной^ и независим от входа С2. Активному состоя- нию выхода Q соответствует С 1=0. Импульсы на этом вы- ходе— нулевого уровня. Если С/ = 1, то Q = l. Сигналы на выходе Q инверсны по отношению к выходу Q. Импуль- сы на выходе Q появляются при условии С2=1. Вход Р служит для установки триггеров в нулевое со- стояние. Установка нуля производится импульсами уровня С/1. Чтобы триггеры могли переключаться, на этом входе поддерживается уровень UQ. На выходе Р формируются импульсы нулевого уровня, частота которых равна /вх/64, а длительность — периоду Рис. 11-16. Последовательное соединение микросхем К155ИЕ8 входных сигналов. При последовательном соединении де- лителей сигналы на выходе Р играют роль входных по от- ношению к последующим микросхемам. На рис. 11-16 показан способ последовательного соеди- нения двух микросхем К155ИЕ8. Весовой коэффициент уп- равляющих входов первого делителя увеличился сравни- тельно с одиночным прибором в 64 раза. Эта схема в зави- симости от набора сигналов на управляющих входах осуществляет деление числа входных импульсов в пределах от 4096 : 1 до 4096 : 4095. 11-5. Счетчики КМОП с последовательным переносом Микросхема 564ИЕ16 (рис. 11-17) представляет собой 14-разрядный двоичный счетчик-делитель с последователь- 223
ным переносом. Имеет два входа: счетный Т и установки нулей Л и 12 выходов: от первого, четвертого и всех по- следующих триггеров QI, Q4—Q14. Триггеры, образующие счетчик, переключаются по срезу 1,0 сигналов на счетном входе. Установка нулей на всех выходах осуществляется напряжением высокого уровня на входе R независимо от состояния счетного входа. Отличительная особенность счет- а) СТ2 Un-16, общ: в чика — повышенное быстродействие: до 35 МГц при иа—15 В (10 МГц при Г7П=5 В). Микросхемы 564 И Е8 и 564И Е9 сходны по принципу действия и раз- личаются модулем счета: для 564ИЕ8 Ксч=Ю, а для 564ИЕ9 7(сч=8. В со- ставе микросхем помимо счетчика со- держится логический элемент, а так- же дешифратор, обеспечивающий на выходах сигналы в позиционном коде («1 из 10» и «1 из 8»). По мере счета на каждом из выходов поочередно возникают сигналы уровня U1. Логическая структура счетчика- Ц) 1 2 4 в 32 6Ь 12в 256 5121021 r TJ" 1_Г ЪГ ЪГ ЪГ Т_Г ЪГТ_Г 1_Г1_Г1_Г ъгъг в —I_______________ W_________________________I—1_ 1_ 1_ 1__ о®__________________________Г—LL--U 013।—[_1_ 0/4(—L_ Ррс. 11-17. Микросхема 564ИЕ16; а —условное изображение; б-вре,- менные диаграммы 224
дёлителя 564ИЕ9 в укрупненном виде показана на рис. 11-18, а. Собственно счетчик представляет собой четырех- разрядный счетчик Джонсона. В ходе счета все разряды, начиная с первого, последовательно принимают единичное ип-16, ойщ.-в состояние («волна еди- ниц»), а после заполнения счетчика последовательно переключаются в нулевое состояние («волна нулей»). Благодаря этому повышает- ся быстродействие и в отли- чие от обычных счетчиков с последовательным перено- сом здесь в моменты пере- ключений на выходах не Рис. 11-18. Микросхема 564ИЕ9: а — логическая структура; б — времен- ные диаграммы возникают пики напряжения, обусловленные временными задержками в соседних разрядах. Логический элемент позволяет в зависимости от соотно- шения сигналов на входах Т и V выбрать фронт входного импульса (0,1 или 1,0), по которому происходят срабаты- вания, либо останавливать счет (табл. 11-12 и рис. 11-18,6). £25
Таблица 11-12. Состояния микросхем 564ИЕ9 и 564ИЕ8 7 V Режим 1 О о о о о о X 1 _г о X 1 X О X 1 J- 0 QO==P==1; QI — Q7 (Q8Q9)* = О Счет Хранение * Только для микросхемы 564ИЕ8. Вход /?, как и в ранее разобранных случаях, обладает при- оритетом по отношению к остальным входам. В процессе работы на выходе переноса Р формируется последователь- ность импульсов со скважностью, равной двум и с частотой /=/вх/8. Схема наращивания изображена на рис. 11-19. Рис. 11-19. Способ наращивания микросхем 564ИЕ9 В режиме деления для получения коэффициента деления /(дел=64 достаточно выход Р одной микросхемы соединить со входом 14 — другой. Если требуется уменьшить коэффи- циент счета (деления) в пределах одной микросхемы, вход Р соединяют с надлежащим выходом. Микросхема 564ИЕ8 отличается от рассмотренной на- личием 10 выходов («один из десяти»)—рис. 11-20, а так- же тем, что сигнал переноса имеет частоту, равную /ъх/Ю. 226
Программируемый счетчик 564ИЕ15 имеет один выход и работает только в режиме деления. Коэффициент деле- ния задается программой и может быть любым целым чис- лом в пределах от 3 до 21 327 с шагом единица. Счетчик может работать в двух режимах: а) непрерывного (перио- дического) действия, когда на выходе Образуются ИМПуЛЬСЫ С чаСТОТОЙ /вх/Кдел и длительностью, равной периоду вход- ного напряжения; б) однократного счета, при котором после поступления на вход импульсов в количестве, равном Кдел, вы- ходное состояние переходит от уровня UQ до уровня и не меняется с прихо- дом последующих счетных импульсов. Укрупненная структурная схема по- казана на рис. 11-21. Прибор состоит из четырех счетных секций, работающих на вычитание. Каждая секция представляет собой четырехразрядный вычитающий счетчик. Первая секция — основная — состоит из двух подсекций: подсекции модуля и остатка и подсекции тысяч. Три остальные секции служат для единиц, десятков и сотен [10]. Для определения сигналов, подводимых ко i эффициент деления следует представить в виде Кдел = М(1000Рт + 100 Рс + ЮРД + Ре) + Ро, (11-11) 13 15 ст доЦг Т 7 и 1 02 Q3 (№ Q5 Q6 ОТ 08 09 Р 6 9 11 Un-16, оЬцгв Рис. ное 11-20. Услов- изображение микросхемы 564ИЕ8 входам, ко- я т V ~ R Я где М — произвольный модуль, может иметь следующие значения: 2; 4; 5; 8; 10; Рт— множитель тысяч, может иметь значение от 0 до 7; Рс, PR и Ре — множители сотен, десятков и единиц; Ро — остаток от деления. Числа Рс, Ря и Ре могут быть представлены как в деся- тичной (0—9), так и в шестнадцатиричной (0—15) системе счисления. При задании этих чисел десятичным кодом наи- больший коэффициент деления /(дел= 15999. Для ввода в микросхему числа Рт, Ро, Рд, Ре и Ро должны быть преоб- разованы в естественный двоичный код. Микросхема 564ИЕ15 (рис. 11-22) имеет 21 вход. Из них 16 входов Л—J16 служат для установки нужного ко- эффициента деления /(дел, три входа — для формирования модуля М(Ка, Кь, Кс)-, остальные — счетный вход Т и вход выбора режима L (вход «защелки»). В счетчик число /(дел заносится через блок предваритель- 227
Рис. 11-21. Логическая структура микросхемы 564ИЕ15 ной установки. Двоичное число Рт (множитель тысяч) по- дается на входы J2, J3, J4-, множитель сотен Рс подводится ко входам ИЗ, И4, И5, И6\ множитель десятков Рд — ко входам J9, ИО, J11, И2, множитель единиц Ре поступа- з_ 4 5 11 32 33 <74 35 36 31 38 39 310 311 4-зп 4-315 316 Ка 2?' 2Г' 20 ’ Ж.' 1L' 1L 16J Кт ю 8 7 W 13 ет- к, 11 Т Т 1 ст 23 Utj-24, обцг12 ет на входы J5, J6, J7, J8\ остаток Ро устанавливается на входах И, J2t J3, 14. Для каждого двоичного набора млад- шему разряду числа соответствует вход с меньшим индексом. Распределение входов J2, 13, J4 между числами Рт и Ро регламентируется табл. 11-13. Микросхему можно представить, как два последовательных вычитающих счет- чика. Первый счетчик (подсекция моду- ля и остатка) осуществляет деление на М, второй делит импульсы частоты fBx/M на число, равное выражению в скобках в формуле (11-11). С началом счета в подсекцию модуля и остатка вводится число, равное модулю, Рис. 11-22. Условное изображение микросхемы 564ИЕ15 228
Таблица 11-13. Зависимость коэффициента деления микросхемы 564ИЕ15 от состояния входов Входы формиро- вания мо- дуля М Подсекция моду- ля и остатка Подсекция тысяч Коэффициент деления при Рс, Рд, Ре, равных Л, J2 4 Л, J2 2 J3 Л, J2 2 J3 Л, J2 1 J3, J4 7 3 1 1 О J2, J3, J4 J3, J4 J4 15999 3 15999 3 9999 3 15999 3 9999 3 17331 18663 13329 21327 16659 Примечание. Комбинации = Кь=®> Кс=0 соответствует запрет счета и предварительная установка. и в ходе счета на выходе подсекции возникают импуль- сы с частотой /вх/Л1, пока не окончится счет вторым счет- чиком, что имеет место, когда текущее число станет рав- ным 1. В это время происходит перезапись исходного числа /(дел во все разряды счетчика, после чего начнется новый цикл счета. Для установки микросхемы в исходное состояние необ- ходимо обеспечить /<* = /<с=0 в продолжение не менее трех периодов входных импульсов. Возможные режимы работы перечислены в табл. 11-14. Из этой таблицы видна также роль входа L. Для пояснения сказанного ниже приведены примеры пересчета коэффициентов деления. 1. /Сдел=8479. Задаемся М = 5; 8479:5 = 1695 + 4; 8479 = 5(1000-1 + 100-6 + 10-9+ 1-5) + 4. Следовательно, нужно Ка = Ъ = Кс = 1; Рт = 1 -> J4 = 1; Р =б->У16 = 0; J15 = 1, J14 = 1, ЛЗ = 0, V 9 9 9 229
Таблица 11-14. Режимы работы микросхемы 564ИЕ15 L м Ка Режим 0 10 0 Периодическое деление с Кдел = 10000; со- стояние входов Л—J16 безразлично 0 10 1 Периодическое деление* 0 2, 4, 5, 8 X 1 10 0 1 10 1 Однократный счет* 1 2, 4, 5, 8 X * Коэффициенты деления устанавливаются по входам 11—116 со. гласно табл. 11-13. Рд = 9->/12 = 1, /И =0, /10 = О, /9 = 1; Ре==5->/8=0, /7 = 1, /6=0, /5 = 1; Ро = 4-W3 = 1, /2=0, /1=0. 2. /Сдел = 17241; М=2; 17241:2 =8620 + 1; 17241 = 2(1000-7 + 100-15 + 10-12 + 0) + 1. Следовательно, требуется Ка = 1, К6 = 1, /<с = 1; Рт = 7->/4 = 1, /3 = 1, /2 = 1; Рс = 15->/16 = 1, /15 = 1, /14 = 1, /13 = 1; Рд = 12->/12 = 1, /11 = 1, /10 =0, /9 = 0; Ре = 0->/8 = /7 = /6 = /5 =0; Ро = 1->/1 = 1. Здесь при разложении на составляющие использованы числа в шестнадцатиричной системе счисления. Поскольку для М—2 максимальное допустимое число тысяч равно 7 (см. табл. 11-13), то восьмая тысяча перенесена в разряд сотен. Так как при этом образуется Рд=16, что превыша- ет допустимый предел (Рд.Макс = 15), то шестнадцатая сот- ня перенесена в разряд десятков: Рд=2+Ю=12. 230
<1-6. Счетчики КМОП с параллельным переносом Микросхема 564ИЕ10 состоит из двух одинаковых сум- мирующих четырехразрядных двоичных счетчиков-делите- лей с внутренним параллельным переносом, связанных толь- ко общим питанием. Каждый Un-16, общ:-8 счетчик имеет два счетных входа Т и V, вход прину- дительной установки ну- лей на выходах R и вы- ходы от каждого из че- тырех разрядов (рис. 11-23, а). Когда на входе V су- ществует уровень U° ли- бо на входе Т — уровень С71, счетчик бездействует, Рис. 11-23. Микросхема 564ИЕ10: а — логическая структура; б — вре- менная диаграмма Числа в скобках обозначают выводы второго счетчика в корпусе микросхемы сохраняя записанную ранее информацию, независимо от состояния другого входа. Для выполнения опе- рации счета необходимо подать на вход V разреша- ющее напряжение U1 (входные счетные импульсы поступают на вход Т) либо поддерживать на входе Т напряжение U°, а входные импульсы подавать на вход V (табл, 11-15). Когда счет импульсов производится ио входу Т, переключения первого разряда счетчика происхо- дят по фронту входных импульсов 0,1, а при счете по вхо- ду V —по срезу 1,0. Остальные разряды переключаются по отрицательному фронту выходных сигналов предыдущих разрядов. 231
На рис, 11-23,6 показаны временные диаграммы рабо- ты одного счетчика. Здесь входные импульсы сначала по- даются на вход Т (при Г=1), а затем — на вход V (Т— Таблица 11-15. Состояния микросхемы 564ИЕ10 (один счетчик) =0). За счет синхронного переноса обеспечивается высо- кое быстродействие: до 8 МГц при (7П=5 В и 20 МГц при £/ц=15 В. Счетчики 564ИЕ10 допускают наращивание, а также уменьшение модуля счета. Для управления модулем счета надо применять внешний элемент (см. стр. 205). Следует только не забывать, что по входу R в нулевое состояние счетчик устанавливается сигналами высокого уровня. Рис. 11-24 иллюстрирует способ включения описываемого при- бора в качестве десятичного счетчика. Рис. 11-24. Микросхема 564ИЕ10 в роли десятичного счетчика ?32
Четырехразрядные реверсивные счетчики 564ИЕ11 и 564ИЕ14 с параллельным переносом имеют между собой много общего в функциональном и конструктивном отно- шении. Различие состоит в том, что у счетчика 564ИЕ11 Ксч=16 и имеется вход для установки нулевого состояния '(вход /?), а счетчик 564ИЕ14 может считать в двоичном и двоично-десятичном кодах, но не содержит /?-входа. 1 Un-16* обЩгв Рис. 11-25. Услов- ное изображение микросхемы 564ИЕ11 73 3 ~ IV/? D1 D2 274- да СТ2 СТЮ -Q-* ^—2/Ю Q1 Q2 да 11 /4 Un-16. общ~8 Рис. 11-26. Услов- ное изображение микросхемы 564ИЕ14 15 5 V 6 Р 2 7 Условное изображение микросхемы 564ИЕ11 дано на рис. 11-25. Каждый разряд имеет прямой выход (Q/, Q2, Q4, QS) и вход предварительной установки DI, D2, D4, D8. Запись с D-входов во все триггеры происходит одновремен- но (параллельно) с поступлением на вход WR импульса WR=1, Эта информация появляется на выходах Qi (с уче- том разрядности) и сохраняется до начала счета. Состоя- ние входов Г, V и ± 1 при записи не имеет значения. Ре- жим сложения имеет место, когда на входе ±1 присутст- вует сигнал высокого уровня. В ходе счета происходит сло- жение числа импульсов, поступивших на вход Т, с числом, записанным по входам DI, D2, D4, D8. Режим вычитания обеспечивается по нулевому сигналу на входе ±1. Тригге- ры счетчика срабатывают по фронту 0,1 импульсов на вхо- де Г. Установка нулевого состояния по входу R производится импульсами высокого уровня. Для выполнения счета на этом входе должен быть нулевой уровень. Вход V — раз- решающий. Он служит для остановки счета (с сохранени- 15—468
ем информации на выходах Qlr Q2, Q4, Q8), а также вхо- дом переноса при последовательном включении счетчиков. Счет импульсов происходит при V=0. Выход переноса Р используется при наращивании счетчиков. Обычное состоя- ние этого выхода Р=1, импульс нулевого уровня появля- ется здесь, когда Q1 — Q2—Q4 = Q8— 1 в режиме суммиро- вания и при Ql = Q2=Q4 = Q8 — 0 в режиме вычитания» Таблица состояний (табл. 11-16) поясняет сказанное. Таблица 11-16. Состояния микросхемы 564ИЕ11 Входы Режим работы « 1 V ±1 WR 1 X X X Установка нуля 0 1 X 0 Хранение 0 0 1 0 Суммирование 0 0 0 0 Вычитание 0 X X 1 Предварительная (параллельная) установка Счетчик 564ИЕ14, как отмечалось, не имеет входа ус- тановки нулевого состояния. Этот вывод используется здесь для формирования модуля счета: по сигналу высокого уровня счетчик работает как двоичный; а при низком уров- не— как двоично-десятичный (рис. 11-26). Состояния счет- чика 564ИЕ14 представлены в табл. 11-17. Таблица 11-17. Состояния микросхемы 564ИЕ14 Входы Режим работы V ±1 WR 2/10 1 X 0 X Хранение 0 1 0 1 Суммирование в двоичном коде 0 1 0 0 То же в двоично-десятичном коде 0 0 0 1 Вычитание в двоичном коде 0 0 0 0 То же в двоично-десятичном коде X X 1 X Предварительная (параллельная) ус- тановка Схемы наращивания обоих счетчиков в основном одина- ковы. Для микросхемы 564ИЕ11 они показаны на рис. 11-27. У счетчика 564ИЕ14 по рис. 11-26 на выводе 9 (вход 2/10) следует установить уровень напряжения, соответст- вующий желаемому модулю счета. В схемах с последова- 234
тыльным переносом во избежание сбоев реверс счета сле- дует производить, когда на счетном входе первого каскада существует напряжение высокого уровня. Пример употребления счетчиков для деления двух чи- сел A/B—N (А>В) дан на рис. 11-28. Тут А — постоян- ное или программируемое число, а В — переменное. Способ годится, например, для вычисления частоты периодическо- Рис. 11-27. Способы наращивания микросхемы 564ИЕ11: a — с парал* лельным переносом; б — с последовательным переносом Рис. 11-28. Выполнение операции деления с помощью вычитающих счетчиков 15* 235
го процесса по известному периоду. Операция деления вы- полняется путем циклического вычитания В импульсов из непрерывной последовательности, содержащей А импуль- сов. В процессе каждого такого вычитания образуется один из импульсов частного, которые суммируются счетчиком частного. Делимое обеспечивается счетчиком-делителем DD1, имеющим Адел=А. В исходном состоянии он заперт сигна- лом Q=0 с выхода триггера DD3. Счетчик делителя DD2 работает в режиме обратного счета (вход «±1» —0). До подачи импульса «пуск» в счетчик через элемент DD4.2 записывают число В. Пусковой импульс включает счетчи- ки DD1 и DD2. В момент обнуления счетчика DD2 импульс с его выхода Р повторно введет число В. Этот же импульс поступит на счетчик частного (на схеме не показан). Про- цесс периодически повторяется до появления стопового им- пульса на выходе счетчика DDL С перебросом триггера DD3 операция прекращается. Абсолютная погрешность при выполнении операции рав- на остатку от деления. Длительность операции /=А//Вх, где fBX— частота входных тактовых импульсов. Если в качестве счетчика-делителя DD1 использована микросхема 564ИЕ15, как показано на рисунке (одна или несколько штук последовательно), то в качестве модуля деления М следует выбирать числа 5, 8 или 10. Дело в том, что запрет счета и предустановка происходят при Кь— = Кс—0 (см. описание микросхемы 564ИЕ15). При ука- занных значениях модуля упрощается коммутация входов: на одном из входов — Кь или Кс— постоянно будет нуле- вой уровень и управление счетчиком пойдет только по од- ному входу. Глава двенадцатая РЕГИСТРЫ 12-1. Основные положения Назначение регистров — хранение и преобразование многоразрядных двоичных чисел. Регистры наряду со счет- чиками и запоминающими устройствами являются наибо- лее распространенными последовательностными устройст- вами цифровой техники. При простоте схемы регистры об- 236
задают большими функциональными возможностями* Они используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчи- ков, делителей частоты, узлов временной задержки. Элементами структуры регистров являются синхронные триггеры £)-типа либо (/К)-типа с динамическим или статическим управлением. Как отмечалось, одиночный триг- гер может запоминать (регистрировать) один разряд (бит) двоичной информации. Такой триггер можно считать одно- разрядным регистром. Цифровая техника, как правило, оперирует с многоразрядными числами. Поэтому в качестве регистров в зависимости от назначения используются на- боры либо цепочки триггеров — по количеству разрядов чи- сла. В схемы регистров входят также комбинационные эле- менты, роль которых в данном случае вспомогательная. Занесение информации в регистр называют операцией ввода или записи. Выдача информации к внешним устрой- ствам характеризует операцию вывода или считывания. За- пись информации в регистр не требует его предварительно- го обнуления. Понятие «весовой коэффициент» к разрядам регистра в отличие от счетчика неприменимо, поскольку весовая за- висимость между отдельными разрядами целиком опреде- ляется записанной в регистр информацией. По этой при- чине на условных изображениях регистров нумерация ме- ток информационных входов и выходов идет подряд. Все регистры в зависимости от функциональных свойств подразделяются на две категории: накопительные (реги- стры памяти, хранения) и сдвигающие. В свою очередь, сдвигающие регистры делятся: по способу ввода и вывода информации на параллель- ные, последовательные и комбинированные (параллельно- последовательные и последовательно-параллельные); по направлению передачи (сдвига) информации на од- нонаправленные и реверсивные. 12-2. Регистры памяти Регистры памяти — простейший вид регистров. Их на- значение— хранить двоичную информацию небольшого объема в течение короткого промежутка времени. Эти ре- гистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации произво- 237
дится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается тактовым командным импульсом. С приходом очередного тактового импульса происходит об- новление записанной информации. Сигналы на выходах триггеров характеризуют выход- ную информацию. Считывание может производиться в пря- мом или в обратном коде (в последнем случае — с инверс- ных выходов). Регистры хранения представляют собой, по существу, наборы триггеров с независимыми информационными вхо- дами и обычно общим тактовым входом. В качестве реги- стров подобного рода могут быть использованы без допол- нительных элементов многие типы синхронных триггеров. Особенно пригодны микросхемы, содержащие в одном кор- пусе несколько самостоятельных триггеров, например К155ТМ8, К155ТМ5, К155ТМ7, 564ТМЗ, 555ТМ8 и другие, которые можно рассматривать, как четырехразрядные реги- стры памяти. Типичный пример применения регистра памяти — это промежуточное запоминание показаний счетчика на время отсчета. Используя триггеры со статическим управлением, сле- дует учитывать, что все особенности этого вида управле- ния, о которых говорилось выше, распространяются и на ре- гистры на их основе. Наращивание разрядности регистров U[r16, о5щ.-8 Рис. 12-1. Услов- ное изображение микросхемы К155ИР15 памяти достигается добавлением нужно- го числа триггеров, тактовые входы ко- торых присоединяют к шине синхрони- зации. Регистр хранения типа К155ИР15 мо- жет служить примером устройства с тре- мя выходными состояниями. Он состоит (рис. 12-1) из четырех £)-триггеров с не- зависимыми информационными входами (D1—D4) и общим синхронизирующим входом С. Выходы триггеров Q1—Q4 — прямые. Имеются также два равноцен- ных разрешающих входа Е1 и Е2, вход установки нулей R и два EZ1 и EZ2 для перевода микросхемы в третье состояние. Параллельный ввод информации в триггеры с входов D1 — D4 происходит по фронту 0,1 тактовых импульсов. При 238
этом на обоих разрешающих входах Е1 и Е2 и на входе установки нулей R должны быть уровни £7°. Если к момен- ту прихода тактового импульса на одном или обоих вхо- дах Е1 и Е2 действует уровень (71, триггеры регистра хра- нят предыдущую информацию. Таблица 12-1. Внутренние состояния микросхемы К155ИР15 Входы Выхо- Ды <2; Режим я 1 1 ° Е1 Е2 1 Di 0 _г 0 0 0 0 Параллельный ввод 0 J- 0 0 1 1 0 X 1 X X Хранение (память) 0 X X 1 X <3? 1 X X X X 0 Установка нулей (очистка) С приходом потенциала U1 на вход R происходит одно- временно сброс показаний (установка нулей) независимо от состояния остальных входов. Отличительная особенность микросхемы — наличие бу- ферных каскадов на выходе, управление которыми осуще- ствляется по двум входам EZ1 и EZ2. Когда оба входа на- ходятся под нулевым потенциалом (£7°), информация, за- писанная в регистр, присутствует на выходных выводах Qi. Если на одном или обоих входах EZ существует потен- циал Ux, все выходы отключены (высокоимпедансное состо- яние). Действие выходных буферов не связано с остальны- Таблица 12-2. Выходные состояния микросхемы К155ИР15 Входы Выхо- ды Q. Режим выходных каскадов Выходы регист- ров (входы бу- феров) EZ1 EZ2 0 1 0 0 о 0 0 1 Вывод информации X 1 X Z Выходы отключены (высокоимпе- X X 1 Z дансное состояние) 239
ми элементами. Перепады напряжения на входах EZ йё отражаются на работе триггеров. Работу регистра характе- ризуют табл. 12-1 и 12-2. 12-3. Регистры сдвига Основную массу регистров, используемых на практике, представляют регистры сдвига. Этот вид регистров отли- чается большим разнообразием как в функциональном от- ношении, так и в отношении схемных решений, временных параметров, емкости и т. п. Регистры сдвига, помимо операции хранения, осуществ- ляют преобразование последовательного двоичного кода в параллельный, а параллельного — в последовательный, вы- полняют арифметические и логические операции, служат в качестве цифровых элементов временной задержки. Своим названием они обязаны характерной для этих устройств операции сдвига. Сущность сдвига состоит в том, что с приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого тригггера каждого разря- да в соседний разряд без изменения порядка следования единиц и нулей. При сдвиге информации вправо после каждого такто- вого импульса бит из более старшего разряда сдвигается в младший, а при сдвиге влево — наоборот. На схемах символом регистра служат буквы RG. Для регистров сдвига указывается также направление сдвига; -^вправо; -«-влево; <-> реверсивный (двунаправленный). На рис. 12-2 приведена схема четырехразрядного реги- стра с последовательным вводом входной информации и сдвигом ее вправо. Для наглядности показано, что в реги- Рис. 12-2. Четырехразрядный сдвигающий регистр с последовательным вводом: а — принципиальная схема; б — временная диаграмма С ^Т] о о о о 02 1 f ~| ООО Ш О П У1о О (мТ\ о П 7~\о 240
стре применены RS(JK) -триггеры, а первый из них при по- мощи инвертора преобразован в D-триггер. Схема напо- минает схему счетчика с параллельным переносом, но по- скольку здесь использованы не счетные 7-триггеры, а триг- геры других типов, обеспечивается не счет, а перенос {сдвиг) импульсов, поступающих на вход. Допустим, что в регистр последовательно вводится, на- чиная с младшего разряда, двоичный код 1101, который по- ступает от внешнего устройства синхронно с тактовыми им- пульсами. С первым тактовым импульсом в триггер DD1 будет записана единица младшего разряда. Со следую- щим тактовым импульсом эта единица будет сдвинута в триггер DD2 и окажется на его выходе. Одновременно в первый триггер поступит нуль (следующий разряд кода). Таким же образом будут происходить сдвиги с выхода Q2 на вход DD3 и с Q3 в DD4. После четырех тактовых им- пульсов код на выходах Q4—Q1 будет соответствовать входному коду (рис. 12-2,6) и может быть считан внеш- ним устройством. Таким образом, регистр преобразует по- следовательный код в параллельный. После очередного тактового импульса (в данном слу- чае— пятого) информационный сигнал, бывший на выходе последнего триггера, выводится из регистра и пропадает. На выходе Q4 каждый сигнал появляется через четыре такта, считая с момента подачи его на вход. Это свойство регистра сдвига часто используется для задержки цифро- вой информации на заданное число тактовых периодов. Разрядность регистра сдвига, подобного показанному, может быть увеличена подключением дополнительных триг- геров. Так, например, построен восьмиразрядный регистр сдвига типа КР134ИР8. Принцип действия регистра сдвига с параллельным и последовательным вводом информации и последователь- ным ее выводом иллюстрируется рис. 12-3. Схема состав- лена применительно к триггерам, принудительная установ- ка которых по асинхронным входам осуществляется сиг- налами Sa=0 и 7?а=0. Как и в предыдущем регистре, здесь использованы JK(RS) -триггеры, но с равным успехом мо- гут быть применены и триггеры D-типа. Режим работы регистра определяется сигналом на вхо- де S/Р (последовательно-параллельно). Допустим, что сиг- нал на этом входе имеет уровень IP. На выходе инверто- ра DD8 будет уровень (7°, который закроет логически^ элементы DD5.1—DD5.4 и DD6.1—DD6.4 и создаст тем са- 241
мым на асинхронных входах триггеров За и Ra уровни U1, разрешающие синхронное действие. Входы D1—D4 для параллельного ввода информации при этом блокированы. Тактовые импульсы на входе С обеспечат синхронный ввод информации в последовательном коде (со входа S), а так- же сдвиг ее вправо. За счет инверсии тактовых импульсов Рис. 12-3. Регистр сдвига с параллельным и последовательным вводом и последовательным выводом элементом DD7 тактирование происходит по фронту 0,1 тактовых импульсов. Когда вход S/Р пребывает в состоянии £7°, логический элемент DD7 заперт и тактирование триггеров прекраща- ется. Сигнал на общих входах элементов DD5.1—DD5.4 и DD6.1—DD6.4 становится (У1, вследствие чего каждый из этих элементов для сигналов на шинах параллельного вво- да D1—D4 служит инвертором. Под действием входных сигналов параллельного ввода выходы соответствующих триггеров примут те же состояния, Qt=Di. С появлением на входе S/Р сигнала t/1 (разрешение тактирования) информация, введенная в параллельном коде, с каждым тактовым импульсом будет сдвигаться на один разряд и выдаваться в последовательной форме, т. е. произойдет преобразование информации параллельного ви- да в последовательный. Схемы реальных регистров сдвига различаются между собой в деталях, но в основе их лежат те же принципы. 242
12-4. Регистры сдвига ТТЛ Регистры сдвига как готовые изделия производятся в нескольких сериях микросхем ТТЛ. Здесь будут рассмот- рены наиболее распространенные типы: К155ИР1 и К155ИР13. Микросхема К155ИР1 представляет собой четырехраз- рядный регистр сдвига с последовательным или параллель- ным вводом информации и параллельным выводом ее. Микросхема может быть использована в качестве буфер- ной памяти, элемента задержки на несколько тактов, пре- образователя последовательных кодов в параллельные и наоборот, делителя частоты, кольцевого распределителя импульсов, элемента арифметических устройств и т.п. Регистр может выполнять следующие операции: ввод информации параллельным кодом; сдвиг информации впра- во; ввод информации последователь- ным кодом; ввод последовательным кодом со сдвигом влево; хранение. Условное изображение К155ИР1 показано на рис. регистра 12-4. Ре- 11 2 ' 22 23 'С OR OL S1 SO RG 8 у 8 / 1 4 6 2 ‘ Т/ 4 V1 V2 01 02 ОЗ -£—274 RG «И- 12 Q2 Q3 /?4 ип~14, о6щ.-7 11 10 3_ ~5 7___ 9 15 ' 17 ' 19 21 13 „ 01 02 03 274 05 Об 07 Од Q1 Q2 Q3 Q<t Q5 06 07 Q8 4( 6 8 10, 74 16 18х 25 Un~2^, общг12 Рис. 12-4. Условное изображение микро- схемы К155ИР1 Рис. 12-5. Условное изображение микро- схемы К155ИР13 гистр имеет два тактовых входа С1 и С2, управляющий вход выбора режима V2, пять информационных входов (VI для ввода информации в последовательном коде и четыре входа D1—D4 для записи информации в парал- лельном коде), а также четыре выхода Q1—Q4 с каждого разряда регистра. Наличие двух тактирующих входов допускает синхрони- 243
зацию от различных генераторов при работе в режиме «сдвиг вправо» и «параллельный ввод». Если в обоих ре- жимах синхронизация осуществляется от общего источни- ка, тактовые импульсы можно подавать на оба тактовых входа С1 и С2 одновременно. На информационных входах триггеров сигналы должны обновляться до прихода фрон- та тактового импульса. Триггеры, образующие регистр, — двухступенчатые, сра- батывание их происходит по перепаду 1,0 входных импуль- сов, поступающих на один из тактовых входов С1 или С2. Рабочий режим регистра определяется уровнем сигнала на входе V2. Ввод информации последовательным кодом, а также сдвиг ее вправо производится при V2=0. Входная инфор- мация подается на вход VI, а тактовые импульсы — на вход С1. Сдвиг вправо на один разряд происходит при каж- дом перепаде 1,0 тактовых импульсов. Информация в по- следовательном коде преобразуется в параллельный и пос- ле четырех тактовых импульсов может быть считана с вы- ходов Q1—Q4. Ввод информации параллельным кодом осуществляет- ся при V2=l. Разрешающим входом служит С2. Запись в триггеры регистра информации со входов D1—D4 происхо- дит по перепаду 1,0 разрешающего импульса. Входы VI и С1 при этом блокированы, и их состояние не играет роли. В этом же режиме на входах V2 и С2 производится преобразование последовательного кода в параллельный со сдвигом влево. В этом случае поток информации имеет обратное направление: от четвертого триггера к третьему, от третьего ко второму и т.д., для чего необходимо произ- вести внешние соединения выходов Q4, Q3, Q2 со входами D3, D2, D1 соответственно. Информация в последователь- ном коде вводится в регистр через вход D4. Сдвиг влево на один разряд происходит при каждом перепаде 1,0 так- товых импульсов, подаваемых на вход С2. Состояния входов и выходов регистра К155ИР1 при ра- боте в разных режимах приведены в табл. 12-3. Во избежание сбоев смена состояний входа V2 должна происходить только при С1 = С2=0. Однако изменения V2 от 1 до 0, когда С2=0, и от 0 к 1, когда С 1=0, не вызовут изменений на выходах регистра. Последовательным соединением п микросхем можно по- лучить 4п-разрядный регистр с преобразованием парал- лельного кода в последовательный и наоборот. 244
Таблица 12-3. Состояния микросхемы К155ИР1 Состояние входов Режим VI С1 С2 1 X Запись параллельным кодом, сдвиг влево 0 X Запись последовательным кодом, сдвиг вправо Микросхема К155ИР13 является универсальным вось- миразрядным регистром сдвига с большими функциональ- ными возможностями. Регистр может работать в следую- щих режимах: последовательного ввода информации со сдвигом вправо; последовательного ввода со сдвигом вле- во; параллельного ввода; хранения; установки нулей (очи- стка, сброс). Режим работы задается сигналами на управляющих входах без применения дополнительных устройств и внеш- них связей. Микросхема имеет следующие выводы (рис. 12-5): информационные входы последовательного ввода ин- формации— DR при сдвиге вправо (от англ, right) и DL при сдвиге влево (от англ, left); восемь входов D1—'D8 для параллельного ввода, тактовый вход С, управляющие входы S1 и SO для выбора режима, вход R для установки триггеров в нулевое состояние и восемь выходов от разря- дов Q1—Q8. Работа регистра в режиме последовательного ввода со сдвигом вправо происходит при S1 — 0 и SO=1. Информа- ция в последовательном коде подается на вход, начиная с младших разрядов. Ввод и сдвиг всего числа на один раз- ряд происходит с каждым перепадом 0,1 тактовых импуль- сов. Последовательный ввод со сдвигом влево осуществля- ется при управляющих сигналах 5/ = 1, 50 = 0. Входная информация должна поступать на вход DL со старших раз- рядов. Для параллельного ввода со входов D1—D8 на обоих управляющих входах должно быть 5/=50 = 1. Инфор- мация со входов D1—D8 будет записана в триггеры и по- явится на выходах Q1—-Q8 по перепаду 0,1 тактового им- пульса. Во избежание сбоев смена состояний управляющих вхо- дов S1 и 50 должна происходить при 0=1. Когда на обо- 245
их управляющих входах Sl=S2=0, триггеры не переклю- чаются, т. е. имеет место режим хранения. Установка нулей (очистка регистра) осуществляется им- пульсом £7° на входе /?. Очистка регистра происходит неза- висимо от состояния остальных входов. Во время действия импульса /?=0 регистр бездействует. При выполнении всех остальных операций необходимо поддерживать /?=1. Табл. 12-4 характеризует работу регистра К155ИР13 в разных режимах. Таблица 12-4. Состояния микросхемы К155ИР13 Входы Выходы Режим работы _±J 1 cl м |so I DR | DL | Di Qi Q2 1 1 1 1 X • W Параллельный ввод 1 0 0 X X X QFQ?. • •Q/Qa Хранение 1 _г 1 0 X 0 X • . Q"0 Сдвиг влево 1 1 1 0 0 1 X 0 1 X X X Q«Q3«. . 0 Q". . •0? 1 1 0 1 1 X X 1 <2?. • •Q6"<?7 Сдвиг вправо 0 X X X X X X 0 0.. . 0 0 Установка нулей (сброс) Примечание. В режимах сдвига и хранения переход 1,0 на входах SO и S1 допустим при С=1. 12-5. Регистры сдвига КМОП Семейство микросхем КМОП содержит несколько ти- пов регистров сдвига. В этом параграфе описаны наибо- лее интересные из них. Микросхема 564ИР2 содержит два одинаковых четы- рехразрядных регистра с последовательным вводом и па- раллельным выводом информации. Эта микросхема может быть использована в качестве универсального регистра, а также преобразователя последовательного кода в парал- лельный. Условное графическое обозначение микросхемы показа- но на рис. 12-6. Вход D — информационный. Сдвиг инфор- 246
Рис. 12-6. Условное изображение микросхемы 564ИР2 мации происходит по положительному фронту (0,1) тактовых импульсов на вхо- де С. Установка нулей на всех выходах осуществляется сигналами U1 на входе R, вход этот обладает приоритетом по отношению к остальным. Выходы ре- гистров— прямые. Табл. 12-5 отражает состояние регистра. Способ наращивания Q1 Q2 Q3 А4 Q1 Q2 Q3 54 4' zz Я 1Z 1f Иц-16> регистров показан на рис. 12-7. Микросхема 546ИР9 представляет собой четырехразряд- ный последовательно-параллельный регистр сдвига. Регистр может работать в следующих режимах: параллельного вво- да— параллельного вывода; параллельного ввода — после- довательного вывода; последовательного ввода — парал- лельного вывода; последовательного ввода — последова- тельного вывода. Рис. 12-7. Способ наращивания микросхем 564ИР2 Таблица 12-5. Состояния микросхемы 564 И Р2 Номер такта Входы Выходы Режим Я 1 с D Q1 Q4 1 0 _г Z)1 D1 X X X 2 0 _г D* D* D1 X X Сдвиг вправо 3 0 JT D* D* D2 Di X 4 0 _г D* D* D3 £2 D1 — 0 “L X Qi" Q- QS Хранение — 1 X X 0 0 0 0 Установка нулей (сброс) 247
Путем внешних соединений выводов микросхемы может осуществляться сдвиг информации как вправо, так и влево. Условное изображение микросхемы показано на рис. 12-8. Выводы имеют следующее назначение: входы D1— D4 — для параллельного ввода; входы J и К — для после- довательного ввода; С — тактовый вход; Р/S (от англ, parallel/series)—вход, определяющий режим ввода; Т/С (true/complement) вход, управляющий кодом на выходных выводах (прямой или обратный); /? — вход установки ну- ля; Q1—Q4— выходы разрядов регистра. Uq-16, общ~8 Рис. 12-8. Условное изображение микро- схемы 564ИР9 Рис. 12-9. Микросхема 564ИР9 в роли реверсивного регистра Строчными буквами обозначены выво- ды: а — вход задания направления сдвига (при U* — влево, при U°—впра- во) J б — вход записи со сдвигом впра- во; в — вход записи со сдвигом влево; г — выход при сдвиге влево; д-—выход при сдвиге вправо Для записи информации в параллельном коде на управ- ляющий вход Р/S подается напряжение IP. При вводе по- следовательным кодом на входе Р/S устанавливается на- пряжение _уровня U°, а входная информация подается на входы J и К согласно таблице состояний (табл. 12-6 и 12-7). В триггере первого разряда перед входом К имеется инвер- тор, и поэтому при соединении входов / и К. первый раз- ряд регистра обращается в D-триггер. Как при последова- тельной записи, так и при параллельной ввод информации происходит синхронно по фронту 0,1 тактовых импульсов. Вход Т/С управляет выходными сигналами: когда на 24S
Таблица 12-6. Состояния микросхемы 564 И Р9 при последовательном вводе (P/S=0; Т/С= 1) Номер гакта Входы Выходы Режим R с к Q1 | <22 | | <23 1 Q4 1 0 _г 0 0 0 X X X 2 0 J- 1 1 1 0 X X Сдвиг вправо 3 0 _г 1 0 0 1 0 X 4 0 J" 1 0 1 0 1 0 5 0 _г 0 1 1 1 0 1 — 0 X X Qi СУ Q” Q1 Хранение — 1 X X X 0 0 0 0 Установка ну- лей (сброс) этом входе напряжение (71, содержимое регистров пред- ставлено на выходах в прямом коде, а при 1/° — в обрат- ном, т. е. выводы Qi играют в этом случае роль инверсных (Qi) выходов. Микросхему 564ИР9 можно использовать также в ка- честве реверсивного регистра. Как это делается, показано Таблица 12-7. Состояния микросхемы 564 И Р9 при параллельном вводе (P/S—i; Т/С—1) Входы Выходы с D1 D2 D3 D4 1 1 Q2 Q3 Q4 _г 1 1 1 1 1 1 1 1 J" 0 0 0 0 0 0 0 0 на рис. 12-9. Для сдвига информации вправо на управля- ющий вход Р/S (вывод 7) подается напряжение UQ, ин- формационные сигналы вводятся в регистр через общий вход J—К, а снимаются с выхода Q4. Сдвиг информации влево происходит, когда сигнал на управляющем входе P/S = l. Информация в этом случае вводится через вход D4 (вывод 12), а считывается с выхода Q1 (вывод 1). Микросхема 564ИР6 представляет собой восьмиразряд- ный регистр сдвига с большими функциональными возмож- 16-468 249
костями. Она используется в регистрах выборки с хранени- ем, в генераторах псевдослучайных кодов, в адресных и буферных регистрах, в устройствах для сравнения частоты и фазы (компараторах), в преобразователях последова- тельно-параллельных входных-выходных Регистр обеспечивает выполнение сле- дующих операций: двунаправленной пе- редачи параллельной информации между двумя каналами: преобразования после- довательной формы в параллельную и передачи этой параллельной информации в любой из двух каналов; хранения (пе- кодов. разрядный регистр ,16 17 18 19 20 21 д 7 А1 А2 АЗ А4 А5 А6 Un-Z4, Рис. 12-10. Микросхема 564ИР6: а — логическая структура; б — услов- ное изображение Назначение выводов: А/В — задание направления информации; АЕ — запрет (раз- решение) слова A; P/S — параллельный/последовательный ввод информации; AIS — асинхронная/синхронная работа; С — синхронизация; D — последовательный ввод резаписи) параллельной информации; приема параллель- ной информации от любого из двух каналов и преобразова- ния этой информации в последовательную форму. На рис. 12-10, а дана блок-схема регистра. Он состоит из восьми регистровых ячеек и комбинационного управля- ющего устройства. Регистровые ячейки состоят из двухсту- пенчатого синхронного триггера и логических элементов, обеспечивающих двунаправленную передачу информации от. шин А к шинам В либо наоборот, а также запоминание информации. Выводы микросхемы имеют следующее назна- чение: шины А1—А8 и В1—В8 служат для параллельной записи и считывания информации, входы С — синхрониза- ция (тактирующий вход); АЕ (от англ, enable) — разре- шение информации по Л; A/S — асинхронный/синхронный режим работы; P/S — способ ввода информации; А/В— задание направления потока информации — от А к В или от В к Л; D — вход для последовательной информации. 250
Буквы перед косой чертой соответствуют уровню вход- ного сигнала [У1, а после нее — уровню L/0. Режим работы регистра определяется комбинацией управляющих сигна- лов на входах. Если на управляющем входе A/В существует сигнал С/1, то шины А служат входами, шины В —выходами, а при U° — наоборот. Для параллельной записи информации в регистр необходимо подать на управляющий вход P/S сигнал LA Параллельная запись информации может осуще- ствляться либо асинхронно, т. е. независимо от сигнала на тактирующем входе С, либо синхронно по перепаду напря- жения на этом входе. В первом случае на управляющем входе А/S должен быть сигнал (У1, во втором — следует по- дать сигнал t/°. Сигнал U1 на входе АЕ обеспечивает связь шин А с соб- ственно регистром, а при уровне U° на указанном входе эта связь прерывается. Если на входе АЕ присутствует сиг- нал [7°, а на входах Р/S и А/В — сигнал (У1, то информа- ция, записанная в регистр, сохраняется неизменной неза- висимо от состояния других входов микросхемы (см. таб- Таблица 12-8. Состояния микросхемы 564 И Р6 Состояние входов Режим работы АЕ | Р/s | A/В | A/S 0 0 0 X Последовательный синхронный ввод; ши- ны В г и Аг отключены 0 0 1 X Последовательный синхронный ввод; вы- ход— шины Вг, шины Аг отключены 0 1 0 0 Параллельный синхронный ввод; входы — Группы Вг\ шины Ai отключены Параллельный асинхронный ввод; входы —> шины В г, шины Аг отключены Хранение информации; выходы — шины Bt; ШИНЫ Аг отключены 0 1 0 1 0 1 1 X 1 0 0 X Последовательный синхронный ввод; выхо- ды— шины Аг 1 0 1 X Последовательный синхронный ввод; выхо- ды — ШИНЫ В г 1 1 0 0 Параллельный синхронный ввод; входы — ШИНЫ Bi\ ВЫХОДЫ — ШИНЫ Аг Параллельный асинхронный ввод; входы— ШИНЫ Вг\ ВЫХОДЫ — ШИНЫ Аг 1 1 0 1 1 1 1 0 Параллельный синхронный ввод; входы — ШИНЫ Аг\ ВЫХОДЫ ШИНЫ Bi Параллельный асинхронный ввод; входы—• ШИНЫ Аг; ВЫХОДЫ — ШИНЫ В г 1 1 1 1 15* 251
лицу состояний 12-8). Вход АЕ позволяет объединить входы нескольких микросхем. Последовательный ввод информации осуществляется при управляющем сигнале (7° на входе Р/S. Входные сиг- налы в этом случае подаются на вход D. Последователь- ный ввод может происходить только синхронно независи- мо от того, какой сигнал присутствует на входе A/S. На рис. 12-11 показан способ организации 16-разрядно- го универсального регистра. Эта схема обеспечивает следу- Ufl Уп С- A/S- A/S- 3 4 BI- BB— ВЗ — В^ — В5 — В6 — В7— В8-1 АЕ А/В А1 А2 АЗ А4 А5 А6 А7 АВ В АЕ А/В А1 А2 АЗ RG А6 А7 А8 В С P/S A/S В1 В2 ВЗ ВЬ В5 В6 В7 В8 4 Рис. 12-11. Организация 16-разрядного универсального регистра на мик- росхемах 564ИР6 1— параллельный ввод; 2 — параллельный вывод; 3—последовательный ввод; 4 — последовательный вывод ющие режимы работы, определяемые сочетанием сигналов на входах Р/S и Л/S; параллельный ввод — параллельный вывод; параллельный ввод—последовательный вывод; по- следовательный ввод — параллельный вывод; последова- ный ввод — последовательный вывод. На рис. 12-12 дана схема 16-разрядного регистра с по- следовательным вводом и параллельным выводом, управ- ляемым сигналами на входах А/В и АЕ. Интересен 18-разрядный регистр сдвига типа 564ИР1. Идентичный прибор выпускается в составе серии К176 — типа К176ИР10. Он состоит из четырех отдельных секций, связанных общей цепью синхронизации (рис. 12-13). Каж- 252
дая секция имеет один путь для сигналов. Как следует из табл. 12-9, смена информации на выходах происходит по срезу тактовых импульсов 1,0. Надлежащим соединением входов и выходов одна микросхема может быть использо- вана как несколько ре- гистровых секций, со- стоящих из 4, 5, 8 и 9 разрядов, либо как од- на регистровая секция, содержащая 10, 12, 13, 14, 16, 17 и 18 разря- дов. Путем последова- тельного соединения нескольких микросхем можно получить реги- стры сдвига с большим числом разрядов. Эта микросхема удобна также для по- строения делителей Таблица 12-9. Состояния микросхемы 564ИР1 Входы Выходы Режим С D "L 0 0* Сдвиг вправо "Т_ 1 1* _г X <3? Хранение * Момент появления сигнала на вы- ходе зависит от длины регистра.. частоты и схем временной за- держки. АЕ АЕ А/ А2 АЗ А4 А5 А6 Л7 А8 D А/В С г—A/S В1 В2 ВЗ В4- В5 В6 В7 В8 С — р Рис. 12-12. Шестнадцатиразрядный регистр с последовательным вводом и параллельным выводом информации /-—последовательный ввод; 2 параллельный вывод слова А; 3 — параллельный вывод слова В; 4 — последовательный вывод 253
Un-1^ оЩ.~7 Рис. 12-13. Логическая структура микросхемы 564ИР1 12-6. Кольцевые счетчики Регистры сдвига находят также применение в качестве счетчиков особого вида, называемых кольцевыми счетчика- ми. Подобный счетчик представляет собой регистр, у ко- торого информационный вход триггеров £>-типа (или оба входа JK- или /?5-триггеров в случае их применения) сое- динен с выходом (или с обоими выходами) последней сту- пени, образуя замкнутое кольцо. Если в один из разрядов регистра ввести логическую единицу или нуль, то эта единица или нуль с каждым так- товым импульсом будет переходить от триггера к триггеру с циклом, равным числу триггеров. Поскольку состояние всех триггеров регистра, за исключением одного, одинако- во, активное состояние этого разряда однозначно характе- ризует число входных тактовых импульсов (с учетом, есте- ственно, числа циклов). На рис. 12-14 показана логическая структура пятираз- рядного кольцевого счетчика и его временная диаграмма. Кроме (УК)-триггеров в таких схемах применяют так- же и £>-триггеры. В последнем случае инверсные выходы триггеров не используются. До начала работы наряду с 254
вводом логической 1 в первый разряд остальные триггеры устанавливаются в нуль, поскольку состояние, которое они примут в момент включения питания, непредсказуемо. В отличие от двоичных счетчиков преобразование по- следовательности импульсов в требуемый код (например, ) 12.3150789 10 cWirumnJTJWL Дуся | восьмеричный или десятич- ный) здесь обеспечивается без помощи дешифратора, что является преимущест- вом кольцевых счетчиков. Каждый из выходов прихо- дит в активное состояние с частотой /Bbix=fBx/m, где Рис. 12-14. Пятиразрядный коль- цевой счетчик: а —- принципиаль- ная схема; б—временная диа- грамма т — число триггеров, т. е. коэффициент счета кольце- вого счетчика численно ра- вен числу триггеров. По- скольку кольцевые счетчики не содержат внешних логи- ческих элементов, они обла- дают большим быстродейст- вием. Кольцевым счетчикам свойственны два недостатка. Первый — повышенный расход триггеров и соответственно большие экономические и энергетические затраты. Так, на- пример, для кольцевого счетчика с коэффициентом счета 16 потребуется 16 триггеров, в то время как для двоичного счетчика достаточно четырех. О втором недостатке будет сказано ниже. Счетчик Джонсона. Коэффициент счета кольцевого счет- чика можно увеличить до Ксч=2т, если одну из связей 255
между триггерами сделать перекрестной, т. е. вход одного из триггеров соединить с инверсным выходом предыдущего триггера. Поскольку счетчик кольцевой, не имеет значения, между какими разрядами выполняется перекрестная связь, однако на схемах для наглядности соединяют выход по- следнего триггера со входом первого. Такие устройства на- зывают счетчиками Джонсона. На рис. 12-15 показана схе- ма десятичного счетчика подобного рода. Табл. 12-10 отоб- ражает его работу. Таблица 12-10. Состояния декадного счетчика Джонсона Состояние счетчика Q/ Q2 Q3 Q4 Q5 Способ дешифровки состояния 0 0 0 0 0 0 Q1-Q5 либо QI V Q5 1 1 0 0 0 0 Q1-Q2 либо Q/ VQ2 2 1 1 0 0 0 Q2-Q3 либо ~Q2 V Q3 3 1 1 1 0 0 Q3 • Q4 либо Q3 V Q4 4 1 1 1 1 0 Q4 • Q5 либо Q4 V Q5 5 1 1 1 1 1 Q5-Q1 либо Q5 У Q1 6 0 1 1 1 1 Q1-Q2 либо Q1 \J~Q2 7 0 0 1 1 1 Q2-Q3 либо Q2 V Q3 8 0 0 0 1 1 Q3-Q4 либо Q3 V Q4 9 0 0 0 0 1 Q4-Q5 либо Q4 V Q5 После установки всех триггеров в нулевое состояние на входе первого триггера окажется логическая 1, которая будет с каждым тактовым импульсом передаваться, не сти- раясь, следующей ступени до заполнения всех разрядов. За счет обратной связи в следующем цикле по счетчику пойдет волна нулей и т. д. Достоинством счетчика Джонсона является то, что со- стояние 01 или 10 для двух соседних триггеров в течение одного цикла имеет место один раз независимо от длины счетчика, поэтому для организации дешифратора нужны простейшие двухвходовые логические элементы 2И либо 256
2ИЛИ — НЕ. Второе достоинство счетчика Джонсона вы- текает из того, что в ходе счета только один триггер изме- няет свое состояние и на выходах поэтому не возникают ложные пики напряжения, обусловленные задержками сигналов в разных разрядах. /75 * — установи Рис. 12-15. Десятичный счетчик Джонсона Рис. 12-16. Способ коррекции состояний счетчика Джонсона Общий порок кольцевых счетчиков — простых и Джон- сона — вероятность сбоев. Если под действием помех про- изойдет ошибочный переброс отдельных триггеров, то такое состояние, раз возникнув, само не исправится. Этот недо- статок устраняют введением корректирующей логической цепи, следящей за состоянием триггеров. При появлении ложных сигналов на вход подаются импульсы, исправля- ющие положение в новом цикле. На рис. 12-16 показан способ коррекции состояния описанного выше декадного счетчика. Счетчик в случае сбоя к началу очередного цикла будет приведен в состояние, удовлетворяющее табл. 12-10. 257
Некоторые промышленные счетчики с дешифраторами построены как счетчики Джонсона (например, тип 564ИЕ8, 564ИЕ9). Кроме того, их можно собирать из отдельных микросхем, представляющих собой наборы триггеров в од- ном корпусе. ЧАСТЬ ЧЕТВЕРТАЯ НЕКОТОРЫЕ СПЕЦИАЛЬНЫЕ ПРИМЕНЕНИЯ ЦИФРОВЫХ МИКРОСХЕМ Глава тринадцатая ЦИФРОВЫЕ МИКРОСХЕМЫ В ЛИНЕЙНОМ РЕЖИМЕ Все современные цифровые микросхемы имеют высокую помехоустойчивость, за счет которой они не реагируют на входные сигналы, амплитуда которых меньше 0,1— 0,5) Un. Между тем, в информационно-измерительной тех- нике нередко приходятся иметь дело со значительно мень- шими полезными сигналами. Примером тому могут слу- жить напряжения на выходах некоторых датчиков (фото- преобразователей, индуктивных и др.), а также на обклад- ках резонатора в кварцевых генераторах. Такие сигналы нуждаются в усилении, а иногда — и в формировании до желаемого вида. В качестве усилителей можно, разумеется, использо- вать обычные транзисторы — биполярные и полевые, а так- же аналоговые микросхемы, однако, когда применение до- полнительных компонентов нежелательно и в корпусах дискретных микросхем имеются свободные логические эле- менты (инверторы, И — НЕ, ИЛИ — НЕ), их нетрудно об- ратить в линейные приборы. Это относится и к микросхемам ТТЛ и КМОП. По характеристикам — коэффициенту гар- моник, динамическому диапазону, входному сопротивлению (для ТТЛ) и некоторым другим — они уступают аналого- вым микросхемам, однако к ним обычно и не предъявляют высоких требований. Для создания линейного режима на вход логического элемента подают постоянное смещение, чтобы рабочая точка сместилась примерно на середину наклонного участ- 258
ка передаточной характеристики (рис. 13-1). Если усилен- ный сигнал подлежит дальнейшему формированию в логи- ческий нормального вида, то рабочую точку смещают к границе линейной области с целью получения напряжения низкого уровня на выходе следующего элемента при отсут- ствии переменного тока на входе усилителя. Коэффициентом усиления называют отношение fx = —----Минус означает, что выходной сигнал нахо- вх дится в противофазе по отношению к входному. Коэффици- ент усиления одного элемента ТТЛ или безбуферного инвертора КМОП лежит в пределах 20— 100. Частотный диапазон усили- ваемых сигналов достаточно ши- рок, до 1 МГц и выше. В линейном режиме элементы ТТЛ с открытым коллектором предпочтительны по сравнению с элементами со сложным инверто- ром: более стабильны, потребля- ют меньше энергии и имеют больший динамический диапазон. Аналитический расчет линей- ного режима цифровой микросхе- мы нецелесообразен, так как кон- кретные характеристики элемен- Рис. 13-1. Передаточная ха- рактеристика цифрового элемента в усилительном режиме та могут существенно отличаться от типовых. Имея входные, выходные и передаточные ха- рактеристики определенного экземпляра микросхемы, мож- но графически выполнить необходимые расчеты. На прак- тике оптимальный режим находят подбором сопротивления внешних резисторов. Наиболее просто линейный режим в устройствах ТТЛ создается включением резистора определенного номинала между входом (или запараллеленными входами) и общей шиной. Этот случай был рассмотрен в § 5-2 (см. рис. 5-11). Для логических элементов серии К155 оптимальное значе- ние /?д находится в границах 1,6—2 кОм. Существенный недостаток подобного метода задания смещения — малая стабильность положения рабочей точки при колебаниях температуры среды и напряжения питания. Лучшие результаты дает включение резистора между выходом и входом логического элемента. За счет отрица- 259
тельной обратной связи, которую вносит резистор, автома- тически обеспечивается устойчивость режима по постоян- ному току. Номинальные сопротивления резистора подби- рают в пределах 400 Ом — 1 кОм. Сопротивление смещения снижает и без того небольшое входное сопротивление элемента. Лучшими характеристи- ками в этом отношении обладает схема, совмещающая оба варианта задания смещения. На рис. 13-2 показана практическая схема подобного усилителя. Резистор R1 служит для увеличения входного Л{С2 । Т К155ЛАЗ ц Выход Вход А 013-^ Рис. 13-2. Схема усилителя на эле- менте ТТЛ сопротивления и уравни- вания его для положи- тельной и отрицательной полуволн. Сопротивление /?з определяет коэффици- ент усиления каскада. Примерные значения та- ковы: /?з= 1 кОм, Кус — = 2; /?з=3,9 кОм, КуС = = 5; Кз= 10 кОм, КуС = = 10. Регулирование сво- дится к выбору оптималь- ных сопротивлений R2 и /?з. Для этого на вход по- дают синусоидальный си- гнал с амплитудой около 100 мВ и частотой 1 —10 кГц. Вы- ходной сигнал контролируют по осциллографу. Подбором /?2 следует добиться неискаженной формы обеих полуволн выходного сигнала. Конденсатор С2 (емкостью 50—300 пФ) может понадобиться, если работа усилителя будет неустой- чивой. Подобный усилитель пригоден также для усиления им- пульсов. Конденсатор С2 в этом случае не нужен. Инверторы КМОП в линейном режиме превосходят ана- логичные устройства ТТЛ благодаря высокому входному сопротивлению, хорошей температурной стабильности и воз- можности работы с разными питающими напряжениями, но завал частотной характеристики в области высших ча- стот у них начинается раньше — от нескольких сотен ки- логерц. Коэффициент усиления одного каскада — около 20. Способы преобразования одиночного инвертора КМОП в линейный усилитель показаны на рис. 13-3. Для этой це- ли могут быть использованы, например, микросхемы К176ЛП1. За счет смещения оба транзистора находятся в 260
открытом состоянии. При подаче на вход положительной полуволны переменного напряжения сопротивление канала транзистора n-типа уменьшается, а p-типа увеличивается. Для отрицательной полуволны имеет место обратная кар- тина. Входное сопротивление такого усилителя примерно Рис. 13-3. Схемы инвертора КМОП в линейном режиме Рис. 13-4. Линейный уси- литель на элементах КМОП с дополнительны- ми резисторами в цепи питания Рис. 13-5. Трехкаскадный усилитель на элементах КМОП равно Размах выходных сигналов может достигать на- пряжения питания. Поскольку микросхемы КМОП на работу со сквозным током через транзисторы не рассчитаны, в случае высокого напряжения питания рассеиваемая мощность может пре- высить допустимую. Поэтому, когда напряжение питания превышает 7—8 В, следует включать со стороны шины питания и общей шины дополнительные резисторы для ограничения тока (рис. 13-4). Если последовательно соединить три инвертора (или другое нечетное их число) (рис. 13-5), то такой усилитель 261
по коэффициенту усиления будет приближаться к опера- ционному. Для его устойчивой работы необходима отрица- тельная обратная связь с выхода на вход (резисторы R1 и R2), которая должна быть достаточно глубокой. Как изве- стно из теории, в подобных случаях результирующий коэф- фициент усиления определяется коэффициентом обратной связи: Кус==—R2/R1. Типичные сопротивления резисторов: /?2=1 —Ю МОм, Z?! = 0,1—0,5 МОм. Глава четырнадцатая ИМПУЛЬСНЫЕ УСТРОЙСТВА НА МИКРОСХЕМАХ 14-1. Общие положения В информационно-измерительной аппаратуре наряду со специализированными узлами цифровой техники применя- ются также всевозможные импульсные устройства: форми- рователи, одновибраторы, генераторы различных типов .(прямоугольных импульсов, пилообразного и ступенчатого напряжения и т. п.). Все эти устройства, конечно, можно собирать из дискретных компонентов, однако там, где это оправдано, применение интегральных схем в качестве ак- тивных элементов более целесообразно. Такой подход по- зволяет унифицировать элементную базу аппаратуры и обеспечивает согласование по входам и выходам амплитуд- ных характеристик отдельных узлов. Кроме того, при этом сокращается число деталей, повышается надежность и технологичность, более экономно используется площадь монтажных плат. Элементы микросхем имеют обычно не- сколько входов, что создает дополнительные удобства для разработчика. Применение микросхем, к тому же, во мно- гих случаях оправдывается и экономически. В некоторых сериях имеются специализированные мик- росхемы для генерации и преобразования импульсов. Но- менклатура таких изделий невелика, и импульсные устрой- ства нередко организуют на базе микросхем общего назна- чения: логических элементов, инверторов, расширителей, триггеров и др.. Функционирование собранных устройств определяется логическими свойствами входящих в них элементов, поэто- му для их организации могут быть применены микросхемы 262
разных видов логики. Предельное быстродействие импульс- ных схем определяется временными характеристиками используемых микросхем. Для задания задержек применя- ют внешние хронирующие (времязадающие) /?С-цепи. В некоторых случаях, когда необходимые интервалы вре- мени малы (десятки и сотни наносекунд), для этой цели используют время задержки сигналов в самой микросхеме. Микросхемы КМОП-структуры сравнительно с ТТЛ больше подходят для работы в импульсных устройствах благодаря высокому входному сопротивлению, хорошей температурной стабильности, а также передаточной харак- теристике, близкой к идеальной. По этим причинам при равных условиях им отдают предпочтение. 14-2. Формирователи Основное назначение формирователей — преобразовать входные сигналы произвольной формы в нормализованные по амплитуде и крутизне фронтов прямоугольные импуль» сы для управления последующими микросхемами. Увеличе- ние крутизны пологих фронтов и преобразование синусо- идального напряжения в импульсы могут служить приме- рами формирования. Для формирования кратковременных пиков напряже- ния из отрицательных фронтов импульсов выпускаются специализированные микросхемы, так называемые много- функциональные элементы цифровых структур типа КР134ХЛ2 и КР134ХЛЗ. На рис. 14-1 представлены прин- ципиальная схема, условное изображение и временная ди- аграмма одного элемента (из четырех, находящихся в корпусе) для микросхемы КР134ХЛЗ. Вход V — разрешающий. Когда К=0, транзистор VT1 открыт, VT2 заперт и £/Вых=1 независимо от состояния входа С. Действие элемента обеспечивается при К=1. При V=1 в обоих статических состояниях входа С на выходе также будет у=1: когда С—0, открытый транзистор VT1 шунтирует переход база — эмиттер транзистора VT2, а при С=1 транзистор VT2 заперт, поскольку на его эмиттере — высокое напряжение. В момент спада сигнала на входе С за счет рассасывания заряда, накопившегося в базовой об- ласти транзистора VT2, происходит его кратковременное отпирание (£и = 300 нс). На положительный перепад вход- ного сигнала элемент не реагирует. Диоды VD1 — VD3 иг- рают роль стабилизатора напряжения питания. Элементы 263
микросхемы 134ХЛ2 отличаются от описанных наличием входной логики. Простые формирователи можно собрать на основе логи- ческих элементов «исключающее ИЛИ» (рис. 14-2). В схе- ме а в статическом состоянии на выходе существует напря- жение низкого уровня, а в схеме б — высокого. Длительность й Рис. 14-1. Многофункциональный элемент цифровых структур типа КР134ХЛЗ: а — принципиальная схема одного элемента; б — условное изображение; в — временные диаграммы формируемых импульсов определяется временем задержки сигналов в инверторах. В качестве инверторов и повтори- телей могут быть использованы другие логические элемен- ты из того же корпуса: подачей постоянного напряжения высокого уровня на один из входов элемент «исключающее ИЛИ» обращается в инвертор, а напряжения низкого уров- ня— в повторитель. Добавлением /?3-триггера можно из- менять направление выходных импульсов (рис. 14-2, в). Для выделения одиночного импульса из непрерывной последовательности можно применять схему, изображен- 264
ную на рис. 14-3. Временные диаграммы иллюстрируют принцип действия. Из них следует, что длительность ко- мандного сигнала на процесс формирования не влияет. Рис. 14-2, Формирователи на основе логических элементов «исключаю- щее ИЛИ» Рис. 14-3. Выделение одиночного импульса из последовательности им- пульсов: а— схема устройства; б —временная диаграмма 17—468 265
14-3. Одновибраторы (ждущие мультивибраторы) Этот класс импульсных устройств предназначен для ге- нерации под действием входных сигналов одиночных пря- моугольных импульсов заданной длительности. От простых формирователей, рассмотренных ранее, они отличаются на- личием хронирующей цепи и обратной связи, обеспечиваю- щей регенеративные (лавинообразные) процессы переклю- чения. Этим достигается большая крутизна фронтов выходных импульсов и лучшая устойчивость к дестабили- зирующим факторам. Одновибраторы выпускаются в виде самостоятельных микросхем, а также организуются на основе триггеров ли- бо типовых логических элементов И — НЕ, ИЛИ — НЕ. В последнем случае обычно обходятся двумя-четырьмя эле- ментами из одного корпуса. Поскольку в схемах одновиб- раторов эти элементы выполняют свои прямые логические функции, многие схемные решения допускают реализацию как на микросхемах ТТЛ, так и на КМОП-структурах, хо- тя специфика каждого вида логики накладывает, естест- венно, свои условия. Для построения одновибраторов можно использовать также асинхронные /?5-триггеры и триггеры других типов, Рис. 14.5. Способ временной задерж- ки выходного импульса относительно фронта входного Q Выход Л, Вход ----3* I— R Т fil 2S.VB1 Рис. 14-4. Схема одновибрато- ра на основе триггера 564ТР2 имеющие побочные входы Sa и Ra для принудительной ус- тановки их в единичное и нулевое состояния. Исполнение одновибратора на одном из четырех триг- геров микросхемы 564ТР2 показано на рис. 14-4. Исходное состояние: Q = 0, конденсатор С1 разряжен. Запуск триг- гера по входу S приводит его в состояние Q = 1 и к нача- 266
лу заряда конденсатора. При достаточном напряжении на входе триггера происходит новое опрокидывание. При использовании данной микросхемы входной импульс должен быть меньшей длительности, чем выходной. В микросхеме 564ТМ2 два D-триггера, а в 564ТВ1— два Ж-триггера, каждый из которых имеет по два взаимно инверсных выхода и так- товый вход с управлени- ем по фронту, что дает возможность создавать одновибраторы для гене- рации положительных и отрицательных импуль- сов. Их совместным вклю- чением можно создавать временной сдвиг выход- ного импульса относи- тельно фронта пускового импульса (рис. 14-5). Це- почка Rl, С1 элемента DD1.1 обеспечивает за- держку выходного им- пульса, а цепочка R2, С2 — его длительность. Когда требуется быстрое Рис. 14-6. Одновибратор на триггере ТТЛ с асинхронными входами восстановление схемы после генерации импульса, парал- лельно R2 (если надо — и R1) включают диод, как это сде- лано в предыдущей схеме. Для микросхем ТТЛ отличие состоит только в порядке включения компонентов, поскольку в этом случае управ- ление по входам R и S осуществляется напряжением низ- кого уровня (рис. 14-6). С достаточной для большинства практических целей точностью длительность выходных импульсов для приве- денных схем может быть определена как /п = 0,7 RiCi. 14-4. Одновибраторы — самостоятельные изделия К приборам ТТЛ относятся два типа таких микросхем: К155АГ1, К155АГЗ (К555АГЗ). Каждый прибор представ- ляет собой законченный функциональный узел (микросхе- ма К155АГЗ содержит два независимых одновибратора) за исключением времязадающей цепи, роль которой исполня- ют внешние резистор и конденсатор. Одновибраторы совме- стимы по входам и выходам с другими микросхемами се- 17* 267
мейства ТТЛ. Коэффициент разветвления по выходу для обоих типов Kpa3=10. Преимущество одновибраторов — специализированных микросхем перед подобными приборами, собранными на логических элементах, состоит не только в меньшем коли- честве навесных деталей и внешних соединений, но и глав- ным образом в большей временной стабильности выходных импульсов и более широких функциональных возможностях. Колебания температуры и питающего напряжения мало влияют на длительность выходных импульсов. Особенно хороша в этом отношении микросхема К155АГ1: при изме- нениях в допустимых пределах температуры среды и на- пряжения питания длительность выходных импульсов ме- няется не более чем на 0,5 % (без учета погрешности, вно- симой внешними деталями); кроме того, здесь мал разброс параметров между отдельными экземплярами. Одновибраторы К155АГ1 и К155АГЗ по своим возмож- ностям довольно близки. Обе микросхемы обладают уни- версальными свойствами и позволяют создавать сложные в функциональном отношении устройства с малыми аппа- ратурными затратами. Во многих практических случаях допустима их взаимная замена. Основное различие между Рис. 14-7. Микросхема К155АГ1: а —логическая структура; б —способ подключения /?С-цепочки; в — условное изображение 268
ними состоит в характере воздействия входных сигналов на формирователь во время генерации выходного им- пульса. В одновибраторе К155АГ1 (рис. 14-7) после запуска формирователь отключается от входов и следующие пуско- вые импульсы не влияют на схему вплоть до восстановле- ния исходного состояния (рис. 14-8, а). В отличие от него одновибраторы К155АГЗ могут работать в режиме повтор- ного запуска и допускают прерывание импульса. Суть повторного запуска состоит в том, что если на вход уже возбужденной схемы поступает новый пусковой импульс, то длительность выходного импульса становится больше на время А/, равное интервалу между первым и последующим запусками (рис. 14-8, б). При многократных Рис. 14-8. Временные диаграммы работы одновибраторов в интеграль- ном исполнении: а — типа К155АГ1; б — типа К155АГЗ повторных запусках схема возвращается в исходное состо- яние после последнего импульса на входе спустя отрезок времени, равный /и. Одновибратор К155АГ1 помимо собственно одновибра- тора S с двумя выходами Q и Q содержит входной логи- ческий элемент и триггер Шмитта. Прибор имеет три вхо- да для запускающих сигналов, три ввода времязадающей цепочкиji два выхода Q и Q. В стабильном состоянии Q = =0, a Q = l. Таблица переключений 14-1 характеризует работу при разных сочетаниях входных сигналов. Длительность генерируемого импульса задается /?С-це- почкой. Сопротивлением ее может служить либо внутрен- ний резистор с /?вн^2 кОм, либо навесной, сопротивление которого допустимо в пределах 2 кОм^/?нар^40 кОм. 269
Таблица 14-1. Таблица переключений микросхемы К155АП Входы Выходы Режим А1 А2 в Q Q 0 X 1 0 1 X 0 1 0 1 Устойчивое состоя- X х 0 0 1 ние 1 1 X 0 1 —и— 1 1 1 |_ 1 1 1 1—1 ~| Г 1 1 1 —1 1— 1—1 0 X _г Запуск X 0 _г Кондесатор С — навесной, допустимая емкость его — от 10 пФ до 10 мкФ. При таких параметрах времязадающей цепочки длительность выходных импульсов описывается формулой /и = (1П 2) /?нарСнар ~ 0,7 ^нар^нар, где С — в пикофарадах, R — в килоомах, а /и — в нано- секундах. После прекращения импульса требуется некоторое вре- мя для восстановления исходного состояния схемы. Поэто- му длительность выходного импульса должна удовлетво- рять условию /и<0,67 Твх при /?цар = 2 кОм и /и<0,9 Твк при /?нар=40 кОм; здесь Твх— период входных импульсов. Когда к стабильности выходных импульсов нет высоких требований, емкость конденсатора можно увеличивать до 1000 мкФ. Микросхему К155АГ1 можно использовать и без на- весных деталей, если в качестве времязадающих элемен- тов использовать внутренний резистор и внутреннюю пара- зитную емкость между выводами. В этом случае длитель- ность импульсов /и=304-35 нс. Запуск одновибратора может быть произведен по срезу (1,0) входного сигнала на одном из входов (А1 либо А2) при условии, что на входе В — напряжение высокого уров- ня, или по фронту (0,1) на входе В, в то время как на лю- бом из входов А (или на обоих) существует напряжение низкого уровня. Вход В может служить, таким образом, в качестве разрешающего. 270
Крутизна фронтов импульсов на входах А1 и А2 долж- на быть не менее 1 В/мкс. По входу В, связанному с триг- гером Шмитта, срабатывание происходит при определен- ном уровне напряжения и непосредственно не связано с длительностью фронтов входных импульсов. Уверенный за- пуск происходит в тех случаях, когда крутизна фронтов превышает 1 В/с при типичной помехоустойчивости 1,2 В. Следует, однако, учитывать, что вводы для времязада- ющей цепочки связаны с внутренними аналоговыми эле- ментами микросхемы и чувствительны к внешним воздей- ствиям. Для уменьшения помех рекомендуют размещать хронирующую цепочку возможно ближе к надлежащим Рис. 14-9. Микросхема К155АГЗ: а — логическая структура; б — услов- ное изображение выводам, а также подключать развязывающий конденса- тор 0,1 — 1 мкФ непосредственно между выводами пита- ния микросхемы. Микросхема К155АГЗ. Условное изображение микро- схемы и логическая структура одного одновибратор_а по- казаны на рис. 14-9. Одновибратор имеет три входа Д, В, Р, два ввода для наружной /?С-цепочки и два взаимно инверсных выхода Q и Q. Запуск схемы может быть произведен по фронту (вход В) либо по срезу (вход Д) входного напряжения. Вход Р может использоваться для запуска и для прерывания вы- ходного импульса согласно таблице истинности 14-2. Емкость времязадающего конденсатора не лимитиро- вана. Сопротивление навесного резистора допускается в пределах 5 кОм^7?Нар^50 кОм. Длительность выходных 271
Таблица 14-2. Таблица переключений микросхемы К155АГЗ Входы Выходы Режим Р А в Q Q 0 X X 0 1 X 1 X 0 1 Устойчивое состояние X X 0 0 1 Г\ 1 и J 1 ~L 1 _п_ “|_Г Запуск J” 0 1 X X 0 1 Прерывание импульсов (однократный запуск) при Сиар>1 нФ может быть определена по формуле ta = 0,28 7?наРСнар(1+О,7//?нар); здесь С — в пикофарадах, R — в килоомах, /и— в наносе- кундах. Рис. 14-10. Способы подключения 7?С-цепочки к одновибраторам К155АГЗ: а—типовая схема; б — схема в случае, если Снар—элект- ролитический конденсатор VD — кремниевый импульсный диод стор в роли наружно- го резистора /?к = = 30 кОм Рис. 14-11. Транзи- Рекомендуемые способы подключения внешних компо- нентов к микросхеме показаны на рис. 14-10. Типовой яв- ляется схема а, второй же вариант применяется, когда внешней емкостью служит электролитический конденсатор, у которого обратное допустимое напряжение {7ДОп.обр^1 В. 272
Для схемы с диодом расчетная формула длительности выходного импульса имеет вид /и = 0,25 7?нарСнар(1 +0,7//?нар). На основе микросхем К155АГ1 и К155АГЗ за счет оп- ределенного соединения выводов, а также подключения дополнительных компонентов были разработаны ориги- нальные устройства, интересные в функциональном отно- шении и по техническим решениям. Для получения выходных импульсов длительностью от секунды и более, чтобы не употреблять громоздких кон- денсаторов большой емкости, целесообразно применять схему с дополнительным транзистором (рис. 14-11). Экви- валентное сопротивление транзистора, включенного во вре- мязадающую цепь, равно /?Экв = Л21е/?6, где h2\E — коэф- фициент передачи тока транзистора. Маломощный кремни- евый п — р — n-транзистор может быть любого типа с коэффициентом передачи по току /121е^Ю0 и обратным то- ком коллектора /к-б< 1 мкА. Сопротивление резистора Re может достигать 2 МОм. Длительность выходного импульса связана с сопротивле- нием линейной зависимостью, как и при типовом вклю- чении. 14-5. Мультивибраторы Цифровые микросхемы широко применяются также для создания генераторов с самовозбуждением типа мульти- вибраторов, частота колебаний которых определяется хро- нирующими цепочками либо кварцевыми резонаторами. В схемотехническом отношении подобные устройства от- личаются большим разнообразием. Некоторые из них по- вторяют решения, известные в транзисторной технике, дру- гие построены с учетом специфических свойств микро- схем. Поскольку логические микросхемы характеризуются высоким напряжением переключения, во многих схемах по крайней мере один из активных элементов переводится в линейный режим для облегчения условий самовозбуждения и более устойчивой генерации. Типичная схема мультивибратора на инверторах ТТЛ показана на рис. 14-12. Элемент DD1.1 работает в линейном режиме. Колебания возникают и поддерживаются за счет положительной обратной связи, создаваемой конденсатором 273
CL Мультивибратор устойчиво генерирует на низких и вы- соких частотах. Перестройка частоты производится сменой конденсатора. Примерное значение частоты генерации при /?!=/?! =390 Ом можно найти по формуле /г= 1000/Ci, R1 Рис. 14-12. Схема мультивибратора на элементах ТТЛ где Ci — в нанофарадах, a fr — в килогерцах. Если в схему ввести полевой транзистор с ка- налом n-типа и пере- менный резистор боль- шого сопротивления (рис. 14-13), появится возмож- ность плавной регулиров- ки частоты генерации в значительных пределах. Кроме того, желаемая ча- стота будет обеспечивать- до меньшей емкости. Резистор жит для изменения скважности ся с конденсатором гораз- R3 — подстроечный и слу- выходных импульсов. При этом в некоторых пределах меняется также и их частота. Общий недостаток мультивибраторов, выполненных на логических элементах ТТЛ, — низкая стабильность частоты Рис. 14-13. Схема мультивибратора ТТЛ с дополнительным полевым транзистором генерации при колебаниях напряжения питания и темпе- ратуры окружающей среды. Две схемы мультивибраторов на микросхемах КМОП- структуры показаны на рис. 14-14. В функциональном от- ношении они примерно равноценны. Частота генерации оп- ределяется цепочкой RI, CL Резистор R2 предохраняет эту цепочку от шунтирования охранными диодами на входе DD1.1 в моменты переключений. Для варианта а обычно 274
выбирают /?2>2/?ь а для варианта б /?2^0,57?ь Ориенти- ровочно частоты генерации (в килогерцах) можно опреде- лить по формуле /г^ 450/(ВД. Здесь — в килоомах; С\ — в нанофарадах. Дополнительная цепочка VD1, R3 в схеме 14-14, б обес- печивает управление скважностью импульсов. Отметим, a) U*(U°) UU1.1 - ш Ш.2 Рис. 14-14. Мультивибраторы на логических элементах КМОП-структу- ры: а — И—НЕ (ИЛИ—НЕ); б — исключающее ИЛИ Рис. 14-15. Мультивибратор на микросхеме К155АГЗ: а — принципиаль- ная схема; б—временная диаграмма $ кстати, что этот мультивибратор действует и на микросхе- мах ТТЛ (К155ЛП5), если /?2 = 0, а 500 Om^/?i^1,5 кОм. На основе одновибраторов ТТЛ типа К155АГ1 и К155АГЗ могут быть созданы оригинальные мультивибраторы, обла- дающие высокими эксплуатационными характеристиками. Схема рис. 14-15 иллюстрирует построение мультиви- братора с независимым управлением периодом импуль- сов и коэффициентом заполнения. Генерацию обеспечивает элемент DD1.1 за счет обратной связи с инверсного выхо- 275
да на прямой вход. При этом генерируются кратковремен- ные (/п~30 нс) импульсы напряжения. Второй элемент \DD1.2) служит для расширения этих импульсов. Таким образом, частота выходных импульсов определяется цепоч- кой Rl, С1, а требуемый коэффициент заполнения — цепоч- кой R2, С2. Очевидно, что для нормальной работы необхо- димо обеспечить Л>/2. Вход установки нуля может быть использован в качестве разрешающего или синхронизиру- ющего. При Ро=О колебания срываются. СПИСОК ЛИТЕРАТУРЫ Агаханян Т. М. Интегральные микросхемы. М.: Энергоатомиздат, 2. Алексенко А. Г., Шагурин И. И. Микросхемогехника. М.: Радио и связь, 1982. 3. Аналоговые и цифровые интегральные схемы/С. В. Якубовский, Н. А. Барканов, Л. И. Ниссельсон и др. — 2-е изд. М.: Радио и связь, 1984. 4. Биполярные ИС с диодами Шотки/В. В. Баринов, Т. Я. Мамедов, А. А. Орликовский и др.//3арубежная электронная техника. 1976. № 8. С. 3—53. 5. Гутников В. С. Интегральная электроника в измерительных устройствах. Л.: Энергия, 1980. 6. Зельдин Е. А. Триггеры. М.: Энергоатомиздат, 1983. 7. Интегральные КМОП-схемы серии В (в 7 частях). — Каталог фирмы Solid State Scientific Inc. (SSS), 1976. Перевод ВЦП № 80/7211. 8. Интегральные микросхемы: Справочник/Б. В. Тарабрин, Л. Ф. Лу- нин, Ю. Н. Смирнов и др. М.: Радио и связь, 1983. 9. Ланцов А. Л., Зворыкин Л. Н., Осипов И. Ф. Цифровые устрой- ства на комплементарных МДП интегральных микросхемах. М.: Радио и связь, 1983 10. Программируемый счетчик К564ИЕ15/А. Л. Коган, А. Н. Коже- мякин, А. В. Колосовский и др.//Электронная промышленность. 1982. Вып. 1. С. 20, 21. 11. Сакураи Е. Применение интегральных схем на КМОП-транзис- торах: Сообщения I, II, III, 1У//Дэнси тэмбо. 1976. Т. 13, № 3. Перев. ВЦП № 77/26.308, № 77/31.495, № 77/29.277, № 77/29.278. 12. Сборник приложим схеми от цифровата електроника/К Л. Боя- нов, С. й. Сребров, И. Г. Обретенов и др. София: Техника, 1979. 13. Сикарев А. А., Лебедев О. Н. Микроэлектронные устройства формирования и обработки сложных сигналов. М.: Радио и связь, 1983. 14. Судзуки Я. Интегральные схемы на основе комплементарных МОП-транзисторов и основные направления их применения//Дэнси ка- гаку. 1976. Т. 26, № 2. Перев. ВЦП № 77/44300. 15. Хоровиц П., Хилл У. Искусство схемотехники (в двух томах): Пер. с англ. М.: Мир, 1983. 276
16. Элементы управления серии «Логика-И»/В. Л. Рейзин, В, Е. Ман* дравин, А. И. Падаруев и др. М.: Энергоатомиздат, 1984. 17. Cirovic М. М. Integrated Circuits: a User’s Handbook. Reston, Virginia: Reston Publishing Company, 1977. 18. Grinich V. H., Jackson H. G. Introduction to Integrated Circuits. N. Y.: Me Graw-Hill, 1975. 19. Hnatek E. R. User’s Guidebook to Digital CMOS Integrated Cir- cuits. N. Y.: Me Graw-Hill, 1981. 20. Kuhn E., Schmied H. Handbuch Integrlerte Schaltkreise. Berlin: VEB Verlag Technik, 1978. 21. Millman J. Microelectronics. Digital and Analog Circuits and Systems. N. Y.: Me Graw-Hill, 1979. 22. Philips Data Handbook. Part 4. Digital Integrated Circuits CMOS HE4000B Family, July 1983. 23. Philips integrated Circuits. Part 9. Signetics TTL-Logic, March 1982. 24. Porat D. 1., Barna Arpad. Introduction to Digital Techiques. N. Y.: John Wiley and Sons, 1979. 25. Stout D. F., Kaufman M. Handbook of Microcircuit Design and Application. N. Y.: Me Graw-Hill, 1980. 26. Taub H. Digital Circuits and Microprocessors. N. Y.: Me Graw- Hill, 1983.
ОГЛАВЛЕНИЕ Предисловие ............................................... 3 ЧАСТЬ ПЕРВАЯ. СОВРЕМЕННЫЕ ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРО- СХЕМЫ ......................................................4 Глава первая. ОБЩИЕ СВЕДЕНИЯ ...............................“ Глава вторая. ОСНОВЫ ТЕОРИИ ЦИФРОВЫХ УСТРОЙСТВ 6 2-1. Системы счисления и двоичные коды..................— 2-2. Булева алгебра.................................... 8 2-3. Законы булевой алгебры ...........................11 2-4. Взаимное соответствие булевых функций и логических схем.............................................12 2-5. Логическое соглашение............................ 14 Глава третья. РАЗНОВИДНОСТИ ФУНКЦИОНАЛЬНЫХ СХЕМ 16 3-1. Комбинационные и последовательностные устройства . — 3-2. Микросхемы с тремя выходными состояниями k в 17 3-3. Параметры микросхем ............................. 19 Глава четвертая. ДИОДНО-ТРАНЗИСТОРНАЯ ЛОГИКА 23 4-1. Принцип действия ..................................— 4-2. Высокопороговая логика ...........................26 Глава пятая. ТРАНЗИСТОРНО-ТРАНЗИСТОРНАЯ ЛОГИКА и 28 5-1. Общие положения ...................................— 5-2. Универсальные (стандартные) серии ТТЛ .... 30 5-3. Разновидности микросхем ТТЛ.................41 5-4. Микросхемы ТТЛ с транзисторами Шотки .... 43 5-5. Логические элементы ТТЛ.....................47 5-6. Микросхемы с открытым коллектором...........50 5-7. Логические элементы ТТЛ с тремя выходными состоя- ниями ...........................................54 5-8. Неиспользуемые логические элементы ТТЛ .... 55 5-9. Неиспользуемые входы ТТЛ....................56 5-10. Совместное применение разных серий ТТЛ ... 57 278
5-11. Питание микросхем ТТЛ ......................... 59 5-12. Перспективы развития микросхем ТТЛ .... — Глава шестая. ИНТЕГРАЛЬНЫЕ СХЕМЫ С КОМПЛЕМЕНТАР- НЫМИ МОП-ТРАНЗИСТОРАМИ ... 59 6-1. МОП-транзисторы ...................................— 6-2. Микросхемы КМОП-структуры . 62 6-3. Базовые элементы КМОП........................64 6-4. Инвертор КМОП .....................................— 6-5. Защитная цепочка .......................... .... 68 6-6. Двунаправленный ключ.........................71 6-7. Основные характеристики микросхем КМОП-структуры 74 6-8. Логические элементы КМОП .........................79 6-9. Правила обращения с микросхемами КМОП ... 88 6-10. Питание микросхем КМОП...........................94 6-11. Сопряжение микросхем ТТЛ и КМОП...................— 6-12. Перспектива развития микросхем КМОП .... 96 ЧАСТЬ ВТОРАЯ КОМБИНАЦИОННЫЕ УСТРОЙСТВА.....................................96 Глава седьмая. МУЛЬТИПЛЕКСОРЫ .................................— 7-1. Основные положения ....................................— 7-2. Схемотехнические решения............................ 97 7-3. Способы наращивания .................................100 7-4. Мультиплексоры как универсальные логические элементы 102 7-5. Мультиплексоры ТТЛ ...................................ЮЗ 7-6. Мультиплексоры КМОП.........................109 Глава восьмая. ДЕМУЛЬТИПЛЕКСОРЫ И ДЕШИФРАТОРЫ 8-1. Основные положения............................Ill 8-2. Демультиплексоры-дешифраторы ТТЛ ... . 115 8-3s Демультиплексоры-дешифраторы КМОП * s . * 119 Глава девятая. АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА . . 122 9-1. Общие соображения ............................ — 9-2. Сумматоры ...........................................123 9-3. Субтракторы (вычитатели) . 129 9-4. Умножение и деление ......... 132 9-5. Сумматоры ТТЛ................... 133 9-6. Сумматоры и умножители КМОП ...... 141 9-7. Деление .............................................145 9-8. Цифровые компараторы (устройства сравнения) . . — 9-9. Контроль четности ................................. 150 9-10. Арифметико-логические устройства ..... 157 ЧАСТЬ ТРЕТЬЯ ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА ... 162 Глава десятая. ТРИГГЕРЫ .......................................— 10-1. Общие соображения.....................................— 10-2. Триггерная ячейка..............................163 279
10-3. Триггерные системы........................... 168 10-4. Асинхронные и синхронные триггеры..............170 10-5. Способы управления триггерами .................172 10-6. Асинхронные /?5-триггеры.......................175 10-7. Синхронные Z^S-триггеры ..................176 10-8. //(-триггеры...................................180 10-9. /2-триггеры ...................................184 10-10. DV-триггеры ..................................191 10-11. Т и ГУ-триггеры ..............................192 10-12. Несимметричные триггеры ......................195 Глава одиннадцатая. СЧЕТЧИКИ И ДЕЛИТЕЛИ ... 199 11-1. Общие положения .................................— 11-2. Классификация счетчиков .......................201 11-3. Счетчики ТТЛ с последовательным переносом . , 208 11-4. Счетчики ТТЛ с параллельным переносом . . . . 214 11-5. Счетчики КМОП с последовательным переносом . . 223 11-6. Счетчики КМОП с параллельным переносом ... 231 Глава двенадцатая. РЕГИСТРЫ .............................236 12-1. Основные положения ..............................— 12-2. Регистры памяти ...............................237 12-3. Регистры сдвига ...............................240 12-4. Регистры сдвига ТТЛ............................243 12-5. Регистры сдвига КМОП........................246 12-6. Кольцевые счетчики..........................254 ЧАСТЬ ЧЕТВЕРТАЯ НЕКОТОРЫЕ СПЕЦИАЛЬНЫЕ ПРИМЕНЕНИЯ ЦИФРО- ВЫХ МИКРОСХЕМ ...........................................258 Глава тринадцатая. ЦИФРОВЫЕ МИКРОСХЕМЫ В ЛИ- НЕЙНОМ РЕЖИМЕ .... — Глава четырнадцатая. ИМПУЛЬСНЫЕ УСТРОЙСТВА НА МИКРОСХЕМАХ .... 262 14-1. Общие положения .................................— 14-2. Формирователи...................................263 14-3. Одновибраторы (ждущие мультивибраторы) . . . 266 14-4. Одновибраторы — самостоятельные изделия . . . 267 14-5. Мультивибраторы ................................273 Список литературы ........................................276
» Л ЗЕЛЬДИН ЦИФРОВЫЕ ИНТЕГМЛЬНЫЕ /МИКРОСХЕМЫ