Text
                    


К.Т.Н. инж, КИРИЛ И. КОНОВ ИМПУАСНИ И Жови 1 С ИНТЕГРААНИ ТТЛ „ЕЛЕМЕНТИ члсг 3 ЧЕТВЪРТО ПРЕРАБОТЕНО ИЗДАНИЕ /.липцд (библио- ^ка ДЪРЖАВНО ИЗДАТЕЛСТВО .ТЕХНИКА" СОФИЯ, 1988
УДК 621.3744-821.382 В книгата са изложени основните теоретични и прак- тически въцроси на проектирането на импулсни схеми с потенциални транзисторно-транзисторни логически (ТТЛ) елементи. Разгледани са основните видове ТТЛ елемен- ти и техните параметри. Дадено е голямо разнообразие от импулсни схеми, конто представляват интерес за ин- женерната практика: автогенериращи и чакащи мулти- вибратори, кварцово стабилизирани мултивибратори, три- гери на Шмит. Иосочени са начините за сьвместна ра- бота на ТТЛ елементи с други типове интегрални схеми и с транзисторни схеми и са разгледани интерфейсните схеми аа пренасяне на сигнал с ТТЛ ниво. Включени са решени примери за проектираие на конкретни импулсни схеми. Киигата е предназначена аа специалиста, работещи'в областта на радиоелектрониката и съобшителната техни- ка. Тя е полезна и за студентите от ВУЗ. © КИРИЛ ИВАНОВ КОНОВ, 1979 с/о Jusautor» Sofia 62 U3
ПРЕДГОВОР С всеки изминат ден микроелектроввите (интегралвите) схем» получават все поголямо развитие и намират все пошироко при- ложение във всички области на радиоелектрониката. Сега най-го- лямо разиростравение имат интегралвите схеми от типа „транзис- торно-транзисторна логика" (ТТЛ). Използувавею на интегралвите схеми изисква добре да се познават техните особености. За целта е необходимо сред инже- верите да се разпространяват знания за прсектиране на разнооб- разии схеми и за практического им използуване. Книгата има за цел да подпомогне решаването на тази задача. Интегралвите '1ТЛ елементи бяха разработени, за да се използ- ват предимно в цифровата начислите л на техника. Затова основна- та част от книгите и статиите в периодичния лечат разглеждат приложение™ на ТТЛ елементите в цифровата техника [9, 10, 37,. 38, 45, 50, 52, 60, 88, 94]. Големите предимства на ТТЛ елемен- тите обаче бързо се оцениха от ивженерите, разработващи ра- диоелектровва апаратура, и сега ТТЛ елементите се използуват практически във всички области на радиоелектрониката и с тях се изграждат голям брой импулсни и други схеми. Тази квига е разширение и подсбрение на изпязлата през 1979г- в издателство „Техника" книга „Импулсни и цифрови схемисин- тегрални ТТЛ елементи". През изминалия период интегралвите ТТЛ схеми получиха много голямо развитие. Интересът към тях нарасна неимоверно. Появиха се нови интегрални ТТЛ схеми със сравни- телно голяма степей на интеграция. Използуването на диоди на Шотки от своя страна позволи да се повиши бързодействието на схемите и да се намали тяхната консумация. Всички тези новости до голяма степей вамериха отражение в книгата. В нея са обединеви и достатъчно пълно са изяснени как- то теоретичните, така и практическите въпроси на проектирането на импулсни схеми, построени с интегрални ТТЛ елементи. В кни- гата са разгледани преди всичко импулсни схеми с ТТЛ еле- менти, като за пълнота са включени и някои цифрови схеми —• регистри, дешифратори, лреобразуватели на код, мултиплексори и памети. Работата на повечето разгледани в книгата схеми се илюстри- ра с времедиаграми. Добра нагледност притежава и разработена- та графоаналитична методика за проектиране на тригери на Шмит, при която се използува предавателната характеристика на ТТЛ елементите. Дадените формули имат възможно най-прост и удо- бен за работа вид при необходимата за практиката точност. Всич- 3
жи примери са за логически елементи от серията 54/74, конто по- лучи най-голямо разпространение. За да бъде книгата възможно най-пълен справочник на инженера, в приложението са дадени д,ании за ТТЛ схемите, за разположението на изводите им, за оз- наченията, приети от различии фирми, и са включени сравнителни таблици на интегралните схеми. В това издание е увеличен броят на разглежданите конкретни ТТЛ схеми. Застъпени са повече схеми със средна степей на ин- теграция. При разглеждането на мултивибраторите по-голямо вни- мание е отделено на интегралните схеми и на стабилизирането на честотата на генерациите. В отделна точка са дадени интерфейс- ните схеми, предназначени за пренасяне на сигнали с ТТЛ ниво по дълги линии. Авторът ще бъде благодарен за всички забележки и препоръ- ки, конто читателите могат да изпратят на адреса на ДИ „Тех- ника"— София 1000, бул. „Руски" №6. Авторът 4
ИЗПОЛЗУВАНИ означения ^2' ^3. * * • — резистори в интегралната схема на ТТЛ елементите Я. Ra —дисректен резистор Tit ^2» Tt . . . — транзистори в интегралната схема на ТТЛ еле- ментите 7д — дискретен транзистор С — дискретен кондензатор ст — товарен капацитет ят —товарно съпротивление R? — вътрегкно съпротивление на генератор на пусков сигнал р — разширител У — изходен сигнал (или изход) в схеми на логически елемент Q — изходен сигнал (или изход) на тригер или изход на импулсна схема $А, ®В< Qc, d — изходни сигнала (изходи) на двоично-десетичен брояч Xv Xz, X3, . . . — входнп сигнали (или вход) на логически елементи, логически схема пли импулсна схема ^A, *B, ^C, *D — входни сигнали (входове) на дешифратори, преобра- зуватели на код, броячи, регистра или на адресни входове на памети *S — разрешаващ (стробиращ) вход Rcc — захранващо напрежение R-CCQ — захранващо напрежение на изходния транзистор при логически елементи с отворен колектор и —моментна стойностна напрежение Ивх» Пизх — моментни стойкости на входного и изходното на- прежение — изходно напрежение на логически елемент в сь- стояние 1 на изхода ^0 — изходно напрежение на логически елемент в со- стояние 0 на изхода UQa — изходно напрежение на логически елемент при входно напрежение Ua2 Un — входно напрежение на логически елемент, при коета изходното напрежение е равно на входного <4 — входно напрежение, съответствуващо на чупката на предавателната характеристика при 0 на изхода Ua± — входно напрежение, съответствуващо на чупката на предавателната характеристика при 1 на изхода U&2 — входно напрежение, определящо границата иа облас- тите 11 и III на предавателната характеристика на логическите елементи <^bxO — входно напрежение, при което входният ток е нула Uh — размах на напрежението на изходния импулс Uk\ -> скок на изходното напрежение на логически елемент в импулсна схема в момент на превключване 5
<I7P Wo VCE ^CES UKP DiZ UBEO ^BES VBET Ue U„ UR If U" U", VR’ R' r uc uc i lcco CCl *Q0 ^Qkc ^BX 1 I их 0 Л, — широчина на активната част на предавателната ха- рактеристика — изместване на чупката на предавателната характе- ристика, сьответстнуваща на 0 на изхода — напрежение между колектор и емитер на транзистор в интегрална схема — напрежение между колектор и емитер на наситен транзистор — напрежение между база и емитер на транзистор в интегрална схема — напрежение на отпушване на транзистор — напрежение между база и емитер на наситен тран- зистор н интегрална схема — напрежение между база и емитер на дискретен тран- зистор — напрежение в емитера на транзистор — пад на напрежение на отпушен диод — напрежение на отпушване на диод на Шотки — ниво (праг) на задействуване на трнгер на Шмит — ниво (праг) на отпускане на тригер на Шмит — прагове на задействуване и на отпускане на тригер на Шмит при включване на резистор или делнтел във входната верига — напрежение на хистерезиса на трнгер на Шмит — напрежение на хистерезиса на тригер на Шмит при включване на резистор или делител във входната верига — пад на напрежение върху резистор, включен между входа на логически, елемент и общий проводник — пад на напрежение върху резистор, включен между входа на логически елемент и общия проводник, ко- гато работната точка на логический елемент се на- мира съответно в областта I, II и III на предавател- ната характеристика — еталонно или управляващо напрежение — иачална стойност на напрежението на коидензатор преди настъпване на процеса на зареждане или раз- реждане — моментна стойност на напрежение в колектор на транзистор — моментна стойност на напрежение на коидензатор — моментна стойност на тока — консумиран ток в състояние 0 на изхода — консумиран ток в състояние 1 на изхода — изходен (товарен) ток при състояние 1 на изхода — изходен (товарен) ток при състояние 0 на изхода — ток на късо съединение на изхода на логически еле- мент, когато той е в състояние 1 - — входен ток при 1 на входа — входен ток при 0 на входа (ubx=0V) - —нходен ток при входно напрежение 1/0
— базов ток иа транзистор в наситен режим Zqs —колекторен ток на транзистор в наситен режим <мвя —моментам стойкости на вход ей и изходен ток icg —моментна стойност на консумирания ток RBia — входно съпротивление на логически елемент при “вх=° — входно съпротинл^нне на логически елемент при В“ ^1<«вх<^ #вх00 — входно съпротивление на логически елемент при «вх ^вхО —изходно съпротивление в състояние 1 иа изхода — изходно съпротивление в състояние О на изхода /?£ — емитерно съпротивление иа дискретен транзистор Rc —колекторно съпротивление на дискретен транзис- тор Тя — период на повторение на импулси tB —продължителност на импулс /пи — продължителност на пусков импулс Т пи — период на повторение на пускови импулси —продължителност на положителен фронт (преход О—1) на импулс ^Фю —продължителност на отрицателен фронт (преход 1—0) на импулс —време на включване (закъснение на сигнала при пре- включване на елемента от 0 в 1) — време на изключване (закъснение на сигнала при превключване на елемента от 1 в О) t3 — време на задържане на превключването на логиче- ски елемент при включнане на коидензатор във вход- ната му верига tB —време на възстановяване на изходното състояние на мултивпбратор след завършване формирането на пе- редняя импулс т — времеконстанти; време иа разпространение на сиг- нал в съединителна линия тр> тв —времеконстаита на разреждане и зареждане «г —коефициент на усилване по ток на многоемитерен транзистор в инверсно включване Р —коефициеит на усилване на транзистор, включен по схема с общ емитер Nq — коефициеит на натоварване на изхода иа логически елемент ^вх — коефициент иа входен тонар Y — коефициент на запълнаие m — брой на входовете на логическите елементи Лпаа —максимална честота на превключване на логически елемент, тригер и др. 20 — характеристично съпротивление на съединителна ли- ния — коефициент на отражение на входа иа дълга ли- ния 7
Ps —коефициент на отражение на изхода на дълга ли- ния Т’сс — консумирана мощност Z —трето състоянне на изхода на логически елемент, в което изходното му съпротивление е безкрайно го- лямо (изходната верига е изключена) Та —температура иа околната среда 8
ВЪВЕДЕНИЕ Характерна за микроелектрониката са изключително бързите й темпове на развитие. С всяка година например се увеличава с 20 % площта на кристала на интегралните схеми, плътността на логическите елементи (броят на логическите елементи на единица площ от кристала) нараства с 25 %, капацитетът на паметите се увеличава със 70%, а произведението на разсейваната мощност и времето на закъснение на сигнала в логический елемент се на— малява два пъти [2]. Обща тенденция е все повече да се използуват интегрални схе- ми с голяма степей на интеграция и специализирани интегрални схеми, израбэтени по поръчка. Прогнозите от преди няколко го- дини предричаха спадане на производството и използуването на интегрални ТТЛ ехеми с малха и средна стелен на интеграция. Това предположение се налагаше от бързите успехи в развитие- то на CMOS технологията. Бяха разработени и се появиха на па- зара CMOS интегрални схеми от сериите 74 С и 74 НС, конто практически заменят интегралните ТТЛ схеми от стандартната се- рия. Времето на превключване на логическите елементи от се— рията 74 НС е 9 ns, което означава, че максималната им тактова честота е около 10 MHz. Фирмите, конто се съобразиха с тези прсгнози, преобррудваха своите заводи за производство на CMOS интегрални схеми. Две събития обаче попречиха за изпъляенисто на прогнозата за намаляване на използуването на интегралните ТТЛ схеми. Пър- вото е бурното развитие на производството на персоналии ком- пютри, което е свързано с използване на or ромни количества от определени интегрални ТТЛ схеми- Тази нужда за известно вре- ме доведе до криза в доставката на интегралните ТТЛ схеми. Второто събитие е разработването на сериите 74ALS, 74 AS и 74 F, конто до голяма степей възстаповиха позициите на инте- гралните ТТЛ схеми. Производството на интегрални схеми от те- зи серии се базира на използуването на йонна имплантация вмес- то дифузия за дотиране на изходния полупроводников материал. Прието е тези серии да се наричат Advanced (прогресивни). Се- рията 74ALS (Advanced Low power Schottky) се появи през 1980 г. Средното време на превключване на логическите елемен- ти от тази серия е 4 ns, а консумираната мощност на един ло- гически елемент е 1,2 mW. При серията74А5 (1982 г.) средното време на превключване е 1,7 ns, а средната консумирана мощност е 8 mW (при интегралните ТТЛ схеми от стандартната серия 74: средната консумирана мощност от един логически елемент е 9
10 mW, а времето на превключване е 10 ns). При серията 74 F средната консумирана мощност е 4 mW, а времето на превключ- ване е 3 ns. Засега изцяло е спряно производството на интегралните ТТЛ схеми от сериите 54/74Н и 54/74L. Основно приложение намират интегралните схеми с диоди на Шотки от сериите 54/74 LS, 54/74 ALS и 54/74 AS. Например фирмата Texas I. предлага в се- рията 54/74 LS 280 различии видове интегрални схеми, в серията 54/74 ALS—260, а в серията 54/74 AS—190. В това издание на книгата се разглеждат предимно новите ин- тегрални схеми от сериите 74 LS, 74ALS и 74 AS. Не са разгле- дани импулсните схеми, изградени с отделни логически елемен- ти, като внимание е обърнато на специализираните интегрални им- пулсни схеми. 10
ГЛАВА ПЪРВА ЛОГИЧЕСКИ ИНТЕГРАЛНИ СХЕМИ 1.1. ОБЩИ СВЕДЕНИЯ Интегралните схеми представляват функционални възли, при конто всички компоненти на схемата — транзистори, диоди, рези- стори и свързващите ги проводници, се изработват в общ техно- логичен пронес в полупроводников материал. Най-голямото до- стойнство на интегралните схеми е тяхната повишена надеждност. Първите интегрални схеми се появиха още през 60-те години като резултат от усъвършенствуването на планарно-епитаксиал- ната технология за произвеждане на силициеви транзистори. Про- изводството на ТТЛ интегралните схеми започна почти одновре- менно от някилко фирми. През гони 1966 г. бе съобщено за пус- кането в серийно производство на интегралните схеми от серия- та SN74N от фирмата Texas Instruments. Първоиачално серията SN74N съдържаше 12 разновидности и поради търговската ак- тивност на фирмата Texas I. [53] бързо се наложи на пазара. Сега интегралните схеми от типа ТТЛ се произвеждат в много страни и броят на разновидностите им надхвърля хиляда. ТТЛ еле- ментите отдавиа не са последната новост на микроелектроника- та: вече са разработени и се произвеждат схеми с голяма сте- пей на интеграция и с бързодействие, многократно превишава- що бьрзодейстзието на ТТЛ елеменгите. Независимо от това ТТЛ елементите все още заемат едно от основните места сред дру- гите видове интегрални схеми. Причината за това е, че ТТЛ интег- ралните схеми имат средна степей на интеграция и логическите елементи, конто се произвеждат, са универсалии по отношение на приложението им. Това е важно предимство на ТТЛ елементи- те, тъй като с тях могат да се реализират разнообразии логи- чески устройства. Бързодействието им е максималното, което мо- же да се постигне с наситени биполярни транзистори — времето на превключване на стандартните ТТЛ елементи е около 10 ns, а фр.'нтът на формираиите импулси — от 5 до 10 ns. Подобно бър- зодействие е достатъчно за повечето от съвременните радиоелек- тронни устройства. Освен стандартните ТТЛ елементи съществу- ват (но вече не се произвеждат) б ьрзодействуващи и бавнодей- ствуващи логически елементи. Първите имат средно време на превключване 6 ns, а вторите — 33 ns. Зиачително развитие ТТЛ интегралните схеми получиха с из- ползуването на диоди на Шотки. Серията логически интегрални АИЧНА БИБЛИОТЕКА Togop Нерелчев 11
схеми 74LS, конто е изградена с диоди и транзистори на Шотки, има средно време на превключване 10 ns и средна консумирана мощност 2 mW (нарича се серия с малка консумация). Бързодей- ствуващите интегрални схеми от серията 74S имат време на пре» Фиг. 1.1. Сравнителна диагргмз за отделяйте серии ТТЛ интегрални схеми по бързодейст- вие и време на превключване СТ — стандартна серия ; LS — серия с малка кон- сумация с диоди на Шотки; 5— серия с диоди на Шотки ; ALS — серия с малка консумация (74ALS); AS — серия 74 AS включване 3ns и консумирана мощност 20 mW [ЮЗ]. Използува- нето на технологията за йонна имплантация при произволството на ТТЛ интегрални схеми (вместо дифузия) позволи да се разра- ботят сериите 74ALS, 74F и 74AS (фиг. 1.1). Първата серия се характеризира с време на превключване 4 ns и средна консуми- рана мощно ст 1 mW, а серията 74 AS яма време на превключва- не 1,7 ns и 8 mW консумирана мощнсст [106]. Междинна по бър- зодействие и консумирана мощност е серията 74F— съответно 3 ns и 4 mW. По този начин съществуващите сега различии се- рии ТТЛ интегрални схеми имат значително бързодействие и за- доволяват потребностите от разработване на радиоелектронни апа- ратури с широка гама от разновидности в честотния обхват от 1 до 200 MHz. Нивата на входните и изходните сигнали на логическите еле- менти от различните серии ТТЛ интегрални схеми са еднгкви, което позволява те да работят съвместно при спазване на съот- ветните коефициенти на натоварване. Предшествениците на ТТЛ интегралните схеми са резисторно- транзисторните (РТЛ) и диодно-транзисторните (ДТЛ) логически 12
<хеХ1И- При първия вид логическата операция се изпълнява от матрица, конто е образувана от резигтсри, а при вторив — от диоди. Тези схеми обаче имат редица недостатъци, например нис- ко бьрзодействие, технологични трудности при изработването на резистори, трудно реализиране на тригери и т. н. Сега резистор- но-транзисторните и диодно-транзисторните логически схеми не се произвеждат (през 1970 г. производството им е било 35% от общия обем интегрални схеми). С диодно-транзисторните логически елементи може да се ре- ализира голяма част от разгледаните в книгата импулсни схеми. За изчисляването на тези схеми може да се използуват дадени- те в книгата формули, като, разбира се, се вземат предвид съот- ветните параметри на диодно-транзисторните елементи. Друг вид ТТЛ интегрални схеми с биполярни транзистори са схемите с емитерна връзка (ECL — наричат се още схеми с токо- ви ключове). Тези схеми притежават високо бързодействие — до 100—1000 MHz, което се постига благодарение на това, че тран- зисторите работят в ненаситен режим [93]. ECL интегралните схе- ми нямат голямо разпространение в сравнение с другите интег- рални схеми и се използуват в ограничен брой бързодействува- щи цифрови устройства. В тази книга те не се разглеждат. Сериозен конкурент на ТТЛ интегралните схеми са CMOS ло- гическите интегрални схеми. Благодарение на изграждането им с полеви транзистори с допълнителна симетрия (с транзистори с Р и N канал [23, 24]) те има _много малка консумация — статичната консумирана мощност на един CMOS логически елемент е под 1 p,W. Динамичната консумирана- мощное? нараства пропорционал- но с увеличаване на честотата на превключване. Както се вижда от фиг. 1.2, при честота на превключване около 1 MHz динамич- ната консумирана мощност на CMOS логическите елементи се из- равнява с консумираната мощност на логическите схеми от се- рията 74ALS, а при по-висока честота даже нараства. От CMOS логическите интегрални схеми най-популярна е серия- та 4000 с основен производител фирмата RCA [67], серията 14000 на физмата MOTOROLA [68] и серията HEF4000 на фирмата PHILIPS [74]. Разработените през последните години високоско- ростни CMOS интегрални схеми (High-speed CMOS) — сериите 54/74НС, 54/74НСТ и 54/74HCLJ [24], имат аналогични означения на означеннята на ТТЛ интегралните схеми от серията 54/74. Функ- ционалната схема и разположението на изводите им напълносъв- падат- Причина за това е' голямата популярност на ТТЛ интег- ралните схеми и зиачително удобство за специалистите при ориен- тирането им в съществуващото голямо многообразие от ин- тегрални схеми. Наличието на CMOS логически интегрални схеми прави неоп- тимално използуването на ТТЛ интегрални схеми в устройства с честота на тактовите импулси до 1 MHz (фиг. 1.3). Приложение- 13
то на интегралните схеми от серията 74LS е възможно до често- ти 45 MHz, на серията 74ALS— до70МНг, на серията 74S — до 100 MHz, а на серията 74AS — до 200 MHz. CMOS интегралните схеми засега работят с честоти на превключване до 10—15MHz- Фиг. 1.2. Средня консумирана мощност на'отделните серии логически елементи в зависимост от честотата на превключване Фиг. 1.3. Типични честотни области на грилсжсвие на от- деляйте серии логически елементи 1.2. ЛОГИЧЕСКИ НИВА И ЛОГИЧЕСКИ ФУНКЦИЙ Интегралните схеми от типа ТТЛ се използуват предимно в изчислителната техника, където осъществяват логически (булева) операции. Променливите величини, конто участвуват в логиче- ските функции, могат да приемат само две стойкости, условно означавани с 0 и 1. Съответно две стойкости, 0 или 1, могат да приемат и логическите функции. Електронните схеми, използуващи двоична логика, имат две съ 14
стояния, на конто съответствуват две различии стойности на !Из- ходния сигнал. Характерът на изходните сигнали зависи от?на- чина на кодиране на променливите 0 и 1. Съшествуват схеми,. при конто в състояние 1 в изхода им има импулси, а в състоя- Фиг. 1.4. Кодиране на нивзта£на логическата]10 и< логиче- ската 1 при: в) положителна логика ; б) отрицателна логика ние 0 —няма. Този вид кодиране се нарича импулсно кодиране и се използува предимно в схемите, изградени с дискретни ком- поненти. Връзките между отделимте логически схемное този слу- чай се осъществяват чрез разделящи кондензатори. В потенциалните логически схеми (такива с а ТТЛ елементи- те) променливите 0 и 1 се представят с потенциали с различно ниво. Потенциалът, с който е кодирано състояние 0, се нарича ниво на логическата 0, а на състоянието 1 — ниво на логически- та 1. ilo-нататък обикновено ще се наричат „ниво 0“ и „ниво1“ или „сигнал 0“ и „сигнал 1“, или само „0“ и „1“. С думата „нула* ще се означава напрежение, чиято стойност е 0V. В американската и отчасти в западноевропейската техническа литература за означаване на нивото 0 и 1 се използуват симво- лите L и Н (от английските думи low — ниско, и high — високо). В немската литература понякога за означаване на 1 се използу- ва знакът а за 0—0. На фиг. 1.4 са дадени възможните начини за кодиране с по- тенциали на променливите 0 и 1. В най-често срещания случай нивото на логическата 0 е по-ниско от нивото на логическата 1 (фиг. 1.4 а). Такова кодиране се нарича положителна логика. Когато нивото на логическата 0 е по-високо от нивото на ло- гическата 1, кодирането се нарича отрицателна логика (фиг. 1.4 6). При логическите елементи, в конто транзисторите рабо- тят в наситен режим, едно от нивата вииаги е почти нула, а дру- 15
сото ниво има стойност, близка до напрежението на захранва* ЩИЯ токоизточник. Цифровите устройства с ТТЛ елементи работят с положител- на логика. При две променливи и Х2, всяка една от конто може да е О или 1, съществуват 16 различии логически функции [11, 42]. Оба- че лесно се показва, че всяка една от тези логически функции може да се представи чрез трите основни логически функции И, ИЛИ и НЕ [11,42,51]. Логически функция И (конюнкция или логическо произведе- ние). Функцията И се реализира с логически елемент И, който често се нарича схема на съвпадение. В изхода на елемента И сигнал 1 ще има само тогава, когато на всички входове едно- свременно са подадени сигнали 1. Изходпият сигнал става 0, ако поне на един от входовете се подаде сигнал 0. Следователно: а) логическото произведение на произволен брой променливи е равно на 0, ако една или няколко от тях имат значение 0; б) логическото произведение е равно на 1 само в случая, ко- гато всички променливи едновременно са равни на 1. Това за две променливи се демонстрира от таблицата на истин- лостта и времедиаграмата на входните и изходните сигнали, по- жазани на фиг. 1.5. Фиг. 1.5. Логически елемент И: а) таблица иа истин ноет; б) времедиаграма на входните и изход- ни сиги ал и Операцията логическо произведение се означава по следния на» "чин: У=Х1.Х2 ... хт, 116
където Y е сигналы, който се получава в изхода на логический елемент И, а Хх-?-Ат— сигналите, конто се подават на входовете му. В литературата за означаване на операцията логическо произ- ведение се използува още и следният начин: У—Х1 A А^Д - • • A Хт, където знакът А наподобява буквата А (първата буква от анг- лийската дума AND — И). I От определение™ за логическо произведение следва: 0. %! = 0; Y1.A1=A1. Гези зависимости се използуват за опростяване на логически функции. Логическа функция ИЛИ (дизюнкция или логическо суми- ране). Функцията се реализира от схема (логически елемент) ИЛИ. Сигналы в изхода на схемата ИЛИ е равен на 1, ако ионе на един от входовете е подаден сигнал 1, и е равен на 0 само ко- гато на всичките входове е подаден сигнал 0. Определението за логическа сума е : а) логическата сума от произволен брой променливи е равна на 1, ако една или няколко от тези променливи имат значение 1; б) логическата сума ё равна на 0 само тогава, когато всички променливи едновременно приемат значение 0. Операцията ИЛИ се записва по следния начин: У=Х1+Х2+ . . . +Ат. Използува се и следният начин за записване: К=АХ V А2 V • 4 V Ym. Тукл’знакът У 2е първата буква от латинската дума VEL — ИЛИ. Действието на логический елемент ИЛИ с два входа се пояс- нява от таблицата на истинността и времедиаграмите на фиг. 1.6. От определението за логическо сумиране следва 0+А1=А’1, 1+Ах=1, Х1ёА1=А'1. Отрицание (инверсия, операция НЕ). Операциите логическо су- миране и логическо умножение по смисъла си съвпадат със съот- 2 Импулсни и цифрови схеми 17
ветните операции от обикновената алгебра. Освен тях в логиче- ските системи се използува и операцията отрицание, конто няма еквивалент в обикновената алгебра. Операцията отрицание се реа- лизира от логически елемент НЕ (нарича се още инвертор). To- ff ь Фиг. 1.6. Логически елемент ИЛИ: а) таблица на истинност; б) времедиаграма на входните и изходни- те сигнали Фиг. 1.7. Инвертор: а) таблица на истинност» б) времедиаграма на входните и изходннте сигнали зи логически елемент нма само един вход и ''игналът в изхо- да му винаги е отрицание (инверсия) на входния, т. е. ако вход- ният сигнал е 0, изходният е 1 и обратно, ако входния г е 1, из- ходният е 0 (фиг. 1.7) Операцията НЕ се означава с чертичка^ конто се тставя над знака на входния сигнал: 18
При двойно отрицание се получава изходиият сигнал Фиг. 1.8. Таблица на истинност и времедиаграма на входните и изходните сигнали: а) логически елемент И-НЕ; б) логически елемент ИЛИ-НЕ Освен това са в сила и следните тривиални равенства: Л-^1=0, 19
Логическите елементи И, ИЛИ и НЕ образуват пълен функ- ционален набор, тъй като с тяхна помощ може да се реализира производна логическа функция. Пълен функционален набор се по- лучава и от един логически елемент с двустепениа логика, напри- мер от елемента И-НЕ (фиг. 1.8 а) или от елемента ИЛИ-НЕ (фиг. 1.8 б). Тези логически елементи се получават с включване след елемента И и съответно след елемента ИЛИ на инвертор От схемна гледна точка включването на инвертор след логиче- ски елемент И или ИЛИ има редица предимства: подобрява се фор- мата на изходния сигнал; повишава се товароспособността и се увеличава шумоустойчивостта. Функцията, която се реализира от логичсския елемент И-НЕ, е У—А1.АГ2- • • Хт , а от логический елемент ИЛИ-НЕ— К—А\-|-А2-|- . . . + Хт. В табл. 1.1 са дадени означенията на логическите елементи И, ИЛИ, НЕ, И-НЕ и ИЛИ-НЕ. ‘Означенията, регламентирани в БДС 8212—74, са предназначени за конструкторска докумен- тация и имат това предимство, че могат да се използуват при машинно проектиране. В тази книга са възприети означенията от първия ред на таблицата, конто са по-нагледни и заемат по малка площ върху чертежите. Фиг. 1.9. Използуване като инвертор на логи- чески елемент: а) И-НЕ; 6) ИЛИ-НЕ Ако се разгледа таблицата на истипността на елемента И-НЕ на фиг. 1.8 а, се вижда, че при Х2— 1 тя по отношение на про- менливата Аг се преобразува в таблицата на истинност на ло- гический елемент НЕ (вж. фиг. 1.7). Същото се получава, ако и 20
Таблица 1.1 Означение на основное логически функции 21
на двата (на всичките) входа на логический елемент И-НЕ се по- даде сигналът Хг (фиг. 1.9о). По същия начин елементът ИЛИ- НЕ се преобразува в елемент НЕ, ако сигналът Хг се подаде на един от входовете му, а на другия (или на другите)се подаде сиг- Фиг. 1.10. Логически цемент с предварително^ ин- вертиране на входните сигнали: а) логически елемеит И ; б) логически елемент ИЛИ нал 0 или пък, ако сигналът Хг се подаде на двата (на всички те) входа (фиг. 1.9 б). Като се сравнят таблидите на истинността на логическите еле- менти И-НЕ и ИЛИ-HE (вж. фиг. 1.8), се вижда, че функциите на двата елемента се разменят, ако вместо 0 се запише 1 и вме- сто 1 — 0, т. е. ако сигналите Xi и Х2 се заменят с Х± и А2. По този начин логическият елемент И-НЕ, който изпълнява фуикция- та логическо произведение и следващо инвертираие на сигна- лите Xt и Xv изпълнява функцията логическо сумиране на сиг- налите и А2. Същото се отнася и за логический елемент ИЛИ- НЕ, който при заместване на променливите А\ и Х2 с Хх и Xt изпълнява функцията логическо умножение. От това следва, че ако сигналите предварително се инвертират и след това се по- дадат на логически елементИ-НЕ, се реализира функцията ИЛИ (фиг. 1.10а), а ако се подадат на логически елемент ИЛИ- НЕ — реализира се функцията И (фиг. 1.10 б).
разгледаното свойство на логическите елементи И-НЕ и ИЛИ- НЕ следва от теоремата на де Морган, конто в общия случай може да се запише по следния начин: (Л1-рЛ2+- • • +Хт)~ или ____________ (^1-^2- • • + • -+хт Следователно с логически елемент И-НЕ може да се осъщест- ви операцията НЕ и операцията ИЛИ, а с логически елемент ИЛИ-НЕ — операцията НЕ и И. Всеки един от тези логически елементи обра- зува пълен функционален набор. Затова в началната номенклатура на широко разпространената серия ин- тегрални схеми от типа ТТЛ влизаха практически само логически елементи И-НЕ с различен брой вхо- дове, като с тях може да се реализира произволна Фиг. 1.11. Асоциативен закон при три про- менливи: а) за логическо произведение; б) за логическа сума по сложност логическа функция. В съвременната номенклатура на ТТЛ схе- мите има и инвертори, и логически елементи И, ИЛИ и ИЛИ-HE. Тяхното използуване спомага в никои случаи да се опрости логическата схема, да се намалят обемът й и броят на междинните връзки. За опростяваие на логическите функции се използуват съотно- шенията и законите на алгебрата на логиката, някои от конто имат, а други нямат аналогия с уравненията на обикновената ал- гебра [11, 42. 48, 51]. Асоциативен закон- В изразите на функции, конто съдържат само знака конюнкция или само знака дизюнкция, скобите могат да се изпуснат, т. е. *i( Л- А») =(Л1.Х2).Х8=Ai.X3.X3, X, + (Аа+Х3)=(Х1+ Х2) +xs=x1+x2+x3. Този закон се илюстрира на фиг. 1.11 и може да се използу- ва за опростяваие на логическата схема: след разкриване на ско- бата логическата функция се реализира с един логически елемент вместо с два. Т ози закон може да се използува в случайте, кога-
то броят на променливите (входните сигнали) е повече от броя на входовете на наличните логически елементи. Комутативен закон. Състоянието, което се изразява отконюнк- цията или от дизюнкцията на променливите, не зависи от реда на записване на променливите: Aj.Xa =Х2.Х1, А1+А2=А8+А1. Това означава, че е без значение кой сигнал на кой от входове- те на логически! е елементи се подава. Дистрибутивен закон. Използува се за опростяване на функции, конто съдържат едновременно конюнкция и дизюнкция. Изразя- ва се със следните формули: *i-(a2 +х,)=(х1.л1)+(%1. х3\ х1+х2.х3=(х1+х2) -С^+Аз). Аналог на първата формула е равенството а. (b+c)=(a.b)+(a.c) от обикновената алгебра. Втората формула няма аналог в обик- новената алгебра. Следствия от дистрибутивния закон са следните две равенст- ва, известии като закон на поглъщането: А1.(Х1+Х2) = А1. Закон на слепването. В обикновената алгебра няма подобен закон: (Ах. Х2)+(АХ. Х8) =Хх. (Х2+Х2) =А1._ Тази формула позволява да се заменят два члена в логическите функции, конто имат еднаква променлйва Xi (в общия случай може да бъде и по-сложна функция) и променлйва Х2 без инвер- сия в единия член и с инверсия в другая член, с един член, ра- вен на Хх. Разглежданите дотук закони лесно могат да се разширят за произволен брой променливи. Тези закони обаче не изчерпват правилата на булевата алгебра, но в много от случайте са доста- тъчни за преобразуване на логическите функции, конто се сре- щат в обикновените радиоелектронни устройства. При преобразу- ването на дадено логическо уравнение трябва да се имат предвид наличните л< гически елементи, с конто ще се изгради схемата» броят на входовете и товароспособността им. 24
1.3. ЦИФРОВИ СХЕМИ С ТТЛ ЕЛЕМЕНТИ Цифровите устройства обикновено се нарйчат крайни, дискрет- на или цифрови автомата и обработает информация, предста- вена в цифров (двойчен)вид, т. е. реализират определена функция между входните и изходните променливи (сигнали). Цифровите автомати (схеми) се подразделят на два основни класа — ком- бинационна и последователни. При комбинационните автомати стойността на изходния сигнал Y (/) във всеки момент от време еднозначно се определи от стойността на входните променливи X (t) в този момент от време: У(^(^т (0). При последователиите автомати стойността на изходния сигнал в определен момент зависи от стойността иа входните сигнали в този момент и в редица предходни моменти ; Y(0=^[Am(0. *,„(/-1),. - • Aw(/-A)]. Това означава, че последователиите автомати трябва да имат съ- ответно устройство за запаметяване на входните сигнали. Отделяйте моменти, в конто се прэменят входните и изходни- те сигнали, в цифровите устройства се нарйчат тактови момен- та (тактове). Тези тактове се номерират и се използуват като автономно време. Съвкупността от логически елементи и връзките между тях об- разуват структурната схема на автомата. В зависимост от това,. как се предават сигналите от един логически елемент към дэуг, цифровите устройства се разделят на асинхронна и синхронии. При асинхрониите автомати изменението на входните сигнали вед- нага довежда до изменение на изходните сигнали. При синхрон- ните автомати изходните сигнали се изменят само при подаване на спомагателни синхронизиращи импулси, наричани тактови им- пулси. Задачата на логического синтезиране на цифровите устройства се състои в определянето на оптималната структура на автомата с използуването на определени логически елементи. Обикновено изходното задание за проектиране на автомата се дава словесно. В процеса на проектирането от него се съставят графи, таблици и матрици. Този етап на проектирането се нарича абстрактен синтез. В процеса на структурная синтез с използуването на апарата на алгебра на логиката от табличного задание се със- тавя схемата на автомата [11, 48, 51]- При схемите, изпълнени с дискретни компонента — транзисто- ри, резистори и кондензатори, трябва да се проектират още и схемите на необходимите логически елементи. Тезч схеми освен големия си обем притежават и невисока надеждност (поради го- 25
лемия брой съединения). Основната трудност, конто се среща при включване и настройване на устройствата с дискретна компонен- та, е взаимното съгласуване между отделните възли и логичес- ки елементи Трудноститс се увеличават, когато устройството трябва да работа в широк температурен обхват. При цифровите устройства, изработени с интегрални схеми, от- пада въпросът за проектирането и изработването на отделните ло- гически елементи. Отпада и въпросът за взаимното съгласуване на елементите — съгласуването се осигурява в целия температу- рен обхват в рамките на гарантираната от фирмата товароспособ- ност и граници на изменение на захранващото напрежение. Ин- тегралните логически елементи имат висока надеждност и се ха- рактеризират с добра степей на повторяемост (малки отклонения на параметрите на логическите елементи в различните екземпля- ри). При ТТЛ елементите разликата в параметрите на произведе- иите от различии фирми логически елементи е незначителна. При проектирането на цифрови устройства с интегрални еле- менти на поеден план излиза абстрактного и структурного синте- зиране. Правнлно пр >ектираного и безгрешно изпълненото ус- тройство веднага започва да работа За разлика от логическите елементи, построени с дискретни резистори и транзистори, конто обикновено са импулени, интег- ралните ТТЛ елементи са потенциални (поради трудностите да се изработят кондензатори в полупроводниковия кристал). Това различие обикновено затруднява инженерите при първоначална- та работа с интегрални схеми. Трябва да се знае, че при потен- циалните схеми всеки сигнал, подаден на входа на логический елемент, действува през цялото време, а не само в началото му, както е в импулените схеми. При проектиране на схемата трябва да се има предвид и времето за разпространение на сигнала през логически:е елементи (времето на превключване), което мо- же да е причина за появяването на критични и некритични със- тезания на сигналите [65]. 14. ИМПУЛСНИ СХЕМИ С ТТЛ ЕЛЕМЕНТИ В радиоелектронните устройства наред с цифровите схеми са необходим!! и различии импулени схеми, с чиято помощ се фор- мират импулси с различна продължителност и форма. Целесъоб- разно е, когато цифровата схема е реализирана с интегрални ТТЛ елементи, и за импулената схема да се използуват също ТТЛ елемента. По своего действие ТТЛ елементите с инвертор в изхода мо- гат да се разглеждат като транзисторен ключ или като едностъ- пален транзисторен усилвател. Този факт позволява да се изпъл- 26
няват разнообразии импулени схеми, в конто транзисторните стъ- пала се заменят с интегрални логически елементи. Част от им- пулените схеми, като генератор за единични импулси или форми- ране на кратък импулс от постъпил сигнал, могат да се изгра- дят само с ТТЛ елементи. За реализиране обаче на останалите импулени схеми — автогенериращи и чакащи мултивибратори, тригери на Шмит и др. — към ТТЛ елементите трябва да се включат допълнителни резистори и кондензатори (например във времезадаващите вериги), а в някои случаи и допълнителни транзистори. На практика е възможно всички импулени схеми, известии от транзисторната техника, да се реализират и с ТТЛ елементи. Наличието на няколко входа в логическите елементи разширява възможностите на тези импулени схеми, тъй като е възможно управляването им от няколко сигнала или те да се вклю- чат в логическата схема наустройството- Трудности при построяването на импулени схеми възникват от малкото входно съпротивление на ТТЛ елементите и от ограни- чителните условия, недопускащи прсвишаването на определени стойкости на входните и изходниТе сигнали. За проектирането на импулени схеми с ТТЛ елементи не мо- же непосредствено да се приложат известните от транзисторната техника методики. В тези методики се използуват преди всичко параметрите на тра юисторите — коефициент на усилване, гра- нична честота, съпротивление на преходите и т. н. ]15, 56J. При интегралните схеми коефициентите на усилване и останалите па- ра метри на транзисторите е невъзможно да се измерят. Затова най-целесъобразно е проектирането на схемите да се извършва с помощта на входната, изходната и предавателната характерис- тика на логическите елементи, конто носят пълна информация за параметрите на транзисторите. Честотните свойства на логичес- ките елементи се определят от времето за превключване от ед- ко състояние в друго. На тази основа са направени всички ана- лизп и изчисления на импулените схеми в тази книга. Изходните сигнали, получени от импулените схеми, изградени с ТТЛ елементи, имат същите параметри, както и сигналите на използуваните логически елементи, и не е необходимо допълни- телно съгласуване с останалата логическа или импулена част на устройство™. Включването на допълнителни резистори и конден- затори обикновено довежда до намаляване на коефициента на натоварване на изхода на импулената схема. Вързодействието на импулените схеми е в рамк-ите на бързодействието на използува- ните логически елементи. Включването на допълнителни кондензатори и резистори изме- ни режима на работа на логическите елементи и създава предпо- ставка за влошаване на шумоустойчивостта на импулените схеми. В това отношение трябва да се обърне по-голямо внимание към разработваната схема и особено на монтажа й, отколкото при на- пълно цифровите схеми. 27
Г Л АВА ВТОРА ХАРАКТЕРИСТИКИ НА ТТЛ ЕЛЕМЕНТИТЕ 2.1. СХЕМИ И ПАРАМЕТРИ 2.1.1- ИНТЕГРАЛНИ ТТЛ ЕЛЕМЕНТИ Транзисторно-транзисторните интегрални схеми с многоемите- рен входен транзистор нямат аналог в схемотехниката с дискрет- ни резистори и транзистори. ТТЛ схемите са резултат от разви- тието на диодно-транзисторните схеми, като функцията на диод- на матрица се изпълнява от многоемитерен транзистор, съчета- ващ в себе си предимствата на диодните матрици и транзистор- ния усилвател. Съществуват множество схемни варианти за реализиране на ТТЛ елементи [53, 62], но засега се е утвърдило едно основно схемно решение (фиг. 2.1). Реалната схема, осъществена в по- лупроводниковия кристал, се различава от схемата, показана на фиг. 2.1, по това, че освен необходшлите резистори и транзисто- ри в преходните зони се получават множество паразитни тран- зистори и диоди, конто в нормалей режим на работа са запуше- ни (фиг. 2.2) [58]. Интересен е фактът, че съществува взаимозаменяемост между ТТЛ елементите, произвеждани от различии страни и различии фирми, като в много от случайте съвпадат и означенията им. Различията, конто съществуват в параметрите на схемите от от- деляйте производители, са незначителни и не влияят на работа- та им в цифровите устройства. ТТЛ елементът представлява инерционен многополюсник с т входа и един изход. При еднакъв потенциал на всйчките входове той може да се разглежда и като четириполюсник. При използу- ването на ТТЛ елементите в логическите схеми на изчислителна- та техника в повечето случаи напълно с а достатъчни характерис- тиките на четириполюсника — входна, предавателна и изходна, и основните динамични параметри - време на превключване от О в 1 и от 1 в 0. При проектирането на импулсни схеми с ТТЛ елементи обаче е необходимо добре да се знаят принципът на работа на логическите елементи и процесите, конто протичат в тяхв моментите на превключването им от едно логическо състоя- ние в друго. ТТЛ схемите се реализират изключително само с NPN тран зистори. Входният многоемитерен транзистор изпълнява логичес- 28
ката функция конюнкция на входните сигнали с положитслна по- лярност (вж. фиг. 2.1). Транзисторите, включени след многоеми- териия транзистор, образуват сложен инвертор, който позволява да се получи добра форма на изходния сигнал и добра товаро- способност на логичес- кий елемент и да се на- мали влиянието на ка- пацитета на товара вър- ху продължителностите на фронтовете на изход- ния импулс. Освен това схемата на ТТЛ елемен- тите се харакгеризира с понижени изисквания към параметрите на транзисторите, което е важно при масово про- изводство. Интегралните тран- зистори по своите пара- метри малко се разли- Фиг. 2.1. Основна схема па ТТЛ'елемент от стандартвата серия 54/74 чават от дискретните транзистори. Разликата •е в това, че в интеграл- ните схеми транзит горите се разполагат на повърхността на по- лупроводниковия нтлстал, вследствие на което обемното съпро- Фиг. 2.2. Схема на интегрален ТТЛ елемент, моделиран с дискретни елементи 29
тивление на колектора е относително по-голямо, отколкото при дискретните транзистори. Това определи и по-голямото съпротив- ление на прехода колектор—емитер в наситено състояние на съшествуването на изолиращ пре- транзистора. Друга разлика е Фиг. 2.3. Входна характеристика на транзистор, включен в схема с общ емитер ход между колектора и под- ложката, конто се запушва при включване на захранващото напрежение (вж. фиг. 2.2). Но въпреки че тези паразитни пре- ходи са запушени, в никои слу- чаи те са причина за създава- не на нежелателни връзки меж- ду отделките транзистори в схемата. На фиг. 2.3 е показана фор- мата на входната характеристи- ка на силициев транзистор. За отпушване на транзистора е необходимо напреженнето меж- ду базата и емитера UBE да превишава 0.4—IV. Входната характеристика се апроксими- ра с начупена линия, съставена от две прави. Напреженнето на отпушване се означава при което колекторният с UBE0 и е равно иа напреженнето иВЕ ток е 0,05 Jcs, или /в=0,05—. При напрежение UВЕО*^11ВЕ< UВES транзисторът е активен. При напрежение ube—Ubes транзисторът се насища. При транзисторите. използувани в ТТЛ интегралните елементи, напреженнето UВЕО е около 0,6 V, а на- прежението UBES—0,65—0,76V. Напреженнето зависи от температурата—при повишаване на температурата то се намаля* ва с около 2mV на 1°С [15]. Интегралният многоемитерен транзистор представлява съвкуп- ност от т транзисторни структури (фиг. 2.4 а) с общ колектор. Тойможе да се разглежда като т транзистора, чиито бази и колек- тори са свързани паралелно (фиг. 2.4 б). Отделяйте емитери на многое митерния транзистор са така разположени, че практически няма взаимно влияние между тях през 'участъците на базата. 30
Също както и при обикновения транзистор за многоемитерния транзистор важи т където /e=2i *вх j е сУмаРният входен ток. Фиг. 2.4. Многоемитерен транзистор: а) означение; б) опростена еквивалентна схема Когато транзисторът е в активен режим, zc=P^b или Тук Рт е косфициентьт на усилване на многоемитерния транзи- стор в схема с общ емитер: а ат — коефициентът на усилване в схема с обща база, където т Тук а. е коефициентът на усилване на /-та транзисторна струк- тура. Когато емитерите са ндентични, за коефициента на усилване се получава 31
Между входовете и общия проводник наповечето логически елементи са включени предпазни (демпферни) диоди (вж. фиг. 2.9). Тя кното предназначение е да предпазват многоемитерния тран- зистор от повреждане при отрицателни входни папрежения. Тези диоди се отпушват при входно напрежение, по-отрицателно от 0,8 V, ограничават входния сигнал и по този начин не позволяват попадането на емитерите на транзистора Т\ на по-отрицателни напрежения. В нормален режим на работа (при положителни вход- ни сигнали) предпазните диоди са запушени, като внасят във всеки вход допълнителен капацитет под 1 pF [5], който слабо влошава динамичните характеристики на логический елемент. ТТЛ елементите имат две състояния. В едното състояние логи- ческият елемент се установява, когато на всички входове одно- временно са подадени високи потенциала (сигнали логическа 1), а в другото състояние—когато поне на един от емитерите на вход- ния транзистор е подаден нисък потенциалд(сигнал"‘логическа 0). 2.1.2 ЛОГИЧЕСКА 1 НА ВСИЧКИ ВХОДОВЕ НА ЕЛЕМЕНТ И-НЕ Когато всичките т емитера на транзистора 7\ са свързани с високия потенциал (на схемата на фиг. 2.5 — с положителния по- люс на захранващия източник), емитерните преходи на транзис- Фиг« 2.5. Логическа 1 на всичките входове на логически елемент И-НЕ тора се запушват, колекторният преход се отпушва и базовият ток 1В1 през колекторния преход постъпва в базата на транзис тора Т2. Транзисторът Т2 се насища. Основната част от неговия 32
•емитерен ток протича през базата на транзистора и той също е в наситено състояние. Транзисторът е запушен. Изходиото напрежение е равно на UCEsi и е почти нула, т. е. при подаване на ниво 1 на всички входове на елемент И-НЕ изходният сиг- нал е 0. В този режим на работа потенциалът в'колектора на транзис- тора Тг е UBES2 4” UBES4 V, а на свързаните еаедно емитери — ECC=5V. Следователно тран- зисторът 7\ се оказва включен инверсно. Входният емитерен ток съгласно изводите, дадсни в т. 2.1.1, е [45] ' та,- вх1== 1—та2 (2-0 където ZB1 е базовият ток на транзистора 7\’, т — броят на съединените към високия потенциал еми- тери ня входния транзистор: а. —коефициентът на усилване по ток на многоемитер- ния транзистор 7\ в инверсно свързване (приема се, че всички емитери на транзистора 7\ са с еднакви параметри. Желателно е входният ток 7вх1 да е минимален. Затова е необ- ходимо коефициентът az да има възможно най-малка стойност, което се постига с увеличаване на разстоянието между базата и емитерните области на многоемитерния транзистор. В резултат съпротивлението на базата значително се повишава и коефициен- тът az на усилване на транзистора в инверсно включване не над- вишава 0,01—0,05 [62]. Това позволява изразът (2.1) да се запи- ше като ZB1, . (2.2) т. е. входният ток практически нараства пропорционално на броя на включените към високия потенциал входове. Обикновено то- кът ZBX1 за един емитер при ТТЛ елементите от серията 54/74 има типова стойност 10 рА и не надвишава 40 рА (вж. табл. 2 10)- От равенството (2.2) следва, че <2-3) Тъй като транзисторът 7\ е включен инверсно и емитерът и ко- лекторът са разменяли функцията си, входният ток може да се приеме за ток на колекторния преход. При това от равенството (2.3) следва, че транзисторът Т\ е наситен (при a<cl, Р^а). АИЧ'ПА ВИБАЯОГЕКА) v Toflwp Н»цеАМеВ>/
Базовият ток /В1 е (вж. фиг. 2.5) r F-CC—UBES2 ~ BES4 Транзисторите Т2 имат практически еднакви характерис- тики и U BES2 ~UBES4 ~^BES‘ Напрежението UBCX също може да се приеме равно на UBES, т. е. (2-Д Токът на базата на транзистора Т2 е / В2~^В1 Bi' а колекторният ток на транзистора Т2 — т __ ^CC~^BES4—UСЕ2 УС2~ ' r2 ‘ (2-5> За да бъде транзисторът Т2 наситен, трябва коефициентът му на усилване Р2 да изпълнява условието При UBES—0,1 V, А\ = 4 kQ и /?2=1,6 kS от зависимостите (2.4) (2.5) и (2.6) се получава р2>4. Това условие се изпълнява лес* но и следователно във формула (2.5) трябва вместо напрежение- то UCE2 да се замести стойността на напрежението колектор — емитер UCES на наситения транзистор Т2. Базовият ток на транзистора Т4 е ^В4=^С2"Ь^В2 R^‘ Условието за насищане на транзистора Т4 е (2.8) 1В4 Транзисторът Т3 е запушен и колекторният ток 7 изцяло се равнява на изходния /О0, който проти.ча през транзистора Т4. За ТТЛ елементите “от серията 54/74 максималният изходен ток /сотах ® 16 mA. От равенството (2.7) за тока /В4 при /?3=1 kQce 34
получала около 2,5 mA. Следователно условието за насищане на транзистора Г4 е ₽4>6. На практика, за да работят транзнсто- рите Т2 и Т4 в наситен режим в целия работен температурен об- хват, коефициентите р2 и р4 се избират по-големи от опреде- лените по форму лите (2.6) и (2.8) стойности. Диодът Д, включен в ем итера на транзистора Т3, е необхо- дим, за да се поддържа транзисторът Т3 в запушено състояние. Действително от фиг. 2.5 се вижда, че напрежението UJJE3 е UCES'2. ^^BESf CES4 ц~ Тъй като напрежението UCES2 практически има същата стойност. както и напрежението UCESi , а също и UBESi д, напрежение то UBE3 между базата и емитера на транзистора Т3 е нула или слабо положително и транзисторът Т3 е запушен. Токът, който се консумира от захранващия източник, ё 1ССО Като се използува зависимостта (2.2), се получава IССО ^Bl~^~^C~ След заместване на (2-4) и (2.5) се получава 1 /1 , ЕСС~U ВС\ UbES2 — UBES4 , ^CC~^BES4 ~^CES2 или £сс-^г_+Ас^±е?. (2.9) Консумираната от захранващия източник мощност (при az- <gl) е р / ecc~^bes Kcc—Ubes—Uces\ ИССО~ Сссу + %г ) Следователно при подаване на сигнал 1 на всичките входове на логически елемент И-НЕ изходното напрежение, което се оз- начава с UQ0, е ниско (логическа 0) и се равнява на UCESi • В това състояние на логическия елемент транзисторът 7\ е вклю- чен инверсно, транзисторите Т2 и Т4 са наситени, а транзисто- рът Т3 е запушен. Входният ток е незначителен по стойност (де- сетки микроампери) и нараства пропор ционално на броя на па- ралелно включените входове. 35
2.1.3. ЛОГИЧЕСКА О НА ЕДИН ОТ ВХОДОВЕТЕ НА ЕЛЕМЕНТ И-НЕ Когато поне на един от емитерите на входния многоемитерен транзистор се подаде сигнал 0 (т. е. емитерът се съедини с общия проводник — фиг. 2-6), транзисторът 7\ се насища. На Фиг. 2.6. Логическа 0 на един от входовете на логи- чески елемент И-НЕ базата на транзистора Т2 се подана напреженнето U CESi г-0 и той се запушва. Следователно колекторният ток на транзистора 7\ е нула. Входният ток /вх0 е равен на тока на базата 1В : ^0=fBl=EcC~^BESI— (2-Ю) Следователно входният ток 7вх0* се определи само от параметри- те на схемата и захранващото напрежение и не зависи от броя на включените към ниво 0 входове. Ако на два или повече вхо- дове е подаден сигнал 0, емитерният ток на транзистора Тг се разпределя във веригите на отделяйте входове (емитери). Когато напреженията, подадени на два или повече входове, са различии, входният ток също се разпределя неравномерно. През входове- те, чието входно напрежение е по-ниско, протича по-голямата част от входния ток. При /?х=4 kQ входният ток е около 1,1 mA, като максимал- ната му възможна стойност е 1,6 mA. 36
Токът 1вх 0 слабо завися от изменение™ на температурата, тъй като с нейното повишаване се намалява напреженнето UB£Si и същевременно се повишава съпротивлението Rlt което в значи- телна степей го компенсира. Входного съпротивление;при сигнал 0 на входа се означава с 0. От зависимостта (2.10) се получава #вхО (2-11) Входният ток 7 ,5 протичащ в емитерите, включени към ниво 1, се определи по формула (2.1), като се вземе предвид стойност- та на базовия ток /в от зависимостта (2.10). Тъй като транзисторът е запушен, посредством потенциала вър- ху резистора R3 в базата на транзистора Ts се подава положител- ният полюс на захранващото напрежение. В резултат на това тран- зисторът Т3 се намира в отпущено състояние и изходното напре- жение е високо (приближава се по стойност до захранващото напрежение Есс). С цел да се съкрати времето за превключване на логический елемент от едно състояние в друго е желателно транзисторът Т3 да не работи в режим на насищане. За да се изпълни това, трябва да се спазва следното неравенство за кое- фициента на усилване р3 на транзистора Т3: За схемата на фиг. 2.6 могат да се напишат следните равен- ства на изходното напрежение: UqC=Ecc Up, U ВЕЗ 1взЕ^ (2.12) UCc~~U д U СЕЗ— IC3Rf От тях се определят токовете /вз и 1С4 и за коефициента рз се получава „ СЗ _ (^СС Уд ^Q1 ^СЕЗ> ^2 Рз<-7взГ (Есс-ил-и^-ив^^‘ (2-13) В активен режим на работа на транзистора Т3 Uбез и UCE3 имат близки по порядък стойкости приближение може да се приеме, че UCE,~UВЕу на неравенство™ (2.13) да се опрости напреженията и с известно Това позволя- R < ^2 Рз< Ri (2-14) 37
От условието (2.14) при /?2=1,6 кй и /?4= 130 й следва, че коефициентът Р3 трябва да е по-малък от 12. Това условие е трудно изпълнимо поради неизбежните различия на параметрите на транзисторите при производството им, а също и вследствие на изменението на параметрите в работния температурен обхват, конто за интегралните схеми е сравнително широк. Изискването (2.14) може да се избегне, ако се въведе ограничение за макси- мално допустима стойност на изходния ток I който може да се консумира от логический елемент при 1 на изхода. Ако се приеме, че С3~^ QV от приравняването на равенствата (2.12) се получава ( ₽з вез* В граничния случай, когато коефициентът [З3 -> со, може да се запише Т — ЕВЕЗ ^СЕЗ /п । (2.15) Може да се приеме, че напрежението UCE3=0,4 V е границата на активния режим на транзистора Т3. От зависимостта (2.15) за Urf3=0,65 V и Т?4=130 Q се определи, че изходният ток /Q1 трябва да е по-малък от 1,9 mA, за да бъде транзисторът Т2 в активен режим. Тази стойност е потоляма от стойността на из- ходния ток, който е необходим за постигане на нужния коефи- циент на натоварване на схемата. Обикновено логическите еле- менти от серията 54/74 са предвидени да осигуряват максимален изходен ток 0,4 mA. Някои фирми гарантират двойно по-голям максимален изходен ток /Q/max —0,8 mA. Токът, който се консу- мира от захранващия източник, е р ___гг Г Г — СС UBES\ (С) 1 с\ /СС1=/В1= -------------> , (2Л6) а консумираната мощност — р _ р ECC~UBESl 1СС\ ^СС Следователно при подаване на сигнал 0 поне на един от входовете на логически елемент И-НЕ на изхода потенции- лът е висок {логически 1) и е ^Ql^' (2-17) 38
Изходното напрежен ие UQl завися от големината на товарния ток / а също и от температурата на околната среда, конто влияе на стойността на напрежението Un и съпротивлението Т?4, и от захранващото напрежение Есс. В това състояние транзисторът Фиг. 2.7. Посока на изходния ток а) при 1 в изхода; б) при 0 в изхода Т3 е отпущен, но е в активен режим. Транзисторите Т2 и Т4 са запушени, а е наситен. От разглеждането на двете статични състояния на логическите елементи И-НЕ може да се направи следното заключение: 1. Входният ток при ниво 1 на входа на логический елемент е незначителен по стойност (десетки микроампери) и зависи от броя на паралелно свързаните входове. 2. Входният ток при ниво 0 на входа е около един милиампер ^при логическите елементи от серията 54/74)и стойността му ше зависи от броя на паралелно свързаните входове. 3. Във всяко едно от двете състояния на логический елемент И-НЕ един от двата изходни транзистора в схемата на сложния инвертор е запушен, а другият — отпущен. Това осигурява мал- ко изходно съпротивление в двете състояния и гарантира добра товароспособност, слабо влияние от капацитивен товар и следо- вателно се постигат добри фронтове на импулсите при превключ- ване на елемента. 4. Изходното напрежение UQl в състояние 1 на изхода е по- ниско от захранващото напрежение Есс и зависи от големината 39
на товарния ток IQJ. Основната част от изходния ток I протича през резистора Z?4, отпушения транзистор Т3 и диода Д към из- хода (фиг. 2.7 а). 5- Изходното напрежение UQo в състояние 0 на изхода е поч- ти равно на нуля. Транзисторът Г4 е наситен и изходният ток може да бъде значително по-голям, отколкото при 1 в изхода- Токът IQ0 протича от изхода на логический елемент през наси- тения транзистор Т4 към общия проводник (фиг. 2.7 б). 2.1.4. ВИДОВЕ СХЕМИ Схемата на фиг. 2.1 е типова и по нея са осъществени логи- ческите елементи И-НЕ, произвеждани вестно изключение са интегралните Фиг. 2.8. Логически елемент И-НЕ от серия- та К1о5 от различии фирми- Из- схеми от серията К155 и К133, в чиято схема е до- бавен още един транзис- тор в сложния инвертор [55] — фиг. 2.8. Този тран- зистор не измени входните и изходните параметри на логический елемент. Него- вото предназначение е да подобри предавателната ха- рактеристика на логичес- кий елемент и да повиши статичната му шумоустой- чивост (вж. т. 2.2.2). За различните практичес- ки разработки на радио- електронна апаратура са необходима логически еле- менти както с малка това- роспособност и ниско бър- зодействие, така и логически елементи със средна и висока то- вароспособност и бързодействие. Товароспособността и бързо- действието на логическите елементи се определят от параметри- те на транзисторите и съпротивлението на резисторите в . схема- та. Разглежданата досега схема на логически елемент И-НЕ (фиг. 2.1) е със средна товароспособност и средне бързодействие. Та- зи схема е известна под названието стандартна схема (Standart TTL) или нормална схема и по нея е осъществена стандартна- та серия ТТЛ интегрални елементи*. Логическите елементи от * Названието не е много подходяще, носе е утвърдило и се използува от повечето производители на интегрални схеми. Формата Texas Instruments означав.! стандартната серия с SX 54/74. 40
стандартната серия осигуряват максимален ток [I QOmax = 16.mA при 0 на изхода и максимален изходен ток IQimax =0,4 mA при; 1 на изхода. Схемата на фиг. 2.9 позволява да се получи по-голям изходен. Фиг. 2.9. Логически елемент И-НЕ от стандартната серия с пови- шена товароспособност (Nq =30) ток (по-голям коефициент на натоварване)— максималната стой- ност на изходния ток [ е 48 mA, а на IQt — 1,2 mA. Това се постига благодарение на намаляването на съпротивленията на ре- зисторите Т?2, 7?3 и и на отпадане от схемата на диода Д. Последното налага да се използуват нови схемни компоненти — транзисторът Тъ и резисторът /?5. Те са необходими, за да се поддържа транзисторът Т3 запушен при отпущен транзистор (при ниво 0 в изхода). Транзисторът Тъ и’ резисторът Т?5 образу- ват емитерен повторител, който предава потенциала от колекто- ра на транзистора Т2 към базата на транзистора Т3. При сигнал 0 на изхода на логический елемент транзисторите 72 и Т4 са на- ситени и напреженнето база — емитер на транзистора Т3 е UBES4 ~\-^ces2 U сES4 благодарение на което той се поддържа в запушено състояние. Изходното напрежение U в състояние 1 на изхода на еле- мента се определи от равенството 41
^Qi~^CC ^Bi^ ^^BES л то в значително по-слаба степей зависи от големината на изход- ния ток IQi. По-големи изходни токове се допускат при логичес- жите елементи с отворен колектор (фиг. 2.10) В схемата на те- зи елементи за разлика от елемента от фиг. 2.1 липс- ват транзисторът Т3, резис- торът /?4 и диодът Д. От интегралната схема е изве- ден колекторът на транзи- стора 7'4. Товарного съпро- тивление 7?т се включва из- вън интегралната схема, с което се предотвратява прег- ряването на кристалл. Освен това логическите елементи с отворен колектор позволя- ват други схемни реализа- ции — например в колектор- ната верига на изходния Фиг. 2.10. Логически елемент И-НЕ от транзистор мо'же да се вклю- стандартната серия с отворен колектор чи намотката на реле, инди- каторна лампа, светлинен диод или друг изпълнителен механизъм, или индикаторен елемент. Изходният транзистор Т4 в елементите с отворен колектор се предвижда за различии максимални стойности на .изходния ток и допустими работни колекторни напрежения. Максималната среща- на стойност на изходния ток (при 0 в изхода) е 100 mA, а мак- сималното допустимо колекторно напрежение на изходния тран- зистор — 30 V. к Логическите елементи от стандартната серия 54/74 имат сред- не консумация 10 mW и средно време на превключване около 9 ns. Освен стандартната серия съществуват още и бавнодей- ’ствуваща и бързодействуваща серия ТТЛ интегрални схеми. Логическите елементи от бавнодействуващата серия (логически елементи с малка консумация — Low Power TTL — фиг. 2-11 а) се осъществяват по същата схема, както и стандартните ТТЛ елементи, с тази разлика, че съпротивлението на резисторите е с многократно по-високи стойности. Консумираната мощност на те- зи елементи е около 1 mW, а средното време на превключване — около 35 ns. В производство™ на някои фирми бавнодействува- щите логически елементи се означават с буквата L (от law — нисък). В схемите на логическите елементи от бавнодействуващата се- 42
рия не се предвиждат предпазни диоди във входните вериги на логическите елементи. Бързодействуващите логически елементи (High Speed TTL — (фиг. 2.11 б) се осъществяват по схемата на логическите еле- Фиг. 2.11. ТТЛ елементи; л) с ниско бързэцействме <кочсум1ция^Ьо\лг Power TTL) от серията 54L/74L; б) с исоко бързоде йствие High Speed) от серията j54Н/74Н менти с повишена товароспособност (фиг- 2.9), • но с намалени съпротивления на резисторите в схемата на изходния инвертор. Средната консумация на тези елементи е 22 mW, а средното вре- ме на превключване — 6,5 ns. Бързодействуващите логически елементи се означават с буквата Н (от high — висок). Сега ТТЛ интегрални схеми от сериите 54/74L и 54/74Н не се произвеждат и не се препоръчва използуването им. Съпротивленията на резисторите в по-голямата част от схеми- те на произвежданите ТТЛ елементи имат стойности, показани на фиг. 2.1 и фиг. 211. Малки изключения правят само отделки фирми, като най-често различно е съпротивление! о на резистора Т?4. Броят на емитерите на входния транзистор 7\ на логическите елементи може да бъде от два до осем. Повече от осем емитера не се правят по технологични съображеиия. Произвеждат се оба- че и логически елементи, в конто входният транзистор има само един емитер. Тези елементи изпълняват функцията на инвертор /или на повторител). твърде често срещан в логическите схеми. В една интегрална схема обикновено се разполагат шест инвер- тора (например интегралната схема 7404). Освен логически елементи И-НЕ в серията ТТЛ интегрални схе- ми се произвеждат и елементи, реализиращи логическата функ- ция ИЛИ-НЕ: К=А.-}-Х2 . . + Хт- 43
Схемата на логический елемент ИЛИ-НЕ е'построена^на базата на елемента И-НЕ, като входният транзистор има“един вход (фиг. 2.12). Това позволява входните#и изходните параметри на елементите И-НЕ и ИЛИ-НЕ да са еднакви. Логическата опера- фиг. 2.12. Логически елемент ИЛИ-НЕ от стан- дартнлта серия ция ИЛИ (дизюнкция) в схемата на елемента се изпълнява от транзисторите Т2' и Т2"- Например, ако на входа А\ сигналът е 1, транзисторът Тг се насища и нивото в изхода на елемента е О независимо от сигнала, подавай на входа А2, т. е. реализира се функцията ИЛИ-НЕ. За да се увеличи броят на входовете, тряб- ва паралелно на транзисторите Т2 и Т2" да се включат допълни- телни транзистори със съответните входни транзистори. Но за разлика от елементите И-НЕ, при конто увеличаването на входо- вете не е свързано с повишаване на консумираната мощност, при елементите ИЛИ-НЕ всеки вход увеличава с 20 до 40% консу- мираната мощност. Средната мощност, консумирана от елемента ИЛИ-НЕ в статичен режим, е р=2рсс \т £<:с~2 U beS Ri ^CC~^BES 2^1 (2.18) Тук m е броят на входовете. Ако входните транзистори в схемата на елемента ИЛИ-НЕ се изпълнят с повече от един емитер (фиг. 2.13), елементът изпъл- 44
нява логическата функция ^И-ИЛИ-НЕ. За схемата на фиг. 2.13 може да се напише Логическата функция И се реализира от входниге многоемитерни Фиг. 2 13. Логически елемент ЗИ-ИЛИ-НЕ транзистори Ту, Т", Ту", а логическата функция ПЛИ—от пара- лелно свързаните транзистори Г2', Т2 Т2"). Обикновено общите точки на емитерите и колекторите на па- ралелно свързаните транзистори Т2 в схемите на елементите И-ИЛИ-НЕ (точките X и X) са изведени от корпуса на интеграл- ната схема. Това дава възможност да се включват допълнител- ни елементи, влизащи в комплекта ТТЛ интегрални схеми, и да се увеличава броят на входовете. Тези елементи се наричат разши- рители (фиг. 2 14) и представляват многоемитерен транзистор със свързан към него транзистор Т3, на конто са изведени ко- лекторьт и емитерът. Разширителите се произвеждат с четири 45
входа- Малко разпространен е осемвходов разширител (например К155 ЛДЗ). Много от фирмите произ'веждат елементите И-ИЛИ- НЕ в два варианта — с възможност и без възможност за раз- ширяване. Изводи за включване на разширители има и един от елементите И-НЕ в интегралната схема К133ЛА1. Включването на разширители към логическите елементи обаче води до повишаване на консумацията на елемента (вж. зависи- мостта (2.18). Всеки включен разширител освен това увеличава с около 20% времето на превключване на логическите елементи, тъй като се увеличават паразитните капацитети, включени към колектора и емитера на транзистора Т2. Освен логически елементи И-НЕ и ИЛИ-HE, макар и рядко, се използуват елементи ИиИЛИ- При тях се запазва схемата на слож- ния инвертор. За да се получи неинвертираща функция, между входния транзистор и изходния инвертор се включва още един инвертор (фиг. 2.15). Това довежда до повишаване на времето на превключване на елемента и до увеличаване на консумацията. Но въпреки всичко използуването на логически елементи И и ИЛИ е оправдано — те позволяват да се получи неинвертираща функция с по-малко време на превключване и по-малка консумация, от- колкото ако за тази цел се използват елементи И-НЕ със свър- зан след тях инвертор. Допълнителният инвертор (вж. фиг. 2.15) е осъществен с тран- зисторите 7’5 и TG. Два транзистора са необходимн, за да се за- пази стойността на прага на превключване същата, както и при елементите И-НЕ. Диодът Да служи за получаване на нелинейна обратна връзка, недопускаща насищането на транзистора Т6. По този начин до известна степей се намалява времето на превключ- ване на елемента. При подаване на сигнал 1 на всички входове 46
на елемента се създава условие за насищане на транзистора Т Основната част на емитерния ток на Тъ протича и през базата на транзистора Т6 и той също се насища. Напреженнето в точ- ката А (колектора на транзистора 7 5) става около 1,5 V и еле- Ecc=+SV —о Фиг. 2.15. Логически елемент И от стандартната серия ¥=х1хг дователно диодът Д2 е отпушен. През него се отклонява колек- торният ток на транзистора Т5, съответно се намалява емитерният ток на Т5 и базовият му ток и се увеличава колекторният^ток на транзистора Т6. Благодарение на това транзисторът Тb’fee дод- държа на границата между активен и наситен режим. Както е показано в т. 3.1, не се допуска да се евързват пара- лелно изходите на ТТЛ елементите. В редица случаи обаче това е необходимо, например при работа на няколко логически елемен- та на обща линия за предаване на информация. В такива случаи се използуват логически елементи, чийто изход може да се из- ключва от товара. Тези елементи са известии под названието ло- гически елеменпш с три изходни състояния. Двете състояния са О и 1, като нивата логическа 0 и логическа 1 са същите, както и при стандартните ТТЛ елементи. В третото състояние изходът има голя- мо съпротивление (изключен) — и двата изходни транзистора в сложния инвертор са запущени. Прието е третото състояние да се’ означава като състояние Z. За да остане логическият елемент в това състояние, трябва на специално предвидения вход Xz да »_е подаде управляващ сигнал. На фиг. 2.16 е показана схемата «а логически елемент — повторител от типа 74126 и 74426, с три изходни състояния. Входният сигнал се подава на един от 47
емитерите на многоемитерния транзистор Т6. На втория емитер се подава управляващ сигнал X z. -Той се получава от схема на повторится, образуван от транзисторите 1\ — Тъ. Когато управ- ляващият сигнал е 0, транзисторът Т6 се насщца независимо от Фиг. 2.16. Логически елемент (повторите.'!) с три изходнн състояния от типа 74126 и 74426 нивото на входния сигнал, а всички останали транзистори се за- пушват и съотвегно изходът има голямо съпротивление (състоя- ние Z). Диодът Де предпазва изхода на схемата. Интегралните схеми 74125 и 74425 са аналогични на 74126 и 74426, но за да се постави изходът на логический елемент в •състояние Z, необходимо е нивото на вход Xz да е 1. За цел- та в схемата на входния сигнал Xz транзисторът т2 е изключен и резисторът Т?2 и съответно колекторът на транзистора 7\ е свързан непосредствено с базара на транзистора т По този на- чин сигналът Xz не се инвертора допълнително и активното ни- во на входа Xz е логическа 1. Често с три състояния се осъществяват’ изходите на паметите. Това позволява паралелно свързване на две и Повече памети с цел увеличаване обема на паметта. Обикновено с ТрИ състояния са интерфейсните схеми, предназначени за работа със съедини- телни линии. В табл. 2.1 са дадени интегрални ТТЛ елементи. Произвеждат се също и интегрални ТТЛ елементи с повишена шумоустойчивост (например FLH951, FLH961, FLH881 и др. на siemens — фиг. 2.17). Тези логически елементи имат повишено ни- во на изходния сигнал при ниво 1 (около 4,2 V), повишено напре- женне на прага на превключване — около 2V, и практически пра- воъгълна форма на предавателната характеристика. Времето им на превключване е близко по стойност до времето на превключва- не на стандартните ТТЛ елементи. Входният ток при 1 е 40 р,А, 48
т а б л и ц а 2.1 Логически ТТЛ елементи Номер Функция 74 LS S ALS AS F I 2 3 4 5 6 7 8 60 01 02 03 04 05 06 07 08 09 10 11 12 15 16 17 20 21 22 23 25 26 27 Четири двувходови логически елемен- та И-НЕ Четири двувходови логически елемен- та И-НЕ с отворен колектор Четири двувходови логически елемен- та ИЛИ-НЕ Четири двувходови логически еле- мента И-НЕ с отворен колектор Шест инвертора Шест инвертора с отворен колектор Шест инвертора (буфера) с отворен колектор (ECCq V) Шест повторителя (буфера) с отворен колектор (ECCq =30 V) Четири двувходови логически еле- мента И Четири двувходови логически еле- мента И с отворен колектор Три тривходови логически елемента И-НЕ Три тривходови логически елемен- та И Три тривходови логически еламента И-НЕ с отворен колектор Три тривходови логически елемента И с отворен колектор Шест инвертора (буфера) с отворен колектор (ECCq =15 V) Шест повторителя (буфера) с отворен колектор (£cCq = 15 V) Два четпривходовп логически еле- мента И-НЕ Два четиривходови логически еле- мента И Два четиривходови логически еле- мента И-НЕ с отворен колектор Два четиривходови логически еле- мента ИЛИ-HE с възможност за разширяване Два четиривходови логически елемен- та ИЛИ-HE със стробиращ вход Четири двувходови логически еле- лента И-НЕ с отворен колектор (Eccq=15 V) Три двувходови логически елемента ИЛИ-НЕ X X X X X X X X X X X X X X х X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X * X X X X X X X X X X X X X X X 4 Импулсни и цифрови схеми 49
Продолжение на табл. 2.1 1 2 1 3 1 4 ! 5 6 7 8 28 30 31 32 33 34 35 37 38 39 40 50 51 52 53 54 55 60 61 62 63 64 65 86 125 126 128 133 134 Четирн двувходови логически елемен- та (буфера) ИЛИ-НЕ Осемвходов логически елемент И-НЕ Елемент за закъснение Четири двувходови логически еле- мента ИЛИ Четири двувходови логически еле- мента ИЛИ-НЕ с отворен колектор Шест повторителя Шест повторителя с отворен колектор Четири двувходови логически еле- мента (буфера) И-НЕ Четири двувходови логически еле- мента (буфера) И-НЕ с отворен ко- лектор Четири двувходови логически еле- мента (буфера) И-НЕ с отворен ко- лектор Два четиривходови логически еле- мента (буфера) И-НЕ Два логически елемента 2И-2ИЛИ-НЕ (единият с възможност за разширя- ване) Два логически елемента 2И-2ИЛИ-НЕ Логически елемент 2И-2И-2И-ЗИ- 4ИЛИ-НЕ с възможност за разши- ряване Логически елемент 2И-2И-2И-2И- 4ИЛИ-НЕ Логически елемент 2И-2И-2И-2И- 4ИЛИ-НЕ Логически елемент 4И-4И-2ИЛИ-НЕ Два четиривходови разширителя Три тривходови разширителя 3-2-2-3-входови разширителя Шест токови сенсора Логически елемент 4И-2И-ЗИ-2И- 4ИЛИ-НЕ Логически елемент 4И-2И-ЗИ-2И- 4ИЛИ-НЕ с изходи с отворен колек- тор Четири логически елемента Изключ- ващо ИЛИ Четири буфера с три итходни състоя- ния Четири буфера с три изходни състоя- ния Четири, двувходови логически еле- мента ИЛИ-НЕ Тринадес.твходов логически елемент И-НЕ Дванадесетвходов логически елемент И-НЕ с три изходни състояния 1 1 х X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X. X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 50
Продължение на табл. 2.1 2 3 4 5 ! 6 7 135 Четири логически елемента Изключ- 1 ващо ИЛИ/ИЛИ-НЕ X 136 Четири логически елемента Изключ- ващо ИЛИ X X X 260 Два петвходови логически елемента ИЛИ-НЕ X 265 Два инвертора и два двувходови елемента И с правы и обратны на- ходи X 266 Два логически елемента Изключващо ИЛИ-НЕ с изходи с отворен колек- тор X 365 Шест буфера-повторителя с три из- ходни състояния с общ разрешаващ вход X X X 366 Шест буфера-инвертора с три изходни състояния с общ разрешаващ вход X X X 367 Шес1 буфера-повторителя X X X 368 Шест буфера-инвертора X X X 386 Четири логически елемента Изключ- ващо ИЛИ X 425 Четири повторителя с три изходни състояния X 426 Четири повторителя с три изходни състоя НИЯ X 467 Осей повторителя с три изходни съ- стояния X X 468 Осем повто'ителя с три изходни съ- стояния X X 800 Три четиривходови логически елемен- та-буфера ИЛИ-НЕ X 802 Три четиривходови логически елемен- та-буфера ИЛИ/ИЛИ-НЕ X 804 Шест двувходови логически елемен- та-буфера И-НЕ X X 805 Шест двувходови логически елемен- та-буфера ИЛИ-НЕ X X 808 Шест двувходови логически елемен- 832 ва-буфера И Шест двувходови логически елемен- X X та-буфера ИЛИ X X 1000 Четири логически елемента-буфера, аналогични на 7400 X X 1002 Четири логически елемента-буфера, аналогични на 7402 X 1003 Четири логически елемента-буфера, аналогични на 7403 X 1004 Шест инвертора-буфера, аналогични на 7404 X X 1005 Шест инвертора-буфера, аналогични иа 7405 X 8 И X 51
Продолжение на табл. 2.1 1 2 3 4 15 1 6 7 8 1008 Четири логически елемента-буфера. аналогични на 7408 X X 1010 Три логически елемента-буфера, ана- ло-гични на 7410 X 1011 Три логически елемента-буфера. аналочни на 7411 X 1020 Два логически елеменга-буфера, аналогични на 7420 X 1032 Четири логически елемента-буфера, аналогични на 7432 X X 1034 Шест логически елемента-буфера, аналогични на 7434 X X 1035 Шест логически елемента-буфера, аналогични на 7435 X а при О'—3,2 mA. Коефициентът на изходен товар е 8. Към из- хода могат да се включват ТТЛ елементи от стандартната серия. Обратного — за да се включи към ТТЛ елемент вход от логи- чески елемент с повишена шумоустойчивост, е необходимо от изхода на ТТЛ елемента към положителния полюс на захранва- щото напрежение да се свърже резистор със съпротивление 2,2 kfi. Фиг. 2.17. ТТЛ елемент с повишена шумоустойчивост от типа FLH981 В условия със значителни смущения, каквито са например ав- томатичните телефонии централи и т. и., се налага използуването на логически елементи и тригери със значително повишена шумо- Устойчивост. Такива саТТЛ интегралните схеми от серията FZ100 52
на Siemens и аналогът нм MZ100 на Tesla. На фиг. 2.18 е даде- на основната схема на логически елемент от серията FZ100. За разлика от стандартните ТТЛ елементи при нея захранващото на- прежение може да се изменя от 11,4 до 17 V. Логическата опе- ^4^ х4-чз- Xso-44- й I 44- * 'As-. Ав Фиг. 2.18. Логически елементи FZH141 с повы- шена шумоустойчивост рация И се осъществява ог диодна матрица. Включването на ста- билизиращия диод Д7 в базата на транзистора Тх повдига Прага на превключване на логический елемент на около 5,5 V и осигу- рява добра статична шумоустойчивост. По технологичен път ко- лекторният капацитет на транзистора 7\ е повишен — това увели- чава времето на превключване на логический елемент и спомага за подобряване на статичната шумоустойчивост. Друга особеност нт лэгическите елементи от серията FZ1OO е това, че е изведена базата на транзистора 7\ — изводът N. Между изхода на лопнеския елемент и входа Nee евързва кон- дензатор, конто повишава динамичната сходимсст. Типичннят ка- пацитет на този кондензатор е InF [73]. Входният ток на интегралните схеми от серията FZ100 в съ- стояние 1 е 1 рА (максимална стойност), а в състояние 0—1,5 mA. Коефициентът на изходно натоварване е 10. Средното време на превключване на логическите елементи е в граничите от 100 до 500 ns. При включване на кондензатор между входа N и изхода времето на превключване може да се увеличи до 10 ps и повече. Съвместната работа на логически елементи от серията FZ100 и ТТЛ елементи се осъществява аналогично, както и при работа на ТТЛ елементи със схеми, изпълнени с NPN транзистори, ра- ботещи с повишено захранващо напрежение (вж. т. 3.4). В редица случаи, например при отстраняване на критични със- тезания на сигналите или за изграждане на генератори на им- 53
пулей, са необхоцими схема за здкъ:нение на сигнала. За целта се произвеждат ТТЛ елементи за закъснение. Такива са например интегралните схеми SN49703 и 74LS31. Те съдър-кат два инвер- тора, два повторителя и два логически елемента 2И-НЕ с време на закъснение на сигнала съответно 23, 48 и 6 ns. Това позволява чрез последователно включване на отделни елементи да се п >- стигне закъснение на сигнала от 6 до 162 ns. В номенклатурата на ТТЛ интегралните схеми влизат също и различии тригери, тригерни броячя, дешифратори, суматори, ре- гистра мултиплексори и т. н. Всичките те са итградени на база- та на разглежданите по-горе схеми на логически елементи и се разглеждат в следващите глави. 2.1.5. ЛОГИЧЕСКИ ЕЛЕМЕНТИ С ДИОДИ И ТРАНЗИСТОРИ НА ШОТКИ Бързодействуващите елементи (вж. фиг. 2 116) имат време на превключване около 6 ns. 'Гази стойност се ограничава от времето на разсейване на токоноситслите в базите и колектори- те на транзисторите в схемата на логический елемент, конто ра- ботят в наситен режим. В редица случаи обаче са необходими ло- гически елементи с още по-високо бързодействие. Това се пости- Фиг. 2.19. Волт-амперна характерис- тика на диод на Шотки (/) и на биполярен диод (2) га с използуването в схе- мата на ТТЛ елементите на диод и и транзистори на Шот- ки. Диодът на Шотки пред- ставлява контакт на метал с полупроводник от типа N с голямо съпротивление. На границата между полу- проводника и метала възник- ва обеднен слой и се обра- зува бариера на Шотки. Нре- ходът метал—полупроводник притежава изправящо свой- ство и работи като диод. Напрежението върху от- пущения диод на Шотки t/ош е около 0,35—0,45 V, т. е. почти два пъти по-нис- ко . от напрежението в от- пущено състояние на обик- новения диод. На фиг. 2.19 са показани за сравнение волт-ам- перните характеристики на диод на Шотки и на обикновен си- лициев диод. Освен че е изместена валяно, характеристиката на диода на Шотки е по-стръмна (това се определи от площ* 54
та на контакта метал — полупроводник). Обикновено се прие- ма, че напрежението нз отпушване на диода на Шотки е 0,3 V, а на оглушения диод —0,35 — 0,45 V. Температурнияг коефи- циенг на тези напрежения е I-—2^mV/cC. Правого съпротивление Фиг. 2.20. Транзистор на Шотки: а) екьизалентна схема; б) означение ома, а каиацитетът 1-3 pF [62]. Диодите на Шотки се харак- теризират с това, че струпва- нето на дупки в диода е от 102 до 101 пъти по-малко, от- колкото в обикновеннте диоди [37]. Това определи много краткого време на превключ- ване на диодите на Шотки — по- малко от 0.1 ns. Предимствата на диодите на Шотки са: висока стръмност на волт-амперната характеристика; високо бързодейст- вие; ниско ниво на шумовете; малка стойност на правото съп- ротивление; съвместимост на технологията на изработването им с технологията на интегралните схеми с биполярни и полеви тран- зистори. Транзисторът на Шотки представлява комбинация от интегрален NPN транзистор, получен по обикновените методи на планзрната технология, и диод на Шотки, включен паралелно на прехода колектор—база [47] (фиг. 2.20 а). Базовият контакт на транзисто- ра служи като метален електрод на диода, а колекторната облает на транзистора — като N облает на диода. На практика, за да се получи транзистор на Шотки, се разширява базовият контакт из вън базовата облает, така че той да захване и част от колекторната облает. Такава структура се разглежда като отделен полупровод- ников транзистор и сеозначаза със специален символ (фиг. 2.206). Богато транзисторът е запушен или е в активен режим, диодът на Шотки е запушен и не влияе на работала на транзистора. При наешцане на транзистора, когато напрежението между базата и ко- лектора U вс стане равно на напрежението ПОш,се отпушвадиодът на Шотки. Той ограничава степента на наешцане на транзистора, тъй като часг от базовая ток се отклояява ипротичапрез колек- тора, т. е. базовият ток се намалява, а колекторният ток се уве- ли чав а I в Iв ’ А? с +/ш* Тук Iв и [ са базовият и колекторният ток без включването на диод на Шотки, а Гв и Гс — с включване. /ш е токът, протичащ през диода на Шотки. В резултат на това в транзистор т- < ЛИЧНА\ (ВИВЛИОТЕК 55
ки, когато той работа в наситен режим, практически не се нат- рупват заряди от токоносителите и при запушване на транзистора липсва стадпят на разсейване на токоносителите, т. е. превключ- ването п ротича много по-бързо, отколкото при обикновените бипо- Фиг. 2.21. Зависимост на колекторного напрежение UCBS в наситен режим от колекторния ток при базов ток I в — -=2 mA: за транзистор на Шотки (1) J за обикновен ивполярен транзистор (2) лярни транзистори. Това поз- волява при изработването на транзистора да не се легира полупроводника със злато (при обикновените транзисто- ри легирането със злато намалява времето за разсей- ване на токоносителите при превключване от наситен в запушен режим на транзис- тора), което от своя страна довежда до почти неколко- кратно увеличаване на ксе- фициента на усилване на транзистора [62]. Освен това се намалява и коефициентът на усилване на транзистора в инверсно включване, което е важно за работата на мио- гсемитерния входен транзис- тор. Напрежението колектор — емитер Uces на наситения транзис- тор на Шотки е по-високо, отколкото при обикновения транзистор, но се измени значително по-слабо при увеличаване на колектор- ния ток (фиг. 2.21). Това се обяснява с описаното преразпреде- ление на колекторния ток през диода на Шотки. С диоди и транзистори на Шотки се правят почти всички ло- гически елементи и други схеми (тригери, регистра, броячи, де- шифратори, памети и т. н.), конто сыцествуват в серията ТТЛ интегрални схеми. На фиг. 2.22 е дадена схемата на логический елемент И-НЕ, осъществен с транзистори на Шотки. Средното време на превключване на този елемент е 3 ns. Логическите ни- ва на входните и изходните сигнали са същи, както и при ТТЛ елементите от серията 54/74, благодарение на което те могат да работят съвместно. Схемата на елемента И НЕ с транзистори на Шотки от фиг’ 2.22 а е подобна на схемата на елемента с повишена товароспо- собност (вж. фиг. 2.9). В нея само транзисторът Т3 не е тран- зистор на Шотки, тъй катэ и в двете състояния на елемента тай не работа в режим на наспщане. Транзисторът Те подобрява изходната характеристика на елемента и увеличава коефициента на натоварване. Транзисторът Т& позволява да се избегне поле- 56
гатата облает на предавателната характеристика (вж. фиг. 2.45 б и в). Средното време ыа превключване на логическите елементи, из- пълнени по схемата на фиг. 2.22 а, е 3ns, а консумираната мощ- Фиг. 2.22. Логически елемент И-НЕ с транзистори на Шотки: а) с иовишено бързодействие от серията 54S/74 S; б) с намалена консумапия от серията 54LS/74LS 57
ноет — 18,75 mW. Съществуват същз и бавнэдействуващи логи- чески елементи с намалена консумация, изпълнени с транзистори на Шотки. Прието е те да се означават с 54LS/74LS. Принцип- ната схема на логически елемент И-НЕ от тази серия е показана Фи!. 2.23. Логически елементи И-НЕ с отворен колектор: а) с повишено бързодействие от серията 54S/74S’ 6) с намалена консумация от серията 54LS/74LS на фиг. 2.226. Средната консумирана мощност на този елемент е 2 mW, а средното време на превключване — 9 ns, т. е. консу- мираната им мощност е както при елементите от серията 54L/74L (вж. фиг. 2.11 а), а из бързодействие те съответствуват на леги- ческите елементи от стандартната серия 54/74. Това ги прави особено подходящи за използуване в основната част от новораз- работваната радиоелектронна апаратура. С диоди на Шотки се произвеждат също и логически елемен- ти с отворен колектор (фиг. 2.23). Логическата функция И в логическите елементи от серията 54LS/74LS се изпълнява не от многоехмитерен транзистор, а от диодна матрица. Брэят на входовете на елементите И-НЕ от се- рията 54S/74S са 1, 2, 3, 4, 8 и 13. Дълго време трудност при производството на диоди на Шотки е било постигането на повторяемост на параметрите на диодите. Сега тази трудиост е преодоляна и ТТЛ интегралните схеми с диоди и транзистори на Шотки намират много широко приложе- ние. Постигането на същото бързодействие както при ТТЛ еле- ментите от стандартната серия е накарало редица фирми да пре- поръчат на своите конструктори да използуват само елементи от серията 54LS/74LS. 58
2.1.6, ЛОГИЧЕСКИ ЕЛЕМЕНТИ От СЕРИЯТА ALS и AS Дълго време логическите елементи от серията 74S, изпълнени с транзистори на Шотки, бяха най-бързодейртвуващите от елемен- тите в ТТЛ сериите, а серията 74LS имаше предимството, че сравнително доброто бързодействие се постигаше при сравнител- но малка консумирана мощност. Предимството на тези интеграл- ни схеми бе нарушено с появяването през 1980 г. на серията 74ALS (от Advanced Low—power Schottky) и през 1982 г. на се- рията 74AS (от Advanced Schottky). Както се вижда от фиг, 1.1, тези серии имат повишено бързодействие и намалена консуми- рана мощност в сравнение с интегралните схеми от сериите 74LS и 74S. Аналогична е и новата серия 74F на фирмите Fairchild и Philips. Интегралните схеми от сериите 74ALS, 74AS и 74 F се раз- личават от интегралните схеми от сериите 74LS и 74S по това, че те са изпълнени чрез използуването на йонна инплантация за дотиране на изходния материал вместо чрез дифузия. Таблица 2.2 Серии ТТЛ интегрални схеми с транзистори на Шотки Серия Средне време на къснение на сиг! в логически елем ^3 ср’ r,s за- <ала ент Средна консумирана мощност на логиче- ски елемеит Рср. mW Произведен ие L ср* Агр> pJ Максим а лма често- та на превключ- ваие на тригер, МНг LS 9 2 18 45 ALS 4 1,2 4,8 70 S 3 19 57 125 AS 1.7 8 13,6 200 F 3 4 12 100 Табл. 2.2, в конто са дадени основните параметри на интег- ралните схеми, изпълнени с транзистори на Шотки, дава въз- можност да се сравнят параметрите на различниге серии. Схемите на логическите елементи от серията 74ALS (фиг. 2.24) е изградена на същия принцип, както и схемите на стандартната серия с транзистори на Шотки (фиг. 2.22 а). Тя също е съставе- на от входно стъпало, в което се реализира логическата функ- ция, сложен инвертор в изхода на логический елемент и фазоин- вергиращо стъпало за управляване на сложния инвертор. Разли- ката е в това, че във входа не е включен типичният за ТТЛ елементите многоемитерен транзистор, а отделни за всеки вход PNP транзистори Тг За изпълняване на логическата функция И тези транзистори са свързани паралелно. Това определи по-малка- та зависимост между отделяйте входове и по малките входни токове, тъй като транзисторит е 7\ са включени в схема на еми- терен повторител. Входного с ьпротивление за всеки вход е 59
R x=^+(l+₽j(r£+/?1)^₽7?p (2.19) където гв e съпрогивлението на базата, ге—съпротивлението ва емитера, ар—коефиниентът на усилване на транзистора Тг Фиг. 2.24. Логически елемент 74AI.S00 Друга особеност на схемата е това, че горният транзистор на сложния инвертор е съставен и е образуван от двата транзисто- ра Те и 7\. Това рязко намалява тока, необходим за управление на транзистора, и дава възможност да се повиши съпротивление- то на резистора Д8 почти десет пъти в сравнение с това на ре- зистора Д2 (вж. фиг- 2.1) в логический елемент 7400. Вместо ре- зистор в емитервата верига на транзистора 7'3 е включен дина- мичен товар, изпълвен с транзистора Т4 и резисторите и Това увеличава бързод°йствието на схемата, а в резултат и кон- сумираната мощност. Пак с цел намаляваве на консумираната мощност фазоинверсното стъпало е свързан) към входните тран- зистори чрез емитерен повторител — транзистора Т2. По този на- чин съпротивлението на резистора може да се избере почти десет пъти по-голямо от съпротивлението в схемата от фиг. 2.1. Предназначение™ на диодите Д2 и Д3 също е да увеличат б ьрзодействието на схемата. Всичките тези схемни решения позволяват съществено да се намали токът, който логическият елемент консумира от захран- ващия източник при запазването на значително бързодействие. Действието на схемата е следното. При под; ване на ниво ло- 60
гическа 0 поне на един от входовете X на логический елемент напрежението в базата на транзистора Т2 е U/32 — £/вхо+ ^ВЕВ Това напрежение це превишава 1 V и транзисторите Т2, Т3, 7\ и Те са запушена. През резистора /?3 на базата на транзистора Тв се подава положително напрежение, в резултат на което тран- зисторите Тв и Т7 са отпушени. Изходното напрежение е висо- ко-логическа 1. Входният ток при логическа 0 на входа е . _ £cC~UBEl ECC~UBE~~'Jix ВХ°~ ~ ’ W (2.20) При коефицпент на усилване [3=15 на транзистора Тг входният ток на логический елемент 74ALS00 е /BXi=i0 рА и е около 100 пъти по-малък от входния ток на логический елемент 7400- От еквивалентната схема на изходната верига (2.25 а) се виж- да, че изходното напрежение в състояние логическа 1 в изхода завися иреди всичко от захранващото напрежение Есс- Когато из- ходът на логический елемент не е натоварен, изходното напреже- ние е Фиг. 2.25. Еквивалентна нзхедна верига на логически елемент 74ALS00 при: а) логическа 1 в изхода ; б) логическа О в изхода UQ1 = Есс — УвЕй, тъй^'като базовият ток на транзистора Тб ч нула- При незначи- телен изходен ток изходното напрежение веднага става рав- но на 61
Uqi~Ecc—Ubes—Ubei, (2 21) след което от изходния ток Iqi започва да нараства падът на напрежението върху резистора R7 и изходното напрежение става равно на Uq-i=Ecc—1q\R7—Uces—Uвег- (2.22) Типична стойност на напрежението Uqi за логический елемент 74ALS00 е 3,3 V. Токът Icgi, който се консумира от захранващия източник в състояние 1 на изхода, е /cci=/qi + 4i=/<?i+ Ecc~Ub^U-?Ei . (2.23) Типичната стойност на тока Icci на логически елемент от се- рията 74ALS е 0,12 mA. При подаване на ниво логическа 1 на всички входове на логи- ческий елемент транзисторът 7'2 се отпушва, което от своя стра- на предизвиква отпушване иа транзисторите Та, 7\ и Т6. Изход- ното напрежение е ниско и е равно на Uqo - UcESS- Напрежението в общата точка на свързване на емитерите на транзисторите 7\ е = ^Л£55+(/ъ£5з+^В£52йй2,1 V (2.24) и то е по-ниско, отколко напрежението 77вх1 =Uq\ в базите на транзисторите Ть благодарение на което транзисторите 7\ са запушени. Транзисторите 7'5 и също са запушени, тъй като между базата на транзистора Те и емитера на Т7 е подадено напре- жението U= UBEStRrUbes3,— T/cess^IjIS V. (2.25) Диодите Д7 и Да са запушени от подаденото им запушващо на- прежение. Схемата на изходната верига на логический елемент при логическо ниво 0 в изхода е показано на фиг. 2.25 б. Токът, който се консумира от захранващия източник в състоя- 0 на изхода, е , . , , ^СС ^BESS—VВЕЗЗ^иCES2 , BESS—BES3 г>с\ Jccv = lc2+iC3= ———п----------------- Ч-------р--------.(2.26) •^2 ^3 Типичната стойност на тока /ссо за един логически елемент от серията 74ALS е 0,375 mA. Схемата на логический елемент И-НЕ (фиг. 2.26) от серията 62
74AS е изградена така, че да се действие при възможно минималка ранващия източник. По своята до схемата на логический елемент постигне максимално] бързо- консумирана мощност от зах- конструкция тя е| близка от серията 74ALS (фиг. 2.24). Фиг. 2.26. Погически елемент 74AS00 Разликата е в това, че транзисторът Т2 няма колекторен ре- зистор, а колекторната му верига се захранва само когато тряб- ва да се превключи транзисторът. Добавянето на транзисторите- Т9 и Т10 и диода Д10 ускорява процеса на превключване на ло- гический елемент. При подаване на ниво логическа 0 поне на един от входовете логическият елемент се установява в състояние 1 на изхода. Входният ток /Вхо се определи от равенството (2.20) и за интег- ралната схема 74AS00 има типична стойност 50 р,А. Ниският вхо- ден сигнал, който се подав а в базата на транзистора Т2—UB2= = Ubx0+UBei , го запушва. Съответно запушени се оказват и транзисторите Т3, Т4, Тъ, Т8 и Т10 (фиг. 2.27 а). Положителното захранващо напрежение, подадено в базата на Те, отпушва със- 63
тавния транзистор Те и Т7. Транзисторът Тд е запушен, тъй ка- то в базата му е подадено напреженнето от диодите Д7 и Дя, което е по-ниско от напреженнето в емитера му. Изходното на- прежение в състояние 1 на изхода се определи от равенствата Фиг. 2.27. Еквивалентна'нзходна верша на 'логический елемент 74ASqO при! а) логическа 1 в изхода; б) логическа 0 в изхода (2.21) и (2.22), а консумираният ток от захранващия източник— от равенство.™ (2.23). Типичната стойност на напреженнето Uq\ е 3,3 V, а на тока leci—0,5 mA за един логически елемент от се- рията 74 AS. При подаване на ниво логическа 1 на всичките входовете ло- тическият елемент се установява в състояние 0 в изхода (фиг. 2.27 б)- Действие™ на схемата в този случай, както и уравнения- та на напреженията в различните точки на схемата, са същите, както и при логический елемент от серията 74ALS (вж. фиг. 2.24). Разликата е самов това, че с цел да се намали консумацията е прекъснат колекторният ток на транзистора Т2- Това се постига, като колекторната му верига е свързана не към положителния полюс на захранването, а към емитера на транзистора Т6. По този начин транзисторът Тв има захранване само по^ времето, ко- гато е запушен и когато схемата се превключва от едно състоя- ние в друго. Токът, който логическият елемент консумира от захранващия източ шк в състояние 0 на изхода, е 7 7 , , ЕСС ^BES3 ^BES5 . ^СС ^'вЕ1 /о г>-7» 1ссо~ 'ссз+//<! =-------------------- 4-------------------- • (2.2I) Типична стойност на тока Icco за един логически елемент от серията 74AS е 2,7 mA. Д4
2 1.7. ЛОГИЧЕСКИ ЕЛЕМЕНТИ ОТ СЕРИЯТА FAST Названието FAST е получено от първите букви на Fairchild Advanced Schottky TTL. Схемата на логическ ите елементи от се- рията FAST (фиг. 2-28) е близка до схемата на сериите 74ALS Фиг. 2.28. Логически елемент от серията EAST и 74AS, като параметрите й имат междинна стойност меЖду па- раметрите на сериите 74ALS и 74AS (вж. табл. 2.2). Тя е изра- ботена чрез изопланарен инжекционен процес, конто позволява да се постигнат размери на транзисторите почти 20 пъти по-мал- ки от размерите на транзисторите в интегралните схеми от се- рията 74LS. Тези малки размери рязко намаляват паразитните ка- пацитети, а това от своя страна увеличава работната честота на транзисторите. На фиг. 2 29 е показана зависимостта на честота- та fT от колекторния ток на транзисторите, използувани в схе- мата на логическите елементи от серията FAST. Вижда се, че честотата fT е около 5 GHz, което позволява да се постигне значително бързодействие на логический елемент. По своята структура схемата’на елементите от серията FAST есъ- щата, както и схемата на логическите елементи от серията 74ALS (вж. фиг. 2.24) с тази разлика, че логическата функция И се из- пълнява чрез диодна схема — диодите и Д2. Освен това в 5 Импулсни и цифрови схеми 65
нея е въведена ускорявгща верига — диодите Д9, Д10 и Дп и транзисторът 7'7, съществуващи в схемата на логическите еле- менти от серията 74AS (фиг, 2.26). На фиг. 2.30 е показана схемата на логически елемент с три Фиг. 2-29. Зависимост на честота- та /т от колекториия ток на тран- зисторите, с конто са реализирани логическите елементи от серията FAST изходни състояния. За постигане на изход с голямо съпротивление в схемата е предвиден допълните- лен управляващ вход Xz, който чрез диодите Д12, Д13 и е свързан с транзистора Т'2- Когато сигналът във входа Xz е логичес- ка 0, диодите Д12, Д13 и Ди са запушени и входът Xz не влияе на действието на схемата. При подаване на ниво логическа 0 във входа Xz диодите Д12, Д19 и се отпушват, което довежда до запушване на транзисторите 7\, Т2 и Тъ и съотвегно на транзис- торите 7^, Т3 и Те. Като резул- Фиг. 2.30. Логически елемент от серията FAST с тринзходни състояния тат от тона състояние на схемата в изхода на логический еле- мент не се подава нито висок, нито нисък потенциал — изхо- дът е изолиран и съпротивлението му е голямо (състояние Z). 66
Характерно за този режим е това, че всички транзистори в схе- мата на логический елемент са запушени и ье се консумира ток от захранващия източник. Максималният ток на утечка на изхода е 50 рА. При двупо- сочните буферни схеми максималната стойност на тока на утеч- ка е 70 рА. Капацитетът на изхода на логический елемент в състояние Z не превишава 5 pF при изходни вериги за 20 mA и съответно 12 pF при изходни вериги за 64 mA. 2 l.f. ЛОГИЧЕСКИ ЕЛЕМЕНТИ В ЗАВИСИМОСТ ОТ РАБОТНИЯ ТЕМПЕРАТУРЕ!! ОБХВАТ Интегралната схема е изработена върху сравнително много мал- ката площ на полупроводниковия кристал. Това определи много високата плътност на токовете, протичащи в кристала—до 10 kA/cm2 [37], което е причина за значителното нагряване на кри- стала и подложката, върху която е поставен кристалът. ТТЛ интегралните елементи се образуват в силициев полупро- водников кристал й това им осигурява сравнително широк рабо- тен обхват на тгмпературата на околната среда. Известно еоба- че, че при силициевите транзистори токовете на утечката се уд- вояват при увеличаване на т< мпературата с 10°С. Например, ако при стайна температура те са 0,1—0,5 пА, при Ю0°С токовете на утечката нарастват до 1000 пъти, а при 240°С те могат да достигнат до 1 mA [53] и да са причина за неправилно действие на схемата. Освен това повишената температура ускорява физи- кохимичните процеси в полупроводниковия кристал—например ус- корена дифузия на примесите в преходите, повреждане на кон- тактите в мястото на изводите и т. н., което намалява надежд- ността. Например при температура 200°С надеждността на интег- ралната схема е около четири пъти по-ниска, отколкото при тем- пература 100°С [53]. Затова обикновено интегралните схеми се произвеждат за работна температура до 125СС. Таблица 2.3 Температурен обхват на ТТЛ интегралните схеми Серия Серия (СССР) Допустима температу- ра на околната среда, °C Захранващо напре- жение, V 54 133 —55 до 4-125 4,54-5 5 64 —40 до 4- 85 4,754-5,25 К155, К133 —10 до + 70 4,75-ъ5.25 74 0 до 4- 70 4,754-5,25 84 —25 до + 85 4,754-5,25 В табл. 2.3 са дадени работните температуря и обхвати на раз- личните серии интегрални схеми. Тъй като изменението па темпе- 67
ратурата влияе на параметрите на логическите елементи, за все- ки температурен обхваг се определят и допустимите изменения на захранващото напрежение. Интегралните схеми от серията 74 (1\155) имат най-малъктем- пературен обхват, който обаче е напълно достатъчен за пове- чето от случайте. Серията 54 (К133) се използува само в спе- циални случаи, когато апаратурата ще р.боти в тежки клима- тични условия. Трябва обаче да се знае, че максималната гра- нична температура е определена за одна интегрална схема. При разполагането на голям брой интегрални схеми близко една до друга температурата вътре в апаратурата се повишава над тем- пературата на околн.та среда. Това изисква при конструирането на апаратурата да се решава въпросът за облекчаване на темпе- ратурния режим и за оптимална ьентилация. Интегралните схеми от серията 54 се моптират в корпуси, кон- то позволяват продължителна работа в условия на влажност до 98% при температура 40°С. Останалите с рии интегрални схеми обикновено се монтират в пластмасови корпуси. Тяхното единст- вено предимство е ниската цена. Недостатъцнте на пластмасови- те корпуси са лошата влагозащнтеност (98% при температура 20°С). Целесъобразно е готовата печэтна платка с монтирани ин- тегрални схеми да се покрие с лак. Освен това пластмасовите корпуси не издържатциклични изменения на температурата даже и в работния температурен обхват, тъй като в пластмасата се появяват микропукнатнни. През тях прониква влага, която, като достига до кристала, поврежда интегралната схема. Температурата на съхраняване на всички видове интегрални схеми е от —55 до + 125°С в съотнетна опаковка. 2.1.9. ФОРМА НА КОРПУСА . Предназначението на корпуса е да предпазва интегралната схе- ма и да осигури удобно монтирапе и надеждно връзване в печат- ната платка. Корпусът трябва да позволява добро охлаждане на интегралната схема. Корпусите се различават както по материала, от който са из работени, така и по формата на корпуса и броя на изводите. За означаване на типа на корпуса се използуват следните букви: J — керамичен корпус DIL (8, 14, 16. 20, 24, 28 извода); N — пластмасов корпус DIL 8, 14, 16, 20, 24, 28 извода); W —керамичен плосък корпус (14, 16, 24 извода); FN — корпус с пластмасова подложка за интегралната схема; FH — корпус с еднослойна основа с керамично капаче, уплът- нено със стъкло (20 и 28 извода); FK — корпус с трислойна основа с метално или керамично ка- паче (20 и 28 извода); 68
NT — пластмасов корпус DIL с 24 извода; JT — керамичен корпус DIL с 24 извода; JD — керамичен корпус DIL с метална епоксидна или стъкле- на капачка (16, 18, 20, 22, 24, 28, 40 извода); D —корпус с къси изводи (14 и 16 извода). Фиг. 2.31. Пластмасов корпус с 14 извода тип Т0Н6 (201. 14-1) Металостъклените (металокерамичните) корпуси имат метално капаче и стъклена (керамична) основа, върху конто са монтира- ни кристалът и изводите. Капачето е залепено към основата с влагоустойчив компаунд. Керамичните корпуси имат керамична основа и капаче, конто са залепени едно с друго. Между тях се поставя кристалът с изводите. Пластмасовите корпуси се обра- зуват чрез пресуване на кристала с изводите в пластмаса ТТЛ интегралните схеми най-често се произвеждат в пластмасови кор- пуси, като най-разпространен е корпусът Т0116 с 14 извода, под- редени в два реда (фиг. 2.31). Този корпус е познат под назва- нието DIL {Dual-in-line). Стъпката (растерът) на изводите е 2,5 mm. Повечето от западните фирми обаче използуват стъпка 2,54 mm (2,54 mm=0,l пол). Разликата в растера е минималпаи прак- тически не се чувствува при монтирането на интегралните схеми на печатната платка. Изводите се номерират по начина, показан на фиг. 2 31, като корпусът се гледа от страната на надписа От лявата страна срещу извода 1 се намира знак. Различните фир- ми поставят различен знак — точка, по-дълбоко кръгче или от- 69
ворен полукры . Надписьт не може да служи за ориентир, тъй като никои фирми (например Tungsram) поставят иадписа обрат- но. Обикновено изводът 7 е общият проводник (масата), а из- водът 14 — положителният полюс на захранващия източник. Съ- Фиг. 2.32. Корпус с 16 извода тип 238.16-2 ществуват и много изключения — например при интегралните схе- ми 7473, 7481, 7490, 7492, 9493 и др., при конто масата и поло- жигелният полюс на захранването са и ведени на крачета с дру- ги номера. Корпусът DIL се произвежда в три варианта пластмасов, керамичен и металокерамичен. Размерите на корпусите DIL при различен брой на изводите са дадени в табл. 2.4. Таблица 24 Размери на пластмасови корпуси DIL Размер, mm Брой на изводите 8 14 16 18 20 22 24 28 А 7,62 7,62 7,62 7,62 7,62 10,16 15,24 15,24 В 9,9 19,6 22,1 23,4 27,2 28,0 32,8 36,6 С 6,4 6,4 6,4 6,4 6,7 8,9 14,0 14,0 70
Логическите схеми с по-сложни функционални възможности и съответно с повече изводи се монтиратв DIL корпусиМР117 или МР186, конто имат съответно 16 и 24 извода (фиг. 2.32 и фиг. 2.33). Тези корпуси се изработват също от пластмаса или кера- мика. При корпуса с 16 извода масата се извежда на 8-ия из- вод, а положителният полюс на захранването — на 16-ия извод, но съществуват и много изключения. При корпуса Ml’ 186 об- щият проводник е на 12-ия, а захранването — на 24-ия извод. В редици случаи се използуват и плоски корпуси с разстояние между изводите 1,27 mm (1,25 mm). Тези корпуси също се про- извеждат с 14, 16 и 24 извода и могат да бъдат пластмасови, керамични или металокерамични'д(фиг. 2.34, фиг. 2.35). Интеграл- ните схеми от серията 133.К133 и 130 се монтират в металоке- рамичен корпус тип 401, 11-4 (фиг. 2.36). Плоските корпуси поз- воляват да се постигне по-компактен монтаж, но изискват по- добра технология на изработването на печатните платки. В последните години стана популярен пластмасовият корпус от типа FN (фиг. 2.37), при който изводите са разположени от 71
Фйг, 2.34. Плоски корпусы с растер 1,25 mm (1,27 mm): а) пластмасов с 14 извода; б) керамичен с 14 извода; в) керамичен с 16 извода; г) керамичен с 14 извода 72
0,^8 Фиг. 2.36. Плосък корпус тип 401.14-2 с рас- тер 1,25 mm 73
четирите му страни. Размерите на корпусите FN при разли- чен брой изводи са дадени в табл. 2.5. Корпусите FN се използу- ваг за интегралните схеми от сериите 74ALS, 74AS, 74LS, 74S и 74F и за бипслярни PROM памсти. 1,2 ЦО,0501x45’ МОМ 4,сб(о;бо) UAW.04SL 0,63(9,025) 2,4! (0,095) М IN Фит. 2.37. Плтстмасов корпус ЕМ с 28 извода Т а б л и ц а 2.5 Размери на пластмасовн корпуси Брой на изводите А, mm В, mm C, mm mln max mln max mln max 20 9,35 10,03 8,89 9,04 8,08 8,38 28 11,89 12,57 11,43 11,58 10,62 10,92 44 16,97 17,65 16.5] 16,66 15,70 16,00 52 19,51 20,19 19,05 19,20 18,24 18,54 68 24,59 25,27 24,13 24,28 23,32 23,62 На фиг. 2 38 е дадено разположението на изведите в корпуси- те FN с 20 и 28 извода в случайте, когато в тях е монтирана ин- тегрална схема, която в корпус DIL има съответно 14 извода 74
(фиг. 2.38 а), 16 извода (фиг. 2.38 б) и 24 извода (фиг. 2.38 в). При 20 и 28 извода номерацията на крачегата съвпада. Голямо удобство при ТТЛ интегралните схеми е, че независимо ог фирмата-производнтелка корпусите и разположението на изво- ® © ® ЕЕЕЙИ ргтпттгтч St ' Ж- © @ © И® ffi ЕИЕЕЕ @© ® ® Фиг. 2.38. Разположепне на изводите в корпус FN н слу- чая, когато в него с моитираиа D1L интегрална схема а) с It извода ; б) с 16 извода ; в) с 24 извода дите на еднотипните схеми е еднакво. Много от фирмите изпол- зуват даже еднакви цифрови означения Това се съчетава с ед- накви или с практически еднакви типови параметри на' схемите, което дава възможност за широка взаимозаменяемост. Пластмасовият корпус DIL е много популярен. Той се използу- ва не само за интегрални схеми, а и за монтиране и на други ра- лиодетайли, например релета, закъснителни линии, потенциометри, копдензатори, ин шкаторни елементи и т. н. В табл. 2-6 са посочени типовете корпуси, конто се използу- ват в съветските интегрални схеми. Останалите фирми определят 75
Таблица 26 Корпуси, използувани в съветските интегрални схеми Серия Вид на корпуса Условно означение 133 метал остъклен 401.14-2 метал остъклен 402.16-2 метал остъклен 405.24-1 К155 пластмасов 201.14-1 пластмасов 238.16-2 пластмасов 239.24-2 130 метал остъклен 401.14-4 К131 пластмасов 201.14-1 530 металостъклен 401.14-4 К531 пластмасов 201.14-1 пластмасов 238.16-2 вида на корпуса с буква, конто се изписва в края на означение- то на типа на интегралната схема (вж. приложение™ в края на II част). Формата и размерите на корпусите на интегралните схеми се дават от стандарта БДС 13868—77 „Схеми интегрални. Корпуси типове и размери". 2.2. СТАТЙЧНЙ ПАРАМЕТРА Н4 ТТЛ ЕЛЕМЕНТИТЕ 2.2 1. ПАРАМЕТРИ. НИВА НА СИГНАЛИТЕ Параметрите на логическите елементи характеризират ексу плоатационните им свойства и в повечето случаи те са напълно достатъчни за проектирането на логическите и импулсните уст- ройства. Параметрите са типови, гарантирани и допустими. Типо- вите параметр» представляват средната стойност на даден пара- метър, който се получава при изменение™ на голям брой логи- чески елементи. Тези стойкости се използуват при инженерного проектиране на схемите. Гарантираните параметри са такива гра- ничив стопности, конто не се пргвишават в нито един от отдел- яйте логически елементи. Това са всъщност тези параметри, по конто става бракуването па интегралните схемн при производст- вото им. Граничните параметри имат съответно максимална и ми- нимална стойност. Те са така подбрани, че да не се нарушава правилната работа на логическите схеми и устройства, когато един или няколко елемента имат параметри, близки или равни на граничните При импулсните схеми обаче понякога се налага под- биране на логическите елементи. Например при включване на рези стор на входа на логически елемент (вж. фиг.3.6) е желателно входният 76
ток да е минимален. Логическите елементи с максимален по стой- ност входен ток в такива схеми не могат да работят. Никои от параметрите на логическите елементи имат допусти- ми стойности, конто в никакъв случай не бива да се надхвърлят при експлоатацията на интегралната схема Такива са например допустимого захранващо напрежение, допустимого положнтелно и отрицателно входно напрежение и др. В паспортните данни на логическите елементи обикновено се посочват типовите параметри, измерени при +5V захранващо напрежение и при -J-25°C температура на околната среда. Тртбва да се подтертае, че за отделяйте параметри същест- вуват разлики в стойностите при интегрални схеми, произведени от различии фирми, а даже и в схемите на една и съща фирма. Тези разлики са н зададените корми и не влияят при работата на логическите елементи в цифрови схеми. Разликите в парамет- рите са от значение при проектирането на импулсни схеми. Да- дените в следващите параграфи характеристики — предавателна, входна и изходна, са типови и за тях съществуват значително по- големи отклонения в отделимте интегрални схеми. Нива на входните и изходните сигнали. ТТЛ елементите с а с положителна логика и съответно сигналът логическа 0 е нис- кого ниво, а сигналът логическа 1 — високото ниво. Па фиг. 2.39 са. показали допустимите зони, в конто може да Фиг. 2.39. Логи ескн ими на ТТЛ елементите: а) в изхода J б) във входа се изменя нивото на сигналите 0 и 1. Тези зони са различай за изходните и входните сигнали на логическите елементи. В изхо- да на елементите сигналът 0 може да се изменя от 0 до 0,4 V (фиг. 2.39 а), а сигналът 1 — от 2,4 V до захранващото иапреже- ние (+5V). Граничите на изменение на входните сигнали са зна- чително по-широки (фиг. 2-39 б) — сигналът 0 може да се изме- ня от 0 до 0,8 V, а сигналът 1 — от 2 V до захранващото напре- жение. Разликата между нивата на входните и изходните сигнали оепгурява статичната шумоустойчивост на ТТЛ елементите- На- пример, ако изходното ниво на даден логически елемент е 0 и е ЙДИЧЯА \ в Д ДОТ*'к А I
равно на максимално допустимого напрежение — 0,4 V, смущава щи импулси с амплитуда, по-малка от 0,4 V, сумирани с изход- ния сигнал, няма да изменягосъстоянието на свързаните към из хода на този елемент други логически елементи. Сыцото се от- пася и за състояние 1 в изхода на елементите. статична шумоустой- чибост при нибо 1 КЧХЧ облает на F3yi статична преВнлючбане изуисустойчиВост при ниВо 0 Фиг. 2.40. Области на входните и нзходннте шиза па логическите сигнали в различайте серии ТТЛ елементи На фиг. 2.40 са дадени областите на изменение на нивата логическа 0 и логическа 1 съо!ветно за входа и изхода на логи- ческите елементи от различните ТТЛ серии. Със защриховани полета са показани обхватите на статичната шумоустойчивост при ниво 0 и 1, а така също и областта на превключване на логи- ческий елемент. От фигурата се вижда, че между отделяйте ТТЛ серии има само незначителни разлики в статичната им шумоус- тойчивост и че съществува пълна съвместимосг по входни и из- ходни логически нива на отделяйте ТТЛ серги. 2.2.2. ПРЕДАВАТЕЛНА ХАРАКТЕРИСТИКА Статичната предавателна характеристика дава връзката меж- ду входного и изходното напрежение на логический елемент и тя до голяма степей определи действието му при работа в ло- гически и импулени схеми. От нея се определи статичната шу- моустойчивост на праговете на логическите нива на елементите. Предавателната характеристика еднозначно завися от състоя- нието на транзисторите в схемата (т. е. от положението на ра- ботайте им точки и от температурата на околната среда) при раз- личии входни напрежения, а също и от техните параметри. Пос- леднего създава удобна възможност да се използува предава- телна характеристика на логическите елементи при проектиране и изчисляване на различии импулени устройства вместо използува- 78
нето на класическите методи, при конто участвуват параметрите на отделяйте транзистори.} ' 1 На фиг. 2.41 е дадена предана гели)та характеристика на ло- гический елемент 7100. На същата графика е показано измене- Фиг. 2.41, Предавателна характеристика па логический елемент 7490 нието на напрежението ис2 в колектора на транзистора Т.2 (в ба- зата на транзистора Т3) и напрежението и£2 в емитера на Тй (в базата на Тл — вж. схемата на фиг. 2.1). При напрежение 0 поне на един от входовете в изхода па еле- мента нивото е 1 (вж. т. 2.1.3). Транзисторът е наситен. На- прежението в базата на транзистора Т2 е и той е запу- шен. Запушен е и транзисторът 7\, чиято база е свързана чрез резистора с общий проводник. Транзисторът Та е отпушен, тъй като в базата му чрез резистора /?2 се подава положително напрежение ис2 ~ Есс което е близко по стойност до напрежението Есс. Изходното на- прежение е високо (ниво логическа 1) и е равно на 79
llH3x~^Qi~^c2 UBE3 —Ecc /B3 — UBE3 ₽»3,4 V. (2.28) С повишавапе на входною напрежение се увеличава и напре- жението на базата на транзистора Т2 4-B2~Ubx + Изходното напрежение и напрежението ис2 в колектора на тран- зистора Т2 остават неизменни. Тази част от предавателната ха- рактеристика на фиг. 2.41 е означена с цифрата I. При входно напрежение Uux==^al==^BE02 ^CESi ~0»55 V (2-29) се отпушва транзисторът Т2. Напрежението в емитера му на- раства линейно с изменение на входното напрежение иЕ2~11 Bi = ивх + ^CESI ’^ВЕ02- Колекторният ток на транзистора Т2 е iC2==lE2₽„+Г = : (₽2+l)/?.t ^"Вх + ^С£Х1~^£О2). където |32 е коефициентът му на усилване. От това равенство за колекторното напрежение на транзисто- ра Т2 се получава 11с2=ивз~^сс ^вз,^* fe-M R^ (Ub*+Ucesi Ubeoi), (2.30) т. е. напрежението иС2 практически линейно намалява с повита- ване на входното напрежение «ЕХ. Спадащото напрежение се подава в базата на транзистора 7’3. От равенството (2.28) следва че изходното напрежение ще се намалява също практически по линеен закон. Тази зона на предавателната характеристика на фиг. 2.41 е означена с цифра- та II и тя е една от съществениге нгдостатъцч на ТТЛ елемен- тиге, тъй като е причина за намаляваве на шумоустойчивостта им. В импулените схеми влиянието на спадащата част II от пре- давателната характеристика върху изходния сигнал е чувствитель- но, тъй като з много случаи (например при всички мултивибра- тори) входният сигнал се измени плавно. В цифровите схеми, при конто входните сигнали имат стръмни фронтове, спадащата част II от предавателната характеристика практически не влияе на фор- мата на изходния сигнал. Частта II от предавателната характеристика завършва при вход- но напрежение 80
UBK~Ua2— ^ВЕОЧ ^CESl + ^ВЕЫ ’ ^-31) при което напрежението uE2 става равно на UBEM и се отпушва транзисторът 7\. Част от емитерния ток на транзистора Т2 за- почва да протича през базата на 7\ и напрежението /г£2 преста- ва да нараства линейно с увеличаване на входното напрежение- При входно напрежение uB^=Ua2 колекторното напрежение ис (вж формула (2.30)) е /7 ^2 Т т иС^^СС~ ' R3 U BEOi и съответно за изходното напрежение от зависимостта (2 28) с получава ~23 V. (2.32) Отпушването на транзистора Г4 не позволява емитерното на- прежение иЕ2 да надпиши напрежението UBESi. Това довежда до повишаване на базовия ток на транзистора 7'2 и той се насища Колекторното напрежение wC2 спада до UC^~^BESi^~^CES2 0’8 което довежда до запушване на транзистора Т3. Поради отпуш- ването на транзистора Г4 изходното напрежение рязко спада. Зоната III на предавателната характеристика завършва при вход- но напрежение 1,пх“ 1,3 V (2.33) с насищане на транзистора Т4 и със запушване на Та. Широчина- та на зоната III е малка — около 100 mV. В реалните предавателни характеристики преходът в точките а4 и а2 е плавен. В частта III на предавателната характеристика се намира точ- ката П, в която тя пресича правата иЕХ=инзх. Тази точка се на- мира приблизително в средата между типичните стойкости на ло- гическите нива 0 и 1 и условно се приема за точка на превключ- ване на логическите елементи. При свързване на изхода с вход л на елементите се устантвява напрежението ип, което е статичес- ки стабилно. В частта III на предавателната характеристика оба- че логическият елемент е активен, тъй като транзисторите Т2, Т3 и 74 работят в активен режим, а транзисторът Т\ е наситен и предава входния сигнал в базата на транзистора Т2. Това означа- ва, че логическият елемент ще усилва всеки сигнал, постъпващ на 6 Импулени и цифрови схеми 81
входа му. При свързването на входа с изхода на елемента за- почва генерирапе на импулсно напрежение, чиято честота се оп- редели от закъснението на сигнала между входа и изхода. Затова при измерване на напрежението Un между свързанпте заедно вход и изход и масата трябва да се включи блокиращ конденза- тор [69]. Ако се свържат два или повече логически елементи последо- вателно и първият от тях има за работна точка точката /7 от предавателната характеристика, всички следващи елементи ще се установят в същата работна точка (разбора се, ако предавател- вите им характеристики са еднакви). Тогава смущаващите сиг налн се усилват и довеждат до грешка в работата на устройст- во™. Подобии случаи за кратък период от време се наблюдават в импулсните схеми, в конто се изполэуват времезадаващи RC вериги, а също и при (родължителни фронтове на входните сиг- вали Освен зова вследствие на вътрешните и схемните паразитни обратив връзки, когато един логически елемент работи в област- та III на предавателната характеристика, настъпва самовъзбужда- не, като честотата на паразитните трептения при логическите еле- менти от серията 54/74 е около 10 20 MHz. Ето защо не тряб- ва да се допуска установяване на работнага точка на логически- те елементи даже и за кратко време в областта III на предава- телната характеристика. За целта се ограничава продължител- ността на фронта на входните импулси на 0,5—Ips (за логичес- ките елементи от серията 54/74). Ако в схемата има тригери, про- дължителността на фронта на пусковите импулси не трябва да надвишава 50 —100 ns. В случайте, когато фронтът на пусковите импулсн е по продължителен, те се подават на прагово устройст- во (тригер на Шлит), за да се формират импулсн със стръмни фронтове. В импулсните схеми, при конто логическите елементи остават за по-продължителен период в областга III, трябва пре- Ди всичко да се предвидят блокиращи кондензатори в захранва- щата верига и добро замасяване. Целесъобразно е в някои слу- чаи подбирането на логическите елементи за работа в импулени схеми с по голяма стойност на напрежението Un. В областта IV на предавателната характеристика транзисторът Т'з е запушен, а Т'д — наентен. Изходното напрежение е равно на напрежението UCESV В табл. 2.7 са дадени режимите на работа на транзисторите в схемата на логическия елемент 7400 в четирите части на преда- вателната му характеристика. Формата на предавателната характеристика (т. е. напреженията 17 , 7/qo, UaV Ua2 и Uo) завнеи от температурата на околната среда, от стойносгта на захранващото напрежение и на товарния ток- Съществуват различия в предавателната характеристика на логическите елементи, произведени от различии фирми, като 82
Таблица 2.7 Режими на работа на транзисторите в логическим елемент 7400 1 Зона на пре- давателната характеристика] Транзистор Изходно напрежение» V 7\ Г, 7, 1 иаситеи запушен активен запушен «изх>2.4 11 наситек активен активен запушен WU3X> 2>4 Ill наситеп активен активен активен 0,4<иизх<2,4 IV инверсно включен I гаситен запушен наситеп «,,зх<0-4 нонякога разлики има и в интегралните схеми на една и съща фирма. Тези‘разлики не са от значение за рабэтата на логическн- те елементи в цифрови схеми, но трябва да се имат предвид при разработването на импулени схеми. На фиг. 2.42 а е показано измененною на предавателната ха- рактеристика на^логическия елемент 7400 при включването нато- варно съпротивление 3,3 кй. Това довежда ;’до спускане на пре- давателната характери -.тика в областите I и II надолу, тъй като се повишава спадът на напрежението върху резистора (вж. фиг. 2.1) от изходния ток. . а) влияние на коефи-циента иа натоварваие; б) влияние на темпер ату рата ; в) влияние на захраиващото напрежение При изменение на температурите на околната среда настъпват по-големи изменения в предавателната характеристика (табл 2.8 и фиг. 2.42 б), тъй като се изменят параметрите на транзистори- те в схемата. Кактэ се вижда от формулите (2.28) и (2.33), на- 83
преженията Uq\ и Uo зависят от напреженйята UBE0 и Vbes, кон- то са температурно зависими. В резултат напреженнето на прев- ключване Uo се изменя средне с около 2,5 mV/°C. Изменение™ на захранващото напрежение Есс довежда само Фиг. 2.43. Предавателна характеристика па елемента 7440 Т а б л и ц а 2.8 Зависимост на напреженнята Uqi> Uqq 11 Uo на логическите елементи от серията SN54/74 от температурата на околната среда при £'сс=Ц-5 V и =1 Напрежение, V Температуря,0 С —55 0 25 70 * 125 3,6 3,8 3,9 4,1 4,25 Uqo 0,23 0,24 0,24 0,25 0.25 Uo 1,49 1,33 1,26 1,15 1.1 до изменение (вж. формула (2.28)) на изходното напрежение в областите I и II на предавагелната характеристика (табл. 2.9, фиг- 2.42 в). Предавателната характеристика на логическите елементи с по- вишена товароспособност 7440 (вж. фиг. 2.9) има същия харак- тер, както и разгледаната по-горе. Наличието на още един тран- зистор — транзистора Г5, обаче довежда до появяването на до- 84
Таблица 2.9 Зависимост на напреженйята 1/qj, Uq0 и Uo на логическите елементи от серията SN54/74 от захранващото напрежение при температура 7= 25°С и Л\, = I Напрежение, V Захранващо напрежение Есс» 4.50 4,75 ’ 5,00 5,25 5,50 Uqi UQ0 u0 3,3 0,23 1,26 3.6 0,24 1,26 3,9 0,25 1,26 4.1 026 1.26 4,3 0,27 1,28 пьлнителна зона в предавателната характеристика (фиг. 2.43), чиято широчина е не повече от няколко десетки миливолта. Пре- давателната характеристика на елемента 7440 по-слабо се влияе от съпротивлението на товара. Режимите на работа на транзисторите в схемата на логиче- ский елемент 7400 в различните зони на предавателната характе- ристика са да де ни в табл. 2.10. нШ И,*»1 Предавателната характеристика на логическите елементи от се рията К155 (вж. фиг. 2.8) също се различава от характеристика та на фиг. 2.41. Включването на транзистора Т5 и резистора R Фиг. 2.44. Предавателна характеристика: а) на логически елемент от серията KI55 ; 6) па логически елемент FZ100 довежда до премахване на зоната II (фиг. 2.44 а), в резултаг на което предавателната характеристика става близка до право- ъгълната. Това подобрява шумоустойчивостта на ТТЛ елементи- те и съответно ги прави подходящи за използуване в импулсни 85
Таблица 2.10 Режим на работа на транзисторите в логический елемент 7440 Зона на пре- < “ ' I давателната характери- стика Транзистор Из ходи о напрежение V 2,4 < «изх 2-4 < «изх 0,4 < «изх <2,4 0,4 < „илх <2,4 «изх < °-4 наситен наситен наситен наситен инверсно включен Г» запушен активен активен активен наситен активен активен активен наситен активен тл активен активен активен наситен запушен тъ запушен запушен активен наситен наситен схеми. На фиг. 2.45 а е показана предавателната характеристика на логическите елементи от бавнодействуващата серия 54L/74L, а па фиг. 2.45 бив — на ТТЛ елементите с транзистори на Шотки. В предавателната характеристика на елементите с транзи- стори на Шотки няма спадаща облает И. Това се постига с включването в схемата на коригнраща верига, аналогична на използуваната в схемата на елементите от серията К155, съста. вена от транзистора Тъ и резистора 7?6 (в.к. фиг. 2.22). Тази ко. ригираща вернга подобрява шумоустойчивостга и намалява влия. Фиг. 2.45. Предавателна характеристика при f-cc=-5\' и температура на околната среда Т'А = 25°С на ТТЛ елементите от серията : a) 54L/74L; 6) E4LS/74LS ; в) 54S/74 S нието на температурата върху предавателната характеристика на елемента. 1 Предавателната характеристика на логическите елементи от се- рията FZ100 има форма, най близка до правоъгълната (фиг. 86
2.44 б). Прагът на превключване поради високото захранващо напрежение е сравнително висок — между 5 и 6 V. Предавателните характеристики на логическите елементи от се- рията 74ALS, 74AS и FAST са близки до предавателните харак- фиг. 2.46. Предавателна характеристика на логическите елементи 74ALS00 и 74AS00 при тех пература Гд =25°С, захранващо напрежение £CC=5V н товарао съпротив lenite RT =500 Я V|b 5 - изх ECC=5V’ T=25°C 25 ufcz,V Фип. 2.47. Предавателна характеристика на логически елемент от серията EAST при захранващо напрежение £CC=5V 87
теристики на логическите елементи от сериите 74LS и 74 S (фиг. 2 46 и 2.47). Превключването на изхода на логический елемент от състояние 1 в състояние 0 на изхода започва при напрежение мвх— с7д —Т/вД05 + UBEW.— UbEI^I ,2 V, (2.34) при което се отпушват транзисторите Т2, Т3 и Т-. С повишава- не на входното напрежение продължава отпушването на траязи сторите Т2, Та и 76 и предавателната характеристика плавно спада. Превключването на логический елемент завършва при на- прежение ывх = U0=UBESi~i~ UBESSUbES’----UbeI, (2.35) при което транзисторите Ть, Т3 и Т2 се насищат. Изходното на- прежение на логичесхия елемент се установява ртвно на Uqi = — Ucess — логическа 0. Напрежението Uo при елементите от се- рията 74ALS е 1,45 V, а при елементите от сеоията 74AS — 1,6 V. Напреженията Ua и /70 прн логическите елементи от серията FAST съответно са Ua =uBEOt + UBEOi+UBEi\—U1,35 V (2.35а) Uo= Ubess -]-Ubee> -\-Ubesi — U'm^ 1,6 V. 2.2.3. ВХОДНА ХАРАКТЕРИСТИКА Входната характеристика дава зависячостта на входния ток от входното напрежение. От нея може да се определи входното ст противление на логический елемент при различии стойности на входното нагрежение, което е важно при прзекгирането на им- П)лсни схеми. Тъй като входът на логическите елементи е разде- лен от изхода чрез сложен инвертор, входнатз характеристика не згвиси ог изходното напрежение и товарною съпротивление. На фиг. 2.18 е дадена типичната форма на входната характе- ристика на 'ПЛ елементите от серията 54/74. На същата фигура е показана и предавателната характеристика на елемента, за да се оцени по-пълно деиствието на логический елемент. В областта I на предавателната характеристика транзисторът 7\ (вж. фиг. 2.1) е наситен и входният ток 7вх0 — ^СС ~“вх ~^BES\ (2 36) протича през резистора Rv включен в базата на Tt. Входната ха- рактеристика в тази облает е линейна и динамичною входно съ противление 88
/?вх0 = = R1 вх (2.37) е равно на съпротивлението елементи от серията 54/74 е /?., чиято 4кй. стоиност в логическите Фиг. 2.48. Предавателна и входна характеристика на ТТЛ елемент от серията 54/74 При отрицателни входни напрежения (областта 1а на входната характеристика) входният ток значително нараства. За да не се надвиши максимално допустимата разсейвана мощност от иите- гралната схема (0,5 W на корпус), не се допуска подаването на 89
входни напрежения, по-яиски от — 1,4 V, или протичането на входен ток, по-голям от 6 mA [71]*.. В импулсен режим се до- пускат по отрицателно входно напрежение и поголеми входни то- кове при условие средната разсейвана мощност да не надхвърля допустимата за един корпус. Фиг. 2.49. Защита на входа на логическите елементи: а) от отрицателем напрежения ; о) от положителни напрежения, по-високи от 5,5 V Отрицагелнч входни нан^ежечия се получчват например, кога то сигналът постъпза от дълга сьединителча линия. В нмпулени- те схеми отрицателни входни напрежения с размах до — Есс се получават в чакащите и ачтогенер тращиге мултивибратори, в кон- то се използуват времезадаващи RC вериги- Отрицателям напре- жения могат да се получат и в съгласуващите схеми, включени между устройства с различии по стойност и полярност захранва- щи напрежения. Във всеки случай, когато се предполага получа ване на отрицателно входно напрежение, във входа на логичес- кий елемент трябва да се включи фиксиращ диод (фиг. 2.49 а). В бързодгйствуващите ТТЛ елементи от серията 54Н/74Н и К155 и в елементите с транзистори на Шотки в интегралната схе- ма във всеки един от входовете са предвидени предпазни диоди (вж. фиг. 2.22). Повечето от фирмите -производителки на интег- рални схема включват диоди във входните вериги и в схемите на серията 5-1/74. В този случай входната характеристика в об- ластта на отрицателните входни напрежения има формата, пока- зана с прекъсната линия на фиг. 2.48. При проектирането на им- пулени схеми е от значение това, има или няма диоди във вхо- донете на логический елемент. В логическите елементи от сериите 74ALS, 74AS и FAST пред-, пазен диод е включен и в изходната верига (вж. фуг. 2.24, 2.25 и 2.28). В областта II на предавателната характеристика се отпушва *Р4злпчните фпрмн дават различии стойности за максимално допустимня вхо" чей ток и за максимално допустимого отрицателно входно напрежение. За серията К 155 максималисте допустимо отрицателно напрежение е 0,4 V [5J. 90
и незпачпгелна част от входната верига транзисторът Т2 се отклонява от транзистора 7\ протича в базата Iвх« — 1ц\ 1В2> и през на Т2 тока през резистора /?, колекторната верига па където iRl = lB2 = £СС “их ^BESl мвх+ ^CESl " BE 2 вх (2.38) Ps R3 (2.39) ' Входното съпротивление /?1 Р? ^1 + Рз^З (2.40' А?вх, характеристика е малко по-нис- в областта II на предавателната ко от съпротивлението RBIo- Но при приблизителни пресмятанш може да се приеме, че входното съпротивление RBxa е равно н; ^вхО * Съпрот влепието 7?вхп се измени в известна степей с измене пне на входното напрежение, тъй като в зависимост от режим; на работата на транзистора 1\ се променя коефициентът 02. Н( понеже съпротивлението Р2/?3 е от 5 до 10 пъти по-голямо oi съпротивлението Rlt с достатьчна за практиката точност мож да се счита, че съпротивлението RBKa не зависи от входното на прежение. В началото на областта III на предавателната характеристик започва процесът на отпушване на транзистора Тл и на по-нат; тъшното запушване на Т3- При входно напрежение Uo транзистс рнте Т., и Т4 се насищат и това довежда до увеличаване на тс ка на базата на транзистора Т2 т. е- част от тока, протича! през резистора R1 и прехода база — колектор на транзистора Т преминава в базата на транзистора Т2. В резултат се намаляг токът на с митера на транзистора 7\, т. е. намалява се входния ток и входната характеристика има чупка при напрежение мвх = —Uo. Тази част на входната характеристика па фиг. 2.48 е означ< на с IV а. Входната характеристика пресича хоризонталната ос пр входно напрежение t/Bx0, при което токът през резистора Rt ст. ва равен на тока на базата на транзистора Т2 (вж- фиг. 2.1). Т< кът на и Tt е базата на транзистора Т2 при наситени транзистори ' 1В2 — BES2~U BESi+UCESj ГВ2~^ГВ4 (2.4
където г в е с ьпротивлението на базата на транзисторите Т2 и 7\. В областта IV а на входната характеристика входният ток е равен на разликата на токовете iRi (2 38) и /д2 (2.41) ECC~UBESl , ^BESZ^^BESi-^CESl Zbx = IRI ---R-~ - +------------------------ ~Mex (“Ri ^~27B“)‘ t2,42) За входного сьпротивление се получава 2г., Ri /?вхоо — ''^r в' (2.43) Съпротивлението гв за транзисторите на ТТЛ интегралните схеми има стойности от 50 до 200 й [62]. Обикновено входного съпро- тивление /?вхоо за логическите елементи от серията 54/74 е 250—300 Й. При приравпяване на равенствата (2.38) и (2.41) се определи вапрежението TJ _ (UBES2+UBES4~ЕСЕ8}У (ГВ2>ГВ^(ЕСС^EBESt> вх0~ Но тъй като ^i^rB2+rBi, то UwQE^UBESi-^-UBES2~—UcES\- > (2.44) За логическите елементи от серията 54/74 напреженнето [7вхо е около 1,4—1,5 V. При входни найреження, по-високи от 7/вх0, транзисторът Т\ се оказва в инверсен режим, тъй като напреженнето на колек- тора се запазва неизменно равно на BES2-VUBESi<ZUъМ Тъй като коефициентът на усилване а. на многоемитерния транзистор Ti е много малък (вж. т.2.1.2), токът Г „! -- „ ECC-UBCSt-UBES2-UBESi /9 дкх /вх1—— ai ------------------—’— не превишава граничната стойност 40 рА. Типичната стойност на входния ток 7Bxi за логическите елементи от серията М/74 при Мвх>^вхо е около 10 рА. Динамичного входно съпротивле- ние /?вх1 в тази облает е голямо и е около 2 Мй. При входни напрежения, по-високи от 7,5—8 V, входният ток рязко нараства вследствие на настъпващия ценеров пробив в еми- 92
гера на транзистора Tv На входа на логическите елементи обаче не се допуска да се подава напрежение, по-високо от 5,5 V, тъй като граничного допустимо напрежение между два емитера на входния транзистор 7\ е 5,5 V. Неспазването на това условие Фиг. 2.50. Входна характеристика на логически елемент: а ) от серията 74S ; б) от серията 74LS довежда до пробив между емитерите, между конто разликата в нивата е по-висока от 5,5 V. В импулсните схеми, в конто входного напрежение може да надвиши 5,5 V, трябва да се включи ограничаващ диод между съответния вход и положителвня полюс на захранващото напре- жение (фиг. 2.49 б). В схеми, при конто входного напрежение може да приема как- то отрицателни, така и положителни стойности, по-високи от 5,5 V, във входа на логический елемент трябва да се включат два сграничител.чи диода — към общия проводник и кьм поло- жителния полюс на захранващия източник. При изменение на температурата се измества напреженнето Z7Ii)0 в съответствие с изменението на напреженнето Uo. Измене- ние™ на захранващото напрежение довежда до изменение на то- ковеге Л.хо и /ВХ1 (вж. зависимостите (2.36) и (2.45)). Входната характеристика на логическите елементи с. повишена товароспособност (например 7440) и с отворон колектор от се- рията 54/74 е същата както показаната на фиг. 2.48. Подобен е вндът на входните характеристики и на ТТЛ елементите от се- риите 74LS и 74S (фиг. 2.50). Поради включването на емитерен повторител с PNP транзис- тор във входа на логическите елементи от серията 74ALS и 74AS входного им съпротивление е много голямо (вж. (2.20)). 93
Таблица 2.11 Входни токове и входно съпротивление на ТГЛ интегралните елементи Серия Максимален входов ток при 0 ЛзхО’ Максимален в ходей ток при 1 ^ВХ1* Входно сънротив- ление при 0 ^вхО’ 54/74 1.6 40 4 54Н/74Н 2,0 50 2,8 541 /74.L 0,1<8 10 40 541.S/74I.S 0,36 20 25 54S/74S 2,0 50 2.8 54ALS/74AI.S 0,1 20 37 54AS/74AS 0.5 20 10 54F/74F 0,6 20 10 Това определи много малките стойности на входния ток както в съсгояпие 0, така и в състояние I. Например при коефициент на усилване р«15 на транзистора 7\ входного съпротивление на логически елемент от серията 74ALS е 550 кй и входният ток не превишава 10 цА. При ниски входни нива напрежението между колсктора и емитера на транзистора 7\ става много малко и съответно силно спада коефицментът му на усилване р. Затова при входно напрежение логическа 0 транзисторът Т\ може да се разглежда като диод, включен във входа (фиг. 2.51) и вход- ното съпротивление на логический елемент става равно на съ- прогивлеппето на резистора Rr. Входната характеристика на логическите елементи от серията 74ALS и 74AS представлява права линия, лежаща на хоризонтал- ната ос. При отрицателно напрежение около 0,5 V се отпушва предпазиият диод, включен във входната верига, и входният ток рязко нараства (фиг. 2-52). При мтоговходови логически елементи отделните входии токо- ве са независими. В състояние 0 на повече от един вход вход- ния г ток се преразпределя между отделните входове, като сума- та му не превишава стойността, определена от , ЕСС~^ВЕ\ ‘ вхО —- ~ В логическите елементи от серията FAST входната верига е изпълнена с диодна матрица (вж. фиг. 2.28). Диодите във вхо- довете, включени към ниво логическа 1, са запушени и съответно входният ток е равен на обратния ток на диода и не превишава 10—20 рА. Входното съпротивление на логическия елемент е равно на обратного съпротивление на диода ДОбр и е много го- лямо. Входните токове за отделните входове са независими. 94
Диодите въз входната верига се отпушват при напрежение Ua (вж. (2.35а)). Входният ток става равен на ' Err—U„ — Т сс д вх . / вх-----g <В1 » вх (2.46) където . __ пвх + ^д — UBE2~UBE3 гвВ'ГВ2 фиг. 2 51. Еквивалевгна схема на входцата верига на логичес- ки елемент от серията 74AI.S/ 74AS при ниско входно напре- жение Фиг. 2.52. Входна характеристика на логн- ческнте елементи от серията 74AIS и 74 AS При напрежение U вход- ната характеристика (фиг. 2.53) има чупкз н вход- ният ток от много ниска стойност бързо нзраства. При входно напрежение U а (вж. зависимостта (2.35 а)) транзисторите Тг, 7'2 и Т2 се запушват и входният ток на логиче ския елемент остава равен само на първото събирае- мо в равенството (2.46). Входната характеристика има друга чупка и стръм- ността й се намалява. При отрицателни входни Фиг. 2.53. Входна характеристика на логи" чески елемент от серията FAST напрежения около 0,35 V се отпушва предпазният диод, включен във входната верига, което предиз- 95
виква рязко увеличаване на входния ток (фиг. 2.54 а). При поло- жителни напрежения около 20 V настъпва чекеров пробив в дио- да ёъв входната верига и съответно входната характеристика има рязък скок (фиг. 2.54 б). Това изисква при логическите еле- Фиг. 2.54. Сходна характеристика на логически елемент от серия- та FAST : а} при отрицателни входни напрежения ; б) при положнтелпн входни напрежения 6 менти от серията FAST да не се увелнчава входното напрежение над 15 V. В табл. 2.11 са дадени максималните (граничните) стойкости на входните токове при ниво 0 и 1 на входа и входното съпро- тивление при ниво 0 на входа при логическите елементи от раз- личните серии. 2.2.4. ИЗХОДНА ХАРАКТЕРИСТИКА Изходната характеристика представлява зависимостта на из- ходното напрежение от изходния ток. Тя характеризира товаро- способността на логический елемент и дава възможност да се определи изходното му съпротивление. Освен това изходната характеристика показва състоянието на изхода на схемата при различии товарни токове, което е важно за случайте, когато ло- гнческият елемент е включен към дълги линии или в изходната верига е свързан коидензатор, който се зарежда и разрежда през изходните транзистори на схемата. Тъй като логическите еле- менти могат да се установяват в две статични състояния — ни- во 1 и ниво 0 на изхода, то и изходната характеристика се да- ва съответно за ниво 1 и 0 на изхода. На фиг. 2.55 е дадена типичната изходна характеристика на логическите елементи 7400 и 7440. При снемането на тази ха- рактеристика на входа на елемента се подава сигнал 0, т. е. 0,4 V (вж. фиг. 2.84). На фиг. 2.56 е показана началната облает на същите характеристики. 96
При изходен ток IQi, равен на нула, транзисторът Т3 и дио- Дът Д (вж. фиг. 2.1) работят на прага на запушване [62]. Из- ходното напрежение е =Ecc~lJ ве(&— U щи- Фиг. 2.55. Изходна характеристика на логическите елементи от серията 54/74 при ниво 1 на изхода ^тА Фиг. 2.56. Начална облает на изходната характеристика на логи- ческите елементи от серията 54/74 при ниво 4 на изхода При появяването на товарен ток диодът Д и транзисторът Т3 се отпушват и изходното напрежение рязко спада даже и при ми- нимален товар. Напрежението в колектора на транзистора Тй става 7 И мпулени и цнфрови схеми §7
Uc^Ecc-IQ. и съгласно равенство (2.28) се получава Uq\=Ecc—Ube5—Ea—Iqx (’Ёц!т~)/д ) ’ (2-47) ' Рг г1 м където гд е съпротивлението на отпущения диод. От тази зависимост се определи изходното съпротивление + '«• което за логический елемент 7400 е около 70 й [71]. Когато изходният ток превиши стойността, определена от ра- венството (2.15), транзисторът Ts се насища и изходното напре- жение е , , Г7 UbES'J, UQt ^Ecc-------K+Ri ~ - RzRt___i_ „ Я2+Ял Д - Ua-IQX ( (2.49) Изходната характеристика в тази облает е права линия, а изход' ното съпротивление е /?‘"=-4йг+г« и за логический елемент 7400 е около 130-—150 Q, а за 7440 — около 80 й. От графиката на фиг. 2.56 се вижда, че при максимален товар 400 рА на елемента 7400 изходното напрежение спада с около 0,2 V. При 7440 максималният допустим товарен ток (при tVq=30) е 1,2 mA и съответно изходното напрежение спада с около 0,1 V Точката, в конто изходната характеристика пресича хоризон- талната ос, съответствува на късо съединение на изхода с общий проводник. Токът на късо съединение е около 25—-30 mA за елементите 7400 и 50—60 mA за елементите 7440, като съответ- но граничните стойности не надхвърлнт 55 и 70 mA. За да не се превиши граничната допустима разсейвана мощност от схема- та (0,5 W на корпус), късите’съединения на изхода на елемента с общин проводник в състояние 1 трнбва да са краткотрайни (не по-продължителни от 1 s*), като едновременно не се допуска къ- со съединение на повече от един елемент на корпус. * Никои фирми допускат късо съедиаеяиг на тхэда до 1 min. 98
Параметърът ток на късо съединение определи наклона на изходната характеристика. Ясно е, че е желателно токът на късо съединение Iqkc да има максимално възможна стойност, което означава добра товароспособност на изходната верига в състоя. Фиг. 2.57. Изходна характеристика при ниво 1 на изхо- да на логически елемент 7400: а) влияние на температура ; б) влияние иа захранващото напрежение ние 1. Това е много важно за случайте, когато изходът на ло- гический елемент е евързан към дълга линия. При по-голям ток Iq кс се получават по-стръмни фронтове на сигнала в изхода и във входа на дългата линия, конто е включена в изхода на ло- гический елемент (вж. фиг. 4.15). С намаляване на температурата изходното напрежение Uq\ на- малява и изходната характеристика в своята начална облает се А ЛИЧЙА V) (ВИСЛ ЛОТЕКМ
спуска надолу (фиг. 2.57 а), тъй като се увеличават напрежения- та Ube?, и ид (вж. формулата (2.47)). Намаляването на захран- ващото напрежение съгласно формула (2.47) довежда до намаля- ване на изходното напрежение и до паралелно спускане надолу на изходната характеристика (фиг. 2.57 б). Фиг. 2.58. Изходна характеристика на ТТЛ еле- мент при низ) 1 на изхода: a) 54L/74L : б) 54LS/74LS; в) 54Н/74Н : г)-54 S/74S На фиг. 2.58 е показана изходната характеристика на логичес- ките елементи от серията 54L/74L, 54LS/74LS и 54Н/74Н. Тези характеристики имат’подобна форма, но се разлнчават по мащаб една от друга, тъй като са различии параметрите на схемата на сложния инвертор в логическите елементи от отделните серии. Изходната характеристика на логическите елементи от серията 74ALS и 74AS в състояние 1 (фиг. 2.59) започва при изходно напрежение около 4,3 V и при незначителен изходен ток веднага спада на 3,6 V (вж. зависимостта 2.21)). С повишаване на товар- ния ток изходното напрежение спада (вж. зависимостта 2.22)). На фиг. 2.59 са дадени изходните характеристики на логически- те елементи 74ALS00 и 74AS00 и на логическите елементи с повишена товароспособност 74ALS1000 и 74AS1000. За сравне- 100
ние на фигурата е показана и изходната характеристика на ло- гическите елементи 74LSOO и 74S00. Аналогичен е видът и на изходната характеристика на логи- ческите елементи от серията FAST (фиг. 2.60). На фигурата е Фиг. 2.59. Изходна характеристика при ниво 1 в изхода на логическите елементи от сериите 74ALS и 74AS показана товарната права при товарно съпротивление А>т=100 й за логический елемент 74||F00 при /?т=100 й и /?т=50 й при логический елемент 74F240. Пресечната точка на товарната пра- ва с изходната характеристика дава изходното напрежение и из- ходния ток при съответния товар. В табл. 2.12 са дадени максималните изходни токове и токове- Фиг. 2.60. Изходна характеристика при ниво 1 в изхода на логнчес- ките елементи : а) 74Е00 ; б) 74F244 те на късо съединение при 1 в изхода на логическите елементи от разпространените видове ТТЛ интегрални схеми. Типичната изходна характеристика на логическите елементи от серията 54/74 при сигнал 0 в изхода е дадена на фиг. 2.61. В 101
Таблица 2.12 Максимален допустим!) изходни токове иа ТТЛ елементи Логически елемент , mA QI max / . mA Q0 max Ток на късо съеди- нение на изхода в състояние 1 Л, , mA Q кс 5400 0,4 16 204-55 7400 0,4 16 184-55 5400/7440 1,2 48 184-70 54L00 0,1 2 34-15 74100 0,2 3,6 34-15 54IS00 0,4 4 304-130 741 S00 0’4 8 304-130 741 S40 1,2 24 54-42 54Н00/74Н00 0,5 20 404-100 54Н40/74Н40 1,5 60 404-125 54S00/74S00 1,0 20 404-Ю0 54S40/74S40 3,0 60 504-225 54ALS00 0,4 4 74ALS00 0,4 8 60 54 A LSI 000 1,0 12 74ALS1000 2,6 24 75 54ASOO/74ASOO 2,0 20 125 54 AS 1000 40,0 40 74AS1000 48,0 48 330 54F00/74FJ0 15,0 20 100 54F240/74F240 28,0 48 140 Фиг. 2.61. Изходна характеристика на логически елемент от серията 54/74 при ниво 0 в изхода състояние 0 на изхода транзисторът Ti е наситен (вж. т. 2.1.2) и изходният ток протича през неговия преход колектор—емитер. Изходното напрежение е 102
Uqq~Ucess -\~Iqo fS4 (2.50) където rSi e съпротивлението на наситения транзистор 7'4. При ненатоварен изход (/q0=0) типичната стойност на изход- ното напрежение е 50—60 mV. С увеличаване на товарния ток Iоо се повишава падът на напрежението върху съпротивлението ri4 и изходното напрежение нараства. Изходната характеристика е права линия, като динамичного изходно съпротивление е (2-51) За логическите елементи 7400 съпротивлението е в граници- те ог 8 до 12 Q, а за елементите 7440 — от 5 до 8 й. При максимален изходен ток 16 mA при логическите елементи 7400 изходното напрежение е около 0,2 V, като допустимата стойност е 0,4 V. При елементите 7440 максималнияг изходен ток е 48 mA и типичного изходно напрежение е около 0,3 V. Максималната стойност на изходния ток 7qo (вж. табл. 2.12) се ограничава от допустимого изходно напрежение в състояние 0 (Uqo^O,4 V). Всъщност през транзистора Tt може да протече много по-голям ток, например до около 40—50 mA за елементи- те 7400 и около 100 mA за елементите 7440, при което обаче недопустимо се повишава изходното напрежение Uq0. Това се допуска в случайте, когато към изхода няма включени други ло- гически елементи, а изходният сигнал се използува за управля- ване на транзистори или други схеми при условие, че не се пре- вишава максимално допус- тимата разсейвана мощност в интегралчата схема и из- ходният ток е в линей- ната част на изходната характеристика. Ако изходът на логи- ческий елемент се съеди- ни с положителния полюс на захранващия източник, изходният ток рязко на- раства и достига до око- ло 80 mA за елемента 7400 и съответно до 140 mA за елемента 7440 (вж. характеристиката на фиг. 2.52). Тази голяма Фиг. 2.62. Изходна характеристика на логически елемент от серията 51/74 при ниво 0 в изхода при големи стойкости на товарния ток стойност на изходния ток бързо поврежда интегралната схема. Ето защо съединяване на изхода на логический елемент, когато той е в състояние 0, с положителния полюс на захранващото 103
напрежение е недопустимо. Това е единственият вид късо съе- динение на изводите на ТТЛ интегралните схеми, което води до повреда и затова трябва да се избягва. Видът на изходната характеристика при 0 в изхода при дру- Фиг. 2.63. Изходна характеристика на логическите еле- менти от серията 54/74 при ниво 0 в изхода: а) влияние на температурата ; б) влияние на аахраввашото на- преженве гите серии ТТЛ елементи е същият както показаният иа фиг. 2.61 и фиг. 2.62. Разликата е в максималната стойност на изходния ток Iq0 (табл. 2.12). Измеиението на температурата почти не влияе на линейната част на изходната характеристика при 0 в изхода (фиг. 2.63 а), тъй като при повишаваие на температурата нараства съпротивле- нието г54, но намалява напрежението Ucesi [р2]. Измеиението на температурата, също както и измеиението на захранващото на- 104
прежение, до голяма степей влияят на стойността на тока Zqo„ при който настъпва пробив в изходния транзистор (фиг. 2.63 б). Изходната характеристика в състояние 0 на логическите еле- менти с транзистори на Шотки (фиг. 2.64 и 2.65) е по-сложна Фиг. 2.64. Изходна характеристика в състояние 0 на логическите елементи от сериите 74LS, 74S, 74ALS и 74AS Фиг. 2.65. Изходна характеристика в състояние 0 на логический еле- мент 74F00: •) при номииални изходни токове ; б) при големи изходни токове от изходната характеристика на стандартните логически елемен- ти. Това се определи от по-сложиата им схема. Изходната характеристика пресича вертикалната ос при напре- 105
жение Uces между колектора и емитера на наситения изходен транзистор. При повишаване на изходния ток линейно нараства изходното напрежение. Наклоны на изходната характеристика се определи от съпротивлението между колектора и емитера на из- ходния транзистор. Това съпротивление за логическите елементи от серията 74ALS и 74LS е 15 Q, от серията 74AS — 5 Q, от серията 74F — 7,5 Й, а за логический елемент (буфер) 74AS1000— 2,5 Q. При изходно напрежение около 0,5 V изходният транзистор излиза от режим на насищане и това е причина за увеличение на изходното напрежение и съответно за увеличение на стръм- ността на изходната характеристика. При напрежение (вж. фиг. 2.24) (напреженнето е същото и при останэлите логически елементи с транзистори иа Шотки) се отпушва диодът Д3, което увеличава тока на базата на изходния транзистор и по този начин той пак влиза в режим на насищане — изходната характеристика има нова чупка и наклонът й става същият, както и в началната й облает. 2.2.5- КОЕФИЦИЕНТ НА НАТОВАРВАНЕ* При изграждане на логическите схеми ТТЛ елементите се евързват съгласно съответното логическо уравнение. При това много често към изхода на даден логически елемент се включ- ват няколко други логически елемента. Коефициентът на нато- варване Nq определи броя на входовете, конто се допуска да се включат едновременно към изхода на един елемент. Не се пре- поръчва включване към изхода на повече входни вериги, откол- кото е коефициентът на натоварване, тъй като напреженнето на логическите сигнали 0 и 1 може да излезе от допустимите гра- ници. Коефициентът на натоварване на изхода на логический елемент се определи от отношението на изходния ток в състояние 0 и в състояние 1 на изхода и входния ток на логический елемент 7400 от същата серия съответно в състояние 0 и състояние 1 на входа д / ____IqO____ д/ __________. Л<г° /вх С (за 7400)’ /вх1(за7400) * В съветската литература и в книгите на български език, преведени от руски [45], се използва терминът „кэефицнент на разклоняване по изход‘,> а в англоамериканската литература — „Fan-out*. 106
Например за логическите елементи от стандартната серия 54/74 се допуска изхотен ток при 1 в изхода 400 р. А, а при Ов изхо- да — 16 mA. Максималният входен ток при 1 е 40рА, а при 0—1,6 mA. Следователно коефициентът на натоварване Nq на ло- гическите елементи от серията 54/74 е 10. Вход на логически елеменг с входни токове 40 р А при 1 и 1,6 mА при 0 се приема, че има коефициент на натоварване по вход Л/вх=Л- В табл. 2.13 са дадени коефицнентите на натоварване по изход и по вход на логическите елементи от различните серии, пресметнати на осно- вата на елементите от серията 54/74. От таблицага се вижда', че логическите елементи от отделните серии по отношение на еле- ментите от собствената серия имат коефициент на натоварване 10 или повече. Изключеняе правят логическите елементи от се- рията 54L/74L, при конто коефициентът А'о-5 Логическите едеменги от серията 54 L/7 1 L, 5* S/74S, 54 LS/74LS, 54ALS'71ALS, 54AS/74AS и 54F/74F имат различии коефициен- ти на входен и изходен товтр при 0 и при 1 както във входа, така и в изхода (фиг. 2.66). При съвместна работа на ТТЛ ин- тегрални схеми от различии серии трябва съответно да се изчис- лява товарната спэсобносг. Зт целта моде да се използува и от- носителен коефициент на натоварване (табл. 2.13), определен на E:/.J hjBc 0 Г<~-! nuBol Фиг. 2.66. Коефлциен! нт натоварване на изхода на ТГЛ елементите от различии серии базата на входните токов. при 0 и 1 на лзгяаеския елемент 7400 от стандартната серия лг — лг — /вх1 A QQ отн— । 6 > ^Vqioth — до Отнасителн.аят ког^зцизят на входен тозар се изчисляза от за- висимостта 107
Таблица 2.13 Коефициент на натовазване на ТТЛ елементите Логически елемен г Коефициент на нзходен товар Коефициент на входен товар в състояние 0 в състояние 1 /V* вх в състо- яние 0 в състо- яние 1 л0 Nq О ГИ Nq ^Qoth ^вх отн ^вх отн 5400/7400 10 10 10 10 1 1 1 0440/7440 •30 30 30 30 I 1 1 741.00 20 2,25 20 5 1 0,11 0,25 54НОО/74НОО 10 12,5 10 12,5 1 1,25 1,25 54Н40/74Н40 30 37,5 3i 37,5 2 2,5 2,5 54LS00 10 2.5 20 10 1 0,25 0,5 74LSOO 20 5 20 >0 1 0,25 0,5 54LS40 30 7,5 60 1 0,25 0,5 74LS40 60 15 60 30 1 0,25 0,5 54S00/74S00 10 12,5 20 25 1 1,25 1,25 54S40/74S40 30 37,5 60 75 2 2,5 2,5 54AI S00 40 0,25 20 10 1 0,063 0,5 74ALS00 80 0,5 20 10 1 0,063 0,5 54ALS4O 120 7,5 50 25’ 1 0,С63 0,5 74A1.S40 240 15 130 65 1 0,063 0,5 54ASOO/74ASOO 40 1,25 100 50 1 О.з 0,5 54AS240 93 30 600 Зоо 1 (2)4- 0,62 0,5 74AS240 128 40 750 375 1 (2)4- 0,62 0,5 54FOO/74FOO 33 12,5 50 25 1 0,375 0,5 54F244 80 30 60'1 300 1 (2,6)+ 1 0,5 74F244 107 40 | 750 375 1 (2.6)+ 1 0,5 в състояние 0 на входа д г __ ВХ U д т __ ВХ 1 * *вх Doth Пб ' вх 1 отн-’ Тук Iq0 и /вхо е в милиампери, a /Qi и /вх (— в микроампери. Когато в дадена схема работят логически елементи от различии серии, трябва да се проверява коефициентът на натоварване съглас- но табл. 2.13. Например в изхода на логический елемент 7400 могат да се включат 10 входа на елементи от серията 54/74 или 40 входа на елементи от серията 54 L/74 L, или 20 входа от се- рията 54LS/84LS, или 8 входа от серията 54S/74S и т. и. При определяне на натоварването на изхода на логическите еле- менти трябва да се има предвид следното: при обединяване на два или повече входове на един логически елемент общият вхо- ден ток при сигнал 0 остава неизменен, тъй като той съответно се разпределя между паралелно включените входове. Входният ток при сигнал 1 обаче се увеличава при обединяване на няколко 108
входа от един логически елемент. Затова при определяне на на тюварването се взема нредвид общият видна свързаните входове независимо от броя на логическите елементи. Никои фирми произвеждат ТТЛ елементи с различен коефици- ент на натоварване Nq при 1 и 0 в изхода, като иай често кое- фициентът на натоварване при 1 е два пъти no-голям от коефи- -циента на натоварване при 0 в изхода. Това позволява обединя- ване на входове от един логически елемент. В подобии случаи трябва отделно да се проверява натоварването в състояние 1 и 0. < 2.3. ДИНАМИЧНИ ПАРАМЕТРИ 2.3.1 ВРЕМЕ НА ПРЕВКЛЮЧВАНЕ Времето на превключване на логическите елементи е важна ха- рактеристика на ТТЛ интегралните схеми. То се определи от про- дължителността на положителния /Фо1 и на отрицателния фронт /фю на изходните импулги и от времето на закъснение на сигнала в логические елемент (времето на разпространение на сигнала през елемента) при превключване на елемента от 1 в 0 — /Зю и от 0 в 1 —/зорТози параметър характеризира бързодействието на логическите елементи. Максималната честота на превключване на логическите елементи е ^Ф01 + 1Ф10 + ^301 + *з1 о От времето на превключване на елементите до голяма степей зависи тяхната шумоустойчпвост и изискванията към монтажа на схемата. Времето на закъснение на сигнала в логическите елемен- ти винаги трябва да се има предвид при проектиране на логи- ческите и импулените схеми [65]. В противен случай съществуват условия за получаване на нежелателНи краткотрайни импулси, конто могат да доведаг до грешки в рабогата на схемата (вж. II част). В импулената техника е прието продължителността на фрон- товете да се измерва от ниво 0,1 до ниво 0,9 от максималния .размах на импулса (фиг. 2.67 а). По този начин никои произво- дители (например Siemens и тези на интегралните схеми от се- рията К 133 и К 155 и др.) измерват продължителността на фрон- товете на изходните импулси на ТТЛ елементите. Повечето от фирмиге (например Texas I., Sescosem и др.) измерват продъл- жителностите на фронтовете от ниво 0,7 V до ниво 2,7 V, което при размах на импулса I7qi=3,4V съответствува на ниво 0,2 Vqi и 0,6 Uqi (фиг. 2.67 б). Рядко (например в някои от катало- зите на Tesla) продължителността на фронтовете се измерва от 109
ниво 1 V до ниво 2 V. Фронтовете на сигналите при логическите елементи от сериите 54L/74L, 54Н/74Н, 54S/74S и 54LS'74LS«h от новите серии 54ALS/74ALS и 54AS/74AS се измерват от ниво 0,3 до 2,7 V, което съотв етствува на ниво от 0,1 до 0,9 UQi при размах на импулсите 3 V. Фиг. 2.67. Продължителност на фронтовете на импулсите в изхода на ТТЛ елемент, измерена на различии нива Различие™ на методите за измерване на продължителността на фронтовете трябва да се има предвид при сравняване на па- раметрите на логическите елементи, произвеждани от различии фирми. Продължителността на фронтовете на ТТЛ елементите е много малка. Например при логическите елементи от серията 54/74 про- дължителността на положигелния фронт е около 10 ns, а на от- рицателния — около 5 ns. При логическите елементи от серията 54AS/74AS продължителността на положителния и отрицателния фронт е около 2,5 ns. Времето на закъснение при включване и изключване на елемен- тит* се измерва при ниво 1,5 V за сериите 54/74, 54Н/74Н и 54S/74S (фиг. 2.68 о) и при ниво 1,3 V — за сериите 54LS/74LS, 54ALS/74ALS и 54AS/74AS (фиг. 2.68 б и в). Понякога се изпол- зува параметърът средне време на закъснение j. _ ^з01 "Нло £зср— 2 В табл. 2.14 е дадено времето на превключване на основните видове логически елементи. Процесът на превключване на логическите елементи от серията 54/74 (вж. фиг. 2.1) е дадена на фиг. 2.69 [63]. На входа на логический елемент се подава импулс «вх с поло- жителен фронт /фо] и отрицателен фронт /ф1о. В изходно положе- ние входният сигнал е 0. При това състояние транзисторите 7’2 и 7\ са запушени, а транзисторите 7\ и Ts — отпушени (вж. табл. 2.7). Изходното напрежение е равно на Z7qi- В момента (фиг. 2.69) входното напрежение започва да нараства от ниво U qo до ниво Uq\. По същия закон, но намалено с напрежението Ucesi, 110
нараства и напрежението и в2 в базата на транзистора Т2. Тран- зисторът Тг се отпушва в момента t2, когато напрежението в ба- зата му стане равно на напрежението на отпушване на емитер- ния му преход U веоъ т. е. при = UBeo2-Ucesi- Продъл- Фиг. 2.68. Време на включване и на изключване на ТТЛ елемент: а) от сериите 54/74. 54Н/74Н и 54S/74S ; <5) от сериите 54LS/74 LS ; в) от сериите 54ALS/74ALS и 54AS/74AS жителността на периода Д/1=/2—в основата си зависи от фронта на входния импулс, параметрите на транзисторите в ин- тегралната схема и вътрешните паразитни капацитети. До изве- стна степей периодът Д/х зависи и от стойността на включения А ИННА r j РОТЕКА ) Х
Таблица 2.14 Време на превключване на ТТЛ елементи, производство на Texas I.J103] Логически елемент Товар Време на включение 1зОР ns Време иа изключ» ване t310. ns стр?' Rr>Q min max min max 7400, 7410 7404, 7420 7430 7440 74Н00 /4Н04 74HI0 741120 74Н30 74Н40 74L00, 74L04 I 74L10, 74L20 74L30 74LS00, 74LS04 74LS10, 74LS20 74LS30 74L 40 74S00, 74S04 74S1O, 74S20 74S30 74S40 54ALS00, 74ALS04 74ALSI0 74ALS20 74ALS30 74ALS40 74AS00 74AS04 74AS10 74AS20 74AS30 74AS240 74F00, 74F04 74F240 15 15 15 15 25 25 25 25 25 25 50 5J 50 15 15 15 45 15 50 15 50 50 50 50 50 50 50 50 50 50 50 50 50 400 400 400 133 280 280 280 280 280 93 4000 4000 4000 2000 2000 2000 667 280 280 z80 93 500 5,0 500 500 500 500 500 500 500 500 2 2 2 3 2 3 3 2 1 1 1 1 3 2,4 11,0 11 12 13 13 5,9 6 5,9 6 6,8 8,5 35 35 35 9 9 9 12 3 4,5 4 4 3,7 18,5 22 22 22 22 10 10 10 10 10 12 60 60 60 15 15 15 24 4,5 6 6,5 И 11 11 10 8 4,5 5 4,5 5 11 5 26 2 2 2 2 2 3 3 2 1 1 1 1 3 1,5 8 7 8 8 8 6,2 6,5 6,3 7 8,9 6,5 31 31 70 10 10 20 12 3 5 4,5 4 3,2 13,5 15 15 15 15 10 10 10 10 12 12 60 60 100 15 15 20 21 5 6 7,5 8 10 10 12 7 4 4 4.5 4,5 10 4,3 19,0 в изхода товарен капацитет. Обикновено периоды е няколко наносекунди. Транзисторът Т2 работи в ключов режим с товарни резистори, .включени в колекгорната и емитерната верига. С нарастване на входного напрежение напреженйята в базите на транзисторите Т2 и Tt продължават да се увеличават. При входно напрежение U9 (вж. формулата (2.33)) в момента t3 се отпушва транзисторът 112
7'4. Транзисторът Т4 работи в ключов режим в схема с общ емитер. След отпушване на Т4 напреженнето .в базата му се установява равно на Ubes^ и повече не се изменя. Изходното нап- режение (т. е. напреженнето в колектора на транзистора 7'4) за- Фиг. 2.69. Преходни процеси при превключване на логи- ческите елементи от серията 54/74 почва да намалява, като продължителността на периода = t4— —t до голяма степей завися от стойността на товарная капаци- тет Ст • Огпушването на транзистора Г2 довежда до запушване на транзистора Ти и диода Д. 8 Импулсни и цифрови схеми 113
Периоды Д/3 = /5—t2, за който транзисторът 7\ се насища, се определи от стойността иа вътрешните паразитни капацитети в схемата на логический елемент и от скоростта на разсейване на неосновните токоносители в базата на транзистора Т2. При фор- миране на отрицателния фронт на изходния импулс са възможни след ните два случая [63]: а. Товарният капацитет има малка стойност — единица пико- фаради. В този случай изходното напрежение н„зх намалява по- бързо отколкото напрежението ucz и когато напрежението пизх достигне до ИвЕОЗ Уд t транзисторът Т3 и диодът Д отново се отпушват. Това забавя спадането на изходното напрежение, като то практически повта- ря изменението на напрежението ucz- б. Стойността на товарния капацитет е значителна — десетки и стотици пикофаради. В този случай продължителността на от- рицателния фронт на изходния импулс е по-голяма от периода Д/а, за който се насища транзисторът Т2. Формирането на фрон- та на изходния сигнал става при запушени транзистор Т3 и диод Д. След превключването на логический елемент в момента t6 из- ходното напрежение става равно на Uqo, а напрежението в ко лек- тора на транзистора Т2 е Uc2 = UbES4~1- UqES2 «^0,8 V. Токът, който логическият елемент консумира в това състояние, е 1са>= ±cc-Uces2~Ubes4 (2 52) АЙ и е около два пъги по-голям от тока /СС1= ..ECe-UBESl-UQ0 +Iqu (2.53) който се консумира при състояние 1 в изхода на логический еле- мент. При намаляване на входното напрежение, когато то стане рав- но на Ubk0, транзисторът 7\ се превключва от инверсен режим в прав (в момента /,). С това се променя посоката на базовите то- кове на транзисторите Т2 и 7\ и в тях започва процес на раз- сейване на зарядите. След краткия период от време Д4, (около 1—2 ns) в момента te транзисторът Т2 се запушва и колектор- ното напрежение «С2 започва да нараства. Когато напрежението ие2 стане I UC2 = t/(2o+t7fl 4-С/вдоз> 114
се отпушват транзисторът Тя и диодът Д (в момента f9) и съот- ветно нараства колекторният ток на транзистора 7\ и токът на консумация ice. Токът icc нараства до момента Ао> в който тран- зисторът 1\ се запушва. След момента /9 изходното напрежение Фиг. 2.70. Влияние на товарния капацитет върху г с) времето на изключване; б) времето на включване «изх започва да нараства и се презарежда товарният капацитет Ст, включен в изхода на елемента. След момента Аг напреже- Фиг. 2.71. Влияние на товарния капа- цитет върху продължителността на фронтовете на логический елемент 7400 нието в изхода става равно на UQi и процесът на превключване- то завършва. Продължителността на фронтовете /фот и /фю и закъснението на включване Aei и изключване Aio зависят както от парамет- 115
риге на логическите елементи (ст паразитните капацитети и вре- мето на разсейване на токоносителите в транзисторите), така и в значителна степей и от капацитета на товара, включен в изхода на логический елемент (фиг. 2.70 и 2.71). Времето на превключ- Фиг. 2.72. Влияние на температурата на околиата среда за логический еле- мент 5400 върху : а) времето на включване » б) времето на изключване Фиг. 2.73. Влияние на температурата на околната среда върху средното време на превключване на логический ележент 5400 варния капацитет (фиг. 2.76) при Таналите серии е същият, както 54/74. Измеиението на захранващото напрежение ване зависи от температура- та на околната среда (фиг. 2.72), като времето на включ- ване нараства с повишаване на температурата, а времето на изключване намалява. В резултат средното време на закъснение зависи по-слабо от температурата (фиг. 2.73). Измеиението на времената /з01 и £sio от температурата, включително и характерът на измеиението, са различии в ТТЛ интегрални схеми, про- извеждани от различии фирми. Характерът на изменение на времето на включване и изключване в зависимост от температурата (фиг. 2.74 и 2.75) и в зависимост от то- логическите елементите от ос- и при елементите от серията влияе по-слабо вър- 116
ху времената на включване и изключване, докато броят на вклю-. чените към изхода логически елементи влияе значително по-силно От фиг. 2.69 се вижда, че при превключване на логический елемент от състояние 0 в състояние 1 за краткия период от вре- Фиг. 2.74. Влияние на температурата на околната среда върху времето на превключване при логическите елементи: а) от серията 74LS > б и в) от серията 74S ме между моментите /9 и t10 (равен на няколко наносекунди при елементите от серията 54/74) са отпушени едновременно и два- та транзистора Т3 и 74 в изходния инвертор. Вследствие на това токът, който елементът консумира от токоизточника icc, нараства около 10—15 пъти. Тъй като консумацията се повишава в мо- мент на превключване, ясно е, че средната мощност, конто се разсейва от логическите елементи, зависи от честотата на прев- ключване (фиг. 2.77 и 2.78). 117
Фиг. 2.75. Влияние на температурата на околната среда върху времето на превключване при логическите елементи ; ване при логическите елементи от сериите: a) 74LS; б) 74bSj в) 94AS Б
Консумираният ток Ico в момента на превключване на логи- ческий елемент нараства и с повишаване на товарния капацитет, тъй като протичат процеси на зареждане и разреждане на вклю- чения към изхода кондензатор. Това се илюстрира на фиг. 2.79, Фиг. 2.77. Зависимост на консумирания ток ог честотата на превключване при логическия елемент 7430 Фиг 2.78. Зависимост на котсумираната мощност ключване при логически елементи от сериите: a) 74S ; б) 74ALS от честотата на прев- на конто е показана формата на консумирания ток на логически елемент от серията 74LS при различии стойности на капацитета на товарния кондензатор Ст. Консумираната мощност нараства също и при повишаване на товарния ток. Продължителността на фронтовете на импулсите в изходите на 119
логическите елементи от отделните серии е различна (фиг. 2.80). Най-голяма е продължителността на фронтовете при стандарт- ната серия 74 (положителният фронт /фог е около 10 ns), а най- малка — при серията 74AS (положителният фронт е около 2,5 ns). гпАДТ, тА|Гсс Фиг. 2.79. Форма на консумнрания ток от зах- ранващия източник в зависимост от тов ар- мия капацитет при превключване на логический елемент Времето на превключване на логическите елементи зависи от продължителността на фронта на входния импулс. Тази зависимост практически е линейна при интегралните схеми от серията 54/74 (фиг. 2.81с) и нараства нелинейно при интегралните схеми от се- рията 54/74 AS (фиг. 2.816). Затова не се препоръчва подаване- то на импулси на входа на интегрална схема от изхода на по-бав- нодействуващи логически елементи. В такива случаи сигналите се подават през тригери на Шмит от същата серия, конто фор- мират импулси с достатъчно стръмни фронтсве. 120
Фиг. 2.80. Сравняване на продължителността на фронтовете на ТТЛ елементите от различии серии: а) за положителлия фронт; 6) за отрицателния фронт Фиг. 2.81. Влияние на продължителността на фронтовете на входните импулси върху времето иа превключване на логическите елементи от серията: a) 74ALS; б) 74AS 2.3.2. ВЛИЯНИЕ НА НЕИЗПОЛЗУВАНИТЕ ВХОДОВЕ ТТЛ елементите се произвеждат с 1, 2, 3, 4 и 8 входа и често се случва не всичките от тях да се използуват. От гледна точка на алгебрата на логиката е необходимо на неизползуваните входо- ве от логическите елементи И (И-НЕ) да се подаде сигнал 1, а на не- използуваните входове от елементите ИЛИ (ИЛИ-HE)—сигнал 0 (фиг. 2.82). Сигнал 0 се подава, като неизползуваните входове се съединяват с общия проводник (масата). За получаване на сигнал 1 съществуват няколко начина. Най- простият от тях е свързването на неизползуваните входове непо- 121
средствено към положителния полюс на захранващото напрежение. В този случай обаче е абсолютно необходимо да се спазва усло- вието— захранващото напрежение в никакъв случай да не над- вишава 5.5 V. Когато това не може да се изпълни, между входа и положителния полюс на захранва щото напрежение се включва резистор, кой- то ограничава напрежение- то, подадено на входа на логический елемент при повишаване на захранва- щото напрежение (фиг. 2.83 а). Съпротивлението Фиг. 2.82. Свързване на неизпэлзуваните входове на логическите елементи: а) И-НЕ; б) ИЛИ-НЕ на резистора се избира от 1 до 5 kQ, като към един резистор могат да се включат до 25 входа [71]. Ако в схемата има повече от 4—5 неизползувани входа, це- лесъобразно е да се построй генератор на сигнал 1 със ста- билизиращ диод (фиг. 2.83 6). Напрежението на стабилизиране на диода се избира от 3,3 V до 4,5 V, като към един стабили- трон могат да се свържат до 30 входа на логически елементи. При наличие на свободни логически елементи в схемата подхо- дяще е те да се използуват за получаване на сигнал 1. За целта входовете на тези елементи се евързват с общия проводник и сиг- налът 1 се получава на изхода им (фиг. 2.83 в). Броят на входо- вете, конто могат да се включат към такъв генератор на сиг- нал 1, се определи от неговия коефициент на натоварване при 1 в изхода. Съществуват три възможности за евързане на неизползуваните входове на логическите елементи И-НЕ (И). А. Неизползуваните входове (или вход) се евързват с използу- ван вход (или с някои от използуваните входове). При това свър- зване не се увеличава времето на превключване на логический елемент, но се повишава входният ток при 1. Ако логическата схема, към която се евързват входовете, има резерв по натоварва- не при 1 в изхода, този начин за свързване на неизползуваните входове винаги трябва да се предпочита. Б. На неизползуваните входове се подава сигнал 1 по един от начините, показани на фиг. 2.83. При това свързване времето на включване /301 и времето на изключване /310 при логическите елементи от серията 54/74 се увеличава с около 1 ns. Затова та- кова свързване се използува само тогава, когато предходната схе- ма е изцяло натоварена и към нея не могат да се включат повече входове. Недостатъкът на тези начин е необходимостта от източ- ник на сигнал 1 и на допълнителни връзкн върху печатната платка за подаване на сигнала 1 към неизползуваните входове. 122
В. Неизползуваните входове се оставят отворени. При положи- телна логика, която се използува при ТТЛ елементите, това е равиосилно на подаване на сигнал 1 на отворените входове. Обаче времето на превключване на логический елемент нараства с около ЛЕ, Фиг. 2.83. Получаване на сигнал 1: а) чрез включване на резистор към положителния полюс на закранващо напрежение; О') чрез стабнлц iHpaii; диод 5 в) от допълн гтелен логически елемент 1—2 ns (при елементите от серията 54/74) за всеки отворен вход [75]. Причината за това е капацитетьт на отворените входове на многоемитерния транзистор, чиято стойност е от 0,5 до 1,5 pF. Този коидензатор и резисторът включен в базата на многоеми- терния транзистор, образуват времезарядна верига с времеконстан- та около 4 ns [71]. Освен това отворените входове могат да бъдат причина за влошаване на шумоустойчивостта на схемата. Оставането на неизползуваните входове отворени се допуска по изключение в случайте, когато времето на превключване на ло- гическите елементи е без значение за работата на схемата при условие, че към изводите на неизползуваните входове не са вклю- чена проводнпците или даже къси отворени писти на печатната платка. Всичко казано дотук за неизползуваните входове на логи- ческите елементи се отнася и за неизползуваните информационна и допълнителни входове на тригерите и на останалите импулени и цифрови схеми. Неизползувани логически елементи. Желателно е входовете на неизползуваните логически елементи да се евържат към общия проводник. Това довежда до намаляване на консумацията на логический елемент с около три пъти в сравнение със случая, когато входовете оставят отворени (вж. зависимостите (2.52) и (2.53)). 2.3.3. ИЗМЕРВАНЕ НА ПАРАМЕТРИТЕ НА ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ Съществуват измерватели, с помощта на конто могат да се про- верят изпрзвността на ТТЛ елементите и да се измерят статич- ните им параметри. На практика бърза проверка на изппавността на логическите елементи може да се осъщестаи по следния начин: 123
елементът (И-НЕ или ИЛИ-НЕ) се включва към токозахранващия източник, като входовете му се оставят отворени. Изходното на- прежение трябва да е не повече от 100 mV. След това за елемен- тите И-НЕ последователно се съединяват входовете един по един с общия проводник, като едновременно се контролира изходното напрежение. То трябва със скок да нараства и да приема стойности между 3 и 4 V. При логическите елементи ИЛИ-НЕ всички входове трябва да се съединят с общия проводник, при което изходното напрежение става високо. Проверката на логическите елементи И и ИЛИ става по същия начин, като трябва да се отчита отсъст- вието на инверсия на сигнала. При проверка на логическите елемен- ти с отворен колектор трябва да се включи външно товарно съп- ротивление между изхода и положителния полюс на захранването. Съществуват удобни портативки контролни уреди (например Logi Comparator 73 на Videoton—УНР), конто позволяват да се провери изправността на ТТЛ интегралните схеми, без те да се отпояват от платката. В тези уреди се поставя еталонна иптег рална схема от типа на проверяваната. Към уреда с помощта на контактна щипка се включва проверяваната интегрална схема. На индпкаторно поле при неизправна интегрална схема се показва но- мерът на извода, в който има разлика на нивата на сигнала в сравнение с еталонната схема. Проверката протича и в динамичен режим, т.е.в режим на превключване на проверяваната схема. Устрой- ството се захранва от токоизточника на проверяваната интегрална схема. Отделните статични параметри на логическите елементи се из- мерват по начина, показан на фиг. 2.84. а. Изходна характеристика в състояние 0 на изхода (фиг. 2.84 о). Всички входове на елементите И-НЕ се свързват паралелно и на тях се подава ниво 1 — напрежение2,4 V. При елементите ИЛИ- НЕ на един от входовете се подава потенциал+2,4 V, а остана- лите се свързват към общия проводник. С помощта на потенцио- метъра /?д1 се измени стойността на товарния ток. Изходното на- прежение се измерва с волтметър с голямо-входно съпротивление. Измервателният обхват на милиаперметъра се избира в зависимост от изходния ток на измервапия елемент. Резисторът Т?д2 ограни- чава изходния ток и предпазва интегралната схема и милигмпер- метъра. б. Изходна характеристика в състояние 1 на изхода (фиг. 2.846). На един от входовете на логический елемент И-НЕ се подава сигнал 0 (напрежение+0,4 V), а на останалите се подава напре- жение сигнал 1 (напрежение +4,5 V). При логическите елементи ИЛИ-НЕ всички входове се свързват към ниво 0. Товарният ток се регулира с помощта на потенциометъра 7?д_>. Резисторът /?л1 ограничава максималиия ток през милиамперметьра. Обхваты на милиамперметъра се избира в зависимост от тиса на измервания 121
логически елемент. Волтметърът трябва да е с голямо входно съпротивление. Проверката на логическите елементи И-НЕ по тази схема тряб- ва да се направи за всеки вход поотделно. Фиг. 2.84. Измерение статичиите параметри на логическите еле- менти И-НЕ; а) изходна характеристика в състояние 0; б) изходна характеристика в състояние I ; в) входен ток в състояние 0 на входа г) входен ток в със- тояние 1 на входа; д) консумиран ток 5 е) ток на късо съединение в със- тояние 1 на изхода в Входен ток в състояние 0 на входа (фиг. 2.84 в). Измерва се с милиамперметър с обхват, не по-голям от 3 mA. Вътрешното съпротивление на миливолтметъра трябва да е малко—не повече от 30—40 £2, тъй като в противен случай падът на напрежението върху уреда ставд по-високо от нивото па логическата 0. 125
Измерването трябва да се повтори за всеки вход поотделно. При измерване изходът на логический елемент остава отворен. г. Входен ток в състояние 1 на входа (фиг. 2.84 г). Микроам- перметър с обхват 50 рА се свързва между входа, чийто входен Фиг. 2.85. Снемане на предава- телната характеристика на логи- чески елемент Фиг. 2.86. Еквивалентен товар ток се измерва, и източник на логическа 1. Останалите входове се съединяват с общия проводник. Изходът е отворен. Измер- ването трябва да се повтори за всеки вход поотделно. д. Ток на консумация (фиг. 2.84 д). Измерен се в проводника, който свързза интегралната схема с положителния полюс на токозахранващото напрежение. Показанието на милиамперметъра трябва да се раздели на броя на логическите елементи, монтиранн в корпуса на интегралната схема. Измерването трябва да се нап- рави за двата случая: при 0 и 1 в изходите на всичките логи- чески елементи в интегралната схема. е. Ток на късо съединение при 1 в изхода (фиг. 2.84 е). Входо- вете на логическите елементи И-НЕ и ИЛИ-HE се свързват с об- щия проводник, а входовете на елементите И и ИЛИ — към на- прежение 4-4,5 V. Между изхода и общия проводник се включва милиамперметър (обхватът се избира в зависимост от измервания логически елемент). Измерването трябва да е краткотрайно, тъй като може да се повреди интегралната схема от големия изходен ток. Предавателната характеристика на логическите елементи се снема по точки, като се изменя входного напрежение и се отчита изходното (фиг. 2.85).Всъщност предавателната характеристика се снема при изменение на входного напрежение от около 0,5 до 1,6 V, като измерването се извършва както без товар, така и при максимално натоварване (А//= 10). Динамичните параметри — продължителността на фронтовете на импулсите и закъснението при включване и изключване, се из- мерват с помощта на осцилограф. На входа на логическите еле- менти се подават импулси от сигналгенератор или от логически 126
елементи от същия тип. Осцилографът, с който се наблюдават из- ходните импулси, трябва да има честотна лента най-малко 50 MHz при измерване на интегралните схеми от сериите 54/74 и 54 LS/ 74 LS, 200 MHz — при сериите 54 S/74 S и 54 ALS/74 ALS и 1 GHz — при серията 54AS/74AS. При измерване на динамичните параме- три в изхода на логическите елементи се включва товар. Обик- новено за целта се използува еквивалентен товар (фиг. 2.86), об- разуван от резистора /?т и четири силициеви диода. Диодите са от типа КА206, КА207, SAYH, 1N916 или 1N3064. За да'се полу- чи товар Nq =1, съпротивлението на 7?т трябва да е 3,9 kQ при то- вар =10—7?т =3902, и при Nq =30 — 7?т =133S (при серия- та 54/74). Времето на включване и на изключване може да се определи по честотата на трептенията на включени в затворен кръг нечетен брой логически елементи (например три). Напреженнето между базата и емитера UBeo и Ubes на транзи- сторите в интегралната схема, чиято стойност е необходима при проектиране на импулсните схеми, се определи по косвен път. За целта се използуват характерните точки от предавателната харак- теристика, като се приема, че транзисторите в интегралната схема имат еднакви параметра. Например от напреженнето Ua\ (вж. (2.29)) може да се определи напреженнето на отпушване на транзистора Т^. Ubew. — Uai-\-UcEsi- (2.54) Напреженнето Ucesi обикновено не иадвишава 0,1 V. От напреженнето (70 (вж. (2.33)) се определи напреженнето на насищане на транзистора Т4 UBESi=U0+UcEsi-UBE^-^—, V. (2.55) Стойността на входното съпротивление А\хо при 0 във входа се определи от зависимостта (2.34) ДВхо=-^^---------7?™=^, (2.56) 7ех0 където /вхо е входният ток, който се измерва по схемата, дадена на фиг. 2.84 в; Rua—вътрешното съпротивление на милиамперметъра, с който се измерва токът /вк0. Произведението р2 Rs е необходимо за определяне на входното съпротивление на логическите елементи и при определяне на вход- ното напрежение при включване на резистор във входната верига. То се определи от (2 38) и (2 39), като се измерва входният ток /0 при входно напрежение Uo J _ Есс—^0—UBESt Ufj+UcESl~URE2 127
зткъдето се получава R r> _ ^^^CESl — UBEo) ^вхО ‘23 Ecc-Ut~UBESt-I0 Явх0 (2.57) Описаните схеми на измервателни постановки се използуват и за измерване на параметрите на тригери, броячи и други интегрални ТТЛ логически схеми. 24. МОДЕЛ НА ТТЛ ЕЛЕМЕНТ Означенията и таблиците на истинност па логическите елемен- ти, да дени в табл. 1.1, се отнасят за статичен режим на работа, тъй като не се взема предвид реакцията на логическите елемен- Фиг. 2.87. Динамичен модел на двувходов логически елемент И-НЕ; а) схема ; б) времедиаграма на входните и изходните сигнали ти при изменение на входните сигнали, т.е. в табл. 1.1 са дадени статичните модели на логическите елементи. Реалните логически елементи се характеризират с известно време на закъснение на сигнала (време на превключване — вж. т. 2.3-1). Това довежда до явлението състезаиие в логическите схеми и затова винаги е не- обходимо да се отчита времето на закъснение на сигнала в ло- гическите елементи. На фиг. 2.87 а е даден динамичен модел на двувходов логичес- ки елемент, в който се отчита времето на закъснение на сигнала (времето на превключване на логический елемент) [28]. Моделът е образуван от безинерционеи (с нулево време на превключване) логически елемент ЛЕ, блокове за закъснение на сигнала Зх и 32, включен» във входната верига, и блок за задържане Зу на нзход- ния сигнал. Блоковете и 32 имат закъснение tsl и ti2, равно 128
на времето на закъснение на сигналите Хг и Х2 в реалните логи- чески елементи. Логическият елемент ЛЕ изпълнява логическата функция И-НЕ със закъснелите сигнали Х± и Х2. tsy, което се получава в блока Зу, отговаря на на сигнала Y=Xl'X2 в сложния инвертор на логический елемент. Закъсненията t31, tS2 и t3y са различии при изменение на сигналите Хг, и К от 0 в 1 и от 1 в 0. На фиг. 2.87 б се показани входните и изход- нпте сигнали на динамичния модел на двувхо- дов логически елемент. От нея се вижда, че закъснението на изходния сигнал е Закъснението закъснението 4l0 — 4oi = 4п)1 +^3110. Фиг. 2.88. Опрос- тев динамичен мо- дел на двувходов логически елемент (2.58) т.е. в случайте, когато се измени само един от входните сигнали, времето на превключване на логический елемент се дава от сумата на закъс- ненмето tiY и закъснението на съответния вхо- де т сигнал /3. Гъй като в интегралната схема всичките входове на логическите елементи имат еднакви параметра, а следователно закъснението на отделните входни сигнали е еднакво, целесъобразно е да се използува оп- ростел динамичен модел (фиг. 2 88), в който има само един блок на закъснение—Зу', включен в изхода на логический елемент. За- къснението ts включва в себе си закъснението на изходния ин- вертор и на входната верига на логический елемент съгласно зависимости те (2 58). За проектиране на логическите схеми има създадени еквивален- тни схеми на дииамичните модели на логическите елементи [18, 19, 47]. Те са предназначени в основата си за машинно проекти- ране на логически схеми и се отнасят за две нива на входните и изходните сигнали — логическа I и логическа 0. Това прави тези еквивалентни схеми непригодна за използуването им при проекти- рането на импулени схеми, при конто входното напрежение се из- мени в широки граница. На фиг. 2.89 е дадена еквивалентна схема на статичен модел на тривходов логически елемент, която може да се използува за проектиране на импулени схеми. Еквивалентната схема е различна при ниво 0 и при ниво 1 в изхода на логический елемент. При ни- во 1 в изхода тя е съставена от два източника на напрежение с последователно евързано съпротивление — във входа източник на напрежение Есс—Ubesi и съпротивление /?вхо, а в изхода — източ- ник на напрежение UQt и съпротивление RQ1 (фиг. 2.89 а). Всички- тс входове на логический елемент са евързани паралелно. Тази У Импулени и цифровн схеми 129
еквивалентна схема може да се използува при входни напрежения, по-ниски от Uo и|не по-отрицателни от — 0,7 V. При ниво 0 в из- хода (при входни напрежения, по -високи от 7/ахо на всичките вхо- дове) е квивалентната схема на^логическия елемент е съставенаот Фиг. 2.89. Еквивалентна схема на статичен модел на. тривходов логически елементс •) в състояние 1 на изхода («вх <(70) ; 0 в състояние 0 на изхода («ВХ>1/ВХ(]) генератори на ток за всеки вход и източник на напрежение Uq» с последователно свързано съпротивление Rq0 (фиг. 2-89 б). В табл. 2.15 са дадени параметрите на еквивалентната схема на логически елемент при различии входни напрежения. Изходното напрежение ее изчислява по формулата fl ~и «ВЗХ— г/ВХ + £/<21 . Ofl2 uai (2.59> Подобии еквивалентни схеми могат да се съставят и. за трите" рите и за другите логически и. цифрови схеми. 130
Таблица 2.! 5 Па;аметрн на еквнзалентната схема на ТТЛ елемент от серията 54/74 1 Входно напреже- ние и вх Входно съпротивление \х Всоден ток Z вх ' Изходно напрежение и изх Изходно сопротивление rq 0 ^вхО (вж. (2.37)) AixO (вж. (2.36)) ^Ql (вж. (2.28)) (вж. (2.43)) ^1 ^вхО (вж. (2.37)) ^вхО (вж. (2.36)) Uqi (вж. (2.28)) Rq1 (вж. (2.48)) ^а!<ивх<^а2 ^вха (вж. (2.40)) ^вха (вж. (2.38)) Ыизх (вж. (2.59)) (вж. (2.48)) ^о2 ^вха (вж. (2.40)) ^вха (вж. (2.33)) UQa (вж. (2.32)) (вж. (2.48)) <4 ^вхоо (вж. (2.43)) 4 (вж. (2.42)) ^Q0 (вж. (2.50)) Rqo (вж. (2.51)) ^вхО ~2М0 ВХ1 (вж. (2.45)) Uqo (вж. (2.50)) Rqo (вж. (2.51)) ^вхО^^вх^^СС ~2MS ^вх! (вж. (2.45)) ^00 (вж. (2.50)) Rqo (вж. (2.51)) 131
ГЛАВА ТРЕТА СВЪРЗВАНЕ НА ТТЛ ЕЛЕМЕНТИТЕ 3.1. ВИЮВЕ СВЪРЗВАНИЯ В комбинационните логически схеми отделайте логически еле- менти се свързвзт помежду си съгласно логическото уравнение, което е необходимо да се реализира- Но всяко свързване може да се разглежда като съединяване на входовете на даден логи- чески елемент с изходите на предидещите елементи или, с други думи, като последователао свързване на логически елементи. По- следователното свързване е основного и практически единствено- то свързване между ТТЛ елементите, коего се използува в циф- ровите схеми. Импулсните схеми по своето действие са значително по-сложни и по-миогообразни от логическите. Зл образуването на повечето от импулсните схеми е необходимо към логический елемент да се свържгг и външни елементи — резистори, кондензатори и даже в никои случаи и допълнителни транзистори. Практически логи- ческгяг елемент в импулсните устройства изпълнява същата функ- ция, както и транзисторът в класическите импулсни схеми. ГТЛ елементите са така синтезирани, че за тяхната нормална работа в цифрови!е схеми не трязват външни елементи. Свързването на допъ'шителни транзистори и резистори измеья параметрите на ТТЛ елементите, което се използува при работата им в им- пулсни схеми. Необходимо звено в повечето от импулсните схеми е RC вери- гата, конто пай-често изпълнява задачата на времезадаващ еле- мент. ТТЛ елементите имат потенциални входове и изходи и свър- зването им в цифровите схеми е галванично, без да е необходимо включването на прехвърлшци кондензатори. Нещо повече — не се препоръчва включването на кондензатори във входните и изход- ните вериги на ТТЛ елементите, тъй като от преходните процеси на зареждане и разреждане се получават отскоци на напреже- нието и тока, конто могат да превишат гранично допустимите входни и изходни токове и напрежения и могат да повредят ин- тегралната схема. Освен това включването на кондензатор във входните вериги на ТТЛ елементите може да доведе до появя- ването на паразитки треп гения — нещо, което не се получава, ако схемата е построена с дискретни транзистори. Също така включ- ването на кондензатори във входовете и изходите на логическите елементи влошава шумоустойчивостга им. Последователи© свързване на логически елементи. ТТЛ еле- 132
ментите са предвидели за непосредствено (галванично) свързване един с други, ката изходви1т ток на управляеащия елемент е съответно входен за управляваните. Схемата на елементите е та- ка синтезирана, че взаимного съгласуване на входните и изходни- Фиг. 3.1. Предавателна характеристика на два последователио свър- заин логически елемента те вериги на логическите елементи е пълно и това съгласуване се поддържа в целия работен температурен обхват. Съгласуване- то се изпълнява и между ТТЛ елементите от различните серии. Доброто съгласуване на входните и изходните параметри се вижда от входната, изходната и предавателната характеристика на логическите елементи, конто бяха разгледани във втора глава. Най-нагледно работата на логическите елементи се вижда от предавателната характеристика, тъй като тя дава връзката меж- ду входното и изходното напрежение, конто са практически един- ствените величини, удобни за наблюдаване с осцилограф. Преда- вателната характеристика на два последователио свързани логи- чески елемента се получава, като се разгледа изходното напреже- вие на първия елемент като входно за втория. На фиг. 3.1 е показано как се построява предавателната харак- теристика на два последователио свързани логически елемента. От Хична’ *Ч3
нея се вижда, че входното напрежение иьх2 на вгория логически елемент ЛЕ2 е равно на изходното напрежение иИЗХ1 на ЛЕХ и то се измени от £Л?о до /7<д при изменение на изходното напре- жение от иа\ до Uo. Логическият елемент ЛЕ2 се превключва при стойности на входното напреженйе между U' и [)'. В ре- зултат общата предавателна характеристика на двата последова- телно свързани логически елемента се получава многократно по-стръмна, отколкото предавателната характеристика на отдел- ните елементи. Част III на предавателната характеристика на логическите еле- менти (вж. фиг. 2.41) се описва от уравнението Uhsh—L/qo— гГ~7,~ (ияк~~Еа2). u0 U а2 Входните напрежения и U'al се определят при заместване в това уравнение съответно на стойнсстите (вж. фиг. 3.1): Whsx = ^o И ИИзх=СЛг1. Като се използуват равенствата (2.29), (2.31), (2.32) и (2.33), след преработване на горната зависимост за входните напрежения U'D и Uсе получава ,_ Ubes — ubeo Ip гr Е Яг \ и0=———-р-------------—- - - рс-Ош Зф-р- + F II /Г L 1 сСС~иВЕЬ у UCES -\-UcES — t7B£-sj+2 VbEO — UcESi I r' UbES — UBE0 Гр ,, /о , Я2 \ t/01 =-— - •—,n------r-’------- lEcc—(Увео 13 +- J + 4 p _ ri I Яг-4-21— 11 „ \ «3 / cCC UBEO I R3 ' ) UCES + {/c£sj+2 Ubeo — Uces- (3.1) Широчината на активната част на общата предавателна харак- теристика е е . ,, . UBES (VbES ~ UBEo) 6 -Ц>=------------ГЯГТГГ--------- Есс~ ubeo ( Я3 ) Uces В тези зависимости е прието Ureo—Ube=L^. За логическите елементи от серията 54/74 напрежението б«вл е около 10 mV. Следователю комбинацпята от два последователи© свързани логически елемента представлява прагово устройство с 134
напрежение на превключване, равно на 77О'. Изходните импулси, по- лучавани от вторая логически елемент ЛЕ2, имат много по-стръмни фронтове, отколкото фронтовете на входните импулси (фиг. 3.2). Това в някои случаи може да се^използува за скъсяване на фронта на входните импулси при условие, че те не са по- продължителни от 0,5 ps. Паралелно свърз- ване на изходите на логическите елемен- ти не се допуска, тъй като при различии със- тояния на из ходите през тях протичат значителни по стойност изравнителни токове. Действително, ако първият от двата пара- лелно свързани в изходи- те си логически елемен- та ЛЕХ е в състояние I, а вторият ЛЕ2 — в състоя- ние 0 (фиг. 3.3), това оз- начава късо съедииение на изхода на елемента ЛЕг през изхода на елемента ЛЕ2. Стойността на то- ка /qkC. който * протича между двата изхода, за логическите елементи 7400 иизх1= иЬх2 Фиг. 3.2. Идеалнзирана форма на импулсите в изходите на два пос- ледователно свързани логически елемента е около 50 mA, а при 74 AS1000—330 mA (вж. табл. 2.12). Паралелно свързване на изходите на логически- те елементи се допуска само то га в а, когато изхо- дите и на двата елемента са в едно и също състоя- ние. Това е възможно, когато и входовете на логическите еле- менти са съединени също паралелно (фиг. 3.4). При паралелно свързване на входовете и изходите на два логически елемента се удвоява коефициентът на натоварване. При това трябва да се има предвид, че се удвоява и коефициентът на входен товар за все- ки един от паралелно свързаните входове. Паралелно свързване па входове и изходи на два елемента се използува рядко—в случайте, когато е необходимо да се удвой кое- фициентът на натоварване. Не се допуска паралелно свързване на входовете и изходите на повече от два логически елемента. За работа в режим с паралелно свързани изходи са предвидели ло- гическите елементи с три изходни състояния (вж. т. 2.1.4). 135
Съвместна работа на ТТЛ елементи от различии серии. От гледна точка на статичните параметри при съвместна работа на ТТЛ елементи от различии серии не трябва да се превишава до- пустимият коефициент на натоварване на логическите елементи. Фиг. 3.3. Паралелно свързване на изходите на два логически елемента (не се допуска) Фиг. 3.4. Паралелно свърз- ване на два логически елемента Но освен това трябва да се съгласуват и динамичните параметри, преди всичко стръмността на фронтовете на импулсите. При съв- местна работа на ТТЛ елементи от различии серии съществуват два случая — базнодействуващ логически елемент управлява бър- зодействуващ и обратното. Когато сигналът от бавнодействуващ логически елемент се по- дава на бързодействуващ логически елемент, може през време на относително продължителния фронт на входния импулс бър- зодействуващият елемент да се превключи неколкократно, преди да се установи (вж. т. 2.2.2). В този случай сигналът към бързо- действуващия логически елемент трябва да се подава чрез три- гер на Шмит от същата серия логически елементи (фиг. 3.5 а). Включването на тригер на Шмит е задължително, когато сигна- лът от по-бавнодействуващ логически елемент се подава на три- гери от по-бързодействуваща серия. Фронтовете на сигнала от бързодействуваши логически елемен- ти трябва да се ограничават само в случайте, когато сигналът се подава на тригерн от по-бавнодействуващи серии с управление от фронта на входните импулси. Ограничаването продължител- ността на фронтовете се постига с включването на RC верига в изхода на логическия елемент [99] (фиг. 3.5 б). Резисторът R е със съпротивление около 100 S2, а кондензаторът С се подбира така, че да се получи необходимата продължителност на фронта (вж. т. 3 3-2). 136
Интегралните схеми от серията FZ100 се включват към ТТЛ логическите елементи по същия начин,, както и схемите, изпълнени с NPN транзистори, при конто е замасен отрицателният полюс на захранващия източник (вж. т. 3.8.2). Фиг. 3.5. Съвместна работа на ТТЛ елементи от различии серии: а) свързване на бавнодействуващи кем бързодействуващи ; 6} свързване на бързодействуващи към бавнодействуващи 3.2. СВЪРЗВАНЕ НА РЕЗИСТОРИ КЪМ ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ* 3.2.1. СВЪРЗВАНЕ НА РЕЗИСТОР ВЪВ ВХОДА НА ЛОГИЧЕСКИЙ ЕЛЕМЕНТ Резистор между входа и общия проводник (фиг. 3 6). През резистора 7?д, включен между един или няколко свързани входа на логический елемент и общия проводник, протича емитерният ток Z на транзистора 1\. В областта I на предавателната харак- теристика на логический елемент транзисторът 7\ е наситен и входният ток гвх е равен на тока, протичащ през резистора (вж. равенство 2.36). За входното напрежение, като се вземе предвид (2.37), се получава «вх ^R гвх^д ЕСС~ UBEStp 7?вх0 +7?д Д (3.2) Стойността на съпротивлението Z? , при конто се получава входно напрежение ипх=7/', е п __ RJ? RbxO Д ^СС UBESI ~ б'вх От равеиствата (3.2) и (3.3) следва, че измеиението на съпроти- * Разгледаните в т. 3.2.1 и т. *3.2.2 схеми на включване на резистори към логически елементи не се отнасят за елементи от сериите 74ALS и 74AS. 137
влението /?д довежда до промяна на входното напрежение на ло- гический елемент. Когато входното напрежение стане равно на се отпушва транзисторът Т2 и входният ток намалява Znx = i/?1 ZJ32’ където /' цвх + UCf5I ~ UВЕЧ (% Фиг. 3.6. Свързване на резистор между входа на логический елемент и общия проводник (3.4) При входно напрежение ^а1<Ивх<Чй (областта II на предавателната характе- ристика) се получава ^СС—BESI RbxO + ^Д kbx+^C£S1 ~^ВЕ2 «3 или «ВХ = Ц^= __ Ra ₽а Rs (ЕСС~иBESt) + Ra (RaxO +Яд ) (У BE2~U CESt) ,3 g. (М?з+^д ) (^вхо+^д) Зависимостта (3.5) се различава незначител ю от зависимостта (3.2*, тъй като токът 1В2 в областта II на предавателната харак- теристика е неголям по стойност. Токът zB2 нараства при отпуш- ване на транзистора Tt при иВх>Ц) (вж. равенството (2-41)). За този случай входното напрежение е и __р( ^сс ^BESt BES2 +^BESl CF.SI ~"вх \ ВХ Ц ^вхо+Яд ГВ2+ГВ4 / или ивх — Цг == ^CC~~6rggS1) (Гдз+'д,}! +(^вхО + Ra ) (UbESz+UbES4 ^cesO Ra (^вхо+^д) (rB2+rBi +R (3.6) като то много слабо се увеличава с нарастване на съпротн вление- то /?д. При отворен вход на логический елемент (7?д=оо) от ра- венството (3.6) се получава 138
BK0~^BES2^^BESi ^CESl, (3-7) т. e напреженнето zzbx при отворен вход на логический елемент е незначително по-голямо от напреженнето Uo (вж. равенството (2.22)). Фиг. 3.7. Входно и изходно напрежение на логически еле- мент 7400 в завпсимост от съпротивлениет0 на вкЛЮчения във входа резистор /?д На фиг. 3.7 е показано изменението на входното и съответно на изходното напрежение на логический елемент 7400 в зависи- мост от съпротивлението (равенството (3.2), (3.5) и 3.6)). Включване на резистор във входа на логический елемент се налага в редица импулсни схеми, в конто за определени логичес- ки елементи трябва да се поддържа постовнно входно ниво О или ], а входният сигнал се подава през кондензатор- Ниво 0 на входа се получава с включване на резистор /? с малко съпро- тивленне, а ниво 1 — с включване на резистор с голямо съпро- тивление. От графиките на фиг. 3.7 се вижда, че при логический елемент 7400 ниво 0,4 V на входа се получава при съпротивле- ние 7? ^400 £2, а ниво 1 — при съпротивление 7?д)>2,5 кй. В практическите схеми за получаване на входно ниво 1 обикновено съпротивлението 7?д се избира по-голямо — в граничите от 10 до 20 кй. При съпротивление 7?д«=>2 кй изходното напрежение на логический елемент се намира в областта III на предавателна- та характеристика и елементът се самовъзбужда. 139
Съществуват различии мнения за избора на ниво 0 в случайте, когато то се задава с резистор, включен във входа на логичес- кий елемент. В никои от фирмените материали се препоръчва ни- во 0,8 V. Но като се има предвид чувствитслността на импулс- ните схеми с ТТЛ елементи към смущаващи сигнали, не трябва да се допуска по високо входно ннво на логический елемент от 0,4 V. Всички примери в следватците схеми от този тип в книга- та са дадени при входно ниво, непревишаващо 0,4 V. При определяне на напрежението «ВХ = С^ по дадените по горе формули обикновено се взема типовата стойност на съпротивле- нието 7?вх0. Целесъобразно е обаче при разработване на импуле- ни схеми да се измерва съпротивлението 7?вх0 във всеки конкре- тен случай. Пример 3.1. Да се определи съпротивлението на резистора Rr , който трябва да се включи във входа на логическая елемент 7420. за да се полу- чи входно напрежение 0,35 V. Входното напрежение ывх=0,35 V се намира в областта I на предавател- ната характеристика на логический елемент, затова за определяне иа съпротив- лението се използува зависимостта (3.3). Схемата на логический елемент 7420 е дадена на фчг. 2.1 и за нея съгласно равенството (2 37) входнето съп- ротивлепие 7?вхо = 4 кй. Съпротивлението /?вх0 може да сс измери, като се из- ползув । зависимостта (2.56). Напрежението се определи от ззвисимост- та (2.55), като се използува предавателната характеристика или се измерва на- преженпето Uo. При типична стойност 1,3 V за напрежението Uo от зависи- мостта (2.55) се определи За входното съпротив )ение от формула (3.3) се получава 0.35.4 Rn = ~5—0,7—0,35 ~ = 0,354 kfi ' Изэира се стандартна стойност 360 й. По формула (3.2) се проверява входното напрежение, ксето се получав.) на входа на логический елемент: 5—0,7 -4+0,36 0,36=0,355 v- Напрежението ивх —U , което се получава във входа иа логический елемент при включване на резистор R =360й, е в допустимые нормп за логичес- ка 0. Включването на резистор между входа на логическите елемен- ти от серията 74ALS и 74AS довежда до установяване на по- тенциал 0 V във входа на логический елемент. Причината е в голямото входно съпротивление на елементите и съответно в много малкия им входен ток. 140
3.2.2. СВЪРЗВАНЕ НА РЕЗИСТОР МЕЖДУ ВХОДА НА ЛОГИЧЕСКИЙ ЕЛЕМЕНТ И ИЗТОЧНИКА НА СИГНАЛА Схемата на свързване (фиг. 3.8) е същата, както и разгледаната по горе схема на фиг.^’З.б, с тази разлика, че между резистора /?д и общия проводник е включен източник на напрежение fBX. Приема се, че вътрешното съпротивление на източника е нула. Фи». 3.8. Включване на резистор между входа на логический елемент и източника на сигнала В реалните схеми обаче стойността на вътрешчото съпротивле;» ние на източника трябва да се включи в сгойността на съпро- тивлението /?д. Напрежението Евх в общия случай може да се получава от друга импулсна или логическа схема. От фиг. 3.8 за входното напрежение на логическия елемент може да се напише «вх=£’вх + гВх^д’ (3.8) Вл НА ол д \ _/ където за областта I на предавателната характеристика . _ £сс+ ^вх ~~ ^BES\ ^вх Р t'A-R ^вхО д (3-9) От ззвисимогтите (3 8) и (3.9) следва Квх~ Явхо+Яд ^вхо+С^СС ^£ЖХ1) ^д]’ (ЗЛО) или , ___ WBX ^'ВХ р Д ^CC~UBESl Ивх ВХ0" (ЗЛ1) 141
От равенството (3.10) се вижда, че при включване на резистор последователно във входната верига входното напрежение £вх се предава като напрежение ивх в емитера на транзистора 7\ (вхо- да на логический елемент). Следователно на всяко напрежение ивх от предавателната характеристика на логический елемент съответ- ствува напрежение Евх и по този начин се получава и нова предавателна характеристика. От зависимостта (3.10) се получава Есс+ива, , ЕХ0 [ \ А / J (3.12) откъдето следва, че при . «вх ^вхО д Ecc~UbeSI~ «ВХ входното напрежение £вх приема отрицателен знак. Следовател- но с увеличаване на съпротивлението на резистора предава- телната характеристика иа логический елемент се премества на- ляво и може да премине в отрицателните области на входното напрежение. Това представлява интересна възможност да се по- дават сигнали с отрицателна полярност на входовете на ТТЛ еле- ментите, като се запазва при това потенциалният им вход. Зависимостите (3.8)4-(3.12) са в сила за областта 1 на преда- вателната характеристика. В областите II и III на предавателната характеристика започва да протича базов ток г*£2 през транзисто. ра Т2 и входното напрежение е «Вх=^х+(^-^д, (3.13) където токът г/а се дава със зависимостта (3.9), а токът 1В, — със зависимостта (3.4). За входното напрежение се получава Ра Кз + ₽2^8 В X Кд (^Сс+^вх UBESl) WbE2~~UCEs)Ri Явхо+Яд + Ms • (3-14) От уравнението (3.14) следва ____Кд (Квхо~Н?д?Г /_} ।______1_\_ К се К bes\ вх *вхо ~ [ вДРд ₽» KSJ -R7x0+Rr- и &CESI — UbE2 * ₽2 «3 (3-15) —В4-7в2—4ЛС 2Л (3.16) 142
където A~^BE2 ^CESl Квх»! B = Ps/?3 (Есс— C'BESt ~Ивх^"Ь^вхО^В£2 UcESl Un) > C=₽s Ra /?Ех0 (Евк— ивх). Предавателната характеристика на логическите елементи се ха- рактеризира основно с двете напрежения Uai (вж. уравн. (2.29)) и Uo (вж. (2.33)). От (3-12) за напрежението Fbxo на изместената предавателна характеристика се получава или ако се вземе предвид (2.29)1 ^вха! Ед £ВХО (^ВЕ02 ^CESl RbxO BESt Напрежението fEx0, при което логическият елемент се пре- включва в състояние 0 на изхода,. се определи от зависимостта (3.15): р (ЯВхо+Яд ) Г.. / 1 . 1 ) Ecc-ubesi, Е«*> - ₽вх- -[ ц, + м,; - . UcESl ЬВЕ2 z-j 1Q\ +—fe».—] (il8> При входно напрежение Е^ входният ток на логический еле- мент удовлетворява равенството (ЗЛЗ): e^=u0+ibkrr, и е равно на , £Сс+£вхО— UBEl Uo+VCES—MВЕ2 10\ —>1+Р— - —о;--------------- (319> От равенството (3.19) следва, че входният ток се стреми към нула при ^вх= ^вхО’ т. е. нри «вх=£'вх. което се получава при напрежение мвх={7вх0 . Следователно, ако при. Яд=£) интервалът на входното напреже- 1.43.
ние между Uo и Z7ex0 е сравнително тесен, то при включване на резистор 7? този интервал се разширява. При входни напрежения «вх>Ц,х0 разликата между напреже- Фиг. 3.9. Форма на предавателната характеристика на логи- ческий елемент 7400 в зависимост от сгпротивтението па резис- тора, включен последователио на входа Е =и 4-/ .R , ВХ ВХ 1 ВХ1 д» като токът /вх) практически не зависи от съпротивлението R . На фиг. 3-9 са показани две изместени предавателни характе- ристики за стойности на съпротивлението 7?д 5,1 и 10 кй. Виж- да се, че с увеличаване на съпротивлението R предавателната характеристика на логический елемент се премества наляво в об- ластта на отрицателното. входно напрежение, като същевременно се увеличава разгворът па характеристиката. За да не се повреди многоемитерният транзистор във входа на логический елемент, напреженнето Е , определено по форм. (3.12), не трябва да надвишава стойността' при конто напреже- нието двх става по-отрицателно от — 1,4 V. Когато в схемата е възможно понижаване на напреженнето Евх, така че напреженнето да стане по-отрицателно от — 1,4 V, на входа на логичес- кий елемент трябва да се включи ограничаващ диод (вж. фиг. 2.49 а), който се отпушва при отрицателно входно напрежение и предпазва входа на логический елемент. Също така, ако входно- то напрежение £вх стане по-високо от напреженнето Есс, съще- ствува опасност от повреждане на входния транзистор и съответ- но трябва да се предвиди предпазен диод за ограничаване на по- ложителното входно напрежение (вж. фиг. 2.49 б). - -? а Пример 3.2. Да се определи съпротивлението на резистора Rn , който трябва да се включи във входа на логическая елемент 7400, така че той 144
да може да се превключва от сигнал, постъпващ от импулсна схема със за масен положителен полюс на захранващия източник. Входният сигнал има ародължителност на фронтовете под 200 ns и се изменя от ниво —IV до ниво 12 V. Продължителността на фронтовете на входните импулси позволява те да се подавят на логически елементи от серията 54/74. Прагът на превключване £вх0 е целесъобразно да се избере в средата на напреженйята, между конто се изменя входният сигнал. Като се има предвид по-голямага широчииа на активната част на измесгената предавателна характеристика, за дадения слу- чай се избира EBx0=4V. Съпротивлението /?д се определи от зависимостта (3.16). За напреженйята Vbesv ^cesI и Ube2 н за съпротивлението /?д се приемат следните стойности (вж. пример 3.1). Uo— 1,3 V; UBESt = 0,7V; UCES1=0,l V; ^вет“ «=0,6V; /?ехо=4 кй. Произведенного р2₽3 се определи от зависимостта (2.57) като се измерва входният ток ]а. -При ток /о=О,7 mA се получава (1,34-0,1-0,6)4 5_1(з_0>7_0,7.4-16 к2> £3а съпротивлението /?д от формула (3-16) се определи А=0,6—0,1—1,3=—0,8 ; В = 16(5-0,7-1,3) + 4(0,6 - 0,1—1,3)=44,8; .0=16.4(—4-1,3)=—339,2: Яд _«у 2^1-5.03 ю. Приема се 7?д =9,1 кй. От зависимостта (3.17) се про»:рява напреженнето £вха/(при Ва1~0*55 V). Получава се — 7,9 V, следователно Евхо1 е между мивата на входния сигнал. , При логическите елементи от серията 74ALS и 74AS благода- рение на малкия им входен ток включването на резистор между входа на логический елемент на сигнала практически не изменя нивото на входния сигнал. Съответно не се променя и формата ыа предавателната характеристика. 3.2.3. СВЪРЗВАНЕ НА ДЕЛИТЕЛ ВЪВ ВХОДА НА ЛОГИЧЕСКИЙ ЭЛЕМЕНТ Входното напрежение Евк може да се подаде на входа на ло- гический елемент посредством делител, образуван от резисторите и 7?д2 (фиг. 3.10). В този случай само част от входното на- прежение действува в емитера на транзистора 7\. Следователно използуването на делител във входа на логический елемент поз- волява превключването па елемента да става при входно напре- жение Евх по-положително от напреженнето Uo или с други ду- ми, свързването на делител във входната верига на логический Ю Импулсни и цифрови Схеми 145
елемент премества предавателната характеристика в областта на по-положителните входни напрежения. Съпротивленията на делителя и /?д2 и източникът на вход- но напрежение £вх могат да се заменят с еквиваленте i източнк Фиг. 3.10. Свързване на делител във входа на логически елемент р Р /хд1 ^^Д2 и еквивалентно съпро- тивление Зависимостите (3.20) и (3.21) позволяват за определяне на предава- телната характеристика на логический елемент при включването на делител във входа да се използуват формули- те, получени в т. 3.2.2, като вместо напрежението Евх. се замести Ет и вместо /?д — съпротивлението Е'д. За двете характерни точки на изместената предавателна характеристика от равенствата (3.17) и (3.18) съот* ветно се получава 7ГВха1 — ^а! ^а2 ^вхсХ^д1'1~^д2) ^Г+f 1 + Ufcc+^1] ; (3.22) ^Д1(^вхо+^д) / 1____1 \ *вхо г ° /?; + Ж/ . ^С£51~б,вег‘| ^CC—^BESl । ^вхО'Т^д (3.23) При избора на съпротивленията на резисторите /?д1 и Д’д2 въз- никват две взаимно противоречива изисквания. Най-напред жела- телноете да са по-големи, за да има делителят голямо съпротив- ление. Но от друга страна, падът на напрежението върху ре- зистора предизвикан от входния ток /Вхо> не трябва да пре- вишава 0,4 V. Тъй като последното условие е решаващо, съпро- тивленията на резисторите и ЕД2 се избират по формула (3.3) за «вх=0,4 V, като в нея се замести Ед =К'Д=КД1 || Т?д2. На фиг. 3.11 е показана предавателната характеристика на ло- 146
гическия елемент 7400 и изместената предавателна характеристи- ка при включване на делител във входа със съпротивления у^д1зж910 Й и /?д2=300 Й. При логическите елементи от серията 74ALS и 74AS> като се пренебрегне входният ток на логическая еле- мент поради малката му стойност, връзката меж- ду входния сигнал Евх з и напрежението wBX на входа на логический 2 еле мент се дава със за- висимости 1 Фиг. 3.11. Предавателна характеристика при Това означава, че пре- свьрзване на делител във входа на логически давателната характерис- елемент 7400 тика на логическая еле- мент се измества надясно в областта на по-високите входни напрежения, без да се измени формата й. Изместването се опре- дели от коефициента А'=(А’Д1 + Rjo)//?дз, който зависи от съпро- тивлението на резисторите Rai и /?д2. Например напрежението в изместената предавателна характеристика е EBxo=U0 (Rai + + ^?д2)/£?д2 3.2.4. СВЪРЗВАНЕ НА РЕЗИСТОР МЕЖДУ ИЗХОДА НА логический елемент и положителния полюс НА ЗАХРАНВАЩИЯ ИЗТОЧНИК I Изходното напрежение Uqi на логический елемент в състояние 1 на изхода се определи от зависимостта (2.17) и е по-ниско от захранващото напрежение Есс- Типична стойност на напрежение* то UQl за логическите елементи от серията 54/74 при максима- лен товар /qi — 400 р, А е 3,4 V, което представлява около 2/3 от захранвашото напрежение. В редина случаи е необходимо изход- ното напрежение Uqi да е по-високо и е равно на захранващото напрежение. Например в релаксациснните генератори повишава- нето на изходното напрежение увеличава и потенциала, до който се зареждат включените в схемата кондензатори. Повишаването на изходното напрежение Uqi се постига с включение на резистор между изхода на логический елемент и положителния ролюс на захранването (фиг. 3.12). Това довежда до залу шва не на диода Д в състояние 1 на изхода на логический елемент. тъй като чрез резистора R в катода на диода се подава потенциал 4-5 V, докато анодът на диода е включен към емите- 147
ра на транзистора Т3, имащ по-нисък потенциал (фиг. 3.12 а). В резултат изходнияг ток [qi протича не през транзистора Ts и диода Д, а през резистора Д Изходното напрежение е Uqi—Ecc—IqiR^Ecc. Фиг. 3.12. Свързваде на ргзнстэ? мгжау изхога hi логический елемент и положителния полюс на захранващото напрежение: в) пзходният сигнал е 1 ; б) изходнияг сигнал е О Предавателната характеристика на логически елемент без и с включен резистор между изхода и положителния полюс е пока- зана на фиг. 3.13. Предавателната характеристика с включен ре- зистор в изхода е ие само повдигната до напэежението Есс в областта I, нов нея липсва спадащата част II. Изхэднотонапре- жение започва да спада при входни напрежения, по-положителни от Ua2- Превключването на логический елемент завьршза при входно напрежение Uo. Включването на резистор между изхода и положителния полюс на захранващото напрежение практически означава преминаване към схема на логически елемент с отворен колектор. Освен по- вишаване на изходното напрежение това позволява до известна степей да се повиши изходният ток и друго, което е важно за импулсните схеми, изходното напрежение Uqi в много по-слаба (Степей зависи от температурата на околната среда. От друга страна, изключването на сложния изходен инвертор и преминава- jijeTO към пасивно товарно съпротивление повишава влиянието На капацитета на товара върху времето на превключване на ло- гический елемент и вьрху продължителността на фронтовете на 148
изходните импулси. От тази гледна точка е желателно съпротив- лението на резистора /? да се избере по-малко. Обаче, когато из- ходът на логический елемент е в състояние 0, през транзистора 7'4 освен изходния ток Iqo протича и токът lR=EcdE, премина- ващ през резистора R (фиг. 3.12 б). Сумата от тези два тока не трябва да превиша ва максимално допустимая изходен ТОК ZoOmax- СъПрОТИВ- Фиг. 3.13. Предавателна харамепистик^ иа логически елемент: без Гдоптл кителем* резистор qрезистор между ‘ изхода и логически» елемент и по- ложителния полюс; на захранващото напре* жение (2) лението /? от това съобра- жение трябва да отговаря hi условието R> ;-----% > (3 24) QOmax вхО където N е броят на логи- ческите елементи, конто се свързват към изхода, /ЕХ0 — входният ток в със- тояние 0 на един логически елемент. При N = 1 от формула (3.24) за логическите елементи от серията 54/74 се получава минималното допустимо съпротивле- ние на резистора R=330 Q. Следователно увеличаването на размаха на изходния сигнал и увеличаването на изходния ток Iqi при 1 в изхода чрез включва- не на външен товарен резистор ограНичава тока Iqo, който може да протече в изхода на логический елемент в състояние 0. Аналогичен е ефектът и при включване на резистор между из- хода на логическите елементи от сериите 74ALS, 74AS и 74F и положителния полюс на захранващия източник. В този случай по- ложителният потенциал, подаден чрез резистора R на емитера на горняя транзистор в сложния изходен инвертор, го запушва и из- ходното напрежение в състояние 1 се определи от изходвия ток, който протича през външно евързапия резистор R. 3.2.5. СВЪРЗВАНЕ НА РЕЗИСТОР ПАРАЛЕЛНО НА ЛОГИЧЕСКИЯ ЕЛЕМЕНТ Свързването на резистор паралелно на логический елемент (ре- зисторът се евързва между входа и изхода на логический еле- мент И-НЕ— фиг. 314 а) практически представлява въвеждане на отрицателна обратна връзка между изхода и входа на елемен- та. Тъй като обратната връзка е както по постоянен, така и по 149
променлив ток, това води до изменение както на статичниге, та- ка и на динамичните параметри на логический елемент. ^За областта I на предавателната характеристика може да се напише (вж. фиг. 2.1): Фиг. 3.14. Логически елемент 7400 с паралелно вклю- чен резистор : а} предавателна характеристика ; б) схема (3.25) където т __ ЕСС Ед —UВЕЗ~ивзх *2~ ' R2 ЕСС~Ед —иСЕЗ~"ивзх Rt За равенството (3 25) се получава „ / 1 ! 1 \ Есс ид ~UBE3 , ЕСС~Ua ~UCE3 , /ч OfiT -----R,------ + -----Ъ---------<3'26> При услозие, че към логический елемент не е включен товар» токът Iqx протича през резистора 7? и е (3.27) При заместване на зависимостта (3 27) в (3.26) се получава 150
(f - + %-+т) I (4-+4-+4-) <3-2‘> където L\=Ecc—UR—Ubes\ Ug=Ecc—UR —Uces- От равенство (3.28) се вижда, че изходното напрежение пНзх в областта I на предавателната характеристика не е постоянно, а нараства с увеличаване на входното напрежение иах. В резултат предавателната характеристика на логический елемент в тази част е нарастваща. Формата на предавателната характеристика при па- ралелно свързан резистор със съпротивление 1 кй, 430 Й и 100 Q е показана на фиг. 3.14. От зависимостите (3.27) и (3.26) следва, че с намаляване на съпротивлението се увеличава изходният ток Iqi и изходното напрежение Uqi намалява. Формулата (3.28) дава възможност да се определи минималното съпротивление на резистора Z?, което може да се включи паралелно на логический елемент и при кое- то изходното напрежение Uqi приема своята гранична стойност— 2,4 V. За логическите елементи от серията 54/74 (/?2= 1,6 кй, /?4=130 Й, fZC£3=0,3 V, Ube3=0,7 V, Ua =0,7 V) при «вх=0 се получава /?>185 Й. Токът, който при това положение протича през резистора R, има максимална стойност 13 mA и следовател- но такъв режим на работа на логический елемент не може да се използува при схеми, в конто продължително време елементът с паралелно свързан резистор остава в състояние 1 на изхода. Входният ток на логический елемент с паралелно свързан рези- стор е (фиг. 3.15) t 7Вх=/Вх-Ь^Д> където|/'вх е.’входният ток на логический елемент и се дава със зависимостите (2.36), (2.38) и (2.45); ip — токът през резистора R. В областта I на предавателната характеристика"токът ip е . •_ивх /гизх3.г lR =--R 1 където «нзх се дава със зависимостта (3.28). В областта IV на предавателната характеристика при входни напрежения, по-високи от иВхо, токът iR е и съответно входната характеристика е права линия. На фиг. 3.15 е дадена графика на експериментално снета завн- 151
симост на входния ток /вх и на тока 1К през резистора R за ло- гический елемент 7400. Свързването на резистор с подходяще съпротивление паралел- но на логический елемент се използува за установяване на ра- Фиг. 3.15. Входна характеристика на логически еле- мент 7400 с паралелно евързан резистор ботната точка на елемента в областта III на предавателната ха- рактеристика. Това се използува в автогенериращите мултивиб- ратори, осъществени с логически елементи, за започване на ге~ нерациите веднага след подаване на захранващото напрежение. Действително, ако входът и изходът на един логически елемент се оставят отворени, той се установява в състояние 0 на изхода. При свързване на резистор между входа и изхода изходният сиг- нал 77(20 се подава на входа и емитерният ток (токът /вх) през ре- зистора R протича към изхода на логический елемент. В резултат входното напрежение се понижава, а изходното се повпшава. За този режим на работа са в сила равенствата (фиг. 3.16 «) 7вх = 1д, Квх = &R 4* ^изх- При избиране на подходяще съпротивление на резистора R ра- ботната точка А на логическая елемент се установява в областта 152
IЛ на предавателната характеристика (фиг. 3.16 б). За този слу- чай може да се напише КвхЛ=ид4'ииэхЛ (3.29) и ДИзхл=(^о-ивхл) tga, (3.30) . Un . а. Фиг. 3.16. Логически елемент със свободен вход и изход с паралел- но свързан резистор с) схема ; б) предавателна характеристика където а е ъгьлът, който предавателната характеристика в област- та III сключва с хориэонталната ос. Той се определя от равен- ството (3.31). с/о ^а2 Напрежението Ur за областта III на предавателната характе- ристика е (вж. зависимостите (2.38) и (2.39)) Г> (ECC~ub\A~6besi “вхл+^СЕ5\~бВЕ'Д * ->QA — К _ и р I ‘ (O.OZ) \ квхО Ра'хз / От равенствата (3.29) и (3.32) се получава връзката между входното и изходното напрежение в т. А на предавателната ха- рактеристика (фиг. 3.17) __ ₽2/?3^(^СС—^вгя)+^вх0^(^ВЯ2 — ^CES1) + M?3^BXO ИизхЛ . В1~ МзЯвхО+МзЯ+^вхО ’ ( 1 а от равенствата (3.29), (3.30) и (3.32) — зависимостта на изход- ното напрежение дизх А от съпротивлението на резистора R: __₽2-Кз^вхо^о-₽2^(£сс—Ubesi~^4)+^вхо(^О+^сля ^вет) . «иэхл МзЯвх0(1 +tg а) + ₽2^+^вх0 ё (3.34) 153
От зависимостта (3.34) се определи Ч Рг^з^вхо(Ч"1И а) ыизхЛ_____________. (Рг^ з+^ вхо)иизхЛ 4" з(£СС U&ES\ ^оХёа~^вхО<^о+^C£S1—^В£а)*ёа (3.35) Фнг. 3.17. Експер иментално спета зависимост на входното и изходното напрежение на логический елемент 7400 от съпротивлението на резистора, свързан паралелно на елемента Зависимостта (3.35) позволява да се изчисли съпротивлението на резистора R. Напреженнето вЮ1д обикновено се избира равно на напреженнето (7П - Минималната стойност на съпротивлението R се определи от зависимостта (3.28) при (7qi=2,4 V, а макси- малната — от зависимостта (3.35) при «Изхд=0,8 V. За логически- те елементи от серията 54/74 максималното съпротивление R е около 650 й. Обикновено съпротивлението R се избира в грани- ците от 240 до 430 Й. При логическите елементи от серията 74ALS и 74AS резисто- рът R, свързан между входа и изхода на логический елемент, изравнява потенциалите между входа и изхода в стойност, конто практически се намира в средата на стръмння склон на предава- телната характеристика. Тъй като през резистора R практически протича много малък ток, има възможност неговото съпротивле- ние да се избира в много по-широки граници в сравнение с този при логическите елементи от останалите серии. Минималното съ- противление на резистора R се ограничава от условието през не- го да не протича по-голям ток от максималния допустим изходен ток в състояние 0 Iqo 1r=~<Iqo. 154
При ивх=£'ссза логическите елементи от серия 74ALS(/qo=8 mA) се получава /?>600 S, а за серията 74AS (/qq=20 mA) — 250 Q. Максималната стойност на резистора R не е целесъобразно да надвишава 10—20 кй. 3.3. СВЪРЗВАНЕ НА КОНДЕНЗАТОРИ КЪМ ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ , 3.3.1. СВЪРЗВАНЕ НА КОНДЕНЗАТОР ВЪВ ВХОДА НА ЛОГИЧЕСКИЙ ЕЛЕМЕНТ* Кондензаторът се свързва между входа на логический елемент и общия проводник (фиг. 3.18 а). Предполага се, че в изходно положение кондензаторът не е зареден. След включването му към Ьзг " Схемата се БъзбужЗа Фиг. 3.18. Сзързване на кондензатор във входа на логически елемент : а) схема ; б) форма на входното н изходното напрежение входа на логически елемент кондензаторът започва да се зарсж- да от входния ток на елемента, като се стреми да се зареди до напреженнето Ecc—Ubesi (фиг. 3.18 б). Напреженитго ис на кондензатора се изменя по закона =(Есс—Ebesi) \1—е (3.36) където т е времеконстантата на зареждане и е равна на произ- ведението от входното съпротивление на логический елемент и капацитета на кондензатора С. В началната облает на зарежда- не на кондензатора времеконстантата е * Разгледаните схеми на свързване] не се отнасят за логически елементи от сериите 74ALS и 74AS.
Т = /?вхоС- (3.37) Едновременно със зареждането на кондензатора се повишава и входното напрежение на логический елемент. В момента *31=ЯЕХ0 с In £сс~^51 , (3.38) LCC~U BbS\ — иа1 в който кондензаторът се зарежда до напрежението Uai, започва да спада изходното напрежевие 'фиг. 3.18 5). От този момент времеконстантата на зареждане става (вж. зависимостите (2.27)) Т2“ *вхо+₽2*3 и напрежението на кондензатора се измени по закона / «г=^а1+(£'сс—Ubesi—7/oi) \1 — е (3.39 а) В момента 7з ^31+ ^32 напрежението на кондензатора става равно на Uo и логическият елемент се превключва в състояние Она изхода. Инте рва лът tSi е f г> Есс~^BES1~Ua\ ,л. *32— 7?Вха С In —р у; Yj " (3.40) ССС~ ubes\-~ и0 При напрежение на кондензатора, по-високо от L70, времекон- стантата на зареждане е Тд—2г вС= /?вхоо О, като кондензаторът се стреми да се эареди до напрежението 77вк0: ^33I 1-е—п. (3-41> В установен режим кондензаторът се зарежда до напрежение L7Bx0‘ С достатъчна за практиката точност (грешката е около 15%) може да се счита, че зареждането на кондензатора С до напре* жение Uo се осъществявас времеконстанта т=/?вх0С. В този слу- чай периодът ts е ^СС UBES\~~UU (3.42) 156
При свързване на коидензатор във входа на логическите еле- менти, също както и при свързване на резистор, настъпва само- възбуждане, когато входното напрежение съотвегствува на об- ластта III на предавателната характеристика. За да не настъпва самовъзбуждане, напрежението на кондензатора ис трябва да пре- мине през областта III на предавателната характеристика за вре- ме, по кратко от 0,5 [is (за логическите елементи от серияга 54/74). От зависимостта (3.39 а) се определи максималният капацитет на кондензатора, при който не настъпва самовъзбуждане — 3000 pF за елементите от серията 54/74. При необходимост от включ- ване на кондензатори с по-голям капацитет във входа на логи- ческий елемент трябва да се предвиди такова схемно решение, което да огстранява възникналите паразитни трептения. Най-често за тази цел се използува RS тригер, който се превключва от първия постъпил импулс на паразитното трептене и следвашите импулси не оказват влияние. Включването на коидензатор във вхоДа на логический елемент и зареждането на кондензатора от входния ток на елемента има две съществени предимства. Първото е, че зареждането се осъ- ществява през най-голямото по стойност съпротивление в схема- та— от съпротивлението R± (вж. фиг. 2.1). Това поззолява да ее постигне най-голямата времеконстанта на зареждане, без да се включват допълнителни компоненти към Т ГЛ елементите Второ- го предимство е, че не се получават положителни или отрица- телни отскоци на входното напрежение, конто биха могли да по- вредят входния многоемитерен транзистор. Недостатък на схемата е, че времеконстантата на зареждане може да се регулира само чрез изменение на капацитета на кон- дензатора. Това до известна стелен се отстранява, ако последова- телно на кондензатора се включи резистор с неголямо съпротив- ление (фиг. 3.19). В този случай входното напрежение на логи- ческий елемент е u^ = uc+uR, (3.43) където ис се дава със зависимостта (3.36), а напрежението uR е __L.pi, __L. г г < сСС~uBESl г> I /паях Иц—Upe — ^+^вхо № . (3.44) Съпротивлението R се избира така, че напрежението Up да не превишава напрежението Uai- Времеконстантата на зареждане на кондензатора С при входни напрежения, по-ниски от Uau е т=(/?Вхо+/?) С, а при входни напрежения, по-високи от Ua\ — Т=(/?вха4-Я) С. 157
Практически може да се счита, че времеконстантата е т=(/?вхо+^?) С. При решаване на уравнението (3.43) за входко напрежение, равно на U, се получава EcC~U BES\—11R ЕСС~ UBES\ /з=(/?вха+A?) In (3.45) Друг недостатък на импулсните схеми със свързан конденза- тор във входа на логический елемент е, че след зареждане на кондензатора входното напрежение на логический елемент се ус- тановява равно на напрежението 77вхо и всички смущаващи сиг- нали с размах, по-голям от Un0—Ua2 (около 0,2 V), могат да превключат логический елемент. Смущаващи сигнали постъпват от общия проводник през кондензатора С. Този недостатък се из- бягва чрез включване на резистор между входа на логический елемент и положителния полюс на захранващия източник (фиг, 3.20 а). Напрежението ис се изменя по закона (фиг. 3.20 б): при Uc<6Ual ис— [Есс—Ubesi Я#ВхО където t= d t р— R Я+ЯвхоД1—е при Uа\<ис<ий — ue—Uai+(Ecc — Ua\ —Ubesi pj^p—] Я/?вха - където C; (3.46) (3-47) при ue>U0- 158
uc^U0+(Ecc~U0) <32—<31 1-е (3.48) където rs=/?C. Времената t31, t32 и /38 съответно са равни на: Фиг. 3.20. Вклочване на резистор' между входа на логически елемент и положителния полюс на захранващото напрежение: а) схема ; б) времедиаграма (коядеизаторът С се зарежда до напреже- ннето 81 К+Явхо (Eccr-UaiXR+RmOy-UBESiR ’ / , {Ecc~~Ua\)(E+R&x^r~VBESlR J , . 32 Я+Яв![о {Ecc-U^{R-\-RbmY-UbesxR 31’ (3.49) (3.50) (3.51) Времето на задържане на превключването на логический еле- мент /8 е ^3=^82- Периодът t33 определи времето на закъснение на провеса пора- ди зареждане на кондензатора С след превключване на логиче- ский елемент. Пример 3.3. Да се определи капацитетът на кондензатора С, който трябва да се включи във входа на логически елемент 7400, за да се задержи превключването му от 1 в 0 с t3=10 ms след подаване на захранващото напрежение. Параметрите на логическая елемент cw. Rex0~4 кй; RBxa=* =2 k2 иВЕзг=Ы V; 0'с1=0,55 V; l/0=l,4 V. 159
Предполага се, че в изходно състояние кондензаторът не е заредей и че 1>ри включване захранващото напрежение нараства със скок. Коидензаторъ т е •свързан по схемата от фиг. 3.20 а. Съпротивлението^ се избира 15 kS. Oi зависипостите (3.49) и (3.50) се определи /з ^вхО^ ^сс(^ ~Ь^вхо)~ ^BESl^ ^+^вх0 (^СС~^а1)(^+^вхо)“^ВЕ51^ I ^^вха (£СС ^а1)(^"Ь^вха) ^BESi^ +^+«вха ln «ли . _ ю 5___________________________ 15.4 5(15+4)—0,7.15 , 15.2 (5-0,55)(15-|-2)-0.7.15 15+4 1П (5-0,55)(15-4-4)-0,7.15 + 1&+2 |П (5-1,4д15+2НО7.15 =* =11,6 pF. Целесъобразно е да се избере С=10 pF, при което времето на задържане е <8=8,6 ms. При логическите елементи от серията 74ALS и 74AS, включе- ни в схемата от фиг. 3.20 а, благодарение на малките им входни токове може да се пренебрегне входното съпротивление на ло- гический елемент и за равенството (3.46) се получава ___t Uc—Ecc(\—e RC ). Времето за задържане на превключването се получава t^RCXn-^-. Това равенство дава въэможност по зададени ts и 7? да се оп- редели необходимият йапацитет на кондензатора С. 3.3.2. СВЪРЗВАНЕ НА КОНДЕНЗАТОР В ИЗХОДА НА ЛОГИЧЕСКИЙ ЕЛЕМЕНТ Както бе показано в т. 2.3.1, капацитивният товар (капаците- тът на кондензатора, включен в изхода на логическия елемент) влияе върху времето на превключване (вж. фиг. 2.70) и върху продължителността на фронтонете (вж. фиг. 2.71). Това може да се използува в никои схемни решения (вж. например фиг. 5.6) за получаване на неголеми закъснения или за формиране на кратки •импулси. Когато изходното състояние на логическия елемент е 1, кон- дензаторът, включен в изхода на елемента (между изхода и об- °! щия проводник — фиг. 3.21), се зарежда до напрежение Uqi. След S превключване на логическия елемент в състояние 0 кондензато- 160
рЪТ за кратко време се разрежда през малкото изходно съпро- тивление Сравнигелно големият разряден ток в първоначал- ,ния момент UqJRqq може да повреди изходния транзистор j'i в ТТЛ интегралната схема. Разреждането на кондензатора "Фиг. 3.21. Включване на кондензатор в изхода на логически елемент: <з) схема : б) времедиаграма на входното и изходното напрежение и на коисумираиия ток ; в} зависимост на коисумираиия ток на логически елемент 7430 от капацитета на кондензатора, включен в изхода му при честота на превключване 1 МНг протича за период 2,3 RqoC. Периодът на разреждането нараст- ва с увеличаване на капацитета на кондензатора С. Затова кон- дензаторът С, свързан към изхода на логическия елемент, тряб- ва да има сравнително малък капацитет. Никои авгори считат, че кондензаторът С не трябва да има капацитет, по-голям от 1000 [80] или 100 pF [97]. Включването на кондензатор в изхода на логическите елементи има друг голям недостатък —големите зарядни и разрядни токо- ве, протичащи през изходни вериги с малко съпротивление на логическия елемент, значително увеличават консумирания ток (фиг. 3 21 в). Това може да е причина за появяване на взаимни смущения между отделяйте елементи н схемата. Поради изложеното по-горе не се препоръчва включване -на кондензатори в изходите на част от логическите елементи с цел избягване на състезания на сигналите в логическите схеми. В импулсните схеми, осъществени с ТТЛ елементи, конденза- тор в изхода се включва последователио с резистор (фиг. 3.22). Обикновено в общата точка на кондензатора и резистора се свързва вход на втоэи логически елемент. Тази схема може да се разглежда като свързване на интегрираща верига между ло- гическите елементи. 11 Импулсни и цифрови схеми 161
Съпротивлението на резистора 7? се избира така, че при 0 в изхода на логический елемент ЛЕг напрежението на кондензато- ра да не надвишава 0,4 V. Напрежението е равно на Фиг. 3.22. Свързване на интегриргща верига между логически елементи : а) схема; б) времедиаграми на входните и изходинте нап- ргжени я където /Ех0 е входният тот нт л гнческия елемент ЛЕ., (вж. за- висимостта (3.2)), т. е. ,, I D ecc—ures\—Vqo n d v Jc0-=E^+R я + Явх0 <0’4V- (3.52) 162
С цел напрежението Uq0 да е минимално към кондензатора С трябва да се включва не повече от един логически елемент. След превключване на елемента ЛЕХ в състояние 1 (в момен- та tY на фиг. 3.22 6) кондензаторът С започва да се зарежда през съпротивлението R, като Ice стреми към напрежението Uqx. Всъщност до напрежението 6/вх0 кондензаторът се зарежда и през входната верига на елемента ЛЕ2, но тъй като входното съпро- тивление, през което протича входният ток на елемента ЛЕг, е 15—20 пъти по-голямо по стойност от съпротивлението R, с дос- татъчна точност може да се пренебрегне тази допълнителна за- рядка верига. Напрежението на кондензатора се изменя по закона и.с =(Uqi—t/coAl—е (3.53) където е изходното напрежение в състояние 1 на логический елемент ЛЕ1 при натоварване с един елемент; ts=(R+Rqi)C—времеконстантата на зареждане. Изходното напрежение на логический елемент ЛЕг в момента е р Ua-Мг. R“K • (3.54) V1 В момента /2, когато напрежението ис = Uo, логическият елемент ЛЕ2 се превключва от състояние 1 в състояние 0. Закъснението Д/1==^2“' за превключване на логический елемент ЛЕ2 се определи от за- висимостта (3.53) при uc = U0: Д/1=(7?+^)С1п (3.55) Напрежението на кондензатора ис и изходното напрежение нало- гическия елемент ЛЕХ продължават да нарастват по експоненциа- лен закон и след превключването на логический елемент ЛЕг. Периодът Д/2, за който завършва зареждането на кондензатора С, е ^=(R+RQi)Cln Qi~Uc° • (3.56) При превключване на логический елемент от състояние 1 н състояние 0 (в момента на фиг. 3.226) зареденият до напре- жение Uqi коидензатор С започва да се разрежда през съпротив- лението R и наситения транзистор Т4 в изходната верига на еле- мента ЛЕг. Напрежението на кондензатора се изменя по закона __________________г. и-с =(Uqi—Uc«)e Хр+£Ло, (3.57) 163
където тр =RC е времеконстантата на разреждане. В зависимост- та (3.57) времето t се отчита от момента в който се пре- включва елементът ЛЕГ. Елементът ЛЕ2 се превключва със закъс- нение Ets=tb—в момента t5, в който напрежението ис спадне до Uo. От зависимостта (3.57) се определи периодът Д/3: (3.58) Периодът Д£3 е по продължителен отколкото периодът Д/ь Разреждането на кондензатора С завършва за период / U п.— Urn\ Д/4=/?С 2,3—(3.58а) след превключване на елемента ЛЕ2. Зависимостите (3.53) и (3.57) са в сила, когато зареждането и разреждането на кондензатора С протичат докрай, т. е. когато честотата на тактовите импулси FT, постъпващи на входа на логический елемент, отговаря на условието /=<•-_ _ _ _ 1 ___ . Т Д^1+Д^24-Д^3'ЬД^4'Ь2^зоХ~|-2/зХо Максималната честота на импулсите FT е Р_____________1_________ тп1ах д^14~д*з+2^зо1+2^з1о в» но при това трябва да се има предвид, че кондензаторът С се зарежда до напрежение, по-ниско от Uqi, и съответно не успява да се разреди до напрежението Ucq- Както при зареждането, така и при разреждането на конден- затор, свързан по схемата от фиг. 3.22 а, логическият елемент ЛЕ2 остава относително продължително време в областта III на пре- давателната характеристика. Това е причина за появяването на паразитни импулси в изхода на логический елемент ЛЕ2. Разгледаната времезадаваща верига (фиг. 3.22 а) при същата стойност на кондензатора С има с около 15—20 пъти по-малка времеконстанта в сравнение с времеконстантата на схемата от фиг. 3.18 а. При тази схема на свьрзване на кондензатора С съ- що не се получават отрицателни отскоци на напрежение във вхо- да на логический елемент ЛЕ2. 3.3.3. СВЪРЗВАНЕ НА КОНДЕНЗАТОР МЕЖДУ ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ Схемата на свързване е показана на фиг. 3.23 а. Кондензато- рът С е включен между изхода на елемента ЛЕГ и входа на елемента ЛЕ2 и може по аналогия с усилвателните схеми да се 164
разглежда като прехвърлящ кондензатор. Резисторът R е свър- зан между входа на елемента ЛЕй и общия проводник. Когато на входа на елемента ЛЕг е подаден сигнал 1, изход- ното му напрежение ыизх1 = 0 и кондензаторът С е зареден до на- прежение Uсй= Ur—Uqq, което трябва да е по-нис- ко от 0,4 V (нивото на логическа 0). Напреженне- то Ur предсгавлява па- дът на напрежението вър- ху съпротивлението R, предизвикан от входния ток /вх0 на логический еле- мент ЛЕ2 (вж. зависимост- та (3 2)). За напреже- нието Uco се получава г г D ЕСС Ubesi — UQo< 0,4 v. (3.59) Тъй като в статично със- тояние на схемата изхо- дът на елемента ЛЕг не консумира изходен ток, напрежението Uqo е ниско (около 50 mV). Съпротив- леннето R се избнра от условието г> ^вхо(°>4+Роо) Есс—U BESi 0,4 Uq0 фиг. 3.23. Свързване на диференцираша ве- (З.ЬО) рига между логически елементи; „ а) схема ; б) времедиаграми на входните и иэ- При подаване на сигнал ходяите напрежения 0 на входа на елемента ЛЕГ той се превключва в състояние 1 (в момента на фиг.3.23б). Размахът на изходния импулс и11Е5Х1 в момента на превключване е R тг £Л1=(£/<?1+ £Ло) Uc0’ (3 61) 165
а напреженнето върху съпротивлението R — EJ вх2 = 6/ulFOсО- Напреженнето О"1 не трябва да е по-ниско от 2,4 V (минимал- ното допустимо напрежение за ниво логическа 1 в изхода на логическите елементи). От зависимостта (3.61) се получава ус- ловието (2,4+t/^, R> uqx-?a Под действие на напреженнето ивх2 логическият елемент ЛЕ2 се превключва от 1 в 0 в изхода си. Кондензаторът С започва да се зарежда през съпротивлението R и изходната верига на логическия елемент ЛЕГ и протичащият заряден ток създава вър- ху съпротивлението R, а следователно и на входа на елемента ЛЕ2, експоченциално спадащ импулс _ t (3.63) Амплитудата на изходния сигнал на елемента ЛЕк нараства по закона ^изх! — Eq\ иах‘2 р - (3.63 а) Когато напреженнето wBX2 — 17вхо. започва да протича ток през входната верига на логическия елемент ЛЕ2 и съпротивлението R. Входното напрежение мвх2 се получава като пад на напреже- нието върху съпротивлението R, предизвикан от зарядния ток на кондензатора С и от входния ток на логическия елемент ЛЕ2. uex2=R(ic + т'вхг) = ic R-\-U r- Може да се приеме, че в интервала 67BXo<wBX<M(l напре кение- то е постоянно и се определи от зависимостта (3.6). От фиг. 3.23 а може да се запише или ic + + Uc02 + ic dt-\-iRQi — Uqi, където ic e зарядният ток на кондензатора, M£O2«6/qi-Mbxo— напреженнето на кондензатора в момента tr От решението на това диференциално уравнение се получава 166
1с “ К<21+Я _ t е ги съответно t и ______rj"' +R)C г 7—1 UfixO UR__ p„ “bx2 — I ^e (3.64) Тук времето t се отчита от момента, в който входното напреже- ние се изравни с напреженнето £7вхо (в момента /г на фиг. 3.23 6). Когато входното напрежение uBx2=U0, се превключва логичес- кият елемент ЛЕ^от състояние 0 в състояние 1 на изхода (в мо- мента t3 на фиг. 3.23 6). Продължителността на изходния импулс се изравнява с времеинтервала t„ между моментите /3 и В този период входното напрежение се описва от две зависимости — форм. (3.63) и (3.64). Съответно и продължителността на импул- са tK се определи като сума от времената, изчислени по тези две формули, като в първата от тях (3-63) се замества ывх=7/Вхо, а във втората (3.64) — uBX= Uo. За продължителността /и се полу- чава tH =(^Qi + R)C ^Hl+^cO . . )R 1 In—f;------Hn- -----...------- bxo (4/0 Ur\Rq\-\-R) J (3.65) Вторият логаритъм в получената зависимост за /и е много по- малък по стойност в сравнение с първия. С достатъчна за прак- тиката точност продължителността на импулса tK може да се определи по форм. (3 63), в конто се замества иВх=6/0, или с дру- ги думи—без да се взема предвид изменението на закона на спа- дане на напреженнето ивх2, което настъпва в момента tv В този случай за продължителността иа импулса tH се получава /и =(/?qi +/?)С1п^~ . (3.66) След превключване на логическия елемент ЛЕг напреженнето «вх2 практически започва да спада по закона «ВХ2=*(67О-^) е^<^с +UR. (3.67) Времето t тук се отчита от момента ts (фиг. 3.23 6). Напреже- нието U'R се определи от зависимостта (3-2). Зареждането на кондензатора С завършва в момента /4. В то- зи момент завършва и фронтът^на импулса в изхода на елементите ЛЕГ и ЛЕг (вж. фиг. 2.23 6). Продължителността на фронта е 167
/фО1=2,3(/?^1 + 7?)С (3.68)- Процесът на превключване на логический елемент ЛЕ2 от съ<?- тояние 0 в 1 на изхода протича много по-неблагоприятно, тъй като експоненциално спадащото напрежение zzBX2 в областта на напрежението zzBx2=[/0 има сравнително малък наклон. Това е причина за продължителния заден фронт на импулса в изхода на логический елемент ЛЕг, както и за появяването на паразит- ни трептения по време на задния фронт на изходния импулс Пе- риодът, в който съществуват паразитви трептения, се определи, от зависимостта (3.67) за интервала на входното напрежение меж- ду L/o и Ua-2. А/Въз6 —(Rqi + /?)С1п ---- (3.69) или тъй като величината под логаритъма е близка до единица^ равенството (3.69) се преобразува в ЛСъзб Uq-Ur ^а2 Уц (3.70). От зависимостите (3.69) и съответно от (3 70) може да се опре- дели максималният капацитет на кондензатора С, при който не се получават паразитни трептения по време на положителния фронт на импулса в изхода на логический елемент ЛЕ^. А^възб (3-71) За логическите елементи'от серията 54/74 максималният капаци- тет на кондензатора С е’около 10 nF. След момента ti (вж. фиг. 3 23 6) в схемата настъпва равнове- сие, като изходното напрежение на елемента JIEr е Uqi, а вход- ното напрежение zzBx2 на елемента ЛЕ2—Е'1{ (вж. зависимостта. (32)). Кондензаторът С е зареден до напрежението При превключване на логический елемент ЛЕ± от състояние 1 в състояние 0 на изхода (в момента t& на фиг. 3.23 6) върху съпротивлението R се получава отрицателен отскок на напреже- нието L\i2 — Uqi -\-2Uk —UqQ. След това кондензаторът С започва да се презарежда през ре- зистора R и изхода на логическия елемент ЛЕг (през наситения 168
изходен транзистор Т4). Във входа на логический елемент се по- лучава отрицателен експоненциален импулс t "с. (3.72) След изтичане на периода Un,— 2U'„~U о M=t6—t6=RC\n (3.73) U Q0 кондензаторът С се презарежда до напрежението U'R—Uqo, Тъй като е недопустимо получаването на отрицателни напре- жения във входа на логический елемент ЛЕ2, трябва паралелно на резистора 7? да се включи (ако няма такъв в самата интег- рална схема) ограничаващ диод — вж. фиг. 3.23 а. Диодът освен отстраняването на отрицателните отскоци на напрежението Сгвх2 н амалява и времето А/ на презареждане на кондензатора С, тъй като за краткия период Д/п = гд С In (3.74) кондензаторът С се разрежда до напрежение — Пл . Тук гд е съпротивлението на наситения диод. В този случай напрежението иВХ2 се изменя по закона t ^2=UR ^UA+UR-UQv)e (3.75) а преходният процес, т. е. презареждането на кондензатора С до напрежението UR—Uqo, завършва за периода Д7„ =7?С1п • (3.76) UQ, Фор.мулите, получени по-горе, са в сила, когато всяко следва- що превключване в схемата настъпва след завършваве на пре- ходните процеси. В противен случай върху кондензатора С се получава остатъчен заряд, който довежда до изменение на про- дължителността на изходния импулс (вж. т. 5.2-1). Съпротивлението R се избира от зависимостта (3.3), която е получена при условие, че напреженията U'R и не превишавтт 0,4 V. В повечето от фирмените книги за използуване на ТТЛ интегрални елементи за тези напрежения се препоръчва стойност 0,8 V, което означава пълно отсъствие на статична шумоустой- чивост. Освен това при напрежения UR, по-високи от около 0,6V, логическият елемент ЛЕ2 работа в областта II на предавател- 169-
пата характеристика, което е причина за намаляване на изходно- то напрежение и за появяване на паразитки отскоци. Такъв пара- зитен отскок с прекъсвана линия е показан на фиг. 3.236 по вре- ме на отрицателния импулс на напрежението ивх2 между момен- тите tt и t6. Затова напрежението Ur върху резистора R не трябва да превишава 0,4 V, като по изключение може да се до- пуске напрежение U/?=0,5 V. Когато в схемата от фиг. 3.23 е включен логически елемент от серията 74ALS или 74AS, напрежението С/со=О и процесът на превключване от състояние 0 в 1 на ЛЕХ протича по анало- гичен начин и се описва от зависимэстите (3.59)4-(3.63), като в тях се положи 1/ст=0. За продължителността на импулса tK от равенството (3.63) се получава /и =(2?у1+7?)С’1п .у- . iVO При превключване на ЛЕг or 1 в 0 продесиге също са анало- гична като разликата от ишолзувднето на елементи от стан- дартната серия е в това, че напрежението (7/?=0. Съответно про- дължителността на отскока Afn се определи от равенството ,(3.76) при (7^=0. 3.4. СВЪРЗВАНЕ НА ТРАНЗИСТОРИ КЪМ ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ 3.4.1. СВЪРЗВАНЕ HAJN2M ТРАНЗИСТОР В импулсните схеми и в различните радиоелектронни схеми често се използува комбинация от логически елементи и тран- зистори. Начинът на свързване на транзисторите към ТТЛ еле- ментите зависи от типа на транзистора. На фиг. 3 24а е показано свързването на NPN транзисторкъм изхода на ТТЛ елемент. Колекторният резистор може да се съедини както към токоизточника, захранващ интегралните схеми, така и към допълнителен токоизточник (към положителния по- люс) с по-високо напрежение, чиято стойност се определи от допустимите параметри на използувания транзистор. При ниво 0 в изхода на ТТЛ елемента транзисторът Т е за- пушен. Ток през изходната верига на логический елемент не про- тича, ако се пренебрегне началният базов ток на транзистора Т. При 1 в изхода на елемента транзисторът се отпушва, като то- варният ток за логический елемент е , U Q\~UBEST , Iq\ — Ib= rb + Rq1 170
където Ubest е напрежението между базата и емитера на наси- тения транзистор Т. Условието за насищане на транзистора Т е *Фиг. 3.24. Свързване на NPX транзистор към изхода на логически елемент: а) на маломощна транзистори : б) на’средномощни и мощни транзисторы ; в) по схема ла емитерен повторител където /се колекторният ток на транзистора, рт — коефициентът на усилване. На практика се предпочита степента на насищане да е 2 и съпротивлението RB се избира два пъти по-малко от стойност- та, определена от форм. (3.77). Съпротивлението RB не трябва да е по-голямо от 20—25 kQ. Паралелно на него може да се включи ускоряващ кондензатор с капацитет от 100 до 1000 pF. Токът Iqi не трябва да превишава граничната допустима стой- ност на изходния ток за логический елемент. Когато към логи- ческий елемент е включен само транзистор, но не и други логи- чески елементи, се допуска повишаване на изходния ток, като при това трябва да се има предвид, че се увеличава времето на превключване на логический елемент от състояние 1 в 0. Изходният ток Iqi може да се увеличи, ако логическият еле- мент е с отворен колектор или ако се включи резистор RBl меж- ду изхода и положителния полюс на захранващото напрежение (с прекъсвана линия — фиг. 3.24 о). В този случай базовият ток на транзистора Т при 1 в изхода на логический елемент е г ^СС~ ^BEST I в = — «ш+К в Резисторът RB в тази схема може да се избере с малко съпро- тивление ити въобще да се пропусне. Съпротивлението Rbi се избира от условието 171
Есс — (3.78> *Qmax Когато транзисторът е мощен и съпротивлението RBl се получа- ва по малко от определеното по форм. (3.78), то в изхода на ло гическия елемент се включват два транзистора (фиг. 3 24#). Транзисторът Т може да се включи в изхода на логическия, елементи по схемата на емитерен повторится (вж. фиг. 3.24в). Това се използува в случайте, когато към логическия елемент трябва да се включи .товар с малко съпротивление. Товарният ток в състояние 1 в изхода на логическия елемент е (при усло- вие, че колекторът на транзистора Т е свързан с положителния полюс на захранващия източник £сс) . _^СС~^ВЕ^Г ECC~UBEST lQl Rb^Re ^ ^Re Включването на резистор Rb в базата на транзистора в тази схе- ма не е задължително. Възможните варианти на свързване на NPN транзистори към входа на логическите елементи са показани на фиг. 3.25. На фи гурата са дадени и предавателните характеристики на отделните схеми. В схемата от фиг. 3.25 а входният сигнал се подава на базата на транзистора Т, а входът на логическия елемент е свър- зан към колектора на транзистора. Транзисторът Т представлява инвертор на входния сигнал FBX, като за товар в колекторната верига служи входното съпротивление на логическия елемент Когато входното напрежение Твх е по-ниско от напреженнето на отпушване на Ubeot, транзисторът е запушен. Входното на- прежение на логическия елемент е П'вхо и съответно изходното ниво е 0. При входно напрежение Ubeot транзисторът Т се от- пушва, на логическия елемент се подава ниво 0 и изходното ниво на елемента става 1. Разтворът на предавателната характе- ристика е много по-тесен отколкото разликата Ubest—Ubew- Недостатък на схемата от фиг. 3.25 а е, че при запушен тран- зистор Т входното напрежение се устаиовява равно на UBx0. То- ва създава възможност за проникване на смущаващи сигнали в. проводника, свързващ колектора на транзистора с входа на ло- гическия елемент. Този недостатък се отстранява, ако между ко- лектора на транзистора и положителния полюс на захранването се включи резистор Rc със съпротивление от 1 до 5 кй (фиг. 3.25#). В тази схема при запушване на транзистора Т входното напрежение на логическия елемент се устаиовява равно на зах- ранващото напрежение. Необходимо е обаче да не се допуска повишаване на захранващото напрежение на транзистора над. 5,5 V. 172
Входното съпротивление на схемите от фиг. 3.25 а и б е мал- ко и е равно на съпротивлението гвт на базата на транзистора Т. В схемата от фиг. 3.25 в транзисторът Т е включен като еми- терен повторител. Колекторът на транзистора е свързан с поло- Фиг. 3.25. Свързване на NPN транзистор във входа на логически елемент: а) по схема с общ емитер ; <5) по схема с общ емитер с товарно съп- ротивлеиие); в) дю схема с общ колектор ; г) по схема с обща база 173
жителния полюс на захранването. При запушен транзистор Т във входа на логический елемент се установява напрежение Т/^.пред- извикано от пад на напрежението върху резистора RE от проти- чането на входния ток на логический елемент. Напрежението Up се определи от зависимостта (3.2). Транзисторът Т се отпушва при входно напрежение Евх=U^-\- UBgtT, след което напрежението в емитера на транзистора Т (входа на логический елемент) става равно на Ицх = ^вх—UbEQT Следователно предавателната характеристика на логический еле- мент се премества паралелно надясно, като преместването е рав- но на напрежението Ubeqt- Логическият елемент се превключва при входно напрежение Еъ^—U^ — Ubeqt> Входното съпротивление на тази схема е f5T RE. В схемата на фиг. 3.25 г транзисторът е включен в схема с обща база. Входнинт сигнал Еак се подава чрез резистора Re в емитера на транзистора. Входът на логический елемент е свър- зан към колектора на транзистора, а товарният резистор — към положителния полюс на захранването. За тази схема са в сила следните равенства: Е=1е-1.., С с .о ’ където Г ~^вх~~^д£ Е~ Re ’ Колекторният ток на транзистора Т протича през резистора Rc и през входа на логический елемент. Тази верига може да се пред- стави чрез един резистор R с последователно свързан източник на напрежение Е: Д___ ^вхО р _ ^BES Т Ххо+*С И ’ Колекторното напрежение на транзистора (входното напрежение на логический елемент) е ^вх==^с='^'сс с 174
или Е- , Явх0 Rc (Евх+иВЕТ ) rr «вх-^сс+ \Rc+Rbx~)Re UBESl j^c£bxO^bx _ (Rc+^вхо) ₽T Rc ^c+^bxO (3.79) Тази зависимост дава връзката между входното напрежение на логический елемент и напрежението Евх, което се подава на вхо- да на схемата. От нея се определи ₽т Wc+^вхо) Re Г р х~₽т+1 • /?с/?вх0 р + t> TLp (Ubes\ — Ubet — ^с+^вхО \ КЕ ) (3.80) От тази формула при заместване ubx=Uqi и ubk — U0 се полу- чават двете характерни точки на предавателната характеристика EBll0i и Евхо- Напреженията EBxai и Евх0 са отрицателни (вж- фиг. 3.25 г). 3.4.2. СВЪРЗВАНЕ НА FNP TPAH.4l.CTOP На фиг. 3 26 са показани възможните начини за включване на PNP транзистор към изхода на логически елементи. В схемата на фиг. 3.26 а транзисторът е включен по схема с общ емитер. Фиг. 3.26. Свързване на PNP транзистор към изхода на логически елемент: а) по схема с общ’ емитер 5 б) по* схема с сбщ i-.олектср в) го схема?с’ обща’ база Емитерът на транзистора е свързан към положителния полюс на захранващия източнйк, а колекторът — чрез резистора /?с към източник на отрицателно напрежение Есст~ Резисторът Rc може да се свърже и към общия проводник. Когато нивото на сигнала в изхода на логический елемент е 1, транзисторът Т е запушен, тъй като на неговата база чрез ре- 175
зистора е подадено напрежение нула. При ниво 0 в изхода на логический елемент транзисторът Т се отпушва от базовия ток , ЕСС~ UBEST~ UqO ,9On ------Rb-------- (3.81) Съпротивлението се определи от зависимостта (3.81) при условие токът 1В да е / = ——<1 В 2₽r <?0 max Съпротивлението 7?/(1 се избира в границиге от 1 до 2 Ш. Схемата на фиг. 3.26 б се използува рядко, когато товар с малко съпротивление трябва да се включи между изхода на ло- гический елемент и положителния полюс на захранването. Тран- зисторът Т е включен като емитерен повторител. При ниво 0 в изхода на логический елемент изходното напрежение е Пизх = Uqo + UВЕТ, а при ниво 1 — Пизх= Uqi + UВЕТ- В схемата на фиг. 3.26 в транзисторът е включен в схема с обща база. Колекторът на транзистора Т чрез резистора R,. е свързан с отрицателний полюс на източника Есст. Когато изход- ното ниво на логический елемент е 0, транзисторът Т е запушен. При изходно ниво 1 транзисторът е отпушен. Емитернинт ток е 4— <ZQ1 max- (3.82) Напрежението на колектора е равно на ис~ ~^сст~^с^сУ където колекторнинт ток е ио. 1—1---------— 1С 1Е Съпротивлението се избира от условието (3.82) емитернинт ток на транзистора Т да не превишава максималния изходен ток тах на логический елемент. На фиг. 3.27 са дадени схемите на свъэзване на PNP тран- зистор във входа на логически елементи и съответните им пре- давателни характеристики.( 176
Транзисторът Т в схемата на фиг. 3-27 а е включен по схема с общ емитер. При входни напрежения, по-положителни от на- прежението Есс, транзисторът е запушен и входното напрежение е равно на пада на напрежението URC върху резистора /?с, пред- Фиг. 3.27. Свързване на PNP транзистор във входа на а) по схема с общ емитер ; б) по схема с общ колектор ; в) логически елемент по схема с обща база извикано от протичащия през него входен ток на логический 'елемент. Транзисторът Т се отпушва при напрежение Ecc—UbEqt и логическият елемент се превключва от 1 в 0 в изхода. Вход- ното съпротивление на тази схема е равно на съпротивлението на резистора RB, включен в базата на транзистора Т- Съпротивле- нието Rc се определи от зависимостта (3.2), така че напрежение- то URC да не надвишава 0,4 V. В схемата на фиг. 3.27 б транзисторът Т е включен като еми- 122,Импулс»11 и цифрови Схем и АИЧНЛ X 177 б л потека)
терен повторител. През емитерния резистор RE протича входният ток /их1 на логическия елемент, чиято стойност е малка и може да се пренебрегне. Това позволява резисторът RE да се избере със сравнително голямо съпротивление — в граничите от 1 до 10 кй, и съответно да се получи голямо входно съпротивление на схемата. Напреженнето в емитера на транзистора Т (входа на логичес- кия елемент) е Мвх = Евх + UВ EOT t т. е. предавателната характеристика се премества малко наляво (с напреженнето UBEor)- В схемата на фиг. 3.27 в транзисторът Т е свързан по схема с обща база. Входното напрежение се подава чрез резистора RE в емитера на транзистора. Базата на транзистора е свързана към положителния полюс на захранването, а колекторът — към вхо- да на логическия елемент. Входното напрежение на логическия елемент е (вж. фиг. 3.27 в) Ивх=(/с+7вх) Rc, (3.83} където . _ £CC-UBES1~ubx го ОЛ\ / вх-------- . ») лвх От равенства (3.83) и (3.84) се получава R и™— р .Ср— (^с* Есс~Ubes\)- (3.85) вх Колекторният ток на транзистора е равен на IC—IE Iд=Р където . £в х — Есс—U ВЕТ Е~ Re I _ £ Есс~~и ВЕТ в~ (1+₽т) хЕ За входното напрежение на логическия елемент при сравнително голям коефициент рт (например по-голям от 50) се получава «вх =(Т^вх—Есс~ Евет)-\-ЕСс~ UBesi j- (3.86 178
Съпротивлението /?Вх» което се замества във ферм. (3.86), е входното съпротивление на логическия елемент и се олределя от това, в коя облает на предавателната характеристика на ло- гическия елемент се намира напреженнето ивх. От зависимостта (3.86) се определи Р _ Re / RB.+RC , Р R.z-Re , R 1Ивх Я + ECC R + R V (3.87) 4- pEX Ubet + t/fUSSl). l'E / Формула (3.87) дава връзката между входното напрежение ивх на логическия елемент и напреженнето Евх, което се подава на входа на схемата. От нея следва, че предавателната характерис- тика на логическия елемент се премества надясно в областта на входните напрежения, по-положителни от захранващото напреже- ние Есс. При заместване в зависимостта (3.87) на zzBX = (7fl] и zzBX=l/0 се получават двете характерна напрежения на изместена- та предавателна характеристика EBxai и Евхо (фиг. 3.27 в). Съпротивлението Rc се избира по форм. (3.3) при условие на. прежението zzBX—UR да не превишава 0,4 V. Съпротивлението RE се определи от формула (3.87) при зададено напрежение £'вх=£'о. С увелнчаване на съпротивлението Rf. се повишава и прагът на превключване на логическия елемент Ev. Входното съпротивление на схемата е равно на съпротивле- нието на резистора RE. 3.5. СВЪРЗВАНЕ НА ЛОГИЧЕСКИ ЕЛЕМЕНТИ С ОТВОРЕН КОЛЕКТОР Логическите елементи с отворен колектор (вж. фиг. 2.10) се произвеждат в няколко варианта — за 5,15 и 30 V колекторно напрежение на изходния транзистор и за 16' mA или 40 mA изхо- ден ток в състояние 0. Извеждането на колектора на изходни» транзистор позволява в изходната верига да се включва не само товарен резистор, а и различии други електренни елемен- ти — например индикаторни елементи, релета или други изпъл- нителни механизми (вж. т. 3.7). Работното напрежение и токът на електронните елементи, вкдючени във външната колекторна верига на логическия елемент, трябва да съответствуват на пара- метрите на логическите елементи. Освен логически елементи, изпълнени по схемата на фиг. 2.10, се произвеждат и ТТЛ интегрални логически елементи със свър- зан в изхода транзистор. Подобии логически елементи (например SN75107N до SN75110N, SN75450N до SN75454N и SN 49700 N и др.) са предназначен!! за работа със съединителна линия. 179'
Отвореният колектор, към който външно се присъединява то- варен резистор, дава възможност да се свързват паралелно из- ходите на няколко елемента, т. е. няколко логически елемента с отворен колектор могат да работят с общ товарен резистор Фиг. 3.28. Паралелно свързване на изходите на логическите елементи с отворен колектор (логическа функция „опроводено ИЛИ") (фиг. 3.28). При това свързване, ако един или няколко елемента имат ниво 0 в изхода си, то и нивото в общия изход е 0. За да бъде изходното ниво високо (т. е. ниво 1), е необходимо всич- ките паралелно свързани логически елементи да имат в изхода си ниво 1. Следователно при паралелно свързване на п логически елемента се изпълнява логическата операция И наизходните сиг- нали ^4-Уп от отделните логически елементи: г=г1. г2... г„, Всеки един от логическите елементи от своя страна изпълнява операцията И-НЕ зз съответните входни сигнали. Следователно логическата функция, конто се изпълнява от п паралелно свърза- ни в изхода си логически елементи с отворен колектор (при два входа на всеки елемент), е к=ад.ад, • - ,х-^х2п или Y—А’1Л’2+А’3А'4-(- • - • -рА’гя—1 Агп, т. е. изпълнява се операцията ИЛИ-НЕ. Затова схемата от фиг. 3.28 се нарича „опроводено ИЛИ" или „монтажчо ИЛИ". Съпротивлението на резистора Rc зависи от броя п на пара- лелно свързаните логически елементи и от броя N на включените към изхода входове на логически елементи (т. е. от коефициента на натоварване). Съпротивлението Rc трябва да удовлетворява следното неравенство [50]: 180
Ecc—Uqq____Ecc~~Uqi I QC max ^вхО C nlQf+^bxI (3.88) където UQ0—0,4 V e максималното изходно напрежение при 0 в изхода; t/Q1=2,4 V — минималното изхотно напрежение при 1 в изхода; / — максималният ток на утечката през запу- шеиия изходен транзистор на логический елемент с отворен ко- лектор при 1 в изхода. Максималната стойност на тока / за интегралните схеми от серията 54/74 е 250 цА [71]. От зависимостта (3.88) следва, че с увеличаване на броя п на паралелно свързаните елементи се памалява допустимият коефи- циент на натоварване. Може да се покаже [80], че максималният брой п на паралелно свързаните елементи е 32, при което кое- фициентът на натоварване el. В табл. 3.1 [90] е дадено опти- малното съпротивление Rc за п паралелно свързани елемента при максимално възможен коефнциент на натоварване NQ (при Есс= = 5 V И /Q0max = В * * * * * * * 16 П1А)‘ Чаблица 3.1 Оптимално колектсрно съпротивление Rc при паралелно свързвгне на изходите на логически елементи с отворен колектор (£cc=5V, 7^Olnax= 16 mA) и при максимално възможен коефнциент на матовареане Л 1 5 9 12 17. 20 24 28 32 nq 10 8 7 6 5 4 3 2 1 Rc, 2 4000 1600 1000 820 560 510 430 360 330 В общия случай при коефнциент на натоварване, пс-малък от максималния, съпротивлението Rc се определи от таблица 3.2 [89]. Продължителността на фронтовете на изходните импулси и времето на превключване в схемите „опроводено ИЛИ" зависят преди всичко от съпротивлението на резистора Rc (табл. 3.3 [89]). От тази гледна точка е целесъобразно съпротивлението Rc да се избира минимално. С отворен колектор са обикновено логическите елементи в изходите на паметите (например 7489 и др.). Това позволява чрез 181
7 а б л и ц a 3.2 Колекторио съпрэтивление Rc, й, в зависимост от броя m паралелно свързанлте логически елеяенти п и от коафициезта на нтварване Nq (за 7401 и 7403) i Rc П \ 1 2 345 6789 10 1 8900 7800 7ООО 6300 5700 5300 4900 4500 4200 4000 2 4800 4400 4ЮО 3900 37OO 3500 3300 3100 3000 3 3200 3100 2900 2800 9700 2600 2500 2400 4 2500 2400 2300 2200 2100 2000 2000 1900 5 6 7 8 9 10 11 12 13 |4 15 16 Н 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 2000 1900 1800 1800 1700 1700 1600 1600 1600 1600 1600 1500 1500 1400 1400 1400 1400 )300 1300 1300 1300 1200 1270 1240 1210 1200 118Э 1160 П40 1130 1110 1090 1080 1060 1040 1020 1020 1000 990 970 960 950 910’ 910 900 890 880 870 850 840 830 820 810 । 800 790 780 770 760 750 730 720 720 710 700 680 670 670 660 650 640 630 630 620 610 600 600 590 580 580 57 0 560 560 550 540 530 530 520 510 5Ю 500 500 490 480 480 469 466 462 449 446 443 430 427 425 413 411 397 395 383 380 369 367 357 350 334 323 свързването „опроводено ИЛИ“ на едноименните изходи на ня- колко интегрални схеми да се разшири броят им и съответно да се увеличи обемът на паметта. В този случай съпротивлението на- резисторите /?с се избира също от изложените по-горе съобра- жения. В част от наметите изходите са с три състояния, което опро- стява свързването им. В някои от наметите входовете и изходите 182
Таблица 3.3 Време Hi превключване и продължителност на фронтовете на и .ходния сигнал в эависимост от броя п на логическите елементи 7403, коефициенга на натоварване и съпротизленнето Rc п NQ дс-« /з10, ns «з01- ns ^ф!0* ns AjiOl ns 1 0 8900 12 47 5 260 1 1 4000 12 34 5 116 1 1 2000 12 24 5 64 1 1 1000 12 16 5 33 1 1 510 13 13 5 17 1 1 323 13 12 6 12 I 10 910 16 14 8 75 1 10 •1000 14 22 6 150 10 1 950 16 27 8 87 10 1 510 17 19 9 50 10 1 323 17 15 10 33 10 10 950 18 20 11 ПО 32 1 323 25 25 18 73 Фиг. 3.29. Свързване на логически елементи с отворен колектор към памети с три изходни състояния 183
са един и същи и това изисква подаването на входния сигнал да става също с логически елементи с три изходни състояния. В този случай логическият елемент с три изходни състояния може да се замени с елемент с отворен колектор. Такъв пример е да- ден на фиг. 3.29, на която е показно подаването на входен сиг- нал към паметта 6810. Сигналът Xs изиълнява функцията на стробиращ (разрешаващ) сигнал. Когато 2Cs=0, изходните тран- зистори в логическите елементи с отворен колектор ЛЕЪ~ЛЕ% са запушени и изходният сигнал се определи от състоянието на изходите на паметта При запис в паметта освен сигналите, кон- то се записват, трябва нивото на Xs да е 1- Съпротивлението на резисторите Rc в този случай се избира най-малко 10 кй. 3.6. СВЪРЗВАНЕ НА РАЗШИРИТЕЛИ Разширителите (вж. фиг. 2.12) са предназначен» за увеличаване на логическите възможности на ТТЛ елементите и се включват в специално предвидените изходи X и X на никои от логически- те елементи. Обикновено възможност за разширяване имат ло- гическите елементи И-ИЛИ-НЕ, като изходите Л и X са изведе- ни от общите точки на колекторите и емитерите на транзистори- те Т2 и 7^ (фиг. 3.30 я). а Фиг. 3.30. Свързване на разширяем логически елемент 2И-ИЛИ-НЕ; а) принципна схема ; б) означение Входният транзистор 7\ на разширителя Р реализира логичес- ката функция И. Логическата функция, която се реализира от един разширяем логически елемент 2И-2ИЛИ-НЕ с включен към него четиривходов разширител (фиг. 3.30 б), е 184
г=ад+А3^;+адх7х8. Във фирмените каталози за ТТЛ елементи обикновено не се посочва максималният допустим брой разширители, конто може да се включат към един разширяем елемент. Ограничението на< Фиг. 3.31. Време на превключване на разширяем елемент : а) влияние на капацитета, включен на изходите X и Л; б) влияние на броя п на свързаните разширители броя на свързаните разширите- ли идва от факта, че изводи- те X и X са включени към ве- риги със сравнително големи съпротивлепия на разширяемия логически елемент и внесеният от разширителите капацитет т’величава времето на превключ- ване на елемента. От тази гледна точка се препоръчва [71] броят на включените разшири- тели да не превишава четири. На фиг. 3.31 е дадена зави- симостта на времето на прев- ключване на разширяемия логи- чески елемент от капацитета С, Фиг. 3.32. Паралелно свързване на изходите X и X иа два раз- ширяеми логически елемента включен към изводите X и X, а на фиг. 3.31 о — от броя п на включените разширители. Допуска се съединяване на изводите X и X на два разширяеми логически елемента, както това е показано на фиг. 3.32 — в резултат се получава логи- чески елемент 2И-4ИЛИ-НЕ. Свързването на повече от два ло- гически елемента по този начин е недопустимо, тъй като резис- 185
торите /?2 и /?3 (вж. фиг. 3.30) от двата елемента се оказват свързани в паралел и това би изменило режимите на работа на транзисторите в схемата Изходите на двата елемента може съ- що да се свържат паралелно и да се увеличи коефициентът на натоварване. Сигнал може да се снема и отделно от двата изхода. Разширителите не са предназначени за самостоятелно използу- ване на логическите устройства. В импулсните схеми те обаче намират приложение, например за осъществяване на тригери на Шмит. Необходимо е да се знае, че общият извод (масата) на корпу- са на разширителите трябва да се свърже с масата на схема- та, независимо че това не е показано на принципната схема на разширителя (вж. фиг. 2.14). Това е необходимо за правилното ориентиране на PN преходите в кристала на интегралната схема, за да се получат съответните изолиращи области. 3.7. СВЪРЗВАНЕ НА ВЪНШЕН ТОВАР 3.7.1. СВЪРЗВАНЕ НА 3 АКЪСНИТ ЕЛНА ЛИНИЯ Закъснителните линии се използуват в различии цифрови и им- Ч1улсни схеми за получаване на закъснение на сигнала със срав- нително добра стабилност. За работа съвместно с интегрални схеми се произвеждат закъснителни линии в корпус DIL с 14 или 16 извода [107]. Известно е, че закъснителната линия трябва да се натовари в изхода си със съпротивление, равно на нейното характеристично съпротивление Rw- В противен случай в краищата на линията се появяват отразени вълни, конто при продължителност на импул- са, по-малка от двойного време на закъснение на линията, до- веждат до появяването на серия от постепенно затихващи треп- тения, а при продължителност на импулса, по голяма от двойного време на закъснението, отразеният сигнал се наслагва върху ос- воения и се получава напрежение с многостъпална форма. На фиг. 3 33 са показали възможните начини за свързване на закъснителни линии към ТТЛ елементи. В схемата на фиг. 3.33а съгласуващият резистор е свързан в изхода на линията към масата. При 0 в изхода на закъснителната линия през резистора Rw протича входният ток на логический елемент ЛЕ2 и следова- телно падът на напрежението върху резистора Rw, предизвикан от входния ток на елемента ЛЕ2, не трябва да превишава 0,4 V г(вж. зависимостта 3.2), т. е. съпротивлението Rw трябва да е в 5раниците от 300 до 500 й (за логическите елементи от серията н4/74). Такова сравнително малко съпротивление значително ватоварва логический елемент ,ЛЕг, когато той е в състояние 1 изхода си. Затова логическият елемент ЛЕ± трябва да е с от- 186
ворен колектор с външен товарен резистор /?с. Съпротивлението Rc се избира не по-голямо от 0,5 Rw, като трябва да се спазва условието ecc~uqo <0 ?Q0 max В схемата на фиг. 3.33 б то- варният резистор е свързан между изхода на логический елемент и положителния полюс на захранването. Тази схема на свързване позволява използува- нето на закъснителни линии с характеристично съпротивление в много по широки граници в сравнение със схемата от фиг. 3.33 а. Характеристичного съп- ротивление трябва да отговэря на условието ЕСС QO max (3.89) Когато условието (3.89) не е спазено, допуска се вместо ло- гический елемент ЛЕг да се използуват два логи тески еле- мента с паралелно свързани входове и изходи (вж. фиг. 3.4). В такива случаи може да се използува и схемата от фиг. 3.33 в, при което товарного съпротивление на закьснителна- та линия е образувано от два резистора със съпротивление 2RW [107]. Единият от резисто- рите е свързан между изхода на закъснителната линия и ма- сата, а другият — между из- хода и положителния полюс Флг. 3.33. Свързване на закъснителна линия към логически елемент, като съгласув ащото съпротивление свьр зано: а) между изхода на линията и масата; б) между изхода на линията и положител- ния полюс на захранващото напрежение; в) с два резистора между положит’елния полюс на захранващо напрежение и масата на захранването. В изхода на закъснителната линия не е желателно да се включ- ва повече от един вход на логически елемент. Логически еле- мент, също не повече от един, може да се включи и към някои от междинните изводи на закъснителната линия, като естествено изходът се натоварва със съпротивление, равно на характерис- тичного. 187
3-7.2. СВЪРЗВАНЕ НА ДРУГИ КОМПОНЕНТИ В голяма част от цифровите схеми изходът е индикаторек елемент или друг изпълнителен компонент—реле, двигател и т. н. В тази точка се разглежда свързването, на този вид други изпъл- Фиг. 3.34. Включване на релета: а) към логически еЭтемент с отворен колектор ; 6) към логически елемент чрез превключващ транзистор нителни компонента. Включването на индикаторни елементи — лампички с нагреваема жичка, светещи диоди и вакуумни елек- тролуминесцентни лампи, е разгледано в четвъртата глава. Свързване на релета. В електронните схеми сравнително чес- то се налага включването на електромагнитни или рид-релета. Ако токът на задействуване на релето е по-малък от 16 mA и съпротивлението на намотката му е по-голямо от 300 й, релето се включва в колекторната верига на логическия елемент с отво- рен колектор (фиг. 3.34 а). Диодът Д предпазва изхода на ло- гическия елемент от повреждане от пренапреженията, конто се получават в намотката при включване и изключване на релето. Със същата цел е целесъобразно между колектора на тран- зистора (изхода на логическия елемент) и общия проводник да се свърже коидензатор с капацитет от 500 до 1000 pF (вж. фиг. 3.34 а). Включването на този коидензатор увеличава времето на превключване на логическия елемент, т. е. увеличава скорост- та на изменение на тока в намотката на релето при превключва- не, в резултат на което се намалява скокът на напрежението върху намотката. Когато токът на задействуване на релето е по-голям от 16 mA, трябва да се използува логически елемент с по-голям допустим изходен ток или транзистор, в чийто колектор се включва намот- ката на релето (фиг. 3.34 б)- Транзисторът се избира в зависи- мост от номиналните ток и напрежение на намотката (вж. т. 3.4). За управляване на релета са подходящи мощните буферни ин- тегрални схеми с транзистор, който се включва след логичес- кия елемент (вж. т. 4. 2). Такива са интегралните схеми 75404 (500 mA, 30 V), 75450В (300 mA, 20 V), 75460 (300 mA, 30 V) к 188
75470 (300 mA, 40V). На фиг. 3.35 е показано свързвтне на р еле към интегралната схема 75450 В. Намотките на печатащите устройства и на други изпълнителни устройства се включват по същия начин както и намотките на ре- летата. «Фиг. 3.35. Включване на реле към интегрална схема 75450В Фиг. 3.36. Включване на тиристор към ло- гически елемент с отво- рен колектор Свързване на тиристори. Тиристорите с ток иа управляващия электрод до 16 mA се включват непосредствено в изхода на логи- ческите елементи с отворен колектор (фиг. 3.3б)[71]. При по- мощни тиристори след логическия елемент трябва да се включи транзистор, който да управлява тиристора. Целесъобразно е управляващият електрод на тиристора да се включи чрез импул- сен трансформатор, чиято първична намотка се свързва в колек- торната верига на логически елемент с отворен колектор или в колекторната верига на допълнителен транзистор. 3.8. СЪВМЕСТНА РАБОТА НА СХЕМИ С ТТЛ ЕЛЕМЕНТИ СЪС СХЕМИ С ДРУГИ ЛОГИЧЕСКИ ЕЛЕМЕНТИ 3.8.1. СЪВМЕСТНА РАБОТА НА ТТЛ ЕЛЕМЕНТИ С MOS И CMOS ЕЛЕМЕНТИ В радиоелектронните устройства често съвместнэ рабэтят ло- гически и линейни интегрални схеми от различен тип, а също и схеми, осъществени с дискретни транзистори. Есгествено възниква въпросът за взаимното им съгласуване. В някои случаи съгласува- него се усложнява не само от различните нива на сигналите, но и от различната полярност на захранващите напрежения. Разбира се, ако съединителното звено се изпълни с прехвърлящ конден- затор, може сравнително просто да се реши този въпрос, обаче в повечето случаи е необходимо връзката между отделните блокове да е потенциална. 189
Съгласуването на схемите, изградени с ТТЛ елементи, с други схеми е въпрос двустранен и обхваща както стгласуването на из- ходния сигнал от друг вид схема и подаването му на входа на ТТЛ елемент, така и съгласуването c MOS и ТТЛ логически Фиг. 3.37. Включване на захранването към схеми, изградени схеми на сигнал от изхода на схеми с ТТЛ елемент със сигнал от входа на други схеми. Схемите, изградени с ТТЛ елементи, се захранват с нап- режение 5 V, като се зама- сява отрицателният полюс на токоизточника. Захранващо- то напрежение иа MOS ло- гическите елементи е око- ло 10—15 V, като най-чес- то се замасява положител- ният полюс на токоизточни- ка (фиг. 3.37). Гова изисква използуването на съгласуващи устройства при съвместната ра- бота на MOS и ТТЛ елементи. Свързване на MOS елемент към ТТЛ елемент. MOS логичес- ките елементи практически не консумират във входа си ток, до- като ТТЛ елементите дават възможност за значително натоварване на изхода им. Затова включването на MOS елемент към ТТЛ елемент изисква само преобразуване на нивото на изходния сиг- нал на ТТЛ елементите. За целта се използува транзистор от ти- па PNP, работещ в ключов режим (фиг. 3 38 а). Съпрстивленията на резисторите /?Д1 и Рд2, включени в дели- теля на базовата верига на транзистора 7'дь са така подбрани Фиг. 3.38. Свързване на MOS логически елемент към ТТЛ елемент: а) схема ; б) времедиаграми на входния и иа изходния сигнал че когато изходното ниво иизх на ТТЛ елемента е 0 (от 0|до 0,4 V), транзисторът 7\ е отпущен и наситен. Напреженнето , което се подава на входа на MOS логическия елемент, е практи- 190
чески нула (фиг. 3.386). Когато изходнотэ нивэ на ТТЛ елемен- та е 1, т. е. напреженнето ииах — 3,3 V, на базата на транзисто- ра Т\ се подава напреженнето UB = UQl ^ссм + Uqi р Л1+^Д2 Д’’ където Uqi е изходното напрежение на ТТЛ елемента в състоя- ние 1; Ессм — захранващото напрежение на MOS елемента. Напреженнето UB е положително, в резултат на което транзи- сторът Уд1 се запушва. Колекторното напрежение на транзисто- ра УД1 става равно на напреженнето Ессм- В резултат при из- менение на сигнала в изхода на ТТЛ елемента от 0 до около +3,3 V (от ниво 0 до ниво 1) напреженнето в колектора на транзистора УД1 се изменя от нула до напреженнето—Ессм (от ниво О до ниво 1 на MOS логическите елементи). Следователно тран- зисторът УдЬ като преобразува стойността на напреженнето на логическите нива, работа като повторител, без да изменя значе- нието на логическите сигнали. Преобразуването на сигнал с ТТЛ ниво в сигнал с отрицателно MOS ниво може да се осъществи и с интерфейсни схеми от типа 75450 В, в конто има транзистор със сравнително високо допустимо колекторно напрежение. Свързване на ТТЛ елемент към MOS логически елемент. ТТЛ елементите при входно ниво 0 консумират ток 1,6 mA, до- като изходният ток, който може да се консумира от MOS логи- ческите елементи, е неколкократно по-малък. На практика от MOS елементите може да се консумира и по-голям изходен ток, при което изходните напрежения излизат извън допустимите граници за логическите нива 0 и 1. Затова може да се допусне към MOS елемента да се включи един вход на ТТЛ елемент (фиг. 3.39 с), като съгласуването се постига чрез включване на резистор R последователио във входа на ТТЛ елемента (вж. т. 3.2.2), Диодът Д предпазва входа на ТТЛ елемента от полу- чаване на отрицателно входно напрежение. Най-оптимално е, ако логическият елемент е от серията 54LS/74LS или 54ALS/74ALS. Не се допуска включване на елементи от серията 54S/74S и 54Н/74Н. Целесъобразно е към MOS елемента да се включи тригер на Шмит. На фиг. 3.40 е дадена схема за преобразуване на MOS отри- цателно ниво в ТТЛ ниво, реализирано с интегралната схема 75450В. Входният сигнал в тази схема през резистора А\ (кснден- заторът е ускоряващ) се подава на транзистора У, който всъщност преобразува нивото. Когато входният сигнал е отрица- телен (логическа 1), транзисторът е запушен, на логическия еле- 191
мент през резистора Т?4 се подава напрежение +5 V и съответно изходното ниво е 0. Когато входният сигнал е около 0 V (логи- ческа 0), транзисторът се насища, на логическия елемент се .подава ниво^О и изходният сигнал е 1. Следователно разглежда- -фиг.-’З.ЗЭ, Свързване на .ТТЛ елемент към MOS логически елемент: л) схема ; б) времедиаграми на входння и изходния сигнал ната схематинвертира входния MOS сигнал при пресбразувагето му в ТТЛ сигнал. * Свързване на ТТЛ и CMOS логически елементи. CMOS ин- тегралните схеми получиха през последните години голямо раз- витие,като тенденцията е към все по-широкото им използуване. Фиг. 3.40. Преобразуваие на отрицателно MOS ниво в ТТЛ ниво с интегрална схема 75450В Съществуват няколко вида CMOS интегрални схеми — сериите 4000В, HEF4000B, 74С, 74НС и 74НСТ. С изключение на послед- ните две серии, при конто захранващото напрежение е 5 V, за- хранващото напрежение Edd на интегралните схеми от остана- 192
лите серии може да се изменя от -f-З до -|-15 (-1-18) V. В табл. 3 4 е показано съгласуването на интегрални схеми от раз- личии серии. Т а б л и и а 3.4 Съгласуване иа логически елементи от различии видове Към От НС ИСТ CMOS £dd=5 V CMOS £DD=15 V ТТЛ ЕСЛ ТТЛ резистор Н резистор 4104 Н 10124 ЕСЛ 10125 10125 10125 транзистор 10124 Н НС 11 Н Н 4104 Н 10124 нет CMOS H Н Н 4104 Н 10124 EDD^ V CMOS н Н Н 4104 Н 10124 Edd~ I® 4049 или 4050 4049 или 4050 4049 или 4050 Н 4049 или 4050 транзи- стор Н — непосредствено свързване иа единия тин интегрални схеми с дру- зья тип. Най-благоприятен е случаят на съвместна работа на ТТЛ еле- менти със CMOS логически елементи от сериите 74НС и 74НСТ, чието захранващо напрежение е 4-5 V. Това позволява към тях непосредствено да се евързват входовете на ТТЛ елементите -(фиг. 3.41 а). Коефициентът им на натоварване за различните слу- чаи е даден в табл. 3.5. Когато към ТТЛ елемент се включва Таблица 3.5 Товароспособн ст на CMOS интегралните схеми от серии re 74НС и 74НСТ Вид на изхода на 74НС/74НСТ Включена интегрална схема ТТЛ LS ALS F S AS стандартен 2 10 20 6 2 2 мощен 3 15 30 10 3 3 логически елемент от серията 74НС, в изхода на ТТЛ елемента към положителния полюс на захранващия източник трябва да се включи резистор, с което да се повиши нивото на сигнала в състояние 1 (фиг. 3.416). 43 Импулени и цифрави схеми 193
ИШ(ЖУНРР^пппГаТ°7иИ^ТегралНИте схеми от СеРиите 4000В, 1WUOB, HEF4000B и 74С се захранват с напрежение 4- 5 V ФмгЛ134ПН<За n“< 6 СЪЩ0Т0’ както и ПРИ серията 74НС (вж- фжг. 3.41). За предпочитане е входният ТТЛ елемент да е от ле, ле2 ___^4cS+5v R ле2 ЛЕ, 7TI'wals СМ05"инсг °”Т/' CMOS-74^ ТТЛ-Ж^ TTL^^CMOS^HC а 5 Фиг. 3.41. Съвместна работа на ТТЛ логически елемент и CMOS логически елементи от сериите 74НС и 74НСТ серията 74LS нли 74ALS. Целесъобразно е входовете на CMOS елементите да се включват към изходите на ТТЛ елементите чрез резистор със съпротивление 1 kQ [97J. Съществуват интегрални схеми за съгласуване на ТТЛ, MOS и CMOS елементи (табл. 3.6). Интегралните схеми 74С901 и 74С902 Т а б л и ц а 3.6 Интегрални схеми за съвместна работа на CMOS елементи с ТТЛ елементи Тип Логически функция Вход Изход Характера стика иа изхода DS8800 DS8810 DS8811 DS8812 DS88L12 DS88I9 74С901 74С902 два 2И-НЕ четири 2И-НЕ ’ четири 2И-НЕ шест инвертора шест инвертора Четири 2И-НЕ шест инвертора шест повторителя] ТТЛ ТТЛ ТТЛ ТТЛ ТТЛ ТТЛ CMOS CMOS PMOS MOS MOS . MOS MOS MOS ТТЛ ТТЛ отворен колектор отворен колектор отворен колектор отворен колектор сложен инвертор отворен колектор сложен инвертор сложен инвертор са предназначени за преход от CMOS схема към ТТЛ схема. Те представляват шест инвертора, съответно шест повторителя, кон- то се включват към захранващия източник на ТТЛ схемата. На входовете им се подава сигнал от CMOS логически елемент, а В изхода сигналът е с ТТЛ ниво. Когато захранващото напрежение на CMOS схемите е по-висо 194
ко, необходимо е да се преобразува нивото на сигнала. Напри- мер, когато CMOS интегралната схема, чието захранващото на- прежение може да бъде от 3 до 15 V, трябва да се включи към ТТЛ елемент. може да се използува транзисторен ключ (инвер- а б Фиг. 3.42 Свързване на CMOS интегрални схемикъм: ТТЛ интегрални схеми: а) посредством NPN транзистор ; б) посредством логически еле- мент с отворен колектор (740b или 7407) тор) за преобразуване на нивото (фиг. 3.42 а) или в изхода на ТТЛ схемата да се предвиди логически елемент с отворен колек- тор с допустимо колекторно напрежение най-малко 15 V (такива са 7401-S1, 7403-S1, 7405-S1, 7406, 7407, 7409-S1, 7416, 7417, 7426 и др. — фиг. 3.426). При включване на ТТЛ елемент към CMOS интегрална схема може да се използува логическият елемент 74LS00-S6 (фиг. 3.43 а), при който е допустимо подаването на входни напрежения до 4-15 V. В номенклатурата на CMOS интегралните схеми същест- вуват пщщбразуватели на ниво CMiOS в ниво ТТЛ (фиг. 3.436). 45 4-+15V 454+15V <? +5V +5V Фиг. 3.43. Свързване на ТТЛ елемент към CMOS интеграл- на схема: а) чрез логически елемент 74LS00—S6; б) чрез CMOS преобразува- тел на ниво от типа 4019 или 4050 Такива са интегралните схеми 4049 (шест инвертора), 4050 (шест повторителя) и 4104 (четири инвертора и повторителя с общ раз- решаващ вход). Коефициентът на нат .варзане на инверторитг и повторителите от типа 4049 и 4050 е 2. 195
8-8,2, СЪВМЕСТНА РАБОТА НА ТТЛ ЕЛЕМЕНТИ С ЕСЛ ЕЛЕМЕНТИ Логическите елементи от типа ЕСЛ притежават голямо бързо- действие. Те се характеризират с това, че транзисторите в схе- мата работят в активен режим. Захранващото им напрежение е 5,2 V. като е замесен Фиг. 3.44. Свързване на ТТЛ към ЕСЛ еле- Яенти; свързпаке на ТТЛ елемент към ЕСЛ елемент; О свързвнне на ЕСЛ елемент към ТТЛ елемент положителният полюс. Малкият разтвор на пре- давателната им харак- теристика, както и от- рицателното захранващо напрежение правят не- възможна непосредст- вената съвместна ра- бота на ТТЛ и ЕСЛ еле- ментите. За съгласуване на ТТЛ и ЕСЛ елементи в сер» я МЕС-10000 се произвеждат специални интегрални схеми [43]. ТТЛ елемент се свърз- ва към ЕСЛ елемент чрез интегралната схема 10125 (К500ПУ125) — фиг. 3.44 а, а ЕСЛ елемент към ТТЛ еле- мент (фиг. 3.446)—чрез интегралната схема 10124 (К500ПУ124). 3.8.3. СЪВМЕСТНА РАБОТА НА ТТЛ ЕЛЕМЕНТИ С ТРАНЗИСТОРНИ СХЕМИ Свързване на входа на ТТЛ елементи към транзисторни схе- ми. Когато входният сигнал на ТТЛ елементите се получава от стъпала, осъшествени с NPN транзистори (със замасен минусов полюс на токоизточника), съгласуващото звено се изпълнява с NPN транзистор, включен в схема с общ емитер (фиг. 3.45 а)- Колекторният резистор трябва да се включи към същия токо- източник, от който се захранват ТТЛ интегралните схеми. Това гарантира непревишаване на входното напрежение на логическия елемент над напрежението Есс. Съгласуващото звено между ТТЛ елемента и транзисторната схема може да се изпълни и със стабилизиращ диод Д (фиг. 3.45 б). Той ограничава нивото на входния сигнал и напрежението на 196
входа на логическия елемент не може да надвиши напрежението на стабилизация на диода Д. Двете схеми от фиг. 3.45 обаче могат да се използуват само когато входният сигнал при ниво 0 отговаря на същите условия, Фиг. 3.45- Свързвже входа на ТТЛ елемент към схеми, построени с транзистори : д) посредством NPN транзистор ; б) посредством стабилизиращ диод като и при ТТЛ елементите, т. е. да е по-нисък от 0,4 V. Сиг- налът в ниво 1 за схемата от фиг. 3.45 а може да е с размах, по- малък от около 1 V, тъй като транзисторът го усилва, преди той да се подаде на входа на логическия елемент. В схемата на фиг. 3.45 б сигналът 1 трябва да има ниво, по-високо от 2,4 V, като трябва да се вземе предвид изместването на предавателна- та характеристика, предизвикано от включването на резистора /?д (вж. т. 3.1.1). Когато нивото 0 на входния сигнал е по-високо от 0,4 V, съгла- суващото звено се изпълнява на задействуване и отпус- кане се избират между две- те нива на входния сигнал. Тригер на Шмит трябва да се включи и когато фронто- вете на импулсите от тран- зисторната схема са по-про- дължителни от около 100 ns (за елементите от серията 54/74). Съгласуването на входа на ТТЛ елементите с тран- зисторни устройства, чийто с тригер на Шмит, като праговете Фиг. 3.4ft. Свързваие ла 1 ГЛ елемент към линейна интегрална схема положителен полюс на токо- захранването е замасен, се осъществява по схемата от фиг. 3.38. Съгласуване на транзисторна схема с изхода на ГТЛ елемент се осъществява по начина, даден на фиг. 3 24. Целесъооразно е паралелно на резистора Ад1 да се включи ускоряващ коидензатор 197
с капацитет около 500 pF. Типът на транзистора се избира в зави- симост от честогата на импулсите и от необходимата продължител- ност на фронтовете им. Свързване на ТТЛ елемент към линейна интегрална схема. В редица случаи, например когато операционен усилвател работи като компаратор или като импулсен генератор, се налага изходният сигнал да се подаде на логически елемент. В компараторите от ти- па рА710 и др. изходният сигнал има такива параметри, че може непосредствено да се подава на входа на ТТЛ елемент (коефи- циентът на натоварване на рА710 е единица). Един от начините за свързване на ТТЛ елемент към изхода на операционен усилвател е даден на фиг. 3.46- Съпротивлението на резистора /? се избира така, че прагът на задействуване и от- пускане на тригера на Шмит да е около 0V. Диодите Дг и Д, предпазват входа на логическия елемент от повреждане, тъй като не допускат входното напрежение на логическия елемент да се измени извън граничите от 0 до -]-5 V. 198
ГЛАВА ЧЕТВЪРТА ИНТЕРФЕЙСНИ СХЕМИ 4.1. ПРЕДНАЗНАЧЕНИЕ. ВИДОВЕ ИНТЕРФЕЙСНИ СХЕМИ Твърде често устройствата, изградени с ТТЛ интегрални схе- ми, представляват несамостоятелни възли — на входа им се по- давят сигнали от други устройства, а изходните им сигнали уп- равляват непосредствено или чрез съединителни линии други апаратури. Връзката на входа и на изхода на устройствата с ТТЛ интегрални схеми се осъществява чрез специални входии и из- ходни съгласуващи схеми, наричани интерфейсни (от английски interface — граница на разделяне). По своето предназначение интерфейсните схеми могат да бъ- дат различии. По-главните са следните. Съгласуващи интерфейсни схеми. Предназначени са за съгла- суване както по вход, така и по изход на ТТЛ интегралните схеми с устройства, в конто се използуват друг вид логически нива. Всъщност този тип схеми преобразуват даден тип логичес- ко ниво в ТТЛ ииво или обратного. Тези схеми се разглеждат .в т. 3.8. Буферни схеми. Предназначени са за свързване на различии периферии устройства към ТТЛ схеми. Елементи за закъснение. Това са рядко срещани логически елементи, в конто времето иа превключване е увеличено. Изпол- зуват се за получаване на неголямо по продължителност закъс- нение на сигналите в логическите схеми. Схеми за памети с феритни сърцевини. Служат за избор на адрес, четене и запис на информация в памети с феромагнитни пръстени. В тази книга този вид схеми не се разглеждат. Схеми за предаване на сигнали по съединителни линии. Фрон- товете на сигналите, конто се получават от ТТЛ интегралните схеми, са сравнително кратки. Това поставя високи изисквания за изграждане на връзките между отделните логически елементи и схеми (вж. II част). В редица случаи обаче е необходимо сигна- лът да се пренесе на разстояние, по-голямо от допустимого. За целта се използуват специално разработени интерфейсни схеми за предаване и съответно за приемане на сигнал по съединителни линии. Схеми за управление на индикаторни елементи. Често се налага резултатът от работата на устройствата да се изобразява в цифров вид чрез индикатори. Индикаторните елементи могат 199
да са различии видове, като най-често се използуват лампи с нагреваема жичка, газоразрядни лампи, електролуминесцентни лампи и индикаторн със светещи диоди. За управляването на индикаторните елементи са разработени различии видове интер. фейсни схеми. Интерфейсните интегрални схеми в производството на Texas I и на някои други фирми се означават като серия 75 (вж. прил. 2)„ 4.2. БУФЕРНИ СХЕМИ Функцията на буферни схеми твърде често се изпълнява от логически елементи с повишен коефнциент на натоварване (Nq = 30), конто допускат изходен ток 1,2 mА в състояние I и 48 mA в състояние 0. Подходящи за буферни схеми са и логи- ческите елементи с отворен колектор (вж. фиг. 2.10), при конто товарът се включва между изхода и положителния полюс на захранващия източник. Изходният транзистор в елементите с от- ворен колектор може да бъде с допустимо колекторно напреже» ние 5, 15 или 30 V. Когато е необходим ток през товара, по-го- лям от 48 mA, или товарът се захранва с напрежение, по-висо- ко от 30 V, към изхода на логическая елемент се включва бу- ферен транзистор (вж. фиг. 3.34 б). Фиг. 4.1. Буферни схеми: о) от типа 75451В/461/471/401/411 ; б) от типа 472/402/412; в) от типа 75453В/ 463/473/403/413 75454 В/464/474/404/414 ' 75452В/462/ г) от типа Произвеждат се интегрални ТТЛ буферии схеми, при конто в изхода иа логический елемент е свързан сравнително мощен транзистор (табл. 4.1), изграден в кристала на интегралната схема. 200
Таблица 4.1 ТТЛ буферни схеми Тип Логическа функция Параметри на изходния транзистор допустим крлекторен ток 1С, ПА допустимо колекторно напрежение UCEO. V 75401 2И-НЕ 500 30 75402 2И 500 30 75403 2ИЛИ-НЕ 500 30 75404 2ИЛИ 500 30 75411 2И-НЕ 500 40 75412 2И 500 40 75413 2ИЛ11-НЕ 500 40 75414 2ИЛИ 500 40 75450В 2И-НЕ 300 20 75460 2И-НЕ 300 30 75470 2И-НЕ 300 40 75451В 2И-НЕ 300 20 75461 2I4-HE ЗОЭ 30 75471 2И-НЕ 300 40 75452В 2И 300 20 75462 2И 300 30 75472 2И 300 40 75453В 2ИЛИ-НЕ 300 20 75463 2ИЛИ-НЕ 300 30 75473 2ИЛИ-НЕ 300 40 75454В 2ИЛИ 300 20 75464 2ИЛИ 300 30 75474 2ИЛИ 300 40 Фиг. 4.2. Буферна схема 75451В В табл. 4.1 са дадени най-разпространените видове буферни схеми с мощен изходен транзистор. В тези интегрални схеми има по два логически елемента, последователно на конто е включен изходен транзистор (фиг. 4.1). На изходните транзистори са изведени 201
отделно колекторите и общата точка иа емитерите. Електрическата схема на буферните интегрални схеми е подобна на схемите на ТТЛ елементите (фиг. 4.2, 4.3, 4-4 и 4-5) и може да се разглежда като ТТЛ схема на съответен логически елемент, последователио на Фиг. 4.3. Буфер на схема 75452В който е включен мощен изходен транзистор. Съответно и парамет- рите на входните вериги — входни нива, входни токове и входни съпротивлеиия, са същите, както и при логическите елементи от серията 54/74. Изходното ниво в състояние 0 (наситен изходен тран зистор) при максимален изходен ток е малко над допустимото .живо за логическа 0 (фиг. 4.6). Фиг. 4.4. Буферна схема 75453В В интегралните схеми 754014-75404 и 754114-75414 изходният транзистор е за ток 500 mA. В импулсен режим токът може да до- стигне до 800 mA при условие, че коефициентът на запълванена импулсите е не по-голям от 0,1 и продължителността на импулса 202
не надвишава 200 ms [83]. В тези интегрални схеми са предви дени две охлаждащи перки, конто позволяват да се разсейва мощност около 1 W. Охлаждането се подобрява, ако тези перки се запоят на пистата иа общия проводник, при което разсейвана- Фнг. 4 5- Буферна схема 75454В та мощгост се повишава двойно, ако площта на пистата, към която се запоява всяка перка, е по-голяма от 6,5 ст'2 [83]. Ох- лаждането още повече се подобрява, ако върху перките се пос- тави радиатор, специално предвиден за този вид интегрални схеми. При интегралните схеми 75450В-? 75474 допустимият ток през изходния транзистор е 300 mA (табл. 4.1). Върху ксрпуса на те- зи схеми не може да се монти- ра външен радиатор. Логическата схема и прин- ципната схема на буфериге от типа 75450В, 75460 и 75470 е дадена на фиг. 4.7. При тях на изходните транзисгсри са изве- дени отделно базата, колекто- рът и емитерът. Допустимият колекторен ток на транзисто- ра е 300 mA (табл. 4.1). Особеност на интегралните схеми 75450В, 75460 и 75470 е тоза, че основата (подложка- та) на силициевия кристал не е свързана с масата (общия проводник) иа схемата (фиг. 4.7 б), както се Фиг. 4 6. Изходна характерис- тика на 7540! и 75411 прави при ТТЛ интегралните схеми. Това поззоля ва изходните транзистори да работят с напрежение, по-отрица- телно от общата маса на схемата, като в този случай изводът 203
„подложка" се свързва с огрицагелния полюс на използувания ззхранващ източник. 1 |ри това диодите Дв, Д? и Де са запуше- ни. В нормален режим извод ьт „подложка" се свързва с общия проводник. Фиг. 4.7. Буферна схема от типа 75450В, 75460 и 75470: с) логическа схема ; б) принцип на схема (в скоби са дадени номе- рата на изводите’ в корпуса Ва интегралната схема) Изходната характеристика на интегралната схема 75450В е да- дена на фиг. 4.8. Включването на мощен транзистор в изхода на логическия еле- мент значително повишава продължителността на времето на превключване на буферните схеми (табл. 4.2). Данните в табл. 4.2 са измерени при изходен ток 200 mA, товарно съпротивление 7?т=50 Q и товарен капацитет Ст = 15 pF [104]. 204
Таблица 4.2 Време на превключване и продължителност на фронтовете на импулсите в буферните схеми от серията 75 при изходен ток /qo=200 mA. товар R„ = 50 Q и Ст = 15 pF Тип Параметър време на превкл. от 0 в 1—/Зл1, ns време на превкл. от 1 в 0—t,, ns ь ° 10» ирод । лжи 1 ел ноет на полож. фронт— 'фон ns продължителност на отрицателен Фронт—^фю, ns typ max typ max typ max typ max 75451В 18 25 18 25 5 8 7 12 75461 45 55 30 40 8 20 10 20 75452В 26 35 24 35 5 8 7 12 75462 50 65 40 50 12 25 15 20 75453В 18 25 16 25 5 8 7 12 75463 45 55 30 40 8 25 10 25 75454В 27 35 24 35 5 8 7 12 75464 50 65 40 50 12 20 15 20 При буферните схеми се допуска паралелно свързване иа из- ходните транзистори от едва интегрална схема с цел увеличаване на изходния ток, тъй като двата транзистора имат идентични характеристики. При това трябва да се свържат паралелно и входовете иа логическите елементи. За управляване на релета фирмата National Semiconductor произ- вежда интегралните схеми DS1686/DS3686 и DS 1687/DS3687. Пър- вата от тях (фиг. 4.9) е предназна- чена за управляване на релета, гахранвани с положителио напре- жение до 65 V. Транзисторът, включен в изхода на схемата, е мощен и допуска максимален из- ходен ток ЗОЭ mA. Входната ве- рига на схемтга реализира логичес- ката функция 2И, а съвместно с изходния транзистор логическата функция на интегралната схема е 2И-НЕ. Във всеки вход е включен PNP транзистор по схема на емитерен повторител, което опреде- ля малките входни токове — 0,01 Фиг. 4.8. Изходна характеристика на 75450В рА при логическа 1 и 150 рА при логическа 0. Това позволява интегралните схеми DS1686/DS3686 и DS1687/DS3687 да се уп- равляват както от ТТЛ схеми, така и от CMOS схеми.
Интегралните схеми DS1687/DS368? (фиг. 4.10) имат същите параметри, както и DS1686/DS3686, само че те са предназначени за унравляване на релета, захранвани от отрицателно напрежение до —65 V. За целта в схемата е предвиден транслатор на ниво и съответно на изходния мощен транзистор е изведен не колек- торът, а емитерът. Фиг, 4.9. Буферна схема от типа DS1686/DS3686 за управ- ляване иа релета, захранвани с по.южително напрежение: а) логическа схема ; б) принцип на схема Б Фиг. 4.10. Буфериа схема от типа DS1687/DS3687 за управля- ване на релета.захранвани с отрицателно напрежение: а) логическа схема; б) принцип на схема 206
4.3. ЕЛЕМЕНТИ ЗА ЗАКЪСНЕНИЕ Съществува отделен клас ТТЛ интегрални схеми, известии под названието елементи за закъснение, в конто времето на пре» включване изкуствено е увеличено. Тези логически елементи са предназначени за схеми, в конто трябва да се въведе определено' закъснение с цел да се отстранят критични състезания на сигна- лите или за генериране на импулси. С включването на елементи за закъснение се избягва използуването на задържащи RC вери- ги. Обнкновено в една интегрална схема има няколко елемента с различно закъснение, което позволява чрез комбиниране да се получи различно закъснение. Елемент за закъснение е интегралната схема 74LS31. В не» има четири елемента за закъснение (табл. 4-3) — два инвертора, два повторителя и два двувходови логически елемента И-НЕ. Отделните елементи имат време на закъснение от 6 до 48 ns. Във входната верига на елементите за закъснение (фиг. 4.11«) е включен PNP транзистор, което определи малките входни то- кове — 20 [1А при входно ниво логическа 1 и 200 рА при ииво логическа 0. Изходната верига е изпълиена като сложен инвертор (фиг. 4.116). Съпротивлението Rr в елементите 1,2, 5и6е20кй, а в елементите 3 и 4 — 12 кй. Съпротивлението Т?2 в елемен- тите 1,2,5 и 6 е 120 2, а в елементите 3 и 4 — 50 Р3 207"
ТГ абл ица 4.3 'Параметри иа елементите за закъсиение в интегралната схема 74LS31 Номер на елемента Логическа функция Време иа закъсне- нне, ns Изходен ток /q0 • mA *зм *310 *зср 1, 6 инвертор 32 23 27,5 8 2, 5 повторится 45 48 46,5 8 3, 4 2И-НЕ 6 6 6 24 4.4. СХЕМИ ЗА ПРЕДАВАНЕ НА СИГНАЛИ ПО СЪЕДИНИТЕЛНИ ЛИНИИ -4.4.1. НЕСИМЕТРИЧНИ СЪЕДИНИТЕЛНИ ЛИНИИ Несиметрични съединителни линии са тези, при конто единият от проводниците е общата мяса (общият проводник) на схемата или е свързан с общата маса. На фиг. 4.12 са показани типич- ните случаи на изграждане на несиметрични съединителни линии. Фиг. 4.12. Предаване иа ТТЛ сигнал по несиметрични линии: а) по един проводник ; 6) по усукана двойка; в) по коаксиален к а бел При еднопроводните съединителни линии (фиг. 4.12 а) сигналът •се предава по един проводник (сигнален проводник), като вто- рият проводник е общата маса иа схемата. По този начин се изпълияват връзките между логическите елементи и другите схеми в печатайте платки и връзките между отделните печатни платки в устройствата. Предимството на еднопроводните линии е простотата на изпълнението им, а недостатъкът са смущенията, конто възникват в общия проводник, тъй като чрез него се пре- насят сигналите за цялата схема (вж. част II на книгата). За да изпълнява своята задача, съединителният проводник трябва да е свързан накъсо между изхода на предаващия ло- гически елемент и входа на приемащия логически елемент. Това условие се изпълнява само ако е удовлетворено неравенството 2 т /ф, 208
където т е времето за разпрсстраняване на сигнала по съедини- телния проводник, /ф — продължителността на фронта на импулсните сигнали. При изпълняване на това неравенство отразените сигнали от краищата на проводника не оказват влияние върху формата на импулса в края на линията. Скоростта на разпространение на сигнала по съединителните линии е около 25 cm/ns, а продължителността на фронтовете на импулейте в изхода на ТТЛ елементите — около 3 до 5 ns. Това означава. че съединителните проводници в устройствата, изпълнени с ТТЛ интегрални схеми, не трябва да са по-дълги от -30 — 50 ст [80]. На практика за безупречно предаване на импулс- ните сигнали еднопроводните съединителни линии не трябва да са по-дълги от 10 до 15 ст [83], най-много до 20 ст. В табл. 4.4 са дадени максималните дължини на еднопроводните съединител- ни шини за различайте серии ТТЛ интегрални схеми. За пренасяне на сигнали на по-големи разстояния се използу- ват дълги линии, в конто при съгласуване на входа и на изхода не възниква отразен сигнал и импулсите се пренасят без изкри- вявания. Дългите линии могат да се осъществяват като усукана двойка или като коаксиален кабел. Линията, изпълнена като усукана двойка, има определено харак- теристично съпротивление Zo> което при 30 навивки на метър е около 130 й [97]. При тези линии единият проводник се евързва Т абли ц а 4.4 Мачсичалиа дъилътй на еднопроводна съединителна линия [89] Серия Продължнтелност на фронта *ф. ns Максимална дължина на линнята, ст 74L 74 74Н 74S 74 LS 74ALS 74AS 15 (от 0,3 до 2,7 V) 5 (от 0,7 до 2,7 V) 7 (от 0,3 до 2,7 V) 2,5 (от 0,3 до 2,7 V) 6 (от 0,3 до 2,7 V) 5 (от 0,3 до 2,7 V) 2,5 (от 0,3 до 2,7 V) 150 ’ 50 65 25 55 5'0 25 между изхода и входа на логическите елементи, от конто се пре- дана сигналът, а вторият проводник се включва към масата на двата логически елемента (схеми) — фиг. 4.126. При това в про- водника, евързва щ масите, не трябва да протичат големи израв- нителни токове. Затова масите между двете схеми се евързват с отделен общ проводник. Аналогично се евързват и коаксиалните кабели (фиг. 4.12 в). i 4 Импулсни и цифрови схеми 209
На фиг. 4.13 е дадена заместнтелната схема на дълга съеди- нителна линия с характеристично съпротивление Zo. Във входа на линията е включено изходното съпротивление jRt на логичес- кия елемент, а изходът на линията е наговарен със съпротивле- Фпг. 4.13. Заместители схема на дълга съедииител- на линия н !ето което е равно на входното съпротивление на логичес- кия елемент. Съпротивленията 7?z и 7?вх зависят от типа на логи- ческия елемент и от това, дали се предана положителиият или отрицателният фронт на импулса (табл. 4.5). Известно е, че когато входът и изходът иа дългата линия не са натоварени с характеристичного си съпротивление (т. е. не са съгласувани), възникват отразени сигнали. Коефициентът на отражение във входа е ^=4^’ <4л> -j- z,0 а в изхода — «•*> Когато коефициентът р е положителен, отразената вълна е във фаза с падащата вълна, а когато е отрицателен — в противо- фаза. Т абчица 4.5 Входни и изходни съпротивления на ТТЛ елементи в момент на превключване [104] Серия Положителен фронт Отрицателен фронт /?вх , й Ri, о /?вх, й 7-1 120 1200 12 1200 71Н 60 1200 10 1200 74S 50 800 10 800 210
От табл. 4.5 се вижда, се услэвията за предаване на пол жи- телния и отрицателния фронт на импулсите са различии в случая на непосредствено включване на дългата линия към исхода и съответно към входа на обикновените ТТЛ елементи. Полсжител- Фиг. 4.14. Сигнал в изхода на дълга линия при наличие на отражения: а) при предаване иа положителния фронт ; 6) при предаванс на отрицателния фронт ният фронт в момента т след превключване на изходния логи- чески елемент има размах кой го се получава от разпределя- нето на напрежението L)qi между сълротивленвята Рч и Zo (фиг. 4.14). Постепенно през интервали 2 т поради отраженията на сигнала в начал >£ > на линията размахът на сигнала нараства. Отрицателният фронт в момента т след превключване на пре- даващия логически елемент постъпва в изхода на дългата линия почти в пълен размах, тъй като съпротивлението /?,- в този случай е много по-малко от Zo. Освен това към импулса се на" слагва и отразената от изхода вълна, конто е в същата фаза- Затова отрицателният импулс има значителен отскок с продъл- жителност 2 т. От следващите отразени вълни се получават за- тихващи трептения с период 2 т (4.14 6). Ясно е, че сигяалът в изхода на дългата линия ще се приеме правилно, ако размахът е по-голям от 2 V, а размахът zz2 на първия положителен отскок след отрицателния фронт е по-малък от 0,8 V. Формата на импулса във входа и в изхода на дългата линия може удобно да се определи с помощта на диаграмата на Бер- герон [99, 80]. Тазн диаграма се начертава върху входната харак- теристика на приемащия логически елемент и изходните харак- теристики в състояние 0 и 1 на пре дава щия логически елемент. На фиг. 4 15 я е построена диаграмата на Бергсрон за поло- жителния фронт на изходния импулс. Началната точка на диа- грамата е т. О, в конто се пресичат входната характеристика с изходната характеристика. При превключване на предаващня ло-
гически елемент от състояние 0 в състояние 1 в съединителната линия протича ток формата на положителния фронт на пмпулса на входа и на изхода на дълга линия с характеристично съпротивление ZQ : а) диаграма на Бергерон ; б) положителен фронт на пмпулса на входа ; в) положителен фронт на имлулса на изхода и съответно на входа на линията за периода от 0 до 2 т се уста- новява напрежение ut (фиг. 4.156): • 7 _ uqi — uqo_ у «1-^0- R.+Zo zo- (4.4) Стойностите, определени от зависимостите (4.3) и (4.4), са коор- Динати на т. 7 в диаграмата на Бергерон, конто се получава от пресичането на изходната характеристика в състояние 1 и права- та, прекарана през т. О под ъгъл a=arctgZ0, където Zo е харак- теристичного съпротивление на дългата линия. След време т импулсът с размах uY достига изхода на линията, отразява се, като отразената вълна се наслагва с падащата, и размахът на изходния импулс става и, (фиг. 4.15 в): «2=“i+«jA- Това напрежение на диаграмата на Бергерон съответствува на т.2, в която входната характеристика се пресича с права, прекарана през т. 1 под ъгъл сс=—arctgZ0. След време т отразената от изхода вълна попада във входа на линията, отново се отразява и входното напрежение става 212
и3=«2+и2р1=и1(1+/72)(1Ч Pi). Напрежението и3 се определи на диаграмата от т. 5, в която се пресича входната характере. ика с правата, прекарава от т. 2 под ъгъл a— arctgZn. По ага. огичен начин се определят и напре- женията в следвзтциге точки. Фиг. 4.16. Определяне с п. ъ.ощта hi диаграмата на Бергерон иа формата на отрицателния фрош на импулса на входа н изхода на дълга линия с характеристично съпротивление : а) диаграма на Бергерон ; б) отрицателен фронт на импулса на входа; в) отрицателен фронт на импулса на изхода От диаграмата на фиг. 4.15 а следва, че размахът щ ще е толкова по-голям, колкого е по-голямо съпротивлението ZD или колкото е по-високо изходното напрежение Uqi в състояние 1, т. е. колкото е по-голям коефициентът на натоварване на преда- ващия логически елемент. Затова за такива цели е целесъобразно да се използуват логическите елементи 74Н4О пли 74S40. Диаграмата на Бергерон при предаването на отрицателния фронт се построява аналогично (фиг. 4.16) с тази разлика, че изходната т. Оима координати u=Uqx и 1=Iq\. Диаграмата се построява върху входната характеристика на приемащия логически елемент и изходната характеристика в състояние 0 на предаващпя логи- чески елемент. От диаграмата на фиг. 4.16 а следва, че отрицателният отскок и„ в изхода на съединителната линия намалява при по-малко ха- рактеристично съпротивление Zfc и при използуването на демпфе- рен диод в изхода на линията (във входа на приемния логически елемент). На фиг. 4.16 а с прекъсвана линия е показана входната 213
характеристика на елемент без -емпферен ди зд, а на фиг. 4.16 в — размахът на отрисатглния отек к, който се получава в този слу- чай. Целееьо ;р ззно е приемашп т лоь.чески елемент да е с диоди на Шотки във входа, тъй кат те имат по-ниско напрежение на Фиг. 4.17. Схема за предаване на сигнал по несиметрична линия: а) при съгласуване н изхода на линията с два резистора ; б) при съгласуване на изхода на ли- нията с един резистор ; о) при съгласуване иа вхо- да на линията X отпушване. Отскокът намалява и при увеличаване на товарния ток, т. е. ако в изхода на линията се включи по-голям брой ло- гически елементи. Отскок в изхода на линията не се получава, когато тя е нато- варена с характеристичного си съпротивление. Това се постига чрез езързването на два резистора в изхода на линията със съп- ротивление 2Z0 (фиг. 4.17 а). Съгласуване може да се пос- тигне чрез включване на един резистор със съпротивление Zo между изхода на линията и източника на напрежение 1,5 V [99]. Допуска се евързването на резистора към положителния полюс на захранването, когато приемникът е тригер на Шмит — фиг. 4.17 б [89]. Друг начин за отстраняване на отскоците е в <лючването на ре- зистор със сопротивление RA във входа на линията, така че подаден' ят към линията импулс, сумиран с отразения сигнал, да е равен на напреженнето Uqt, т. е. 214
£<21Z0 /II ч г г R, +Ял+2о От тона равенство се получава условието за избиране на съпро- тизлението /?л: Фиг. 4.18. Включване на несиметрична съединителна ли- ния към интегралната схема 75450В : а) с товар в емитера на ‘ранзистора; б) с товар в колектора на транзистора ; а) с наполнение на крайното стъпало като двоен ключ Ra —Pz^q Ri • (4.5) Паралелно на резистора се евързва диод (фиг. 4.17 в), който спомага правилно да се Предана положителният фронт на импул- са. Тази схема позволява ТТЛ сигнал да се пренася на разстоя- иие до 100 m. 215
Като предавател на сигнал» в несиметрични съединителни линии са особено подходящи буферните схеми с вграден транзистор. На фиг. 4.18 са дадени примери за използуването на интегралната схе- ма 75450В. На фиг. 4.18 а изходният транзистор е включен като емитерен повторител (Pull-up-режим). Съпротивлението на емитерния ре- зистор е равно на характеристичното съпротивление на съедини- телната линия. В изхода си линията трябва да е съгласувана. В тази схема входът на линията е съгласуван само когато изход- ният транзистор е запушен (в състояние 0). Отразен сигнал обаче не се получава, тъй като линията е съгласувана в изхода си. Не- достатък на схемата е. че при късо съедипение в линията тран- зисторът се поврежда.Това може да се предотврати, ако вколекто- ра иа транзистора се включи предпазен резистор. Резисторът със съпротивление Zo може да се включи в колек- торната верига на изходния транзистор — фиг. 4.18 6 (Pull-down- режим). В тази схема входът на линията не е съгласуван при пре- даване на фронта 0—1 и възникват отскоци. <Най-оптимален е случаят, когато изходното стъпало е изпълне- но с два транзистора, свързани последователно като двоен ключ— фиг. 4.18 в (Totem-pole-режим). В този случай съпротивлението на резистора Ra се избира равно на Zo и съответно входът на линията винаги е съгласуван или се избира от условието (4.5). 4.4.2. ИНТЕГРАЛНИ СХЕМИ ЗА ПРЕДАВАНЕ И ПРИЕМАНЕ НА СИГНАЛИ ПО НЕСИМЕТРИЧНИ съединигелли линии Като предаватели на ТТЛ сигнали по несиметрична съединител- на линия може да се използува всеки логически елемент. Под- ходящи са логическите елементи с отворен колектор (7406, 7407} и логическите елементи с повишена товароспособност (7440, 74Н40)" Произвеждат се специални интегрални схеми с ТТЛ елементи, предназначени за предаватели на сигнали по несиметрични линии. Основните схеми от този тип са дадени в табл 4-6. В интегралните схеми 75121 има два предавателя, предназначе- ни за товар от 50 до 500 Q. Предавателите са изпълнени като логически елементи 4И-2И-ИЛИ (фиг. 419 а). Входът на схемата е построен както при стандартните ТТЛ елементи (фиг. 4.19 б)- Изходът представлява емитерен повторител (транзистора Т10), на който е изведен емитерът. Товарът се включва в края на линия- та към общия проводник (вж. фиг. 4.25), като схемата позволява да се изпълни свързването „опроводено ИЛИ". Изходът па схема- та има предпазване от късо съединение, което действува, ако из- ходне то напрежение спадне под 1,5 V. Ин е ралната схема 75123 е аналогична иа 75121. Различават се слабо параметрите на изходната верига. В интегралната схема 75138 има четири предавател-приемника 216
Таблица 4.6 Предавателна схеми за нгсиметр.ччнл съединигелни линии Тип Изхорен ток, ш А ^зер, ns ^сс, V Логическа функция Вид на схемата Въз- мож- ност за работа по об- ща ли- ния /Q0 75121 0,8 250 22 +5 Г=Х1Х2Х3Х4+ +ХзХ6 два предавателя Да 75123 0,24 253 20 4-5 г=х1х2х3+ +Хг,Х6 два предавателя да 75138 75150 100 15 60 +5 + 12 —12 Y=XXS Y=XXS четири предава- тел-приемника лва предавателя с общ строби- ращ вход да не 75188 10 10 220 + 15 — 15 Y=X1X2 три предавателя 2И-НЕ и един НЕ не 75361А 150 11 +5 +20 Y^XXS два елемента И-НЕ с общ стробиращ вход за съгласуване в MOS схеми не 75450В 300 —- 27 4-5 (+20) Y=XXS два елемента И-НЕ с общ стробиращ вход и два мощи и транзистора да 75451В 300 +:> (+20) Y—XyXh два елемента 2И-НЕ с мощи и изходни тран- зистори да Предавателят е с отворен колектор, в който може да се включи товарен резистор със съпротивление до 50 2. Четирите предава- теля имат общ стробиращ вход Xs- Приемникът има голямо вход- но съпротивление и е свързан вътре в интегралната схема към изхода на съответния предавател. Прагът на задействуване на предаватели е 2,3 V. Изходният сигнал на приемника е инверсен спрямо сигнала на предавателя. Изходите на предавателите могат да се евързват паралелно към общата линия (свързване „опроводеио ИЛИ" — фиг. 4.20), като броят на паралелно свързаните предавател-приемници може да достигне до няколко стотици [83]. По този начин се изгражда несиметрична линия за двустранна връзка с много голям брой предаватели и приемници. В интегралната схема 75150 има два предавателя с общ стро- 217
«биращ вход (фиг. 4 21 а). Схемата се захранва с две напрежения 4-12 и —12 V и затоза изходната верига е изпълнеиа като сло- жен инвертор (фиг. 4.21 б) и изходният сигнал е двуполярен. Ти- пичната стойност на ниво 1 е 8 V, а на ниво 0 е —8 V. При то- Фиг. 4.19. Интегрална схема 75121/75123: •я) логическа схема ; 6) принципна схема вар от 3 до 7 kQ и товарен капацитет 2500 pF времето на прев- ключване е под 2 ps [97]. В схемата от типа 75188 има четири предавателя, като три от 218
тих са логически елементи 2И НЕ, а четвъртият е инвертор. В изхода на предавателя е свързан резистор със съпротивление 300 Q (фиг. 4.22), което определи еднаквото изходно съпротив- ление, равно на 370 Q както в състояние 1, така и в състояние Фиг. 4.21. Интегрална схема 75550: о) логически схема ; б) принципна схема О. Интегралната схема 75188 се захранва с две напрежения +15 и —15 V. При захранващо напрежение ±9 V изходното ниво 1 е +7 V, ниво 0 е —7 V. Тя е предназначена за предаване на данни по вериги, изгралени съгласно стандарт № RS 232С и Препоръ- ка V.24 на СС1ТТ. Като предаватели за несиметрични линии могат да се използу- ват и всички буферни схеми (вж. т. 4.2), както и никои преобра- зуватели на ТТЛ ниво в MOS ниво (например 75361 А). 219
За приемници на сигнала в края на несиметричната линия може да се използува всеки ТТЛ елемент (например 7400). Особен» подходящи обаче са тригерите иа Шмит (7413, 7414, 74132), кон- то осигуряват по-добра шумоустойчивост, тъй като прагът на Фиг. 4.22. Прииципна схема на предавател от типа 75188 включване на тригера от фронта 0—1 е по-висок от прага на из- ключван: при фронт 1—0. На фиг. 4.23 е даден пример с прием- ник тригер на Шмит 7413 и предавател 74451В. Тази схема поз- волява предаването на сигнали на разстояние до 30 т. Произвеждат се интегрални приемници с ТТЛ елементи, спе- циално предназначени за несиметрични линии (табл. 4.7). Обикно- Фиг. 4.23. Несиметрична линия с предавател 75451В и прием- ник 7413 вето даден приемник е предназначен за сьвместна работа с опре- делен предавател (табл. 4Л). В интегралната схема 75122 има три приемника, като всеки от тях има по един вход X с тригер на Шмит (фиг. 4-24). Прагът на 220
Таблица 4.7 Приемки схеми за несиметрични съединителни линии Тип Входно ниво при 1 (min), V Входно ниво при 0 (max) V Хистерезисно напрежение Ух, V са № СП nj Er С § 2 . «5 & S И м ф CQ с С Захранващо напрежение ЕСС’ v Вид па схемата 75122 2 0,8 0,6 20 4-5 три приемника 75124 2 0,8 0,4 20 +5 три приемника 75138 3 0,8 — 8 +5 четири приемник- предавателя 75140 — — 22 +5 два приемника с настройваем праг на задейству- ване 75142 — — — -f-5 75154 2,3 —1,1 ДО 1,4 3,3 22 +5 нли + 12 четири прием- ника 75189 + 1.5 -1.5 3 25 -f-5 четири прием- ника Таблица 4.8 Предавателни и приемки схеми за несиметрични Съединителни линии Предавателна схема Приемка схема 7400 74Н40 7406, 7407 75121 75123 75150 75138 75450В, 75451В, 754452В, 75453 В 75188 7400, 7413, 7414 7413, 7414 7400, 7413, 7414, 7406, 7407 75122 75124 75152, 74154 75138 7413, 7414, 75140, 75142 75189 1 задействуване на тригера е 1,8 V, а прагът на отпускане — 1,3 V* като UK =0,5 V. Логическата функция на приемника е Y~XXsi + XszXsz, където Asi, Xsz и XS3, са стробиращн входове (сигнали). Приемникът 75122 е предназначен за съвместна работа с пре- 221
давател 75121 (фиг. 4.25). Аналогични по схема и по действие са и двойката приемник—предавател 751234-75124. Входната верига ча приемника 75140 е изпълнена с диферен- циален усилвател (фиг. 4.26). Входният сигнал от линията се по- б Фиг. 4.24. Приемник за несиметрични линии ст типове 75122 и 75124: с) логическа схема; б) принципна схема (за един приемник) дава на неинвертнращия вход на диференциалния усилвател, а на инвертиращия вход с помощта на делител се подбира право- вого напрежение Un (фиг. 4.27). Стойността на Un определи на- прежението, при което се превключва диференциалиият усилва- тел. Напрежението Un може да се измени от 1,5 до 3,5 V и се подбира практически така, че да се отстрани влиянието на смущаващите сигнали. Разтворът на предавателната характерис- тика на диференцналния усилвател 75140 (т. е. чувствигелността на приемника) е 100 mV. 222
Приемникът 75142 :ъщо е с диферендиален усилвател на вхо да като иявертиэащи ге входове на двата приемника са иззеденв отделно (фиг. 4.26 б Друга особеност на 75142 е това, че в интегралната схема ма източник на напрежение 2,5 V, което е предвидено за нзиолз ване като прагово напрежение. Фиг. 4.25. Изграждане на иесиметричн а линия с кабел със сьпротивлений' 75 й с предавател 75121 и приемник 75122 Фиг. 4.26. Приемник: а) от типа 75140 ; о) от типа 75142 223
Приемникът 75154 е предназначен за свързване към предава- теля 75150 (фиг. 4.28). В една интегрална схема има четири при- емника (фиг. 4.29 а). Захранващото напрежение може да е +5 V {подава се на извод 75 — фиг. 4.29 а) или +15 V (извод 16). Фиг. 4.28- Несиметрична линия с приемник 73154 Фиг. 4.29. Приемник за несиметрична линия с 75154: а) логи еска схема ; б) принципна схема 224
Във втория случай вграденият в схемата стабилизатор на напре- жение (фиг. 4.29 б) подава към приемника напрежението +5 V. Стабилизаторът е построен с транзистора Т2 и ценеровия диод Д2. Прагът на задействуване Ех на приемника 75154 има номинална Фиг. 4.30. Предавателна характеристика на приемник 75154: при вход Т, свързан с положителния полюс на захранва него (У) ; при отворен вход Г (2) стойност 2,2 V (минпмална 0,8, максимална 3 V). Прагът на от- пускане Е2 може да се регулира с помощта на резистор Rx, свързан между извода Т и положителния полюс на захранващия източник +5 V. Когато съпротивлението Rx =0, прагът на от- пускане е —1,1 V (от —3 V до 0 V), а когато е безкрайност — 1,4 V (от 0,8 V до 3 V) — фиг. 4.30. Таблица 4.9 Максимална честота на предазанате импулси по несиметрични съединителни линии 189] । Предавателна схема — приемка схема Честота на импулсите Максимална дължииа Z, m при Z=30 m при Z=300 m 7400—7400 8 6 100 741140-7413 Ю 8 1 74123—75124 25 9,5 75138—75138 8.5 2 t > Ч» 75150—75154 1.2 1 30 75361 А—75140 11 6 75451В—75142 10 10 3000 В табл. 4.9 са дадени максималните честоти на предаваните им- пулси и максималните разстояния за най-често срещаните двойки приемник-предаватели по несиметрични съединителни линии. 15 Импулени и цифрови схемн 225
4.4.3. ИНТЕГРАЛНИ СХЕМИ ЗА ПРЕДАВАНЕ НА ДАННИ ПО ШИНИ Развитието на микропроцесорната техника наложи създаването на определен клас от схеми, наречени схеми за предаване на Дан- ии по шини (Line Drivers и Bus Transceivers). Коефициентът на натоварване на изводите на шините за предаване на даннп, ши- пите за управление иадресните шини на микрспроцессрите обикно- вено не надвишава 1—2 ТТЛ в>ощ, а към тях трябва да се включат постоянна и оперативна намет и различии периферии устройства. Това изисква между изводите на микропроцесора и шините за данни и управление да се включат буферни схеми. Шините за данни в част от микропроцесорите са двупосочни, т. е. одновременно са и изхсди, и входове. Изходи-входове са и изво- дите за данни на повече от съвременните памети. Това изисква наличието на двупосочни схеми за предаване на данни по шини. В табл- 4.10 са дадени кратки характеристики на произвеж- даните ТТЛ интегрални предавателни схеми за пренасяне на дан- ни по шини. От предавателните схеми за дълги несиметрични линии, разгледани в т. 3-4.2, те се разлпчаваг по това, че са предназначени за предаване на данни в рамките на една печатна платка или на дадено цифрово устройство и не могат да работят с дълги съединителни линии. В изхода си те обикновено имат сложен инвертор, допускащ изходен ток в състояние 0—16 или 24 mA, а в състояние 1—12 или 15 mA. В някои от схемите, например 74ALS2620 и 74AS2623, последователио в изходната верига е предвиден резистор със съпротивление 25 Q. Обикновено изходите на предавателните схеми са три изходни състояния, коего позволява паралелно да се евързват различии схеми. Малка част от предавателните схеми имат изходи с отво- рени колектори. Основната част от тези интегрални схеми са от серията 74LS като всички нови вариант на предаватели са от серииге 74ALS и 74AS. Във входовете на логическите елементи на предавателите от серията 74LS са включени PNP транзистори, което определи ниското ниво на входния им ток и позволява те да се включват към MOS и CMOS микропроцесори и памети (вж. фиг. 4.32 а). При еднопосочните предаватели (Buffers, Line Drivers) сбик- новено в един корпус има осем предавателни (буферни) схеми, конто могат да бъдат повторители или инвертори с три изходни състояния. Разрешаващият вход (или входове) е общ или за осемте предавателя, или предавателите са разделени по четворки с общи разрешаващи входове. Съществуват и други комбинации, например четири и два предавателя. Предавателни схеми са интегралните схеми 74LS4654-74LS468 (фиг. 4.31). Те представляват осем предавателя, реализирани в четири варианта — 8 повторителя, 8 инвертора с общи разреша- ващи входове Azi и X^i, обединени чрез логическата операция 226
Таблица 4.10 Прецавате.;н;1 схеми за предааане на данни по шини Тип /Q1, mA гп. зср, ns Логическа функция Вид на схемата 1 2 1 4 5 6 74S226 74AS230 74AS231 74LS240 74S240 74ALS240 74AS240 74LS241 74S241 74ALS241 74AS241 74LS242 74ALS242 74AS242 74LS243 74ALS243 74AS243 74LS244 74ALS244 74AS244 74LS245 74ALS245 74AS245 74365А 74LS365A 74ALS365A 74366А 74LS366A 74ALS366 74367А 74LS367A 74ALS367A 74368А 74LS368A 74ALS368 74425 74426 74LS440 74LS441 74LS442 74LS443 74LS444 74LS446 10,3 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 15 5,2 2,6 15 5,2 2,6 15 5,2 6,2 15 5,2 2,6 15 5,2 5,2 15 15 15 15 20 64 64 24 64 24 64 24 64 24 64 24 24 64 24 24 64 24 24 64 24 24 64 32 24 24 32 24 24 32 24 24 32 24 24 16 16 24 24 24 24 24 24 15 3,5 3,5 10,5 4,5 6 3,5 12 6 6 4 9 6 4 12 7,5 4 12 7 4 8 6 2 16 16 7 16 15 6 16 16 7 16 15 6 10 10 22 21 12 8 9 8 инвертор повт./инв. инвертор инвертор инвертор инвертор инвертор повторится повторится повторится повторится инвертор инвертор инвертор повторится повторится повторится повторится повторится повторится повторится повторится повторится повторится повторится повторится инвертор инвертор инвертор повторится повторится повторится инвертор инвертор инвертор повторится повторится повторится инвертор повторится инвертор инв./повт. повторится 4 двупосочни предавателя с памет 4 повторителя и 4 ин- вертора 8 предавателя 8 предавателя 8 предавателя 8 предавателя 8 предавателя 8 предавателя 8 предавателя 8 предавателя 8 предавателя 4 двупссочии предавателя 4 двупосочни предавателя 4 двупосочни предавателя 4 двупосочни предавателя 4 двупосочни предавателя 4 двупосочни предавателя 2x4 предавателя 2x4 предавателя 2x4 предавателя 8 двупосочни предавателя 8 двупосочни предавателя 8 двупосочни предавателя 6 предавателя 6 предавателя 6 предавателя 6 предавателя 6 предавателя 6 предан; теля 4 и 2 предавателя 4 и 2 предавателя 4 и 2 предавателя 4 и 2 предавателя 4 и 2 предавателя 4 и 2 предавателя 4 предавателя 4 предавателя 4 трипссочни предавате- ля с ОК 4 трипосочни предавателя с ОК 4 трипосочни предавателя 4 трипосочни предавателя 4 трипосочни предавателя 4 двупосочни предавателя 227
Таблица 4.10 (п р о д ъ л ж е и и е) j 1 2 3 1 4 i 5 1 6 74LS448 — 24 21 ина. /повт. 4 трипосочни предавателя с ОК 74LS449 15 24 10 повторится 4 двупосочии предавателя 74LS465 15 24 П повторится 8 предавателя 74ALS465 15 24 3 повторится 8 предавателя 74LS466 15 24 8 инвертор 8 предавателя 74ALS466 15 24 7 инвертор 8 предавателя 74LS467 15 24 И повторится 2X4 предавателя 74ALS467 15 24 3 повторится 2x4 предавателя 74LS468 15 24 8 инвертор 2x4 предавателя 74ALS488 15 24 7 инвертор 2x4 предавателя 74LS540 15 24 9 инвертор 8 предавателя 74ALS540 15 24 6 инвертор 8 предавателя 74LS541 15 24 10 повторится 8 предавателя 74ALS541 15 24 6 повторится 8 предавателя 74LS620 15 24 6 инвертор 8 двупосочии предавателя 74ALS620 15 24 7 инвертор 8 двупосочии предавателя 74LS621 — 24 16 повторится 8 двупосочии предавате- ля с ОК 74ALS62I — 24 17 повторится 8 двупосочии предавателя 74LS622 — 24 14 инвертор 8 двупосочии предавателя 74ALS622 — 24 19 инвертор 8 двупосочии предавателя 74LS623 15 24 8 повторится 8 двупосочии предавателя 74ALS623 15 24 8 повторится 8 двупосочии предавателя 74LS638 15 24 7/16 инвертор 8 двупосочии предавате- ля с ОК/ с 3 изходни 74ALS638 състояния 15 24 7/19 инвертор 8 двупосочии предавателя с ОК/ с 3 изходми съ- 74LS639 стояния 15 24 9/18 повторится 8 двупосочии предавате- ля с ОК/ с 3 изходни съ- 74ALS639 СТОЯНИЯ 15 24 7/19 повторится 8 двупосочии предавате- ля с ОК с 3 изходни 74LS640 74ALS640 74LS641 състояния 15 15 24 24 7 6 инвертор инвертор 8 двупосочии предавателя 8 двупосочии предавателя — 24 17 повторится 8 двупосочии предавателя с ОК 8 двупосочии предавателя с ОК 8 двупосочии предавателя с ОК 8 двупосочии предавателя 74ALS641 — 24 16 повторится 74LS642 — 24 19 инвертор 74ALS642 — 24 21 инвертор 74LS643 74ALS643 74LS644 15 15 24 24 9 5 инв./повт. инв./повт. с ОК 8 двупосочии предавателя 8 двупосочии предавателя 24 17 инв./повт. 8 двупосочии предавате- ля с ОК 8 двупосочии предавате- 74ALS644 — 24 21 инв./повт. 74LS645 15 24 11 повторится ля с ОК 8 двупосочии предавателя 22S
Г d б .i и u a 4.10 (продолжение) 1 1 2 1 3 1 4 1 5 1 6 74fiLS645 15 24 7 повторител 8 двупосочии предавателя 74LS646 12 24 12 повторится 8 двупосочии предава- теля с памет 74ALS546 12 24 8 повторится 8 двупосочии предава- теля с памет 74LS647 — 24 12 повторится 8 двупосочии предавате- ля с памет с ОК 74ALS647 — 24 18 повторится 8 двупосочии предава- теля с памет с ОК 74LS648 12 24 15 инвертор 8 двупосочии предавате- ля с памет 74ALS648 12 24 8 инвертор 8 двупосочии предавате- ля с памет 74LS649 — 24 15 инвертор 8 двупосочии предавате- ля с памет с ОК 74ALS649 — 24 18 инвертор 8 двупосочии предавате- ля с памет с ОК 74LS651 12 24 15 инвертор 8 двупосочии предавателя с памет 74ALS651 12 24 11,5 инвертор 8 двупосочии предавателя с памет 74LS652 12 24 15 повторится 8 двупосочии предавателя с памет 74ALS652 12 24 8 повторится 8 двупосочии предавателя с памет 74LS653 12 24 11/17 инвертор 8 двупосочии предавателя с памет с ОК/с 3 изход- ни състояния 74ALS653 12 24 инвертор 8 двупосочии предавателя с памет с ОК/с 3 изход- ни състояния 74LS654 12 24 8/17 повторится 8 двупосочии предавателя с памет с ОК/с 3 изход- ни състояния 74ALS654 74F655 74F656 12 24 9 8 повторится инвертор повторится 8 двупосочии предавателя с памет с ОК/с 3 изход- ни състояния 8 предавателя с провер- ка/генеретор на бит за четност 8 предавателя с проверка/ генератор на бит за чет- ност 74F657 64 6 повторится 8 двупосочии предавателя с проверка/генератор на бит за четност 74AS877 15 32 9 повторится 8 битов универсален предавател 74ALS1240 15 16 9 инвертор 2x4 презавателя 74ALS1241 15 16 9 повторится 2X4 предавателя 74ALS1242 15 16 9 инвертор 4 двупосочии предавателя 74ALS1243 15 16 9 повторител 4 двупосочии предавателя 74ALS1244 15 16 9 повторится 2x4 предавателя 229
1 a0J1 и ц a 4.10 (и p о д ъ л ж е н и е) 1 2_ з 1 « 1 5 1 6 74ALS194= 15 16 9 по сорител 8 двупосочни предавателя 74ALS1 gpQ 74ALS1^ 15 16 6/7,5 инвертор 8 двупосочни предавателя — 16 16 повторител 8 двупосочни предавате- ля с ОК 74ALS1 g22 — 16 16 инвертор 8 двупосочни предавате- ,я с ОК 74 AL SI roo 73ALS1°^ 15 16 8 повторител 8 двупосочни предавателя 15 16 7 инвертор 8 двупосочни предава- те тя ОК/ с 3 изходни 74ALS1639 състояния IS 16 8 повторител 8 двупосочни предавате- ля с ОК/ с 3 изходни 74ALS1640 74ALS(™ 15 16 9 инвертор състояния 8 двупосочни предавателя — 16 7 повторител 8 двупосочни предавате- 74ALS(642 — 16 16 инвертор ля с ОК 8 двупосочни предавате- 74ArLcJ643 74 AL SI 15 16 7 инв./повт. ля с ОК 8 двупосочни предавателя —, 16 23 иив./повт. 8 двупосочни предавате- 74ALSI645 74 А Г 15 16 9 повторител ля с ОК 8 двупосочни предавателя 74AT st?-; 0,4 12 2 инвертор 8 предавателя 74AS2&S1 74AS2694 74AS2^ 74AS2f^ 0,4 3S 35 35 35 12 35 35 35 35 2 1 1 1 1 повторител инвертор повторител инвертор повторител 8 предавателя 8 двупосочни предавателя 8 двупосочни предав.ттеля 8 двупосочни предавателя 8 двупосочни предавателя ОК отворен колектор. НЕ-И (фиг. 4.31 а и g). 2x4 повторителя и 2x4 инвертора с отдели^ разрешаващи входове (фиг. 4-31 в и г). Когато предавд- не.о е забранено, изходите на предавателите са в състояние Z (,ГОЛЯМЧ съпротивление). Входната верига на предавателите и на разрещаВащ1(Те входове образува PNP транзистор (фнг. 4.32 а) и максиГ.1алнИЯт входен ток в състояние 1 е 20 рА, а в състояние u — lt) рА. Изходната верига на предавателите е изградена като сложе^ инвертор (фиг. 4.326) и е предвидена за максимален :о< в с?Ртояние 0 — 24 mA, а в състояние 1 —2,6 mA. егралните схеми 74LS240/241/244 и 74S240/241/244 (фиг. сЪщо представляват осем предавателя, обединени в две -глагол® с разрешаващи входове Xz- Интегралната схема тлт <0/$240 е образувана от 2x4 инвертора, a 74LS241/S241 и '4L^244/S244 — от 2x4 повторителя (фиг- 4.33 б и в). Вход- ната и изходната верига е изградена по същия начин, както и при ицтеГраЛцата СХ8ма 74LS465 (вж. фиг. 4 32) с тази разлика, че рез(1СТОрЪТ е със СЪПрйТИвление 50 Q при 74LS240/241/244 230
и 25 Й — при 74S240/241. Изходният ток в състояние 1 и О на 74LS240Z241/244 е съответно 15 и 24 mA, а на 74S240/241/244— 15 и 64 mA. Към изхода на предавателите може да се свързва съединителна линия с характеристично съпротивление до 133 Q. В г Фиг. 4.31. Интегрални схеми: a) 74LS465 ; б) 74LS466 ; в) 74LS467 ; г) 74LS468 Особеност на интегралните схеми 74LS240/241/244 и 74S240/241/244 е това, че логическите елементи на предавате- лите са изпълнени като тригери на Шмит с хистерезис. Това по- зволява с тяхна помещ да се изграждат дълги съединителни линии, като за целта в отделните участъци на линията се включ- ват допълнителни схеми за възстановяване на сигнала (фиг. <4 34). 231
Фиг. 4.32. Предавателни елементи в схеми 74LS466-T-74LS468: о) входиа верига; 6) иэходна верига интегралните Фиг. 4.33. Интегрални схеми: в) 74LS240/ 74S240 ; 6) 74LS241/74S241 ; a) 74LS244/74S244 232
В интегралната схема 74F655 освен осемте предавателя (фиг. 4.35) има и схема за проверка по четност (генератор на бит за четност). Интегралната схема 74F6oo е образувана от осем инвертора, a 74F656 — от осем повторителя. Схемите имат Фиг. 4.34. Изграждане иа дълги съединителни линии с интегрална схема 74LS241/74S241 : а) схема ; б) форма' на входните и изходните сигнали три стробиращи входа — предаването на информация е възмож- но само ако и на трите входа се подаде логическа 0. При по- даване ионе на един от входовете на логическа 1 изходите на предавателите се установяват в състояние Z. Двупосочните предаватели (Bi-directional Bus Transcai- vers) са изградени от два едновходови логически елемента, вклю- чени противоположно един на друг с изходн с три състояния. По този начин е възможно предаването на информация в две посокн, като за целта се включва един от двата паралелно/про- тивоположно свързани предавателя, а вторият от тях се поставя в състояние Z- Посоката на предаване се управлява от управля- ващ вход (входове). Съществуват два начина за управление на посоката за предаване — с два отделни диода (фиг. 4.36 ц) и с един общ вход DIR (Directional Control) — фиг. 4.36 а. При пър- вите схеми двата отделни входа имат противоположни управля- ващи сигнали, така че, обединявайки ги в зависимост от подаде- ния сигнал, предаването става в едната или в другата посока. Не се допуска едновременно разрешаване на предаването в двете посоки, тъй като се получава схема със 100-процентова положи- телна обратна връзка и могат да започнат свсбодни генерации, конто правят невъзможно предаването на сигнали. Haf-често предавателите в двете посоки са от един тип— по- вторители или ингертори. Има и схеми, при конто в едната посока е включен повторится, а в другата — инвертор (например 74LS643, 74LS644 и др ). В малка част от схемите (например в 74LS653 и др.) в едната посока предавателите са с отворен колектор, а в другата — с изходн с три състояния. 233
Фиг. 4.35. Интегрална схема 74F655 234
Фиг. 4.36. Управляване посоката на пре« даваае в двупосочиите предавагели : о) чрез два отделив входа ; б) чрез общ вхо* Фиг. 4.37. Интегрални схеми I a) 74LS242 ; 6} 74LS243 23Ь
Таблица 4 11 Таблица на исгинност на 74LS242 и 74LS243 Управляващи входове Изводи на 74LS242 Изводи на 74LS243 GAB GBA А в А в 1 1 ИЗХОД вход ИЗХОД вход 0 < 1 * * * * 1 0 Z — Z Z Z 0 0 вход изход вход ИЗХОД Т а б л и ц а 4.12 Таблица на псп.нност на 74LS245 Управляващи входове Операция ХР DIR 0 0 от В към А 0 1 от А към В 1 X Z На фиг. 4.37 а е показана схемата на 74LS242, състоящи се от четири двупосочии преда- вател я-инвер тора, а на фиг. 4.376 — схемата на 74LS243, състоящи се от четири дву- посочни предавателя-повтори- теля- И двата предавателя се управляват от два отделки уп- равляващи входа GAB и GBA. Таблицата на истинност на та- зи интегрална схема е дадена в табл. 4.11- От нея се вижда, че при обединяване на двата входа и подаване на тях на. ниво 1, сигнал се предава от А към В. При подаване на ниво О и на двата управляващи вхо- да сигнал се предава от В към А. Предавателят е изклю- чен при GAB—1 и GBA—0. 236
Интегралната схема 74LS245 (фиг. 4.38) се състои от осем дву- посочни предавателя с обединен управляващ вход DIR и общ разрешаващ вход Хр. Сигналът DIR служи за избор на посока- та за предаване (табл. 4.12). Предаването на сигнал е възможно при Хр=0. При JVP=1 предавателнте са изключени. 50 2 00 400 600 6001000 С, ,pF а Фиг. 4.39. Зависимост на времето на закъснение на сигна- ла от капацитета на товара при двупосочния предавател 74LS245 : а) зависвмост на <Ю1; б) зависимое? на /,1о 50 200 400 600 8001000 CT,pF Б Таблица 4.13 Таблица иа истияност на 74S226 К «о г; Д во О ез Я fcf лд-о Е и к! >> Д Д Разреша- a тт! и входове , Памет А към В Памет В към А Операция 3, ал в GBA 0 0 0 1 1 1 1 0 0 1 0 0 1 1 X X X 0 1 0 1 0 1 X X X 0 1 запомвяие, четене запомняне, четене запомняне, четеие четеие, четеие запомняне, четене четене, запомняне запомняне, запом- ияне четене, четеие запомняне, четене запомняне, четене запомняне, четене запомняне, четене четене, запомняне запомняне, запом- няне предаване от В към А четеие на записа- ните дай ни четеие на записа- ните дай ни предаване от А към В четеие на записа- ните данни четене на записа- ните данни в две- те линии запомняне На фиг. 4.39 е дадена зависимостта на времената на превключ- ване /331 и /310 на предавателнте в интегралната схема 74LS245 от капацитета на товара (на съединителната линия). 237
Фиг. 4.40. Иитегрална схема 74S226 Фиг. 4.41. Режим на работа на предавателя 74S226 в зависимост от комби- нацията на входните сигнали 5ц и 5а Шина 238
Таблица 4.14 таблииа ла истинност на 74LS440/441/442/443/444/448 Управ ляващи входове Операция Хр S1 GA GB GC 74LS44O 74LS442 74LS441 74LS443 74LS444 74LS448 1 X X X X X НИКОЙ НИКОЙ НИКОЙ X 1 1 X X X никой никой никой X X X 1 1 I никои никой никой X 0 0 X I 1 никои никой никой X 0 1 1 X 1 никой никой никой X 1 0 1 1 X никой НИКОЙ никой 0 0 0 X 0 0 А—>В, А—>С А—>В, А—>С А—>В, А—»С 0 0 1 0 X 0 В—»С, В—эА В—>С, В—>А В—>С, В—>А 0 1 0 0 0 X С—>А, С—>В С—>А, С->В С-н-А, С->В 0 0 0 X 0 I А—>В А—>В А—>В 0 0 1 1 X 0 в->с В->С В->С 0 1 0 0 I X С—>А С—>А С-+А 0 0 0 X 1 0 А—>С А—>С А—>С 0 0 1 0 X 1 В—>А В—>А В—>А 0 0 0 1 0 X С->В С->В С-»В В четириразредния двупосочен пре- данател 74S226 е предвидена вграде- на памет (фиг. 4.40), която дава въз- можност за обмен на информация меж- ду двете линии, междинно запомняне на данните, одновременно предаване По двете линии на предварително запомне- ната информация и т. н. Възможнос- тите на схемата са показами на фиг 4.41, а действието й е описано в таб- лицата на истинност (табл. 4.13). Чрез отделни разрешаващи сигнали Xza и Azb се управлява състоянието на изхо- дте А и В. Произвеждат се също и трипосочни предаватели (Tri-directional Bus Trans- caivers). Такива са интегралните схе- ми 74 LS140/441/442/443/444 и 74LS448 (фиг. 4.42). В тези схеми има чети- Sqo—— _ 12 S,O~T GAO-1T- GBo— GC о-~- ХрО-А 16 Aj о—* 2 .15 Аг °—* °. 4- С2 о——« 14 А3^- в3о-* С3 а4 В4 С* 7 о—• 13 о— 9 о—- оА Фиг. 4.42. Интегрални схеми 74LS443, 74LS44U 74LS442, 74LS443, 74LS444 и 74LS448 239
ри трипосочни предавателя. Тр,ите входа/изхода са означени с А, В и С. Във всеки вход има включен тригер на Шмит. Изхо- дите на интегралните схеми 74LS442, 74LS443 и 74LS444 са с три изходни състояния, а на интегралните схеми 74LS440, 74LS441 Фиг. 4.43. Схема на 74LS410/441/442/443/444/448 и 74LS448 са с отворен колектор. С помощта на управляващите сигнали 50и Si и разрешаващите сигнали GA, ~GB и GC може да се избира посоката на предаване (табл. 4.14). Съществува възможност за определяне на една от шестте възможни посоки за предаване или за изключване на предаването. Възможно е съ- що и предаване от всеки вход към останалите два изхода. 240
Логическата схема на трипосочния предавател 74LS140 е даде- иа на фиг. 4.43. Входните вериги са изпълнени с PNP транзистор ио схемата от фиг. 4.32 а, като съпротивлението иа резистора е =9 кй за входовете GA, GB и GC, а във всички останали входове /?[ = 5 кй. Максималният входен ток в сьстояние 1 е 20 рА, а в състояние 0 — 400 рА. 4.4.4. ВКЛЮЧВАНЕ НА КАБЕЛ С ХАРАКТЕРИСТИЧНО СЪПРОТИВЛЕНИЕ 50 ИЛИ 75 Й Кабелите, също както и закъснителните линии, трябва да се съгласуват в изхода си. Съгласуването на кабел с вълново съ- противление 600 Й се осъществява по същия начин, както и при закъснителните линии (вж. фиг. 3.33). Кабелите с вълново съп- ротивление 50 и 75 й не могат непосредствено да се включват към изхода на стандартните логически елементи. За целта съще- ствуват специални логически елементи, чиято изходна верига поз- волява да се натовари с 50 или 75 й. Това са интегралните схе- ми 74128 и 74S140 (фиг. 4.44). В тези схеми изходният ток както в сьстояние 0, така и в състояние 1, е значителен по стой. Таблица 4.15 Логически елементи от стандартната серия за товар 50/75 S Парам етри 74128 74S149 Изходен ток в състояние 1 ZQ1, mA Изходен ток в състояние 0 Iqo, 1пА Изходно ниво в състояние 1 (typ) uQX, V Изходно пиво в състояние 1 (min) ^Qlmax - V Изходно ниво в състояние 0 (max) UQ(y, V Ток накъсо в състояние 1 (max) mA Време на превключване от 0 в 1 (typ). W ns Време на превключване от 1 вО (typ) t3M, ns 29 48 3,4 (при /^, = 2,4 mA) 2 (при /q, =29 mA) 0,4 ("Ри zqo=4O mA) 180 10 (при 7?T =133 Si, CT =150 pF) 12 (при =133 S, CT =150 pF) 40 60 3,4 (при /Q1 =3 mA) 2 (при 7?T =50 2), 0,5 (при /^=60 mA) 225 6 (при RT =93 U, CT =15) pF) 6 (при =93 2, Ст =150 pF, 16 Импулени и цифрови схеми 241
ноет (табл. 4.15). Това е постигнато чрез намаляване съпротив- лението на* резисторите както в схемата на сложния инвертор, така и в схемата на фазоинверсното стъпало. Времената на превключване на логическите елементи 74128 и Фиг, 4.44, Логически елементи, предназначени за товар 50 (75) 2 ; fl) от типа 74126; б) от типа 74S140 74S140 са съответно средне 11 и 6 ns (табл. 4.15). В табл. 4.16 са дадени параметрите на логическите елементи от сериите 74ALS и 74AS, произвеждани за товар 50/75 £2. 242
Таблица 4.16 Параме>ри иа логическите е :ементи, преднг ша епи за товар 50//6 2 Тип Логическа функция Тур mA /уо- тА l3Cp’ ns 74ALS804 6 логически елемента 2 И—НЕ 2,6 24 3 74AS804 6 логически елемента 2И—НЕ 48 48 1.7 74ALS805 6 логически елемента 2ИЛИ—НЕ 2,6 21 3.5 74ASS05 6 логиче ки елемента 2ИЛИ—НЕ 48 48 1.7 74ALS808 6 логически елемента 2И 2.6 24 4,3 74AS808 6 логически елемента 2И 48 48 2.5 74ALS'8O4 6 логически елемента 2И—НЕ 15 24 4 74AS1804 6 логически елемента 2PI -НЕ 48 48 2,4 74ALS1805 6 логически елемента 2НЛИ—НЕ 74AS1805 6 логически елемента 2ИЛИ—-НЕ 74AI.S1808 6 логически елемента 2И 15 24 4,8 74AS1808 6 логически елемента 2И 48 48 3,2 74ALS1832 6 логически елемента 2ИЛИ 15 24 5 74ALS1832 6 логически елемента 2ИЛИ 48 43 3,9 Включването на кабел към ТТЛ елементите може да се осъще- стви чрез емитереп повторится (фиг. 4.45 а). В тази схема рези- сторът 7?Д1, свързан между изхода на елемента ЛЕГ и положи- Фиг. 4.45. Включване на кабел със съпротивление 75 2 към ТТЛ елемент: с) а предпазен резистор ; б) без предиазен резистор 243
телния полюс на захранващия източник, осигурява изходен им пуле с размах 5 V. Кабелът е натоварен в изхода си с резис- тор със съпротивление /?т=75 В, който служи за съгласуване. Резисторът предпазва транзистора Т от повреждане при къ- Фиг. 4.46. Включване на кабел към ТТЛ елемент при предаване на ниско ниво на входнин сигнал со съединение на изхо- да на кабела с общия проводник. Изходният сигнал се разпределя между последователно свързаните резистори Ед? и в резултат на което размахът на из- ходния импулс не пре- вишава 2,6 V. Ако схе- мата се изгради без ре- зистора /?Д2 (фиг. 4.45 б), размахът на изход- ния импулс е Есс— UВЕТ В редица случаи е необходимо размахът на изходните импулси да е по-малък от UqX , нап- ример когато те се из- ползуват в генераторите на видеосигнали. В та- кива случаи в изхода на логическия елемент се включва дели- тел или потенциометър, с който се настройва размахът на из- ходните импулси (фиг. 4.46). Съпротивлението на резистора в тази схема се определи от условието ЕСС д2 *Д1 + ^д2 ^4 V. Резисторът Re освен за предпазване на транзистора Т от късо съединение служи и за съгласуване на кабела по вход. 4.4.5. СИМЕТРИЧНИ СЪЕДИНИТЕЛНИ ЛИНИИ Несиметричните съединителни линии в елучаите, когато са из- пълнени с коаксиални кабели, са сравнително скъпи. Друг недо- статък на несиметричните линии е високото ниво на смущава- щите енгнали, конто се получават в общия проводник. Тези не- достатъци не съществуват при използуването на симетрични ли- нии. При симетричните линии и двата прозодника са изолирани спря- 244
мо масата (общия проводник). Както във входа, така и в изхо- да си симетричната линия се натоварва с характернотичното си съпротивление, като товарът е включен спрямо общия провод- ник също симетрично (фиг. 4.47). Обикновено симетричните ли- нии се осъществяват като усукана двойка проводници, чието ха- рактеристично съпро- тивленне е около 1302. Това определи тяхната Фиг. 4.47. Симстрична линия от усукана двойка ниска цена. В двата проводника на симетричните линии сигналът трябва да се предава с противоположна фаза, което означава, че ако в единия проводник сигналът е 0, в другия трябва да е 1 и обрат- ното. Това може да се осъществи с използуването на два ин- вертора при предаване и съответно на RS-тригер за приемане (фиг. 4.48). Логическите елементи и трябва да са с по- вишен коефициент на натоварване — например 7440 или 74Н40’ Вместо логически елементи за предаване на сигнала в симетрич- ни линли може да се използуват и два транзистора, от конто винаги единият да е запушен, а другият — наситен. За целта мо- гат да се използуват например буферните схеми с мощен тран- зистор в изхода от типа 75450В. В схемата на фиг. 4.49 а ли- нията е включена в емитерите и на двата транзистора, затова на двата логически елемента трябва да се подават противофазни сиг- нали. В схемата на фиг. 4.49 б единият проводник на линията е включен в колектора, а другият — в емитера. Това изисква и на двата логически елемента да се подава един и същи сигнал. Произвеждат се специални интегрални ТТЛ схеми, предназна- Фиг. 4.48. Предаване а прием,те на сигншш по симетрич- ни линии с ТТЛ елементи чени за предаватели на сигнал в симетрични съединителни линии (табл. 4.17). Тези схеми имат диференциален изход. Изходите на предавателите в интегралните схеми 75109 и 75110 са изпълнени като генератори на ток (фиг. 4.50). Това определя 245
Таблица 4-17 Предавателни схеми за силетрични съедимте пни ..hhh.i Тип Б рой на пред а- ват. в кор- пус Изходен ток Iq , mA Bp- ме на пре- включване ^зср» ns Захранващо напрежение v Забележка 75109 2 6 9 +5,-5 75110 2 12 9 +5,-5 75112 2 27 И +5,-5 75413 2 40 13 +5 изход с три СЪ- СТОЯНИЯ 75114 2 40 15 +5 75116 2 40 13 +5 пр едавател — приемник 75117 1 40 13 +5 предавател—прием- ник 75183 2 40 12 + 5 74ALS1631 4 33 6 +5 Фиг. 4.49. Предаване на сигнали по си- метрична линия с буферен усилвател: а) линията е включена в емитера на два та транзистора ; б) линията е включена в емитера на единил и в колектора на другим транзистор голямото изходно съпротивление на предавателя както във включено, така и в изключено състояние и позволява към съе- динителната линия да се включат паралелно много предаватели. Необходимо е обаче да се спазва условието в даден момент 246
само една от схемите да предана. За целта в предавателя са предпидени разрешаващи входове Xs и XSI (фиг. 4.51). Изходите на предавателя могат да бъдат в две състояния в зависимост от подадените сигнали на входа. В едното състояние Фиг. 4.50. Предаване на сигнал по симетрична линия с предавател със симетрнчни изходн, из- пълнени като генераторы на ток генераторът на ток е включен и от линията през изхода иа инте гралната схема протича изходен ток, който при 75109 е 6 mA’ а при 75110 — 12 mA. Във второто състояние изходът е запу' шен й през него протича само ток на утечка — около 100 рА- На фиг. 4.51 е дадена логическата и принципиата схема на предавателите от типа 75109 и 75110. В една интегрална схема има два предавателя, конто имат общ разрешаващ вход. Всеки предавател има по два входа, обединени с логическата операция И, и един разрешаващ вход. Таблицата на истинност за един пре- давател е дадена в табл. 4.18. Таблица 4.18 Таблица на истинност на 75109 и 75110 Разрешаващи входове Информационни входове Изходен ток, mA хз Xi Ха Y Z 1 1 1 1 0,1 6 1 1 0 1 6 0,1 1 1 1 0 6 0.1 1 1 0 0 6 0,1 0 1 X X 0,1 0,1 1 0 X X 0,1 0.1 X — сигналът може да е 0 или 1. 247
Предавателнте 75112 се различават от 75109 и 75110 по това‘ че имат повишен изходен ток до 27 mA. В интегралната схема 75113 има два предавателя, като изходи- те им са с три състояния. Схемата 75114 е същата с тази раз- лика, че изходите не са с три състояния. б Фиг. 4.51. Предавател за симетрични линии 75109/75110: а) принципна схема: б) логическа2схема Интегралната схема 75 11’> съдържа два предавателя с вътреш- но свързани прием пицц. Предавателят е изпълпен по схемата на 75113, а приемннкът — по схемата на 75115. В интегралната схе- ма 75117 има един предавател-приемник. 248
Приемането на сигнала от симетричните линии е сфективно, ко- гато приемникът е дпференциален усилвател. В тозн случай един о г проводниците на линията се включва кьм инвер гиращия, а другият — към неинвертиращия вход. Предимствата на диферен- Фиг. 4.52. Приемник за симетрични линии 75107/75108 : а) принципна схема ; 6) логическа схема циалните усилватели са в усилването само на диференциалния сигнал (в случая сигнала на предаваната информация) и в подтис- кане на синфазния сигнал, който се индуктира в линията едно- временно в двата проводника. Параметърът на приемниците е входната им чувствителност. Дава се с разтвора на предавателната характеристика, т. е. от мн- нималното изменение на напрежението между двата входа, при което изходът на приемника се превключва от едно състояние в друго. Чувствителността се определи от коефициента на усил- ване на диференциалния усилвател. Друг параметър на приемниците е обхватът на входното напре- же чие. Това е обхватът, в който може да се изменят входните в: п >ежения и да се подтискат синфазните смущения. 249
Т аблица 4.19 Приемки схеми за симетрични съединителни линии Тип Брой на прием- ниците в кор- пус Време на превключ- ване h ср, ns Входыа чув- сгвителност, mV Обхват па входното напреже- ние, V Захрапва- що напре- жение есс- V Забележка 75107А 2 19 ±25 ±3 +5, —5 ТТЛ изход 75108А 2 19 ±25 ±3 +5, —5 изход с ОК 75115 2 20 ±1000 ±15 ±5 изход с ОК 75116 2 20 ±1000 ±15 ±5 предавател-п рием- ник с ОК 75117 1 20 ±1000 0±-+5 ±5 предавател-прне м- ник 75152 2 60 ±25 + 12,-12 с настройване на хистерезиса 75182 2 31 ±1000 ±15 ±5 ТТЛ изход 75207 2 35 ±10 ±3 ±5, -5 ТТЛ изход 75208 2 35 ±10 ±3 ±5, —5 изход с ОК Интегралните приемници за симетрични линии (табл. 4.19) са разработени за определени предаватели (табл. 4 20). На предава- Таблица 4.20 Максимална честота на предаваните импулси по симетрични съединителни линии [83] Предавателна схема—прием на схема Максимална честота, Mbit/s при 1=30 ш при /=300 m 75109—75107А 20 12 75110-75108А 20 ,j 15 75113—75115 25 ’+ 7,5 75116-75116 25 '+ 7,5 75117—74117 25 7,5 75183—75182 13 7,0 телите 75109 и 75110 съответствуват приемниците 75107 и 75108. В интегралната схема 75107 има два приемника с диференциален усилвател във входа и с ТТЛ изход (фиг. 4.52). Таблицата на истинност е дадена в табл. 4.21. Интегралната схема 75108 има изход с отворен колектор—на фиг. 4.52 разликата между 75107 250
и 7оЮ8 е показана с прекъсвана линия. Присмниците 75107 и 75108 се захранват с две напрежения — 4-5 и —5 V. Таблица 4.21 Таблица на истинност на логическите елементи в 75107 и 75108 Разрешаващи входове xs, Дифсревииилни входове Изход X X uBX>25 mV 1 X 0 —25 mV <ивх < 25 mV 1 0 X —25mV<UBX<25 mV 1 1 1 —25 mV < ивх < 25 mV X X 0 ивх < —25 mV 1 0 X мвх<-25 ™V 1 1 1 “ex <—25 mV 0 -V — сигналът може да е 0 или 1. В съединителните линии, осъществени с приемници 75107 (75108) и предаватели 75109 (75110), могат да се включват голям брой предаватели и приемници (фиг. 4.53), като при това трябва да се изпълнява условието всеки момент да работи само един преда- вател. Честотата на импулсите, конто могат да се предават по те- зи линии, е сравнително висока, като дължината иа линията може да над ниши 2000 m [83]. Фиг. 4.53. Симетрична линия с предавател 75109 или 75110 и приемник 75107 или 75108 Предавателите 75109 (75110) и приемниците 75107 ( 75108) мо- гат да се използуват и в несиметричните линии. В този случай един от изходите на предавателя се евързва към общия провод- ник, а на един от входовете на предавателя се подава опорно напрежение Un в границ ите от —3 до +3V (фиг. 4.54). 251
На предавателите 75113 и 75114 съответствува приемник 75115. който работи с едно захранващо напрежение ±5V. Чувствнтел- ността на 75115 е сравнително ниска— ±500 mV, и затова той с подходящ за използуване в дълги линии при сравнително нискг предавател 75108 или 75110 Фиг. 4.54. Несиметрична линия с и приемник 75107 или 75108 =~я 252
Като предавател може да се използува 75113, 75114 (фиг. 4.55 о) илибуферната схема 75450 В (фнг. 4.590. Във втория слу- чай дължината на линията може да е до 1000 m [83]. В интегралната схема 75152 има два приемника с отделни раз- Фиг. 4.56. Симетрична линия с предавател 75458В и приемник 75152 решаващи входове. Особеност на 75152 е възможността за регу- лиране на праговете на задействуване и отпускане чрез включва не на външен резистор между отрицателния полюс на захранването и извод „управляване на хистерезиса“ — краче 1. Когато този из- вод е отворен, праговете на задействуване и отпускане са +0,3 V, а когато той е свързан към отрицателния полюс на захранването— ±2,2 V. В интегралната схема е предвиден и резистор за съг- ласуване изхода на линията. Като предавател в линиите, при конто за приемник се нзползу- ва 75152, е целесъобразио да се използува буферна схема 75450 В (фиг. 4.56). 4.4.6 ОПТОДВОЙКЙ В редица случаи е необходимо връзката между отделяйте апа- ратури и стъпала да не е галваннчна, т. е. тези апаратури да ня- мат обща маса и галваиично свързан проводник за подаване на сигнал. В тези случаи най-оптимално е предаването на сигнала да се осыцестви с опто двойка — светещ диод и фототранзистор в един корпус. Обикновено изолационното съпротивление на оп- тодвойката е около 1 Мй, а пробивното напрежение между входа и изхода достига до 14-2,5 kV. На фиг. 4.57 а е даден пример за включване на оптодвойка между два ТТЛ елемента. Светещият диод се евързва между по- ложителния полюс на захранването и изхода на предаващия ло- гически елемент ЛЕГ през резистор със съпротивление г> Есс~ ид~ UQ0 Кп — -----,------» 263
където 7Д и UA са токът и напрежението на отпущения диод. За предавши логически елемент ЛЕг може да се използува еле- мгнт с отворен колектор или всякакьв друг елемент с коефи- циент на натоварване 10 и повече. Изходният сигнал се подава на тригер на Шмит — логический елемент ЛЕ2. С посочените на фигурата сопротивления на резис- Фиг. 1.57. Включване на оптодвойка: п) между ТТЛ — ТТЛ схеми ; 6) между ТТЛ—CMOS схеми Фиг. 4 58. Включване на оптодвойка . а) към симетрична линия ; б) към несиметрнчна линия 254
торите максималната честота на импулспия сигнал, който може да се предава, е 650 kHz [95]. Вместо ТТЛ елемент в изхода на оптодвойката може да се включи CMOS елемент (фиг. 4.57 б). В този случай се съгласува ТТЛ схемата с CMOS схемата. Мак- Фиг. 4.59. Предаване на сигнал по несиметрична пиния с предавател 75450В и приемник оптодвойка Фиг. 4.60. Включване на фототран зистор към ТТЛ интегрална схема- сималиата честота на предава- ните импулси в този случай е 10 kHz. Когато предаващата схема и приемната схема са отдалечени една от друга, връзката меж- ду тях може да се осъщесгви с усукана двойка. Обикновено оптодвойката се монтира в приемната страна. На фиг. 4.58 а е показано използуването за тазн цел на оптодвойката 6N 138. Макси- малната дължина на съедини- телната линия е 1500 m ]95]. В примера на фиг. 4.58 б е из- ползувана оптодвойка от типа TIL 111 Максималната честота на предаваните импулси е 50 kHz [71].. Като предаватели на сигнал за несиметрични линии, в края на конто е включена оптодвойка, са подходящи буферни схеми с включени в изхода мощни транзистори. Чувствителността рязко се повишава, ако за приемник се използува не тригер на Шмит, а диференциален усилвател. На схемата на фиг. 4.59 за тази цел е използуван компаратор [70] от типа рА710, чийто изходен сигнал е с ТТЛ нива. Резисторът /?4 съгласува линията на входа, а дио- дите Дг и Д2 ограничават отскочите на входния сигнал. Тази съединителна линия може да се използува за предаване на сиг- нали с честота около 1 MHz [70].
В никои случаи се налага сигнал от фототранзистор да се ио- даде на ТТЛ схема. На фиг. 4.60 е даден един от начините за свързване на фототранзистор. Сигналът от товара на фоторезис- тора Тф през емитерен повторится —транзистора Тру, се подава на тригер на Шмит. Ако сигналът от фототранзистора е с недос- татъчен размах, след него трябва да се включи още един тран- знстор-усилвател (инвертор). 4.5. СХЕМИ ЗА УПРАВЛЕНИЕ НА ИНДИКАТОРНИ ЕЛЕМЕ 1ТИ 4.5.1. ЕЛЕКТРИЧЕСКИ ЛАМПИ С НАЖЕЖАЕМА ЖИЧКА Маломощни лампи с чажежаема жичка могат да се управ- ляват (включват и изключват) от ТТЛ елементи с отворен ко- лектор (фиг. 4.61 а). Лампата Л се евързва между изхода на ло- гическия елеменг н положителния полюс на захранването и Фиг. 4.G1. Свързване на лампа с нажежаема жичка към ТТЛ елемент: а) с отворен колектор ; б) чрез доп ълнптелен транзистор - в) с буферна схема 1 ’ ' свети, когато изходът на логическия елемент е в състояние (V Номиналното работно напрежение Un и работен ток 1Л на лам- па га трябва да отговаряг на условияга Вл — ЕсС и /л ^/<30тах • 0 Когато напреженнето на ламЪата £/л е по-ниско от използувано- ю захранващо напрежение, последователио на лампата тряб- ва да се включи гасящо съпротивление — EcCT~lJ» В случайте, когато условието (4.6) не се изпълнява, лампата трябва да се включи в колекгорната верига на допълнителен 1ранзистор, конто се управлява от изходния сигнал на логичес- 256
кИя елемент (фиг. 4.61 б). Тогава условието (4.6) трябва да се изпълнява за коЛекторното напрежение и колекторния ток на из- ползувания транзистор. Съпротивлението Rs на резистора, вклю- чен в базата на транзистора, се определи от зависимостта п __ ~UBEST о ^\в “ Рт • Базовият ток на транзистора Тл — UQl ~UBEST *в не трябаа да превишава тока /р1тах. В схемата на фиг. 4.61 б лампата свети при сигнал 1 в изхода на логическия елемент (тогава транзисторът Тя е наситен). Вместо допълнителен транзистор за управляване на лампи с нажежаема жичка е целесъобразно да се използуват буферни схеми с мощен транзистор, включен в изхода им (вж.т. 4.2). За тези схеми е в сила всичко казано за управляване на лампи от допълнителен транзистор. При включване на лампи с нажежаема жичка трябва да се има предвид това, че в момента на включване лампата е студена и токът през нея може да е до десет пъти по-голям от тока в нормален режим. Ако транзисторът не е предвиден за толкова голям импулсен ток, той ще се повреди. Един от начините за ограннчаванё на тока през лампата е лам. Фиг. 4.62- Ограннчаване на тока на лампата в момента на включване на захранващия източник а) чрез резистор, свързан в емитера на транзистора ; б) чрез гене- ратор на ток пата да се включи в колекторната верига на транзистора, а в емитерната верига да се включи резистор с неголямо съпротив- ление (фиг. 4-62 а). Тогава в момента на включване през лампата протича ток 1 7 Импулсни и циф ови схеми 257
, . ~^BEST 1Л^1Е== -Re За примера на фиг. 4.62 при Lq(=3,3V, UBEst =0,8 V и RE = =7,2 £2 за тока на лампата се получава 347 mA при условие, че съпротивлението на лампата е много малко. След нагряване на лампата токът й достига до номиналната си стойност. Например, ако номиналният ток е 250 mA, пусковият ток е по-голям с не псвече от 50%. Недостатък на схемата от фиг. 4.62 а е, че съпротивлението на включения в емитера резистор е сравнително голямо (в срав- нение със съпротивлението на лампата) и падът върху него от тока на лампата е няколко волта. В ограничителя на ток, изпълнен по схемата на фиг. 4.62 б [83], съпротивлението Re, включено в емитера, е срав..нтелно малко. Падът на напрежението върху резистора RE се лодава на базата на транзистора Г2.](Съпротивлението Re се избира от равен- ството * Л max където Ubeo е напрежението на отпушване на транзистора Т2 г а /л шах—максималният ток в момента на включване на лам- пата (стойността на ограничаване на тока). Схемата на фиг. 4.62 б работ по следния начин. Когато то- кът 1п превиши стойността /лтах, транзисторът Т2 се отпушва. Колекторът на транзистора Т2 е включен към базата на транзи- стора 7\. Отпушването на транзистота Т2 води до шунтиранего на прехода база—емитер на транзистора 7'1, което довежда да за- пушването на 7\ и съответно до намаляването на тока през лам- пата. В резултат на това до окончателното нагряване^на лампата токът през нея се поддържа равен на /л. 4.5.2,\ГАЗОРАЗРЯДНИ ЛАМПИ Газоразрядните индикаторни лампи (глимлампи и цифрози газо- разрядни лампи) се захранват със сравнително високо напрежение (от около 150 до 250 V) и те не могат непосредствен^ да се включват в изхода на ТТЛ елементите. Зауправляването на газо- разрядни индикаторни елементи (лампи) трябва да се използуват •транзистори за високо напрежение с допустимо колекторно нап- режение над 80-7-100 V, например 2Т3531, 2Г3532, SS1, КП308, КТ605 и др. Изходният сигнал от логическия елемент се подава в базата на транзистора (фиг. 4.63 а) или в емитера (фиг. 4.63 б). В първия случай индикаторната лампа свети при ниво 1, а във втория случай- — при ниво 0 в изхода на логическия елемент. 258
Товарният резистор който се включва в анода на газоразряд- ната индикаторна лампа, има съпротивление Фиг. 4,63. Свързване на газоразрядна лампа чрез тран- зистор за високо напрежение: а) управляван в базата ; б) управляван в емитера където Ua е напрежението на го- рене. а /к — катодният ток на лампата. Захранващото напрежение Ед трябва да е по-високо от напреже- нието на запалване на лампата. Когато допустимого напрежение колектор—емитер на транзистора е под 80 V, трябва между колекто- ра и емитера да се включи ста- билизиращ (ценеров) диод — на фиг. 4.63 е показан с прекъсната линия. Напрежението на стабилизи- ране на диода не трябва да е по- ниско от 50 — 60 V и по-високо от допустимого напрежение колектор— емитер на транзистора. За управляване на цифровите и знаковите газоразрядни лампи в ТТЛ интегрално изпълнение се произвеждат двоично-десетични дешифраторн с високоволтови транзистори в изхода си — 74141 и 74142 (вж. II част на книгата). Катодите на индикаторните лам- пи се евързват непосредствено в съответпите изходи иа деши- фратора (фиг. 4.64). На входовете на дешифратора се подават сигналите Хд, Хв, Хс и Xd от брояч или от памет. Интеграл- ната схема се захранва с напрежение ф-5 V. Фиг. 4.64. Свързване на цифро- ва газоразрядна .пампа къмдво- йчно-десетичен преобразувател от типа 74141 259
4.5.3. СВЕТЕЩИ ДИОДИ Отделим светещи диоди, конто се използуват за индикация, се включват в колекторната верига на логически елемент с отворен колектор (фнг. 4.65). За тази цел са подходящи логически еле- менти от типа 7403, 7406, 7407, 7416 и 7417. Светещият диод свети при ниво 0 в изхода на логический елемент. Съпротивлението Ra, което се свързва последователно на диода, се определя от зависимостта О +Е Фиг. 4.65. Свърз- ване на светещи диоди към логи- чески елемент с отворен колектор където е напрежението на отпущения диод, а /д — номиналният ток на диода. При избор на логически елемент трябва да се нзпълня- ва условието /^тах >^д. Най-често напреже- нието Е се избира +5 V. Индикаторните елементи със светещи диоди, предназначен!! за изобразяване на цифри, обик- новено се изпълняват със седем сегмента. С комбинация от тези седем сегмента могат да се получат цифрите от 0 до 9 (фиг. 4.66 а) и никои от буквите. За управляване на гедемсегментните индикаторни елементи със светещи диоди се произвеждат интегрални ТТЛ двоично-десе- тични седемсегментни преобразуватели — например 7446, 7447, 7448, 7449, 74143 и 74144 (вж. II част на книгата). На фиг. 4.66 б е показано включването на седемсегментен ин- дикаторен елемент със светещи диоди към двоичнодесетичен се- демсегментен преобразувател, чиито изходи са с отворен колек- тор. За това включване индиьаторният елемент трябва да е с общ анод на диодите, образуващн отделните сегментн. Общият анод се включва към положителния полюс на'захраннащня източ- ник (обикновено +5 V). Катодите на сегментите през гасящи ре- зистори се свързват към изходите на двоичнодесетичния седем- сегментен преобразувател. Диодите (сегментите) светят, когато в съответния изход на преобразувателя нивото е 0. Съпротивление- то на гасящите резистори Ra — Rg се определя от зависимостта (4.7). В случайте, когато изходите на двоичнодесетичния седемсег- ментен преобразувател с а изпълнени като генерагори на ток, ка- тодите на диодите на индикаторння елемент се свързват непо- средствено към изходите на интегралната схема без гасящи ре- зистори. Обикновено седемсегментните индикаторни елементи имат и де- сетичен знак, който се управлява от допълнителен логически еле- мент —- например със 7400. 260
Когато сигналите, конто трябва да управляват индикаторния елемент, се получават от MOS интегрална схема (такива са слу- чайте в електронните калкулатори), се излолзуват специални бу- фернн ТТЛ схеми — от типа 75491 и 75492. В този вид схеми Фиг. 4.66. Свързване на седемсегментен индикатор със светещи диоди към двоично-десетичен седемсегментен пре- образувател: «) форма на цифрите ; б) свързване към двоично-десетичен седем- сегментен преобразувател с изхоДи с отворен колектор ; в) свър- зване хьм двончно-десетнчен седемсегментен преобразувател с из- ходи, изпълнени като генератор на ток индикацията е динамична, т. е. във всеки момент се изобразява само едва от цифрите, като във всеки следващ момент свет- ва;” цифра. Времето, през ксето свети всяка една от цифрите, е кратко, а превключването е достаточно бързо, така че не се sa- белязва от окото и всички цифри се вьзприемат като едновре- менно светещи [31]. Предимството на динамичната индикация е в рязкото нама ляване на броя насъединителните проводници между индикаторния елемент и управляващата схема (фиг. 4.67), тъй ка- то всички едноименни сегменти са свързани паралелно. Всыцност в процеса на индикацията на седемте паралелно свързани сег- мента се подава сигнал за цифрата, конто трябва да се изобра- зи, като едновременно се подава напрежение само на диодите на този седемсегментен индикатор, на който трябва да се изобрази цифрата. В схемата на фиг. 4.67 отделните индикатори са с общ катод, а едноймениите аноди на диодите са свързани паралелно. Със свързването на общия катод на даден индикатор към захранва- нето всъщносг се избира елементът, който трябва да светне. 261
Тази задача се изпълнява от интегралната схема 75492, в конто има шест еднакви ключа. Напрежението на отделните сегменти, т. е. на анодите на диодиге, се подава посредством б^ферната схема 75491. Фиг. 4.67. Управляване на седемсегментен индикатор със светещн диоди със сигнали от MOS интегрална схема В интегралната схема 75491 има четири ключови схеми, изпъл- нени като съставен транзистор. Входът се управлява със сигнал от MOS схеми, а изходът е предназначен за комутиране на то- кове до 50 mA. В интегралната схема 75492 има шест ключови схеми с допустим ток, който мо^се да се комутира в изхо- да — до 250 mA. Съществуват различии начини за осъществяване на схемата на индикатора с динамична индикация в случайте, когато сигналът за управляване на индикаторните елементи се получава от ТТЛ схеми [31, 95, 70]. Най-често сигналът за индикация постъпва от двоично-десетични броячи. В такъв случай задачата на схемата 262
Фиг. 4.68- Формиране на индикатор с ьс светеши с динамична индикация сигнал за управляване на диоди с оссм цифри (знака) 263
е да се комутират последователио сигналите Qa , Qb . Qc и QD от отделимте броячи преди подаването им па общ двоичено-десе- тичен седемсегментен преобразувател, като съответно се кому- тират и индикаторните елементи. Подобна комутация може да се Фиг. 4.69. Управление на индикатор със светещи диоди с осем цифри (знака) с динамична индикация осъществи с мултиплексори или с регистри, в конто се въвеж- да информацията от броячите. На фиг. 4.68 е показано формирането на сигнала за управля- ване на индикатор със светещи диоди с помощта на мултиплек- сорй. Сигналите Qai, Qbi, Qci, Qdi до Qz8, Qbs, Qcs и Qdb ce no- лучават съответно от осем двоично-десетични брояча. Мулти- плексорнте са осемвходови и са четири на брой — съответно за сигналите Гд, Yb, Yc и Yd. Мултиплексорите се превключват от брояч с коефициент на броеие 8, на чийто вход се подават импулси с честота />25 п, Hz, 264
където п е броят на идикаторните елементи (двоично-десетичн и- те броячи). Импулсите с честота F се формират от мултивибратор, изпъл- нен с логическите елементи ЛЕГ и ЛЕ2. Сигнглите Qit Q2 и Q3 освен за превключване на мултиплексорите служат и за пре- включване на отделяйте индикаторни елементи (отделимте десе- тични разреди на седемсегментния индикатор). По този начин броячът на осем последователио превключва отделимте разреди на индикатора и съответно към седейте сегмента чрез мулти- плексорите се превключват изходите на съответния брояч и на индикатора се изобразява цифрата, чвйто код е записан в този брояч. Сигналите YA, Yb, Yc, Yd от мултиплексорите постъпват надвоич. но десетичен седемсегментен преобразуйател, ксйто след гасящи резистори Ra—Rg управлява седемте сегмента на индикаторните елементи (фиг. 4.69). Индикаторните елементи (десетични разре- ди) се превключват от триразреден дешифратор, на чиито входо- ве се подават сигналите Q(, Q2 и Q3 от брояч на осем (вж. фиг. 4.68). Изходите на дешифратора Уо4-У7 чрез включови схе- ми, изпълнени с транзисторите 7(|—7\, последователио включват общия анод на светещите диоди на индикаторните елементи към положителния полюс на захранващия източник. 4.5 4. ЕАКУУМНИ ЕЛЕКТРОЛУМИНЕОЦЕНТНИ ИНДИКАТОРНИ ЛАМПИ През последимте години за индикация на цифри и други знаци широко приложение имат вакуумни електролуминесцентви лампи. Тяхното предимство е зеленият им цвят на светене и голямата яр- кост— до около 500 nt. Обикновено вакуумните електролуминес- ценгнй лампи се изпълняват като седемсегментни индикатори (на- пример лампите ИВЗ, ИВ8 и т- н.). Те имат катод с директив отоп- ление, което се захранва с ниско напрежение — под 1 V, и упра- вляваща решетка. Когато напреженнето между катода и управлява- щата решетка е нула, лампата не свети. За да свети лампата. на управляващия електрод трябва да се подаде положително напре- - жение. *- За схемите с динамична индукция съществуват вакуумни елек- тролуминесцентни индикатори, при конто няколко лампи — обик- новено 8 или 12, са монтирани ь общ стъклен балон Едноимевни- те сегменти на отделяйте лампи са съединени паралелно. Всяка лампа има своя управляваща решетка. Катодът (отоплението) на индикатора е общ за всичките лампи. На фиг. 4-70 е даден един от начините за управляване на ваку- умните електролуминесцентни лампи. Сигналите, необходими за управляване на анодите (сегментите) на лампите, се получават от двоично-десетичен седемсегментен преобразувател 7446. Между 265
изходите на преобразувателя и анодите на лампата се включват транзистори с работно напрежение между колектора и емитера, не по малко от 30 V- Когато съответният транзистор е запушен (сигналът в изхода на преобразувателя е 0), на този сегмент Фиг. 4.70. Управление на вакуумна електролуминес- цен тиа цифрова лампа с помощта на транзисторни ключове (анод) на лампата се подава анодно напрежение и той свети. Ко- тато транзисторът е наситен, анодното напрежение е ну ла и сег- ментът не свети. Вместо транзистори в тази схема е целесъоб- разно да се използват инвертори с отворен колектор от типа 7406, конто имат допустимо колекторно напрежение на изходния тран- зистор 30 V. Логическая! елемент ЛЕ1 служи за подаване на напрежение на управляващата решетка. За да свети лампата, нивото на входа на логический елемент ЛЕг трябва да е 0. Това се ишолзува в схе- мите с динамична индикация, конто се изпълнява т аналогично на показаните на фиг. 4.68 и 4.69 схеми — едноимеьните сегменти се свързват паралелно и се комутират от общ транзистор (инвертор 7406). Управляващите решетки посредством дешифратор и логи- чески елемент превключват последователно отделните индикаторни лампи. В схемите без динамична индикация управляващата решетка се 266
свьрзва направо или през резистор със съпротивление до 10 кй към анодного напрежение. За управлкване на вакуумните електролуминесцентии лампи може да се използуват и двоично-десетични десетични преобразува- Фиг. 4 7). Управление на ваьуумна електролумииесцентна пирро- ва лампа с интегрална схема 74141 гели, например от типа 74141. За целта между дешифратора и ано- дите на лампата се включва преобразувател на десетичния код в седемсегментен код., Най-просто такъв преобразувател се осъще- ствява с диоди (фиг- 4.71). Тази схема работи по следния начин. Например, ако трябва да се ипдикира цифрата нула, сигналът в изхода Йо на дешифратора е 0 ( транзисторът в изхода Ко па де- шифратора е наситен). Във всичките останали изходи нивото е 1. Изходът Ко е свързан с анода g на лампата. В резултат напреже- нието на анода g е нула и сегменгът g не свети. На всички оста- нали -сегмент се подава положителният полюс на захранващия източник и те светят-—на лампата се индикира цифрата нула. Ко- гато сигналът К1=0, потенциал нула се подава не само на ано- да а през диода Д,, а чрез диодите Д, Д. Дъ, Д8, Д12 и на ано- дите d, е, f и g. В резултат светят само сегментите b и с, на конто се подава анодното напрежение. На лампата се изобразява циррата 1. По аналогичен начин се образу ват и останалите цифри. 267
ГЛАВА ПЕТА МУЛТИВИБРАТОРИ 5.1. ОБЩИ СВЕДЕНИЯ Мултивибраторите са Схеми, конто генерират правоъгълни им- пулси. За тях е характерен процесът релаксация, т.е. зареждане- то или разреждането нт коидензатор през резистор, което обус- лавя известно закъснение на сигнала. 11родължителността на фор- мирания импулс се определи от времеконстантата на зарядната или разрядната верига. Мултивибраторите, осъществени с интегрални схеми, също как- то и мултивибраторите, изпълнени с дискрет ни елементи, работят в два основни режима: чакащ и автогенераторен. Управляващият сигнал, който пуска чакащите мултивибратори, построеии с ТТЛ елементи, обикновенонепосредствено се подавз на един от потен- циалните входове на използуваните логически елементи. Във връз- ка с това чакащите мултивибратори условно се подразделят на две групи. При първата трупа пускащият импулс е по-продължи. телен от импулса, който се формира от мултивибратора. Тези схе- ми се наричат скъсяващи. Във втората трупа мултивибратори пус- кащият импулс трябва да е по-кратък, отколкото формираният им- пулс. Ако това условие не се изпълни, изходният импулс повтаря формата на пускащия. Включването на коидензатор към ТТЛ елементите довежда до сравнително продължително оставане на логическите елементи в активната облает на предавателната характеристика (областта Ш), което е причина за появяването на паразитни трептения по вре- метраенето на предния или задния фронт на изходните импулси. Паразитните трептения се отстраняват с известно усложняване на схемата на мултивибратора. Освен това всички мултивибратори осъществени с ТТЛ елементи, се характеризират с влошена шу- моустройчивост, тъй като входното напрежение поне на един от логическите елементи в схемата сравнително продължително вре- ме се намира между нивата 0 и 1-Товаизисква при монтиране на схемата върху печатната платка да се вземат всички мерки за подтискане на смущенията. Огобеност на мултивибраторите, Изпълнени с логически елемен- ти от сериите 74ALS и 74AS е това, че напрежението Ur (вж. т. 3.3.1) е практически равно на нула. Това значително подобрява шумоустойчивостта на мултивибраторите. В сериите 74ALS, 74AS и 74F не се произвеждат чакащи н автогенериращи мултивибратори 268
Съществуват множество схемни варианта на чакащи и автоге- нериращи мултивибратори» осъществени с ТТЛ елемента. Описа- нието на много от тях се намира в периодичната техническа ли- тература [13, 16, 25, 26, 33, 66, 80, 102]. Тук се разглеждат те- зи, конто са най-типични и намират най-широко приложение. Най- голямо внимание е отделено на интегралните чакащи мултивибра- тори, който в последно нреме намират много широко прило- жение, и на автогенериращите мултивибратори с кварцова ста- билизация. 5.2. ЧАКАЩИ МУЛТИВИБРАТОРИ 5.2.1. ЧАКАЩ МУЛТИВИБРАТОР С ДИФЕРЕНЦИРАЩА ВРЕМЕЗАДАВА1ЦА ВЕРИГА Схемата, показана на фиг. 3.23, може да се използува за нама- ляване иа продължителността на импулсите. Неин недосгатък са лошиятзаден фронт на формирания импулс и наличието на паразит- Фиг. 5.1. Чака.ц мултивибратор с диференцираща времезадаваща верига: а) схема ; б) времедиаграма на сигналите ни трептения по времето на задния фронт. Тази схема обаче слу- жи като основа за посгрояване на чакащ мултивибратор, който се пуска от кратък отрицателен импулс (фиг. 5.1 а). За целта из- ходът на логическия елемент ЛЕ2 се съединява с входа ех на елемента ЛЕХ. В изходно положение входният сигнал X е 1 и изходният сиг- нал на мултивибратора (в изхода на логическия елемент ЛЕ^ съ- що е 1 (фиг. 5.16). Кондензаторът С е зареден до напрежение Uсо (вж. форм. (3.59)). Падът на напрежението върху резистора 269
R, предизвикан от входния ток на логический елемент ЛЕ2, не трябва да превишава 0,4 V. Стойността на съпротивлението R се избира съгласно указанията, дадени в т. 3.2. Минималната стойност на съпротивлението R се избира от условието което трябва да се изпълнява от входното напрежение в момента R на пусьане на мултивибратора. От това неравенство, като се използуват формулите (3.2) и (3 61), се определи t К+ ^-(^,+^)-иа>^ (5.1> За логическите елементи от серията 54/74 от неравенство (5.1) се определи минималната стойност на съпротивлението R — 100 й. Следователно със схемата от фиг. 5.1 а може да се по- стигве четирикратно изменение на продължителността на форми- рания импулс (максималното съпротивление R е около 400 й'. Мултивибраторът се пуска от крг>тък отрицателен импулс (т. е. от прехода 1—0 на входния сигнал X), чиято продължителност трябва да е по-голяма от сумата на времената па превключване на логическите елементи ЛЕ1 и ЛЕ2, т. е. /пн /з0ц4“ь/з10' Във всеки случай обаче продължителността /П1, на пускащия им- пулс X трябва да е по-малка от продължителността /„ на изход- кия импулс. Преходът 1-0 на входния сигнал, постъпващ в мо- мента /ъ превключва логическия елемент ЛЕг в състояние 1, а елемента ЛЕ2 — в състояние 0. Изходният сигнал 0 се подава на входа е1 на лсгическия елемент ЛЕ\ и по този начни се поддър- жа мултивибраторът във временно стабилно състояние дори и след като входвият сигнал отново стане 1- От момента R кон- дензаторът С започва да се зарежда през резистора R и изхода на логическия елемент ЛЕЪ като се стреми към напреженнето Uqi. Законът, по който се изменя входното напрежение и, Х2 на логическия елемент ЛЕ2, се дава с формулите (3.63) и (3.64). В момента /2, в който входното напрежение нВХ2 стане равно на на- прежението Uo, се превключва елементът ЛЕг в състояние 1, а след време /31о благодарение на обратната връзка се превключва елементът ЛЕг, мултивибраторът се връща в изходно положение и завършва формирането на изходния импулс. Обратната връзка не позволява също да се появят паразитни трептения по време на положителния фронт на изходния импулс, тъй като веднага след превключване на логическия елемент ЛЕ2 се превключва в състояние 1 и логическият елемент ЛЕХ. По този начин на вхо- да на елемента ЛЕ2 се подава отрицателен отскок на напреже- 270
ние, поради което елементът ЛЕг веднагасе устаиовява в област- та I на предавателната характеристика. Продължителността А, на формирания от мултивибратора им- пулс се определи от формулата (3.66) или по точната формула (3.65). За ориентировъчпо оценяване на продължителността на изходния импулс може да се използува изразът tn =0,75 RC. Времето за установяване на изходното състояние на мултивиб- ратора след завършване на формирането на изходния импулс (т. е. времето, необходимо за презареждане на кондензатора С до на- прежението 64о) се дава със зависимостта (3.73) или (3 74), ко- гато във входната верига е включен диод. Формулите (3.65) и (3.66), както и формулите от тази глава, по конто се изчислява продължителността на формираните им- пулси на различните схемни варианти на чакащи и автогенерира- щи мултивибратори, са от вида 1и=т1пА В прил. 6 е дадена графика, позволяваща бързо да се определи стойността на изра- зи от този вид. Входният импулс X, който пуска мултивибратора, трябва да се скъси в случая, когато той е по-продължителен от импулса, който се формира от мултивибратора. За скъсяване на входния сигнал се използува диференцираща верига. При схемата на фиг. 5.2 а напреженнето на входа на елемента ЛЕг се определи от Фиг. 5.2. Скъсяване на пускащия импулс делителя 7?д1 и /?д2 и то се изменя съответно от Есе до 0,5 Есс при изменение на входния сигнал от 1 в 0. Мултивибраторът се пуска от краткия импулс, който се 'получава по„време на прехо- да 1—0 на входния сигнал. 271
Съпротивлението на резистора 7?д1 в схемата на фиг. 5.2 б е избрано достатъчно голямо, така че напрежението Up, което се (подава на входа еа на логический елемент ЛЕЪ да съответствува на ниво 1 (вж. т. 3.2). Входният сигнал се диференцира от вери- гата /?Д1 Сд, и мултивибраторът се пуска от получилия се кра- тък отрицателен импулс, т. е. от прехода 1—0 на входния им- пулс. Двеге схеми на входни вериги на чакащи мултивибратори от фиг. 5.2 са равностойни по действието си. Входната верига от фиг. 5.2 а обаче е с по-малко съпротивление и входното напре- жение на входа е2 на логический елемент ЛЕ± се поддържа ви- наги в граничите на допустимата зона за ниво 1. Тя има по-доб- ра шумоустойчивост, отколкото схемата на фиг. 5.2 б и следова- телно е за предпочитане, независимо че съдържа един резистор <в повече. Тези две схеми се използуват във всички чакащи мул- тивибратори в случайте, когато е необходимо входният импулс да се скъси и мултивибраторът да се пусне от прехода 1—0 на входйия сигнал. Зависимостта (3.65) за продължителността на формирания от мултивибратора импулс е получена при условие, че поредният входен импулс X пуска мултивибратора след завършване на пре- ходните процеси и кондензаторът С е зареден до напрежението ZTco- Ако пускащият импулс X се подаде на входа на мултивиб- ратора преди окончателното достигане на изходното състояние в схемата (например в момента /й във времедиаграмата на фиг 5.3), напрежението на кондензатора С, което е означено с ывх (/3). се оказва по ниско от напрежението Up. В резултат на това. продължителността на следващия изходен импулс се намалява, Времето за презареждане на кондензатора С, т. е. времето за завършване на преходния процес след формиране на изходния импулс, се определя от зависимостта (3.73) или от зависимостта (3.76) в случая, ако във входа на логический елемент ЛЕ2 има включен диод (вж. фиг. 3 23). Ако мултивибраторът се пусне преди завършване на преходния процес, например след време t0 след завършване на формирането на изходния импулс (вж. фиг. 5.3), кондензаторът С се оказва зареден в момента на следващото превключване до напрежение, което се определя от завис имостта (3.72): (5.2) Равенството (4.2) се замества в (3.76) и за продължителността на изходния импулс се получава = (/?<?! + /?) С 1П ^Вхв ___4>_ ^вхО (5.3) 272
Изразът (5.3) може да се преработи, като се използува равен- етвото (3.66) и формулата за приблизително изчисляване където X е малко число: -(Rqi +R)C Л) - UQ0) е W —Uqq . Цо +Ur Фиг. 5.3. Времедиаграма иа импулсите в чакащ мултивибратор с дифереицираща времезадаваща верига (вж. фаг. 5.1) От тази формула се определя намаляването на продължителност- та на изходния импулс ~ (Rqi+R) С 18 Импулени и цифрови схеми 273
и относителното намаляване ___tc_ д*п ~ (VR—UQfji е_______~^Q0 Z« ~ (l/Hl+^)ln ^вхО (5.4) В случая, когато във входната верига на логическия елемент ЛЕ2 е включен диод, от зависимостта (3.75) по аналогичен начни се определи Д/и~(Ящ+Я)С ___6, и Т<С (Un \-Uqo) е Uq() ~~иЛ1+и\ И 4 /?с д5> —Uqo) е UQ0 Ги ... ^И1 + Усо •Цп ‘tUr) 1п — гт (5-5) Диодът във входа на логическия елемент ЛЕ.2, ако той не е предвиден в структурата на интегралната схема, трябва да се включва винаги когато продължителността на формирания им- пулс е по-голяма от 3—4 ps. Това е необходимо, за да се пред- пази входът на логическия елемент ЛЕ2 от повреждане от отри- цателния отскок на напрежението «вх2- Продължителността на изходния импулс /н зависи от стойност- та на захранващото напрежение. Това се вижда от уравнението (3 66), когато в него се заместят изразите за напреженията Uu\ и- (7со (вж. зависимостите (3.61) и (3.59)): tn —(Rqi-VR} б| ^bxJ«4-Rq1) + In (5.6) От това уравнение се определи изменението на продължителност та А/и на изходния импулс в зависимост от измененията на- захранващото напрежение Ь.ЕСс като се има предвид, че изме- ненного на напрежението (/щ е равно на изменението на ЕСс (вж. равенството 2.33), т. е. «вхо+2^ Д t и Д^СС ) 1#вх()+Я) (UQt—UQI )+(fc'cC~^BES1) (5.7) 274
За относителното изменение на продължителността на изход- ния импулс при изменение на напрежението ЕСс се получава д<в Явхо+27? t — • ------------ U~+U— С'вхО (5.8) Фиг. 5.4. Относително изменение на про- дължителността на формираните импулси в завнсимост от стойността на захранва- щото напрежение Зависимостта (5.8) е пос- троена на фиг. 5.4 за две стойности на съпротивленне- то R — 390 и 220 £2. От графиките се вижда, че из- меиението на захранващото напрежение влияе по-силно върху продължителността на импулса при по-малките стой- ности на съпротивлението 7?. Изменението на температу- рата на околната среда влияе върху стойността на напре- женията UBx0, Vbesi, Uq\ и съпротивлението /?вхо> а еле - дователно и върху продъл- жителността на изходния импулс. За логическите еле- менти от серията 54/74 температурните изменения са средно [16]: 41/. дт ’ ’ <4x0 ДТ 1 _ Uqi dUcESi 1 Е Т ^BESl d^BxO 1 ЕТ ^вхО 0,01; 0,01. «0,01; 0,02; (5.9) Тук интервалът на изменение на температурата Д Т е 10°.С, Уравнението (5.6) може да се запише във вида 1. =-(R«.+R) с In - [(/«+ и от него се определи __________*bxo+« (^Ql—i/qo)(^Bx+^)+(£CC~^BESl)^ Х 275
( ^UQt I Ц?! ,, _ A UBESt RUbESI U BESl ^bxo+R ^(£CC—UbesO ^bxO Жхо+К)8 (5.10) A^bxO ^bx.0 Фиг. 5.5. Относително изменение иа про- дължителността иа формираните импул- си в зависимост от температурата на окол- ната среда В тази формула не е взе" то предвид нзменението на капацитета на кондензатора С в зависимост от темпера- турата на околната среда. От нея се определя отиоси- телното изменение Д/и ftu на продължителността на формираните импулси. Тази зависимост е построена на фиг. 5.5. И при нея по-голя- мото изменение на продъл- жителността на импулса /я се получава при по-малките стойности на съпротявление- то /?. Пример 5.1. Да се определят съпротивлението R и капаците- тът С на чакащ мултивибратор, осъществен по схемата на фиг. 5.1, с про- дължителност на изходния импулс 15 p-s. Да се определи също и минимал- ният период на пускащите импулси. Мултивибраторът е изпьлнен с ТТЛ- елъменти от серията 54/74 с параметра: Дсс=5 V; UBESl=0,7 V; t/™—3,3 V; ^0=0,15; RBx0”4 kS; 1/вх0=1,4 V; t/o-1.3 V и %=0,15 k2. Избира се съпротивлението /?=390 2. Определят се параметрите на мулти“ вибратора: напрежението t/co — от зависимостта (3.59) -та^-0'39 T+S.as-9'15-0’®* напрежението UKi — от зависимостта (3.61) -^^Г-</с0=(3.3+0,23) _5^g___o,23e2.3V; напрежението UR — от зависимостта (3.2) eCC~^besi _ 5—0,7 ^вхо+^ 4+0,39 . 0,39=0,38 V. Капацитетът на кондензатора С се определя от зависимостта (3.66): 276
---------<и ----=-------15 ' 102 63 023 =0.0417.10-6 F. (₽ + /?) 1П (150+ 390) 1П^34_О,23 v Uq Избира се C=43nF. Минималният период на пускащите импулси се определя от зависимостта UO0 0,74-0,38-0,15 Д/=ЯС In _____д °-----— — = 390.43. IO-9 In п п-----------=30,6 |is. °’15 5.2.2. ЧАКАЩ МУЛТИВИБРАТОР С ИНТЕГРИРАЩА ВРЕМЕЗАДАВАША ВЕРИГА Вт. 3.3.3 бе разгледано включването на интегрираща верига между два логически елемента. Показано бе (вж- фиг. 3.22), че сигналът в изхода на втория логически елемент закъснява по от- Фиг. 5.6. Схема за нгьаляване на продължителността на входния импулс: а) схема ; б) времеднаграма на сигналите ношение на входния, като закъснението е пропорционално на времеконстантата на /?С-веригата (вж. зависимостите (3.55) и (3.58). На този принцип може да се построй схема за намаляване продължителността на входния импулс (фиг. 5.6 а). В изходно положение входният сигнал Л—0 и кондензаторът С е зареден до напрежение Uqi. Логическите елементи ЛЕГ и JlEt са в състояние 1. Схемата се пуска от прехода 0—1 на вход- ния сигнал; логическият елемент ЛЕ1 се превключва в състояние 0 и кондензаторът С започва да се разрежда през резистора R. 277
Логическият елемент ЛЕ2 също се превключва от 1 в 0 и в то- ва състояние схемата остава до момента, в който напреженнето на кондензатора стане равно на напреженнето Ц, (в момента, оз- начен с t2 на фиг. 5.6 б). Продължителността на изходния им- пулс се определи по фор- мулата (3.58). Недостатък на схемата е продължи- телният заден фронт на формирания импулс. Съпротивлението R не Фиг. 5.7. импулс с трябва да На фиг. Формиране на кратък изхОдеи продължителност 4/зср трябва да е по-голямо от около 250 й за интеграл- ните схеми от серията 54/74. Входният импулс X е по-продължителен от формирания импулс. 5.7 е показана схема, която формира кратък изходен импулс с продължителност 2/3j0. Вм.сто интегрираща верига за закъсняване на сигнала в тази схема се използуват три последователио свързани логически еле- мента. За подобии цели се произвеждат специални набори от ло- гически елементи с повишено време на превключване, например интегралните схеми SN49703N, SN198J3N и 74LS31 [103]. 5.2.3. ЧАКАЩ МУЛТИВИБРАТОР ОТ ТИПА 74121 И 74221 Произвеждат се няколко вида интегрални чакащи мултивибра- тори. От тях най-широко е разпространен мултивибраторът 74121. Чакащият мултивибратор 74121 има три управляващи входа — Xj, Х2 и Х3. Пускащите. сигнали са свързани с логическата за- висимост (*i+ Л2)Х3. (5.11) Мултивибраторът се пуска от положителния фронт (прехода 0—1) на сигнала на входа Ха, като при това е необходимо поне на един от входовете Х1 и Х2 нивото да е 0. Сигналите на вхо- довете Xt и Х2 пускат мултивибратора със своя отрицателен фронт (прехода 1—0), като на входа Ха нивото трябва да е 1. Продължителността на пускащите импулси трябва да е не по- малка от 50 ns. Фронтовете на сигналите на входовете Хг и Х2 трябва да нарастват не по-бавно от 1 V/ps. Във входа Хя е включен тригер на Шмит и затова там минималната допустима скорост на нарастване на фронта на пускащите импулси Ха е значително по-ниска — до 1 V/s. 278
Втабл 5.1 е дадена таблица за работата на накатин мулти- нибратор 74121. Таблица 5.1 Таблица за работата на чакащия мултивибратор 74121 Входове Изходн X, Х2 X, Q 1 Q 0 X 1 0 1 X 0 1 0 1 X X 0 0 1 1 1 X 0 1 1 1 -1” — “LF 4 1 1 1 1 1 L 1_ _! J 1 1 _1 1 L 1_ 1 1 0 X т _п_ “1_1_ X 0 Т -Г1- ~|_Г Приети означения: | — отрицателен фронт на пускатц импулс; I — положителен фронт на пускатц импулс; _|—1_ — положителен изходен импулс; I—Н — отрицателен изходен импулс. Схемата на чакащия мултивибратор 74121 е дадена на фиг 5.8. Действието й може да се поясни с опростената схема, по- казана на фиг. 5.9. В изходно положение на схемата на фиг. 5.9 а логическият елемент ЛЕЛ е в състояние 0, а логическите елементи ЛЕХ и ЛЕ2 — в състояние 1. Транзисторът Т е наситен. Изходното на- прежение на логическия елемент ЛЕХ е равно на Есс благодаре- ние на резистора 7?д1, включен между изхода на елемента и по- ложителния полюс на захранването. Кондензаторът С е зареден през прехода база — емигер на наситения транзистор Т и резис- тора до напреженнето Есс—Ebest- Мултивибраторът се пуска от прехода 1—0 на входния сигнал (от кратък отрицателен импулс — фиг. 5.9 б). Логическият еле- мент ЛЕа се превключва в състояние 1, а ЛЕ2 — в състояние 0. Напреженнето в изхода на логическия елемент ЛЕХ става 0 и кондензаторът С започва да се разрежда през резистора R и из- .ходната верига на елемента ЛЕХ. Транзисторът Т се запушва ст подаденото в базата му отрицателно напрежение на кондензато- ра С. Напреженнето на базата на транзистора Т нараства със за- 279
Фиг. 5.8. Функционалиа схема на чакащня мултивибратор 74121 Фиг. 5.9. Чакащ мултивибратор с NPN транзистор, включен като инвертор» с) схема; 6) времедиаграма.иа сигналите 280
реждането на кондензатора С (вж. фиг. 5.9 6} Схемата остава в това временно устойчиво състояние, докато напрежението в база- та на транзистора Т не стане равно на напрежението Ueewt, при което транзисторът Т отново се отпушва н насища. Продължи- телността t* на формирания импулс е /я =RC in 2^СС—^ВЕОТ есс~^веот 0,7 RC. (5.121 Времето за достигане на изходното състояние на схемата, т. е времето за зареждане на кондензатора С до напрежение Есс, е c,n £с£Г^~2/?* с- (5.13) В схемата на фиг. 5.8 логическите елементи ЛЕг-$-ЛЕ4 са включени във входната верига и от една страна, служат за изпъл- няване на логическото уравнение (5.11), а от друга страна, правят независимо денствието на мултивибратора от продължителността на пускащите импулси. Самият чакащ мултивибратор е съ ставен от логическите елементи ЛЕЪ, ЛЕв- ЛЕ7н транзистора Т. Логи- ческият елемент ЛЕв е необходим за получаване на инверсен из- ход Q. R—5-тригерът в схемата на мултивибратора (вж. фиг. 5.9) е образуваи от логическите елементи ЛЕ&, ЛЕ6 и инвертора ЛЕ^. Времезадаващата верига — резисторът R и кондензаторът С се включват извън интегралната схема. За пелта е изведена базата на транзистора Т (посредством малкото съпротивление R"). Освен това към базата на транзистора Т е включен резне. & иг. 5.10. Свързване на чакащня мултивибратор 74121 : ) с външен ревистор във времезадаващата верига ; б) с нзползуване на вградения в интегралната схема резистор със съпротивление 2k 2 торът Rt3, другият край на който също е изведен от интеграл- ната схема. Този резистор също може да се използува във вре- мезадаващата верига. На фиг. 5.10 са показани начините за включване на чакащия 281
мултивибратор 74121. В случая на фиг. 5.10 а времезадаващата верига е осъществена с външни (дискретни) резистор R и конден- затор С. В случая на фиг. 5.10 б е използуван вътрешният резис- тор Квз и външнп към интегралната схема е включен само кон- Фи1. 5.11. Зависимост на продължителнэстта на изходния импулс на мулти вибратора 74121 при Т, =25°С и F^=5\' . «я) от сьпротивлението R на времезадаващата вернга ; от капацитета С на времезадаващата верига дензаторът С. Съпротивлението на резистора RB3 е 2 кй. Продължителността tu на формирания импулс се определи от зависимостта (5 12): Ц ^0,7 RC, а времето за достигане на изходното положение на схемата — от зависимостта (5.13): Гв ~2(/?Ч R") С. За бързо ориентировъчно определяне на съпротивлението на резистора R и капацитета на кондензатора С при зададена про- дължителност на импулса ta може да се използуват номограмн, да дени на фиг.. 5.11. Съпротивлението R може да се изменя от 1,4 до 40 кй, а кон- денззтоэът С — от 10 pF до 1000 pF. Работното напрежение на електролитните кондензатори трябва да е над 20 V. При свързване на мултивибратора по схемата на фиг. 5.19 б без вън- шен кондензатор се формира импулс с продължителност около 282
Фиг. 5 12. Получаване на продължителни импулси с чэкащия мултивибратор 74121 К) ns. Максималната продължителност на изходния импулс, коя- то може да се получи с мултивибратора 74121, е 28 s. По-голяма продължителност на формирания импулс може да се получи, ако времезадаващата верига се включи посредством транзистор (фиг- 5 12). В тази схема съпротив- 1ението R може да достигне щ 1 MS [71]. Чакащият мултивибратор от типа 74121 се характе- ризира с добра стабилност на продължителността tu на формирания импулс: при изменение на захранващото напрежение Есс и темпера- турата на околната среда в допустимите границч продъл- жителността tn на изходния импулс се изменя с не по- яече от 0,5%- На фиг. 5.13 са дадени графики, конто показват влиянието на захранващото напрежение (фиг. 5-13 а) и температурата на околната среда (фиг. 5.13 б) върху продължителността на изходния импулс и влиянието на температурата на околната среда върху праговете на задейству- ване Ег и на отпускане Е2 на тригера на Шмит във входа (фиг. 5.13 в) и изменението съпротивлението на вътрешния вре^ мезадаващ резистор RB3 (фиг. 5.13 г). Oci овните параметри на мултивибратора 74121 и са даде- ни в табл. 5.2. Чакащият мултивибратор 74121 е универсален по своето при- ложение и може да се използува във всякакви разработки с ТТЛ елементи. Чакащ мултивибратор с програмирана продължителност на изходния импулс [6]. За целта се превключва резисторът R във времезадаващата верига (фиг. 5.14). Схемата се управлява отсиг- налите конто могат да приемат стойностите 0 или 1. Тези сигнали се получават от инверторите ЛЕ^—ЛЕ^ При сиг- нал 1, равен на 1, съответнияг разделителен диод се отпушва и свързаният към пего резистор се включва към времезадаващата верига. Еквивалентното съпротивление на времезадаващата ве- рига е равно на L=l_ । [ R 1 1 I Rn п 2 Тук In могат да бьдат 0 или I в зависимост от сигналите 283
получавани от инверторите ЛЕ^ЛЕп- В тази схема ка пацитетът С моих да се измени от 10 pF до 10 pF, а съпротив- лението R от 2 до 40 kQ. Диодите Да и Дв са силициеви с номинален ток 20 mA и ограничават напрежението в изхода 10 на чакащия мултивибратор. Фиг.5.13. Влияние на температурата на околната среда и захранващото напре жение върху параметрите на мултивибраторите 74121: а} изменение на относителната нестабилност на продължителността на иааодния импулс от захранващото напрежение ; б) изменение иа отиосителиата нестабилност на процъл- жителността аа нзходиия импулс от температурата ; в) изменение иа праговете на за- действуване Е и на отпускане на тригера на Шмит във входа X от темлерату- 1 II о рата ; г) изменение на съпротивлението на вътрешиия резистор от температурата на окод иата среда В интегралната схема 74221 има два чакащи мултивибратора, конто по параметри са идентични с мултивибратора 74121. Раз- ликата е в това, че мултивибраторът 74221 има нулиращ вход Д (фиг. 5.15). За да функционира мултивибраторът, сигналът във входа Д трябва да е 1. Когато мултивибраторът е задействува» (Q = 1) и сигналът Д стане 0, мултивибраторът се нулира (Q=0). Времето ts, за което най-малко преди постъпване на импулс на 284
иходовете Х± или Х2 сигналът /? трябва да се установи в със- тояние 1, е 15 ns (фиг. 5.16 я). Импулс на входа /? за нулиране на мултивибратора може да постъпи не по-рано от 50 ns след пускане на мултивибратора от сигнал, подаден във входа или Х2 (фиг. 5.16# и’в). Фиг. 5.14. Мултивибратор с програмируема продължи- телност на изходния импулс «Риг. 5.15. Функционал на схема на чакащия мултивибратор 74221 285
Таблица 5.2 Параметры на чакащня мултивибратор 74121 [103] Параметър Означение, измервател- на единица 74121 min | typ max Консумиран ток — при <2=0 1СС0’ П1А * 13 25 — при Q = l ^cci ’ тА 23 40 Време на включване — от Хг или А"2 към Q f’0l. ns 45 70 — от Xs към Q ^301’ ns 35 55 — от ХА или Х2 към <2 ns 50 80 — от Х3 към <2 40 65 Продължителност на пусковия импулс за 4min- ns 50 входове Ху—Х3 Продължителност на изходния импулс при t„ • ns 30 50 С=0, Я=Яв3 (2kS) Коеф. на входен товар вход Хр Х2 AbX- - 1 — вход Ха A»x- - 2 Коефициент на натоварване Nq. ~ 10 Ток па късо съединение в изхода Iqkc- mA 18 1 55 1 * Времената /301 са дадени при 7?т = 400 2, Ст=15 pF, R—2 кй и С= =80 pF. Мултивибраторът 74221 има два информационни входа Хг и Х.> (фиг. 5.15, табл. 5.3). От входа мултивибраторът се пуска от отрицателния фронт, като на входа Х2 нивото трябва да е 1. От входа Х2 мултивибраторът се пуска от положителния фронт — на входа Хх нивото трябва да е 0. Таблица 5.3 Таблица за работала на чакащите мултивибратори 74221 и 74LS2 21 Входове Изходи R Xj x2 Q Q 0 X X ' 1 1 T X 1 X 0 0 X X 0 t 1 1 L 1_L_ 1 1 I 000 ГГГ J 1 1 let 1 1 1 286
Когато времезадаващият коидензатор С е електролитен, п сло- жите лният му електрод се свързва към интегралната схема, а отрицателният електрод — към положителния полюс на захранва- нето Ч-fcc- Фиг. 5.16. Време за подготовка: а) при пускаие иа мултивибратора от входовете A’j и X ; 6) при нулиране иа мултивибратора Изводите на мултивибратора 74221 са същите както и на ин- тегралната схема 74123. Основните параметра на мултивибраторите 74221 и 74LS221— време на включване, минималка продължителност на пускащите и на нулиращите импулси и граници на изменение на стойностите на кондензатора и резистора на времезадаващата верига, са дадени в табл. 5.4. Продължителността на формирания импулс се определя от за- висимостта (5.13), като за ориентировъчно пресмятане може да 287
Т абли ца 5.4 Параметри на чакиците мултивибратори 74221 и 74LS22I [103] Параметър Означение, измерва- телна единица 74221 74LS22! mln typ max mln typ max Коисумиран ток—при (?=0 lcco' mA 26 50 4.7 11 —при <2=1 ^ссг mA 46 80 4,7 11 Ток на късо съединеиие иа изхода 18 55 15 100 Време на включване — от А", към Q t^i. ns 45 70 45 70 — от Х2 към Q ^301> ns 35 55 35 55 — от A"i към Q Isio’ ns 50 80 50 80 — от Х3 към Q ^3io> ns 40 65 40 65 Време иа изключване — от R към Q ^310* ns 27 27 — от R към Q ^301* ns 40 40 Продължителност напусковия импулс — входове Xit Хг Rulin’ ns 50 40 — вход R ^нППп‘ ns 20 40 Време за подготовка • ns 15 15 Продължителност на изходния импулс при С=0 и R=2 k2 ns 20 30 50 20 30 50 Външеи резистор IR. k2 1,4 40 1.4 100" Външен кондензатор C, pF 0 1000 0 1000 3 а б е л е ж к а. Времената t3 и саопределени при товар Ст—15 pF и 7?т =400 2 (при 74LS221 RT =2 k2). Фиг, 5.17. Зависимост иа продължителиостта на формирания импулс на мулти’ вибраторите 74221 и 74LS221 : а) от температурата на околната среда ; б) от захранващото напрежение 288
се използуват графиките от фиг. 5.11. Зависимостта на относи- телното изменение на продължителността №wltH на ф (рмирания импулс от температурата и от захранващото напрежение е да- дена на фиг. 5.17. От тези графики се вижда, че стабилността (относителното изменение на продължителността на формирания импулс при мултивибратора 74221/LS221 е по-лоша (почти два пъти) в сравнение с мултивибратора 74121 при едлакво измене- ние на захранващото напрежение и на положителната температу- ра. По-добра е стабилността на формирания импулс при ниски и при отрицателни температуря. 6.2.4. ЧАКАЩ МУЛ ГИВИБРАТОР ОТ ТИПОВЕ 74122 и 74123 Чакащите мултивибратори от типове’74122 и 74123 се характе- ризират с възможност за продължаване или прекратяване на из- ходния импулс. За прекратяване на изходния импулс в тях е предвиден нулиращ вход R. При пускане на мултивибратора и Фиг. 5.18. Времедиаграма на входните и изходните сигнали иа чакащите мултивибратори 74121 и 74123 през време на формиране на изходния импулс сигналът на този вход трябва да е 1. Когато той стане 0, изходният сигнал Q на мултивибратора също става 0. Това е пояснено на фиг. 5.18: в момента Л сигналът на входа R става 0, процесът на формира- не на импулса се прекратява и чакащият мултивибратор се уста- новява в състояние 0. При чакащите мултивибратори от типове74122 и 74123 практи- чески не съществува време на възстановяване (вж. времедиагра- мите на фиг. 5.18 в момента /ь). Освен това чакащите мултивиб- ратори 74122 и 74123 се пускат при всяко постъпване на входен импулс независимо от състоянието на изхода. Затова винагикраят на изходния импулс е отдалечен с време t„ от последняя постъ- пил пускащ импулс. Това е пояснено на фиг. 5.18: в момента t2 1 9 Импулени и цифрови схеми 289
мултивибраторът се пуска, обаче преди края на изходния импулс Q в момента t3 постъпва нев пускащ импулс, който продължава процеса на формиране и изходният сигнал се запазва 1 още за време /и след момента t3. фиг. 5.19 Свързване на чакащия мултивибратор 74122:- а) с външен резистор във времезадаващата верига ; <5) с из ползун ане на вград иия в интегралната схема резистор със съпротивление 10 kS Чакащият мултивибратор от типа 74122 има четири управля- ващи входа — X1-^-Xi (фиг. 5.19 . Действието на мултивибратора се пояснява от табл. 5.5. Сигналът, подаден на входовете XY и А’а, пуска мултивибратора с отрицателния си фронт (прехода 1— 0), като нивото и на двата входа Х3 и Х4 трябва да е 1- Сигна- лът, подаден на входовете Х3 и Xit пуска мултивибратора с по- ложителния си фронт (прехода 0—1), като нивото ноне на един от входовете Хг или Х2 трябва да е 0. Ако пускащият сигнал се подава на входа Х3, то на входа Xt нивото трябва да е 1 и обратно, ако пускащият сигнал се подава на входа Х& нивото във входа Xs трябва да е 1. Времезадаващата верига се включва външно (фиг. 5.19 а\ като съпротивлението на резистора R може да се избира от 5 до 50 кй. Вместо външен резистор може да се използува и вътрешпият резистор, изведен на крачето 9, чието съпротивление е 10 кй. Продължителността на формирания импулс при 01000 pF се определи от формулата t„ =0,28 RC Тук съпротивлението на резистора R е в килоомове, капаците- тът на кондензатора С—в пикофаради, а продължителността t„ на изходния импулс се получава в наносекунди. 290
Т а б л и ц а 5.5* Та • лица за работата на чакациге мултичибрлтори 74122 и 74LC122 Входове Изходи к х, х. х3 х< <? <? — 0 X X X X 0 1 X 1 1 X X 0 1 X X X X 0 1 X X X X ь 0 1 X о X 1 1 0 I 1 0 X т 1 |-| —1 ._ 1 0 X 1 т п 1 X 0 1 I с> 1 1 X 0 Т 1 _П_ ~1_Г 1 X 0 1 т 1 1 “I г 1 I X I 1 1 1 1 1 1 1 |—1 _| 1— 1 1 1 1 1 _п_ -|-Г т 0 X 1 1 _п_ 1 1 т X 0 1 1 _Г1_ -|_Г * За означения вж. табл. 5.1. орд R Г При мултивибратора 74L122 продължителността е /и = 0,337?с(1 + а при 74LS122 tH ==0,4/?С. Когато капацитетът С е по-малък от 1000 pF, зависимостта за определяне продължителността ги е нелинейна и времето t„ се определи от номограмите на фиг. 5 20. При използуване на нуларащия вход /^начакащия мултивибра- тор времезадава’Цата верига трябва да се свърже през диод, както е показано на фиг. 5.19 а с йрекъсвана линия. Това свьрз- в?не трябва да се използува и тогава. когато кондензаторът С е електролитен. Съпротивлението в този случай може да бъде най-много 30 kQ, като повторно пускане на мултивибратора по време на формираие иа изходния импулс се гараятира, ако вход- иият импулс е по продължителен от t„ >0,22С (тук /и е в нано- секунды, а С — в пикофара ди). Чакащият мултивибратор 74123 е подобен на чакащия мулти- вибратор 74122. Той има само два входа — АДиАД (фиг. 5.21) Функ- 291
ns.tu Фиг. 5.20. Но.могряма за определите продължител- нос тта на импулса при мултивибраторите : а) 74122, 74123 и 74130 ; 6) 74LS122, 77LS123, 74LS422 и 74LS423 292
Таблица 5.6* Таблица за работата на чакащите мултивибратори 74123, 74LS123 и 7413и Входове Изходи И -Xi х2 0 Q 0 X X 1 1 t X X 0 X 0 X X и Т I 1 _!_1 । ° = ° 1 । । 1 1 1 -ННЬпп 1 1 1 * За означения вж. т:.бт. 5.1. Фиг. 5.21. Свързван* на чакащия мултивибратор 74123 циониранего му е пояснено от табл. 5.5. В мултивибратора няма предвиден вырешен резистор за времезадаващата верига. Това намалява броя на изводите на мултивибратора и позволява в един корпус DIL с 16 извода да се поместят два еднотипни чакащи мултивибратора. ПртДълйаггелпостчаща -импул зщ ia ? .формираи от яакащнт-емуд> 293
Продължителността на импулса tH, фоомиран от чакащите мул тивибратори 74123, се определи от зависимостта (при С> 1000 pF) ^=0,25 RC 1 , °-7) R ) Пои 74L123 продължителността /и е Фиг. 5.22. Зависимсст па коефи- циеит.1 /< от капашиета павре- мезада;;ащия кон .снзат<р при ча- кащия мултивибратор 74LS123 Фиг. 5.23. Свързване на електротптен кондензатор във времезадаващэта ве- рига на чакащия мултивибратэп 74123/74LSI23 /и = 0,29 RC а при 74LS123 /„=/</? С, където коефидиентът /< се определя от фиг. 5.22. Средната стойност на коефициента /< е 0,4 и за ориентировъчло опреде- ляне на продължителността на формирания от мултивибратора 74LS123 импулс може да се използува зависимостта /„ = 0,4 RC- При С< 1000 pF продължителността tu се определя от но- мограмите на фиг. 5.27 б. Когато времезадаващият кондензатор е електролнтен, също както и при 74122, трябва да се включи силпциев диод, както е показано на фиг. 5.23. В табл. 5.7 са дадени оснэвните параметри на чакащите мулти- вибратори 74122, 74LS122, 74123, 74LS123 и 74130. Чакащият мултивибратор 74LS422 е идентичен със 74LS122, а чакащият мултивибратор 74LS423 — със 74LS123. Разликата им е само в това, че мултивибраторите 74LS422 и 74LS423 не могат да се пускат от сигнал, под ад ел във входа R. За тях е в сила таблицата за истинност, дадеяа в табл. 5.5, без пэследните два реда и табл. 5.6 без последний ред. 291
Таблица 5.7 Параметри на мултивибраторите 74122/123/130 и 74LS122712-*/422,423 Параметър Означение, мзмерва- телна еди- ница 74122 74123 74130 74LS122 74LS422 74LS123 74LS423 min typ max min typ max Конгумиран ток — за 122 /сс, mA 2-3 28 6 11 — за 123 7СС, mA 46 66 12 20 Ток на късо съединеиие на изхода Време на включаане—от или Xz 7qkc, mA 10 40 15 100 (Xt за 123) към Q ns 22 33 25 33 — от Xs, Х4 (Xz за 123) към Q — от Xv Xz (Х^ Aroi» Пэ 19 28 29 44 за 123) към Q — от Х3, Х4 (Xz /.'110' ns 30 40 30 45 56 за 123) към Q ^310’ ns 27 36 37 Време на изключване—от вход R към Q /31C, ns 18 27 18 27 45 — от вход 7? към Q ^310* nS 30 40 30 Продължителност на изходния импулс 45 45 68 при С=0 и 7?=5 ка /и ns 65 i Продължителност иа пусковия импулс tn min» ПЗ 40 40 — при 0 на всеки вход — при 1 на всеки вход tn min» nS 40 40 — на вход R tn min» US 40 40 Външен резистор R, ka 5 50 5 360 Външен кондензатор C*, pF *С е без ограничение. 5.3. АВТОГЕНЕРИРАЩИ МУЛТИВИБРАТОРИ 5-3.1. АВТОГЕНЕРИРАЩ МУЛТИВИБРАТОР С ДИФЕРЕНЦИРАЩА ВРЕМЕЗАДАВАЩА ВЕРИГА Автогенериращ мултивибратор се получава от схемата на ча- кащ мултивибратор, ако входът му се съедини с изхода. Тази обратна връзка обаче е необходимо да се построй също с време- задазаща RC верига. Например от чакащия мултивибратор от фиг. 5.1 с въвеждането на още една времезадаваща верига — резистора R’ и кондензатора С', се получава автогенериращ мул- тивибратэр, чиято схема е дадена на фиг. 5.24. Процесът на фэрмиргне на импулсите при този мултивибратор е същият, как- то и при мултизибратора от фиг. 5.1. Периодът на повторение на импулсите е 7и = ^и1 + ^12 > 295
където 7И1 и /и2 се определят от формулата (3.65), като в нея погледователно се заместват R'C' и R"C". Обикновено двете вре- мезадаващи вериги в мултивибратора имат еднакви параметри и периодът на генерираните импулси е Тп = 2/и> т. е. коефициен- тът «а запълване у е 0,5. Фиг. 5.24. Автогенериращ мултивибратор с диференциращи времезлдаващи ве- риги: а) схема» б) времедиаграма иа сигналите Напреженнето на кондензаторите С и С" в момента на превключването се определя от зависимостта (3.75), в която се замества t=tB (вж. формула (3.66),' в която се приема = f7fi). т. е. Rqi+R 1п "nl+^fi t7co=t7«-(^ + W?-^oo)e Л1|/?вх“ ” * . (5.14) Тук U% е напреженнето върху резистора 7?', съответно R", при изключени кондензатори С' и С". Като се вземе предвид равен* ството (5.14), за периода на повторение Ти на импулсите от мул- тивибратора се получава Rqx+R , £и1+^ fill fiexO ^вхО Г.-2 </го.+Л!) С In ±Ив~и.Я^1-------------------- ивх0 (5.15) От зависимостта (5.14) следва, че входното напрежение на ло- гическите елементи в мултивибратора в моментите на превключ- ването им от състояние 1 в 0 (при у=0,5) е по ниско от напре- жението UR, което се получава върху резисторите /?' и 7?" 296
вследствие на протичането през тях на входните токове на ло- гическите елементи ЛЕ, и ЛЕ2. Това дава възможност съпро- тивленията на резисторите R' и /?" да се изберет по-големи, от- колкото стойността, получена от формула (3.3). На фиг. <>.25 е- Фиг. 5.25. Напрежение на входа на логическите е ie- менти в чакащич мултивибратор от фиг. 5.24 в мо- мента на превключването им от 1 в 0 в зависимост от съпротивлението R построена зависимостта (5.14) за логическите елементи ст серията 54/74 при коефициент на запълване на импулсите от мултивибра- тора у—0,5, т. е. при R' = R" и С'—С". От нея следва, че опти- малното съпротивление на резисторите R' и R" (при zzBX = 0,4 V) е около 1 кй. Изменение™ на периода Ти на повторение на импулсите, т. е. на полупериодите /Н1 и /И2» при промяна на захранващото напре- жение и температурата на околната среда са същите, както и при чакащия мултивибратор от фиг. 5.1, и се определи от зави- симостите (5.8) и (5.10). Недостатък на схемата на фиг. 5.24 е, че след включване на захранващото напрежение не винаги започва процесът на генери- ране. Причината е във включените във входа на логическите елементи ЛЕг и ЛЕ2 резистори R' и R", конто устанэвяват вход- ното им напрежение на ниво логическа 0. При подаване на за- хранващо напрежение към мултивибратора, оссбено ако то на- раства сравнително бавно, кондензаторите С и С" се зареждат без резки изменения на тока през резисторите R' и 7?" и в двата изхода па мултивибратора се установяза пиво 1. В схемата на фиг. 5.26 са добавени два допълнителни логичес- ки елемента ЛЕз и ЛЕЬ с което се постига автоматично започ- ване на генериране след включване на захранващото напрежение [16]. За целта резисторът R" е свързан не към масата, а към 297
изх да на логическия елемент ЛЕ*. По този начин, ако след включване на захранващото напрежение и на двата изхода на мултивибратора се появи сигнал 1, напрежението в изхода на логическия елемент ЛЕ* посредством резистора R" се по- фиг. 5.26, Автогенериращ му.'тивибрат.р, за- почващ самостоятелно да работм в режим на генериране след включване на захранващото напрежение дава на входа на логи- ческия елемент ЛЕ2. Еле- ментът ЛЕ2 се превключ- ва в състояние 0 и започ- ва генериране на Импул- си. В процеса на работа на мултивибратора напре- жението в изхода на ло- гическия елемент Л£^ Ви- наги е нула. Освен в непрекъснат режим на работа мулти- вибраторът от фиг. 5.26 може да се включва и изключва, т. е. да работа в стартстопен режим. За целта в схемата е предви- ден вход R — мултивибра- торът работи, когато сиг- налът в този вход е 1, и генерирането прекъсва, когато сигналът /?=0. Първият импулс след постъпване на разрешаващия сигнал R е по-кратък, тъй като през време на паузата между пакетите кондензаторът С' се разрежда до нап- режение Up, което е по-високо от напрежението Ucq (вж. зави- симостта (5.14)), до което кондензаторът С се презарежда при работа на мултивибратора. При 'ер 5.2. да се определи, капацитетът на кондензаторите С и съпро- епивлението на резисторите R в мултивибратор, осъществен по схемата на фиг. 5-24- Честотата на изходните импулси е 100 kHz- Мултивибрато- рът е изпълнен с логически елементи от серията 54/74 с параметра: £сс=5 V ; Явх0=4 кй; [/„=1,35 V; UBESi = 0,7 V ; UR = 0,7 V; UQ0 = = 0,05 V; 7?^ = 130 й и 17(21=3,5 V. Or фиг. 5.25 се избира сьирогивлениего 7?=9Ю й. Ог завцсимостга (3.2) се определи ,, ^сс ~ Ubes\ 5—0,7 /?= ~RB^+R~ ^ = -4+0,91- °'9I = °'8 V’ Приема се ориентяровъчно напрежение 7/с0=0>45 V. Ог формулата (3.61) се изчис шва R 0.91 +UC0) r+r {/^>=(3,5-[-0,45) о 91 у рз" ~ °,45 = 3 V. 298
II шрежениего Uco се определи от зависимостта (5.14): _ ^Qi + R { ___Um+uR Vc-UR-{VP+U{i-U(il)e «" «вхо 0,134-0'81 _3+0,8_ — 0,05) е °.7« п 1,35 =0,46 V. Тази стойност е близка до приетата по-горе. Ако напрежението бсше полу- чено по-високо от 0,5 V, трябваше да се приеме по-малко съпротивление R и обратного, ако се беше получило по-ниско от 0,4 V — трябваше да се приеме по-голямо съпротивление R. От зависимостта (5.15) се определи капацитетът на кондензаторите С: с . Т„ =0,8-(0,7+0,8 — + 1П "“° 2(7?Q1+7?) in - ^вхО IO-5 --------------------------------------—- =0,512 . 10-8 F. -1,4 ш 2(130+910) In 3+°-4— (0’7+ 0.8) е________’ 1,35 За капщигега иа кондензатора С се приема 5,1 nF. 5.3 2. АВТОГЕНЕРИРАЩ МУЛТИВИБРАТОР G ПАРАЛЕЛНО СВЪРЗАН РЕЗИСТОР КЪМ ЕДИН ОТ ЛОГИЧЕСКИТЕ ЕЛЕМЕНТИ С логически елемент, паралелно на който е свързан резистор (вж- фиг. 3.14), може да се построй мултивибратор, който ведна- га след включването на захранващото напрежение започва да генгрира — както бе показано в т. 3.2.5, паралелно свързаният резистор с подходяшо съпротивление довежда до установяване на входното напрежение на логическия елемент в областта III на предавателната характеристика. Това означава, че всяко измене- ние па входното напрежение на логическия елемент с паралелно свързан резистор се предана в изхода му многократно усилено. Например, за да заработи веднага след включването на захранва- щэто напрежение, достатъчно е паралелно на един от логическите елементи в мултивибратора на фиг. 5.24 да се включи резистор със съпротивление около 1 кй (това обаче довежда до изменение на периода на генерираните импулси). Широко разпространение е получила схема на мултивибратор с един времезад чващ коидензатор и с два последователно свързани логически елемента, един от конто е шунтиран с резистор R (фиг. 5.27 п). Действието на този мултивибратор се пояснява на времедиаграмите на фиг. 5.27 в. В момента, означен на фиг. 5.27 в с tx, напрежението ивх1 във входа с2 на логическия елемент ЛЕг става Uo и мултивибра-
торът се превключва. Изходният сигнал Q става 1. В момента на превключване кондензаторът С е зареден до напрежението t/roi ~ Uo—Uqo. (5.16) В новото състояние на мултивибратора (Q = l) кондензаторът С Фиг. 5.27. Автогенериращ мултивибратор с паралелно свързан резистор към един от логическите елементи: а) схема ; б) времедиаграма на сигналите в старт-стопен режим ; в) времедиаграма на сигналите в автогенераторен режим започва да се презарежда през резистора R и изхода на логи- ческия елемент ЛЕ2. Еквивален-тната схема на веригата за преза- реждане е дадена на фиг. 5.28 а. За нея може да се напише 6*00 + 4^—44oi + Е)с -|- ic Rqi = Uqi или ie (R + Rqi) + -Q- J icdt—Ecoi = Uqi — Uqo. От това уравнение се получава Uqi — Uqq + t/e01 -E- R+Rqi e 300
където t=(7? + /?qi) С. Напрежението KBXt, кэето се входа а2 на логический елемент ЛЕ1, е „ 1/qi — Цдо + ^о. ~Т Ubxi = Uqo + IcR=Uqo + R - R+RQ1 гидаза на (5-17) Фиг. 5.28. Заместителна схема на веригатана презареждане на кондензатора С: а) при пиво 1 в изхода ; б) при ниво 0 в изхода Напрежението KBXi спада по експонепциален закон (вж. фиг- 5.27 в). Когато то стане равно на Uo, мултивибраторът се превключ- ва отново и изходният сигнал Q става 0. Продължителността tKi на положителния импулс в изхода на мултивибратора се опре- деля от равенството (5.17), като се замести uBxi = U0 и се вземе предвид (5.16): —. l/oi+1/о— ЦэО tKi = (R + Rqi) с In - u0 — Uq0 R+RQl (5.18) Това равенство е възможно при ^1+14-21/(20 1/о-1/0о R $+RQi от което се получава условието за съпротивлението R: ( 1/q 1/qq & Ri Q’ t/Qi-l/QO 1/Q1 ’ (5.19) т. е. за да възникнат генерации в мултивибратора, съпротивле- нието R трябва да е по-голямо от около 60 Q (за логическите елементи от серията 54/74). След превключване на мултивибратора в състояние Q=0 кон- дензаторът С отново започва да се презарежда през резистора R под действието на напрежението UQl в изхода на логический 301
(5.20) (5.21) (5.22) елемент ЛЕ±. Зам^-сгителната схема на веригата на презареждане за този случай е дадена на фиг. 5.28 £>. От нея може да се за- пише ~q~ f 1с ^Q0~ £402=£’ г където ^02=UQl-U0- -Ql-t4°p~ 2 Uqo p,__ ^вхО + ^bxo+R + Rqi p, _ (ECC ~ UbeS1> (Л +^Q?_, ^Qt ^bx0+^Q1+^ ^bxo+^qi + -R Решението на уравнението (5.20) e . E’~ Pqo+PcO2 r-c . tc- r, e Входното напрежение, което се подава на логическия елемент ЛЕи е ивх1 = E"-icR"^E' - (Е'~ UQ0 + Ucff2) е~ RC' (5.23) и то нараства по експоненциален закон (вж. фиг. 5.27 в). Когато напреженнето zzBXi стане равно на Uo (в момента t3 на фиг. 5.27 в), изходното напрежение (т. е. ивх2) на логическия елемент ЛЕ\ за- почва да спада (вж. фиг. 2.41). Продължителността на периода ta2 се определи от равенството (5.23) при uaxl = Ua-. Е' - VrjQ + U С2=R с 1п —-Ё^иах — • <5-24> Мултивибраторът ще се превключи отново, когато входното напрежение uBxi стане равно на Uo. Периодът /"2 се определи също от равенството (5.23), което добива вида t ит1= EB-(EU-Uai) е /?'с. (5.25) Тук Е" се определя от равенството (5.22), в което Uq\ се за- мества с Пизх от зависимостта (3.28). Напреженнето Е" става равно на f"=toBXi+B, (5.26) където 302
Uqq ~ ^Ql ______________^BxO_________. ^a2 — fJal RBxO + Rq1 + R (5.27) n (ECC~ UbESi) (R + Rq? I ^a\^UQ\~EQa) ,rr \y S=------+ R-------------Ц *хдаг • (5-28> От равенството (5.25), след като в него се замести (5.26) и Квх1=Ц), се получава t“ =/?'С1п kV° +B~~^ai (5 29) “2 ^cn ku0 + B-u0 - 1 ’ Честотата на трептенията на мултивибратора е F=-------—4--— • % + tia+tia (5.30) За ориентировъчно определяне на честотата на трептенията мо- же да се използува формулата F=—____ 3RC (5.31) Мултивибраторът може да се спира и пуска от външен сиг- нал, който се подава на входа S - мултивибраторът работа при сигнал 1 и спира при 0. В изхода Q напреженнето е 0 по вре- ме на паузите между пакетите. Първият импулс от пакета е с около 30% по-продължителен от следващите импулси. Съпротивлението 7? при логическите елементи от серията 54/74 обикновено се избира в граничите от 220 до 430 Q (вж. т. 3.2.5). На фиг. 5.29 а е дадена графиката на относителното изменение на продължителностите 4,1 и /„а при изменение на захранващото напрежение. Вижда се, че тези изменения имат противоположен знак [34], благодарение на което честотата на трептенията на мул- тивибратора се изменя сравнително малко (фиг. 5.29 6). Същото се отвася и за влиянието от изменепието на температурата на околната среда (фиг. 5.30). Тоза, както и простата схема (към логическите елементи ЛЕ{ и ЛЕ2 се евързват външно само един резистор и един кондензатор) са голямо преднмство за мулти- вибратора от фиг. 5.27 а и определят неговото често прило- жение. Един от недостатъците на мултивибратора от фиг. 5.27 а е, че сигналът може да се получи само от изхода Q (изхода на логическия елемент ЛЕ.^. При това стойността на изходното на- прежение почти е равно на граничного ниво на сигнала логи- 303
Фиг 5 29. Влияние на захранващото напрежение Гири R—22 £2) върху: в) отиосителната нестабилиост на продължигелвоита иа импулсите; б) честотата на гене •5ираиите импулси Влияние на тгмпературата на околната среда (при 7^=22012) върху : г ' 1 а) отиосителната нестабилногт яа продължителността на импулсите • 61 чес. тотата на генерираните им пулен ’ f 304
ческа 1. Този недостатък се отстранява, ако резисторът 7? се «ключи паралелно на три последователно свързани логически елемента (фиг. 5.31). Може да се покаже, че и в този [случай работната точка и на трите логически елемента след подаване на б Фиг. 5.31. Автогенериращ мултивибратор с резистор, свързан паралелно към три последователно^включенн логически елемента захранващо напрежение се намира в областта JII на предавател- ната характеристика. Съпротивлението на резистора R може да се изменя от 300 Й до 1,7 кй, като честотата на трептенията се «пределя приблизително от зависимостта [88] F=—L—.. 2RC При изменение на захранващото напрежение с 0,1 V честотата на трептенията се изменя с около 1 %. Изменението на темпера- турата от 0 до 25°С предизвиква изменение на честотата с око- ло 3 о/о, а от 25 до 70° — с около 6 % [88]. Друг недостатък на схемата от фиг. 5.27, а също и на схе- мата от фиг. 5.31, е сравнително малкото съпротивление на ре- зистора R, както и тесните граници, в конто то може да се изменя. Този недостатък се отстранява с включване на транзистор във входа на логическия елемент ЛЕг в схема на емитерен пов- торител (фиг. 5.32). В този случай работната точка на логическия елемент ЛЕг се установява също в областта III на предавател- ната характеристика с тази разлика, че съпротивлението R може да се изменя в много широки граници — от 220 Й до около 30 кй Мултивибраторът от фиг. 5.32 работи по същия начин, както и мултивибраторът от фиг. 5.27. Продължителността на форми- раните импулси се определи от същите зависимости (формулите 20 Импулени и цифрови схеми 305
от (5.16) до (5.25)), като в тях вместо напрежението Uo се за- мести U0— Ubet- Гук UBet е напрежението& между базата и емитера на отпушения транзистор Т. Фиг. 5.32. Автогенериращ мулти- вибратор с PNP транзистор и с паралелно свьрзан резистор към един от логическите елементи 5- Транзисторът Т трябва да е достатъчно бързодействуващ, та- ка че времето му на превключва- не да е съизмеримо с времето на превключване на л огическите елементи. В противен случай рб- ратната връзка между изхода на логическия елемент J1EZ и входа на ЛЕУ е недостатъчна за пре- включване на логическия елемент ЛЕХ (при т>50 ps) и могат да възникнат паразитки трептения по време на фронтовете на изход- ния сигнал. Пример 5.3. Да се определи капацитетът на кондензатора С в мулти- вибратор t осъщестеен по схемата на фиг. 5-27. Честотата на трептения- та е 100 kHz. Мултивибраторът е изпълнен с логически елементи от типа 7400 с параметри : Есс = 5 V; (7Q0 = 0,1 V ; UQt = 3,6 V, /?Ех0 = 4 kP; t/ai=0,55 V ; UQa = 2,5 V; UQ0 = 1,4 V ; RQl = 130 Q и <7Q2=1,'3 V. Съпротивлението R избираме равно на 270 fi. От формулата (5.31) опреде- ляме ориентировъчно 1/ С ~ 3 RF* 3.270 . 100 . 10» “ 12,3 nF’ Избира се за капацитета на кондензатора С стандартна стойност 15 nF. От формулата (5.18) се определя продължителността на положителния импулс £и1, като преди това се изчислява напрежението Ucni от зависимост- та (5.16): UcOi =t7o-t/Qo=1>4-O,l=l,3 V; Art = (« + Rqi) С In U0~UQ0 R R + Rqi (270+130) 15 . 10 • In 1,4—0,1 ' 270+ 130 ~ 5,478 За да се определи продължителността /и2, най-напред се изчислява съпро- тивлениетоД??' иЗнапреженията Е' и Uc02 от зависимостите (5.21) и (5.22): Rt= RBxo(R + Rqi) _ 4000 (270+130) = ^вхо + Я + Rqi 4000+270+130 ’ ’ (Бсс Ubesi) (R + Rqi) Uqi Rbxo _ RBxo+R+Rqi RBxo+R+Rqi 306
(5 — 0,7) (270+130) , 3,6.4000 4000+270+130 ‘+‘ 4000+270— 50~ = 3,66 V ’ =%-и.- —z 2-01-{R+Rqx}с = _____5,478 10~~е — 36 -14 3,6+1,4— 0,2 (270+130) . 15.1О-» -3,0 1,4 270+130 270 е =0,9 V. За периода /и2 от зависимостта (5.24) се получава , ,л-к-с 1„ » Зй. 15 . ,0-. in £ — UQi 3,66 — 0,55 = 1,95 ps. Периодът /и2 се определя от (5.29), като предварително се изчисляват кое- фициентите’ k и В От зависимостите (5.27) и’(5.28) k_ UQa — UQi RBXo 2,5 —3,6 4000 и<а — иа1 ' ^bxo+Rqi+R ~ 1,3 — 0,55 ‘4000+130+270 = = — 1,33; ecc~ubesi ,r,r 3 ( Ual (Uqi — UQa} r, \ 25 p + +p (K+aqi) I--------------------------- i/Q1 . «Bxo+«Q1+K \ Ua2~Ual v J 7?„0 5 — 0,7 . -----BX"------=------------’------ (270+130)+ Rbxo+Rqi + R 4000+ 130 + 270 V t , / 0,55 (3,6 — 2,5) , „ \ Г4000 + ( 1,3 — 0,55 +3-6l 4000+ 130 + 270 ~4’4 V : „ - kU0+B — Uai —1,33.1,4+4,4 — 0,55 ^2=^'5 In -/+o+£=W-=3’63 • 10• 10-8 ,n -1,33.1,4+4,4-1,4 = I — 3.05 ps . Периодът на трептенията*е ^и—^hi+C? + ^=5,478+1,95+3,05= 10,478^ps, което e с около 5 % no. голямо от зададения. Точната настройка на мултивибратора става,с намаляване на съпротивлението R. 5.3.3. АВТОГЕНЕРИРАЩ МУЛТИВИБ РАТОР С ТРИГЕР НА ШМИТ За да се получи автогенериращ мултивибратор, е необходимо във входа на тригер на Шмит да се включи кондензатор, който периодично да се разрежда и зарежда. Зареждането и разрежда- нето на кондензатора се осъществява през резистор, който се 307
включва между кондензатора (входа на тригера на Шмит) и из- хода на тригера. Тригерът на Шмит може да се построй по една от схемите, дадени в глава пета, като е желателно хистерезисът да е възможно най-широк. Тук ще се разгледа схемата на мул- тивибратор с тригер на Шмит от типа 7413 (фиг. 5.33). Фиг. 5.33. Автогенериращ мултивибратор с тригер на Шмит: а) схема ; б) времедиаграма и а сигналите В първия момент след включване на мултивибратора напреже- нието на кондензатора С е нула и изходното напрежение на тригера на Шмит е Uqi. Кондензаторът С започва да ,се зарежда през резистора /?, като Сс стреми да се зареди до напрежение- то Uq\ (кондензаторът С се зарежда и от входния ток на три гера, но многократно по-бавно, отколкото през резистора /?). Когато напреженнето на кондензатора се изравни с прага на за- действуване Ui, тригерът на Шмит се превключва. Изходното напрежение става равно на нула и кондензаторът започва да се разрежда през резистора /?. Еквивалентната схема на веригата на разреждане е дадена на фиг. 5.34 а. Напреженнето] на кон- дензатора ср изменя по закона ___t kBx=£7qo+(£A—^А?о) е • (5.32) Схемата остава в това състояние до момента (на^фиг. 5.336 е означен с t2), в който напреженнето ивк се изравни с прага на изключване [7ц. Продължителността Ли на формирания импулс е 4,-/?С1п (5-33) U Q0 След превключване на мултивибратора в момента t2 конденза- 308
торът С започва отново да се зарежда. Еквивалентната веригй на зареждането е дадена на фиг. 5.34 б. От нея може да се напише (5.34) У i-cdt-\-icR' + Uc0—Е', Фиг. 5.34. Заместители схема наГверигата за презареждане на кондензатора С от схемата на мултивибратор?с. тригер ,на Шмит: а} при ниво 0 в изхода на тригера;?б) при^ниво 1 в изхода на тригера където R' и Е' се определят съответно от равенствата (£>.21) и (5.22), a Vc0=Un. Уравнението (5.34) е подобно на (5.20). От него се определи t u^E'-fE'-Un) е /?с. (5.35) Мултивибраторът се превключва отново, когато напреженнето ивх стане равно на прага’[на задействуване на тригера на Шмит. Продължителността [на периода, в който изходното на- прежение е 1, е 42=/?'С1п р,(5.36) Полученият импулсен сигнал в изхода на мултивибратора има коефициент на запълване, по-малък от 0,5, тъй като времето £,.,2 е по-кратко от времето /И(. Коефициентът на запълване нама- лява с увеличаване на съпротивлението R. Съпротивлението R може да се изменя от 300 до около 600 Q. Мултивибраторът, построен с тригер на Шмит, може да се пуска и спира от външен сигнал, т. е. да работи в старт-стопен режим. За целта управляващият сигнал се подава на един от неизползуваните входове. Първият импулс в пакета има продъл- жителност 309
А,=/?'С1п £ EqO Е'-Щ (5.37) конто е почти два пъти по-голяма от следващите, тъй като по време на паузага между пакетите кондензаторът С се разрежда до напрежението Uqq. Фиг. 5.35. Мултивибратор с тригер HaJ Шмит за ниски честоти на повторение на импулсите: в) схема ; б) времедиаграма и а сигналите На фиг. 5.35 е дадена схема, в конто между кондензатора С и входа на тригера е включен емитерен повторител — транзис- торът Т. Това позволява резисторът R да се избере с по-голямо съпротивление, с което се повишава и времеконстантата на за- реждане и разреждане на кондензатора С. Процесите на зареж- дане и разреждане на кондензатора в тази схема и превключва- нето на тригера протичат по същия начин, както и при мулти- вибратора от фиг. 5.33. Резисторът /?;;1 повишава изходното напрежение на тригера. Неговото включване е желателно при съпротивление /?, по-голямо от около 5 кй. Съпротивлението R може да се изменя от 1 до около 30 кй. Продължителността на полупериодите на генерираните импул- си е tKi=RC 1п Е1+ЕВЕот — Uqq Рц+^ввот— Pqo Ай —(/?4~7?д) In Есс ^'вЕОТ Есс L I ^ВЕОТ (5.38) 310
Продължителността f„2 е определена при включен резистор /?д1. Без резистора /?д1 продължителността 7и2 е /.2 = (/? + /?Q,)Cln У VqI UI —UBE0T (5.39) 54. ИНТЕГРАЛНИ АВТОГЕНЕРИРАЩИ МУЛТИВИБРАТОРИ 5.4.1. АВТОГЕНЕРИРАЩ МУЛТИВИБРАТОР С ИНТЕГРАЛНИ ЧАКАЩИ МУЛТИВИБРАТОРИ < От два интегрални чакащи мултивибратора може да се осъ- ществи автогенериращ мултивибратор. В тези схеми най-често първият мултивибратор със задния фронт на изходния си им Фиг. 5.36. Автогенериращ мултивибратор с интегралната схема 74123: а) първият чакащ мултивибратор определи периода, а вторнят — ксефициепта на запъл- ване на изходните импулси; б) всеки един от чакащите мултивибратори определи слот- зетиия полупериод иа изходните импулси пуле пуска втория мултивибратор, който от своя страна със задния фронт на своя изходен импулс пуска първия мултивибра- тор и т. н. Най подходящи за осъществяване на автогенериращи мулти- вибратори са схемите 74123 или 74221, в конто има два чака- щи мултивибратора. Съществуват два начина за свързване на схемата 74123, за да се образува автогенериращ мултивибратор. При единия начин (фиг. 5.36 а) изходът Q на първия чакащ мултивибратор се евързва с входа му Х2. В резултат на това включване първият чакащ мултивибратор започва да работи като автогенериращ мултивибратор—след завършването на изходния импулс с положи- телния му фронт отново се пуска мултивибраторът и в изхода Q се получава кратък положителен импулс. Този импулс пуска
втория чакащ мултивибратор. Следователно първият мултивибра- тор определи периода на повторение, а вторият—коефициента на запълване, т. е. периодът, на повторение на импулсите се опре- дели от времезадаващата верига /?Д1СР а коефициентът на за- Фиг. 5.37. Автогенериращ мултивибратор с интег- ралната схема 74121 : о) в явтогенератореи режим; 6} в стар г-стопен режим; в) времедиаграма на сигналите в старт-стопен режим пълване—от времезадаващата верига R,&C2 (вж. зависимостите в т. 5.2’6). За да функционира автогенериращият мултивибратор, трябва да се спазва условието 7?Д1С1>7?д2С2, т. е. периодът на повторение на краткотрайните импулси от първия чакащ мулти- вибратор да е по-продължителен от продължителността на им- пулса, формиран от втория чакащ мултивибратор. В случайте, когато се допуска коефициентът на запълване на импулсите да е много малък, като автогенериращ мултивибра- тор може да се използува само първата половина от схемата на фиг. 5.36 а. Автогенериращият мултивибратор от фиг. 5.366 е изпълнен от два чакащи мултивибратора, конто взаимно последователио се 312
Фиг. 5.38. Зависимост на честотата F на генериране на мултивибратора от фиг. 5.37а от напреженнето, с което са захранени резисторите R (F{j е често- тата на генериране при £=5V) 74121 (фиг. 5.37) се осъществяват вибратори 74123, е това, че пускат един друг. Времезадаващата верига /?д2С2 определи про- дължителността на положителния полупериод на изходния им- пулс (в изхода Q на втория чакащ мултивибратор), а времезада- ващата верига /?Д1Сл — на отрицателния полупериод. За да работи схемата от фиг. 5.366 в старт-стопен режим, трябва да се подаде управляващ сигнал Хр на входовете Хг на двата ча- кащи мултивибратора — на фигурата е показано с пре- късвана линия. По този на- чин генерации се получават, когато сигналът Хр е 0. Осо- беност на старт-стопния ре- жим при мултивибраторите, изпълнени с чакащи мулти- първият импулс в пакета има същата продължителност, както и всички останали. Автогенериращи мултивиб- ратори с интегралната схема по същия начин, както и със 74123 (по схемата на фиг, 5.36 6), и функционират по същия начин. Разликата е, че мултивибра- торите със 74121 се характеризират с по-добрата стабилност на честотата на изходния сигнал (вж. т. 5.2.3)- Схемата на фиг. 5.37 6 е предвидена за работа в старт-стопен режим — мултивибраторът се пуска и изработва пакет от им- пулси, когато сигналът Хр=1. В края на пускащия импулс, когато Хр отново стане 0, се завършва пакетът, като мулти- вибраторът формира и последния импулс от пакета (фиг. 5.37 в). Освен с избор на времезадаващите вериги честотата на генери- раните импулси в разгледаните схеми (фиг. 5.36 и 5.37) в извес- тии граници може да се регулира чрез изменение на напрежение- то, към което се включват резисторите 7?д) и Т?д2 на времезада ващите вериги. На фиг. 5.38 е дадена зависимостта на относителното измене- ние на честотата на генерираните от мултивибратора импулси от напреженнето, към което са включени резисторите /?Д1 и /?Д2 на мултивибратор, изпълнен по схемите на фиг. 5.37. 313
5.4.2. ИНТЕГРАЛЕН АВТОГЕНЕРИРАЩ МУЛТИВИБРАТОР ОТ ТИПА 74124 В интегралната схема 74LS124 и 74S124 са изградени два не- зависими автогенериращи мултивибратора (фиг. 5-39), като често- тата на трептенията 'може да се управлява с напрежение* За целта към всеки един от мултивибраторите са предвидени два входа — единият за плавно изменение на честотата, а другият за определяне на обхвата на честотата. Напрежението Ur (Fre- quency Control) за определяне на честотата и напрежението U0^B (Range Input) за определяне на обхвата на честотата на форми- раните импулси при интегралната схема 74LS124 може да се измени от 0 до 5 V, а при интегралната схема 74S124 — от ~F 1 до 5 V. В мултивибраторите 74LS124 и 74S124 времезадаващият еле- мент, който се свързва външно, е един — кондензатор или квар- цев резонатор. В първия случай точната честота на генериране се подбира с помощта на напреженията Ur и Z70gXB. На фиг. 5.40 са дадени зависимостите на честотата от капацитета на конден- затора С и от напреженията UP и Z70gXB при постоянен капаци- тет на кондензатора С за интегралната схема 74S124. При Ur — 2 V и 7/обхв = 2 V честотата на генериране е *Тези схеми са известии под назвпшего VCO (от първите буква на Volta- ge-Controlled Oscillator). 314
500 С ' където честотата F е в мегахерци, а капацитетът С — в пико- фаради. Фиг. 5 40. Зависимост на честотата на формираните импулси при мултивибратора 74S124 от; а) капацитета на кондензатора С ; 6) от напреженията Up и ^обхв на упрааляващите входове При 74LS124 зависимостта на честотата е аналогична. Мини- малната честота и при двата вида схеми е 0,12 Hz. Коефициен- тът на запълване е приблизително 0,5. Когато вместо кондензатор като времезадаващ елемент е вклю- чен кварцов резонатор, добра стабилност на честотата на генери- раните импулси се постига при Up< 1 V и 7ДбхВ;>4 V. Когато кварцовият резонатор е за честота под 1 MHz, паралелно на него трябва да се включи кондензатор с капацитет от 5 до 15 pF. Мултивибраторите 74LS124 и 74S124 имат разрешаващ вход Хр. Изходен сигнал съществува при Хр=0. Особеност на схема- та 74LS124 е, че мултивибраторът работи непрекъснато, като сигналът Хр разрешава постъпването на импулсите към изхода. В мултивибратора 74S124 при Хр 1 се прекъсва генерирането на импулсите в мултивибратора. Друга особеност на мултивибраторите 74LS124 и 74SI24 е, че съществуват по два извода за общия проводник и по два изво- да за положителния полюс на захранващия източник. По този на- чин се изключва влиянието на импулсните смущения, възникващи в схемата на генератора, върху логическите елементи от схемата. Изводите 16 и 9 са за логическите схеми, а изводите 15 и 8 — за веригите, конто определят честотата на генериране. В нормален режим при честота на генериране под 10 MHz изводите 16 и 15 и съответно 8 и 9 се свързват заедно (вж. фиг. 5.39). 315
Основните параметри на интегралните схеми 74LS124 и 74S124 са дадени на табл. 5.8. Таблица 5.8 Параметри на мултивибратора 74LS124 и 74S124 Пара меть р Означение, измервателиа единица 74LS124 74S124 min typ max min typ max Входно напрежение №t/o6xB..v 0 5 1 5 Изходен ток при 1 /<Э1,тА 1.2 1 Изходен ток при 0 Честоти на генериране Iqo, mA I1,MHz 35 50 2,4 60 80 20 /2,MHz 11 20 37 25 40 Ток на консумация /Cc,mA 22 105 150 Ток па късо съединение на изхода Агкс’ГСА 25 UO 40 1001 1-при С=2 pF, l/F=4V, £7обхв.= IV; 2-при C=2pF, UF = l V, t7o6xB.=5V. Фирмата ITT под означението MIC74124 произвежда интегрална схема, конто представлява високостабилен автогенериращ мулти- вибратор в корпус DIL с 14 извода. Мултивибраторът е образу- ван от два взаимносвързани чакащи мултивибратора. Времезада- ващата верига към всеки един от чакащите мултивибратори (т. е- към двете рамена на мултивибратора) е образувана от резистор и коидензатор. Предвидени са и вътрешни резистори аналогично, както и при интегралната схема 74121. Произвеждат се и ТТЛ интегрални мултивибратори 74LS624, 74LS625, 74LS626, 74LS727, 74LS628 и 74LS629, конто също. представляват генератори, управлявани с напрежение. Тези мул- тивибратори са подобрей вариант на интегралните схеми 74LS124, 74LS324, 74LS325, 74LS326 и 74LS327 (табл. 5.9). Разликата е в повишената линейност на волт херцовата характеристика и в по- вишената стабилност на честотата на генерираните импулси. За да работа генераторът, къмсхемите 74LS6254-74LS629 тряб- ва да се включи само външен коидензатор. В мултивибратора 74ES628 е необходим и външен резистор. Включването на вън- шен резистор позволява да се постигне по-висока стабилност на честотата на генериране. Оптималната стойност на съпротивле- нието на резистора е 600 й. 316
Таблица 5.9 Характеристики на мултивибраторите, управлявани с напрежение Тип Аналог Брой иа мултиви- браторите в корпус Допълни- телен нз- ход Разреша- ващ вход Вход за определя- ие иа об- хвата Външен резистор 74LS624 74LS324 един Да да да не 74LS625 74LS325 два Да не не не 74LS626 74LS326 два да да не не 74LS627 74LS327 два не не не не 74LS628 74LS324 един да да да да 74LS629 74LS124 два не да да не В интегралните схеми 74LS624 и 74LS628 има един мултивибра- тор, а в интегралните схеми 74LS625, 74LS626, 74LS627 и 74LS629-T-два мултивибратора (фиг. 5.41). В мултивибраторите 74LS625, 74LS628 и 74LS629 освен вход за регулиране на чес- тотата има и вход за смяна на обхвата. В мултивибраторите 74LS624, 74LS625, 74LS626 и 74LS628 е предвиден и допълни- телен изход за формирания импулсен сигнал^ Мултивибраторите 74LS624/625/626/627/628/629 са изпъл- нени по обща схема (фиг. 5.42). В нея освен схемата на самия генератор, към конто се включва външният времезадаващ кон- дензатор и се подават напрежение за управляване на честотата •на генерираните импулси и напрежение за определяне на обхва- та на генериране (при 74LS624/628/629), има и допълнителна логическа част, предназначена за управляване на генерирането. На тази част от схемата се подава разрешаващият сигнал Хр . При Хр =0 и двата изходни логически елемента ЛЕЛ и ЛЕ2 са разрешени и формираните от генератора импулени поредици пос- тъпват в изхода на интегралната схема. При Хр = 1 на логическия елемент ЛЕХ се подава ниво 1, а на логическия елемент ЛЕ2— ниво 0, което прекратява постъпването на импулени сигнали в изхода на схемата. Същевременно сигналът Хр=1 прекратява генерациите и в самия мултивибратор и нулира тригера Тр. При подаване на разрешаващ сигнал Хр =0 започват генерации в мултивибратора. В първия момент обаче логическите елемен- ти ЛЕГ и ЛЕ2 остават забранени, тъй като сигналът 0 от три- гера Тр не позволява да се измени състоянието на RS тригера, юбразуван от елементите ЛЕ^ и ЛЕЪ. Първият отрицателен фронт на формираните от генератора импулси превключва тригера Тр и разрешена постъпването на импулената поредица от генера- тора в изходите на интегралната схема. По този начин се га- ;рантира появяването в изхода на схемата на поредица от им- пулси, в конто и първият импулс има продължителност, равна на продължителността на следващите импулси. 317
Фиг. 5.41. Мултивибратори, управлявани с напрежение: a) 74LS624; б) 74LS625; в) 74LS626: г) 74LS627 : д) 74LS628 ; е) 74LS629 Фиг. 5.42. Логическа схема на мултивибраторите 74LS624/625/626/627/628/629, управлявани с напрежение
На фиг. 5.43 за мултивибраторите 74LS624/628/629 е дадена зависимостта на честотата на формираните импулси от управля- ващото напрежение, подаден о на двата входа — за управляване на честотата и за избиране на обхвата. Зависимостите са даде- Фиг 5 43 Зависимост на честотата на генериране от управляващото вапреже- ние в мултивибраторите 74LS624/628/629 при капацитет на кондензатора : а) С=50 pF ; б) С=15 pF Фнг. 5.44. Зависимост на честотата на генериране от управляващото напреже- ние в мултивибраторите 74LS625/626/627 при капацитет на кондензатора: а) С=50 pF ; 6) С=15 pF ни при две стойности на капацитета на времезадаващия кон- дензатор—50 и 15 pF. При мултивибраторите 74LS625/626/627 честотата на генериране зависи само от напреженнето Up (фиг. 5.44). От тези графики се вижда, че волт-херцовата характерис- 319
тика е по-линейна при по-малката стойност на капацитета на времезадаващия кондензатор С, като при мултивибраторите 74LS624/628/629 линейната част на ,характернстиката е за уп- равляващи напрежения UF от 0 до около 3,5—4 V. Фиг. 5.45. Зависимост на честотата на генериране от капацитета на времезада 1 ащия кондензатор при мултивибраторите : ci 74LS624/628/629 ; 6) 74LS625/626/627 На фиг. 5.45 за мултивибраторите 74LS624/628/629 (фиг- 5.45а) и 74LS625/626/627 (фиг. 5.45 б) са представени зависимостите на честотата на генериране от капацитета на времезадаващия кон- дензатор С при изменение на управляващото напрежение от О до 4-5 V. Мултивибраторите 74LS624/625/626/627/628/629 също имат по два извода за общия проводник и за положителния полюс на за- хранването— постояннотоков и променливотоков. Към първите изводи са включени схемите на изходната верига, разрешаваща- та и синхронизиращата част, а към вторите изводи — генератор- ната част на схемата. Двете двойки захранващи изводи са изоли- рани една от друга. При включване на мултивибраторите за генериране на честота, по-висока от 10MHz, се препоръчва изпол- зването на два отделни независими захранващи източника. При по-ниски честота на генериране се допуска паралелно свързване на двата извода на общия проводник и на положителните полю- си на схемата и се захранва от един източник. 320
5.5. ЧЕСТОТНО СТАБИЛИЗИРАНИ МУЛТИВИБРАТОРИ 5.5.1. МУЛТИВИБРАТОРИ СЪС ЗАКЪСНИТЕЛНИ ЛИНИИ Както бе показано по-горе, честотата на трептенията на мул- тивибраторите до голя.ма степей зависи от температурата на окол- ната среда и от стойността на захранващото напрежение Есс- В Фиг. 5.46. Мултивибратор със закъснителна линия : а) схема ; б) времедиаграма на сигналите редица случаи е необходимо честотата на импулсите, конто се получават от мултивибратора, да имат по-висока стабилност. Един от начините за стабилизиране на честотата на трептенията на мултивибраторите е използуването на закъснителна линия като времезадаващ елемент [39]. На фиг. 5-46 е дадена схемата на ге- нератор с един ТТЛ елемент, чиито трептенпя са стабилизирани със закъснителна линия ЗЛ. Закъснителната линия трябва да е с характеристично съпротивление 500—600 Q. Съпротивлението 7?д1 е равно на характеристичного съпротивление на закъснител- ната линия. Закъснителната линия съединява изхода и входа на логическия елемент ЛЕ. Следователно всяко изменение на изходния сигнал след време, равно на времето на закъснение на линията t3, се предава на входа на логическия елемент и той съответно се прев- ключва. Импулсите, конто се получават в изхода на мултивибра- тора, са симетрични и имат честота на повторение 1 2/3 ' При високи честоти на генериране (над около 1 MHz) трябва да се вземе предвид и закъснението на сигнала при превключва- не на логическия елемент F=---------1----- 2<з+^зог+^зго 21 Импулсви и цнфрови схеми 321 (5.40)
Генераторите на импулси, в конто се използува закъснителна линия като времезадаващ елемент, се характеризират с незначи- телно влияние на честотата на трептенията от изменението на захранващото напрежение. Температурната стабилност на често- тата практически е равна на температурната стабилност на из- ползува ната закъснителна линия. За това обаче е необходимо фронтът на изходния импулс от закъснителната линия да е дос- татъчно стръмен — не повече от 30—50 ns. Продължителността на фронта е 2 /Ф=1,13Ц! (5.41) където k е броят на звената на закъснителната линия. Продължителността на фронта на изходния импулс на закъсни- телната линия се определи от приблизителяата формула . 0,35 *Ф 55=4 f * /в където fD е горната гранична честота на закъснителната линия. Когато продължителността на фронта /ф>100п8, целесъобразно е вместо логически елемент да се използува тригер на Шмит. При продължителен фронт на изходния импулс от закъснител- ната линия влияние върху честотата на генериране започва да оказва температурното изменение At70 на Прага на превключване на логическия елемент. В резултат времето- на закъсняване на сиг- нала в логическия елемент се увеличава с Д/3, където <5Л2> Съответно честотата на генериране се изменя 1 2(/34-Д/й) + 2/3ср (5.43) Мултивибраторът със закъснителна линия може да се управ лява от външен сигнал, който се подава на входа Хр . Всички импулси от пакета имат еднаква продължителност. Целесъобразно е схемата от фиг. 5.46 да се използува за чес- тоти, не по ниски от 500 kHz, тъй като размерът на закъснител- ната линия става прекомерно голям. 322
5.5.2. КВДРЦОВО СТАБИЛИЗИР АНИ МУЛТИВИБРАТОРИ Когато е необходима точна и стабилна във времето честота на генериране, се използуват мултивибратори с кварцова стабилиза- ция на честотата на трептенията. В тези схеми вместо времеза. даващ коидензатор се включва кварцов резонатор, който ра- бота в режим на импулсно въз- буждане. Както е известно, кварцовият резонатор представлява елект- ромеханична система, образува- Фиг. 5.47. Еквивалентна електри- ческа схема иа кварцов резонатор на от кварцова пластина с елек- троди и държател [3,54]. Еквивалентната електрическа схема на кварцовия резонатор (фиг. 5.47) съответствува на трептящ кръг, съставен от последователно свързани коидензатор с капаци- тет Ск, бобина с индуктивност LK и резистор със съпротивление /?к. паралелно па конто е съединен коидензатор с капацитет Со. В капацитета Со участвува капацитетът на електродите на квар- ца и на монтажа. Кварцовите резолатори се характеризират с много висок ка- чествен фактор: = 1 /?к <«iCK7?K където к е честотата на последователния резонанс. Не всяка една от разгледаните в тази глава схеми на автоге- нериращи мултивибратори е подходяща за работа с кварцови ре- зонатори. За тази цел могат да се използуват схеми, при конто работната точка поне на един от логическите елементи е уста- новена в областта III на предавателната характеристика (най- добре е в точката П — фиг. 2.41). Подходяща за работа с кварцов резонатор е схемата, показана на фиг. 5.27. В нея кварцът е свързан на мястото на кондензато- ра (фиг. 5.48 а). В резултат на честотно зависимата обратна връз- ка, образувана от кварца, мултивибраторът генерира на честота — J_Ss±£°_ • 2к 1 LKCKC0 Но тъй като Ск <СС0, честотата на генериране практически е рав- 323
на на честотата на последователния резонанс на кварцовия резо- натор Ke ЛЕ, R 220 2л Ск ЛЧ R 22C Фиг. 5.48. Мултивибратор с два инвертора с кварцова стабилизация на често- тата : а) основна схема ", б) с тример-кондеизатор, включен последователио на кварцовия ре- зонатор; в) времедиаграма на сигналите Кй с Ю-: юо В изхода на мултивибратора се получават симетрични право- ъгьлни импулси с честота F, конто възбуждат импулсно кварца. На входа на логическия елемент ЛЕГ след кварцовия резонатор трептенията са синусоидни (фиг. 5.48 в), като постоянната със- тавка е равна на напреженнето 17д (вж. фиг. 3.16). Напрежение- то Uд се подбира с резистора R и то трябва да е в активната облает (областта III) на предавателната характеристика. Точната честота на генериране се подбира с тример-кондензатор с капа- цитет от 10 до 100 pF (фиг, 5.48 6), който е свързан последова- телно на кварцовия резонатор. При точна настройка на честотата размахът на синусоидното трептение във входа на логическия елемент ЛЕХ е максимален. Недостатък на схемата от фиг. 5.48 е малкото съпротивление R, което шунтира кварцовия резонатор. За да генерира мулти- вибраторът, трябва амплитуда та на синусоидното трептение във входа на логическия елемент JIEL да е неколкократно по голяма от широчината на областта III на предавателната характерис- тика. Това изисква съпротивлението RK на кварцовия резонатор при последователен резонанс да е по-малко от съпротивлението R на мултивибратора. На практика схемата функционира при съпротивление RK <25052 [85]. На това условие обикновено отго- варят кварцовите резонатори с честота на последователния резо- нанс над 1 MHz. При кварцови резонатори с голямо съпротивление трябва на входа на логическия елемент ЛЕГ да се включи еми- терен повторител (вж. фиг. 5.32). Например в схемата на фиг. 5.49, в която пред ЛЕг има емитерен повторител, е включен кварцов резонатор за електронен часовник с честота 32 768 Hz. 324
на двата логически елемента Фиг. 5.49. Мултивибратор с ниско- честотен кварцев резонатор Известно намаляване на шунтиращото действие на мултивибра- тора се постига, ако паралелно и на двата логически елемента (фиг. 5.50 о) се включи резистор R със съпротивление около 1 кй. По този начин работната точка и се устаиовява в гориата част на областта Ш на предавателната ха- рактеристика. Тази схема е подхо дяща за кварцови резонатори с ре- зонансна честота над 1 MHz [77]. При честоти под 1MHz се препоръчва вместо резистор пара- лелно на логическия елемент ЛЕГ да се включи бобича с индуктив- ност около 10 mH (фиг. 5.50 б). Тъй като постояннотоковото съп- ротивление на бобината е малко, входът и .изходът се оказват свър зани и напреженнето на входа на логическия елемент ЛЕХ се уста- новява равно на Un . В резултат кварцовият резонатор се шунти- ра само от входното съпротивление на логическия елемент J!EV. При импулсно възбуждане на кварцовия резонатор освен ос- новното трептение възникват и странични трептения [3]. Затова в мултивибраторите с кварцова стабилизация трябва да се използу- ват кварцови резонатори с подобрена моночестотност. Освен това трябва и принудително да се отслабват трептенията на висшите хармоници. За тази цел в схемите на фиг. 5.50 е предвиден кон- Фиг. 5.50. Мултивибратор с кварцова стабилизация за работ- ни честоти : а) по-високн от I MHz; б) по-ински от 1 MHz дензатор С с капацитет С=680//7. Тук Е е честотата на генери- ране в мегахерци, а С — капацитетът в пикофаради. За установяване на работната точка в активната облает на пре- давателната характеристика освен резистор, включен паралелно на 325
логическия елемеит, се използува и делител между изхода и вхо- да (фиг. 5.51 а). Съпротивленията на делителя се подбират така, че входното напрежение «вх: и^= р . п ’ ФиГ. 5.51. Кварцово стабилизирани мултивибратори: а) с делител във входовете на логическите елементи за определяне иа работната точка* б) с при нуди те лио устаиовяване на работиата точка на логическия елемент Л Е2 да се намира в областта III на предавателната характеристика. Тази схема има предимството, че съпротивленията и /?д2 мо- гат да се избират по-големи в сравнение със съпротивлението R от фиг. 5.48. Кондензаторът С в тази схема се избира също как- то и в схемата на фиг. 5.50. Друг метод за устаиовяване на работната точка на логическия елемент в областта III на предавателната характеристика е пока- зан на фиг. 5.51 б. За целта в тази схема се използува допълни- телен логически елемент ЛЕЯ, който се превключва в такт с чес- тотата на генериране. В изхода на логическия елемент ЛЕЪ е включена групата /?Д1, /?д2 и С. Тъй като резисторът /?Д1 поради превключването на логическия елемент ЛЕЯ се оказва включен към напрежение Uqi или към напрежение Uqo, то кондензаторът С се оказва зареден до напрежение, равно на постоянната’със- тавка на сигнала в изхода на ЛЕ3- Импулсите в изхода гъ-ЛЕ3 са симетрични, следователно швреяението на конденг-атсра С е I Uc ’ Н апрежението Uc от горната зависимост практически се намира в областта III на предавателната характеристика на логическия елемент ЛЕ2. Предимството на схемата от фиг. 5.51 б е това, че се гаранти 323
ра започване на генерации след включване на захранващото нап режение, тъй като в първия момент кондензаторът С не е заре- ден и при зареждането му от входния ток на елемента ЛЕ2 на входа на ЛЕ2 се установява напрежение 77вхО. При това всяко незначителто изменение в схемата предизвиква прев- ключване на елемента ЛЕ2 и започват генерации. В схемата на фиг. 5.5\б сын о трябва да се спаз- ва условието 7?к <250 В. Кварцово стабилизиран мултивибратор може да се изпълни и с интерфейс- ни схеми от типа 75107 (фиг. 5.52). В тази схема Фиг. 5.52. Кварцово стабилизиран мултивиб ратор с;интерфейСна схема (приемник) 75107 вместо кварцов резонатор може да се включи кон- дензатор. Кварцово стабилизирани мултивибратори се изпълняват и с интегралната схема^74Ь5124 и 74S124 (вж. т. 5.4.2). Мултивибраторьт 74S124 позволява често- + 5V Изход Фиг. 5.53. Кварцово стабилизиран мултивибратор с интеграл- ната схема 74S124 327
тэта на генериране ла е сравнително висока. На фиг. 5.53 е да- депа схема за честота на импулсите 50 MHz, изпълнена с ин- тегралната схема 74S124. За генериране на кварцово стабилизирани импулени поредици Фиг. 5.54. Логическа схема на мултивибратора 74LS32O/74LS321 се произвеждат мултивибраторите 74LS320и 74LS321. Не се пре- поръчва в тези схеми вместо кварцов резонатор да се включва времезадаващ коидензатор. Схемата на 74LS320 и 74LS321 е предвидена за работа с квар- цов резонатор с последователен резонанс, който се евързва меж- ду изводите Кв1 и Кв2. Входният капацитет на изводите Кв1 и Кв2 е 6-?8 pF. В случайте, когато кварцовият резонатор работи на основ 'ата си честота, между изводите Т1 и Т2 трябва да се включи бобина с индуктивност от 5 до 100 р Н и качествен фак- тор от 30 до 40. При използуването на трета хармонична честота на кварцовия резонатор между изводите TI и Т2 трябва да се евърже настр.ойваем трептящ кръг. Схемата на мултивибраторите 74LS320 и 74LS321 (фиг. 5.54) е образувана от самия кварцов генератор, към който чрез изводи- те Кв1 и Кв2 се включва кварцовият резонатор, а чрез изводите Т1 и Т2— външна индуктивност. В схемата са предвидени две двойки изходи —Q и Q, с максимален изходен ток 8mA в със- 328
тояиие 0 и 0,4 mA —в състояние 1, и мощни изходи Q' и Q’ с максимален изходен ток 24 mA в състояние 0 и 1. Изходната ве- рига на мощните изходи Q' и Q' има отделен извод на положи- телния полюс на захранването Е'сс, който се свързва само кога- то се използват изходите Q' и Q'. Освен това в схемата е пред- виден и изход FQ за синхронизиране на изходния сигнал с вход- на импулсна поредица, конто се подава на входа F. За целта в схемата е предвиден D тригер Три на чийто тактов вход се по- дават импулсите от генератора, а на входа D — входните импулси. В схемата на мултивибратора 74LS321 е предвиден делител на 2 и на 4 на честотата на формираните импулси. За целта в схема- та са включени два Т тригера (на фиг. ^.54 те са оградени с пре- късвана линия). Това позволява освен импулсна поредица с основ- на честота да се получи и импулсна поредица с два и с четири пъти по-ниска честота на повторение. Максималната честота на генериране на интегралните схеми 74LS320 и 74LS321 е 20 MHz при условие, че се използуват сам изводите Q и Q или Q' и Q’, При използуване едновременно и на двата вида изходи максималната честота на генериране е iOMHz. Минималната честота на генериране е I MHz. 329
ГЛАВА ШЕСТА ТРИГЕРИ НА ШМИТ 6.1. ОБЩИ СВЕДЕНИЯ Тригерът на Шмит е прагово устройство, което реагира на определено ниво на входния сигнал. Той се характеризира с две критични нива на входния сигнал — ниво на задействуване и ниво на отпускане. Разликата между тези нива определи хистере- зисната облает и е специфична особеност на тригера на Шмит. Съществуват няколко варианта за осъществяване на тригер на Шмит с ТТЛ елементи. Всички ге тези схеми са типови и*тяхното проектиране практически се свежда до определяне на праговете на задействуване и отпускане.’ 6.2. ТРИГЕР НА ШМИТ С РАЗШИРИТЕЛИ С помощта нц два разширителя се осъществява тригер на Шмит (фиг. 6.1) [88]. Схемата на тригера е аналогична на класи- ческата [15, 28] с тази^разлика, че вместо транзистори в нея се Фиг. 6.1. Тригер па Шмит с разширители използуват два разширителя, конто тук могат да се разглеждат като съставни транзистори. Известимте в литературата методики [15, 98] за анализиране на работата и за проектиране на тригери на Шмит са предназна- 330
чени за схеми, изпълнени с дискретни компоненте. При тези ме- тодики за изчисляването е необходимо да се знае коефициентът на усилване р и други параметри на използуваните транзистори. При интегралните схеми тези данни трудно се определят. Затова при разглеждане на процеса на превключване на тригерите на Шмит се използуват предавателната характеристика и парамет- рите на разширителите [32]. Прагът на задействуване на тригера на Шмит е равен на U{=U0+UEt+UE2—U'o ctg₽. (бд) Последчият член на това равенство е U о 4“ ^Е1 ^Е2 ECc + UЕ1 Vpt + Чд) и той е много по-малък в сравнение с първиге три члена. Той може да ее пренебрегне и с достатъчна за пракгиката точност се получава U, -Uu + ^Ei+^E2- (6.2) В тези равенства, както и по долу, с „прим“ са означени пара- метрите на първия разширител. В равенствата са приети следни- те означения [32]: Uo — входно напрежение на разширителя, съответствуващо на чупката на предавателната характеристика при насищане на транзистора 7\; UEi и UE2 — падове на нап- режението върху резистора RE, предизвикани от тока на пър- вия и втория разширител. Прагът на отпускане на тригера на Шмит е равен на t7n=t70+t7fl-trn ctg₽, (6.3) където ссс о Последният член на равенството (6.3) е много по-малък в срав- нение с първите два и може да се пренебрегне. За прага Uu се получава Oi зависимостите (6.1) и (6.3) се определи хистерезисната облает на тригера на Шмит: .. ,. Шра+^НЦи + б^) иЕ2-------- FT. ' ''иЕ2- ЕСс (6-4) 331
В реалните случаи при определяне на Прага на задействуване н на отпускане на тригера на Шмит е необходимо да се вземе предвид вътрешното съпротивление на източника на входния сигнал. В т. 3.2.1 е разгледано влиянието на резистора, включен във входа на логическия елемент върху предавателната характерис- тика на елемента. От същия характер е и действието на резис- тора, включен във входа на разширителите — предавателната характеристика се премества наляво в областта на отрицателните входни напрежения. Това позволява сравнително просто и удоб- но да се подбират и регулират.праговете на задействуване и от- пускане: ^п—Л^д- Тук Ег и Ец са съответно праговете на задействуване и отпус- кане на тригера на Шмит при включване на резистор със съпро- тивление jRr във входа му. /0 е входният ток на разширителя при напрежение на входа му Uo и се определя от равенството , ^СС~U BES1 ECC~~^CES2 г, /0-----------------------(6.5) Като се има предвид равенство!0 (6.5), за праговете на задей- ствуване и отпускане се получава E^Ux-R\ ЕСС~ UBES~Ui ЕСС V CES2 хО Р 2^С1 (6.6) ЕСС У CESl~U\\ ЕСС CES2 ЕвхО Р 2^СТ Зависимостите (6.6) представляват уравнения на прави линии» каТо ъгловите коефициенти на двете линии са различии. Следо- вателно и хистерезисната облает на тригера^на Шмит зависи от съпротивлението /?д, т. е. R 1Я / R \ Ех^^ц +(Ц_Ц1)_Д 1+_^ . Праговете на задействуване и отпускане, когато входната ве- рига на тригера е изпълнена по схемата на фиг. 3.10, се измест- ват в положителната облает на входното напрежение. Праговете на задействуване и отпускане се определят от зависимостите (6.6), като в тях се заместят равенствата (3.20) и (3.21). 332
р — ^Д1+^Д2 / ЕСС U'bESI~U1 ЕСС~и'CES2\. Л2 Д’\ Е вхо ₽2^CI / f _ ^д1+^д2 tj п ( Ecc~U‘besi~~U\\ Есс~и'CESi\ п 11 <д| t Явхо Р'2/?с/ / М„ R, = 390 2 Л2 Фиг. 6.2 Прагове иа задействуване и отпуска- не на тригер на Шмит, построен с разширн- тели: при включване на резистор във входа (/ и .9); при включване иа делигел във входа (5 и 4) Захистерезисната облает се получава ^,(Л—-4т)- д2 ^вхО На фиг. 6.2 са дадени зависимостите (6.6) и (6.7) за тригер, изпълиен с два разширителя от типа 7460, със следните данни: R = 4 кй, Л—0,85 V, Ц,=0,88 V, UBESl -0,7 V, =O,1V, 7?С1=3,9 кй, р2=16 и ^=390 Й. Съпротивлението на резистора, който се включва във вход- ната верига на тригера на Шмит (вж. фиг. 3.8), се определя от формулата (6.6) в зависимост от желания праг на задействуване: Е1 или па отпускане Еп: Р = , (6.8) Д ECC~EBESl—Е cc~e'cesi Rbx0 ' ₽aRci 333
При използуването на Делител във входа на тригера на Шмит (вж. фиг. 3.10) съпротивлението 7?д1 се определи от зависимост- та (6.7): п ____________________> ______________ д1 ^1 ECC~U' BES1 ECC~U'cES2 ^вхО Ра^С! Съпротивлението Т?д2 се избира така, че напреже- нието върху паралелно свързаните резистори 7? , и Т?д2, предизвикано от входния ток 7вх0 на раз ширителя Pv да не пре- вишава 0,4 V (нивото на логическата пула). При определяне на съп- ротивлепията 7?д и 7? ви- наги трябва да се вземе предвид вътрешното съп. Фиг. 6.3. Предпазване на входа на трпге- ра на Шмит ротивление на генерато- ра на входния сигнал, което е включено последователно във входната верига па тригера. За целта определеното съпротивле- ние от зависимостите (6.8) и (6.9) се намалява с вътрешното съп- ротивление на генератора на входпия сигнал. Ориентировъчната стойност на съпротивленията 7?д и 7?д| може да се определи от графиките, дадени на фиг. 6.2. Във входната верига на тригера на Шмит трябва да се пред- видят предпазни диоди (фиг. 6.3), конто не допускат входното напрежение на разширителя Рг да излезе извън допустимите норми. 6.3. ТРИГЕР НА ШМИТ С ЛОГИЧЕСКИ ЕЛЕМЕНТИ Тригери на Шмит могат да се осъществят и с два инвертора [75, 80]. Изпълнените по този начин тригери имат следните пре- димства: намален брой на дискретните елементи, конто е необ- ходимо да се свържат към логическите елементи — обикновено се включва само обратна връзка с резистор, съединяваща изхода с входа на тригера на Шмит; изходният сигнал се получава от 334
изхода на втория логически елемент (инвертор) и следователно коефициентът на натоварване на изхода на тригера е равен на коефициента на натоварване на използуваните логически елемен- ти, товарът практически не па тригера от еднэ състоя- ние в друго. Недостат ьците на тези тригери на Шмит в сравнение с тригера, по- строен с два разширителя, са: no-широк хистерезис; за нормалното фупкциони- ране на тригера е необхо- димо вътрешното съпротив ление на източника на вхо- ден сигна । да е по-голямо от определена стойност. Ако входният ригнал се получа- ва от източник с малко съп- влияе на процеса на превключване R Фиг. 6.4. Тригер на Шмит с два инвертора ротивление, например от емитерен повторител, последователно във входа на тригера трябва да се включи допълнителен резистор. Иа фиг. 6.4 е дадепа схемата на най-разпрэстраяения тригер на Шмит, построен с два инвертора. Прагът на задействуване на тригера Е{ зависи от съпротивлението на резисторите 7? и 7?д [32] и се определи от зависимостта R д -U — д [ ] R„+R <2° R^+R '”г (6.10) Тук в стойността на съпротивлението 7? се взема предвид и вътрешното съпротивление 7? на източника на сигнала. Прагът на изключване Еп е равен на Е = R‘+RJu______R* и )• п R Г" R^+R Qt Rn+R ° / От зависимостите (5.10) и (5.11) се определи хистерезисната обдаст (6.11) широчината на р Следователно хистерезисната облает на тригера на Шмит с два инвертора е сравнително широка. Хистерезисьт се увеличава с пэвишаване на съпротивлението 7?д и намалява с повишаване на съпротивлението 7?. Резисторът 7? евързва две точки (входа и изхода на тригера 335
на Шмит) с близки по големина потенциали. Неговото съпротив- ление може да се избере в много широки граници — от 390 й до 10 кй. Малките стойности на съпротивлението 7? не се пре- поръчват, тъй като хистерезисът се разширява значително. При Фиг. 6.5/Прагове на“задействуване и на отпускане иа тригер на Шмитке два инвертора в зависимост от съпротивлението /?" големи стойности на съпротивлението R хистерезисната облает се стеснява, но на процеса на превключване започват да влияят входният и монтажният капацитет. Оптимална е тази стойност на съпротивлението R, при която максималният ток, протичасц през него, не надвпшава lQtmax : г _____ Uqi max 1R max max* При ^qi шах=®’^ от това неравенство се получава 7?>2,5 кй. На фиг. 6.5 е дадена* зависимостта на Прага на задействуване Ег и на прага на отпускане Еп от съпротивлението 7?д за Я = =2 кй и /?=3 кй при £7П=1,35 V и 77^ =3,5 V. От графиките 336
се вижда, че прагът Е{ се изменя по-малко при увеличаване иа съпротивлението R отколкото прагът Еп. Входното съпротивление на тригера на Шмит с два инвертора при ниво 0 в изхода (т. е. в незадействувано състояние) е Rtnx 0 д Фиг. 6.6. Тригер на Шмит с два логически елемента и с диод във входната верига че между резисторите R, и R е а в състояние 1 в изхода (при задействуване) =^д + ^ + ^0- Па фиг. 6.6 е дадена схе' ма на тригер на Шмит, осъ- ществен с два логически елемента. Тя се отличава от схемата на фиг. 6.4 по това, включен диод Д, като резисторите /?д и R са свързани към раз" лични входове на логическия елемент ЛЕ^ Включването иа дио- да Д дава възможност съпротивлението на резистора R да се избира в много по-широки граници и с това да се подбират как- то праговете на задействуване и отпускане, така и хистерезисът. При ниво 0 в изхода на тригера на Шмит диодът Д е отпу- щен и схемата е практически идентична със схемата на фиг. 6.4. Превключването от О в 1 протича по същия начин. Прагът на задействуване Ег се определи по формулата £• _. (и К л tj _г \a_tj R \ а Rn+Rf,>)+U*' където (/ е напреженнето на отпушване на диода Д и е около 0,1 V при германиевите и 0,5 V при силициевите диоди. След превключване на тригера в състояние 1 диодът Д се запушва, тъй като на катода му посредством резистора R се по- дава положителен потенциал. През резистора 7? протича малкият по стойност входен ток /вх,. Прагът на отпускане ЕХ1 се опре- деля само от съпротивлението на резистора 7?д: ^П=Ц1 —/о^д’ На фиг. 6.7 са дадени графики на зависимостта на праговете Е\ и Еи от съпротивлението /?д при две стойности на съпротив- лението R — 2 кй и 680 Й. Входното съпротивление на тригера на Шмит с два логически елемента и диод във входната верига при ниво 0 в изхода му е 22 Импулсни и цифрови схеми 337
> ._^яхО '«+RBXo+R’ а при ниво 1 в изхода е голямо и е равно на /?вх1 (вж. т. 2.2.3) Фиг. 6.7. Прагове на задействуване и на отпускане на тригер на Шмит с Два логически елемента и с диод във входната верига в зависимост от съпротивлението R 6.4. ТРИГЕР НА ШМИТ С ЕМИТЕРЕН ПОВТОРИТЕЛ Входното съпротивление на разгледаните по-горе тригери на Шмит е малко, особено при схемите с положителен знак на пра- говете на задействуване и отпускане. Входното съпротивление може да се повиши, ако във входната верига на тригера се включи емитерен повторител. При използуването на емитерен пов- торител във входа на тригер на Шмит с два инвертора (вж. фиг. 6.4) между емитера на транзистора и входа на логическия еле- мент JlElt трябва да се включи резистор със съпротивление, от- говарящо на условието /?д>/?/40 [32]. Включването на емитерен повторител във входната верига на тригерите на Шмит обикновено е причина за намаляване на шу- моустойчивостта на схемата, тъй като голямото входно съпротив- ление облекчава подаването на смущаващи сигнали във входа на тригера. Това може да предизвика многократни превключвания 338
на тригера на Шмит, когато входното напрежение е близко до праговете на задействуване и на отпускане. На фиг. 6.8 е дадена схема на тригера на Шмит с два инвер- тора и транзистор във входната верига [75]. Тригерът се харак- теризира със значително по- слабо влияние на вътрешно- то съпротивление па източ- ника на входен сигнал вър- ху праговете на задейству- вапе и отпускане, отколкото при схемата, дадена на фиг. 6.4. Действието на тригера е следното. При напрежение пула на входа на тригера на Шмит транзисторът Т е запушен. Следователно входът на ло- гическия елемент ЛЕг е от- Фпг. 6.8. Трнгер на Шмит с два инвер- тера и емитерен повторител във входна- та верига ворен и неговият изход е в състояние 0. Съответно изходът на тригера (изходът на логичес- кия елемент ЛЕ^ е в състояние 1 •— този тригер се характери- зира с това, че преди да се задействува, изходното му ниво е ви- соко, т. е. изходното ниво е инверсно на входното. Напрежението в емитера на транзистора Т се определи от образувалия се дели- тел Ее R> в чийто край е подадено напрежението 0^ (фиг. 6.9 а), и е ^Qt г j __ У1 р Re+R^e- Транзисторът Т се отпушва при напрежение и при входно напрежение UBEST + ^£1 BEST re % Re +R (6.12) на входа на логическия елемент ЛЕХ се подава напрежението ^41+^свт» което превключва елемента ЛЕ1 в състояние 1 и съот- ветно в изхода на тригера на Шмит се получава ниво 0. Прев- ключването на тригера протича лавинообразно, тъй като намаля- ването на изходното напрежение довежда до намаляване на нап- режението UEX, което е причина за бързото отпушване на транзи- стора Т. За да се превключи тригерът, е необходимо напрежението 339
логическия характеристика на UEi да е по-ниско от напрежението Ua на границата между об- ластите I и П на предавателната елемент ЛЕг". Re +R e на входната верига на тригер на ниво 0 иа изхода а Фиг. 6.9. Заместителе схема Шмит с емитерен повторител : с) при ниво 1 на изхода ; б) при Във второто стабилно състояние на тригера на Шмит изходно- то напрежение е Uq0 и транзисторът Т е наситен, тъй като вход- ното напрежение (напрежението на базата на транзистора Т) е по-високо от колекторното напрежение (входното напрежение на логическия елемент ЛЕ1 — фиг. 6.9 б). Входният ток на тригера е (6.13) вх Eb*—UjBEST Е2 ^д където UE2 е падът на напрежението върху паралелно съедине- ните резистори RE и R, предизвикан от входния ток на логичес- кия елемент ЛЕГ. Транзисторът Т се запушва при /„=0 и от равенството (6.13) се определя нивото на изключване f j ! = UBEST + • Напрежението на хистерезиса на тригера на Шмит е Е^ч»Е\ Еи=иЕЕ Ue2‘ При определяне на прага на задействуване и отпускане (зави- симостите (6.12) и (6.14)) не е взето предвид влиянието иа съпро- (6-14) 340
тивлението Ед. Резисторът Ед е включен последователно във входната верига и през него протича базовият ток на транзисто- ра Т- Когато транзисторът Т е запушен, токът през резистора R е незначителен и е равен на началния ток на базата 1В. При отпушване на транзистора Т входният ток нараства (вж. равен- ството (6.13) и върху резистора /?д се получава пад, който на- малява напрежението в базата на транзистора Т. Това увеличава праговете на задействуване и на отпускане на тригера на Шмит в сравнение с изчислените по формулите (6.12) и (6.14). Обаче изместването на праговете е не повече от 200 mV при измене- ние на съпротивлението /?дот1 де 10 кй. Не се препоръчва изпол- зуването на съпротивление 7?д, по-малко от 1 1;Q, тъй като след насищане на транзистора Т входното съпротивление на схе- мата рязко спада я става равно на Re R а напрежението на входа на логическия елемент ЛЕХ — съответ- но на Евх—Ubet- Пр11 следващо повишаване на входното напре- жение fEX при малка стойност на съпротивлението /\д нараства и напрежението на входа на логическия елемент ЛЕХ и това може да доведе до ново превключване на тригера на Шмит. Предназ^ начението на съпротивлението /?д е да не се допусне това ново превключване на тригера, като за целта минималната стойност на съпротивлението трябва да отговаря на условието ^СС—^BESt ^CEST R г~№вх0 където Ецх max~^BEST Rp. R ReR p ' Re+R’ re +r m'n _L=__L_ +_L . JL ' R^hRe^R’ като Евхшахе максималното напрежение, което може Да се пода- де на входа на тригера на Шмит; /?д mln — минималната допустима стойност на съпротивле- нието Ед. За нормална работа на тригера на Шмит е необходимо падът на напрежението UE2 върху паралелно свързаните резистори Ее и Е, предизвикан от входния ток на логическия елемент ЛЕЪ 341
да не надвишава 0,4 V и това условие ограничава максималнат'а стойност на съпротивленията RE и 7?. От друга страна, последо- вателно свързаните резистори Т?£ и 7? се оказват включена към изхода на логическия елемент ЛЕ2 при състояние 1 на изхода (вж. фиг. 6.9 а). За да не се превиши стойността на допустимия изходен ток на логическия елемент ЛЕ«, е необходимо да се спазва условието 7?£+7?>75О Q (при логическите елементи от серията 54/74), като товарната спо- собност на тригера на Шмит е NY — 1. Съпротивленията Т?£ и 7? се избират по формулите (6.12) и (6.14) в зависимост от желаните прагове на задействуване и от- пускане. 6.5. ИНТЕГРАЛЕН ТРИГЕР НА ШМИТ В номенклатурата на ТТЛ интегралните схеми влизат няколко вида тригери на Шмит—7413, 7414, 74LS18, 74LS19, 74LS24 и 74132 (табл. 6.1). Основните им параметри са дадеии в табл. 6.2. Таблица 6.1 ТТЛ интегралги тригери на Шми? Тип Функция Логическо уравнение 7413 I два четирнвходови тригера на Шмит (4И-НЕ) Г= X,X2X3Xt 74LS13 два четирнвходови тригера на Шмит (4И-НЕ) Г=Х1Х2Х3Х4 74F13 два четирнвходови тригера на Шмит (4И-НЕ) Y=XtX2X3Xi 7414 шест едновходови тригера на Шмит (инвертора) У=Х 74LS14 шест едновходови тригера на Шмит (инвертора- У=Х 74F14 шест едновходови тригера на Шмит (инвертора) У=Х 74LS18 два четирнвходови тригера иа Шмит (4И-НЕ) У=Х1Х2Х3Х4 74LS19 шест едновходови тригера на Шмит (инвертора) У=Х 74LS24 четири двувходови тригера на Шмит (2И-НЕ) у-=х,х2 74132 че.тнри двувходови тригера на Шмит (2И-НЕ) У=х,х2 74LS132 четири двувходови тригера на Шмит (2И-НЕ) У=ХгХ, 74S132 четири двувходови тригера на Шмит (2И-НЕ) У^хгх2 74F132 четири двувходови тригера на Шмит (2И-НЕ; f=x1x2 Интегралните тригери на Шмит са предназначени преди всичко за съгласуване на ТТЛ интегралните схеми със схеми от други 342
Таблица 6.2 Параметри на трит ер ите на Шмит Тип Праг на задейству- ване v Праг на отпускане "и- V Хистере- зисно нач- режение <7Ж, V Входен ток, mA Време на включване и изключ- ване, ns min typ шах min typ max min typ *вх01 ^вхЮ *вх0 *вх! *301 *310 7413 1,5 1,7 2 0,6 0,9 1,1 0,4 0,8 0,65 0,85 1.6 0,04 18 15 74LS13 1,4 1,6 1,9 0,5 0,8 1 0.4 0,8 0,14 0,18 0,4 0,02 15 18 7414 1,5 1,7 2 0,6 0,9 1,1 0,4 0,8 0.43 0,56 1,2 0 04 15 15 74I.S14 1,4 1,6 1,9 0,5 0,8 1 0,4 0,8 0,14 0,18 0,4 0,02 15 18 74132 1,5 1,7 2 0,6 0,9 1,1 0,4 0,8 0,43 0,56 1,2 0,04 15 15 74S132 1,6 1 ,77 1,9 1,1 1,22 1,4 0,2 0,55 0,9 1,1 2 0,05 7 8,5 74LS132 1,4 1,6 1,9 0,5 0,8 1 0,4 0,8 0,14 0,18 0,4 0,02 15 15 74LS18 1,65 1,85 2,15 0,75 1,0 1,25 0,4 0,7 0,002 0,005 0,02 0,05 74LS19 1,65 1,85 2,15 0,75 1,0 1,25 0,4 0,7 0,002 0,005 0,02 0,05 74LS24 1,65 1,85 2,15 0,75 1,0 1,25 0.4 0,7 0,002 0,005 0,02 0,05 74FI3 1,5 1,7 2 0,5 °,9 1,1 0,4 0,8 0 0,035 0,6 0.02 74F14 1,5 1,7 2 0,5 0,9 1,1 0,4 0,8 0 0,035 0,6 0,02 74F132 1,5 1.7 2 0.5 0,9 1,1 0,4 0,8 0 0,035 0,6 0,02 серии или за подаване на сигнали с продължителни фронтове и с нестандартни логически нива. Най-разпространен е тригерът на Шмит от типа 7413 (фиг. 6.10), като в един корпус на интеграл- ната схема има два идентични тригера. Входната и изходната верига на тригера на Шмит 7413 е осъ- ществена по същия начин както и при останалите логически еле- мента — входната верига е изпълнена с диоди, чието действие е аналогично на многоемитерен транзистор, а изходната верига — със сложен инвертор (транзисторите Т2, Т3 и Т^. Това осигуря- ва добро съгласуване на тригера на Шмит с останалите логичес- ки елементи от серията 54/74. Самият тригер на Шмит има схе- ма, подобна на класическата схема на тригера с дискретни компо- нента — образувана е от два транзистора (транзисторите Тъ и То) с общ емитерен резистор /?7. Транзисторът Тч е включен в схе- мата на емитерен повторител и служи за съгласуване на изхода на транзистора Т6 с входа на фазоннверсното стъпало (базата на транзистора Т2). Тригерът на Шмит 7413 има четири входа 4- X# като из- ходният сигнал е X=XlX^Tv (6.15) Аналоговият входен сигнал може да се подаде на четирите 343
входа, свързани паралелно, или на един от входовете, като на останалите три входа се подава ниво 1. Във втория случай на останалите входове може да се подхват логически сигнали за разрешаване превключването на тригера на Шмит. Възможно е оЕС(.=+5У о¥=Х!хгхЛ Фиг. 6.10. Тригер на Шмит от типа 7413 подаването на входовете на повече от един аналогов сигнал (до четири), като изходното ниво на тригера се определя от равенст- вото (6.15). Когато ноне на един от входовете X1~Xi на тригера входно- то напрежение ывх е по-ниско от прага на задействуване Uv съ- ответният диод Дг~Д^ е отпушен. Напрежението в базата на транзистора Тъ е Транзисторът Тъ е запушен, тъй като в емитера му е подаден сравнително високият по стойност пад на напрежение върху ре- зистора Транзисторът Тв е наситен, понеже на базата му чрез резистора Т?5 е подадено напрежението Есс. Напрежението в общата емитерна верига на транзисторите Ть и Тъ е Г Г _ ECC~UcES6 d £6 (6.16) Напрежението UE6+UCES6 е п°ДЗДено в базата на транзистора 7\ и той е запушен. Транзисторът Т2, а следователно и Tt, също е запушен. Транзисторът Т3 е отпушен (на базата му чрез рези- стора /?3 е подадено напрежението Есс) и изходното напрежение е високо и равно на UQl. 344
Транзисторът 1\ се отпушва при входно напрежение ~ ~ UBEOS Цг + ^Ей- (6-17} През отпущения транзистор Тъ се отклонява част от базовия ток на транзистора Т6, което намалява колекторния му ток и съот- ветно напрежението UE,. Това довежда до лавинообразно отпуш- ване и насищане на транзистора Ts и до запушване на транзис- тора Тв. Напрежението в общата емитерна верига на транзисто- рите Тъ и Т6 става J- Есс—^CES5 ES Rb+R? (6.18) Транзисторът 7\ се отпушва, тъй като в базата му посредством резистора е подадено напрежението Есс, Това довежда до от- пушване и насищане на транзисторите Т2 и Tv Транзисторът Т3 се запушва. Изходното ниво на тригера на Шмит е ниско и е UQC. Т а б л и ц а 6.3 Режими на транзисторите в тригера на Шмиг от типа 7413 Евх Л т. Л т, Т, Г. “вх<^1 запушен насите н запушен запушен активен запушен наситен запушен наситен наситен запушен наситен В табл. 6.3 са дадени режимите на транзисторите на тригера на Шмит 7413 в двете му състояния. Връщаието на тригера в изходно състояние (отпускането на тригера) става при входно напрежение «вх, по ниско от Ц: Ubx~Uu=Ubes5~ Ur -[-Ues^Ues- (6.19) Напрежението на хистерезиса на тригера на Шмит се определи от равенствата (6.17) и (6.19): Ux — UbEOS UbES5~[-Ue& — UЕ&—и Е5- На фиг. 6.11 е дадена типовата предавателна характеристика на тригера на Шмит 7413 при задействуване и при отпускане. От зависимостите (6.17) и (6.19) следва, че праговете на за- действуване и отпускане слабо се изменят с изменение на темпе- ратурата на околната среда, тъй като напреженията иЕЪ и UE& 345
ратурата. Захранващото напряжение 4 3 2 почти не зависят от нея. Това се вижда от фиг. 6.12, на конто са показани зависимостите на праговете U\ и 7/ц от температу- 1ага. Хистерезисът слабо се намалява при увеличаване на темпе- / : също влияе на праговете на задействуване и отпуска- не, тъй като се изменят напреженията U№ и UE5 (вж. зависимостите (6.16) и (6.18)). Времето на превключва- не на тригера на Шмит 7413 е по-голямо (около два пъти) от времето на превключване на логичес- ките елементи И-НЕ. То- ва се обяснява с по-голе- мия брой транзистори в тригера на Шмит в срав- 1 - О Фиг. 6.11. Предавателна характеристи- ка на тригер на Шмит от типа 7413 иение с логическите елементи Праговете на задействуване и на Праговете на задействуване и на отпускане на тригерите на Шмит 7413 до голяма степей зависят от вътрешното съпротивле- ние на източника на входен сигнал. Това също, както и при дру- гите видове тригери на Шмит с ТТЛ елементи, може да се изпол- зува за регулнране на праговете на задействуване и отпускане. За Фиг. 6.12. Влияние на температурата на околната среда при тригери на Шмит 7413, 7414, и 74132 върху: а) Прага на задействуване » б) Прага на отпускане целта последователно във входната верига се свързва резистор . При това праговете се определят от зависимостите — UI —/?д^вх01> fll=t/ll —R д I вхОЦе (6.20) 346
където /BxOi и /вхоп са входните токове на тригера на Шмит съответно при включване и изключване (вж. табл. 6.2). За да се изместят праговете на задействуване положителната облает на входните напрежения рига на тригера на Шмит, трябва да се включи делител и отпускане в във входната ве- °1д, Яд? (вж. фиг. 3.10). В този случай обаче съпротив- лението /?д2 може да се из- бере по-голямо, отколкото при тригеритена Шмит, осъ- ществени с два разширителя, тъй като праговете на за- действуване и на отпускане имат по-високи стойности. Олтималната стойност на съпротивлението /?д2 за три- гера 7413 е 680 Q. Прагове- те на задействув не и отпус- кане се определят от: ЯдГ, Кд2 р ___ гт Яд1 + Яд2 J Г, jCLJ— С/Ц п 'вх01 *\д! • д2 Фиг. 6.13. Прагове на задействуване и на отпускане на тригер на Шмит 7113 в зависнмост от съпротивлението 7?д (6.21) На фиг. 6.13 е дадена зависимостта на праговете на задейству- ване и на отпускане от съпротивлениет о /?д. Измеиението на пра- гоеете в положителната облает на входното напрежение е снето при съпротивление /?д2 = 680й. Припер 6.3. Да се определи съпротивлгнието , което трябва да се включи въз входа на тригера на Шмит 7413, за да се получи прав на задгй- стзуеаче—^У/. Параметрите на тригера на Шмит са. l/t = 1,6 V; {/[(=(),8V; fBx01 —0,65mA и/вх0ц=0,85тА. Or зависимостта (6.20) te определя съпротивлението R.. : Яд = -£1)=ТП55-(>.6+61= 11.7kМ. 4вх01 Прагът на изключване е £11=г/1~Яд 7ВхОП =0,8-11,7.0,85=-9,15 V. Широчината на хистерезиса е ЕХ=Е11-Е1 = -9,15+6=-3,15 V. 347
Пример6.4. Дасе определят съпротивленията и R д2 на делителя, който трябва да се включи във входната верига на тригер на Шмит 7413, за да се получи праг на задействуване 6 V. Параметрите на тригера на Шмит са както в пример 6.3. Приема се съпротивлението 7?д2 =680а, като падът иа напреженнето вър- ху него, предизвикан от входния ток /вхОц, е /вх0И=0.68.0,85=0,587<17п =0,8 V. Той е по-нисък от прага на отпускане. От зависимостта (6.21) се определи съпротивлението 7?д1! Д ----=-----6-1’6------=2,58 к 2. Д 171 /^д2-4х01 1,6/0,68—0,65 При съпротивление /?д1=2,58к2 прагът на отпускане е £ц=^П ^^-'вхОпЯд^ 0.8 ~-0.85.2,58= L64V, а хистерезисът £х =6-1,64=4,36 V. Схемата на тригерите на Шмит 7414 и 74132 (фиг. 6.14) е близ- ка до схемата на тригера 7413. Разликата е в това, че липсва транзисторът Т7 и диодът Д2 е включен направо в колектора на транзистора 7'6. Резисторът който определя входното съпро- тивление Rbxo, е със съпротивление 6kQ, а резисторът /?4 в изходната верига — със съпротивление 100 Q. Зависимостите на праговете на задействуване и на отпускане и на хпстерезиса от температурата и от захранващото напрежение са дадени на фиг. 6.12, 6.15 и 6.16. Фиг. 6.14. Тригер на Шмит 7414/74132 С транзистори на Шотки се произвеждат тригери на Шмит от типа 74S132, 74LS13, 74LS14 и 74LS132. Схемата на тригера на Шмит 74S132, конто е единствената в серията 54S/74S, е дадена иа фиг. 6-17. Тя се различава от схемата на 7413 (вж. фиг. 6.10) по 348
това, че транзисторът Г7, свързващ самия тригер на Шмит със сложния инвертор, е заменен със съставен транзистор, образуван от транзисторите Та и 7\. По този начин се намалява консума- цията от колекторната верига на транзистора Т2 и се увеличава Фиг. 6.15. Зависимост на хистере- зиса на тригерите на Шмит 7413, 7414 и 74132 от температурата на околната среда Фиг. 6.16. Зависимост иа Прага на задействуване и па отпускане от- захранващото напрежение на три- герите на Шмит 7413, 7414 и 74132 Фиг. 6.17. Тригер на Шмит с транзистори на Шотки 74SI32 бързопействието на тригера на Шмит. Праговете на задействуване и на о пускане се определят от същите зависимости (вж. форму- лате (6.17) и (6.19)), както и при схемата на 7413. 349
Близка до схемата на 74S132 е и схемата на тригерите на Шмит 74LS13, 74LS14H 74LS132 (фиг.6.18). Основната разлика е в това, че резисторът има съпротивление 20 k Q, а резисторът /?12 в изходната верига- 1602. Зависимостта на праговете на за- Фиг 6.18. Схема на тригер на Шмит е транзистори на Щетки 01 типа 74LS13, 74LS14 и 74LS132 ,,Е0—1---1 1 1-----х 1—11 пяп! т г г Т , . -75-50-25 0 25 50 75 ЮО 125 T^C-ZsTo-25 а б Иа °колната при тригери на Шмит а) прага на аадействуване; б) Прага на отпускане действуване и на отпускане (фиг. 6.19) и на хистерезиса (Лиг 6 901 от температурата по своя характер са много близки до съответ- 350
ните характеристики на 7413 (фиг. 6,12 и 6.15). Зависимостите на праговете на отпускане и задействане от захранващото напреже- ние са сыците както и при тригера на Шмит 7413 (фиг. 6.16). Схемата на тригерите на Шмит 74LS18, 74LS19 и 74LS24 (фиг, 6.21) се различава от схема- та на 74LS13( вж. фиг. 6.18) по това, че входната логичес- ка матрица е изпълнена не с диоди, а с PNP транзистори. Съпротивлението във входната верига е 25 kQ. При тези тригери на Шмит праговете на задействуване и на отпускане имат по-ви- сока стойност — съответно 1,85 и IV. Включването на PNP транзистор във входна- та верига йо схемата на еми- терен повторител определи голямото входно съпротивле- ние—входният ток в състоя- ние 0 на схемата не преви- глава 20 р, А, а в състояние 1—50 ц А. В точките иа прев- ключване токовете 7BxOi и /вх -75 -50 -25 0 25 50 75 100 125 ТА°С Фиг. 6.20. Зависимост на хистерезиса на тригерите на Шмит 74LS13, 74LS14 И 74LS132 от температурата на околната среда съответно са 2 и 5 р. А. Фиг. 6.21. Схема на тригер на Шмит с транзистори на Шотки оттипа74Ь818 74LS19 и 74LS24 351
В табл. 6.4 са дадени времгната на поевключване и токът на консумация на интегралните тригери на Шмит. Таблица 6.4 Динамячни и еатични га?аистри на интегрална тригери на Шмит Тип <301. ns *310, nS zCCl'nlA 7CC0.raA i* CC cp. mA typ max typ | max typ | max typ max typ 7413 18 27 15 22 14 23 20 32 8,5 74LS13 15 22 18 27 2,9 6 4,1 7 1,75 74F13 4 8 9 13,5 3.5 7414 15 22 15 22 22 36 39 60 5.1 74LS14 15 22 15 22 8,6 16 12 21 1,72 74F14 2,5 7.5 3 8 3.8 74LS18 13 20 33 55 3,3 6 5,7 10 2,25 74LS19 13 20 18 30 9,9 18 17 30 2,25 ' 74LS24 13 20 21 40 6,8 12 11 20 2,25 74132 15 22 15 22 15 24 26 40 5.1 74LSI32 15 22 15 22 5,9 11 8,2 14 1,76 74F132 3,5 8,5 5 8,5 3,25 74S132 7 10,5 8,5 13 28 44 44 68 9 * За един тригер на Шмиг 6.6. СРАВНИТЕЛНА ОЦЕНКА НА СХЕМНИТЕ ВАРИАНТИ НА ТРИГЕРИТЕ НА ШМИТ Разгледаните схеми на тригери на Шмит до голяма степей имат еднакви характеристики и подобно действие. Те се различават по вида на логическите елементи, от конто са построени, и по броя на използуваните дискретни резистори. Целесъобразно е в новите разработки да се използуват интеграл- ни тригери на Шмнт с ТТЛ елементи (например 7413, 7414 и др.) Тяхното предимство е в отсъствието на външни елементи (освен резистора 7?д, който се включва при необходимост от изменение на праговете на превключване) и добрата товарна способност — коефициентът A/q=10. В един корпус върху един кристал са осъ- ществени два тригера на Шмит с по четири входа (при 7413) или шест едновходови тригера на Шмит (при 7414). Недостатъкът им е сравнително широкият хистерезис —около 0,8 V при /?д =0. Тригерът на Шмит, построен с два разширителя, има тесен хистерезис — до 20 mV (при /?д = 0), но за реализирането му са необходими два разширителя (една интегрална схема) и три или четири резистора. Този тип тригер на Шмит има лоша товарна способност — коефициентът Nq е не повече от единица. Той е 352
подходящ за използуване при съгласуване на схеми с ТТЛ еле- менти със схеми, построени с PNP транзистори. Тригерите на Шмит, осъществени с логически елементи, имат яай-широк хистерезис. Предимството им (пред тригерите на Шмит с разширители) е в малкия брой допълнителни елементи—два ре- зистора (вж. фиг. 6.4) или два резистора и диод (вж. фиг. 6. 6). Недостатъкът им е, че за превключването на тригера е необхо- димо входната верига да има известно съпротивление. Използу- ването на тези тригери е целесъобразно в такива схеми, при кон- то към щнрочината на хистерезиса не се поставят особе ни изиск- вания. Схемата иа фиг. 6. 8 се характеризира със слабо влияние на вътрешното съпротивление на източника на входен сигнал към стойността на праговете на задействуване и отпускане. Хистере- зисът има средня по големина стойност. ТЗ Импулсна и цифроеи сх.*шг 353

ПРИЛОЖЕНИЯ ПРИЛОЖЕНИЕ 1 УСЛОВИИ ГРАФИЧНИ ОЗНАЧЕНИЯ НА ДВОИЧНИ ЛОГИЧЕСКИ ЕЛЕМЕНТИ (БДС 8212—74) ОСНОВНИ ПОЛОЖЕНР/Л’ Графичного означение на двоичен логически елемент [8] има формата на правоъгълиик, който може да съдържа три по- лета— едно осяовно и две допълнителни (фиг. П.1.1). В основ- •Допълнителни полета Фиг. П.1.1. Графично означение на двоичен логически елемент по БДС 8212—74 ното поле се помества информация за функцията, конто се из- пълнява от логическия елемент (символа на функцията), а в до- пълнителните полета — условните означения на входовете и из- ходите. Входовете на логическите елементи се поставят от лява- та страна, а изходите — от дясната страна. Височината на право- ъгълника за графично означение се определя от бэоя на входо- вете и изходите и трябва да е кратна на постоянна величина С. 355
Широчината на правоъгълника се определи от наличието на до- пълнителни полета. Разстоянието между два входа (изхода) е равно на разстоянието С, което при ръчно изчертаване не трябва да е по-малко от 5 mm, а при машинно — по-малко от 4 mm. ОЗНАЧЕНИЕ НА ФУНКЦИЯТА Символ Логическа операция 1 8 М2 «»' ИЛИ И Сумиране по модул 2 Равнозначном =п =м JDC CD Изключващо ИЛИ Логически праг Мажоритарност Дешифратор Шифратор я HS SM «0 ’0 хн Сравняване Полусуматор Суматор Монтажно И Моитажно ИЛИ Преобраз у вател на код т тт RG RG—- RG* RG-**- СТ Тригер Двустъпален тригер Регистър Преместващ регистър отляво падясно Преместващ регистър отдясно наляво Реверсивен преместващ регистър Брояч (цифрата след буквите означава коефициента на броене) 356
Закъснение Генератор Чакащ мултивибратор Прагов елемент (тригер на Шмит) Усилвател Усилвател с повишено натоварване (усилвател на мощност) F Формировател ОЗНАЧЕНИЕ НА ВХОДОВЕТЕ И ИЗХОДИТЕ Означение Свойство на входа или изхода Директен (прав) статичен вход Директен (прав) статичен изход Инверсен статичен вход Инверсен статичен изход Директен динамичен вход Директен динамичен изход Инверсен динамичен вход Инверсен динамичен изход Извод, който не носи логическа информация 357
ПРИЛОЖЕНИЕ 2 СТАНДАРТ IEEE 91 — 1984 НОВИ СИМВОЛИ ЗА ЦИФРОВИ СХЕМИ Цифровите схеми по стандарта IEEE 91—1984 [106] се означа- ват като правоъгълиик (функционален блок — фиг. П.2.1), от ля- вата страна на който са входовете, а от дясната — изходите. Из- 4 Знак за описбан* на сигнала иэбън цифровата схема □ Знак за описВан» на сигнала 6 цифровата схема Фиг. П.3.1. Означаване на цифрови интег- рални схеми по стандарта IEEE 91—1984 вън блока до всеки вход и изход като правило има знаци, опис- ващи входните и изходните сигнали. В скоба се дава номерът на извода (крачето) на интегралната схема. В блока срещу входове- те и изходите сыцо може да има знак с описание на сигнала, но от гледна точка на вътрешната организация на цифровата схема. В горната част на блока се поставя знак или съкратен надпис за описание на функцията на цифровата интегрална схема (фиг. П.2.2). Функционалният блок се усложнява при цифровите схеми, обра- зувани от няколко логически елемента или тригера. На фиг. П.2.3 а е показано означението на интегралната схема 7451, пред- ставляваща логически елемент 2И-2И-2ИЛИ-НЕ. В лявата част на функционалния блок са означени двата логически елемента 2И, а в дясната — обединяващият ги елемент 2ИЛИ-НЕ. 358
В горната част на означението на интегралната схема 7493 (фиг. П.2.3 б) е отделен функционален блок, в който се форми- рат сигналите за нулиране, общи за целия брояч. Оснозният блок на означението е образуван от двата брояча — на 2 и на 8. ... i А ' (2) М^-О2¥ 1?° (5) •^(3) О) (’01 O4Y . . . (’2) 4А ° ' , в о ИЗ) Фиг. П.2.2. Означаване на интгг>алаата схема 7400 по стандарта IEEE 91—1984 По-долу се дават символите, конто се използуват за означава- не на сигналите и функционалните блокове. Фиг. П.2.3. Означаване по стандарта IEEE 91—1984: а) на интегралната схема 7451 ; б) на интегралната схма 7493 ОПИСАНИЕ НА ФУНКЦИОНАЛНИТЕ БЛОКОВЕ Символ Описание Пример & Логически елемент или логическа функция И 7400 Логически елемент или логическа функция ИЛИ 7402 Логически елемент Изключващо ИЛИ цифров ком- паратор (схема за неравенство) 7486 359
’ tz Логически елемент Изключващо ИЛИ-НЕ или ци- фров компаратор (схема за равенство) 74266 2K Четен брой входове (трябва едновременно да са актив ии) 74280 ?Kt1 Нечетен брой входове (трябва едновременно да са активни) 7486 1 Входът трябва да е активен 7404 i>’<l Изход с повишена товароспособност 74245 JT Вход с тригер на Шмит 7413 w Преобразувател на код 7444 них Мултиплексор 74150 CMUX.DX Демултиплексор 74138 2 Суматор 7483 P-Q Схема за изваждане 74385 CFG Схема за пренос (за броячи и аритметично-логи- чески схеми) 74182 TC Схема за умножаване 74384 COMP Цифрой компаратор 7485 ALU Аритметично логическо устройство 74381 J"L. Мултивибратор с многократно пускане 74123 Ч1- Чакащ мултивибратор 74121 JTJb Act абилен елемеит (генератор/мултивибратор) 74320 -JiZrL. Астабилен елемент със синхронно пускане 74624 O’ 1 * 1 •- Астабилен елемент със сиихрййяо спиране — SRGtn т-разреден преместващ регистър 7495 CTRm Бреяч (т — брой на разредите, 2т — лродължи- телиост на цикъла) 7493 CTRDIVm Брояч (пт — коефнциент на деление) 74160 RCTRm Асинхровев брояч (2т — продължителност на ци- къла) ROM Постоянна памет 74187 RAM Оперативна памет 7484 FIFO Памет от типа „пьрви на входа, първи на изхода* 74222 I=y При схеми, конто автоматично се нулират при 74877 включване на захранващото напрежение Ф Висококомплексна функция 741616 360
ОПИСАНИЕ НА СИГНАЛИТЕ ИЗВЪН ФУНКЦИОНАЛНИЯ БЛОК Символ Описание Логическо отрицание (инверсия) на то ниво логическа 0 се фермера входния сигнал: външно- в ниво логическа 1 Логическо отрицание (инверсия) на изходния сигнал: вътреш- ното ниво на логическата 1 се формирма в ниво логическа О Вход с активно отрицание: отговаря на телна логика при положи- Изход с активно отрицание; отговаря на жителна логика I3 ~ ja при ПОЛО- —*—• Посоката за пренасяне на сигнала е отляво вадясно. Ако не е указана посока, сигналът се пренася отляво надясно Двупосочно пренасяне на сигнала Положигелна логика Отрицателна логика Индикация на- лолярността не се изпол- зува Динамични входове, активни при указаннте фронтове Няма логически вход Аналогов вход не се изпол- зува ---1 V— ие се изпол- зува О----- -----1 ----Н L---- ОПИСАНИЕ НА СИГНАЛИТЕ ВЪТРЕ ВЪВ ФУНКЦИОНАЛНИЯ БЛОК Символ Описание 37”” Вътрешна връзка. Състояние 1 отляво предизвиква състояние 1 отдясио Вътрешна връзка с инверсия. ___£____ Състояние 1 отляво предизвиква съсгояние 0 отдясно Динамична вътрешна връзка. Преход от 0 в 1 отляво предизвиква състояние 1 отдясно 361
Вьтрешен вход. Винаги има състояние 1 освен при определени условия Вътрешен изход Блокиращ изход (например при тригери). И3ходът се променя само ако предизвикващнят вход отново е неактивен -—[ем ЖТ -----|ст=15 Вход с тригер на Шмит Изход с отворен колектор с NPN транзистор. Възмож- но е изграждането на схеми „опроводено И“ Изход с отворен емитер с NPN транзистор. Необходимо е включването на външен товарен резистор. Може да се изграждат схеми „опроводено ИЛИ" Изход с трн състояния Изход с повишена товароспособност Разрешаващ вход. Състояние 1 разрешава (активира) изходите. Състоя- ние 0 забранява (деактивира) изходите Указание за функпията на тригера Вход за данни (информциоиен вход) Преместване надясно Преместване наляво Двоични сигнални групи; m е най-старшият логически сигнал Вход за определяяе на съдържанието. Ако входът е активен, входният сигнил се въвежда в схемата (при регистри или броячи) CT=S Изходът се активира (задепствува) от подадената кодо- ва комбинация 1 Сигналаа трупа. Показва обедииение на сигнали за представяне на един единствен вход Постоянно свързан изход 362
ОН ;САНИЕ НА ПРЕДНАЗНАЧЕНА! ЕТО НА СИГНАЛА За всеки сигнал са определени ваяй с букви. Редът на сигналите се шата таблица са дадени означенията тяхното дейсавие. съответни символи, опис- означава с цифри. В следва- на сигналите и е описано Таблица П2.1 Ошачения на сигналите и описание на тяхнзто действие Сигнали към входовете Сим- вол Действие на сигнала при 1 при 0 адресираие А активен неактивен управляване С предчзвиква изменение не предизвиква измене- ние разрешаване EN разрсшава изменение забранява изменение и G разрешава изменение забранява изменение режим на работа М режнмът е избран режимы- не е избран отрицание N инвертира състоянието без реакция нулИране R вход, превключващ из- хода в 0 без реакция установяване в 1 S вход, превключващ из- хода в 1 без реакция ИЛИ V предизвиква състоя- ние 1 разрешава изменение свързване Z предизвиква състоя- ние 1 предизвиква състоя- ние 0 363
ПРИЛОЖЕНИЕ 3 OJ о й*. СТАТИЧНИ ПАРАМЕТРИ НА ТТЛ ИНТЕГРАЛНИТЕ СХЕМИ Таблица ПЗ. 1 Статнчни параметри на ТТЛ интегрални схеми ГТараметър, озна- чение, измервателна единица Серия 54/74 Серия 54Н/74Н Серия 54L/74L Серия 54LS/74LS Серия 54S/74S tnin | typ max min typ I max min typ max min typ I max min typ max 1 2 3 4 5 6 7 8 9 10 li 12 13 14 T75" 4,5 15 16 Захранващо на- пряжение £сс, V 4,75 4,5 5 5 5,25 5,5 4,75 4,5 5 5 5,25 5,5 4,75 4,5 5 5 5,25 5,5 4,75 4,5 5 5 5,25 5,5 СП СП 5,2-5 5,5 Ниво лсгическа 0 на входа на ло- гическия елемент, V 0,8 0,8 0,7 0,8 — 0,8 Ниво на логи- ческата 1 на из- хода па логичес- кая елемент, V 2 2 2 2 2 — — Исходно напре- жение при 1 в изход» 6/qp V 2,4 3,3 — 2,4 3,5 — 2,4 3,2 (3,3) — 2.7 (2.5) 3,4 — 2,7 (2,5) 3,4 — Изходно напре- жение при 0 в изхода Uq^, V — 0,2 0,4 — 0,2 0,4 — 0,2 0,15) 0,4 (0,3) — 0,35 (0,25) 0,5 (0,4 । — — 0,5 1 1 2 3 1 4 5 6 Г 8 9 1 ю 11 1 12 13 14 15 1 16 1 Коисумиран ток при 1 на изхода (за един логичес- ки елемент) ICCv mA 1 2 2,5 4,2 0, 11 0,2 0,2 0,4 2,5 4 Консумиран ток при 0 на изхода (за един логичес- ки елемеит) 1сс , mA 3 5,5 6,5 10 0,3 0,51 V и 1 1 ‘ 1* О 9 Входен ток при 0 на входа /вх0, mA —1,6 —2 -0,18 -0,36 —2 Входен ток при 1 на входа /вхр цА 40 50 10 20 50 Изходен ток при 0 на изхода (за 7400) /op, mA 16 20 3,6 (2) 8 (4) 20 Изходен ток при 1 иа изхода (за 7400) IQl, рА -400 —500 —200 (-100) —400 —1000 Ток иа късо съединение на из- хода на логичес- кия елемеит 7400 с общия провод- ник /р м , mA — 18 -55 -40 -100 —3 —15 —30 -130 1 -100
Параметър, озна- чение, измерителиа единица Серия 54ALS/74ALS 1 Серия 5 4А S/74AS Серия 54F/74F ! За бел еж ка mln typ max min typ max min typ max 1 17 18 19 20 21 22 23 24 25 26 Захранващо на- прежейие Есс, V 4.5 4,5 5 5 5,5 5,5 4.5 4,5 5 5 5.5 5,5 4,75 4,5 5 5 5,25 5.50 за серията 74 за серията 54 Ниво логическа 0 на входа на ло- гическия елемент, V 0,8 0,8 0,8 = ЕСС min Ниво на логи- ческата 1 на из- хода на логичес- кия елемент, V 2 2 2 3,4 ЕСС = ЕСС min ЕСС = £СС min Iq Iqi max (за серията 54) Изходно напре- жсние при 1 в изхода UQb V Изходио напре- жение при 0 в изхода l/Q0, V 2 2 2,7 (2,5) 0,35 (0,25) 0,5 (0,4) 0,35 0,5 0,35 0,5 Ах=£СС mln IQ IqO max (за серията 54) 1 17 18 1 19 | 20 1 21 | 22 | 23 | 24 | 25 1 26 Консумиран ток при 1 на .изхода (за един логичес- ки елемент) Icci mA 0,125 0,21 0,5 0,8 1,7 2,55 ^СС ~ &сс max Консумиран ток при 0 на изхода (за един логичес- ки елемент) 1ссо> mA 0,375 0,75 2,7 4,35 0,5 0,7 Есс= ЕССтвх Входен ток при 0 на входа /вх0 niA -0,1 -0,5 -0,4 -0,6 ЕСС — ЕСС max иях = 0,4 V при ивх = 0,3 V Входен ток при 1 на входа ZBXi рА 20 20 I 20 при «вх = 2,4 V при ивх = 2,7 V ЕСС = ЕСС max Изходен ток при 0 на изхода (за 740°) ZQG> mA 8 4 20 20 £СС“ £CCmin t/Q0<0,4 V (за серията 54) Изходен ток при 1 на изхода (за 74С0) lQl, рА -400 -2000 -1000 Есс = Есс mln UQi>2,4 V (за серията 54) Ток на късо съ цннеиие на из- хода на логичес- кия елемент 7400 с общия провод- НИК ;QKC. mA -15 -70 -30 -112 -60 -80 -150 ЕСС ЕСС max t/„x°2-25V 1
ГРАНИЧНО ДОПУСТИ МИ ПАР АМЕТ PPI Максимално допустимо захранващо напрежение 7 V Максимално допустимо отрицателно захранващо напрежение —0,5 V Максимално допустима разлика на напрежението между два входа на един логически елемент (между два емитера на един много- емитерен транзистор) 5,5 V Максимално допустимо положителт входно напрежение +5,5 V Максимално допустимо отрицателно входно напрежение 0,5 V Максимално допустима температура на запояване — ръчно запоявапе (не повече от 10 s) 265° С — чрез потапяне в калай (не повече от 4 s) 240° С — калаена вълна (не повече от 2,5 s) 240° С Температура иа съхранение —65 до +150°С ПРИЛОЖЕНИЕ 4 СРАВНИТЕЛНИ ТАБЛИЦИ Таблица П4.1 Сравнителна таблица на никои иитерфейсни схеми Texas Instruments СССР УНР ПНР SN75107 SN75108 SN75109 SN75110 SN75150 SN75154 SN75450B SN75451B SN75452B 170УП1 170АП1 К170АП2 К'70УП2 155ЛП7 15ЕЛП4 ТА75107РС ТА75108РС ТА75109РС ТА751ЮРС ТА75150РС ТА75154РС ТА75450АРС ТА75451РС UCY75107N UCY75108N UCY75H0N UCY75450N UCY75451N UCY75452N 368
Таблице П4.2 Сравителиа таблица на някои иитерфейсня схеми 1 Texas I. National Semiconductor Signet les Mot oiola Fairchild 1 2 3 4 6 SN7520 DS7520 7520 MC7520 SN7522 DS7522 7522 MC7522 SN7524 1 SN7528 SN7534 SN7538 SN75I07 SN75108 SN75113 DS7524 DS7528 DS7534 DS7538 DS75107 DS75108 DS75113 7524 7528 75108 75108 MC7524 MC7528 MC7534 MC7538 MC75107 MC75108 7524 7528 75107 75108 SN75114 SN75115 SN75121 SN75122 SN75123 SN75I24 SN75125 DS75114 DS75115 DS75121 DS75122 DS75123 DS75124 DS75125 N8T13 N8T14 N8T23 N8T24 MC8T13 МС8Г14 MC8T23 MC8T24 9614 9615 I1A8T13 PA8T14 I1A8T23 HA8T24 SN75127 DS75127 SN75128 DS75128 SN75129 DS75129 SN75150 SN75154 SN7518O DS75150 DS75154 DS8800 75150 75154 SN75182 DS8820 DM8820 SN75183 DS8830 DM8830 SN75188 SN75189 SN75207 SN75208 DS1488 DS1489 DS75207 DS75208 MC1488 MC1489 MCI488 MCI 489 |xA1488 HA1489 75207 SN75322 DS75322 Z520o SN75324 DS75324 SN75325 SN75361 DS75325 QS75361 MC75325 75325 SN75362 DS75362 SN75364 DS75364 SN75365 DS75365 MC75365 SN75369 DS0026 SN75450 DS75450 75450 MC75450 75450 SN75451 DS75451 75451 MC75451 75451 SN75452 OS75452 75452 MC75452 75452 SN75453 DS75453 75453 MC75453 75453 SN75454 SN75460 DS75454 DS75460 75454 MC75454 MC75460 75454 75460 SN75461 SN75462 DS75461 DS75462 MC75461 MC75462 75461 75462 SN75463 SN75464 SN7548O DS75463 DS75464 DS8880 M8880 MC75463 MC75464 75463 75464 SN75484 DS8980 24 Импулени и цифрою схеми 369
Табл. П4.2 (продължеиие) 1 2 3 4 5 SN75491 DS75491 МС75491 7549! SN75492 DS75492 МС75492 9664 SN75493 DS75493 SN75494 DS75494 DS3625 N8T25 DS8T26A N8T26A МС8Т26А DS8T28 N8T28 МС6889 DS8834 N8T34 DS8837 N8T37 DS8838 N8T38 DS8856 N8T51 DS8857 N8T59 DS8836 N8T380 DS26S10 MC26S10 9640 DS26S11 MC26S11 9641 370
ПРИЛОЖЕНИЕ 5 Интерфейсни схеми. Разположение на изводите 75107 А 55107 А Два приемника за симетрични линии Схема: фиг. 4.52 75108А Два приемника за симетричии линии с изход с отворен ко" 55108А лектор (С изводи като 75107А) Схема: фиг. 4.52 75*09А 55109А Два предавателя за симетрични линии Схема : фиг. 4.51 75110А 55110А Схема: фиг. 4.51 Два предавателя за симетричии линии (с изводи като 75109А) 371
75121 55121 Два предавателя за аеси- метричии линии Схема: фиг. 4.19 75122 55122 Три приемника за меси- метрични линии < , Схема : фиг. 4.24 75123 Схема ; фиг. 4.19 75124 Схема 1 фиг. 4.24 Два предавателя аа несимгтрични линии (с изводи като 75121) Три приемника за несиметрични линии (в изводи като 75122) 372
75125 Седем предавателя sa не- симетрични линии ♦Ед; Y Y Y ’ Y Y Y Y [Тб] ПЛ ПЛ ПЛ ПЛ ПЛ ПЛ ГЯ 75127 Седем предавателя sa не- иметричии линии 1 -Л 4 ^т21 Ф1 ! — xxxxxxxjZ 75128 Осем приемника за несиметрич- ни линии 373
75129 Осем приемника за несиметрични ЛИНИН 75138 Четири предавателя-прием- иика за несиметрични линии 75140 Два приемника за несиметрични линии 374
75150 Два предавателя за несиметрич- ни линии (по V-24) Схема: фиг. 4.21 75152 Два приемника за неси- ыетрични линии 75154 Четири приемника за неси- метрични линии (по V-24) Схема: фиг. 4.29 375
75182 Два приемнхм аа симетрични линии 75183 55183 Дна предавателя за линии симетрични 74188 Четири предавателя за неси- метрични динии 376
75450В 75460 75470 55450В 55460 55470 Две буферни схеми с мощии изходни транзистори Схема; фиг. 4.7 75451В 75461 75471 55451В 55461 55471 Две буферни схеми (2И-НЕ) Схема: фиг. 4.2 377
75452В 75462 75472 55452В 55562 55472 Две буферни схеми (2И) Схема : фиг. 4.3 С 75453В 75463 75473 55453В 55463 55473 Две буферни схеми (2 ИЛИ-НЕ) Схема : фиг. 4.4 75454В 75464 75474 55454В 55464 55454 Две буферни схеми (2 ИЛИ) Схема: фиг. 4.5 378
75491 Четири буферни схеми за управ- ляване сегментите на индикатори със светлинни диоди Схема: фиг. 4-67 X Y ? I Y Y X 75492 Шест буферни схеми за управ- ляване на знаците на индика- тори със светлинни диоди Схема : ф иг. 4.67 379
ПРИЛОЖЕНИЕ 6 Намогргма за на импулса определяне на времеконстантата х н продължителността 380
азбучен указател Автогенериращ мултивибратор 295, 311, 314 Асоциативен закон 23 Бергерон — диаграмм 211 Бързодействие 11, 58, 109 Вакуумна електролуминесаеитна лампа 188, 199, 265 Влияние на температурата при три- гер на Шмит 346, 350 Време — на включване 109 — на възстановяване 271 — на кзключнане 109 — на превключване 111, 205, 277 Времезадаваща верига 27, 269 Входен ток на логически елемент — в състояние 0 на входа 37, 89, 94, 124 — в състониие 1 на входа 32, 94, 125 Входна характеристика 30, 88 Входно съпротивление — иа логически елемент 37, 89, 127, 131 — на тригер на Шмит 341 Газоразрядна индикаторна лампа 199, 260 Двоично-десетичен брояч 259 Двоично-десетичеи-десетичен преоб- разувател 259 Двоично-десетичен седемсегментен преобразувател 261 Двупосочии предаватели 233 Делител резистнвен въа входа на ло- гически елемеят 145 Дешифратор 259 Диаграма на Бергерон 211 Дизюнкции 17 Динамична индикация 261 Диод на Шотки 11, 54 Днод, светлинен 188, 199, 260 Диодно-транзисторна логика(ДТЛ) 12 Дистрибутивен аакон 24 Днфереицираща верига 164, 269 Елемент за аакъснение 207 Елемент логически 11 Елемент — И 16, 47 — ИЛИ 17 — И-НЕ 20, 41 — ИЛИ-НЕ 19, 44 — НЕ 18 Елементи неизползувани 123 Елементи потеициални 14 Елементи с отворен колектор 42а 58,148 Закон 179, 195, 250 — асоциативен 23 — дистрибутивен 24 — комутативен 24 — иа слепването 24 Закъснителна линия 186 Захранващо напрежение 246, 250 Захранващо напрежение — измене- ние 67, 304, 321 Изходен импулс — продължителност 272 Изходен ток на логически елементи —в състояние 0 на изхода 64, 102 —всъстояние! на изхода 38, 102 Изходна характеристика 27, 96, 124 Изходно напрежение на логически елемент — в състояние 0 на изхода 35, 102, 131 — в състояние 1 на изхода 38, 96, 131 Изходно съпротивление на логически елемент — в състояние Она изхода 103 — в състояние 1 на изхода 98 Импулени схеми 26 Инвертор 18 Инвертор сложен изходен 29 Индикаторен елемент 256 Интегрална схема 9 — диодио-транзисториа логическа (ДТЛ) 12 — резистивно-транзисторна логи- ческа (ДТЛ) 12 — транзисторно-транзисторна ло- гическа (ТТЛ) 11 — с повишена шумоустойчивост 53 Интерфейсии схеми — съгласуващи 199 — буферни 199, 200 — за съедииителнн линии 199,208 — за феритни памети 193 — за индикаторни елементи 256 Кабели 208, 214 Кварцов генератор 323 381
Коефициент на входе» товар 166 Коефициент на натоварване 41, 81, 182, 352 Комутативен закон 24 Конденз атор — във входа на логически еле- мент 155 — в изхода иа логически елемеит 155, 160 — между логически елементи 164 Конюнкция 16 Корпус на интегрална схема 68 Късо съединение на изхода на ло- гически елемент 98 Лампа индикаторна 206 — с нажежаема жичка 154, 256 — газоразрядна 258 — вакуумна електрод уминесцент- на 154, 265 Логика положителна 15 Логика отрнцателна 15 Логическа 0 15 Логическа I 15 Логическа функция — И 16 — ИЛИ 17 — НЕ 18 Логически елемент 11 Логически нива 14, 76 Логически сьотношения 23 Логическо умножение 16 Логнческо сумиране 17 Максимална честота 109, 164 Металокерамичен корпус 70 Многоемитерен транзистор 31 Модел на ТТЛ елемент 128 MOS логически елемент 189 Мощност консумирана 35, 38, 44 Мултивибратори — чакащи 269 — автогенериращи 295, 307 Мултиплексорн 262 Напрежение изходно 96 Неизиолзувани входове на логически елементи 121 Нензползувани логически елементи 123 Несиметрични линии 208 Нива на входни и изходии сигнали 14, 76 NAND 21 NOR 21 Означаване — на логически елементи 20 Оптодвойка 253 Отворен колектор 42, 58, 179 Отрицание 18 Отрнцателна логика 14 Пакети импулси — формнране^ЗОО Памети 183, 199 Паралелно съединяване на логиче- ски елементи 135, 186 Параметри на логически елементи — измерване 123 Пластмасов корпус 69 Повторител 48 Положителна логика 15 Потенпиална логическа схема 14 Праг на задействуване 345, 347 Праг на отпускане 345, 347 Предавателна характеристика — на логически елемент 78, 126 Предаватели — двупосочни 233 — трнпосочни 239 Преобразувател на код — двончно-десетичен в десетичев 260 — двончно-десетичен в седемсег, ментен 261 Пълен функционален набор 20 Разширнтел 45, 184 Реле — свързване към ТТЛ елемент 188 Резистор — във входа на логически елемент 137, 346 — в изхода на логически елемент 141, 157 — паралелно на логически елемент 149, 299 — резисторно-транзисторна логи- ка (РТЛ) 14 Самовъзбуждане 82, 132, 139 Светеши диоди 188, 260 Свързване към логически елементи — на коидензатор 155 — на резистор 137 — на транзистор 170, 175 Седемсегментен индикатореи елемент 261 Серии ТТЛ схеми 40, 67 Симетрични линии 244 CMOS логически елемент 189 Стандартна серия 40 Схемн нмпулсни 26 Схеми с емитерна връзка (ECL) . 14 Съвместна работа на ТТЛ елементи от различна серин 189 Съпротивление — нзходно 98, 103, 131 — входно 37, 89, 127, 131 Състезание 128 Температурен обхват на работа 67 Температурив зависнмост на преда- вателната характеристика 83 382
Теорема на дьо Морган 23 Тиристор — свързване към ТТЛ еле- мент 189 Товар еквивалент 126 Товароспособност 106 Ток входен — при 0 във входа 36, 88, 131 — при 1 във входа 32, 88, 131 Ток на консумация 35, 38 121 Ток на късо съединение на изхода на логически елемент 98 Ток товарен — допустима стойност — при 0 в изхода 36, 102 — при I в изхода 38, 102 Транзистор на Шотки Транзистори — свързване към ТТЛ елемент 54 Тригер на Шмит 307, 342 Трипосочни предаватели 239 Fau-out 106 Фроитове — продължителност 11, 109 Хистерезис 345 Характеристика — входна 88, 124 — изходна 96, 124 — предавателна 78, 126 Характеристика предавателна — на два последователио свързани елемента 133 — при включване иа делител във входа на ТТЛ елемент 145 — при включване на резистор 144, 149 — при включване на транзистор 173, 177 Цифрови схеми 25 Чакащ мултивибратор 269, 278 Честотностабилизнран мултнвибра- тор 321 Широчнна на активната част на пре- давателната характеристика 133 Шумоустойчивост динамична 77 383
ЛИТЕРАТУРА 1. Алексеенко, А. Г. Основы микросхемотехникя. М., Советское ра- дио, 1977. 2. А л л ей, Д. Архитектура вычислительных устройств для цифровой обра- ботки сигналов. ТИИЭР, 1985, №5. 3. А льтшу ллер, Г. Б. Кварцевая стабилизация частоты. М., Связь, 1974. 4. Анализ и расчет интегральных схем. Часть 2. Логические интегральные схемы, М., Мир, 1969. 5- Аналоговые и цифровые интегральные схемы. Под. рад. С. В. Якубовского. М., Советское радио, 19 79. 6. А рм ф и л ьд. Программирование длительности импульса ждущего муль- тивибратора. — Электроника. 1977, № 14. 7. Астании, Л. Ю. и др. Проектирование радиоэлектронных устройств на интегральных микросхемах. М., Советское радио, 1976. 8. БДС 8212—74. ЕСКД. Означения условии графични в електрическите схеми. Двоични логически елементи, София, 1985. 9. Букреев, И. Н., Б. М. М а н су р о в, В. И- Го р я ч ев, Микроэлек- тронные схемы цифровых устройств. М., Советское радио, 1975. 10. Б уд и иски, Я. Логические цепи в цифровой технике. М., Связь, 1977. 11. Вавилов, Е. Н., Г. П. Портной. Синтез схем электронных циф- ровых машин. М., Советское радио, 1963. 12. В а л н е в, К. А. и др. Микромощиые интегральные схемы. М., Совет- ское радио, 1975. 13. Волков, Б. А., Ф. Г. Горинов, В. А. Г о р о ж а н н и. Одновибра- тор на твердых логических схемах. — Приборы техника экспе- римента, 1972, №4. 14. Волчек, В. Л. и др. Цифровые устройства на микросхемах. М,, Энер- гия, 1975. 15. Гольде нберг, Л. М. Теория и расчет импульсных устройств на по- лупроводниковых приборах. М. Связь, 1969, 16. Горн, Л, С., А, А. Климашов, Б. И. Хазанов, Мультивибра- торы на интегральных элементах ТТЛ. — Радиотехника, 1973, №5 17. Грейнер, Г. Р. н др. Проектирование бесконтактных управляющих логических устройств промышленной автоматики. М., Энергия, 1977. 18. Г р и н б а у м, М. Модели цифровых ИС для машинного проектирования. — Электроника, 1973, №25. 19. Гринбаум, Миллер. ТТЛ-тригеры. — Электроника, 1973. № 25. 20. Гурвич, И. С. Защита ЭВМ от внешних помех. М., Энергия, 1975. 21. Гутников, В. С- Интегральнаи электроника в измерительных прибо- рах. Л., Энергия, 1974. 22. Димитрова, М., И. Вайков. Импулсни схеми и устройства. С., Техника, 1982. 23. Димитрова М„ И. Вайков. CMOS интегрални схеми. Част 2. С., Техника, 1984. 24. Димитрова М., И. Вайков. CMOS интегрални схеми. С., Техника 1987. 25. Домкрат, В. М., Г. Новик, В. Б. Пау. Формирователь импульсов с плавно регулируемой длительностью на интегральных узлах ТТЛ. — Радиотехника, 1973, № 8. 26. Дьяконов, В. П. Широкодиапазоиный автоколебательный мультивиб- 384
ратор на интегральных микросхемах транзисторно-транзисторной логи- ки. Приборы и техника эксперимента, 1976, № 2. 27. Иц к хок и, Я. С., Н. И. Овчинников. Импульсные и цифровые устройства. М„ Советское радио, 1972. 28. Казаринов, Ю. М. Расчет элементов импульсных и цифровых схем, радиотехнических устройств. Высшая школа, Москва. 1976, 29. Колесов. Л. Н. Введение в инженерную микроэлектронику. М., Со- ветское радио, 1974. 30. Конов, Импулсни схемис интегрални ТТЛ елементи. С., Техника, 1975. 31. Конов, К. И. Електронна индикация С., Техника 1977. 32. Конов, К., И Импулсни и цифрови схеми с интегрални ТТЛ елементи. С., Техника, 1982. 33. Конов, К., И. Д р а г а н о в а. Мултивибратор с два ТТЛ елемента Сборник научни трудове на НИИС — София, 19 8. 34. Конов, К., И. Драганова. Изследване нестабилността на задава- щия генератор при формирането на телевизионни изображения. Сборник доклади на I национална конференция по телевизи тина техника, София, 1976. 35. Конструирование функциональных узлов ЭВМ на интегральных схемах. Под ред. на Б. И. Ермолов. М., Советское радио. 1978. 36. Кузнецов Н. И., А. Г. Соколов. Параметрические и функцио- нальные испытания интегральных схем. — Зарубежная радиоэлек- троника, 1979, № 11 37. Лебедев, О. Т. Конструирование и расчет электронной аппаратуры на основе интегральных микросхем. Л. Машиностроение 1976. 38, Лейнов, Н. Л., В. С. К е ч а л у б а, А. В. Рыжков. Цифровые де- лители частоты на логическох элементах. М., Энергия, 1975. 39. Лейте с, Л. С. Техника телевизионного вещания. М., Связьиздат, 1963. 40. Мейзда, Ф. Интегральные схемы, технология и применение. М., Мнр, 1981. 41. Мелен, Р., Г. Гарланд. Интегральные микросхемы с КМОП струк- турами. М., Энергия, 1979. 42. М ладенов Д., Н. Покровнички. Логически синтез на схеми. С., Държавно военно нздателство, 1973. 43. Мкртчян С. О. Преобразователи уровней логических элементов. М. Радио и связь, 1982. 44. Муттер, В. И. и др. Проектирование аналого-цифровых систем на интегральных схемах. Под. ред. Б. В. Шамрай. Л , Машиностроене, 1976. 45. Наумов, ГО. Е. Интегрални логически схеми на ЦЕИМ. Превод от руски. С., Техника, 1972. 46. Наумов, Ю. Е., Н. А. А в а е в, М. А. Б е д р е к о вс к и й. Помехо- устойчивость устройств на интегральных логических схемах.М, Советское радио, 1975. 47. Носов, Ю. Р., К. О. П е р о с я н ц, В. А Щ и л и н. Математические модели элементе в интегральной электроники. М., Советское радио, 1976. 48. Па пер нов, А. А. Логические основы цифровой вычислительной тех- ники. М , Советское радио, 1972. 49. Поспелов, Д. А. Логические методы анализа и синтеза схем. М., Энергия, 1968. 50. Преснухнн, Л. Н., В. А. Шахнов, В. А. Кустов. Основы кон- струирования микроэлектронных вычислительных машин. М., Высшая шко- ла, 1976. 51. Пухальский, Г. И. Логическое проектирование цифровых устройств радиотехнических систем. М., Издательство Ленинградского университета, 1976. 52. Пят л и и, О. А. и др. Проектирование микроэлектронных цифровых устройств. М., Советское радио, 1977 25 Импулсни и цифрови схеми 385
53. Скарлет, Дж. ТТЛ интегральные схемы и их применение. М., Мир, 1974. 54. Справочник по кварцевым резонаторам. Под ред. на П. Г. Поздняков, ' М., Связь, 1978. 55. Справочник по интегральным микросхемам. Под ред. на Б. В. Тарабрин, М., Энергия, 1980. 56. Степаненко, И. П. Основы теории транзисторов и транзисторных схем. М., Энергия, 1967. 57. Тарабрин, Б. В. Справочник по интегральным микросхемам. М., Энер- гия, 1977. 58. Херцкович, Г. Машинный расчет интегральных схем. М., Мир, 1971- 59. Хофпойр. П- Новые маломощные (Потки ТТЛ ИС повышенного быстро, действия, польностью взаимозаменяемые со стандартными приборами. —Электроника, 1980, №5. 60. Филиппов, А. Г., О. С. Б е л к и н. Проектирование логических узлов ЭВМ. М., Советкое радио, 1977. 61. Шагурин И. И. Многоэмиттерный транзистор как компонент инте- гральных логических схем. Известия ВУЗ. — Радиоэлектроника, 1967, № 9—10. 62. Шагурин И. И. Транзисторно-транзисторные логические схемы. М., Советское радио, 1974. 63. Шагурин И. И., В. Я. Контр аре в., В Н. Струков. Переход- ные процессы в ТТЛ микросхемах со сложными инверторами. Сборник Микроэлектроника, т. 4. М., Советское радио, 1971. 64. Якубайтис Э. А. Синтез асинхронных конечных автоматов. Рига. Зи- натне, 1970. 65. Якубайтис, Э. Л. Логические автоматы и микромодули. Рига, Зинат- не, 1975. 66. Brown, J. Р. 1. С. monostabiles can be economical. Electronic Engi- neering, 1972, Wo 4. 67. CMOS Futegrated Circuits. Databook. RCA, 1983. 68 CMCS Data Manual. Volume 1. Standart Logic. Motorola Semiconductors, ’ 1985. 69. Cole, H. A. TTL Trigger circuits. Wireles World, 1972, № 1. 70. Das Opto-Kochbuch. Theorie und Praxis der Optoelektronik. Texas 1. 71. Das TTL-Kochbuch. Texas Instruments. Ereising, 1974. 72. De utsc Itmann G. Betriebsverlialten FTL-compotibler Zeitglieder. Radio Fernsehen Elektronik, 1976, № 22. 73. Digitale Schaltungen. Datenbuch. Siemens, 197i/77. 74. Digital integrated circuits. LOCMOS HEF4000B family, Philips, 1980. 75. Erm i sc he, J. Ein Trigger mit TTL-Schaltkreisen. Radio Fernsehen Elektronik, 1973, № 13. 76. FAST, Fairchild, 1984. 77. Fischer. Quarzoszillatoren mit TTL-Schaltkreisen. Radio F.ernsehen Elektronik, 1972, № 21. 78. Gottschalk, H. Elektronische Bausteinsysteme der Digitaltechnik. VEB Verlag lechnik, Berlin. 79, Graichen, G. Digitale Zeitglieder mit TTL-Schaltkreisen. Radio Fernsehen Elektronik, 1973, № 16. 80. Haber I and, К. H. Eigenschaften und Anwendungen der Schaltkreisse- rie D10. Radio Fernsehen Elektronik, 1972, № 23, 24. 81. High-speed CMOS Logic family. Philips, 1985. 82. Hofava, P. Richli navre asynchronniho delice kmitoctu. Sdeilovaci tech- nika, 1973, № 4. 83. Integrierle Linear-und Interface-Schaltungen. Texas 1. Deutschland GmbH, Freising, 1976. 84. Kot о lan, J. Nickolko citocov z integrovanych obvodov MH7474. — S d ё 1 о v a c i technika, 1972, № 9. 386
85. Ktihne, H. Schaltungsbeispiele mitden integrierten Schallungen DIOOC. — Radio Fernsehen Elektronik, 1971, № 19. 86. Kiihne, H. Schaltungsbeispiele mit den integrierten Schaltungen DlOOC. — Radio Fernsehen Elektronik, 1972, № 7. 87. К ti h n, E. Storunjsarme Leitungsanordnungen fur TTL-Schaltkreisen. Fe rnmeldetechnik, 1973, № 4. 88. Kuhn, E., H. Schmied. Integrierte Schaltkreise. VEB Verlag Technik, Berlin. 89. К ti h n E, H. Schmied. Handbuch Integrierte Schaltkreise. VEB Verlag Technik. Berlin, 197«. 90. Langer, I. Leitungen zur Stromversorgung ftir schnelle integrierte Schalt- kreise auf Zweiebeneleiterplatten. — Nachrichtentechnik Elek- tronik, 1975, № 12. 91. Linzmann, D. Digitale Informationsverarbeitung 27. — R a d i о Fernsehen Elekrotronik, 1971, №7. 92. Marten, EL, C. Haring. Ein einfacher Spannungs-Frequenz Umset- zer mit TTL-Grundbausteln. — Nachrichtentechnik Elektro- n i k, 1975, № 2. 93. Matthews Paul. Cfnosing and using ECL. Granada, London, 1983. 94. Morris R. L., JR. Miller. Designing with TTL Integrated Circuits. Me. GRAW-H1LL Book Compani, 1971. 95. Optoelectonics Designers Catalog. Hewlett. Packard, 1979. 96. Pink as, J Vyuziti hradel NAND pro realizaci funkce zpozdeni. Cde- lovaci technic, 1973, № 1. 97. Pocket Cuide. Texas I. 1976. 98. Porte a nu, M. Transistorisierter Schmitt Trigger ftir positive und ne- gative Eingangsspannungen zur Anvendung in logischen Schaltungen. — Internationale Elektronische Rundschau, 1967, № 7, 8- 99. Rei₽, К., H. Lidl, W. Spichai. Integrierte Digitalbausteine. Mtin- chen, 1970. 100. Rumpf. К-H., M. Pulvers. Transistor-Elektronik. VEB Verlag Tech- nik, Berlin, 1973. 101. Schammer. Eine Systematik der zusammengesetzen bistabilen Kippstu- fen. — Elektronishe Rechenanlagen, 1968, № 1. 102. Tur insky, G. Impulsschaltungen mit Kondensatorumladung. — Ra- dio Fernsehen Elektronik, 1985, №5. 103. The TTL Data Book for Design Eingineers, Texas Instruments, 1975. 104. The Interface Circuits Data Book for Disign Eingineers, Texas I. 105. The TTL Data Book. Volume 1. Standart TTL, Low-Power Schottky, Schottky. Texas I., 1985. 106. The TTL Data Book. Volume 2. Advanced Low-Power, Schottky Advanced, Schottky, Texas I. 1985. 107. Verzogerungsmodule ftir ’Digitale Signale. — R a d I о Fernsehen Elektronik, 1977, № 7. 387
СЪДЪРЖАНИЕ Предговор.......................................................... . . 3 Използувани означения ........ ....................... 5 Въведение . ... . ... 9 Глава първа. Логически интегрални схеми ... II 1.1. Общи сведения.......................... . ... 11 1.2. Логически нива и логически функции ............ .14 1.3. Цифрови схеми с ТТЛ елементи........... .......... 25 1.4. Импулени схеми с ТТЛ елементи . . .... 26 Глава втора Характеристики на ТТЛ елементите.............................28 2.1. Схеми и параметри..................................................28 2.1.1. Интегрални ТТЛ елементи...........................................28 2.1.2. Логическа 1 на всички входове па елемент И-НЕ .............. > . 36 2.1.3, . Логическа 0 на един от входовете на елемент И-НЕ.............. 32 2.1.4. Видове схеми ................................................... 40 2.1.5. Логически елементи с диоди и транзистори на Шотки ... 54 2.1.6. Логически елементи от серията ALS и AS............................65 2.1.7. Логически елементи от серията FAST................................67 2.1.8. Логически елементи в зависимост от работння темпоратуреи обхват 2.1.9. Форма на корпуса.........................................'.... 68 2.2. Статични параметри иа ТТЛ елементите...............................76 2.2.1. Параметри. Нива на сигналите .....................................76 2.2.2. Предавателна характеристика.......................................78 2 2.3. Входна характеристика....................................... 88 2.2.4. Изходна характеристика............................................96 2.2.5. Коефициент на натоварване.......................................• 06 2.3 Динамични параметри................................................Ю9 2.3.1. Време на превключване............................................109 2.3.2. Влияние на неизползуваните входове ..............................121 2.3.3. Измерване па параметрите на логическите елементи........... . 123 2.4. Модел на ТТЛ елемент......................." . ...... 128 Глава трета. Свързване на ТТЛ елементите .... . 132 3.1. Видове евързвания .......................................... . 132 3.2. Свързване на резистори към логическите елементи...................137 3.2.1. Свързване на резистор във входа на логическия елемент ...........137 3.2.2. Свързване на резистор между входа на логическия елемент и източника на сигнала..................................................141 3.2.3. Свързване на делител във входа на логическия елемент.............145 3.2.4. Свързване на резистор между изхода на логическия елемент и положителния полюс на захранващия източник............................147 3.2.5. Свързване на резистор паралелно на логическия елемент............149 3.3. Свързване на кондеизатори към логическите елементи.............. 155 3.3.1. Свързване на коидензатор в"ьв входа на логически елемент . . . 155 3.3.2. Свързване на коидензатор в изхода на логическия елемент . . . 160 3.3.3. Свързване на коидензатор между логическите елементи......164 3.4. Свързване на транзистори към логическите елементи........170 3.4.1. Свързване на NPN транзистор .....................................170 388
3.4.2. Свързване на PNP транзистор...........................................175 3.5. Свързване на логически елементи с отворен колектор....................179 3.6. Свързване на разширители..............................................184 3.7. Свързване на външен товар.............................................186 3.7.1. Свързване на закъснителна линия ......................................186 3.7.2. Свързване на други елементи ......................................... 188 3.8. Съвместна работа на схеми с ТТЛ елементи със схеми с други логически елементи . ........................................ 189 3.8.1. Съвместна раб па на ТТЛ елементи с MOS и CMOS елементи . . 189 3.8.2. Съвместна работа на ТГЛ елементи с ЕСЛ елементи ....... 196 3.8.3. Съвместна работа на ТТЛ елементи с транзисторни схеми . ... 196 Глава четвърта. Интерфейснн схеми.............................. . . 199 4 4.1. Предназначение. Видове иитерфейсни схеми...............................199 4.2. Буферни схеми........................................................ 200 ?.3. Елементи за закъснение............................................... 207 ^.4. Схеми за предаване на сигнали но съединителни линии ...... 208 .4.1. Несиметрични съединителни линии......................................208 4.4.2. Интегрални схеми за предаване и нриемане на сигнали по несиметрични съединителни линии . ..................................216 4.4.3. Интегрални схемн за предаване на данни по шини . .....................226 4.4.4. Включване на кабел с характеристично съпротивление 50 или 75 М............................................................241 4.4.5. Симетрични съединителни линии.........................................341 4.4.6. Оптодвойки ...........................................................253 4. 5. Схеми за управление на индикаторни елементи...........................256 4 5.1. Електрически лампи с нажежаема жичка............................... 256 4. 5.2. Газоразрядни лампи . ...............................................258 4. 5.3. Светеши днодн.......................................................260 4 5.4. Вакуумни електролуминесцентни индикаторни лампи......................265 Глава пета. Мулт игибратори ... .............................................268 5.1. Общи сведения ....................................................... 268 5.2 Чакащи мултивибратори..................................................269 5.2.1. Чакащ мултивибратор с диференцираща времезадаваща верига . . . 269 5.2.2. Чакащ мултивибратор с интегрираша времезадаваща верига . . . 277 5.2.3. Чакащ мултивибратор от типа 74121 и 74221 ........................... 278 5.2.4. Чакащ мултивибратор от типа 74122 и 74123 .......... . . . . 289 5.3. Лвтогенерираши мултивибратори . ........................; ..... . 295 5.3.1. Автогенериращ мултивибратор с диференцираща времезадаваща 295 верига.................................................................299 5.3.2. Автогенериращ мулгивибратор с паралелно свързан резистор към един от логическите елементи.................................. 302 5.3.3. Автогенериращ мултивибратор с тригер на Шмит..........................307 5.4. Интегрални автогенериращи мултивибратори.............................- . 311 5.4.1. Автогенериращ мултивибратор с интегрални чакащи мултивибратори................................................... ..311 5.4.2. Интегрален автогенериращ мултивибратор от типа 74124 ................ 314 5.5. Честотно стабилизирани мултивибратори..................................321 5.5.1. Мултивибратори със закьснителни линии............................... 321 5.5.2. Кварцово стабилизирави мултивибратори............................... 32-3 Глава шеста. Тригери на Шмит ................................................330 6.1. Общи сведения . .......................................................330 6.2. Тригер па Шмит с разширители ..........................................330 6.3. Тригер па Шмит с логически елементи ...................................334 389
6.4. Тригер на Шмит с емитерен повторител.........................338 6.5. Интегрален тригер на Шмит....................................342 6.6. Сравнителиа оценка на схемните вариавти на тригерите на Шмит . 352 Приложении....................................................... 355 Приложение 1. Условии графичии означения на двоични логически елементи (БДС 8212—74)........................... 355 Приложение 2. Стандарт IEEE 91—1984 358 Приложение 3. Статичнн параметри на ТТЛ интегралните схеми .... 364 Приложение 4. Сравнитслни таблици ........................' .... 368 Приложение 5. Интерфейсни схеми. Разноложение на изводите........371 Приложение 6. Номограма за определяне на времеконстантата т и продължителността на импулса /и.....................380 Азбучен указател...................................................381 Литература ........................................................384 390
ИМПУЛСНИ И ЦИФРОВИ СХЕМИ С ИНТЕГРАЛНИ ТТЛ ЕЛЕМЕНТИ, I ЧАСТ Автор к.т.н ин ж. КИРИЛ ИВАНОВ КОНОВ Реценвенти на четвъртото ивданне к.ф. м.н. ииж. МарияИлиева Димитрова Националност бъдгарска Четвърто преработено издание Код 03 ,51'- - Изд. № 15439 ч— 1—о о Редактор на четвърюто издание инж. Илиана С у м р о и а Художник Елена Пъдарева Художествен редактор Вихра Стоева Технически редактор Ми и н Георгиев а-В л а д о в а Кореи тор Б о ж а н а Я к о у б е к Дадена за набор на 8.Vl,1987r. Подписана за печат м. декемврн 1988 г. Излявла от печат м. декемврн 1988 г. Формат 60x90/16 11еч. коли 24,50 Изд. коли 24.50 УИК 24,72 Тираж 160334-111 Цена 3,41 лв. Дьржтв ю издагелство „Т ех инка*, бул. „Рускн’6“. София Държавна печатница „В. Александр©в“. Враца
ПЕЧАТНИ ГРЕШКИ В КНИГАТА Импулени и цнфровл схеми с интегрални TTL елементи Стр. Ред Напечатано Да се чете хПо вина на тит. стр. 101 151 265 274 8 3 35 6 ЧАСТ 74 AF00 индукция _____ Un + UR-UQ<Je R UQ0 ЧАСТ I 74F00 ^2= индикация _ to U/i+Ur—Uqo е — —Uqo печ. » кор. печ. BA № 1