/
Author: Куцаров С.
Tags: физика радиотехника електротехника инженерство електроника радиоелектроника интегрални схеми
Year: 1990
Text
СТЕФАН КУЦАРОВ
ИНТЕГРАЛЫ И
СХЕМИ
В ПОМОЩ НА УЧИТЕЛЯ
ПО ФИЗИКА
НАРОДНА ПРОСВЕТА
Фиг. 73. Основни схеми със 723: а) стабилизатор
за положително напрежение Ей от 7 до 37 V; 6)
стабилизатор за положително напрежение Ео от
2 до 7 V;
честотнозависима отрица-
телна обратна връзка
между колектора и емите-
ра на ТЗ. Тя се реализира
чрез кондензатор с капа-
цитет между 100 и 1000pF,
свързан външно към ИС
(вж. фиг. 73). Регулира-
щият елемент се състои от
съставния транзистор Т4—
Т5, като на изводи 11 и 12
се подава Uo- Чрез резис-
тора R? се получава емите-
рен ток на 74, по-голям от
базисния ток на 75, с което
се осигурява достатъчно
голяма стойност на h2lE на
74. Изходът на регулира-
щия елемент е извод 10.
Ценеровият диод Д2 се
монтира само в ИС с дву-
редов корпус и има 0г
= 6,2 V, т. е. напрежение-
то на извод 9 е с 6,2 V по-
малко от напрежението на
извод 10. Транзисторът 76
се използва за макси-
малнотокова защита.
Стабилизаторы- тип
723 намира приложение
за получаване на стабили-
зирани напрежения Ео в
границите между 2 и 37 V.
И тук е в сила зависимост-
та (70 —£o^3V. Върху
стабилизатора може да се
разсейва мощност до
500 mW, която практиче-
ски изцяло се отдели
върху 75. Затова макси-
малният изходен ток на стабилизатора (от извод 10) се изчислява
по същия начин, както при схемата от фиг. 70а.
Основни схеми със стабилизатори тип 723. Тази ИС има много-
бройни приложения, от конто на фиг. 73 са дадени най-често използ-
ваните. Схемата от фиг. 73<z е предназначена за Ео от 7 до 37 V. По
100
своя га сыцност тя е
повторение на стаби-
'ui ta гора от фиг. 70а,
каго резисторите/?1 и
R-2 в случая са свър-
I.IIIII външно към
ИС. Постояннотоко-
пото захранване на
цялата ИС се осигу-
рява от нестабилизи-
раното напрежение
t/(). Опорното напре-
жение (извод 6) се
нодава през предпаз-
ния резистор /?3 на
неиивертиращия вход
на сравняващия еле-
мент (извод 5). На
инвертиращия му
вход през делителя
постьпва част от из-
ходното напрежение
Ео. Действието на
описаната дотук част
от схемата е същото,
както на фиг. 70<z, а
стойността на £0 се
определи от (4.1). За
осигуряване на регу-
лируемо Ео делите-
лят Ri—/?2 може да
се замести със схема-
та от фиг. 706. Вече
бе отбелязано, че
кондензаторът С е за
в »бягвапе на само-
Фиг. 73. в) видоизменение на схеми а) и б) за повишава-
не на изходния ток; г) стабилизатор за отрицателно на-
прежение Ео от 9,5 до 40 V
пшбуждапего Ре-
пп lopi.i /?<, 1лгдно с транзистора за защита 76 (вж. фиг. 72) осъще-
сгняна максимялпотокова защита по схемата от фиг. 71а. Минимал-
пага СТОЙПОС1 па / „ в rout стабилизатор е равна на Uo„ , а максимал-
ната се определи от Ц1111пх 40 V.
11ринципът па действие на стабилизатора от фиг. 736 е същият,
както на схемата от фиг. 70а. Гук обаче сравняващият и регулира-
щият елемент на 723 са свързани чрез предпазния резистор R3 като
101
повторится на напрежение, чисто входно напрежение (между извод 5
и маса) се получава с делителя Rt — Rz- Следователно
£о=
AITA2
(4.5)
Стойностите на Ео за тази схема са от 2 до 7 V. При това трябва да се
има предвид, че за осигуряване на нормален режим на работа на ИС
е необходимо [/0^9,5V.
За увеличаване на изходния ток на разгледаните два стабили-
затора към транзисторите 74 и Т5 на ИС може да се прибави външно
още един транзистор (фиг. 73в). Така се получава масимален изходен
ток, който е h2lE -пъти по-голям от /Отах на схемите от фиг. 73а и б. В
случая Е2]Е е коефициентът на предаване но ток на транзистора Т
и типичните му стойности са 10—40. Това означава, че разглежда-
ният стабилизатор може да осигури ток няколко ампера. За полу-
чаване на токове до 10 А вместо Т се свързва съставният транзистор
от фиг. 70е.
Последната схема (фиг. 73г) е за отрицателно Ео. Замасяването
на изводи 11 и 12 и подаването на —£0 на извод 7 осигурява нормал-
но постояннотоково захранване на ИС. Формулата за определяне
на Ео е
Ео=- Uon. (4.6)
• Ri Rs
От нея се вижда, че за да се получи Ео<О трябва R2R4 <ZRi ₽з- Не-
стабилизираното напрежение Uo се подава на колектора на външно
свързания транзистбр Т, чийто потенциал на базата (при пренебрег-
ване на UBE ) е равен на Ео. Очевидно напрежението на 75, вграден в
ИС, е с 6,2 V по-малко от Ео. Резисторът /?5 осигурява задействане
на схемата при включването й към t/0- Тогава нрез Rs протича базис-
ная ток на Г и на изхода се получава напрежение, което захранва ИС.
След като тя започне да работи, базисният ток на Т се получава от
извод 9 на ИС.
Триизводии стабилизатори. В по-голямата част от електронните
устройства се използват не произволни постоянни напрежения, а
международно приети стойности. Те са 5, 6, 8, 12, 15, 18 и 24 V, а поня-
кога и 9 и 20 V. Освен това разгледаните дотук стабилизатори имат
значителен брой външни елементи, което в редица случаи се смята
за недостатък. Поради това са създадени стабилизатори с 3 извода
(фиг. 74а), за работата на конто практически не са необходими външ-
ни елементи. Изводите се означават с / (Input — вход), О (Output —
изход) и С (Common — общ извод за входа и изхода). Кондензаторът
Ci е с капацитет няколко десети от pF и се поставя, когато стабили-
102
Фиг. 74. Триизводии ста
билизатори: а) основна
схема на свързване; б)
схема за увеличаване на
изходиия ток; в) получа-
нане на производна стой-
iioct иа изходното напре-
жение
»аторът е твърде отдалечен от токоизправителя, осигуряващ С70-
Предназначението му е да не позволи смущенията, попаднали върху
свързващите проводници, да постъпят на входа на стабилизатора.
Кондензаторът Сг не позволява къси импулси върху Uo да оказват
влияние на Ео. Капацитетът му е от същия порядък, както на Сь
Голямо разпространение имат стабилизаторите от серията 78хх,
конто у нас се произвеждат с означение 1РН78хх. Числото 78 показва,
че те дават положително напрежение Ео, а хх е число за стойността
па Ео. Например 7805 е стабилизатор за Ео= +5 V. Максималният
гок на стабилизаторите при монтирането им върху подходящ радиа-
тор е 1 Л Отделената върху тях мощност се изчислява, както при
i । .iiiiuiii и । ора от фиг. 70а. Стабилизаторите работят добре при
1/п / о 2 V. Сыцгегвуиат варианти с означения 78/Ихх и 78xxG за
мак< ПМ.1ЛНИ ।окопе сi.oi пегио 0,5 и 5 А. Важни предимства на стави-
ли laropmc от । a in серия са вградеиата максималнотокова и термич-
на защита. Последил гл ограппчава изходиия ток на стабилизатора,
когато темпера гура га па кристалл на ИС достигне 175 °C. Съществу-
ва и серия 79хх за отрицагелии Еи Гехните стойности и всички оста-
пали параметри са, както при серията 78хх.
ЮЗ
За увеличаване на изходния ток на триизводните стабилизатори
може да се използва схемата от фиг. 746. Съпротивлението на резис-
тора А? се избира в съответствие с израза (4.4) така, че при /о, по-
малък от /Отах на ИС, транзисторы- Т да е запушен. Когато /0 нарасне,
транзисторы се отпушва и през него протича ток, равен на разликата
от токовете /0 и /Отах. Очевидно максималният изходен ток на схемата
зависи от избрания транзистор, разсейваната мощност върху който
се изчислява, както на регулиращия елемент от фиг. 70а.
С триизводните стабилизатори могат да се реализират и произ-
вол ни стойности на изходното напрежение. В схемата от фиг. 74в ОУ
е свързан като повторител на напрежение и следователно падът на
напрежение върху R\ е равен на Ёо. От друга страна, падът на на
прежение върху Ё1 + Ё2 е равен на Е'о, откъдето
Е6=(1+£)Ео (4.7)
Очевидно желаната стойност на Е'о се постига чрез подбор на отно-
шението R2/R1, като се препоръчва ^>0,2. Регулирането на Е'о
се постига чрез замяна на Rt—R2 със схемата от фиг. 706. Токът 1С
през общия извод С -е около 5 mA и протича през изходната верига
на ОУ (вж. фиг. 74я). Резисторы R3 служи за товар в изхода на ОУ и
обикновено съпротивлението му е около 1 kQ.
Допълнителни сведения за линейните стабилизатори на постоян-
но напрежение с ИС могат да бъдат намерени в [33], [46] и [49].
4.2. ИМПУЛСНИ СТАБИЛИЗАТОРИ НА НАПРЕЖЕНИЕ
Блокова схема. Основ на га блокова схема на импулсен стабили-
затор на напрежение е дадена на фиг. 75а. Тя има подобна структура,
както последователният компенсационен стабилизатор (фиг. 69), но
действието й е различно. Нестабилизираното постоянно напрежение
Uo служи за захранване на ключовия регулиращ елемент, който има
само две състояния — отпушено и запушено. При отпушен ключов
елемент падът на напрежение върху него може да се пренебрегне и
следователно напрежението на изхода му е uexUo (импулсите с
продължителност т от фиг. 756 и в). Когато ключовият елемент е за-
пушен, се получава ие=0. Отпушването и запушването му се управ-
ляват от импулсите на неговия вход (точка в), постъпващи от схе-
мата за управление. Тя има два входа, на единия от конто се подава
опорно напрежение (7ОП от опорния елемент, а на другия постъпва
изходното стабилизирано напрежение Е(). То от своя страна се полу-
чава от изходното напрежение и на ключовия регулиращ елемент чрез
изглаждане с помощта на LC-филтъра. В схемата за управление се
104
Фиг. 75. Импулсни стабилизатори: а) блокова схема; б) времедиаграми при управление
с широчинноимпулсна модулация; в) времедиаграми при управление с времеимпулсна
модулация 1 —за малкоЁо; 2 — за голямо£0; г) безтрансформаторен токоизправи-
1ел за получаване на Uo
и шършва сравняване на £оп и £0 и в зависимост от съотношението
помежду им се измени видът на импулсите в точка в и съответно на ие.
Обикновено се използватдва начина за промяна на импулсите. Най-
। олямо приложение намира изменение™ на тяхната продължител-
пост । (нарича се още ширина) при запазване на честотата на пов-
।прение /и \/Т, което се нарича широчинноимпулсна модулация
(<|>ш 756) В i.ihik имосг от желапата стойност на £о се установява
। олсмп и.пл и.1 I. к.тто между диете неличини стыцествува правопро-
Hopmioiia./iii.i ывпспмос । < ранни гелии но рядки се използва измене-
ние™ па /о па импулсите при шпа шане па тяхната продължителност,
което се нарича времеимпулсна модулация (фиг. 75в). В случая пра-
вопропорционалната ншисимост е между Ео и fo. Нека по някакви
причини стойността на £<> се увеличи, с което нараства напрежението
105
между точки а и б. В резултат на това намалява т на импулсите (при
широчинноимпулсната модулация) или тяхната честота (при време-
импулсната модулация) и съответно Ео. По подобен начин схемата
реагира и при намаляване на Ео, т. е. тя поддържа стойността му
постоянна.
Един от важните проблеми в импулсните стабилизатори е из-
борът на стойността на fo. За намаляване на размерите и масата на
филтъра, който е най-обемистият възел, е желателно fo да е колкото
възможно по-голяма. Това обаче поставя строги или неизпълнимц
изисквания към ключовия регулиращ елемент. Практически най-чес-
то fo е между 20 и 100 kHz, но вече има маломощни стабилизатори с
fo до 10 MHz.
За намаляване размерите на токозахранващите блокове (токо-
изправителя и стабилизатора) на електронните апаратури много
често импулсните стабилизатори се съчетават с безтрансформаторни
токоиз правит ели (фиг. 75г). Това е класически мостов токоизправи-
тел с филтриращ кондензатор Сф . Резисторът предпазва Сф от
протичането на силен ток на зареждане в момента на включване на
токоизправителя към мрежата (когато Сф още не е зареден). Съпро-
тивлението на 7^ обикновено е няколко Q, а капацитетът на Сф в pF е
от 1 до 3 пъти по-голям от мощността на захранвания импулсен ста-1
билизатор, изразена във W. Кондензаторите, успоредни на диодите на
моста, и мрежовият филтър намаляват смущенията, излъчвани от
импулсния стабилизатор към електрическата мрежа. Тези смущения
са характерни за импулсните стабилизатори, тъй като ключовият
елемент превключва бързо големи токове.
Схема с натрупващ трансформатор. Най-голямо приложение
имат импулсните стабилизатори, конто се захранват от електрическат
та мрежа с токоизправителя от фиг. 75г. В резултат на това напрей
жението Uo има стойност около 300 V, докато стойностите на Ео рядко
надхвърлят 30 V. Това налага използването на понижаващ транс-1
форматор във филтъра, който освен това осигурява галванично раз-
деляне на захранваното устройство от мрежата. В една от основнитё
схеми на импулсни стабилизатори, конто се препоръчва за изходна
мощност до 200 W (фиг. 76tz), трансформаторът се използва и за
наличие на управляващ импулс транзисторът 7' се насища, напреже-
се подават управляващи импулси и. с продъл жители ост /и, като по-
често вместо /„ се използва коефициентът на запълване 6 = /„/?'. При
наличие на управляващ импулс транзисторът Т се начища, напреже-
нието Uo се оказва приложено изцяло върху първичната намотка wt и
протича колекторен ток to Той натрупва енергия на магнитното поле в
трансформатора Тр. За улесняване на разглеждането се приема, че
енергията се натрупва благодарение на TOKi2 = nic(n — W2/wi е коефи-
циентът на трансформация на Тр) във вторичната намотка w2, чиято
106
Фиг, 76. Ключов регулиращ елемент и филтър в импулсен стабилизатор с натрупващ
трансформатор: а) еднотранзисторна схема; б) времедиаграми
индуктивност еДи върху нея е приложено напрежение V^/п. Следо-
вателно t/(nLo) (фиг. 716). Изменението на тока за времетрае-
нето на управляващия импулс е (А/2)" = Uof>T/(nLo). Началото на на-
мотката w2 (отбелязано с точка) е свързано с маса. Тъй като начало-
то на намотката ш, има положителен потенциал, който е потенциал и
на началото на w2, следователно диодът Д1 е запушен. При прекрати-
ване на управляващия импулс (в момента &Г) Т се запушва, ic се пре-
кратява и напреженията върху wi и w2 сменят поляритета си. Напре-
жението колектор —емитер на Т става равно на 2Uo. Сега Д1 се от-
нушва и натрупаната в Тр енергия на магнитното поле се предава в
товара на схемата, като част от нея се прехвърля в кондензатора С.
Гокът намалява по закона i2 = io= —Eot/L{>, като за време t=T — ЬТ
изменението му е (А/2)" =Е0(Т—f>T)/L0- При постъпване на нов ам-
пуле процесите се повтарят, като по време на натрупване на енергия в
I р изходният ток на схемата се осигурява от кондензатора С. От фиг.
7(>б се вижда, че в изходния ток i2 има пулсации, чиято амплитуда е
обратнопропорционална на скоростта на изменение на тока. Следова-
гелпо <а получаване на малки пулсации трябва t2 да се измени бавно,
коего се но< ин а с голяма £0. Средната стойност на тока i2 всъщност
прсдс । лпляиа по гояппага съставка /о на изходния ток. От фиг. 766
може да <» преценн че при определена стойност па /о, означавана с
• (е Полунина /о О I i<> iiarai ыппо намаляване на /0 е недопусти-
мо, защото ia определено iiiirepoajiii or време гокът г2 се прекъева. То-
ва е важна особепоег на схема га, коя го означава, че от нея винаги
грибва да се копсумвра гок, не по мал ы< от ZOmin. За да бъде възможен
режим на празен ход, па исхода е поставен резисторът R със съпро-
тивление равно на Eo/IOmin. Формула за £0 може да се получи, като се
107
използва фиг. 766, от конто се вижда, че нарастването (АД)' на Д за
времето от 0 до 6Т е равно на намаляването му (АД)" за времето от 6Т
до Т. От приравняването на изразите за двете нараствания се полу-
чава
£о = - (4.8)
(1-б)п
Тази формула е в сила при условие, че в схемата няма загуби. Вижда
се, че Ео не зависи от Д, т. е. схемата има нулево изходно съпротивле-
ние. Същевременно стойността на Ео зависи от 6 и чрез промяна на 6
се осъществява стабилизиране или регулиране на Ео- При реализа-
ция на тази схема не трябва да се допуска насищане на трансформа-
тора, тъй като неговото индуктивно съпротивление рязко намалява и
през транзистора протича много силен ток, който го поврежда. За да
се избегне това, времето Т — &Т за размагнитване на трансформатора
трябва да е по-голямо от времето б Г за неговото намагнитване,
т. е. 6 <0,5.
Основен недостатък-на схемата е, че трябва да се използва тран-
зистор с бюстах > 2По (обикновено най-малко с 20%). Например
при захранване на схемата от фиг. 75г с мрежово напрежение 220 V
се получава По.« 311 V и ПС£п]ах 685 V. Съществуват двутранзис-
торни схеми на същия принцип, в конто се използват транзистори
С ^CEmax До-
Схема с прехвърлящ трансформатор (фиг. 77а). Това е втората
основна схема, която също има голямо приложение. И тук Т се от-
пушва при наличие на управляващ импулс (фиг. 776) и протича ic.
Изводите на трите намотки, означени с точка, стават положителни
спрямо другите им изводи, в резултат на което диодът Д1 се отпушва,
а Д2 и ДЗ са запушени. През намотката и>2, Д1, Ди товара протича
ток1Д1 с посоката, показана на фиг. 77а. Той предизвиква натрупване
на енергия на магнитного поле в дросела и пад на напрежението вър
ху него, като левият му извод е с положителен потенциал спрямо дес-
ния. Токът гД1 зависи от разликата между напрежението ESo/п върху
w<i и Ео, т. е. нараства1по линеен закон /Д1 = ((Й0/п— E0)f)/Lo- Следо-
вателно изменението на този ток за времето от 0 до 6Т е Агд1 = ((Д0/и
— £о)бТ)/То. След прекратяване на управляващия импулс транзис-
торът се запушва и падовете на напрежение върху дросела, W2 и wy
сменят посоката си. С това се получава UCE = 2 По, диодът Д1 се за-
пушва, а Д2 и ДЗ се отпушват. Натрупаната върху дросела енергия
предизвиква през Д2 и изхода протичане на ток гД2 = —£о//£о в посо-
ката, показана на фиг. 77а. Изменението на /д2 за времето от 6Г до Т е
А1Д2 =£о(Г — бТ)/£о- Същевременно енергията от Тр през ДЗ се пре-
дана на захранващия източник t/0, т. е. трансформаторът се размаг-
108
a
Фиг. 77. Ключей регулират елемент и фил-
тър с импулсен стабилизатор с прсхвърлящ
трансформатор: а) опростена принципна
схема; б) времедиаграми
б
пптва. От фиг. 176 се вижда, че изменението Дгд1 за времето от 0 до SF
е равно на изменението на /Д2 за времето от ёГ до Т. Като се приравня в
гези две изменения, за £о се получава
^0 6
со= ----
п
(4.9)
От (4.9) се пр.пин с ыците изводи, както от (4.8). Действието на схе-
ма га показва, че ио принцип кондеи штор ьт С не е необходим. С него
обаче намаляваг пулсацпнге в исходного напрежение, конто могат
да са значително но малки, отколкото в схемата с натрупващ транс-
форматор.
Изисквания към елементите. Работата на импулените стабилиза-
тора се характеризира с бързо превключване на големи токове и на-
прежения, което поставя строги изисквания към подбор на елементи-
109
те. В най-тежък режим работяттранзисторите в ключовия регулиращ
елемент. Те трябва да имат достатъчно голямо обратно напрежение
колектор — емитер — 400 V при двутранзисторните схеми и 800 V
при еднотранзисторните схеми, захранвани от мрежата. Колекторни-
те им токове често надхвърлят няколко ампера, а времената на прев-
ключване трябва да са колкото е възможно по-малки. Последното
изискване е свързано с необходимостта от увеличаване на работната
честота f0 и с разсейваната мощност Рь върху транзистора по време
на превключването му (фиг. 78а). Когато това време t е по-голямо,
нараства стойността на Ро, което утежнява работата на транзистора
и налага по-доброто му охлаждане. В това отношение голямо пре-
димство имат полевите транзистори, при конто /у е значително по-мал-
ко. За да се избегне повреда на транзисторите трябва тяхното напре-
жение UCE и токът /с да бъдат в областта на безопасна работа (ОБР)
от фиг. 786. При малки напрежения ограничението се дължи на мак
симално допустимия колекторен ток, след което настъпва второто
ограничение на максималната разсейвана мощност върху транзисто-
ра. Надхвърлянето на всяка от тези величини води до прегряване и
евентуална повреда на транзистора. Особено важен е вторичният
пробив при биполярните транзистори. Когато 1С достигне определена
стойност, транзисторът се нагрява значително, температурата между
емитерния преход и подложката надхвърля 16 °C и UBE става обрат-
нопропорционално на 1В и 1С . Това води до увеличаване на 1С и тем-
пературата и по-нататъшно намаляване на UBE поради отрицателния
Фиг. 78. Особености на работа на транзисторите в импулсните стабилизатори: а) про-
цес на превключване на биполярен транзистор; б) облает на безопасна работа на би-
полярна и полеви транзистори
110
му температурен коефициент. Развива се лавинообразен пронес и
между колектора и емитера се получава късо съединение. Поради
естеството на полевите транзистори върху тях няма вторичен пробив
(фиг. 786), което е важно предимство, разширяващо областта на
безопасна работа (със защрихована площ от фиг. 786). Когато UCE
надвиши определена стойност (давана в каталозите), настъпва добре
нзвестният лавинен пробив.
Важен елемент на импулсните стабилизатори са феритните сър-
цевини на трансформаторите и дроселите. Те трябва да имат малки
загуби и възможност за работа при колкото е възможно по-високи
честоти.
Схеми за управление. В импулсните стабилизатори с широчин-
поимпулсна модулация схемата за управление служи да променя про-
дължителността на импулсите на входа на ключовия регулиращ
елемент в зависимост от стойността на Ео. Това се осъществява, като
в схемата за управление се включва генератор на линейно изменящо
се напрежение (фиг. 79) с период Т, определящ честотата f0= 1-/7' на
работа на стабилизатора. Изходното напрежение ит на генератора
се сравнява с разликата £0—(70П и в зависимост от стойността й се
формират изходни импулси с определена продъл жители ост. Очевид-
но при увеличаване на £о продължителността Т намалява и обратно,
с което се осигурява стабилизиращото действие на импулсния ста-
билизатор.
Съществува голямо разнообразие на схеми за управление. За на-
маляване на техните размери и цена
par като монолитни ИС. На
фиг. 80 е дадена блоковата схе-
ма па ИС B260D, производство
па ГДР. В нея е вграден опор- Ео
пня г елемент, характерен за
нитки разгледани импулсни
стабилизатори. Неговото изход-
по напрежение £on=+3,72V
ностъпва на инвертиращия вход
па ОУ Чрез външно свързаните
pc iik'i ори /?„ и Rh се осъществя
к.| о|р1|цагслп.1 обратна връзка
па ОУ Гака ia (/„„ гон рабоТн
каю ненпнер!нр.пц уснлпагел,
а за частта RiE»/(Rt | /?2) or
£(i — като инвертиращ усилва-
гел. Следователно изходното
напрежение на ОУ е пропорцио-
те или части от тях се реализи-
Фиг. 79. Принцип на действие на схема за
управление с широчинноимпулсна моду-
лация
Z аиГчна \
(библиотека]
\ Тоорр
111
Фиг. 80. Блокова схема на ИС B260D и свързване на външните елементи към нея (но
мерацията на изводите е за двуредов корпус 2X7)
нално на разликата между Uon и Ео, което е необходимо
според принципа на действие на схемата от фиг. 79. Това напрежение
се подава на единия вход на стъпалото за широчинноимпулсна мо-
дулация. На друг от входовете му постъпва сигнал от генератора на
линейно изменящосе напрежение с амплитуда 4 V. Честотата на това
напрежение се определи от външно свързаните R и С по формулата
fo~ 1,2/(/?С) и не може да е по-голяма от 100 kHz. В стъпалото за
широчинноимпулсна модулация се осъществява процесът, чиято
графика е показана на фиг. 79, като правоъгълните импулси се полу-
чават на изхода му. Чрез изходното стъпало на изводите 14 и 15 на
ИС се получават разнополярни импулси. Захранването на ИС се
осъществява от напрежение Исс (от 10,5 до 18 V). Захранващият
блок изработва на извод 2 стабилно напрежение 4-8,4V (типична
стойност), измервано спрямо извод 12. Освен описаното дотук дейст-
вие на ИС, тя притежава множество допълнителни възможности.
Напрежението от генератора може да бъде синхронизирано чрез пра-
112
ноъгълни-импулси с ТТЛ нива (вж. глава 7), подавани между извод
9 и маса. Когато не е необходима синхронизация, извод 9 се свързва
с извод 2. На входа на генератора, свързан с извод 16, чрез делителя
/?5 — /?6 се подава част от входното напрежение Uo на импулсния ста-
билизатор. Според фиг. 75а то се измени по същия начин, както мре-
жовото напрежение. Тези промени предизвикват изменение на /д и
следователно и на коефициента на запълване & — tK/T на изходните
импулси. При увеличаване на мрежовото напрежение стойностите на
/о и 6 намаляват, с което се компенсира нарастването на £0, въпреки
че е много малко. По този начин се увеличава стабилността на Eq.
Когато извод 16 не се използва, той се свързва към маса. На изводи 5
и 6 могат да се подават положителни постоянни напрежения, при
достигане на определена стойност на конто се измени изходното на-
прежение на стъпалото за широчинноимпулсна модулация. Извод 5
обикновено не се използва и се свързва с извод 6. Напрежението <76
на този извод е част от опорното напрежение на извод 2, получено
чрез делителя R3— R4. На всяко U6 съответства определена стойност
на б на изходните импулси. Когато при авариен режим (например къ-
со съединение на изхода на импулсния стабилизатор) б нарасне мал-
ко над бтак, импулсите от стъпалото за широчинноимпулсна модула-
ция се прекратяват, т. е. получава се Ео = 0. Сега кондензаторът С2 се
разрежда през верига в ИС за т. нар. «мъртво време» /„ ~50С2[р+], s.
След изтичане на това време С2 започва да се зарежда през R3 («ба-
нен старт») и едва след като напрежението му достигне определена
стойност, на изхода на стъпалото за широчинноимпулсна модулация
отново се получават импулси. Процесът продължава до прекратяване
па аварийния режим. Извод 10 се използва за дистанционно включ-
ване и изключване на ИС и съответно на импулсния стабилизатор.
11ри прилагане на логическа 0 с ТТЛ ниво (типична стойност + 0,2 V)
па този извод импулсите на изходите 14 и 15 се прекратяват, а при
логическа 1 (типична стойност 3,4 V) се получава нормална рабо-
та. Когато изводът не се използва, той се свързва с извод 2. Извод 11
служи за максималнотокова защита. Чрез специална схема в импулс-
пия стабилизатор се получава напрежение, правопропорционално на
пзходния му ток /о- Това напрежение се подава между извод 11 и ма-
( a Koi । г<> го е под 0,48 V, защитата не работа. При напрежение меж-
ду I 0.46 и. | (1,6 V (например поради недопустимо голяма консума-
цпя oi ггаонлнзагора) защита га започва да работа и намалява б и
сьогвегно / о Когато напрежението надхвърли 0,6 V (например при
късо съединение на изхода), се получава б = Ео = О. След намаляване
на /(>, докато напрежението памалее под +0,48 V, започва вече опи-
саният «бавен старт». Koi а го извод 11 не се използва, се свързва към
маса. При напрежение Un между извод 13 и маса, по-голямо от
+ 0,6 V, изходното стъпало отново се блокира, т. е. б = £о = 0. Това
8 Интегрални схемн
113
б
Фиг. 81 Автогенериращ импулсен
стабилизатор: а) принципна схема;
б) времедиаграми
напрежение може да се получи на-
пример от специална намотка на
трансформатора на импуления ста-
билизатор и стойността му да над-
хвърли +0,6 V, когато трансформа-
торът започне да навлиза в режим
на насищане. Така чрез £о = О може
да се предотвратят изгаряне на
транзистора Т в схемите от фиг. 76а
и фиг. Па и евентуално други
повреди.
Автогенериращ стабилизатор.
Принципът на действието му се
основава на времеимпулената моду-
лация (фиг. 75в). Основната прин-
ципна схема съответства на фиг. 75а
и е дадена на фиг. 81а. В
момента /о тя се включва към не-
стабилизираното напрежение t/0-
На изхода на опорния елемент се
получава напрежението 1/оп и съот-
ветно Ua = (7ОП /?2/(£ 1 + £2) - Изход-
ното напрежение £0 все още е '0,
поради което и «е=0. Чрез делителя на неинвертиращия вход
на ОУ се подава част от Ua, докато на инвертиращия вход няма на-
прежение. В резултат на това на изхода на ОУ се получава напреже-
114
ние, равно на Uo, транзисторы Т се насища и ие « Uo (фиг. 816). На
неинвертиращия вход на ОУ се установява потенциал Uf Диоды Д
е запушен и през дросела Lo започва да протича изходният ток и токът
на зареждане на Со- С това върху Lo се натрупва енергия на магнит-
ного поле, a uL е с поляритет, означен на фиг. 81а. Напрежението Д(>
нараства и в момента L достига и слабо надхвърля стойността Uf.
Поради това напрежението на изхода на ОУ става О, Т се запушва и
токът през Lo се прекратява. Полученото напрежение ие^0 намалява
потенциала на неинвертиращия вход до Uf Същевременнознакът на
uL се сменя и енергията на магнитного поле в Lo и заряды на Со под-
държат тока през товара, който протича и през диода Д. Изходното
напрежение намалява и в момента /2 се изравнява с Ut. Сега Т отно-
во се отпушва и процесът се повтаря. Очевидно Т сменя състоянието
си с честота на повторение fo = 1 /(/з— L). Нейната стойност зависи от
индуктивността на Lo и тока /о- Колкого /0 е по-голям, толкова промя-
ната на Ео в интервалите L—/2 и /2— L ше става по-бързо, т. е. тези
интервали намаляват. Следователно fo е правопропорционална на /()
и стойността й обикновено е от 10 до 60 70 kHz. Големината на пул-
сациите —U£ на £() е обратнопропорционална на отношението
Rh/Ra. Ако е изпълнено условието /?4/^?з^>1 и се приеме, че потен-
циалы- на неинвертиращия вход на ОУ е постоянен, т. е. Ut = =
= U+, се получава U+ = Ua. И тъй като U+ — Ео стойността на Ео се
определи по (4,5). Следователно схемата трябва да се използва за
Доп - Чрез свързване на изхода на опорния елемент с точка а и
поставяне на делителя R\ — R? между точка б и инвертиращия вход
на ОУ се получава стабилизатор с Ео> Uon.
Допълнителни подробности за импулсните стабилизатори са да-
дени в [38] и [46].
4.3. СТАБИЛИЗАТОРИ НА ТОК
Разгледаните дотук стабилизатори осигуряват на изхода си ста-
билно напрежение. В много практически случаи се налага осигурява-
нето на ток с постоянна стойност през товар с изменящо се съпротив-
ление. Примери за това са осигуряването на условия за правилно
провеждане на много експерименти във физиката на полупроводни-
ците и на твърдото тяло, за захранване на лампи с нажежаема жичка,
за електромагнити .и соленоиди.
На фиг. 82а е дадена блоковата схема на стабилизатор на ток
с отрицателна обратна връзка. Предназначението на регулиращия,
сравняващия и опорния елемент е същото, както при стабилизатора
на напрежение от фиг. 69. За да се получи стабилизация на изходния
ток, трябва сравняващият и регулиращият елемент да са обхванати
от отрицателна обратна връзка по ток. Тя се осъществява чрез ре-
зистора /?$ и усилвателя за ток (УТ). При показаната посока на /0
115
върху /?s се получава означеният пад на напрежение, който се усилва
£-пъти . Полученото на изхода му (точка б) напрежение е положи-
телно и постъпва на инвертиращия вход на сравняващия елемент.
Например с увеличаване на /0 нараства падът на напрежение върху
/?s и изходното напрежение на усилвателя на ток става по-положи-
телно. Това води до намаляване на напрежението на изхода на срав-
няващия елемент, с което токът през регулиращия елемент (който
практически е равен на /0) намалява. Подобно е действието на схе-
мата и при намаляване на 10. Стабилиз'иращото действие е толкова
по-голямо, т. е. стабилизацията на /0 е йо-добра, колкото по-голям е
коефициентът на усилване на сравняващия елемент. В идеалния слу-,
чай той има безкрайно усилване, при което потенциалите в точките а
и б са еднакви. От това следва Uon — KRS А> или
(4.Ю)
/о=
RSK
б
Фиг. 82. Стабилизатори на ток: а) блокова схема с
отрицателна обратна връзка; б) схема с Триизводен
стабилизатор
Обикновено Rs се изби-
ра така, че падът на на-
прежение върху него
да не е по-голям от 1 V,
при което UPBxUo —
— Ет . Най-тежкият ре-
жим на работа е при
късо съединение на из-
хода, когато върху ре-
гулиращия елемент се
отдели мощност Рр£тах
= П0/о.
Важен параметър
на схемата е максимал-
ното изходно напреже-
ние ^Trriax ^0 ^Гшах »
което за виси от схемата
на регулиращия еле-
мент и стойността на
По- За работа на регу-
лиращия елемент в
усилвателен режим тряб-
ва П0-£Гтах >3 V.
Практическата реа-
лизация на стабилиза-
тор на ток по схемата от
фиг. 82а се извършва
чрез същите схемни ре-
116
тения на регулиращия, сравняващия и опорния елемент, както в ста-
билизаторите на напрежение. Усилвателят за тока по принцип трябва
да е диференциален и подходяща схема е тази от фиг. 25а.
На основата на триизводни стабилизатори също могат да бъдат
реализирани стабилизатори на ток (фиг. 826). От схемата се вижда,
че падът на напрежение върху е равен на Ео, т. ё. IH=Eb/Rs
= const. Изходният ток е I0=IR-\-lc и тъй като обикновено IR 1С
може да се приеме /0 ~ 1К -
4.4. ПРАКТИЧЕСКИ СХЕМИ
На фиг. 83 е дадена схемата на стабилизатор на напрежение, осигуряващ иа из-
хода си постоянно положително напрежение 9 V и максимален ток /Отах пРез товара
(не е даден на фигурата) 80 mA. Схемата е реализирана въз основа на фиг. 73а, а из-
числяварето на съпротивленията на Ri и Rs е извършено по формула (4.1). При това
е избрано съпротивлението Rt Rs/iRi+Rs) да бъде равно на 1 кй (колкого е съпротив-
лението на предпазния резистор Rs) Резисторът Rs е изчислен да задейства максимал-
нотоковата защита при ток около 85 mA. Това е изходният ток на стабилизатора при
късо съединение на изхода му. Независимо от защитата при продължително късо
съединение (например повече от 30 s) има опасност от прегряване и повреда на ИС.
Поради рроизводствените толеранси на опорного напрежение на ИС (то се получава
между извод 6 и маса и има типична стойност 7,15 V) и на резисторите Ri и Rs изход-
ното напрежеине се различава от 9 V, обикновено с не повече от ±0,2 V. Това е без
значение за повечето случаи. Когато е необходимо да се осигури точно 9 V, резисторът
4,7 кй трябва да се замени с последователно свързани резистор 4,3 кй и тример-потеи-
циометър 1 кй. С последния се настройва точната стойност на изходното напрежение.
Както се вижда от фиг. 83
постоянного положително
входно напрежение може да
бъде в границите от 12 до
15 V. При по-малко напреже-
иие стабилизаторът престава
да работи (изходното му на-
прежение намалява под 9 V).
Възможно е входного напре-
жение Uo да се увеличава до
40 V, но» за сметка на консу-
мирането на по-малък /отах от
стабилизатора. Връзката меж-
ду двете величини е /Отах,
18О/((/о — 9), V. Например
при U„ 40 V стабилизато-
ры in* рябил да консуми-
рп ।ок нопече <>г 15 ii>A. В про-
inn'll случай ИС сс ирегрина.
Ко||Д1-11 luiopi.i с с кштцитсг
ИХ) pl'. зн да се предоmpani
самош. |буждаие.
Проверката па работяга
на .схемата се изв-ьрпша п
слсдпия ред: На входа се
нодава постоянно напрсже-
,Фи1. 83. Практически схема на стабилизатор на на-
прежение 9 V
117
пне 4 12 V, а на изхода не трябва да се свързва никакъв товар (от стабилизатора
не се консумира ток) Измерва се изходното напрежение и при нужда се настройва
точно на 9 V. След това Uo се увелнчава до 15 V и се проверява
стабилността на изходното напрежение. Тъй като коефициентът на стабилизация не е
по-малък от 500. то промяната на U<> от 12 на 15 V трябва да предизвиква промяна на
стабилизираното напрежение, не по голяма от 4 mV. Очевидно тази проверка е въз-
можна само при използване на цифров волтметър. Следващата стъпка е да се евърже
на изхода на стабилизатора резистор със съпротивление 150—200 S2 и мощност 2 W.
При това изходното напрежение трябва да намалее с не повече от 3—4 mV в сравне-
ние с измерената стойност при празен ход. И’последното, което трябва да се провери
преди да започне използването на стабилизатора, е дали той не се самовъзбужда. За
целта успоредно на резистора в изхода се свързва осцилоскоп за регистриране на евен-
туално самовъзбуждане. Ако нма такова, капацитетът на кондензатора се увеличава
до премахването му
Схемата може да се използва за захранване на лаборатории прибори, транзис-
торни радиоприемници, малки касетофони и др.
На фнг. 84 е дадена друга практическа схема, която може да се използва напри
мер за захранване на транзисторни радиоприемници от автомобилей акумулатор. Тя
се основава на фиг. 746 и има същото действие. Проверката на схемата и параметрите й
са същите, както на стабилизатора от фиг. 83.
Особено удобен за захранване на лаборатории макети или цифрови ИС е стаби
лизаторът от фиг. 85, реализиран с българската ИС 1РН7805. Както се вижда от фи
гурата. той осигурява положително постоянно напрежение 5 V и максимален ток 0,8 А
При използването на стабилизатора за ток над 0,2 А ИС трябва да се монтира върху
радиатор с площ, не по-малка от 150 cm2. Проверката на правилността на действие
на стабилизатора се извършва посъщия начин, както на схемата от фиг. 83, с изключе-
ние на самовъзбуждането (при изправна ИС такава опасност няма). При изменяне
на входного напрежение в посочените граници изходното напрежение трябва да се
измени с не повече от 40 mV. Когато стабилизаторът се натовари с резистор със съпро-
тивление 7—8Q и мощност 4 W (например лабораторен реостат), изходното напре
жение трябва да намалее с не повече от 50 mV в сравнение със стойността при пра-
зен ход. •
Схема на стабилизатор с плавно регулиране на изходното напрежение в грани-
ците от 6 до 12 V е дадена на
билизатора от фиг. 74в.
При долио положение на
плъзгача на потенциоме-
търа изходното напреже-
ние е 6 V, а при горно по-
ложение— 12 V. Препо-
ръките за монтаж на ИС
върху ради атор са същите,
както при стабилизатора
от фиг. 85. Същите са и па-
раметрите и методиката
за проверка (тя се прави
за едио производно поло-
жение на плъзгача на по-
тенциометъра).
Последната схема от
тази точка е на стабили-
затор на ток (фиг. 87),
конто осигурява през то-
вара постоянен ток 0,5 А.
Действието на схемата е
аналогично на <;табили-
фиг. 86. Действието на схемата е същото, както на ста-
Фиг. 84. Практическа схема на стабилизатор за нанре-
жение 6 V
118
ГМ АУ
•I mi. 85. Практическа схема на стабилиза
юр за напрежение 5 V
— +
5V/0.8A
Г
Фиг. 86. Практическа схема на стабилизатор за плавно регулируемо напрежение в
границите от 6 до 12 V
1OS2/3W
1РН 7805
А „=0-20 £2
Фиг 87. Практическа схема на стабилизатор на ток 0,5 А
затора от фиг. 82. ИС задължително трябва да се монтира върху радиатор с площ
180—200 ст2. Допустимого съпротивлеиие на товара е дадеио на фигурата. При
/?т>20Й се нарушава стабилността на изходния ток. Поради производствени толе-
ранси на ИС и на резистора Rs изходният ток се оказва различен от 0,5 А (обикновеио
с не повече от ±50 mA), което за практическите приложения обикновеио е без
шачение.
Стабилнзаторът на ток може да се използва за захранване иа електрически лам-
ин, лаборатории макети и др. За получаването на други стойности иа тока /о трябва да
се измени съпротивлението на резистора , кёто се използва формулата Rs , й
•V(/u, А.). Например за получаване на 7?= 100 mA трябва да се постави 7?s = 5O й.
Мзксималиата стойност на тока е 0,8 А, а максималиото съпротивление иа товара
Ю/(7о, А) (за примера 7?Гп)ах= 100 й). За лаборатории приложение иа ста-
билизатора е възможиа замяиата на Rs с реостат, конто ще осигурява плавно измене-
ние па стабилизирания ток То-
119
Глава 5
ТИРИСТОРНИ И ОПТОЕЛЕКТРОИНИ СХЕМИ
В много области на физиката и техниката се налага включване-
то и изключването на електрически товари, през конто протичат силни
токове или пък се захранват с високи напрежения. Ключовете с тако-
ва предназначение трябва да имат сигурно действие. На това условие
отговарят тиристорите, за конто се счита, че са направили революция
в областта на силовата електроника. В настоящата глава са дадени
основните особености на тиристорните схеми за управляване на пос-
тояннотокови и променливотокови товари.
Оптоелектрониката е друга бързо развиваща се облает. За срав-
нително кратко време се появиха много нови оптоелектронни прибе-
ри. Създадени бяха световодите, конто вече имат многобройни при-
ложения. Никои основни електронни схеми, използващи оптоелек-
тронни прибори, също са предмет на тази глава.
5.1. ТИРИСТОРНИ СХЕМИ
„Параметри на тиристорите. Обикновеният тиристор е триелектро-
нен прибор (фиг. 88а) с волтамперна характеристика, показана на
фиг. 886. При липса на ток през управляващия електрод УЕ (/УЕ =0)
и анодно напрежение иа, по-малко от напрежението на включване
t7BKJ1 > тиристорът е запушен (облает I от ВАХ), при което 1а е прене-
брежимо малък. Когато иа> 17вкл, в тиристора се развива лавинообра-
зен процес и той бързо преминава през облает II, за да достигне об-
лает III — отпущено състояние. На фиг. 886 е показано, че Uo трябва
да се избира по-малко (с 10% или повече) от 17вкл при /УЕ =0. В спра-
вочниците 17вкл обикновено се дава като Ua- С това тиристорът е за-
пушен при /УЕ =0 и се отпушва, когато се подаде /УЕ с достатъчна
стойност (обикновено няколко десетки mA). При това УЕ е положи-
телен спрямо катода и напрежението t/yE е обикновено 0,6—0,8 V.
Падът на напрежение At7o върху отпущения тиристор обикновено е от
1 до 2 V. Максимално допустимият ток /отах , надхвърлянето на който
води до повреда, е най-често между 5 и 100 А, но има тиристори с
/отах = 1 кА. Процесът на отпушване на тиристора е изяснен с графи-
ките на фиг. 88в. При подаване на ток ZyE с достатъчна амплитуда /УЕ
120
Фиг. 88. Обикновен тиристор: а) основни електрични величини; б) волтамперна харак-
теристика; в) преходни пронеси при отпушване; г) паразитеи iyE при включване
за време /з (обикновено няколко десети от p.s) токовите носители в
тиристора достигат до катода му, тогава започва да се развива лави-
нообразен пронес и протича аноден ток 1а. Времето /з намалява зна-
чително с увеличаване на /УЕ . Продължителността на лавинообраз-
ная пронес обикновено е между 1 и 10 p.s, след което тиристорът вече е
отпушен. Преходният процес завършва след изтичане на времето /у
(обикновено по-голямо от /и), през което се установява разпределе-
нието на пространствените заряди в тиристора, характерно за отпу-
шеното му състряние. Сега падът на напрежение върху тиристора е
\Ua и анодният ток е /о=({70— kUa)/RT ~ Uo/RT Практически се
приема, че тиристорът се отпушва за време tmn (фиг. 88в), което се
дава в справочниците. Неговата стойност обикновено е 3—8 p.s. Дол-
121
ната граница на облает III е точката с координата (/зад , Пзад ). Токът
на задържане /зад обикновено е между 10 и 200 mA, като големите
стойности са характерни за тиристорите с големи /отах . От фиг. 886
се вижда, че може да се приеме (7зад«ДПо.
Запушването на обикновените тиристори не може да се извърши
чрез УЕ, а трябва подходяще въздействие върху веригата анод
катод. От фиг. 886 се вижда, че е необходимо да се осигури /УЕ < /зад
или Uo<U3Bn Времето за запушване обикновено е с един порядък
по-голямо от /О1„ . Съществуват двуоперационни тиристори със съща-
та структура, както обикновените, но с изменена технология на изра-
ботване. Те могат да се запушват чрез прилагане на отрицателно на-
прежение или импулс между управляващия електрод и катода.
Важен параметър на всеки тиристор е максимално допустимата
стойност (dua/dt)mxk на изменение на анодното напрежение, напри-
мер при евързване на тиристора към 6/0 (фиг. 88а). Когато Uo е из-
брано според фиг. 886 и /УЕ =0, тиристорът не трябва да се включи.
При това неговите преходи П1 и Пз (фиг. 88г) са отпушени, а П2е
запушен. Увеличаването на иа предизвиква протичането на ток на
зареждане i3 на бариерния капацитет на П2, който все едно че е iyE за
веригата УЕ—К. Големината на 4 е правопропорционална на du/dt
и при {du/dt\m става достатъчна за нежелано отпушване на тиристо-
ра. Обикновено {du/dt\mx е няколко стотици V/ps. За предпазване на
тиристора от повреда трябва скоростта di/dt на нарастване на анод-
ния му ток по време на отпушването да не надхвърля определена
стойност (di/df)^ , която обикновено е около 100 A/ps. Това се дъл-
жи на факта, че най-напред се отпушва част от площта на прехода П2
и е необходимо известно време, за да се отпуши целият преход. Кога-
то di/dt е много голямо, в началото през малка част от прехода ще
протече голям ток и ще го повреди.
Постояннотокови схеми. Те се използват за включване и изключ-
ване на постоянния ток през някакъв товар. На фиг. 89а е дадена
възможно най-простата схема за включване на постояннотоковия то-
вар RT към напрежението Uq. Стойността на това напрежение се из-
бира в съответствие с фиг. 886. При натискане на бутона Б протича
ток /УЕ = ([/0—ДУЕ)/Т?т « Uo/Ry , тиристорът се отпушва и практи-
чески цялото напрежение Uo се оказва приложено върху RT . Дейст-
вието на схемата от фиг. 896 е аналогично, но включването на тирис-
тора се осъществява чрез положителен импулс с амплитуда Uy , който
предизвиква протичането на iyi. . Формата на iyE е същата, както на
импулса, а амплитудата му е /УЕ = (Ц — t/yE)//?y . Недостатък на
двете схеми е незамасеният товар. При замасен товар и замасен из-
точник Uy се използва схемата от фиг. 89в. Във вторичната намотка
на импуления трансформатор Тр се получава напрежение пиу , където
122
h = W2/wi е преводното отноше-
ние на Тр. Това напрежение се
използва вместо Uy от фиг. 896.
Мощността Рт , която се от- ч
деля върху товара на схемите
от фиг. 89, е Рт =(Uo—&Ua)IT .
Върху тиристора под формата
на топлива се разсейва мощност
Ра = AUа 1Т , която е много мал-
ка в сравнение с Рт , тъй като
обикновено Най-чес-
то Рг е от няколко стотици W до
няколко десетки kW, а Ра е от
няколко W до около 100 W.
За да се отпуши тиристорът, в
неговата управляваща верига
се изразходва мощност Р = Су,. /УЕ ,
в
Фиг. 89. Схеми за включване на пос-
тояннотоков товар: а) с бутон; б) с им-
пулс; в) с импулс при замасен товар
конто рядко надхвърля 100 mW.
Съотношението на тези три мощности показва едно от големите пре-
димства на тиристорите — за управляване на мощни товари се из-
ползва твърде малка мощност.
Прекъсването на веригата на товара става чрез запушване на
тиристора. За осществяване на това чрез намаляване на 1а под /зад е
най-лесно да се прекъсне за момент (например чрез бутон) веригата
на товара. По аналогичен начин също чрез бутон, свързан между
анода и катода, може да се даде накъсо тиристорът. Тези два начина
имат недостатъка, че целият ток на товара протича през бутоните,
конто трябва да са достатъчно мощни и съответно скъпи. Една много
подходяща схема е дадена на фиг. 90а. Включването на товара към
U(| става чрез бутона Б1, както при схемата от фиг. 89а. След отпуш-
ването на тиристора Т кондензаторът С се зарежда през R до напре-
жение (70 с показания поляритет, след което не оказва влияние на
123
Фиг. 90. Схеми за изключване на пос
тояннотоков товар: а) осиовна схема с
коидензатор; б) автоматичен изключ-
вател
работата на схемата. За изключване
на товара се натиска бутонът Б2
и кондензаторът се свързва успоред-
но на тиристора Т, като анодът
е отрицателен спрямо катода. В ре-
зултат на това тиристорът се за-
пушва и веригата на товара се пре-
късва. Тук през Б2 протича само
разрядният ток на С. Чрез усложня-
ване на тази схема може да се
реализира автоматичен изключвател
(фиг. 906), който прекъсва ве-
ригата на товара, когато 1Т надхвър-
ли дадена стойност /Гтах . От фиг. 906
се вижда, че 1Т дава пад на напре-
жение /т върху резистора RK с
означения поляритет. Когато този
пад стане по-голям от сумата на
напрежението U? на ценеровия диод
Д и напрежението ДУЕ на комутира-
щия тиристор Тк , диодът се отпушва
и през него, УЕ и катода на Тк проти-
ча ток, който отпушва Т„ . Получава
се същият ефект на запушване на 74,
както при предната схема. Отрица-'
телното напрежение върху тиристора
Т в случая е 7/0 — ‘2IT RK , тъй като
С е бил зареден до напрежение Uo —
— RKIT и то се прилага върху после-
дователно свързаните Т и RK . Въз-
становяването на действието на схе-
мата става чрез натискане на буто-
на Б.
Променливотокови схеми. На-
именованието им означава, че се
използват за включване и изключва-
не на променливия ток през товар.
На фиг. 91а е дадена схема със си-
мистор, конто е аналогична на фиг. 89а. Действието на симистора е,
както на два обикновени тиристора, свързани успоредно и в проти-
воположна посоки. В резултат на това през единия полупериод на
и~ все едно, че се отпушва единият тиристор, а през другия полупе-
риод — другият тиристор. Управление™ на «всеки» от тиристорите
става чрез ток Iy = U/Ry през УЕ, протичаш в съответната посока.
124
Тук /у и U са ефективни стойности. Включването на RT към и става
чрез затваряне на ключа К, при което през /?у, УЕ и катода протича
ток и симисторът се отпушва. Важна особеност на симистора (както
и на обикновените тиристори) е, че се запушва, когато напрежението
му иа стане по-малко от ДЙзад « MJa (вж. фиг 886). Това е изяснено
на фиг. 916. Става ясно, че симисторите нямат нужда от специални
вериги за изключване, което е важно предимство. При отваряне на
ключа К симисторът продължава да е включен и се изключва при
първото преминаване на и~ през нулата. Обикновено напрежението
е 220 V и следователно ДПО<С U, т. е. може да се счита, че напре-
жението ит върху RT е синусово
Фиг. 91. Схеми за включване на променливотоков товар: а) със симистор; б) време-
диаграми; в) с два обикновени тиристора; г) с един обикновен тиристор
125
Променливотоков товар може да се включва и изключва и чрез
два обикновени тиристора (фиг. 91а). При затворен ключ К и поло-
жителен полупериод на и" (клема 1'е положителна) презД! и R про-
тича /УЕ| , с което Г1 се отпушва и осигурява верига за тока през RT .
Когато този полупериод завърши, Т1 се запушва в съответствие с
фиг. 916. През следващия полупериод протича фЕ2 през Д2 и R, ти-
ристорът Т2 се отпушва и през R, протича ток в обратна посока. Ко-
гато ключът К се отвори, токът се спира по съгция начин, както при
схемата от фиг. 91а.
Подобно е и действието на схемата от фиг. 91г. При затворен
ключ К и положителен полупериод на и~ тиристорът се отпушва и
токът протича през Д1, Т и ДЗ. По време на отрицателння полупериод
токът протича през Д2, Т (в същата посока, както при положителния
полупериод) и Д4. Тази схема използва един тиристор по-малко за
сметка на 4 диода, през конто тече токът на товара. Съществено
предимство е, че при свързване на RT след диодите (показано на
фиг. 91г с прекъсната линия) през него протича пулсиращ ток в една
посока, т. е. в този случай RT е постояннотоков товар.
Променливотокови регулатори. Тиристорните регулатори
служат за плавно изменяне на тока през даден товар и съответно на
отделената върху него мощност. В зависимост от характера на товара
съществуват променливотокови и постояннотокови регулатори. На
фиг. 92а е дадена схема на променливотоков регулатор с два обикно-
вени тиристора. При положителен полупериод на ц~ токът през то
вара би могъл да се пропуске от тиристора 73. За неговото от
пушване в момента t\ се подава импулс , който чрез импулсния
трансформатор Тр1 и резистора /?у| обуславя достатъчна амплитуда
на управляващия ток /УЕ1 . Следователно през товара протича ток за
времето от /1 до Т/2, когато Т1 се запушва (в действителност Т1 се
запушва малко преди Г/2, аналогично на фиг. 916). През отрицател-
ния полупериод действието е аналогично, но токът се пропуска през
Т2 за времето от /2 до Т. Очевидно средноквадратичната стойност на
тока и свързаната с нея мощност Рт върху товара са обратнопропор
ционални на времената на закъснение h и /2 спрямо точките на ну-
лиране на и. Обикновеио времената на закъснение t\ и /2 на импул-
сите спрямо началото на полупериодите (вж. фиг. 926) са равни по-
между си и се означават с 6. Поради равенството площите, огра-
ничена от графиките на импулсите на ф над и под
абсцисната ос са равни и в ф няма постоянна съставка. Зависимостта
Рт (0) е нелинейна и се нарича регулировъчна характеристика. Има
множество други схеми на променливотокови регулатори. Например
Т1 и Т2 от фиг. 92а могат да се заменят със симистор, аналогично на
фиг. 91а или с диоден мост и един обикновен тиристор, аналогично
на фиг. 91г.
126
ис иУЕ
Фиг. 92. Променливотокови регулатори: а)
принципна схема с два обикновени тиристора,
б) времедиаграми; в) фазово управление със
симистор; г) времедиаграми
127
Генерирането на пускови импулси с регулируема стойност на 6 се
осъществява с помощта на фазоворегулиращи схеми. Възможно най-
простата схема и управлявания от нея симистор и товар е дадена на
фиг. 92в. При горно положение на плъзгача на потенциометъра
/?min = R'. Стойностите на R' и С са избрани така, че за честота 50 Hz
да е в сила неравенството Хс ~^> R', което означава, че ис «и~
(фиг. 92г). Когато ис достигне напрежение Ut — U?i + + ДУЕ
«a Uzt (Дг, — ценерово напрежение на Д1, Дд2 — напрежение в права
посока на Д2), ценеровият диод Д1 се отпушва и през УЕ на симис-
тора протича ток. Симисторът се отпушва и свързва товара към и~.
Обикновено се избира Дг1 да е много по-малко от амплитудата на и~,
поради което 0-С Т/2. През отрицателния полупериод на и~ процесът
се повтаря, но тогава Д1 е в право свързване, а Д2 е в режим на це-
неров пробив. Практически винаги Д1 и Д2 са еднакви, поради което
0 за двата полупериода са еднакви. От фиг. 92г се вижда, че при 6nun
може да се приеме, че iT протича през товара по време на целия пе-
риод на и~ , т. е. върху RT се отдели максимална мощност. При долно
положение на плъзгача на потенциометъра Р се получава RmaK =R
-\-R' и тогава ис става значително по-малко от и~ . Освен това токът
през 7?тах и С се определи главно от /?гпах , т. е. практически той е във
фаза с и~, докато ис изостава по фаза спрямо тока с 90°. Така се
получават последните две времедиаграми на фиг. 92г. Амплитудата
Hauj. е избрана така, че да е малко по-малка от Ut и Дг, с което от-
пушването на симистора става малко преди Т/2. Така средноквадра-
тичната стойност на и съответно стойностите на Рт са малки.
Регулируеми токоизправители. Това са голима трупа ти
ристорни схеми, съчетаващи изправянето на променливото напреже-
ние с регулирането на големината на постоянния ток и съответно на
мощността върху товара. Схема за включване на постояннотоков
товар към променливо напрежение вече бе разгледана (фиг. 91г —
свързването на RT с прекъсната линия). Чрез неголеми изменения та-
зи схема-се превръща в регулируем токоизправител (фиг. 93). Управ-
ляващото напрежение иу на тиристора се подава, както на фиг. 92а
посредством импулсния трансформатор Тр. Чрез LT се показва, че
товарът има индуктивен характер, което е често срещан практически
случай (например захранване на постояннотокови електродвигате-
ли). При постоянно отпушен тиристор (както на фиг. 91г) през товара
протича пулсиращ ток с показаната на фиг. 93 посока, който се пре-
късва само при а~ близо до 0 (вж. фиг. 916). Този ток създава пад на
напрежение върху LT . При прекъсването на iT падът на напрежение
смени посоката си и през Rt , ДЗ и Д2 се оказва приложен на тиристо-
ра като напрежение в права посока. В резултат на това тиристорът
няма да се запуши при и~ =0. Избягването на това става чрез диода
Д, който се отпушва при прекъсване на и дава накъсо ДЗ, Д2 и ти-
128
ристора. Ако има акти-
вен товар (Lr =0), дио-
дът е излишен. Регули-
рането на 1Т и на мощ-
ността върху товара
става чрез импулси от
пу по време на всеки по-
лупериод, чието закъс-
нение спрямо началото
на. полупериода се регу-
лира чрез подходяща
схема по същия начин,
както е показано на
Фиг. 93. Регулируем токоизправител
фиг. 926.
Особености при работа на тиристорните схеми. Бързото
превключване на силни токове предизвиква появата на силни смуще-
ния, конто се разпространяват по електрическата мрежа и по електро-
магнитен път. За тяхното намаляване Се използват същите методи,
както за намаляване на външните смущения в електронните устрой-
ства (вж. точка 2.5 и фиг. 35). Освен тях се предприемат и други мер-
ки, специфични за тиристорите. Например смущенията намаляват
чрез намаляване на скоростта dia/dt при нарастване на тока през
товара по време на включването му. Това се постига чрез свързване
на дросел L, последователно с тиристора (фиг: 94а). Токът нараства
бавно поради индуктивността на дросела. В установен режим дросе-
лът се насища и загубите върху него са малки. Същевременно той
служи за намаляване на dia/dt под максимално допустимата стой-
ност. При индуктивен товар дроселът е излишен. За избягване на не-
желаното отпушване на тиристора при много бързо изменяне на Uo
се използва схемата от фиг. 946. Напрежението върку тиристора на-
раства по експоненциален закон поради зареждането на С през Д и/?.
Когато Т се отпуши, кондензаторът се разрежда през него и R. За
включване на товара към напрежение, цо-голямо от Двкл на тиристо-
ра, се използва последователно свързване на тиристори (фиг. 94в).
При еднакви тиристори Д| = Д2= До/2. Поради производствените то-
леранси във волтамперната характеристика на тиристорите от един и
същ тип (фиг. 94г) практически Ui ф U? и върху единия от тиристори-
те се получава напрежение, по-голямо от Uo/2. На практика това се
избягва чрез изравняващите резистори R със съпротивление поне 10
пъти по-малко от съпротивленията Двкл//о на запушените тиристори
(/о — ток на запушения тиристор). Така съпротивленията на двете
половини на веригата стават приблизително еднакви и Ui^Uz.
За превключване на токове, по-големи от максималния ток на
!i I hi н । рл щи с хеми
129
Фиг. 94. Подобряване рабогата на тирис-
торите: а) намаляване на смущенията и
dia/dt\ б) намаляване на duu/dt- в) после-
дователно свързване; г) влияние на разли-
чията във волтамперните характеристики
на запушените тиристори; д) успоредно
свързване; е) влияние на различията във
волтамперните характеристики на отпуше-
ните тиристори; ж) успоредно свързване с
изравняващ дросел
тиристорите, се използва успоредно свързване (фиг. 94д). При ед-
накви тиристори I\=li = IT/2, но поради производствените толеран-
си се получава Л #=/2 (фиг. 94е) и през единия от тиристорите протича
ток, по-голям от 1Т/2. Това се избягва чрез резисторите R със съпро-
тивление обикновено 3—5 пъти по-голямо от съпротивлението на ти-
ристора в права посока. Тогава съпротивленията на двата клона
приблизително се изравняват и Недостатък на тази схема е
отделянето на значителна мощност върху R. Това се избягва чрез
схемата от фиг. 94эк. Например при увеличаване на R изводът на на-
мотката wt, означен сточка, става положителен, напрежението върху
П и токът /1 през него намаляват. Същевременно по индуктивен път
130
и (поды на w-i с точка става също положителен, с което напрежението
iii.pxy 7'2 и токът /2 се увеличават. Следователно L осигурява израв-
иянаие на /1 и /2.
Допълнителни сведения за тиристорните схеми са дадени в [45].
5.2. ОПТОЕЛЕКТРОННИ СХЕМИ
Оптоелектрониката се развива много бързо през поледните 10
години, както в областта на създаването на нови прибори, така и в
приложение™ им. Използват се фотоизлъчватели, фотоприемници и
различии техни комбинации. Създадени са и множество оптоелек-
гронни аналогови и цифрови ИС. В тази точка се дават основни све-
дения за оптоелектронните схеми и литература за разширяване на
знанията.
Приложение на светодиодите. За излъчване на светлина от
светодиодите е необходимо през тях да протича ток в права посока,
като интензитетът на светлината е правопропорционален на тока.
На фиг. 95 е дадена схема за захранване на светодиод от източник
на постоянно напрежение. Токът
•1>ц| 95. Захранване на светодиоди: а) от постоянно напрежение; б) с импулси; в) от
нроменливо напрежение; г) за излъчване на аналогов сигнал; д) избор на положението
ни работната точка
(5.1)
131
при светодиоди с излъчване във видимата облает е обикновеио 10—
20 mA, а за инфрачервените светодиоди е 50—100 mA. Падът на
напрежение UF е най-често 1,5—2.V. Диодът Д предпазва светодиода
от повреда при смяна на поляритета на Д0- Излъчвайето се осигурява
и когато светодйодът се захранва от положителни импулси
(фиг. 956), като U представлява постоянната съставка на импулсите.
Когато те са правоъгълни с амплитуда U т, коефициент на запълване
г и период на повторение Т, се получава U = Umi/T. Разгледаните
схеми се използват в различии устройства за регистриране на нали-
чие™ на напрежения между определени техни точки.
За захранване на светодиоди от променлцво < напрежение
(фиг. 95в) то най-напред трябва да се изправи чрез диодите Д1—Д4.
Кондензаторът С се използва вместо резистора R от фиг. 95а и б.
Обикновеио и~ е синусово и много по-голямо от паДа на напрежение
върху диодите и светодиода, поради което ефективната‘стойност на
променливия ток през С е Ic = ‘2rtfCU, където U е ефективната стой-
ност на и~, a f е неговата честота. През светодиода протича пулсиращ
>'ок с постоянна съставка 1Р =0,9 /с. Примерно™ приложение на тази
схема е за индикация на наличие™ на мрежово наИрежение. За из-
лъчване на светлинен сигнал, правопропорционален_на дадено про-
менливо напрежение и~, се използва схемата от фиг, 95г. Чрез на-
прежението До и резистора R през светодиода се пропуска постоянен
ток с големина, съответстваща на средата А на линейния участък
на волтамперната му характеристика (фиг. 956). Напрежението и~
обуславя променлив ток през светодиода и съответно изменение на
интензитета на излъчената светлина.
Схеми с фоторезистори. Действието на фоторезисторите се
основава на вътрешния фотоефект. Тяхното съпротивление е най-
голямо при липса на осветяване (съпротивление на тъмно RD) и на-
малява с увеличаване на осветеността (фиг. 96а). Основного пре-
димство на фоторезисторите е, че съпротивлението им се измени сил-
но като функция на осветеността Е, т. е. те имат голима чувствител-
ност. Най-важният недостатък е малкото бързодействие — обикно-
вено след повече от 1 ms от промяната на осветеността се установява
съответстващото й съпротивление. Има фоторезистори с бързодейст-
вие под 1 p.s, но те са с малка- чувствителност. На фиг. 966 е дадена
възможно най-простата схема за измерване на осветеност. При уве-
личаване на осветеността Е съпротивлението на 7?ф намалява, с коетс
/ф нараства, т. е. отклонение™ на стрелката на мидиамперметъра t
правопропорционално на Е. Поляритетът на U зависи само от мили
амперметъра, тъй като свойствата на са еднакви при протичане
на /ф в конто и да е посока. На този принцип се реализират луксмет-
рите. Недостатък на схемата е, здегмалки изменения на осветеността Е
практически не променят показание™ на милиамперметъра, т. е. схе-
132
мага има малка чув-
сгвителност. Значи-
гелно по-гол ям а е
чувствителността на
мостовите усилвате-
ли от фиг. 18, при
конто за измерване
на осветеността ре-
зисторът /?-}-Д/? се
замества с фоторе-
зистор.
Втората голяма
трупа схеми, конто са
предназначени да ре-
гистрират достигане-
то на Е до определе-
на стойност, обикно-
вено се наричат фо-
торелета. Един при-
мер е даден на фиг.
96е. По своята същ-
ност това е анало-
гов компаратор (вж.
фиг. 60д), чието
входно напрежение
ывх — U /{R + Еф)
зависи от Е. Изход-
Фиг. 96. Схеми с фоторезистори: а) зависимост иа от ос-
ветеността на фоторезистор ФКС-7; б) измерване на осве
теност; в) фотореле
ното напрежение
сменя със скок стой-
яостта си при uBX = Von, т. е. когато Е достигне определена стой-
ност. Използваната ИС може да е ОУ или интегрален компара-
тор. Фоторелетата се използват в автоматиката например за броене
на предмета на конвейер, конто пресичат светлинен лъч, за охрана на
гъмни помещения, за включване и изключване на осветлението (на-
пример на улици и витрини), при настъпване на нощта или деня. В
последняя случай се употребяват релета с хистерезис, реализир'ани на
основата на аналогови компаратори с хистерезис (вж. точка 3.4).
Схеми с фотодиоди. От всички сьвременни фотоприемници
иай-голямо бързодействие имат фотодиодите. В никои случаи бър-
зодействието достига 100 ps, което прави фотодиодите подходящи
за регистриране на къси светлинни импулси. Основен техен не-
достатък е малката им чувствителност, което изисква усложняване
па схемите с цел регистриране или измерване на малки изменения
на осветеността Е. Фотодиодите се използват и като фотоелементи,
'ЛИЧ НА
БИБЛИОТЕКА
Toy? HegeAwHy
133
Фиг. 97. Схеми с фотодиоди: а) слънчева батерия; б) за измерване на светлинни сигна
ли; в) за измерване на малки светлинни сигнали с ОУ с общо предназначение; г) фо-
тореле
при което попадналата върху прехода им светлина генерира фото-
електродвижещо напрежение. На този принцип се реализират
слънчеви батерии, като за увеличаване на напрежението се свърз-
ват последователно няколко фотодиода (фиг. 97а). Слънчевата
батерия обикновено работи в буферен режим с акумулатор А. Ко-
гато тя е добре осветена, напрежението й ОБ е по-голямо от UT ,
диодът Д се отпушва, батерията зарежда А и осигурява тока през
товара. При намаляване на осветеността под определена граница
се получава <zUT , диодът се запушва и 1Т се осигурява от А.
По-голямо приложение има фотодиодният режим, при който
диодът е в обратно свързване и протича фототок /ф , пропорциона-
лен на светлинния поток Ф. На фиг. 976 е даден принципът на
измерване на Ф чрез фотодиод. Напрежението Uo осигурява обрат-
ного свързване на фотодиода. Резисторът R и ОУ образуват пре-
образувател ток — напрежение (вж. фиг. 53) като Йизх =—/ф R.
Основният проблем при тази схема са малките стойности на /ф
134
(обикновено под 0,1 рА), което налага използването на високо-
омен резистор (обикновено над 10 МП) и ОУ с /в^0,05/ф. По-
слсдното условие се удовлетворява чрез ОУ с полеви транзистори
на входа (вж. точка 2.1). Например при използване на ОУ от типа
па СА3130 схемата може да замести фотоелектронен умножител.
При липса на подходящ ОУ е възможна употребата на ОУ с общо
предназначение, като на входа му се постави диференциален усил-
вател с дискретни полеви транзистори (фиг. 97в). На схемата с I е
означено стъпало с динамичен товар, реализирано например по
схемата от фиг. 6а. Съществуват интегрални фотоусилватели, кон-
то в една монолитна ИС обединяват фотодиод и усилвател. Някои
данни за такива фотоусилватели има в [26].
Втората голяма облает на приложение на фотодиодите е като
фоторелета. За целта могат да се използват схемите от фиг. 976 и в,
като се регистрира достигането на UK3X до определена стойност,
съответстваща на Ф за задействане на релето. Една специфична
схема на фотореле е дадена на фиг. 97г. Фототокът /ф се усилва
от съставния транзистор Т1 — Т2 (вж. точка 1.2), на изхода на
който се получава /у х 1ъцЕ\ Ыхеъ A (A<i/i и ^21 £2 са коефициентите
на предаване по ток на Т\ и 72). Токът /у през предпазния резистор
Ry протича по веригата УЕ—К на тиристора ТЗ и когато достигне
до определена стойност (вж. точка 5.1), тиристорът се отпушва,
т. е. фоторелето се задейства. За изключването му може да се при-
бави схемата от фиг. 90а.
Схеми с фототранзистори. При попадане на светлина върху
базисната облает на фототранзистора се генерират токови
носители по същия начин, както във фотодиод. Те формират пър-
вичен фототок /ф , който по същество е базисен ток (фиг. 98а). В
резултат на това през колекторния преход протича фототок /ф
= (/z2i£ + 1)/ф, т. е. чувствителността на фототранзисторите е hz\E-
пъти по-голяма, отколкото на фотодиода. За сметка на това с тол-
кова намалява бързодействието на фототранзисторите (обикнове-
но то е 1 —10 ps). Чувствителността на фототранзисторите е по-
малка, отколкото на фоторезисторите, а бързодействието им е по-
голямо. Фототокът протича по веригата колектор — емитер при
отворена база. Поради това фототранзисторите имат само два
извода и се евързват в схемите като фотодиоди. Пример за това е
схемата от фиг. 986, получена от фиг. 976 чрез замяна на фотодио-
да с фототранзистор. За разширяване на възможностите за при-
ложение на фототранзисторите в някои модели се прави и извод
ог базата. Пример за използване на този извод е даден на фиг. 98в.
Чрез допълнителния транзистор Т е реализиран усилвател по схема
с общ емитер, а резисторът R създава дълбока отрицателна обрат-
на връзка. В резултат на това потенциалът на базата на фото-
135
Фиг. 98. Схеми с фототранзистори: а) еквивалентна схема на фототранзистор; б) за
измерване на светлинни сигнали; в) отрицателна обратна връзка за подобряване на
честотнитс свойства
транзистора е практически постоянен при промяна на осветеността
Е. Следователно напрежението върху паразитная капацитет на
колекторния преход е постоянно, той не се презарежда при измени-
не на осветеността Е и следователно не влияе върху работата на
схемата при бързи промени на Е.
Схеми с оптрони. Оптроните представляват фотоизлъчва-
тел и фотоприемник с оптична среда между тях, обединени конст-
руктивно в един прибор. Най-голямо приложение имат оптроните
със светодиод като фотоизлъчвател. Наименованието им се опре-
дели от вида на фотоприемника, например фотодиодни (фиг. 99д)
и фототранзисторни (фиг. 996) оптрони. За правилната работа
на оптроните през светодиода трябва да се’ пропуске ток в права
посока по същия начин, както при дискретните светодиоди (вж.
фиг. 95). Неговата типична стойност е между 20 и 60 mA и отново е
в сила формула (5.1). Фотодиодите в оптроните обикновено рабо-
тят във фотодиоден режим, който се осигурява чрез постоянно
напрежение по същия. начин, както при дискретните прибори.
Работата на фототранзисторите в оптроните се осигурява чрез
положително напрежение колектор — емитер, което обикновено не
трябва да е по-голямо от 20—30 V. Максималният ток най-често
е около 50 mA.
Основният параметър на всеки оптрон е коефициентът на пре-
даване по ток Кн който е отношение на изходния (през фотодиода
или фототранзистора) към входния (на светодиода) ток. Прието
е Kt да се задава в проценти, като за фотодиодните оптрони типич-
136
пик- стоимости са
), 1 5%, а при фото-
граизисторните — от
10 до 500%.
Един пример за
приложение на фото-
диоден оптрон за уп-
равление на тиристор
е даден на фиг. 99в.
При натискане на бу-
тона Б напрежението
U предизвиква про-
тичане на IC1X=(IJ
— ^сд)/#, който от
своя страна създава
ток през фотодиода
/фд = К /Сд • Този ток
се усилва от състав-
ния транзистор Т1
Т2 и през УЕ на ти-
ристора протича /у
~ hitEi h?iE2 Kdca, кой-
то го включва.
Една от големи-
те области на прило-
жение на оптроните
е за галванично пос-
тояннотоково разде-
ляне на две вериги,
например в медицин-
ската електроника.
На фиг. 99г напреже-
нието Ет се усилва
Ri/Rt пъти от инвер-
гиращия усилвател,
реализиран с ОУ. То-
зи усилвател се за-
хранва от отделен то-
коизправител и него-
вата маса е точка М.
През светодиода на
оптрона протича ток
/сд, който обуславя
гока на фототранзис-
Фиг. 99. Схеми с оптрони: а) символично означение на
фотодиоден оптрон; б) символично означение на фото-
транзисторен оптрон; в) схема за управление иа тирис-
тор; г) схема на усилвател с галванично разделяне
137
1
Фиг. 100. Блокова схема на К293ЛП1
тора и съответно изход-
ното напрежение. Гал-
ваничното разделяне се
използва винаги, когато
входните клеми имат го-
лям потенциал, който
трябва да се изолира от
частта на схемата, об-
работваща напреже-
нието Ц,зх.
Оптоелектронни
ИС. Тези ИС обединя-
ват в един корпус фото-
диоден оптрон с анало-
гова или цифрова ИС.
Например съществуват
аналогови ИС, подобии
на тази от фиг. 99г, но с
диференциален вход и
много голям коефициент на усилване. Чрез тях могат да се усил-
ват входни сигнали от няколко mV на фона на смущаващи синфазни
сигнали няколко стотици волта. Усилването се осъществява подобно
на МДМ-усилвателите (вж. точка. 2.4), но накъсването на сигнала
става по оптичен път. Цифровите оптоелектронни ИС също служат
главно за галванично разделяне на две вериги. Като пример на .
фиг. 100 е дадена блоковата схема на съветската ИС К293ЛП1. Вход-
ният ток /г създава съответен ток /фд през фотодиода на вградения
оптрон и съответно пад на напрежение върху R. При lF^b mA падът
на напрежение върху R е достатъчен за задействане на цифровата ИС
и на нейния изход се получава логическа 1 с ТТЛ ниво (вж. точ-
ка 7.2). Когато lF =С5 mA на изхода се получава логическа 0 също
с ТТЛ ниво.
Допълнителни сведения за оптоелектронните схеми са дадени
в [12], [18], [25] и [26].
5.3. ПРАКТИЧЕСКИ СХЕМИ
На фиг. 101 е дадена схема на включване (с бутона Б1) и изключване (с бутона
Б2) на електрическа лампа Л. Схемата се захранва от източник на постоянно напре-
жение 12 V, конто да може да осигурява достатъчен ток за нормалносветене на лампата.
Особено подходящ е автомобилей акумулатор. Действието на схемата съвпада с това
на фиг. 90а. Използван е български тиристор Т7-4 с максимален аноден ток 7 А. Това
означава, че лампата може да има мощност до 84 W (подходящи са различии лампи
за моторни превозни средства). За Б1 и Б2 могат да се използват произволни бутони.
При ток през лампата и съответно през тиристора по-голям от 1 А тиристорът трябва
да се монтира върху радиатор с площ, не ло-малка от 50 ст2. При правилен монтаж
на схемата тя започва да работи веднага. В редки случаи може да се окаже, че резис-
138
। op 1.1 /? не осигурява достатъчен ток за от-
иутвапе на тиристора, т. е. при натискане
па бутона Б1 лампата не светва. Това се из
бягва чрез намаляване на съпротивлението
Ry (най-много до 120 Q).
Схемата може да сезахранва и с други
постоянен напрежения Uo в границите от
6 до 300 V. За целта резисторът трябва
да има съпротивление 40C(i, получено в kQ,
a Uo е във V, и мощност 0,025<70. Същевре-
менно кондензаторът трябва да е с работно
напрежение, не по-малко от Uo, а мощността
на лампата може да е до 7Uq. Например
при t/c=150V трябва /?y = 6kS2/4W и
кондензатор с работно напрежение 160 V, а
лампата може да има мойгност до 1 kW.
Разбира се, вместо лампа могат да се из-
ползват и други товари, например нагрева-
тели.
Практическа схема за захранване на
променливотоков товар (нагревател, лам
пи) с мощност до 1500 W от електрическата
Фиг 101. Практическа схема за тирис-
торно включване и изключване на елек-
трическа лампа или друг товар към пос-
тоянно напрежение
мрежа е дадена на фиг. 102. Нейното дейст-
вие съвпада с описанието на схемата от
фиг. 91в. При мощност на товара над 200 W
двататиристоратрябвадасемонтират върху
отделни радиатори с площ, не по-малка от 50 ст2. Ключът К може да е произволен ма-
ломощен ключ например за нощна лампа. След монтирането на схемата тя започва да
работи веднага, като товарът се включва и изключва с помощта на ключа. Подобно на
схемата от фиг. 101 има редки случаи на незадействане на схемата при затворен ключ.
Това се избягва чрез намаляване на съпротивлението на R до започване на иормална
работа (/? не трябва да е по-малко от 3kQ).
За индикация на наличието на постоянно напрежение Uo в границите от 5 до
18 V може да се използва схемата от фиг. 103. Действието и е аналогично на схемата
от фиг. 95а. Съпротивлението на резистора се изчислява в зависимое! от Uo по форму-
Фиг 102. Практическа схема за тиристорно включване и изключ-
ване на променливотоков товар към електрическата мрежа
139
Фиг. 103. Индикиране на наличието на
постоянно напрежение с произволен све-
тодиод
лата, дадена на схемата. Например
при Uo = 12 V съпротивлението на ре-
зистора е 680 Q. При свързване на
схемата трябва да се внимава да не
се размени поляритетът на захранва-
щото напрежение, тъй като светодио-
дът ще се повреди. За избягване на
повредата успоредно на светодиода
се свързва обикновен силициев диод
(показан с прекъсната линия на
фиг. 103).
Схемата от фиг. 104 представ-
лява прецизен индикатор за увелича-
ване на интензитета на светлината
над определена стойност. Индикато-
рът се основава на схемата от
фиг. 99в. Използва се произволен фо-
торезистор със съпротивление на
тъмно RD . То се нзмерва (например
с мост) и в зависимост от стойността
му се поставя съответния резистор
със съпротивление 0,2RD . По такъв начин при неосветен фоторезистор на инверти-
ращия вход на ОУ се устаиовява постоянно напрежение -(-10V. Същевременно чрез
делителя R>—Р на неинвертиращия вход се установява друго, по-малко, поло-
жително напрежение. ОУ работи като компаратор и при неосветен фоторезистор ин-
вертиращият му вход е положителен спрямо неинвертиращия вход. В резултат на
това на изхода на ОУ има отрицателно напрежение около — 10 V, диодът Д1 е отпущен
и определи отрицателното напрежение база — емитер на транзистора около —0,5 V.
Транзисторът е запушен и електромеханичното реле в колекторната му верига не е
задействано.
Фиг. 104. Прецизен индикатор за увеличаване на интензитета на светлината над
определено ниво .
140
При осветяване на фоторезистора съпротивлението му намалява и при определен
•нтензитет на светлината (наречен прагов интензитет) напрежението на инвертиращия
.ход на ОУ става по-малко положително от напрежението на неинвертиращия вход.
Ла изхода на ОУ се получава напрежение около + 10V, диодът се запушва и през
.езистора 3.3 к и емитерния преход на транзистора протича ток около 3 mA и транзис-
торът се насища. В резултат на това релето се задейства и със своите контакти (не са
означени на схемата) включва някаква верига, например звънец, с което се индикира
достигането на праговия интензитет. Диодът Д2 дава накъ₽о намотката на релето при
изключването му, върху която възниква напрежение с обратен поляритет.
Настройката на желаната стойност на праговия интензитет се извършва по
следния начин. Фоторезисторът се оссетява със светлина с този интензитет. При нужда
той се измерва с луксметър, но обикновено е достатъчно зрителното му определяне.
Чрез движение на плъзгача на тример-потенциометъра се задейства релето, с което
настройката е завършена. Проверява се действието на схемата чрез изменяне на ин-
тензитета на светлината и наблюдаване дали релето се задейства.
141
Глава 6
ОСНОВНИ ИМПУЛСНИ СХЕМИ
Електронните схеми, конто се използват за обработка или гене-
риране на електрични импулси с произволна форма, се наричат им-
пулсни схеми. Един от начините за обработка на импулси е усилване-
то им. То се извършва чрез импулсни усилватели, основните схеми и
параметри на конто са дадени в точка 6. Е Обработката може да се
състои в промяна на формата на импулсите по определен начин. Меж
ду най-често използваните схеми от тази трупа са интегриращите и
диференциращите усилватели и ограничителите, конто са описани в
точки 6.2 и 6.3. v
6.1. ИМПУЛСНИ УСИЛВАТЕЛИ
Импулсните усилватели имат за задача да усилят по мощност
под адените на входа им импулсни напрежения, без да променят прак-
тически формата им. По своята същност и принцип на реализация
те не се различават от обикновените усилватели, но усилването на
импулси изисква достатъчно широка честотна лента. Поради това
често се използва наименованието широколентови усилватели. Една
от големите области на приложението им е в телевизионните приемни-
ци и предаватели, където се наричат видеоусилватели.
Основни зависимости. В точка 2.6 бе разгледана еквивалентната
схема за средни честоти на всяко от стъпалата на многостъпален
усилвател (вж. фиг. 36). В общия случай на входа и изхода на всяко
от стъпалата има блокиращи кондензатори (Св и Си от фиг. 105а),
конто осигуряват постояннотоково разделяне на стъпалото от източ-
ника на сигнал и товара. Освен това има паразитни капацитети на
входа (Свх) и на изхода (Сизх ) и проходен капацитет (Спр). Прието
еС„ и Сизх да се разглеждат като входни капацитети на следващото
стъпало.
В областта на ниските честоти капацитивните съпротивления на
Свх и Спр са много големи и не оказват влияние върху работата на
стъпалото. Освен това за простота е прието R, <С#ВХ • Така се полу-
чава еквивалентна схема от фиг. 1056. При високи честоти конден
заторите Св и С„ практически представляват късо съединение, а капа-
142
цитивното съпротивление на Свх е много по-малко от /?вх, с което се
получава еквивалентната схема от фиг. 105в. От нея се вижда, че при
показаните посоки на ывх и tz„3x се получава t'i =/2 + /з=/а>Свх нвх
4“/a>Cnp (нвх Ц]зХ) )co[C*BX [ Овр (1 А)|«вх, където К- / ^вх - Из-
разът в квадратните скоби има измерение на капацитет и се на-
рича динамичен капацитет
Cd = Свх + С„р (1 — К). (6.1)
С неговото използване еквивалентната схема за високи честоти доби-
ва вида от фиг. 105а. Посоките на ивк и низх от фиг. 105 показват, че
е прието стъпалото да е неинвертиращ усилвател. Тогава при А=1
(повторител на напрежение) капацитетът Cd е минимален, а при
К> 1 може да стане отрицателен, което е предпоставка за нестабилна
работа на схемата. Когато стъпалото е инвертиращ усилвател, него-
вият К е отрицателен и се получава Cd = CRX -|-Спр(1 -j-A), т. е. Cd мо-
б
Фиг. 105 Линейни усилватели; а) еквивалентна схема на едностъ-
пален усилвател; б) опростена еквивалентна схема за ниски често-
ти;
143
г
Фиг. 105. в) опростена еквивалентна схема за високи честоти; г) ек-
вивалентна схема за високи честоти с динамичен капацитет
ке да има значителна стойност. Направените изводи са в сила за
производно схемно решение на стъпалото.
Параметри. По принцип параметрите на импулсните усилватели
се определят по същия начин, както. при обикновените усилватели.
Най-голямо значение има преходната характеристика, (фиг. 106),
която прказва изменението на аизх от времето при единичен скок на
авх . До момента /, входного и-изходното напрежение са 0 и конден-
заторите в схемата от фиг. 105а не са заредени. В момента С поради
напрежението ЕГ се получава импулс на входнця'ток i=Er / Rr , т. е.
в този момент все едно, че входът на усилвателя е даден накъсо от
кондензатора Cd- След това Cd -започва да се зарежда (фиг. 105г)
от Ег през Rr по закона
«вх,в =£?(!— ехр( — //тв)), (6.2)
където тв — Rr Cd- По аналогичен начин се изменя и и„311 = Дав, (вж.
крива 1 от фиг. 106). Предният фронт на иизх има продължителност
144
/пф » 2,2 /?г Cd- Голямо прак-
тическо приложение има
зависимостта
/в « -7^- <6-3>
гпф
между горната гранична
честота fB = 1 /(2л/?г Cd) на
усилватели и 4Р- В много
случаи след завършване на
предния фронт се получава
отскок 6ЙИЗХ в прехсдната
характеристика, катообик-
новено 6^0,1. Според (6.2)
трябва пизх да клони към
стойността А?ивх . Това би
станало, ако липсва кон-
дензаторът Св. Той обаче
започва да се зарежда от
Ег през RBX, което обусла-
вя намаляване на нвх и н„зх
по закона нвхи / К
Фиг. 106. Преходна характеристика на импулсен
усилвател
= £'гехр( — t/iK), където ти = /?вх Св. Обикновено продължителността
4 на входния импулс, т. е. времето за зареждане на Св, е много по-
малка от тн, поради което
(6.4)
От (6.4) и фиг. 106 се определи стойността А»(1—/и/(/?вх Св)) на от-
носителното намаляване на низх за време tK (прието е, че намаляване-
то на ц,зх започва в момента Л). Много съвременни усилватели не
притежават Св, поради което ц,зх не намалява.
При прекратяване на нвх в момента (2 (вж. фиг. 106) динамич-
ният капацитет Cd започва да се разрежда през Rr и източника на
напрежение ег по закона нвх — Ег ехр (— //тв), като /зф »/пф .
Високочестотни корекции. Намаляването на продължителността
на предния и задния фронт на низх е особено важно при усилване на
къси импулси. Естествените мерки, конто се вземат, са намаляване на
паразитните капацитети Свх и Спр на всяко от стъпалата на усилва-
теля*. Освен това се намаляват изходните съпротивления на всяко
* При използване на схема с ОЕ може да се приеме, че Свх ~Сье и Спр «Сьс.
Тъй като горната гранична честота на транзистора е (т =/г2|£ ((2л (Сье+Сьс)^ if)), то
изборът на транзистор с малки паразитни капацитети или с голяма fT е практически
все едно.
10. Иитегрални схеми
145
a
b
в
от стъпалата, конто представляват
RT за следващото стъпало. Обик-
новенотова намаляване е свързано
с използването на нискоомни ре-
зистори, което увеличава постоян-
нотоковата консумация на усил-
вателя. Това е сериозно ограничи-
телно условие при реализацията на
импулсни усилв^тели като ИС.
Освен описаните мерки може
да се използва и някоя от честотни-
те кореции от фиг. 107а и в. Схема-
та от фиг. 107а се отличава от кла-
сическото усилвателно стъпало с
общ емитер само по намалената
времеконстанта te = ReCe. Ако
стъпало без честотна корекция има
горна гранична честота fB, то обик-
новено се избйра т£ « 1 /(2nfB). С
крива 1 на фиг. 1076 е дадено на-
растването на аизх при липса на ко-
рекция. То се определи от зарежда-
нето на Сизх през Rc . С увеличаване
на аизх става преразпределяне на
тока през Rc , като все по-Тол ям а
част от него започва да протича
през транзистора, и ц,зх нараства
по-бавно. При наличие на корекция
и подаване на и** (моментът t\ от
фиг. 106) кондензаторът СЕ не е
зареден, представлява късо съеди-
нение и шунтира Re . Следователно
коефициентът на усилване на стъ-
палото е по-голям, отколкото при
липса на СЕ и а„зх нараства по-бър-
зо (крива 2). В процеса на зареж-
дане на СЕ се увеличава ис и дълбо-
Фиг. 107. Високочестотни корекции: а) схе-
ма с капацитивна корекция; б) преходна
характеристика (крива 1 — без корекция;
крива 2 — на корекция с апериодичен ре-
жим; крива 3 — на корекция с периодичен
режим); в) схема с индуктивна корекция
146
шпата на отрицателната обратна връзканамалява заеднос коефициен-
i'.i на усилване. Това предизвиква намаляване на стръмността на
нредния фронт. При голям капацитет на СЕ напрежението ис и дълбо-
чината на отрицателната обратна връзка нарастват по-бавно, а
нИ)Х — по-бързо (крива 3). Поставянето на индуктивност в схемата от
фиг. 107в запазва приблизително постоянна стойност на тока през
Сизх, което обуславя по-бързо нарастване на ыизх . В действителност
вместо Rc в колекторната верига е включен паралелен трептящ кръг,
образуван от L, Сизх и Rc с резонансна честота /(1= 1/(2л£Сизх), коя-
го обикновеио се избира равна на fB. Качественият фактор Q
= ^L/CH3K/Rc на трептящия кръг се избира между 0,2 и 0,6, като
при големи стойности се получава недопустимо голям отскок в преход-
ната характеристика.
Съществува неголямо количество интегрални импулсни усилва-
тели. Почти винаги те са диференциални усилватели с голяма горна
гранична честота. Типичен пример е ИС тип 733, известна като широ-
колентов или видеоусилвател. Той има коефициент на усилване по
напрежение между 10 и 400, който може да се регулира чрез вграден
резистор. Горната гранична честота е 200 MHz, което според (6.3)
означава /пф « 1,8 ns. У нас се произвежда диференциалният импул-
сен усилвател 1У0592Р с типична стойност на коефициента на усил-
ване =400 и 4ф = 12 ns.
Допълнителни сведения за импулсните усилватели са дадени
в [31].
6.2. ИНТЕГРИРАЩИ УСИЛВАТЕЛИ
Интегриращите усилватели (или по-просто интегратора) осигу-
ряват на изхода си напрежение, правопропорционално на интеграл
от входного им напрежение.
Инвертиращ интегратор с ОУ. Основната схема е дадена на
фиг. 108а. При идеален ОУ (вж. точка 2 3) ic =iBlt и аизх = —ис . От
ipyra страна, 4х =uBK/R и1с = —Cdu^/dt, откъдето се получава
«изх =---~\ubKdt. ’ (6.5а)
г\ С J
Гози израз е в сила при произволен закон на изменение на ывх. Най-
голямо приложение има случаят на постоянно входно напрежение
ивх, при което
Сзх = - -^7- 6 • (6.56)
КС
147
Фиг. 108. Интегриращи усилватели: а) ос-
воена схема; б) реален интегратор; в) АЧХ
иа реален интегратор
т. е. получава се линейно изменя-
що се изходно напрежение (фиг.
109). При нулиране на zzBX през
резистора /? престава да тече ток
и кондензаторът остава зареден
до стойността на zzB3x , конто има
в момента на прекратяване на
, т. е. интеграторът «запомни»
тази стойност. За разреждане на
кондензатора трябва да се пода-
де z/BX с обратен поляритет, което
ще предизвика z1!X в обратна по-
сока (ток на разреждане на С).
Очевиднотова разреждане също
става по линеен закон. За бързо-
то нулиране на интегратора ус-
поредно на кондензатора мо-
же да се постави електронен
ключ (прекъснатата линия на
фиг. 108а). При нормална рабо-
та на интегратора ключът е от-
ворен и се затваря за нулиране.
Едно от често срещаните
приложения на интеграторите е
подаване на входа им на пореди-
ца от положителни и отрицател-
ни правоъгълни импулси (фиг.
1096), при което не е необходим
електронният ключ от фиг. 108а.
Нека в момента t — О конден-
заторът да е зареден до някакво
положително напрежение t/+x
и ивх от U~ стане Й+. Сега спо-
ред (6.56) изходното напреже-
ние започва да намалява. Про-
дължителността tBl на положи-
телния входен импулс може да е
произволна, но обикновено се
избира така, че в края на импул-
са да се получи отрицателно из-
ходно напрежение U~x . Следва-
щият отрицателен входен им-
пулс обуславя изходното напре-
жение в обратна посока и т. н.
148
Фиг. 109. Времедиаграми на работа на интеграторы: а) единичен
входен импулс; б) с поредица от положителни и отрицателни вход-
ни импулси
Следователно на изхода на интегратора се получава триъгълно на-
прежение, което се използва често в съвременната електроника.
Реален интегратор. Параметрите на реалния ОУ оказват влия-
ние върху работата на интегратора от фиг. 108а. Точна оценка за
това влияние може да се направи, като се замени ОУ с неговата екви-
валентна схема от фиг. 17 и се изведе зависимостта на иим от . По-
ради голямата сложност на тази зависимост, обикновено се взема
предвид само крайната стойност на коефициента на усилване. Него-
вото влияние може да се отчете чрез схемата от фиг. 1086, в която ОУ
е идеален, а резисторът RP има съпротивлението/?. Амплитудночес-
тотната характеристика на реалния интегратор е дадена на фиг. 108в,
като за сравнение е начертана и амплитудночестотната характеристи-
ка на самия ОУ. Вижда се, че при честоти от 0 до схемата си-
фиг. 1086 работи като усилвател, а едва при честоти от /и до ft — като
интегратор. Следователно интегрирането на бавно изменящи се сиг-
нали е свързано с грешка. Например това се вижда от фиг. 109а, която
показва, че при постоянно входно напрежение изходното напрежение
не е линейна функция на времето, т. е. поради крайната стойност на
Ао формула 6.56 не е в сила. Допълнителни сведения за интегратори-
те са дадени в [24], [46] и [49].
149
6.3. ДИФЕРЕНЦИРАЩИ УСИЛВАТЕЛИ
Изходното напрежение на диференциращия усилвател е право-
пропорционално на първата производна на входното напрежение.
Основна схема с ОУ (фиг. 110а). Входният ток <„х е всъщност
токът ic през кондензатора и при идеален ОУ протича изцяло през
резистора R. Тъй като ис =ивх и ic = C(duc/dt), то от аизх = — 4Х R се
получава
«изх = —RC
dUB!l
dt
(6-6)
Коефициентът на усилване на схемата е Л = «изХ/“вх = — jo>RC и
очевидно нараства с 6 dB/oct при увеличаване на честотата (крива 1
от фиг. 1106). Същевременно изходното напрежение изостава по фа
за от входното напрежение с 90°. При честоти над f0 коефициентът
на усилване на ОУ също започва да намалява с 6 dB/oct, което е
съпроводено с допълнителна фазова разлиика между ц,зх и иьк, кло-
няща към 90°. Следователно при f> fo схемата може да се окаже об-
хваната от положителна обратна връзка и да се самовъзбуди.
Подобрена схема. Опасността
от самовъзбуждане се избягва чрез
схемата от фиг. НОв. При доста-
тъчно ниски честоти Ri<^Xc,
поради което се получава същото
действие, както при основната схе-
Фиг. НО. Диференциращи усилватели:
а) основна схема; 6) АЧХ (крива I — ос-
новна схема; крива 2 — подобрена схема);
в) подобрена схема
О в
150
ма (криви 1 и 2 на фиг. 1106съвпадат).
При честоти, близки до ft = \/(2nRtC),
започва да влияе7?| иприХс Ri схемата
се превръща в усилвател с коефициент на
усилване R/(хоризонталният участък
на кривата 2). За да няма опасност от
самовъзбуждане, трябва,f( <Zfo- Прак-
тически при fi ^fo/З грешката от дифе-
ренцирането на подобрената схема е с
не повече от 5% по-голяма в сравнение с
основната схема. За честоти, близки до
f2 = 1 /(2л/?С|) ,кондензаторътС|Започва
да шунтира R и намалява коефициента
на усилване на схемата с 6 dB/oct. Тя се
превръща в интегратор.
От (6.6) лесно може да се получи
законът на изменение на оизх при зададе-
ноавх . Например, когатоот ивх с идеал ни
правоъгълни импулси трябва да се по-
лучи иизг с безкрайно голяма амплитуда
и нулева дължина. Реалните правоъгъл-
ни импулси могат да се предста-
вят чрез фиг.111, при което диференци-
Фиг. 111. Диференциране на пра-
воъгълни импулси: а) идеален
правоъгълен импулс; б) реален
правоъгълен импулс; в) диферен-
циран реален импулс
рането им дава правоъгълни импулси с амплитуда, правопропорцио-
нална на стръмността на фронтовете на ивх.
Допълнителни сведения за диференциращите усилватели са да-
дени в [24] и [49].
6.4. АМПЛИТУДНИ ОГРАНИЧИТЕЛИ
Предназначението на амплитудните ограничители е да не по;,
волят на изходното напрежение на дадена електронна схема да над-
хвърли предварително зададена стойност. Основният принцип е, че
при достигане на тази стоййост се отпушват обикновени или ценеровЦ
диоди, конто предизвикват ограничението.
На фиг. 112а е дадена схема с обикновени диоди. Когато полб-
жителното UK3X достигне напрежение около 0,4 V, диодът Д1 се от-
пушва и не позволява иизх да стане по-голямо от напрежението му в
права посока (обикновено 0,5—0,6 V). Действието на Д2 е анало-
гично при отрицателно авх . Подобно е и действието на схемата от
фиг. 1126, НО тук при положително (7„tx Пизхтах — Uzi + Дна Д1 (с
ценерово напрежение UZI ) се отпушва в обратна посока, аД2 е в пра-
во свързване. Максималната амплитуда на отрицателното изходно
151
Фиг 112. Амплитудни ограничители,
а) с обикновени диоди; б) с ценерови
диоди; в) подобрена схема
напрежение е = UZ2 -ф , като обикновено се работи с ед-
накви ценерови диоди (Uzl = UZ2). Недостатък на тази схема е, че
през запушените диоди (ограничението не действа) протича значите-
лен обратен ток (около 1 р,А), част от който попада в инвертиращия
вход на ОУ и предизвиква отместване по постоянного му изходно
напрежение. Това се избягва чрез схемата от фиг. 112в, където за
обратния ток е създадена верига през /?з. През инвертиращия вход
на ОУ протича само обратният ток на ДЗ и Д4, но той обикновено е
под 0,1 цА.
Допълнителни сведения за амплитудните ограничители са да-
дени в [2] и [3].
152
Глава 7
ЦИФРОВИ ИНТЕГРАЛНИ СХЕМИ
В точка 1.1 на глава 1 бе отбелязано, че входните и изходните
сигналя на цифровите ИС имат само две стойности, условно отбеля-
зани като логическа 0 (лог. 0) и логическа 1 (лог. 1). В зависимост
от начина на задаване на логическите 0 и 1 съществуват две основни
групи цифрови ИС — потенциални и импулсни. Първите имат много
по-голямо приложение и само те гце бъдат разгледани в тази глава.
Трябва да се отбележи, че на логическа 1 в импулсните цифрови ИС
отговаря пакет от импулси, а на логическата 0 — липса на този пакет.
При потенциалните цифрови ИС логическата 0 и 1 се задават чрез
постоянни напрежения. При положителна логика на логическата 1
отговаря по-положителен потенциал (означаван с Ин), отколкото на
логическата 0 (означаван с UL). Когато логиката е отрицателна
Uh <ZUL . При това напреженията UL и Uh могат да бъдат положи-
телни или отрицателни, като най-голямо приложение имат положи-
телните напрежения. Важно е да се отбележи, че поради производст
вените толеранси стойностите на UL и UH не са фиксирани, а се нами-
рат в определени граници ULmin — (Дтах и UHtn,„ — UHmax .
В тази глава се описват основните съвременни видове цифрови
ИС. Дават се сведения за технологията на производство, параметри-
те и разновидностите.
7.1. ОСНОВНИ ПАРАМЕТРИ И КЛАСИФИКАЦИЯ
Всяка цифрова ИС съдържа една или повече еднотипни схеми,
конто изпълняват основните логически функции И, НЕ, ИЛИ, И-НЕ,
ИЛИ-HE и други. Прието е ИС или част от нея, която реализира
някоя от тези функции, да се наричат логически елемент (ЛЕ). Пора-
ди това, когато се говори за пафаметри на цифровите ИС, обикновено
се дават параметрите на изграждащите ги ЛЕ.
Логическата функция И или още логического умножение на п
нроменливи има стойност 1 само когато всички променливи са 1. Ко-
гато една или повече от променливите са 0, функцията И също е 0
Математическият запис на тази функция е Y — XiX2 . . . . Хп.
Логическата функция НЕ е отрицание на единствената си про-
м< плива, т. е. ако променливата е 0, то функцията е 1 и обратно. Ма-
153
тематическият запис е У = Х, където чертата над X означава отри-
цание.
Логическата функция ИЛИ се нарича още логическо събиране
на п променливи. Тя е 1, когато една или повече от променливите са
1 и е 0, когато всички променливи са 0. Математическият запис на
функцията е Y — X\ ф-Х2+.......+ ХП.
Логическата функция И-НЕ представлява последователно из-
пълнение на функциите И и НЕ, т. е. най-напред се извършва логи-
ческо умножение на променливите и след това се прави отрицание на
получения резултат. Математическият запис на функцията е У
=х,х2.
Аналогично логическата функция ИЛИ-НЕ е последователно
извършване на логическо събиране и отрицание на получения ре-
зултат.
Основни параметри. Една от основните характеристики на всеки
ЛЕ е предавателната характеристика и^ =f(uBX). Нейният типичен
вид е даден на фиг. 113а и е аналогичен на предавателната характе-
Фиг. 113. Основни характеристики на ЛЕ: а) предавателна
(крива 1 е за ТТЛ ЛЕ, производство на западни фирми);
154
ристика на аналогов компаратор
(вж. фиг. 60а). При Цэх«С{4хоп
ЛЕ работи в облает I и на изхода
му има логическа 1. Това е първото
устойчиво състояние на ЛЕ. На-
прежението t/BxUn се нарича праг
на превключване на нулата. Кога-
то ц,к надхвърли Ц,хоп, започва
промяна на а„зх, като ЛЕ навлиза
в преходната облает II. Тя за-
вършва при i7Bxi„ , когато ЛЕ е ве-
че в другото си устойчиво състоя-
ние. В облает II ЛЕ работи като
усилвател и наличието на паразит-
ни обратил връзки може да доведе
до самовъзбуждане на ЛЕ по вре-
ме на превключване на състояние-
то му. За избягване на това про-
дължителността на фронтовете на
ивх (вж. фиг. 1136) не трябва да
е по-голяма от определена стой-
ност. Широчината на облает
II е Евх1п — ЕвхОп и стремежът е тя
да се направи колкото е възможно
по-малка. Поради това обикновеио
се приема, че {/вхОп « t/Bxn « 1/вх1п .
При авх > (7вх1п ЛЕ работи в об-
лает III, която е второто му устой-
б
Фиг. 113. б) преходна характеристика
чиво състояние, характеризиращо се с логическа 0 на изхода. Прието
е неговото състояние да се означава чрез логический сигнал на изхо-
да. Например се казва, че ЛЕ е в състояние 1, когато на изхода му има
напрежение UK .
Важен параметър на ЛЕ е шумоустойчивостта. Тя се определи
с максималната амплитуда на шума, наслежен върху ывх, при която
все още не се променя състоянието на ЛЕ. От фиг. 113а се вижда, че
при логическа 0 на входа шумоустойчивостта е (7ш0 = 17вхОп — 17вхОтах ,
а при логическа 1 — Е,н| = t/BXln,in — ЕВХ|П , като в общия случай двете
величини са различии. За увеличаване на шумоустойчивостта разли-
ката L/Bxlmin — t/BxOmax трябва да е голяма. Това налага увеличаване на
захранващото напрежение Ucc на ЛЕ и повишава КОнсумираната от
него мощност. В състояние 0 ЛЕ консумира от Ucc ток 1ССО (вж.
фиг. 1136) и върху него се разсейва мощност Рсо = UCc fcco- При със-
тояние 1 величините са съответно /СС1 и РС1 — Ucc 1сс\ Средната мощ-
ност в усГановения режим е Рс = 0,5 ССс/{1ссо -Мсш)- Основният
начин за нейното намаляване е чрез двата тока. Когато ЛЕ сменя
дИЧНА \
155 [БИБЛИОТЕКА]
\. Тодор Неделчеб у
състоянието си за краткото време на преминаване през облает II от
предавателната характеристика, Ucc консумира значителен импулсен
ток (фиг. 1136). Стойността на 1СС може да е над 10 пъти по-голяма от
/CCi . Постоянната съставка на импуления ток, умножена с Ucc , опре-
дели динамичната консумирана мощност Ра- Нейната стойност на-
раства с увеличаване на броя на превключванията за 1 s (т. нар. чес-
тота на превключване на ЛЕ).
Други важни параметри са максимално допустимите входни и
изходни токове. Те се отбелязват с /вх0,/вх1 , IQ0 и Iqi Като следствие
от тези токове.е един от основните параметри на ЛЕ — коефициентът
на натоварване NQ . Той показва входовете на колко еднаквн ЛЕ мо-
гат да се евържат към изхода на един също такъв ЛЕ. В действител-
ност съшествуват два коефициента на натоварване — за състояние 0
и 1. При логическа 0 в изхода на ЛЕ протича ток IQ0 , а във входовете
на всеки от евързаните към него други ЛЕ има /вх0 . Следователно
Iqo =Nq0 /вх0 . По аналогичен начин при логическа 1 е в сила равенст-
вото IQi =NQl 7Bxl . По-малкият от двата коефициента NQ0 и NQl се
приема за NQ на ЛЕ. Типичните стойности за NQ са между 10 и 50.
Много важна за работата на ЛЕ е преходната им характеристика
(фиг. 1136). До момента to на входа има напрежение 7/вх0, а на изхо-
да t7ei . При постъпване на реален входен импулс напрежението
му започва да нараства и при wBX = Двхп би трябвало ЛЕ да смени със-
тоянието си. В действителност за времето от 6 и /а входният сигнал
достига до изходното стъпало на ЛЕ и тогава започва промяната на
неговото състояние. Паразитните капацитети в схемата на ЛЕ и тези
на изхода му започват да се презареждат, ыизх намалява и в момента
6 се получава Ц(ЗХ = UQn , т. е. ЛЕ се превключва в състояние 1. Едва
в момента презареждането приключва и се установява нова'та стой-
ност UQ0 на ц,зх . Времето от /2 до /4 е всъщност времето за преминава-
не на ЛЕ през облает II на предавателна характеристика. Аналогичен
е процесът на превключване на ЛЕ от състояние 0 в състояние 1. Вре-
мената /З.ю и /3,01 се наричат продължителности на фронтовете на из-
ходните импулси съответно при превключване от 1 в 0 и от 0 в 1. Те са
едни от важните параметри на ЛЕ. Обикновено /3,10 =#= /3,01, като конк-
ретните им стойности зависят освен от самия ЛЕ и от съпротивление-
то и капацитета на товара в изхода му. Практически най-,често се из-
ползва средното време на закъснение /3 = 0,5 (/3.01 4~ /з.ю) • Обикнове-
но 7з,ю и /3,01 се измерват между две фиксирани нива на ц,зх , конто не
са еднакви при различните производители на цифрови ИС. Това на-
лага особено внимание при сравняване на времето на превключване
на ЛЕ от различии производители.
От фиг. 1136 се вижда, че при логическа 0 на входа се получава
логическа 1 на изхода и обратно. Поради това показаната преходна
характеристика е на инвертиращ ЛЕ (например на схеми НЕ, И-НЕ
156
или ИЛИ-HE). По-рядко се използват неинвертиращи ЛЕ ( напри-
мер схеми И и ИЛИ), чиито входни и изходни сигнали са еднакви.
Намаляването на времената на превключване е един.от важните
проблеми на съвременните цифрови ИС. За разглежданите в следва-
щите точки ИС тези времена са обикновено от няколко десети ns до
няколко десетки ns. Разработени са модели ЛЕ на основата на полу-
проводниковото съединение GaAs с времена на превключване 75 ps.
Видове цифрови ИС според технологията на производство. Днес
масово се използват три основни вида монолитни цифрови ИС (вж.
т. 1.1). Производството на биполярна цифрови ИС започна през
1961 —1962 г. и те бяха най-масово произвежданите ИС до около
1975 г. Рязкото увеличаване на сложността на радиоелектронните
устройства налагаше използването на все по-голямо количество ИС,
което, съчетавано със значителната им постояннотокова консумация,
създаваше сериозни проблеми за захранването и охлаждането им.
Поради това производството на биполярни цифрови ИС непрекъснато
намалява и през 1988 г. е под 20% от всички цифрови ИС.
Втората голяма трупа цифрови ИС се реализират чрез използва-
не на MOS-транзистори с п-канал (NMOS ИС). Тяхното бързодейст-
вие практически вече е същото, а в някои случаи и по-голямо, откол-
кото на биполярните ИС. Голямото им предимство е по-малката кон-
сумирана мощност и възможността за разполагане на много повече
ЛЕ в една ИС.
Останалите повече от 50% са CMOS ИС, конто използват одно-
временно MOS-транзистори с р- и и-канал. И тяхното бързодействие
е съизмеримо с това на биполярните цифрови ИС, но консумираната
статична мощност Рс е нищожна. Динамичната мощност нараства
като линейна функция на честотата на превключване и след около
1 MHz става по-голяма, отколкото при биполярните ИС.
Увеличаването на плътността на монтажа и бързодействието на
електронните устройства не зависи само от технологията на произ-
водство на ИС, а и от разположението им в устройството. Например
електричният сигнал изминава разстоянието от 10 ст между две ИС
за време 0,33 ns, което е съизмеримо с /з на най-бързите масово произ-
веждани ЛЕ. За намаляване на това време ИС трябва да са макси-
мално близо една до друга. Една от най-перспективните технологии,
по конто се води сериозна изследоватёлска работа, са тънкослойните
хибридни ИС с няколко слоя и монтаж на елементите от двете им
страни. Така даден брой елементи заема с около 1 /3 по-малка площ,
отколкото при цифровите CMOS ИС.
Видове цифрови ИС според степента на интеграция. Терминът
степей на интеграция означава количеството ЛЕ, монтирани върху
подложката на една цифрова ИС. Съществуват 4 основни групи.
Цифровите ИС с малка степен на интеграция (в съветската литера-
157
тура е прието означението МИС — малые ИС, а в литературата на
английски език — SSI — Small Scale Integration) съдържат до
10 ЛЕ. Това са главно биполярни и CMOS цифрови ИС. При брой на
ЛЕ от 10 до 100 наименованието е ИС със средна степей на интегра-
ция (СИС — средные ИС, MSI —Medium Scale Integration). Тук
също основни са биполярните и CMOS ИС, но има и NMOS схеми.
Следвашата група са цифровите ИС с голяма степен на интеграция
или големи ИС (БИС — большие ИС, LSI — Large Scale Integration)
със 100 до 104 ЛЕ. Основно това са NMOS и CMOS ИС, например
памети за микропроцесорни схеми. Съществуват обаче и бипо-
лярни ИС главно за микропроцесорнатц техника. Четвъртата група
са ИС със свръхголяма степен на интеграция или свръхголеми ИС
(СБИС — сверхбольшие ИС, VLSI — Very Large Scale Integration) c
повече от 104 ЛЕ. Горната граница на броя на ЛЕ не е фиксирана,
тъй като тя непрекъснато се увеличава и надхвърля 700 000 ЛЕ. По-
ради това започва да се използва и терминът ултраголеми ИС
(УБИС — ультра БИС, ULSI— Ultra LSI), без да се фиксира грани-
цата между тези цифрови ИС и свръхголемите ИС.
Класификация. Тази класификация се извършва в зависимост от
предназначението на цифровите ИС. Подобно на аналоговите ИС
и тук има две големи групи цифрови ИС — универсалии и специали-
зирани (фиг. 114). В първия ред на универсалните ИС са схемите с
малка степен на интеграция. Логическите елементи ЛЕ обикновено
са от 1 до 4 в една ИС.
» Тригерит»сг схеми с 2 устойчиви състояния. Ако на входа им се
подаде подходящ импулс, изходното напрежение става равно на една
от двете си възможни стойности, която се задържа неограничено
дълго време. Това е едното състояние на тригера. При следващия вхо-
ден импулс изходното напрежение става равно на другата си стой-
ност — това е другого състояние на тригера. В една цифрова ИС
обикновено има от 1 до 4 еднакви тригера.
Мултивибраторите генерират на своя изход правоъгълни импул-
си с продължителност, задавана обикновено от външна RC верига.
В една цифрова ИС има 1 или 2 еднакви мултивибратора.
Броячите са по-сложни цифрови ИС, състоящи се от множество
тригери. На изхода на брояча се получава ёдин импулс след постъп-
ване на определен брой п от входните импулси — това е брояч на п.
Най-голямо приложение имат броячите с п, равно на 10 и 16. В една
цифрова ИС обикновено има 1 или 2 брояча.
Следващият ред от фиг. 114 са схемите с'бс средна степен’на
интеграция. На входа на дешифраторите се подава двоично число в
определен код, а на изхода им се получава двоично число в друг код,
необходимо за задействане на някакво устройство. Типичен пример са
дешифраторите на цифрови индикатори (например тези на електрон-
ните калкулатори).
158
Фиг. 114. Класификация на цифровите ИС
Цифровите мултиплексори служат за предаване на двоично чис-
ло от един от входовете им на изхода. Избирането на желания вход
става чрез подаване на друго двоично число на управляващия вход.
Броят на входовете най-често е между 2 и 16.
Цифровите компаратори служат за сравняване на две двоични
числа. На изхода им обикновено се получава логическа 0, когато
едно от числата е по-малко от другото, и логическа 1 — когато е
по-голямо или равно на първото. *
159
Останалите блокове от фиг. 114 са големи, свръхголеми и ултра-
големи ИС. Пометите са едни от най-големите и бързо развиващи се
видове цифрови ИС. Служат за запомняне за ограничено или неогра-
нич'ено дълго време на определен брой двоични числа, конто може да
са 1 до няколко десетки хиляди. Без тях е немислима работата на из-
числителните машини, персоналните компютри и електронните калку-
латори. Микропроцесорните схеми се развиха много бързо след
1972 г. При тях в една цифрова ИС се поместват определени блокове
на изчислителна машина, например централният процесор или вход-
но-изходните устройства.
Специализираните цифрови ИС се разработват за изпълняване
на определени функции в дадено електронно устройство и обикновеио
са големи, свръхголеми или ултраголеми ИС. Схемите за микроком-
пютри съдържат цял електронен калкулатор или персонален компю-
тър или отделни части от схемата му. Съвременните схеми за елек-
тронни часовници включват в една цифрова ИС всички блокове на
часовника. Схемите за управление се разработват за автоматично
управление на различните електронни устройства, на електродо-
макинските уреди и др. Значително разпространение през прследните
години добиват цифровите ИС за битови устройства, конто отразяват
тенденцията за замяна на класически аналогови блокове с цифрови.
Типичен пример сасвръхголемите ИС за цифрови телевизионни прием-
ници.
Важно е да се подчертае, че големият напредък в технологията
за производство на ИС направи възможно съчетаването на аналогови
и цифрови схеми в една ИС. Очаква се, че количеството на тези ана-
логово-цифрови ИС непрекъснато ще нараства.
Допълнителни сведения за цифровите ИС и перспективите за
развитието им са дадени в [3], [13]-, [19], [32] и [40].
7.2. ТРАНЗИСТОРНО-ТРАНЗИСТОРНА ЛОГИКА
В предната точка бе отбелязано, че производството на биполярни
цифрови ИС намалява за сметка на MOS цифровите ИС. Независимо
от това в съществуващите в експлоатация електронни устройства
преобладават биполярните цифрови ИС, което налага задълбоченото
им познаване. Съществуват 3 основни групи биполярни ИС — с тран-
зисторно-транзисторна логика (ТТЛ ИС), с емитерно-свързана логи-
ка (ЕСЛ ИС) и с интегрална инжекционна логика (И2Л ИС). Най-
голямо разпространение имат ТТЛ ЛЕ.
Логически нива. Съществува голямо разнообразие на ТТЛ ЛЕ.
Всички те се захранват с постоянно напрежение Ucc = -|-5 V при до-
пустими граници на изменението му обикновеио ±5%. Нивата на ло-
гическата 0 и логическата 1 са едн'акви за цял свят и са дадени на
160
фиг. 115, като са използвани
означенията от фиг. 113а.
Прагът на превключване е
77вхп ~ 1,3 V, а шумоустойчи-
востта е t/111=0,5V.
Логически елементи И-НЕ.
На фиг. 116а е, дадена ос-
новнатасхема,като трябва да
се има предвид, че различните
ывх
6вх1 max'5 v
Увх1 = 3,4У
t'Bxl min=2V
,vn max =0 8V Лог. 0
uB x7o,2 v яшшшь
/ a
^вхО min'
производители правят неголе-
ми изменения в нея с цел по-
добрение на някои от пара-
метрите. Входовете на ЛЕ са
отбелязани с X, а изходът с
Y. Транзисторът Т\ е много-
емитерен, като броят на еми-
терите е между 1 и 8. Уст-
ройството му е дадено на фиг.
1166, където с черно са озна-
чени изводите на електродите.
Зижда се, че базисната об-
лает е дълга, което обуславя
значителното й съпротивление. Това осигурява коефициентът на
предаване по ток /t>1£ на Т\ да е около 0,01. Тази необичайна
стойност е избрана за намаляване на входните токове на ЛЕ, което
създава възможност изходът на един ЛЕ да захранва множество
входове на други ЛЕ, т. е. да се получи достатъчно голям коефициент
/Vq . При подаване на логическа 0 на който и да е от входовете, съот-
ветният емитерен преход е в право евързване, 71 се насища и по ве-
ригата + Ucc , /?1( емитерен преход на Т1, вход и елемента, който е
евързан с маса, към входа протича ток /вх0 « Ucc/Ri. Посоката му
е показана на фиг. 116а. Съществуват две основни разновидности на
тази схема, различаващи се по съпротивленията на резисторите и
параметрите. Те са дадени в първите два реда на таблица 2. Схемите
с параметри от първия ред се наричат стандартни ТТЛ ЛЕ, а тези
от втория ред — ТТЛ ЛЕ с понижена консумация. Напрежението
UcEsai на 71 е 0,1—0,2 V, поради което Т2 е запушен. Напрежението
на колектора му е приблизително равно на Ucc , а на емитера — около
0 V. В резултат на това Т4 е запушен и връзката на изхода Y с маса е
’прекъсната. Същевременно 7’3 е отпушен и от Ucc през /?4, 73, Д, из-
хода Y и товара в изхода на ЛЕ протича изходен ток IQl в посоката,
показана на фиг. 116а. Съпротивлението на /?4 и параметрите на 7’3
са подбрани така, че транзисторът да не се насища, а.да се получава
(JCE тз « 0,5 V. Това намалява времето на запушване на 7’3, с което се
11 пизх
5V
C/G1=3,4V
2,4V
0.4 V Лог. 0
и -0
ео 0,2 v *
б
Фиг. 115. ТТЛ нива: а) на входа; б) на изхода
I I Hhici рал ни схеми
161
a
Според
БДС
Все още
използвани
у нас
д
Фиг. 116. ТТЛ ЛЕ И-НЕ: а) основна схе-
ма; б) устройство на многоемитерен
транзистор; в) видоизменение в съвет-
ските ЛЕ; г) видоизменение за увелича-
ване на бързодействието или товароспо-
собността; д) символично означение;
162
Фиг. 1 16. е) символично'означение на транзистор на Шотки; ж) практически реа-
лизация на транзистор на Шотки; з) интегрална схема К155ЛАЗ
увеличава бързодействието на ЛЕ. Общият пад на напрежение върху
ТЗ и Д е около 1,5 V, което означава, че на У се получава логичес-
ка 1. Когато на повече входове се подаде логическа 0, се отпушват
съответните емитерни преходи, без това да променя действието на
останалата част от схемата.
Когато на всички входове има логическа 1, емитерните преходи
на Л са запушени, а се отпушва колекторният му преход. Така Л се
оказва в инверсно свързване, т. е. емитерите му действат като колек-
тори, а колекторът му — като емитер. Колекторният ток е /вк1 и проти-
ча от източника на входен сигнал през Т1, емитерния преход на Т2 и
/?з към маса (посоката е дадена на фиг. 116а). Поради много малката
стойност на /?21£ на Т\ в инверсно свързване (около 0,02) /вк| е малък,
като допустимите му стойности са дадени в таблица 2. През отпуще-
ния Л, протича и базисен ток по веригата UCc.r, , колекторен преход
на Л, емитерен преход на Т2, R3 и маса. Този ток е достатъчен за на-
сищане на Г4, с което на изхода У се получава напрежение около
0,2 V и е равно на сумата от напрежението база — емитер на ТЗ и
напрежението върху диода Д В резултат на това ТЗ и Д са запушени
и връзката на изхода У с Ucc е прекъсната. От товара протича ток
/q0 през изхода, Т4 и маса с посока, показана на фиг. 116а. Неговата
максимална стойност се определи така, че да не се повреди Т4 поради
прегряване (вж. таблица 2).
Описаното действие на схемата показва, че тя осигурява У = 0
при Xi =Х2=Хз = Х4 = 1 и У=1 във всички останали случаи. Следо-
вателно тя реализира логическата функция У =.XiX2XsX4, т. е.
представлява ЛЕ И—НЕ. Нейното символично означение е дадено на
фиг. 116с?.
Предавателната характеристика на тази схема е дадена с крива 1
на фиг. 113а. При подаване на логическа 1 на всички входове трябва
163
Разновидности на ТТЛ ИС
О' > О с5 О сч — букви, показващи типа на ИС; ххх — число, показващо поредння № на ИС
Рс (ти- пична стой- ност) & Е о Е
<3 (ти- пична стой- ност) ГО С СП ГО с со СО го с СО 1 С О LO »—< •—1
X га Е < Е о* < ‘ Е см о" < Е < Е о
X га Е о < Е to < Е со со < Е о см < Е оо
X га Е X о < 3. о < X- о < х. 1 о ,LO < =3. см
X га Е X < Е СО < Е 00 о < Е сч < Е 8 о'
Стойности на елементите на ЛЕ И - НЕ -х чэ g п -ф сц'се II CS CS С1 сз .ж и* о II l£ II II сес2°: S с'' oi о; С,:О1 °°-§8S СМ СП U0 п со 04 || и и П11 ос gala's II И II II И ll aj с; <% о; °:
Схема на ЛЕ И - НЕ S® •е-= га х'О •е-- о —< еу uJ •е-3 О —< Гу . <0 •е-°
Съветско Означение означение на Texas Instruments X X Z СС ь X X X ю ю X X Z СС X X X X 00 ш X X X СС Z СС X fl со ю X X X СС Z СС X X ю ю ио
Наименование X X го t* X го и х § X 3 ?S ГО S S' X О о с X W g . s о * го н CL о 'оВ g §s о &t- э= n 01 Г"1 и ю >. О а X Э “ к к о 2 s г ° ¥ 2 с g 5 2 . А О S' Z*> L? го х о
ЛЕ да премине от състояние 1 в състояние 0. След отпушванбто на
П и 7’2 колекторният ток на Т2 започва да нараства, а потенциалът
на точка а (вж. фиг. 116а) — да намалява. Тъй като 73 е все още от-
пущен, това намаляване се предава на изхода, в резултат на което
ы„зх на ЛЕ намалява плавно. Същевременно нараства падът на напре-
жение върху /?3 и при достигане на точка А от предавателната харак
теристика транзисторът ТЗ се отпушва и на изхода на ЛЕ се получав
логическа 0. Този наклонен участък на предавателната характеристи
ка е сериозен недостатък, тъй като намаляването на и„3]1 започва при
входно напрежение само със 150 mV по-голямо от 7/вхОтах и следо-
вателно входни шумове с амплитуда над 150 mV ще предизвикат
грешно задействане на ЛЕ. Този недостатък е избегнат при съвет-
ските ЛЕ чрез видоизменението от фиг. 116в. Тук последователи о
са свързани (чрез /?з) емитерните преходи на Т2 и Т5 и за да започне
отпушването на Т2, потенциалът на базата му трябва да е с околс
0,6 V по-голям, отколкото при схемата от фиг. 116а. Това удължава
хоризонталния участък на облает I на предварителната характерис-
тика, следвайки плътната линия от фиг. 113а.
Броят на входовете на ЛЕ И—НЕ най-често е 2, 3 или 4. Входо-
вете на ТТЛ ЛЕ се повреждат при подаване на отрицателни напре-
жения или импулси с амплитуда над 0,5 V. За избягване на това
някои производители прибавят защитни диоди, показани на фиг. 116а
с прекъсната линия.
За увеличаване на товароспособността и бързодействието са раз-
работени ЛЕ с видоизменено изходно стъпало (фиг. 116г). Наличието
на съставния транзистор ТЗ' — ТЗ" осигурява по-големи стойности на
изходния ток. Падът на напрежение върху диода Д от фиг. 116а тук
се осигурява от UBE на ТЗ. Използването.на това стъпало в стандарт-
ните ТТЛ ЛЕ ги превръща в ЛЕ с повишена товароспособност. В този
случай /?4=100П и /?5 = 4кй, а максималните изходни токове са
IQ() =48 mA и IQl =1,2 mA, т. е. NQ =30.
Голямо разпространение имат ЛЕ с транзистори на Шотки, конто
дават възможност да се получи по-голямо бързодействие. Всъщност
транзисторът на Шотки със символичното означение, дадено на
фиг. 116е, се реализира с обикновен транзистор и диод на Шотки
(фиг. 116ж). Дйодът използва вентилните свойства на контакта ме-
тал — «-полупроводник. В случая металът е изводът на базата на
транзистора, полупроводникът, е колекторът му. Липсата на р — п-
преход, в който да се натрупват и разсейват токови носители, позво-
лява дйодът на Шотки да се отпушва много бързо. Освен това напре-
жението върху отпущения диод е около 0,4 V, т. е. по-малко, отколко-
то при диодите с р — н-преход. Когато транзисторът от фиг. 116ж не е
наситен, напрежението между колектора и базата му е достатъчно
голямо, дйодът е запушен и не влияе върху работата на схемата. Ко-
165
гато транзисторът започне да се насища, диодът се отпушва и през
него протича част от базисния ток 1В. В резултат на това в базисната
облает на транзистора не се натрупват токови носители и той може
много бързо да се запуши. Следователно транзисторите на Шотки
имат по-голямо бързодействие от биполярните транзистори.
Схемите на ЛЕ с транзистори на Шотки имат две основни раз-
новидности, чиито означения и основни параметри са дадени в III и
IV ред на таблица 2. ЛЕ с голямо бързодействие се реализират по
схемата от фиг. 116а с видоизмененията от фиг. 116в и г, като всички
транзистори с изключение на 73 са транзистори на Шотки. При това
защитните диоди на входа са задължителни. Схемата, чиято разно-
видност е с повишено бързодействие и понижена консумация, има
голямо приложение. В нея се използват по-високоомни резистори и тя
има няколко усложнения в сравнение с ЛЕ И—НЕ с голямо бързо-
действие. През последните години се появиха ЛЕ със същото бързо-
действие, но с още по-малка консумация, означавани с SN74ALSxxx.
Съществува голямо разнообразие на ИС, съдържащи обикнове-
но от 1 до 4 ЛЕ. Като пример на фиг. 116з е дадена съветската ИС
К155ЛАЗ, която в един корпус съдържа 4 двувходови ЛЕ И—НЕ.
Постояннотоковото им захранване е общо и се осъществява с напре-
жение Ucc = ф-5 V, подавано между изводи 14 и 7. Схемата се произ-
вежда у нас с означение 1ЛБ00ШМ.
Други ЛЕ. Теоретично е доказано, че производна логическа
функция може да се реализира само с функции И—НЕ или само с
функции ИЛИ—НЕ. Това означава, че техническата реализация на
каквато и да е логическа функция може да се извърши само с ЛЕ
И—НЕ или ЛЕ ИЛИ—НЕ. В много случаи това е евързано с използ-
ването на голямо количество ЛЕ, което усложнява и оскъпява съот-
ветното устройство. Поради това съществуват и други ЛЕ. Така ва-
риантът на ЛЕ И—НЕ само с един вход, т. е. без функция И, се нари-
ча инвертор или ЛЕ НЕ. Неговото символично означение е дадено
на фиг. 117а.Разработени са и ЛЕ ИЛИ. Броят на входовете им също
е между 2 и 4, а символичного означение е дадено на фиг. 1176. Срав-
нително рядко се използва ЛЕ И, имащи символичного означение от
фиг. 117в. При наличие само на един вход тези схеми се наричат пов-
торители. Също малко приложение имат и ЛЕ ИЛИ (фиг. 117г). При-
ложение имат и ЛЕ И—ИЛИ—НЕ, реализиращи функцията У
= Х|Х2 + ХзАмф- . . Хп-1Хп , т. е. най-напред се извършват логически-
те умножения Х1Л2, Х3Х4 и т. н., след което резултатите се събират
(операция ИЛИ) и накрая се извършва отрицание (операция НЕ).
Например често използван в практиката е ЛЕ 2И—2ИЛИ—НЕ,
който реализира функцията У=Х|Х2 + ^зХ4.
Често се налага ЛЕ да свързва външни товари към напрежение,
равно или по-голямо от -)-5 V. За целта се използват ЛЕ с отворен
166
е
означения на ЛЕ ИЛИ; д) схема на ЛЕ И-НЕ с отворен ко-
лектор; е) недопустимо свързване на ТТЛ ЛЕ
колектор, един пример за който е даден на фиг. 117<9. Сравняването
на тази схема с фиг. 116а показва, че в случая не са поставени ГЗ
и Д, вместо конто външно се свързва RT. Това не променя принципа
на действие на схемата, но намалява отделяната в нея мощност. За-
хранващото напрежение обикновеио е +5, -(-15 или -(-30V. Токът
JQ0 зависи от типа на ЛЕ (вж. таблица 2) и има стойността, дадена в
таблицата или по-голяма, достигаща до 40 mA за стандартната
серия.
Свързването на изходите на два или повече ЛЕ (фиг. 117е) е
забранено. Например нека на входа на ЛЕ има логическа 0. Тогава
на изхода му има логическа 1, т. е. транзисторът ТЗ от фиг. 116а е от-
пущен. Същевременно на входа на ЛЕ2 има логическа 1 и на изхода
му — логическа 0, което означава, че Т4 е наситен. Следователно от
извода 4-5 V през 73 на ЛЕ1, изхода » г, през изхода на ЛЕ2, неговия
167
ЛЕЗ
ЛЕ1
а
транзистор Т4 и маса протича ток. В тази верига няма ограничаващ
резистор, токът е недопустимо голям и транзисторите се повреждаТ
поради прегряване.
От друга страна, съвременните цифрови устройства съдържат
голямо количество ЛЕ, което предполага използването и на много
свързващи проводници между тях. За намаляването им се прибягва
до свързване на повече ЛЕ чрез
един проводник (по-често се на
рича линия). Един пример е да-
ден на фиг. 118а. Вижда се, че
изходите на ЛЕ 1 и ЛЕЗ са свър-
зани, поради което те не могат
да бъдат обикновени ТТЛ ЛЕ.
Тук се използват ЛЕ с 3 състоя-
ния — логическа 0, логическа 1
и висок импеданс. Последнего
състояние означава, че ЛЕ има
много голям изходен импеданс
и все едно, че връзката между
изхода му и линията е прекъсна-
та. Поставянето на ЛЕ в трето
състояние се осъществява чрез
логическата 0 на допълнител-
ния вход Хг. Например трябва
+5V
б в
Фиг. 118. ТТЛ ЛЕ сЗ състояния: а) свързване чрез една линия; б) основна схема на ЛТ
И-НЕ; в) пример за ИС с 3 състояния
168
да се предала информация от ЛЕ1 към ЛЕ2 и ЛЕ4. Тогава на ЛЕЗ
се подава Х2=0и елементът се изключва от линията. На фиг. 1 186
е даден пример за ЛЕ И—НЕ с 3 състояния. Сравняването на тази
схема с фиг. 116а, показва, че тук е прибавен само един диод
Д? и входният многоемитерен транзистор има още един емитер. При
Xz = 1 диодът Д2 е запушен и ЛЕ работи по същия начин, както схе-
мата от фиг. 116а. Когато Хг =0, Т\ се насища и се запушват Т2 и Т4
(както при обикновения ЛЕ И -НЕ). Същевременно Д2 се отпушва
и базата на ТЗ има потенциал, близък до 0 V. Следователно и ТЗ е
запушен, т. е. изходът е свързан към маса и към Ucc през много голе-
мите съпротивления на запушените ТЗ и Т4. Като пример на фиг. 118в
е дадена ИС 74LS126, съдържаща 4 ЛЕ И с 3 състояния.
Приложения. Интегралните ЛЕ се използват преди всичко като
съставна част на по-сложни цифрови ИС, конто се разглеждат в гла-
ви 8—.11. Тези ИС носят наименования, дадени в таблица 2. Тъй като
на входа и изхода им има ЛЕ, то параметрите в таблица 2 се отнасят
и за цифровите ИС. Освен това се произвеждат цифрови ИС с малка
степен на интеграция, съдържащи обикновено от 2 до 6 еднакви ЛЕ.
Тези ЛЕ могат да се използват самостоятелно или да се комбинират
в по-сложни схеми. Във всички тези случаи е възможно част от вхо-
довете на даден ЛЕ да не се използват, при което те не трябва да
влияят върху работата на ЛЕ. Вече бе изяснено, че ЛЕ И—НЕ реали-
зира логическата функция Y=XiX2 .... Хп, която е 0 само когато
Х]=Х2= ... =Хп = 1. Ако някои от входовете не се използват, тази
функция запазва вида си чрез подаване на логическа 1 на тези входо-
ве. Най-простият начин за това е показан на фиг. 119а, където не се
използват входовете Х| и Х2. Понякога се препоръчва свързването
към +5 V да се извърши през предпазен резистор (фиг. 1196). Често
свободните неизползвани входове се свързват към някои от използва-
ните входове (фиг. 119в). Това се осъществява лесно, но има недоста-
тъка, че увеличава изходния ток на ЛЕ, свързан на входа. Често при
реализирането на цифрови устройства някои от ЛЕ в дадена ИС не се
използват. Тогава логическата 1 може да се получи от изхода на
такъв ЛЕ чрез свързване на всичките му входове към маса (т. е. към
логическа 0). Това е показано на фиг. 119г.
ЛЕ ИЛИ—НЕ реализират функцията У = Х1 + Х2+ . . . Хп, която
е 0 при логическа 1 поне на един от входовете. Следователно, ако на
неизползван вход се подаде логическа 1, на изхода на ЛЕ се получава
логическа 0 независимо от състоянието на останалите входове. Пора-
ди това на неизползваните входове се подава логическа 0, т. е. те се
свързват към маса (фиг. 1196).
Съществуват множество самостоятелни приложения на ТТЛ ЛЕ,
няколко примера за конто са дадени на фиг. 120. Към стандартен
ТТЛ ЛЕ може да се свързва светодиод чрез допълнителен биполярен
транзистор (фиг. 120а). При логическа 0 на изхода на ЛЕ транзис-
торът е запушен, а при логическа 1 протича ток /Ql =1В (вж.
169
Фиг. 119. Свързване на неизползва
ните входове на ТТЛ ЛЕ: а) към за
хранващото напрежение (за ЛЕ
И-НЕ); б) към захранващото напре
жение през предпазен резистор (за
ЛЕ И-НЕ); в) към използвани вхо-
дове; г) към изхода на друг неиз-
ползван ЛЕ от същата ИС; д) към
маса (за ЛЕ ИЛИ-НЕ)
фиг. 116а), който насища Т. Следователно схемата дава светлинна
индикация за наличие на логическа 1 на изхода на ЛЕ. Резисторът
Р и светодиодът представляват товар RT в колектора на Т, като на-
прежението Uo може да е различно от Ucc на ЛЕ. Всъщност резисто-
рът и светодиодът образуват схемата от фиг. 103. Възможно е това-
рът да е електрическа лампа (фиг. 1206) или електромеханично реле
(фиг. 120е). В последния случай при насищане на Т през релето про-
тича ICsat и то се задейства. Този ток дава пад на напрежение върху
релето с показания поляритет. При запушване на Т поляритетът се
сменя и през Д протича ток, който бързо размагнитва релето. Стан-
дартен ТТЛ ЛЕ може да управлява непосредствено тиристор
(фиг. 120а). При логическа 0 на изхода на ЛЕ напрежението между
УЕ и К на тиристора е недостатъчно за отпушването му. Когато се
получи логическа 1, протича управляващ ток /УЕ =IQI на
тиристора и той се отпушва. По своята същност тази схема е по-на-
татъшно развитие на схемата от фиг. 1066.
Характерна особеност на стандартните ТТЛ ЛЕ е, че токът IQi
дава пад на напрежение върху резистору /?4 (вж. фиг. 116а), поради
който UQI намалява с увеличаване на IQI. За да се получи UQI « Ucc
независимо от IQl, се използва схемата от фиг. 1206. При логическа 1
на изхода диодът Д от фиг. 116а се запушва и UQl се осигурява по-
средством R, а не чрез 73 и /?4 на ЛЕ.
170
Фиг. 120. Самостоятелни приложения
на ТТЛ ЛЕ: а) захранване на свето-
диод със стандартен ЛЕ; б) свързване
на светодиод чрез електрическа лам-
па; в) свързване на светодиод чрез
електромеханичнореле; г) свързване
на БТ към стандартен ЛЕ; д) оси-
гуряване на ниво логическа 1 на из-
хода, равно на Uсс- е) захранване на
товар с ТТЛ ЛЕ с отворен колектор
д
+ исс
е
Значително приложение имат ЛЕ с отворен колектор, при конто
товарът се свързва непосредствено между извода на ЛЕ и захранва-
щото го напрежение. Това е показано на фиг. 120г, която всъщност
171
е повторение на схемата от фиг. 1176. Тук RT може да е който и да е
от товарите от фиг. 120а, б, в.
Допълнителни сведения за схемните решения и параметрите на
ТТЛ ЛЕ и за техните самостоятелни приложения са дадени в [3],
[16] и [29].
7.3. ЕМИТЕРНО-СВЪРЗАНА ЛОГИКА
Цифровите ИС с емитерно-свързана логика (ЕСЛ) се използват
при необходимост от много голямо бързодействие, например в свръх-
бързите ЕИМ или в експерименталната физика при обработка на
сигнали от бързо протичащи процеси. Времето на закъснение при
тези схеми е между 1 и 3 ns и се постига за сметка на консумирането
на значителна мощност от ИС. Поради това ЕСЛ ИС трябва да се
използват само когато по-икономичните ИС нямат достатъчно бър-
зодействие.
Напреженията, съответстващи на логическа 0 и 1, не са стан-
дартни за цял свят, както е при ТТЛ ИС. На фиг. 121а и б са дадени
напреженията за съветските ЕСЛ ИС, конто трябва да се поддържат
с точност ±10%. Вижда се, че ЕСЛ ИС работят с положителна ло-
гика. При това нивата на логическата 0 и 1 са твърде близки, което
эзначава малка шумоустойчивост на тези ИС. Типичните стойности
на шумоустойчивостта на съветските ЕСЛ ИС са между 0,1 и 0,2 V.
На фиг. 121 в е дадена опростената основна принципна схема на
ЕСЛ ЛЕ ИЛИ/ИЛИ—НЕ, захранвана от отрицателно напрежение
UEE. Показани са два входа Xi и Х2, но те могат да бъдат повече. Из-
ходите също са два, като Y=Xt ± Х2, a У=Х| + %2. В ЛЕ е вграден
източник на опорно напрежение Uon, чийто положителен полюс е
свързан с базата на ТЗ. Това обуславя отпущено състояние на ТЗ и
протичането на колекторен ток, който осигурява потенциал на емите-
ра му около — 1,2 V. При подаване на логическа 0 на двата входа
транзисторите Т2' и Т2" са запушени, потенциалите на колекторите
им са 0 и транзисторът Т1 е отпущен. Това обуславя малко отрицател-
но напрежение на изхода Y, т. е. логическа 1 (вж. фиг. 1216). Съще-
временно поради отпущения ТЗ върху /?3 се получава над на напре-
жение с означения поляритет. Към него се прибавя UBE на Т4 и на
изхода Y се получава по-отрицателно напрежение, отколкото на
У, т. е. логическа 0.
Когато поне на един от входовете се подаде логическа 1, съответ-
ният транзистор се отпушва, потенциалзьт в колектора му и съответно
на У става по-отрицателен, т. е. У=0. Отпушването на един рт тран-
зисторите Т2' или Т2" увеличава тока през /?4 и потенциалът на емите-
ра на ТЗ става по-малко отрицателен. Това предизвиква запушване
172
- 0,96V
Лог.1
-1,65 V
Лог.О
Лог.1
Лог.О
-U,96V -
-1,65V -
“иЗХ 1
Фиг. 121. ЕСЛ логически елементи: а) входни нива на съветските
ЛЕ; б) изходни нива на съветските ЛЕ; в) опростена основна прин-
ципна схема
на 7'3, нулев потенциал на колектора му и напрежението на У е равно
на UBE на 74, т. е. логическа 1.
Описаното действие показва, че на изход У се получава А| -фХг,
а изход У е Х1+Л2
Важна особеност на ЕСЛ ЛЕ е, че за получаване на голямо бър-
зодействие е осигурено транзисторите да не се насищат. Освен това
всички резистори са твърде нискоомни, което обуславя постоянното-
кова консумация на мощност Рс, достигаща до 110 mW на ЛЕ. Про-
извеждат се и «бавни» ЕСЛ ЛЕ с време на закъснение около 2 ns и
Рс —50 mW.
По-нататъшно намаляване на консумацията на ЛЕ се постига
чрез премахване от схемата на фиг. 121е на 71, Т4 и /?4 и работа
с UEE от 2 до 3 V. Съответно се намаляват и нивата на логическата 0
173
и 1 и разликата между тях. Това намалява шумоустойчивостта, но
времето на превключване е 0.5—1 ns при консумирана мощност
около 10 mW.
Значителната разсейвана мощност върху ЕСЛ ЛЕ позволява
тяхната реализация само като ИС с малка и средна степей на инте-
грация. Някои допълнителни сведения за ЕСЛ ИС са дадени в
[3] и [16].
7.4. ИНТЕГРАЛНА ИНЖЕКЦИОННА ЛОГИКА
Интегралната инжекционна логика (И2Л) е най-масово използ-
ваната от новите технологии за производство на биполярни цифрови
ИС. Обикновено чрез нея се реализират големи и свръхголеми ИС.
Най-важното й предимство е голямото бързодействие при малка кон-
сумирана мощност. Една от причините за това са малките нива на
логическата 0 и 1 (фиг. 122а). Схемата на инвертор с два изхода е
дадена на фиг. 1226. Базата на Т\ и емитера на 72 са една и съща
n-област от подложката на ИС. Съшо така колекторът на Т\ и базата
на Т2 са една р-област. Това е предимство, тъй като не е нужна изо-
лация между двата транзистора, с което технологията на производст-
во се опростява. Освен това схемата е без резистори, което намалява
нейната цена (резисторите в монолитните ИС са по-скъпи от тран-
зисторите). Емитерът на Т1 се нарича инжектор, тъй като осигурява
протичането на емитерен ток /и от външен източник, даден с прекъс-
ната линия на фиг. 1226. Логическа 0 на входа X се подава от анало-
гичен ЛЕ, чийто транзистор Т2 е наситен. При това колекторният ток
протича във входната верига като ток /вх. Транзисторът Т2 е запушен
и в изходите му Yt и У2 има логическа 1. Тя представлява напрежение-
то UBE на отпущения Т2 в следващия ЛЕ. Ако на входа X постъпи
логическа 1, токът във входната верига се прекратява (/вк1 =0), тъй
като Т2 в предния ЛЕ се запушва. Същевременно Т'2 на разглежда-
ния ЛЕ се насища и на изхода се установява логическа 0. Следова-
телно описаната схема е инвертор (ЛЕ НЕ). Обикновено Т1 има по-
вече от един колектор за захранване на повече транзистори. На
фиг. 122ве даден пример едва колектора. При Xi = X2 = 0 транзисто-
рите Т2' и Т2" са запушени и У = 1. Във всички останали случаи (на
един от входовете или и на двата има логическа 1) единият от тран-
зисторите или и двата са отпушени и У=0. Следователно схемата
реализира логическата функция ‘У = Х1Х2, т. е. представлява ЛЕ
И—НЕ. При това схемата на ЛЕ И е реализирана чрез обикновено
свързване на изводите на двата инвертора, което се нарича монтаж-
но И. Резисторът R на фиг. 1226 иве общ за всички ЛЕ на една И2Л
ИС и се монтира извън кристала на ИС, но в нейния корпус. Чрез под-
бор на съпротивлението му може да се измени колекторният ток и сле-
дователно консумираната мощност от ИС.
174
Фиг. 122. И2Л логически елементи: а) логически нива; б) схема на инвертор с два из-
хода; в) схема И-НЕ (монтажно И)
Максималното бързодействие на И2Л ЛЕ е 5—20 ns и се постига
при консумирана мощност Рс « 1 mW. При намаляване на Рс до
0,1 mW бързодействието е между 20 и 100 ns. Очевидно И2Л ЛЕ са
много по-икономични от ТТЛ при практически същото бързодейст-
вие. За увеличаване на бързодействието (около 2 пъти) са разработе-
ни И2Л ИС с транзистори на Шотки. Най-същественият недостатък
на И2Л ЛЕ е малката шумоустойчивост в състояние 1. Това се вижда
от фиг. 122п, където прагът на превключване Un е с 20—50 mV по-
малък от (7ВХ|. Следователно при шум с амплитуда над 20—50 mV ЛЕ
ще смени състоянието си
И2Л ИС се използват за реализиране на памети, микропроцесор-
ни схеми и други. Допълнителни сведения за тях има в [3].
7.5. NMOS ИНТЕГРАЛНИ СХЕМИ
В точка 7.1. бе отбелязано голямото разпространение на NMOS
ИС главно като големи, свръхголеми и ултраголеми ИС. Например
като NMOS схеми са реализирани голяма част от произвежданите
у нас памети и микропроцесорната фамилия СМ600, съветската мик-
ропроцесорна серия К587 и популярните в цял свят микропроцесори
175
МС6800 и 18080. Тук ще бъдат разгледани принципите на реализация
и основните параметра на NMOS схемите.
Логически нива. Най-голямо приложение имат N’MOS ИС с пос-
тоянно захранващо напрежение +5 V. Техните нива на логическа 0
и 1 са дадени на фиг. 123. Сравнението й с фиг. 115 показва, че те
съвпадат с ТТЛ нивата. Това е направено, за да се улесни съвместно-
то използване на двата вида ИС, например чрез ТТЛ ЛЕ да се из-
вършва запис и четене в /VAIOS-памети.
Логически елемент ИЛИ — НЕ. На фиг. 124а е дадена основната
му схема. Всички транзистори са с « канал и работят в режим на
обогатяване, т. е. при нулево напрежение гейт-сорс ucs няма канал
между дрейна и сорса — транзисторът е запушен. Отпушването му
става чрез прилагане на uGS> Up, където Up е напрежението на за-
пушване на транзистора (типична стойност 1,7 V). При логическа 0
на двата входа Xt и Х2 транзисторите TV и Т\" са запушени. През тях
и Т2 практически не протича ток и на изхода У се получава напреже-
ние UQt близко до -j-5V, т. е. логическа 1. Следователно между
гейта и сорса на Т2 е приложено малко напрежение, което чрез под-
бор на параметрите на Т\ и Т2 е направено по-малко от Up, така че
Т2 също е запушен. Това се вижда от фиг. 124в, където са дадени
изходната характеристика на Т1 и зависимостта iD(ucs) на Т2. При
прилагане на логическа 1 на един от входовете съответният тран-
зистор Т\ се отпушва и
^Ql max ^V '
Rimin’2,4V
^COmax 0,45V
z
^QOmiri _ 0V
Лог.О
ГПП7/7/7П ПТГ(7/г/7ПГ1 ,
t
6
напрежението му uDS
става малко. В резултат
на това гейтът на Т2 по-
лучава голям положи-
телен потенциал спрямо
сорса му и Т2 също се
отпушва. Следователно
протича ток през двата
транзистора от UDD и на
изхода се установява
напрежение UQ0 (вж.
фиг. 124в), т. е. логиче-
ска 0. Следователно ЛЕ
от фиг. 124а реализи-
ра логическата функция
E = Xi+X2. Входните
токове на ЛЕ и в двете
му състояния могат да
се приемат за 0. Макси-
малните им стойности
Фиг. 123. NMOS нива: а) на входа; б) на изхода
обикновеио не надхвър-
176
лят 10 цА. Подобна е и
стойността на изходния
ток IQl. Неговата мак-
симална стойност е в
границите от 12 цА до
около 1 mA. Токът IQ0
(при У = 0) има посока-
та, дадена на фиг. 124а,
и стойност обикновеио
около 1 mA. Тези стой-
ности са в сила практи-
чески за всички видове
NMOS ЛЕ, което озна-
чава, че коефициентът
им на натоварване NQ е
много голям. Практиче-
ски на изхода на ЛЕ
има паразитен капаци-
тет Сп, който се зарежда
от lQ0. Именно този за-
ряден ток определи мак-
сималната стойност на
Nq
Преходната харак-
теристика има вида от
фиг. 1136, като типич-
ните стойности на вре-
мето на задържане И
са между 20 и 50 ns. Съ-
ществува разновидност
на NMOS схемите с по-
вишено бързодействие.
При тях Т2 е с вграден
канал, т. е. работи в ре-
жим на обедняване и
има проходна характе-
ристика, показана на
фиг. 124г. Схемата на
инвертор с такъв тран-
зистор като товар е да-
дена на фиг. 1246. При
Х=0 транзисторът 71
е запушен, ucs на Т2 е
равно на 0 и 72 е отпу-
Фиг. 124. NMOS логически елементи: а) двувходов
ЛЕ ИЛИ-HE; б) проходим характеристики на тран-
зисторите; в/ изходни характеристики на транзисто-
рите; г) проходна характеристика на MOS-транзис-
тор в режим на обедняване; д) инвертор с повишено
бързодействие.
12 llfiieiрадии схеми
177
ЛИЧ НА
Toft*!1 Нсуелч*’*
шен. При това неговото съпротивление е нишожно в сравнение със
съпротивлението на Ti и на изхода се получава практически +5 V,
т. е. У=1. Когато Х=1, транзисторът Т\ се отпушва и потенциалът
на Y намалява. В резултат на това се увеличава uDS ha Т2 и той пре-
минава в пентодната облает на изходните си характеристики. Съотно-
шението на съпротивленията на 7Т и 7’2 е такова, че потенциалът на
изхода е много малък, т. е. У=0. Технологията на производство на
тези цифрови ИС е по-сложна.
Логически елемент И—НЕ. Принципът му на действие е аналоги-
чен на ЛЕ ИЛИ НЕ, но тук двата транзистора са евързани после
дователно Ето защо за получаване на нисък потенциал на изхода
трябва и двата транзистора да са отпушени, т. е. схемата осигурява
У=0само при Xi = Х? = 1. Това означава, четя реализира функцията
у = Х^.
По подобен начин могат да се направят ЛЕ с повече входове —
чрез паралелно свързване за получаване на функция ИЛИ—НЕ или
чрез последователно свързване на транзисторите за И—НЕ. Използ-
ва се и комбинирано свързване за реализация на схеми И—ИЛИ—
НЕ.
7.6. CMOS ИНТЕГРАЛ НИ СХЕМИ
Това е най-бързо развиващата се група цифрови ИС, за която
се смята, че ще има преобладаващо място в световното производство
през 1990 г., измествайки биполярните ИС от много техни класически
приложения.
Основни параметри. CMOS ИС се захранват с положително на-
прежение UDD. За съветската серия К176, която се смята за морално
остаряла, то е 9 V±10%. Най-голямо приложение имат CMOS ИС,
чието захранващо напрежение може да има стойност между 3 и 15 V.
Това са съветските серии К561 и К564, чийто аналог в Западна Евро-
па и САЩ е серия 4000А. Българските CMOS ИС от серията СМ14ххх
работят с напрежения между 3 и 12 V. За някои специални приложе-
ния се използва серията 4000В с UDD — -Е(3—18) V. Съществува и
серия 74С, която се захранва с UDD = -ф 5 V и входните и изходните й
логически нива са съвместими с ТТЛ ИС. Това позволява лесна замя-
на на ТТЛ със CMOS или съвместното им използване Нейният ва-
риант с повишено бързодействие е серията 74НС.
Входните напрежения, съответстващи на логическа 0 и 1, като
функция на напрежението UDD са дадени на фиг. 125. Типични стой-
ности на логическата 0 и 1 не се дават, тъй като те зависят от източни-
ка на входни сигнали. Изходното напрежение UqQ не превишава
50 mV, а изходното напрежение UQl е по-малко от UDD също с не по-
вече от 50 mV. Постоянният ток, който един CMOS ЛЕ консумира от
178
UDD в установен режим е
практически еднакъв за
двете състояния на ЛЕ и
се означава с IDD. Негови-
те типични стойкости са
между 0,1 и 1 цА, а статич-
ната мощност е PD = IDD .
UDD . Обикновено тази
мощност е най-малко с 3
порядъка по малка, откол-
кото при ТТЛ ЛЕ, кое-
то е едно от важните пре-
димства на CMOS ИС. На
А“вХ
Фиг. 125. Входни нива на CMOS ИС
фиг. 1136 е показано, че при промяна на състоянието на ЛЕ той консу-
мира по-голям ток от захранващия токоизточник. При CMOS ЛЕ този
ток има две съставки. Едната се дължи нй презареждането на пара-
зитните капацитети, а другата се обуславя от едновременното отпуш-
ване за кратко време на двата транзистора. С увеличаване на често-
тата на превключване на ЛЕ токът расте, а с него и консумираната
мощност. При честота около 1 MHz мощността на CMOS ЛЕ достига
няколко mW, т. е. от същия порядък, както на ТТЛ ЛЕ. Намаляване
на мощността се постига чрез снижаване на паразитните капацитети,
което се извършва особено ефективно в големите, свръхголемите и ул-
траголемите ИС. Предавателната характеристика има вида от
фиг. 1136, като преходната облает II е широка около 100 mV, a Umn
xO,5Udd. Когато входните нива на даден CMOS ЛЕ се задават от
друг такъв ЛЕ, шумоустойчивостите са (7ш0 «t/Bxn — L/Bx0,nax « L/Bxn и
аз Uaximin — Овт ~0,5Uhl) и при UdD = +5 V са равни на 2,5 V. То-
ва показва, че шумоустойчивостта на CMOS ИС е значително по-го-
ляма, отколкото на ТТЛ ИС и нараства с увеличаване на UDD. Типич-
ните стойности на времето на задържане на CMOS ЛЕ са между 40 и
100 ns и те намаляват с увеличаване на UDD (приблизително линейна
зависимост).
Инвертори. На фиг. 126 е дадена основната схема на CMOS ин-
вертор (ЛЕ НЕ). В нея Пес n-канал и има проходна характеристи-
ка, показана на фиг. 1246, а Т2 е с p-канал и проходната му характе-
ристика е дадена на фиг. 126. При логическа 0 на входа X транзисто-
рът П се запушва, съпротивлението му дрейн-сорс е около 10 МП и
през него практически не протича ток. Същевременно нулевият потен-
циал на гейта на Т2 и потенциалът на неговия соре означават
ulls = — Udd Следователно Т2 е отпущен, работи в триодната облает
па изходните си характеристики и съпротивлението между дрейна и
орса му е около 10 кН. В резултат на това потенциалът на изхода Y
179
Фиг. 126. CMOS инвертори: а) основна схема, б) проходна харак
теристика на транзистора 7’2; в) схема с 3 състояния
е практически равен на UDD, т. е. У = 1. В този случай протича изходен
ток /<г, с посока, показана на фиг. 126а, и големина, зависеща от съп-
ротивлението на товара в изхода. Когато този товар е друг CMOS ЛЕ,
Iqi е значително под 1 рА. Максимално допустимата стойност на lQl е
няколко десети от рА до няколко mA. Когато Х= 1, транзисторът П
се отпушва и съпротивлението му става малко. Същевременно ucs на
Т2 е станало 0 и Т2 се запушва. Така от много голямото съпротивле-
ние на Т2 и от малкото съпротивление на 7Т се образува делител за
UDD, т. е. потенциалът на изхода е близък до О V или У=0. В това
състояние протича изходен ток IQ0 с посока, показана на фиг. 126а,
и практически със същата големина, както IQI. Лесно се пресмята, че
коефициентът на натоварване Nq и в двете състояния е много голям —
обикновено над 1000.
Направените разглеждания показват, че схемата реализира
функцията У ==X. Във всяко от двете състояния единият от транзисто-
рите е запушен и от UDD се консумира много слаб ток. Това е харак-
терно за всички CMOS ИС и е най-голямото им предимство.
180
За осъществяване на трето състояние на инвертора се прибавят
още два транзистора (УЗ и 74 от фиг. 126е). Входът Xz служи за
установяване на третото състояние При Х2 = 1 транзисторът 73 е от-
пушен и има малко съпротивление. Логическата 1 чрез допълнителен
инвертор се превръща в логическа 0 и постъпва на гейта на 74, с кое-
то и той се отпушва. Следователно с транзисторите 71 и 72 последо-
вателно са свързани пренебрежимо малките съпротивления на 73 и
74, с което схемата работи по същия начин, както инверторът от
фиг. 126а. Когато се подаде Xz =0, транзисторите 73 и 74 се запуш-
ват и независимо от състоянието на входа X изходът Y е изолиран от
UDD и от маса — инверторът е в състояние висок импеданс.
На основата на разгледаните два инвертора са разработени мно-
жество варианти с цел да се усилят изходните токове, да се подобри
предавателната характеристика (чрез увеличаване на стръмността й
в облает II — вж. фиг. 1136), да се реализират буфери (У = Х) и
други. Всички тези схеми обикновено се използват като съставна
част на по-сложни цифрови ИС.
Основни логически елементи. Логическите елементи ИЛИ—НЕ
и И—НЕ имат сравнително еднакво приложение, което се дължи на
еднаквата им сложност и цена. На фиг. 127а е дадена схемата на
двувходов ЛЕ ИЛИ—НЕ. Транзисторите 71 и 72 са свързани по
схемата от фиг. 126а и образуват инвертор. При Л'1=Х2 = 0 транзис-
торите 71 и 73 са запушени по същата причина, както 71 в основната
схема на инвертор и връзката между изхода и маса е прекъсната. Ло-
гическата 0 осигурява отпушване на 72 и 74, с което на изхода се
получава напрежение UDD, т. е. У=1. Когато Xi = l иХ2 = 0, тран-
зисторът 71 се отпушва, а 72 се запушва, докато състоянието на 73
и 74 не се променя. В резултат на това се прекъева веригата между
UDD и изхода У, който се оказва евързан с маса, т. е. У=0. Същата
стойност на У се получава и при Л'1 = 0 и Хг=1, както и при Л'1 = Х2
= 1. Следователно схемата от фиг. 127а реализира функцията
Y=X, + Х2. По аналогичен начин се реализират ЛЕ ИЛИ—НЕ с по-
вече входове. Основният принцип е, че се евързват успоредно толкова
транзистора с n-канал, колкото са входовете на ЛЕ. Последователно
с тези транзистори се евързват същият брой транзистори с р-канал.
Всеки от входовете се евързва с гейта на един транзистор с п-канал
и на един с p-канал. Изходът на ЛЕ е мястото на връзката между
транзисторите с п- и p-канал. Броят на входовете на ЛЕ ИЛИ—НЕ
обикновено е между 2 и 4. Когато тези ЛЕ се използват самостоятел-
।ю, те се реализират като ИС с малка степей на интеграция, съдържа-
ща 2—4 ЛЕ. Като пример на фиг. 1276 е дадена структурата на бъл-
гарската ИС СМ14001 (аналог на 4001).
Двувходов ЛЕ И-—НЕ е даден на фиг. 127в. Когато Х1=Х2=1
। рапзисторите 71 и 73 са отпушени, а 72 и 74 — запушени. В резултат
181
б
Фиг. 127. Основни CMOS ЛЕ: а) двувходов ЛЕ ИЛИ-HE; б) българска ИС
СМ14001; в) двувходов ЛЕ И-НЕ, г) българска ИС СМ14011
на това веригата между UDD и изхода У е прекъсната, а изходът е
свързан с маса, т. е. У —0. При Х\ =0 и Х2= 1 транзисторът 7Т се за-
пушва и прекъсва веригата между У и маса, докато Т4 се отпушва и
на изхода се получава У=+5У, т. е. У=1. Тази стойност на У се
запазва и при Xi = l и X2 = 0, както и при Л’, = Л'2 = 0. Следователно
със схемата от фиг. 127е се реализира функцията У = Л'1Л'2-
Реализирането на ЛЕ с п входа се осъществява чрез последо-
вателно свързване на п транзистора с и-канал. Последователно на
тях се свързва комбинация от п транзистора с p-канал, свързани ус-
182
поредно. Входовете и изходът се правят по същия начин, както при
многовходовите ЛЕ ИЛИ—НЕ. Едновременно използване на принци-
пите на реализация на ЛЕ И—НЕ и ИЛИ—НЕ позволява да се по-
строят по-сложни ЛЕ. Особеностите и областите на приложение на
ЛЕ И—НЕ са същите, както на ЛЕ ИЛИ—НЕ. Като пример на
фиг. 127г е дадена структурата на българската ИС СМ14011 (аналог
на 4011).
Други ЛЕ. Многобройните области на приложение на CMOS ИС
определят голямото разнообразие на ЛЕ. Съществуват ЛЕ И обикно-
вено с 2—4 входа и ЛЕ ИЛИ със същия брой входове. Произвеждат
се буферы, реализиращи функцията У = Х, конто осигуряват изходни
токове до 10 mA и се използват за връзка между CMOS и ТТЛ ИС
(един CMOS ЛЕ, свързан на входа на буфера, управлява няколко
ТТЛ ЛЕ, свързани на изхода му). За създаване на възможности за
реализация чрез една цифрова ИС на различии логически функции
183
се произвеждат схеми, съдържащи инвертори и отделяй MOS-тран-
зистори. Като пример на фиг. 128а е дадена българската схема
СМ14007 (аналог на 4007). Тя съдържа 3 двойки транзистори — Т1
и Т2, ТЗ и 74, Т5 и 76, като долният ред е с n-канал, а горният ред — с
p-канал. Чрез подходящи връзки между изводите на ИС могат да се
реализират различии схеми. Като пример е дадено_използването на
схемата като 3 инвертора У) =Х\, У2 = Х2 и Уз = Хз). Възможно е
реализирането на ЛЕ ИЛИ—НЕ и И—НЕ.
При CMOS ИС съществува специфичен елемент, непознат при
другите цифрови ИС. Това е аналоговият ключ (фиг. 128е). С помощ-
та на управляващ сигнал Хс ключът може да се затваря и отваря, с
което се осъществява или прекъсва веригата между входа и изхода
(вж. еквивалентната схема на фиг. 128г). По тази верига могат да
преминават както аналогови, така и цифрови сигнали. В този смисъл
наименованието аналогов ключ е условно. Освен това предаването на
сигналите се извършва еднакво добре и в двете посоки (като при
обикновен механичен ключ), поради което се използва и наименова-
нието двупосочен ключ. Когато на управляващия вход Хс се подаде
логическа 0, транзисторът 71 се запушва, а на изхода на инвертора се
получава логическа 1. Тя запушва 72, с което веригата между входа
и изхода се прекъсва — ключът е отворен. Съпротивлението му в този
случай е над 100 МП. При Хс = 1 двата транзистора са отпушени и
съпротивлението им е няколко стотици Q — ключът е затворен. Ана-
логовите ключове се използват като части от големи ИС или само-
стоятелно. В последний случай те се реализират като ИС с малка
степен на интеграция, съдържащи обикновено по 4 ключа.
Особености на технологията на производство. Съвременните
CMOS ИС се реализират най-често със силициев гейт. Такива са
българските схеми, съветските от сериите К561, К564 и К587 и произ-
вежданите в САШ, и Западна Европа серии 4000А и 4000В. Реализа-
цията на основната схема на инвертор от фиг. 127а е дадена на
фиг. 129. Върху силициевата подложка с n-проводимост се прави
«джоб» с р-проводимост, в който се разполагат сорсът и дрейнът на
р-каналния транзистор 72. Те са от силно легиран полупроводник
с п-проводимост. Сорсът и дрейнът на 71 (с n-канал) се реализират
по аналогичен начин от полупроводник с р+-проводимост. Отгоре се
поставя изолация от SiO2, в която има островчета от поликристален
силиций, образуващи гейтовете на двата транзистора. От сорсовете и
дрейновете са направени изводи от алуминий. При нулево напреже-
ние между гейта и сорса на 71 в канала практически няма токови
носители — той е запушен и не протича дрейнов ток (вж. проходната
характеристика от фиг. 1246). Когато ucs стане достатъчно положи-
телно, то привлича в канала електрони от подложката и протича дрей-
нов ток. Аналогично е действието на 72, но при него в канала се прив-
личат дупки от «джоба».
184
Гейт
(поликристален
Изводи (А1) силиций) Изводи (А1)
Фиг. 129. Устройство на CMOS инвертор със силициев гейт
Съществува и разновидност на тази технология, която позволява
площта, заемана от един транзистор, да се намали двойно. Освен с
увеличаване на броя на елементите върху една подложка това е евър-
зано и със скъсяване на евързващите проводници, което е предпос-
тавка за получаване на по-голяма работна честота. Схемите по тази
технология се наричат LOCMOS и са известии като серия НЕ F4000B.
През последните години е създадена технология с «джобове» с
n-проводимост. Тя позволява бързодействието да се увеличи значи-
телно и да стане съизмеримо с това на най-бързите биполярни цифро-
ви ИС.
Защити. Дебелината на S1O2 между затвора и канала е не по-
голяма от 0,1 р,т, при ucs над 200 V настъпва пробив и ИС се повреж-
да. В някои от най-новите CMOS ИС максимално допустимого на-
прежение е 2 kV, което е 5 пъти по-голямо, отколкото при ТТЛ ИС.
Големите нходни напрежения се получават в резултат на натрупване-
то на електрични заряди от статичного електричество върху паразит-
ния капацитет гейт-подложка. За да се избегне пробивът във вход-
ната верига, на всяка CMOS ИС се поставя защитна верига, съдър-
жаща диоди и резистори. Съществуват различии схемни решения на
тази верига, общият принцип на работа на конто е показан на фиг. 130.
При UDD +0,5 V се отпушва диодът Д1 и това не достига
до ЛЕ в ИС. Когато на входа се подаде отрицателно напрежение
I Ц>х I ^0,5 V, се отпушва Д2 и на входа на ЛЕ се установява отрица-
телно напрежение около 0,5 V, което е безопасно.
Приложения. Практического използване на CMOS ИС налага
да се спазват някои правила, гарантиращи сигурната им работа. Как-
то бе изяснено при uB,^lJDD +0.5V, диодът Д1 се отпушва и през
185
Фиг. 130. Вградена
защита на входа на
CMOS ИС
него протича ток /Д1 в права посока, който не трябва да е по-силен от
2 mA. Поради това при нискоомен източник на ивх последователно на
входа се поставя предпазен резистор Rn, означен на фиг. 130 с пре-
късната линия. Съпротивлението му се определя по формулата
Rn — Udd )/Ли
Разновидност на то-
зи случай е свързва-
нето на две CMOS
ИС (фиг. 131а), пър-
вата от конто се за-
хранва с по-голямр
напрежение от вто-
рата. При логическа
1 на изхода (напре-
жение приблизител-
но равно на UDD ) на
първата ИС ще се
отпуши дйодът Д1 на
входа на втората ИС.
Това се избягва чрез
R„ със съпротивление
около 100 kQ.
Фиг. 131 Особености при
приложенията на CMOS
ИС: а) свързване на
CMOS ИС с различии за-
хранващи напрежения; б)
премахване на влиянието
на преходните процеси при
отдалечеи източник на
сигнал; в) свързване на
кондензатор над 500 pF;
186
+ 5V
д
Фиг. 131. г) свързване на ТТЛ и C/HOS ИС с еднаквозахранващо напрежение; д) свърз
ване на ТТЛ и CMOS ИС с различии захраиващи напрежения; е) единствеиовъзможното
паралелно свързване на CMOS ЛЕ; ж) захранване" на товар чрез допълните
лен транзистор
Когато източникът на сигнал е отдалечен (фиг. 1316) индуктив-
ността на линията и паразитните капацитети образуват трептящ кръг
с голям качествен фактор (главно поради това, че работи на празен
ход). Възникващите паразитни трептения могат да достигнат ампли-
туда до ± UDD и тогава /?п е задължителен за предпазване на ИС.
При свързване на кондензатор на изхода на CMOS ИС той се
презарежда през изходните транзистори на схемата. За да се избегне
повреждането им, капацитетът. на кондензатора при обикновените
CMOS ИС не трябва да е по-голям от 500 pF. Свързването на конден-
затори с по-големи капацитети става през предпазен резистор /?п,
(фиг. 131е). Разреждането му става през диода Д1 (вж. фиг. 130)’
на следващата схема, който се предпазва от резистора /?п2.
Свързването на ТТЛ и CMOS ИС изисква да се осигуряват необ-
ходимите нива на логическата 0 и 1 и на входните токове на ТТЛ ИС
187
при задействането им от CMOS ИС. Пример за непосредствено свърз-
ване е даден на фиг. 131г. Единствената особеност е, че при /0, на
ТТЛ ИС над 100 рА (например поради натоварването й и с друга ТТЛ
ИС) нивото на логическата 1 на изхода й може да намалее под 3,5 V
и CMOS ИС няма да се задейства (фиг. 125). Това се избягва чрез
резистора R, осигуряващ (фиг. 120d). Когато цифрова
CMOS ИС се захранва с напрежение над 5 V, за свързване се използ-
ва ИС на преобразувател на ниво (фиг. 1316), който е задължителна
съставна част на всяка серия CMOS цифрови ИС.
Успоредното свързване на изходите на CMOS ЛЕ е възможно
само ако ЛЕ са в едно състояние. Това се постига чрез успоредното
свързване и на входовете им (фиг. 131 е). При това изходният ток ста-
ва по-силен, т. е. повишава се товароспособността.
За захранване на товари, изискващи по-силен ток от максимално
допустимия изходен ток на CMOS ИС, се използва схемата от
фиг. 131ж. Нейното действие е същото, както на схемата от фиг. 1206.
Допълнителни сведения за CMOS ИС са дадени в [14], [15]
и [20].
7.7. ПРАКТИЧЕСКИ СЪВЕТИ И СПРАВОЧНИ ДАННИ
При работа с каквито и да е ИС трябва да се има предвид, че номерацията на
изводите се дава при поглед отгоре, т. е. откъм надписа на ИС. Маркира се и началото
на номерацията (извод I). За ТТЛ ИС в двуредов корпус (фнг. 132а) маркировката
е между изводи 1 и 14.
В точка 7.2 е изяснеио, че ТТЛ ИС се захранват с постоянно положително напре-
жение 5 V. За да не се повреди ИС,
се допуска то да е границите от 4,75
до 5,25 V. Това налага ТТЛ ИС ви-
наги да се захранват от стабилиза-
тор (например схемата от
фиг. 85).
Фиг. 133. Практически схеми на ТТЛ ЛЕ И-НЕ
а) три тривходови ЛЕ (1ЛБ10ШМ—НРБ;
К155Л А4 — СССР и 7410 — означение в САЩ
и ЧСФР);
0,1 - 0,33 д
Фиг. 132. Предпазване на ТТЛ ИС от
смущения по захранващите провод
ници
188
Фиг. 133. б) два четири-
вх од они ЛЕ (1ЛБ40ШМ—
НРБ; К555ЛА6 — СССР и
74LS40 — САЩ и ЧСФР)
При смяна на със-
тоянието на един логиче-
ски елемент се получава
импулс на захранващия
ток (фиг. II36). През про-
воднуците към стабилиза-
тора той може да достиг
не до други логически еле-
менти и предизвиква не-
желана промяна на със-
тоянието им. Това се пре-
дотвратява, като непо-
средствено между изводи-
те за захранване на ИС
се свързва керамичен кои-
дензатор с капацитет 0,1 —
0,33 pF (фиг. 132).
На фиг. 133а е даде-
на една от масово използ-
ваните ТТЛ интегрални
схеми, съдържаща три
тривходови елемента И—
НЕ. Входовете на всеки
от тях са отбелязани с
XI—ХЗ, а изходът с Y.
Реализираната логическа
функция е У=Х|Х2Х3.
Както се вижда от означе-
нието, тази ИС е от стан-
дартната ТТЛ серия. Бук-
вите ЛА в съветската. сис-
тема за означаване на ИС
са за логически елементи
И—НЕ независимо от
броя на входовете.
Фиг. 134. Интегрални схе-
ми иа други ТТЛ ЛЕ: а) че-
тири двувходови елемента
ИЛИ-HE (К155ЛЕ1 и
К555ЛЕ1 — СССР; 7402 и
74LS02 — САШ и ЧСФР);
б) шест инвертора (логиче-
ски елементи НЕ) —
К155ЛН1 и К555ЛН1 от
СССР, 7404 и 74I.S04 от
САШ и ЧСФР;
+ 5V Х4 ХЗ Х2 XI Y
б
189
----& --------------&
XI Х2 Y XI XI Y X
+ 5V Х2 XI Y Х2 XI Y
г
Фиг. 134. в) четири двувходови елемента И
К155ЛИ1 и К555ЛИ1 от СССР, 7408 и
74LS08 от САЩ и ЧСФР; г) четири двувходови
елемента ИЛИ—К155ЛЛ1 и К555ЛЛ1 от
СССР и 7432 и 74LS32 от САЩ и ЧСФР.
На фиг. 1336 е показана ТТЛ
ИС с повишено бързодействие и по-
нижена консумация. Тя съдържа 2
четиривходови елемента И—НЕ,
което личи и от съветското й озна-
чение. Изводи 3 и 11 са свободни
(понякога те се означават с NC).
Примери за ИС, съдържащи
други ТТЛ логически елементи, са
дадени на фиг. 134. Четири двувхо-
дови логически елемента ИЛИ—НЕ
се съдържат в ИС от фиг. 134а. Тя.
се произвежда в два варианта —
стандартна серия (К155ЛЕ1 и 7402)
и серия с повишено бързодействие
и понижена консумация (К555ЛЕ1
и 74LS02). Буквите ЛЕ в съветската
система означават логически еле-
мент ИЛИ—НЕ независимо от броя
на входовете. Реализираната логи-
ческа функция от всеки от четирите
елемента е Y—Xi+ X? .
Шест инвертора (логически
елементи НЕ) в една ИС са показани
на фиг. 1346. И тук съществуват две-
те серии с еднакво разположение на
изводите иа ИС. Буквите ЛН в съ-
ветската система означават логиче-
ски елемент НЕ. Реализираната ло-
гическа функция от всеки от елемен-
тите е У=Х.
На фиг. 134а е дадено разполо-
жението на изводите на ИС, съдър-
жаща четири двувходови логически
елемента И. Схемата също се произ-
вежда в стандартната серия и в се-
рия с повишено бързодействие и на-
малена консумация. Буквите ЛИ в
съветската система означават логи-
чески елемент И. Реализираната ло-
гическа функция от всеки от елемен-
тите е E=XiX2.
Съществуват и ИС на логиче-
ски елементи ИЛИ. Един пример за
ИС с 4 двувходови елемента е дадена
на фиг. 134г.
190
Глава 8
ТРИГЕРИ
Тригерите са логически схеми, изходният сигнал на конто може
да е логическа 0 или логическа 1 и да запазва всяка от тези стойности
неограничено дълго време. Поради това е прието да се казва, че три-
герите имат две състояния, наричани състояние 0 и състояние 1, както
и че са устройства с памет. Сигналът на изхода им зависи не само от
сигнала на входа, но и от състоянието на тригера преди неговото по-
даване.
Приложението на тригерите е много голямо — те са едни от
най-разпространените цифрови ИС. На фиг. 135 е дадена общата бло-
кова схема на тригер. Сигналите на информационните входове по-
средством схемата за управление въздействат върху тригерната клет-
ка ТК и определят получаването на съответните сигнали на нейните
изходи Q и Q. Винаги на единия от тези изходи има логическа 0, а на
другия — логическа 1. Прието е Q да се нарича основен изход и него-
вото логическо ниво се приема за състояние на тригера. Например при
Q = 0 се казва, че тригерът е в състояние 0. Изход Q се нарича инвер-
сен. Сигналите на информационните входове влияят на състоянието
на тригера само ако на управля-
ващите входове е подаден под-
ходящ разрешаващ (синхрони-
зиращ) сигнал. В противен слу-
чай информационните входове
не влияят върху състоянието на
тригера. Има схеми на тригери
без управляващи входове Важ
ното свойство на тригерите, че
състоянието им зависи от сиг-
нала на информационните вхо-
дове и от състоянието преди по-
даване на този сигнал, се осщ
гурява чрез свързване на Q и Q
към схемата за управление. То-
ва е и основната разлика на
тригерите и на схемите, реали-
шрани стях (вж. глави 9 и 10),
откомбинационните схеми, раз-
ледани в глава 11.
Фиг. 135. Обща блокова схема на тригер
ваши
входове
191
8.1. КЛАССИФИКАЦИЯ И ОСНОВНИ ПАРАМЕТРИ
Класификация. В зависимост от начина на въздействие на сигна-
лите от информационните входове тригерите се разделят на асинхрон-
ни и синхронии. Асинхронните тригери нямат схема за управление и
съответно управляващи входове. Състоянието на тригера се променя
веднага след постъпване на сигнал на информационните входове
(фиг. 136а). Основного предимство на тези тригери е простата схема,
но те имат един сериозен недостатък — когато на входа им постъпи
шум с достатъчна амплитуда, тригерът се задейства грешно. Поради
това асинхронните тригери се използват, когато няма опасност от
големи смущения. За промяна на състоянието на синхронните триге-
ри е необходимо на информационния вход едновременно със сигнала
(синхронно) да постъпи и сигнал на единствения управляващ вход.
Прието е той да се нарича тактов (синхронизиращ) вход и да се от-
белязва с буквата С (фиг. 1366). Сигналът на този вход се нарича
тактов (синхронизиращ) импулс. Очевидно шумът може да предиз-
виква паразитно задействане на тригера само ако съвпада по време с
тактовия импулс. Това е малко вероятно, тъй като тактовият импулс
е кратък, а шумът обикновено също има импулсен характер.
В зависимост от това, каква част от входния сигнал предизвиква
промяна на състоянието на тригера, има 3 основни групи тригери.
Тактово управляемое тригери (тригери с управление по ниво, ста-
тично управление) се задействат, когато входният сигнал има опре-
Фиг. 136. Времедиаграми на работа на тригери: а) асинхронен; б) син-
хронен
Инфор-
192
№
делено ниво. Обикновено асинхронните тригери са с такова управле-
ние. Тактово управляемите синхронии тригери сменят състоянието си,
когато нивата на тактовия и на информационните входове едновре-
менно имат необходимите стойности. Ако при това нивото на тактовия
вход се запази постоянно, а се измени нивото на информационните
входове, тригерът сменя състоянието си по същия начин, както асин-
хронен тригер. В много случаи това е недостатък, който ограничава
областите на приложение. Значително разпространение имат триге-
рите, превключвани от фронта на тактовите импулси (тригери с уп-
равление по фронт). Най-често те са синхронии, т. е. състоянието им
се променя при наличие на съответен сигнал на информационните
входове и подходяще изменение на сигнала С на тактовия вход. Кога-
то задействането се извършва при положителен фронт на сигнала С,
се използва наименованието управление по положителен фронт (или
преход 0—1) (фиг. 137а). Прието е това задействане да се означава с
| или X . Съществуват тригери със задействане по отрицателен
фронт на С, т. е. при преход 1—0. Означенията в този случай са | иХ.
(фиг. 1376). Тези две възможности за управление се използват широ-
ко в устройствата за
обработка на инфор-
мация. Например тя
се въвежда в устрой-
ство™ по време на
положителния фронт
на импулса С, обра-
ботва се през време-
траенето му и се из-
вежда (например с
цел запис) чрез отри-
цателния му фронт.
Третият начин за уп-
равление на тригери
се нарича двутактов,
а самите тригери —
двутактови, или тип
управляващ — уп-
равляван. При тях
при постъпване на
положителен фронт
на тактовия импулс
(фиг. 137е) сигналът
от информационния
вход се записва в
григера като межди-
Фиг. 137. Времедиаграми на работа на тригери с различ-
но управление: а) с управление от положителния фронт
(О—1); б) с управление от отрицателния фронт (1—0);
в) управляващ — управляван тригер
II Ни нм ралнм схеми
193
нен резултат Q', без да променя състоянието на изхода Q. При отри-
цателния фронт на този импулс записаното състояние се получава на
изхода. Частта, в която се осъществява записването на междинния
резултат, се нарича управляваща, а другата част — управлявана, от-
където следва наименованието на тригера. Често се употребява и на-
именованието мастерслейв тригери (master — господар, управляващ
и slave — роб, управляван).
В зависимост от начина на запазвайе на състоянието на тригера,
т. е. от начина на запомняне на информацията, съществуват два вида
тригери. Статичните тригери запазват състоянието си неограничено
дълго време. При динамичните тригери Състоянието се запазва крат-
ко време (например няколко десетки p,s)|, след изтичането на което то
трябва да се възстанови. I '
Съществува класификация на тригерите в зависимост от вида
на информационните и управляващите входове и от начина, по който
те сменят състоянието на тригера. Тази класификация се използва
в точки 8.2—8.5.
Основни параметри. Прието е състоянието на тригера преди про-
изводно избран момент tn да се отбелязва с Q". При подаване на сиг-
нали за промяна на състоянието в момента tn то се измени и става
Q"+l. Връзката между входните сигнали, Qn и Q" + ‘ се дава оттабли-
цата на състоянията на тригера. Коефициентът на натоварване NQ
на изхода jHa тригера показва колко аналогични тригера могат да се
свържат към неговия изход. Обикновеио за ТТЛ тригерите NQ
= 10 — 20, а за CMOS тригерите не се дава, тъй като има много голе-
ми стойности. Времената на превключване на тригера от 0 в 1 и от 1
в 0 се означават съответно с /3.01 и /3,ю и типичните им стойности са
дадени в таблица 3. Максималната честота на входните импулси, при
която се получава правилно превключване на състоянието на тригера,
се отбелязва с Fmax. Освен това за правилната работа на синхронните
тригери е необходимо импулсът на информационния вход да е постъ-
пил преди импулса на тактовия вход. Минималното време между
постъпването на двата импулса се отбелязва с ts. Аналогично е мини-
малното време th, което трябва да измине от постъпването на такто-
вия импулс до прекратяване на импулса на информационния вход,
за да се установи нового състояние на тригера. И накрая импулсите
на различните входове (информационни и тактов) трябва да имат
продължителност, не по-малка от t„, за да може тригерът да смени
състоянието си. При това стойността на ta не е еднаква за различните
входове.
194
Таблица 3.
I инн-ши стойности на основните параметри на тригери
Нараметър Типични стойности
Стандартен ТТЛ ТТЛ с намелена консумация и пови шено бързодействие CMOS
15 ns 11 HS 30—300 ns
6.10 20 — 25 ns 15 — 20 ns
max 15 MHz 30 MHz 1—36 MHz
0 — 20 ns 20 — 25 ns 0 — 30 ns
th 0 — 5 ns 0 — 5 ns 15— 150 ns
с 20 — 30 ns 20 — 25 ns 20 — 200 ns
8.2. RS-ТРИГЕРИ
RS-тригерите имат два информационна входа — 5 за установя-
нане в състояние 1 и R за установяване в състояние 0, т. е. за нулира-
пе. Те се реализират като асинхронни и синхронии тригери.
Асинхронни тригери. На фиг. 138а е дадена таблица на състоя-
нията. При R = S = 0 състоянието на тригера не се променя, т. е. оста-
на Qn, каквото е било преди подаването на тази комбинация. От II и
III ред се вижда, че при подаване на R = S тригерът се установява в
състояние Qn+'=S. Последната комбинация R = S — \ е забранена,
гъй като води до неопределено състояние на тригера (не се знае дали
гой ще се установи в 0 или в 1).
Една възможна реализация на Аутригер, използваща двувходо-
ви ЛЕ ИЛИ-JHE, е дадена на фиг. 1386. Нека тригерът е нулиран,
1 е. Q = 0 и Q=l. При подаване на R = S — 0 на изхода на ЛЕ1 се
получава логическа 0, т. е. състоянието на Q не се променя. Същевре-
менно на двата входа на ЛЕ2 има логическа 0, т. е. Q — 1. Ако сега се
подаде кодовата комбинация на II ред на таблицата от фиг. 138а, на
гдиния вход на ЛЕ2 се получава логическа 1, т. е. след време /з,ю из-
ходът Q преминава в състояние 0 (фиг. 138в). Сега на двата входа
па ЛЕ1 се оказва приложена логическа 0 и в резултат на това след
креме <з,о| изходът Q преминава в състояние 1, т. е. тригерът сменя
< ьстоянието си. След завършване на импулса на вход S отново се
установява комбинацията R = S = 0. При нея според фиг. 138е на
195
‘п гггч
Rn sn
0 0 Qn
0 1 1
1 0 0
1 1 Неопре- дел ено
Фиг. 138. Асиихрон-
q ни AJS-тригери: а)
таблица на състоя-
нията; б) схема с
ЛЕ ИЛИ-HE; в)
времедиаграми на
работа; г) схема на
77 /?5-тригер с ЛЕ И-
~ НЕ; д) 1/4 от CMOS
ИС К564ТР2 (или
С®4043); е) симво-
лично означение
б
д
196
лн;н.| входа на ЛЕ1 има логическа 0 и следователно Q=l, а на еди-
ни» вход па ЛЕ2 има логическа 1, т. е. Q — 0. Tofea означава, че със-
ioiiiiik-io па тригера не се променя. От фиг. 138в се вижда, че ако
пр<ои.лжителността на импулса на вход S е по-малко от /3.10+^3.01,
ними да е сигурно, че тригерът ще смени състоянието си. Това обясня-
1П1 параметъра tK от точка 8.1. Когато на входовете на тригер се пода-
ле комбинация III от фиг. 138а, на вход 1_на ЛЕ1 се оказва логиче-
< ка 1, с което след време /з.ю се получава Q=H). Това обуславя логи-
ческата 0 на двата входа на ЛЕ2 и съответно Q= 1 — тригерът сменя
сьстоянието си.
Обикновено двувходовите ЛЕ ИЛИ-HE се произвеждат по 4 в
една ИС (например К155ЛЕ1 или 7402), т. е. с нея могат да се реали-
зират два /?5-тригера.
Съществува подобен тригер, реализиран с два двувходови ЛЕ
ИНЕ (фиг. 138г). Принципът на действието му е аналогичен на
григера от фиг. 1386, но задействането се извършва с инвертирани
входни сигнали. При /? = £=! тригерът не променя състоянието си,
при R= 1 и S =0 се установявав състояние 1, при R = 0 и S — 1 — в
състояние 0 и комбинацията R=S==0 е забранена.
/?5-тригери като самостоятелни ИС се произвеждат твърде мал-
ко. Например ТТЛ ИС К555ТР2 (или 74279) съдържа 4 RS -тригера.
Подобно е положението и при CMOS ИС. На фиг. 1386 е дадена част
от К555ТР2, всеки от тригерите на която е реализиран по схемата от
фиг. 1386 и изходите му са с 3 състояния. Сигналът от изхода Q се ин-
вертера допълнително от ЛЕ НЕ и се подава на ключ. При V = 1 клю-
чът е затворен и тригерът работи по описания начин. Когато се подаде
V=0, ключът се отваря и изходът на схемата се оказва в състояние
на висок импеданс.
Символичното означение на jRS-тригер е дадено на фиг. 138е.
Трябва да се отбележи, че по-сложните и по-масово произвеждани
/К-тригери (точка 8.4) имат входове, позволяващи използването им
като /?5-тригери.
Синхронии /fS-тригери (използва се и наименованието RSH-
тригери). Съществуват различии схемни решения в зависимост от на-
чина на управление. На фиг. 139а е дадена схемата на тактово управ-
ляем тригер. ЛЕ1 и ЛЕ2 образуват асинхронния -тригер от
фиг. 138г, който може да се използва самостоятелно, ако са предви-
дени изводите R и S. Първите два ЛЕ са схеми И-НЕ. При С=0 на
техните изходи има логическа 1, независимо от състоянието на входо-
вете R и S, с което състоянието на /?5 -тригера не се променя. Когато
С= 1, състоянието на изходите на ЛЕЗ и ЛЕ4 зависи от сигналите на
R и S. Лесно е да се установи, че в този случай е в сила таблицата от
фиг. 138а. Практически тригерът може да се реализира с една ИС,
съдържаща 4 двувходови ЛЕ И-НЕ. Ако трябва да се осигури и до-
пълнителната функция на асинхронен /?5-тригер, реализацията се
197
Фиг. 139. Синхронии /?Х-тригери: а) тактово управляем
тригер; б) символично означение; в) тригер от типа уп-
равляващ — управляван
прави с две ИС. Този
тип тригери имат
мал ко самостоятел-
но приложение, но се
използват много ка-
то съставна ча^т на
тригерите от типа уп-
равляващ — управ-
ляван. Схема на та-
къв тригер е дадена
на фиг. 139в, като е
използвано симво-
личного означение от
фиг. 1396. В случая
Тр1 е управляващият
тригер, а Тр2 — уп-
равляваният. По
принцип действието
на този тип тригери
бе изяснено в точка
8.1. Тук трябва да се
прибави, че при С= 1
е «първият такт» от
работата, при който
се фиксира състоя-
нието на Тр1 в зави-
симост от сигналите
R и S. Това е получа-
ването на междинния
резултат Q' на изхо-
да на Тр1. Този ре
зултат не влияе на
състоянието на Тр2,
защото чрез инверто-
ра на неговия тактов
вход има логическа
0. «Вторият такт» от работата е подаване на С = 0, с което Тр1 се
блокира и не реагира на измененията на R и S. Същевременно на так
товия вход на Тр2 се получава С== 1 и в този тригер се записва със-
тоянието на Тр1, т. е. получава се Q = Този тип тригери имат голя
мо приложение, но не се произвеждат самостоятелно като ИС по
същата причина, както асинхронните /?5-тригери (вж. точка 8.1).
Допълнителни сведения за /?5-тригерите са дадени в [20], [30]
и [37].
198
8.3. D-TPH ГЕР И
I) григерите са винаги синхронии и притежават един информа-
ционен вход, един тактов вход С и два изхода Q и Q. Състоянието на
и «хода Q по време на п -ф1 -вия тактов импулс е равно на състоянието
ни входа D по време на предишния и-ти тактов импулс. Следователно
< (.стоянието на изхода закъснява по отношение на състоянието на
входа, откъдето следва наименованието му (Delay — закъснение)
(фиг. 140а). До момента 0 на входа D има логическа 1, а на изхода
Фиг. 140. D тригери: а) основнавремедиаграма;
б) структура на тактово управляем тригер; в)
структура на тригер с управление от положи-
телния фронт; г) времедиаграми на работа; д)
вариант с нулиране чрез входа R
Q — логическа 0. Тактовият импулс в 6 установява на Q логическа 1,
каквато е имало преди постъпването на този импулс. Следващият
тактов импулс (в /г) установява Q — 0, каквото е било състоянието
на D преди Д- Описаният начин на работа е характерен за тактово
управляемите D-тригери, чиято структура е дадена на фиг. 1406.
Преди t\ на входовете на /?5-тригера има S = 1 и /? = 0, което е пред-
поставка за получаване на Q = l. Но тази стойност се установява
едва при постъпване на тактов импулс на вход С. След това се полу-
чава S = 0 и R== 1, но тригерът застава в състояние 0 в момента С-
По тази схема има неголям брой ТТЛ ИС, например KJ55TM7 (или
7475), която съдържа 4 еднакви тригера със средно време на закъс-
нение 15 ns.
По-голямо приложение имат Д-тригерите, управлявани от фрон-
та на положителен импулс (смяна на състоянието на входа D от 0 в
1). Особено популярна еТТЛ ИС К155ТМ2 (или 7474), съдържаща 2
тригера от вида, даден на фиг. 140в (това е и символичного означение
на £)-тригер). Je могат да работят като асинхронни -тригери не-
зависимо от състоянието на входовете D и С. При това Q = 0, когато
R=0 и S=1 и Q = 1 при R= 1 и S = 0. За използването им като D-
тригери трябва /? = 5=1. Тогава е в сила времедиаграмата от
фиг. 140г. Импулсът на вход D трябва да постъпва преди тактовия
импулс най-малко с време /s=20ns и да продължи след него th
^5 ns. След време £3,01 = 14 ns (типична стойност) на изхода Q се
получава състоянието на входа D преди постъпването на положител-
ния фронт на С. Съществуват варианта на тези схеми с 3 изходни
състояния (К155ИР15 или 74173). Те имат два допълнителни входа
Vi и V2, при логическа 1 на един от конто изходите са в трето състоя-
ние. Понякога се използва наименованието ОР-тригери.
В някои приложения се използва друга разновидност на схемата
(фиг. 1406), която работи нормално при R = 0 и осигурява Q = 0 при
/? = 1, независимо от състоянието на входовете D и С.
Съществуват и CMOS ИС на тригери. Обикновеио те съдържат
2 или 4 тригера. Например ИС К561ТМ2 (или CD4013) има 2 тригера
от типа управляващ — управляван, конто могат да се използват и
като асинхронни /?5-тригери. Създадени са и Д-тригери с 3 изходни
състояния (например CD4076).
Допълнителни сведения за D-тригерите са дадени в [14], [20]
и [30].
8.4. JK-ТРИГЕРИ
В точка 8.2 бе изяснено, че едновременното подаване на логи-
ческа 1 на двата входа на /?5-тригерите е забранено (вж. фиг. 138а).
При JК-тригерите тази комбинация смени състоянието на изхода Q,
У Г
200
$
докато останалите 3 комбинации въздействат по същия начин, както
при RS тригерите. При това входът / съответства на входа S, а К —
па R. //(-тригерите са винаги синхронии и се пройзвеждат като ИС в
разновидностите с управление по фронт и от типа управляващ — уп-
равляван. На фиг. 141а е дадена таблицата на състоянията на JK-
1 ригер с управление от положителния фронт, която изяснява принци-
па на работа. Отрицателният фронт на тактовия импулс не променя
състоянието на тригера, независимо от състоянията на входовете /
и К. От този тип по-често се използват CMOS ИС, а по-малко ТТЛ ИС
(например 74109). И при двата вида обикновеио една ИС е с малка
г д
Фиг. 141. JK-тригери: а) таблица на състоянията на тригер, управляван от положи-
гелния фронт; б) схема на такъв CMOS тригер; в) моменти на превключване на JК-
|ригероттипа управляващ —управляван; г) многовходов тригер (1/2 от К155ТВ1 или
/472), д) символично означение на многовходов /Л-тригер
201
Q. Следователно на вход D на D-тригера се получава Q, т. е. D = Q.
Това означава, че при наличие на тактови импулси състоянието на
тригера няма да се променя. Когато 7 = 1 и А = 0, на двата входа на
ЛЕЗ има логическа 0 и следователно на вход.О е подадена логическа
1, която при наличие на тактов импулс осигурява Q=l. В противен
случай (7 = 0 и А= 1) на изхода на ЛЕ1 има Q, а на изхода на ЛЕ2
има Q. Следователно на изхода на ЛЕЗ се получава логическа 0 и при
постъпване на тактов импулс се установява Q = 0. Последният случай
е 7 = А = 1, при което на изхода на ЛЕ1 има логическа 0, а на изхода
на ЛЕ2 се получава Q. С това на изхода на ЛЕЗ има Q, т. е. всеки
тактов импулс променя състоянието на тригера. На подобен принцип
работят и двата 7/С-тригера в българската CMOS ИС СМ 14027.
7А-тригерите от типа управляващ — управляван се изработват
почти изцяло като ТТЛ ИС с малка степей на интеграция, като в една
ИС има 1 или 2 тригера. Принципът на работа е изяснен чрез
фиг. 141в (вж. и фиг. 139в). По време на предния фронт на тактовия
импулс в момента се прекъсва връзката между управляващия
и управлявания тригер. В момента А сигналите на входове 7 и К по-
стъпват в управляващия тригер. По време на задния фронт на С най-
напред (в момента Н) се прекъсва връзката между входовете 7 и Л' и
управляващия тригер, а в момента /4 състоянието на управляващия
тригер се пр'ехвърля в управлявания тригер, т. е. на изхода. Това оз-
начава, че тези тригери се управляват от отрицателния фронт на С.
Препоръчва се продължителността на импулса на вход С да е малко
по-голяма от минимално допустимата продъл жители ост, дадена в ка-
талога. Обикновено тя е 20—30 ns.
Съществуват няколко разновидности на този вид тригери в за-
висимост от броя на входовете 7 и К (обикновено от 1 до 3) и от до-
пълнителните им функции. Най-често има допълнителни входове R и
S, т. е. при използването им действието на тригера е като на синхронен
AS-тригер от типа управляващ — управляван. В този случай рабо-
тата като 7А-тригер обикновено се осигурява при A = S=1. На
фиг. 141а е дадена структурната схема на един от най-масово използ-
ваните 7А-тригери K155TBJ (или 7472). В основата му е JR тригер с
допълнителни входове R и S като на всеки от тях има по един тривхо-
дов ЛЕ И. За да работа като 7А-тригер, на входовете R и S трябва да
се подаде /? = £= 1 и състоянията на двете тройки входове да съот-
ветстват на фиг. 141а. При използване на част от входовете останалиге
се евързват към логическа 1. Символичного означение на двоен JR-
тригер е дадено на фиг. 14Id. Поради това, че фабрично се произвеж-
дат различии видове 7 А тригери преди използването.им трябва под-
робно да се разучи описанието в каталога.
Допълнителни сведения за 7А-тригерите са дадени в [14], [20]
и [30].
202
8.5. Т-ТРИГЕРИ
Този тип тригери имат един информационен вход, означаван с
/’, всяко подаване на логическа 1 на който предизвиква смяна на със-
гоянието на тригера. При подаване на логическа 0.състоянието не се
променя (фиг. 142а). Често входът Т се нарича броячен вход. Очевид-
но времедиаграмата от фиг. 142а се отнася за асинхронен тригер, кой
то е най-прост и има голямо приложение. От фиг. 142а се вижда, че
честотата на повторение на из-
ходните импулси е 2 пъти по
малка от честотата на входните
импулси. Това определи една от
големите области на приложе-
ние на Г тригерите като дели
тели на честота. Символичного
означение на Г-тригерите е да-
дено на фиг. 1426. Тези три-
гери не се произвеждат като
ИС, а се получават от разгледа-
ните дотук тригери чрез подхо-
дящи връзки между изводите
им. На фиг. 142в е дадена реа-
лизацията на Т-тригер с помощ-
та на синхронен Й-тригер, чийто
тактов вход се използва като
вход Т. Нека тригеръте нулиран
(Q = 0). Тогава Q = D = 1 и при
постъпване на тактов импулс
състоянието на Q ще стане рав
но на D, т. е. получава се Q = 1
и съответно Q=D = 0. Когато
на входа Т постъпи нов импулс,
тригерът се установява в със-
тоянието на D преди този им-
пулс, т. е. Q отново ще стане 0.
Действието на схемата от
фиг. 142г е още по-просто. На
входове / и К постоянно се по-
дава логическа 1 по един от на-
чините, показани на фиг. 119.
В резултат на това всяка про-
мяна на състоянието на такто-
ния вход на /К-тригера от 0 в I
води до изменение на състояние-
п> на изхода Q (вж. фиг 141а).
с д
Фиг. 142. Т-тригери: а) времедиаграми на
асинхронен тригер; б) символично означе
ние; в) реализация с D тригер; г) реализа
ция с /ft-тригер; д) реализация на синхро
нен Г-тригер
203
Съществуват и синхронна Т-тригери, смяната на състоянието на
конто се извършва, когато на вход Т и на тактовия вход С одновре-
менно постъпи положителен фронт на импулсите. Аналогична е и схе-
мата, реализирана с /?5-тригер, като вход S замества J и вход R за-
мества К.
Допълнителни сведения за Т-тригерите има в [30].
8.6. ТРИГЕРИ НА ШМИТ
В точка 3.3 са разгледани аналогови компаратори с хистерезис,
конто често се наричат тригери на Шмит. Те преминават от едното си
устойчиво състояние в другото, когато входното им напрежение до-
стигне определена стойност Пвх1 (фиг. 61в). Връщането в първото
устойчиво състояние става при по-малко входно напрежение (t/Bx2
<ДВХ1). Разликата £Д=£/ВХ| —f/Bx2 е хистерезисът на тригера. По
определение тригерите на Шмит са прагови устройства с две устойчи-
ви състояния, като преминаването от едното в другото става при опре-
делена стойност на входното напрежение. Наличието на положителна
обратна връзка обуславя бърза смяна на състоянието на тригера на
Шмит при бавни изменения на иа>. Това определи една от големите
области на приложение на тези тригери — за формиране на импулси
със стръмни фронтове. Основно значение има предавателната харак-
терйстика ыизх = /(ывх), дадена на фиг. 61в. От нея се определят никои
от параметрите на тригера — прагът на задействане f/BX), прагът на
отпускане Йвх2 и хистерезисът Ux. Други параметри са стойностите .на
Пцзх! и U„3x2 и времената на преминаване от едното състояние в
другото.
Фиг. 143. Тригерина ШмитсЦИС: а) предавател на характеристика; б) реализация с ЛЕ;
204
— О
X,---
X ---
2
в
Освен с ОУ значително
разпространение имат триге-
рите на Шмит, реализирани с
ЛЕ или като цифрова ИС. В
този случай тяхната преда-
вателна характеристика има
вида, показан на фиг. 143а,
като нивата UBXt, UBx2 и логи-
ческата 0 и 1 на изхода зави-
сят от начина на реализиране
на схемата. На фиг. 1436 е
дадена схема на тригер на
Шмит с два инвертора (ТТЛ
или CMOS). Те са обхванати
от положителна обратна
връзка посредством Rt и /?2-
Нека ц,х =0. Тогава на входа на ЛЕ1 съгцо няма напрежение, на из-
хода му има логическа 1 и на изхода на ЛЕ2 се получава логическа 0.
Когато uBX = UBXi, се достига прагът на превключване на ЛЕ1 (вж.
точка 7.1) и на изхода му се установява логическа 0. Следователно на
изхода на ЛЕ2 вече има логическа 1, т. е. значително положително
UB3X. Част от него посредством R\ и R2 се подава обратно във входа на
ЛЕ1, с което схемата остава стабилно в това състояние. При намаля
ване на ивх се понижава и потенциалът на входа на ЛЕ1 и когато ц,х
— UBx2, отново се достига прагът на превключване на ЛЕЕ Той се ус-
тановява в логическа 1 и на изхода се получава лцгическа 0. Веригата
на положителната обратна връзка се задейства и се фиксира другото
устойчиво състояние на тригера. В практическите схеми от този вид
обикновено Ux<_ 100 mV. Двата ЛЕ от фиг. 1436 могат да се реали-
зират чрез използване на многовходови ЛЕ И-НЕ или ИЛИ-НЕ.
Съществуват цифрови ИС (ТТЛ и CMOS) на тригери на Шмит,
като обикновено в един корпус има 2 или 4 тригера. Значително при-
ложение има ТТЛ ИС К155ТЛ1 (или 7413). Тя съдържа два четири
входови тригера с Пвх| =1,7V и Двх2=0,9 V. При това смяната на
състоянието на тригера е възможно само когато и на четирите му
входа има ивх> UBxi или ивх <.UBx2. Това се постига или чрез свърз-
ването им накъсо или чрез подаване на логическа 1 на неизползваните
от тях. Важна особеност на CMOS тригерите на Шмит е, че UBXl и UBx2,
както и Ux зависят от захранващото напрежение UDD, поради което
гехните стойности се дават обикновено при UDD = 5 V или 10 V. На-
пример К564ТЛ1 (фиг. 143е) има U!X|=2,9V и UBx2 =2,2 \' при UDD
= 5 V. Получаването на стръмни фронтове на изходните импулси при
производно бавно изменение на псх определят многобройните прило-
жения на тригерите на Шмит за реализиране на ЛЕ, при конто не се
поставят изисквания към стръмността на фронтовете на ивх. На-
Фиг. 143. в) символично означение на К155ТЛ1
(или 7413); г) символично означение на
К564ТЛ1 (или CD4093)
205
пример тригерът от фиг. 143в може да се използва като два четири-
входови ЛЕ И-НЕ. Символът в тяхното означение показва, че
функциите на ЛЕ са съчетани с т,ези на тригерите на Шмит.
Допълнителни сведения за тригерите на Шмит са-дадени в [14],
[20] и [30].
8.7. ДИНАМИЧНИ ТРИГЕРИ
Всички разгледани дотук тригери са етатични и основният им
недостатък е, че непрекъснато консумират електрическа енергия от
захранващия токоизточник. За намаляване на консумацията в NMOS
и CMOS цифрови ИС с голяма, свръхголяма и ултраголяма степей на
интеграция се използват динамични ЛЕ и тригери.
На фиг. 144а е дадена схемата на NMOS динамичен ЛЕ (инвер-
тор). Нека преди момента t\ се подава Xi = 0 (фиг. 1446), при което
Т1 е запушен (вж. фиг. 124) и паразитният капацитет С\ е зареден до
напрежение UDD. При подаване в момента t\ на тактов импулс на
вход С се отпушват Т2 и ТЗ и изходният паразитен капацитет С? се
зарежда до напрежението на С\, т. е. получава се Y — 1. След завърш-
ване на тактовия импулс Т2 и ТЗ се запушват и Ci и Сг започват да се
разреждат бавно през запушените Т1 и ТЗ. Обикновеио С| и Сг са
Фиг. 144. Динамични тригери: а) динамичен
ЛЕ; б) времедиаграми; в) динамичен О-тригер
206
части от pF, а съпротивлението на запушените транзистори е стоти-
ци MQ. Това означава, че времеконстантата на разреждане е няколко
десетки pis. Следователно периодът на повторение Тс на тактовите
импулси трябва да е по-малък, за да не загуби информацията в ЛЕ
(при много голямо Тс потенциалът на ¥ ще излезе извън областта на
логическата 1). Поради това един от важните параметри на всяка
цифрова ИС с динамични ЛЕ е максималната стойност на Тс (или
минималната честота на повторение fc = 1 /Тс) на тактовите импулси.
Когато се под аде Xi = 1, транзисторът Т2 се отпушва и Ci се разрежда
през него. Зарядът на Сг обаче се запазва до постъпване на следва-
щия тактов импулс (моментът , когато зарядът на Сг се изравнява
с този на Ci, т. е. получава се У = 0.
Пример за приложение на динамичните ЛЕ (ДЛЕ) е схемата на
динамичен £)-тригер (фиг. 144в). При подаване на тактов импулс от
Ф| логического ниво на входа D се записва в ДЛЕЕ След това се по-
дава тактов импулс от Фг на ДЛЕ2 и информацията от ДЛЕ1 се пре-
хвърля в ДЛЕ2. Периодите на повторение Ttlll и Гф2 практически ви-
наги са еднакви и се отбелязват с Тф. Следователно състоянието !на
входа D се получава на изхода Q след време 27ф, което е времето на
закъснение на тригера. Наличието на две групи тактови импулси
определи наименование™ двуфазни ДЛЕ. Съществуват и четири-
фазни ДЛЕ.
Допълнителни сведения за динамичните ЛЕ и тригери са да-
дени в [3].
8.8. СПРАВОЧНИ ДАННИ И САМОСТОЯТЕЛНИ
ПРИЛОЖЕНИЯ
Справочни давни. Съществуват голим брой ИС на тригери. Най голямо е произ-
водството на JК и D-тригери, а значително по-малко на /?Х-тригери. Почти не се
произвеждат T-тригери, тъй като те се реализират на основата на никои други видове
тригери.
На фиг. 145ч е дадено разположението на изводите на CMOS ИС K56ITP2 (или
CD4043A), съдържаща 4 независими един от друг асинхронни PS-тригера. Буквите
ТР според съветската система за означения на ИС се отнасят за PS-тригери. Захран-
ващото напрежение С ии може да е в границите от 3 до 15 V и се подава между изводи
16 (положителен полюс) и 8 (отрицателен полюс). Не е необходимо то да е стабили-
зирано с гига да не излиза извън посочените граници. С S,- са означени входовете за
установяване на съответния тригер в състояние 1, с Р,-входовете за нулиране и с
ф,-из ходите. ИС като цяло притежава вход Ху за едновременно установяване на
четирите тригера в състояние на висок импеданс чрез подаване на логическа 0. Това се
вижда от таблицата на истинност от фиг. 1456. В този случай каквито и логически
сигнали да се подават на входовете Й и S (това е означено с «х») изходите остават във
висок импеданс. Нормалната работа на четирите тригера се осигурява чрез Xz = 1
(например свързването му към UDD). Тази работа също е в съответствие с таблицата.
Грябва да се отбележи, че за разлика от класичеекия /?Х-тригер (вж. г.жиа 8.2) тук
може да се подава сходна комбинация /? = S= 1, която установява трн.сра в състоя-
иис 1. В съветската литература се използва схемного означение на /?5- григери, дадено
на фиг. 145е, входът за установяване в трето състояние на конто е означен с W.
207
Входове Изход Q
S R xz
0 0 1 Не се променя
0 1 1 0
1 0 1 1
1 1 1 1
X X .0 Висок импеданс
б
Фиг. 145. CMOS интегрална схема К561ТР2 или CD4043A: а) разположение на изводи-
те; б) таблица на истинност; в) схемно означение
Един пример за CMOS ИС, съдържаща два синхронии, независими един от друг
D-тригера, е даден на фиг. 146а. Буквите ТМ в съветската система означават О-тригер.
Схемата се произвежда и у нас с означение СМ4013. Захранващото напрежение е
както при тригера от фиг. 145а. Тактовите импулси на всеки от тригерите се подават
на входа му С (изводи 3 и 11 на ИС). Работата като £>-тригер е изяснена с първите 2
реда на таблицата за истинност от фиг. 1466. За осигуряване на тази работа на входо-
вете R и S се подава логическа 0. При положителен фронт на тактовия импулс, т. е.
преход 0-► I (означен в таблицата с f) на изхода Q се установява логическият сигнал,
подаден на входа D преди тактовия импулс. За разширяване на приложенията на ИС е
предвидена възможност за използването й и като асинхронен AJS-тригер. Това се
изяснява чрез последните 4 реда от таблицата на истинност. При R=S = 0 състоянието
на тригера не се променя независимо от състоянието на вход D, когато тактовият им-
пулс е отрицателен, т. е. преминава от 1 в 0 (означено в таблицата с |). Останалите 3
реда са същите, както при обикновен AJS-тригер (вж таблицата от фиг. 138а). Най-
често използваният начин за означаване на този тригер в схемите е даден на фиг. 146в
208
Фиг. 146. CMOS иитегрална схе-
ма К561ТМ2 или CD4013 (два
синхронии £) тригера): а) разпо-
ложение на изводите; б) таблица
на истинност; в) схемно озна-
чение
а
Входове Изходи
D R . S с Q Q
0 0 0 f 0 1
1 0 0 1 0
Не се
X 0 0 променя
X 0 1 X 1 0
X 1 0 X 0 1
Неопре-
X 1 1 X делено
в
Самостоятелни приложения. Тригерите намират много голямо приложение за
реализирането на цифрови PIG с различно предназначение, никои от който са разгледа
нн в глави 9 и 11. Освен това те имат и никои самостоятелни приложения. Известное, че
при превключването на какъвто и да е механичен контакт неговите пластини вибрират,
което може да, доведе до неколкократно отваряне и затваряне на контакта, т. е. до по-
лучаването на серия от импулси Те се отстраняваг чрез схемата от фиг. 147а. При прев-
ключване на ключа в положение 1 се получава 5 = 1 (поради /?2) и /? = 0, т. е. Q=l.
Дори контактът да се отвори и затвори няколко пъти, това няма да промени състояние-
то на изхода. Аналогично е действието при положение 2, когато се получава Q = 0.
Съпротивленията на двата резистора винаги са еднакви и равна на няколко kQ. Най-
често /?5-тригерът (асинхронен) се дэеализира с два ЛЕ (например по схемата от
фиг. 1386). Може да се използва и /?S-тригер (фиг. 138г).
За формиране на.правоъгълнн импулси, дефазирани на 180°, може да се използ-
ват двата изхода на Г-тригер (фиг. 1476). Действието на тази схема се изяснява чрез
фиг. 142а.
М Ии гсгрални схеми
209
Фиг. 147. Самостоятелни приложения на тригерите: а) премахване на влиянието на
вибрациите на механични контакта; б) получаване с /тригер на импулси, дефазирани
на 180°; в) реализация на £>-тригер чрез J/(-тригер
Широкого разпространение на //(-тригерите като ИС често налага с тях да се
реализират други вндове тригери. Сравняването на таблицата на състоянията на PS
(фиг. 138а) и JК- (фиг. 141а) тригери показва, че без никаквн променн входът J може
да се използва като вход S, а входът К — като вход R. Реализирането на D-тригер е
дадено на фиг. 147е. При D=0 се получава J = 0 и /<=1/т. е. Q = 0. Аналогично при
D — 1 се получава <2=1, т. е. състоянието на изхода е същото, както състоянието на
входа. Но понеже се използва синхронен .//(-тригер Q закъснява по отношение на D,
т. е. получава се £)-тригер.
Допълнителни сведения за получаването на едни видове тригери от други са да-
дени в [30], а някои самостоятелни приложения на тригерите има в [14] и [30].
210
Глава 9
РЕГИСТРИ И БРОЯЧИ
Регистрите са цифрови схеми, реализирани с тригери, предназ-
начени за запомняне на двоично число, а в някои случаи и за премест-
ването му с определен брой разреди в една или друга посока. Броячи-
те също са цифрови схеми, ца изхода на конто се получава двоично
число, съответстващо-на броя на импулсите, постъпили на входа им.
9.1. ПАРАЛЕЛНИ РЕГИСТРИ
Паралелните n-разредни регистра съдържат « тригера, всеки от
конто има самостоятелен вход и изход. В тях може да се записва п-
разредно двоично число, поради което често се наричат регистри-па-
мети. Записано™ число се нарича съдърМРание на регистъра. Принци-
път на действието им е изяснен на фиг. 148а. Входовете на тригерите
са Хс, а изходите им — Qi. Младшият разред на двоичного число, кое-
то трябва да се запише в регистъра, се подава на вход Х|, а старшият
разред — на вход Хп. За осъществяване на записа освен числото на
тактовия вход С трябва да се подаде сигнал. Най-често 7’, са О-триге-
ри, поради което понякога в каталозите преместващите регистри се
означават като 47) или 8£)-тригера. Използват се и /?5-тригери. При
това те могат да са тактово управлявани или с управление от фронта
на импулса. В някои от регистрите има и вход за нулиране, при пода-
ване на съответното ниво на който на всичкц изходи се получава ло-
гическа 0 — регистърът се нулира.
На фиг. I486 е дадено устройството на един от най-масово из-
ползваните ТТЛ паралелни регистри К155ТМ7 (или 7475). Той е че-
тириразреден и използва тактово управлявани £)-тригери с основни
Q, и инверсии Qi изходи. Записването на числото се извършва през
времетраенето на положителния импулс (С=1) на тактовия вход С.
Основного предимство е простотата при реализацията на схемата,
а най-*важният недостатък е, че ако числото на входовете Xf — Хп се
измени по време на тактовия импулс, ще се измени и съдържанието на
регистъра. Следователно в него ще остане записано числото, непо-
срудствено преди преминаването на С от 1 в 0. Този недостатък се
п>бягва чрез използване на D-тригери, управлявани от фронта на
|.1ктовия импулс. Като пример на фиг. 148в е дадено разположението
пл и тодите на ТТЛ паралелен регистър К155ТМ8 (или 74175), който
А.ИЧНА \
библиотека)
+ 5V Q, Q, Хл Л, Q, (J3 C
R Qi Хг Qi Qi J.
г
Фиг. 148. Паралелни регистры: а) принцип на дей-
ствие; б) регистър К155ТМ7 (или 7475); в) регистър
К155ТМ8 (или 74175); г) принцип на действие на
регистър с 3 състояния
използва 4£)-тригера
от вида, даден на
фиг. 140д. Числото,
подадено на входове-
те му Х\ — Х4, се за-
писва, когато нивото
на тактовия вход С
се измени от 0 в 1 и
на вход ХР има логи-
ческа 1. При ХР=0
регистърът се нулира
(Qi=0 и Q. = lj.
Произвеждат се
и паралелни регистры
с 3 изходни състоя-
ния, принципът на
действие на конто е
изяснен на фиг. 148г.
Във всеки разред
има по един £)-три-
гер. Той може да е
тактово управляем
(например в осем-
разредния регистър
74LS363) или управ-
ляван от положител,-
ния фронт на такто-
вая импулс на вход С
(например четири-
разредния регистър
К155ИР15 или осем-
разредния 74LS364).
Тактовият вход на
тригерите е инверти-
ран, което заедно с
общия елемент НЕ за
всички тактови вхо-
дове осигурява двой-
но инвертиране, т. е.
записване в регистъ-
ра при С=1. Запи-
сът е възможен, ко-
гато на входа Xz за
трето състояние има
212
логическа 0. При Xz = 1 всички изходи на регистъра са в трето със-
тояние.
Произвеждат се твърде малко CMOS паралелни регистры. При-
мер за такъв регистър е К564ТМЗ (или CD4042), който практически
е еквивалентен на К155ТМ7. Основната разлика е, че има допълни-
телен вход ХР, чрез който се избира нивото на тактовия вход С, необ-
ходимо за извършване на записа. Запис в регистъра се осъществява
при ХР=С = 0 или ХР =С = 1.
Основните параметри на паралелните регистри са същите, както
на тригерите (вж. точка 8.1). Допълнителни сведения за паралелните
регистри са дадени в [20] и [30].
9.2. ПРЕМЕСТВАЩИ РЕГИСТРИ
Това е втората голяма трупа регистри, за която е характерно,
че записаното число може да се премества в регистъра. Поради голя-
мото многообразие на цифрови ИС на преместващи регистри ще
бъдат разгледани принципите на реализация и дадени няколко при-
мера за най-разпространените цифрови ИС.
Видове преместващи регистри. Преместващите регистри се кла-
сифицират в зависимост от начина на въвеждане и извеждане на
записаното двоично число. На фиг. 149а е даден преместващ регистър
с последователно въвеждане и извеждане на числото, постъпващо
на вход SX. Най-напред на SX се подава младшият разред на чис-
лото и едновременно с него тактов импулс на вход С. В резултат на
това разредът се записва в тригера Тп. По времё на следващия тактов
импулс младшият разред се прехвърля от Тп в Тп-\, след което вто-
рият разред се записва в Тп- Процесът продължава и сЛед п тактови
импулса цялото входно число е записано в регистъра, като младшият
му разред е в Т\, а старшият — в Тп. За изход У на преместващия ре-
гистър се използва изходът Qi на Т\. При п-ф 1-вия тактов импулс на
изхода У се получава младшият разред на записаното число и при
всеки следващ импулс — съответният разред. Прието еда се казва, че
в този случай числото се въвежда и извежда в последователен код.
В преместващия регистър от фиг. 1496 въвеждането на числото
става по същия начин. Тук обаче има изходи от всички тригери, което
осигурява едновременно извеждане на всички разреди на записаното
число (изходното число е в паралелен код).
В преместващия регистър от фиг. 149в всеки от разредите на
входното число се подава на входа на съответния тригер. Записване-
го се осъществява чрез подаване на импулс за запис на записващия
вход Xs и липса на тактов импулс на вход С. Записаното число се
премества в регистъра чрез тактови импулси на вход С и липса на
импулс на Xs по същия начин, както в регистъра от фиг. 149а.' По
с ыция начин числото се извежда на изход У в последователен код.
213
Фиг. 149. Основни нидове преместващи регистри. а) с последователно въвеждане и из
веждане на числото; б) с последователно въвеждане и паралелно извеждане; в) с пара-
лелно въвеждане и последователно извеждане; г) с паралелно въвеждане и извеждане
Четвъртият тип регистър (фиг. 149г) е с паралелно въвеждане
на числото (както при преместващия регистър от фиг. 149в) и пара-
лелно извеждане (както регистърът от фиг. 1496), а преместването
на регистъра се извършва чрез тактови импулси на вход С.
Много голямо приложение намират различии варианти и ком-
бинации на четирите основни вида преместващи регистри. Например
освен разгледаното преместване на числото отляво надясно същест-
вуват регистри, при конто чрез допълнителен вход може да се избира
посоката на преместване. Те се наричат реверсивни преместващи ре-
гистри. Правят се и комбинации на два или повече от основните ви-
дове преместващи регистри, например наличие на последователен и
паралелен вход и паралелен изход.
214
Принцип на реализация. Схемите на преместващи регистри обик-
иовено са твърде сложни, но се състоят от еднотипни блокове. Поради
гова за изясняване на действието им е достатъчно да се познават
принципите на реализация. На фиг. 150а е узяснен начинът на реали-
зация на преместващ регистър с последователно въвеждане и-извеж-
дане. На входа SX се подава младшият разред на записваното число.
Когато на вход С постъпи и тактов импулс. този разред се записва
в първия D-тригер. След това на SX се подава вторият разред на
входното число и при следващия тактов импулс записаният първи
разред се появява на изхода на тригера и се записва във втория три-
гер. Същевременно в първия тригер се записва вторият разред и т. н.,
т. е. при всеки тактов импулс числото се премества отляво надясно
с един разред.
Принципът на действие на преместващия регистър с последо-
вателно въвеждане и паралалено извеждане (фиг. 1496) е същият,
но изходът на всеки от тригерите представлява един от изходите на
регистъра.
Един тригер на преместващ регистър с паралелно въвеждане на
числото и необходимите към него допълнителни ЛЕ е даден на
фиг. 1506. На входа X се подава г-тият разред на числото, който на-
пример е логическа 1. При постъпване на вх^д Xs на импулс за запис
на изхода на ЛЕ1 и съответно на вхофа S на £)-тригера се_получава
логическа 0. Същевременно на изхода на ЛЕ2 и на входа R има ло-
гическа 1 и следователно в тригера се записва логическа 1, т. е.
Q,= l. Преместването на числото надясно става чрез подаване на
импулс на вход С по същия начин, както при преместващия регистър
от фиг. 149а. Извеждането може да е последователно (както при
регистъра от фиг. 149в) или паралелно (както при регистъра от
фиг. 149г), като последното е показано на фиг. 1506 с прекъсната ли-
ния. Паралелното въвеждане може да се комбинира с последователно
въвеждане. На фиг. 1506 това се осъществява чрез подаване на вход-
ното число на SX, като същевременно трябва Xi=Xs — 0. Казаното
дотук означава, че чрез схемите от фиг. 150а и б могат да се реализи-
рат четирите преместващи регистъра от фиг. 149.
Много практически случаи налагат числото в регистъра да се
премества в двете посоки. Принципът на реализация на реверсивните
преместващи регистри се изяснява чрез фиг. 150в. Входът SX_* е за
последователно въвеждане на число, което ще се премества отляво
надясно. Аналогично входът SX^_ е за число, премествано отдясно
наляво. Чрез логически сигнал на вход V се управлява посоката на
преместване. При V= 1 на изходите на ЛЕЗ и ЛЕ4 се получава чис-
лото, приложено на вход SX^. Следователно това число се записва
в първия тригер по време на първия тактов импулс на вход С и се по-
лучава на изхода Qi по време на втория тактов импулс. Тогава той
215
б
в
Фиг. 150. Принцип на реализация на преместващн регистри: а) с последователно въ-
веждане и извеждане иа числото; б) с последователно и паралелно вьвеждане и пара
лелно извеждане; в) реверсивен двуразреден преместващ регистър
постъпва на единия вход на ЛЕ6 и тъй като на другия му вход има
логическа 1, числото достига до входа на втория тригер, където се
записва. По време на третия тактов импулс това число се получава
на изхода Qo на втория тригер. При нужда от повече разреди на ре-
216
। пстъра се повтарят същите ЛЕ и тригери. Докато има V= 1, на изхо-
да на ЛЕ1 съществува логическа 0. Същото е състоянието на изхода
па ЛЕ5, независимо от нивото на другия му вход. Следователно чис-
лата на вход SX^ не постъпват в регистъра. За смяна на посоката на
преместване се подава Е=0. Тогава на изхода на ЛЕЗ има логическа
0 независимо от състоянието на вход ЗАД, т. е. числата на този вход
не постъпват в регистъра. Същевременно на изхода на ЛЕ1 се полу-
чава логическа 1, която достига до входовете на ЛЕ2 и ЛЕ5. Следо-
вателно числото на вход SX,~ се получава на изхода на ЛЕ5- и ЛЕ7,
т. е. при постъпване на тактов импулс на вход С то се записва във
втория тригер. При следващия тактов импулс числото се получава на
изхода на тригера и през ЛЕ2 и ЛЕ4 се записва в първия тригер. При
третия тактов импулс това число се получава на изхода Q(. Следова-
телно сега преместването е отдясно наляво.
Интегрални преместващн регистри. Съществува голямо разно-
образие на премествайщ регистри, реализирани като ТТЛ и CMOS
цифрови ИС със средна степен на интеграция. Най-често броят на
разредите е 4 или 8, но има и 16-разредни CMOS регистри. За раз-
ширяване на приложенията на тези ИС те могат да изпълняват функ-
циите на няколко или на всички преместващн регистри от фиг. 149.
Като примери на фиг. 151 са дадени две типични схеми на премест-
ващи регистри. Четириразредният регистър К155ИР1 (фиг. 151а)
има вход SX за последователно въвеждане на числото (последова-
телен вход), четири входа Xt — А\ за паралелно въвеждане (паралел-
ни входове) и четири паралелни изхода Qi— Q4. Входът V определи
начина за въвеждане на числото. При Е=0 въвеждането е последо-
вателно чрез SX и преместването отляво-надясно се осигурява при
отрицателен фронт (преход 1—0) на тактовите импулси на вход С(.
Когато се подаде Е=1 и отрицателен фронт на тактовите импулси
на вход С2, се осъществява паралелно въвеждане от Ал — А4. Ако в
този случай А"| се свърже с Qz, Хг-е-^з и Аз с Q4, то Xi може да се из-
ползва като последователен вход и схемата работи като регистър с
151. Интегрални преместващн регистри: а) четирнразреден регистър К155ИР1
(пли 7495А); б) четирнразреден регистър К564ИР9 (или CD4035A)
217
преместване отдясно наляво под въздействие на импулсите на
вход С2.
Четириразредният CMOS преместващ регистър от фиг. 1516 е с
още по-големи възможности. Паралелните входове са —Л4, а па-
ралелните изходи — Qi — Q4. Тактовият вход е С, като преместване-
то на числото в регистъра се извършва при положителен фронт на
импулсите. За работа на регистъра в какъвто и да е режим на входа
за нулиране 7? трябва да има логическа 0. Чрез R — 1 се осигурява
нулиране на регистъра^За последователно въвеждане на числото се
използват изводи J и К. Чрез свързването им накъсо (фиг. 145в) се
получава вход на £)-тригер. Сигналът на извод Xs определя начина
на записване на числото в регистъра. При As =0 се осигурява после-
дователно въвеждане от входове / и К, а при As = 1 — паралелно
въвеждане от Л ( — Л4. Извод VQ се използва за определяне на харак-
тера на числото на изходи Qt — Q4. При = 1 числото е в естестве-
нна си вид, а когато VQ = 0 всички разреди се инвертират.
Допълнителни сведения за регистрите са дадени в [15], [16]
и [20].
9.3. ОСНОВНИ СВЕДЕНИЯ ЗА БРОЯЧИТЕ
Броячите са цифрови устройства, конто регистрират броя на
импулсите, постъпили на техния информационен вход (фиг. 152). То-
зи брой се получава под формата на двоично число на изходите
Qi — Qn, което често се нарича съдържание на брояча. Начинът на
работа на брояча се определя от сигналите на управляващите
входове, конто в някои видове броячи отсъстват. Практически винаги
броячите се реализират с тригери, чийто брой е п. Тригерите често
се наричат разреди на брояча, т. е. използва се наименованието п-
разреден брояч. Прието е установяването на логическа 0 на всички
изходи да се нарича нулиране на брояча.
Основни параметри. Максималният брой импулси N, конто броя-
чът може да регистрира, се нарича
обем, информационен капацитет,
коефициент на броене или модул.
Използва се и наименованието
брояч на N. Най-често неговата
стойност е до 16. Когато броят на
входните импулси стане N—1,
броячът е запълнен и при постъп-
ране на /V-тия импулс той се нули-
ра. Сега на изхода му Qn за първи
път се възстановява ' изходното
218
състояние, което се счита за получаване на импулс. Следователно
честотата на повторение на импулсите на този изход eW-пъти по-мал-
ка от честотата на импулсите на информационния вход, поради което
броячът може да се използва и като делител на честота. В този случай
N се нарича коефициент на делене. В точка 8.1 бе изяснен параметъ-
рът максимална честота на входните импулси на тригерите. Същият
параметър се използва и при броячите. Тук /7гпах е максималната чес-
тота на входните импулси, при която броячът все още работи правил-
но. Нейните типични стойности са практически същите, както при
тригерите (таблица 3). Понякога Fmax се нарича бързодействие на
брояча.
Класификация. Има различии начини за класификация на голе-
мия брой съществуващи броячи. В зависимост от начина на връзка
между тригерите броячите са асинхронни и синхронии. Асинхронните
броячи нямат управляващи входове и всеки техен тригер се задейства
при съответната промяна на състоянието на предшестващия го три-
гер. Синхронните броячи имат тактов вход, на който като постъпи им-
пулс, едновременно се измени състоянието на всички тригери в за-
висимост от състоянието на информационните им входове. В зависи-
мост от системата на броене на входните импулси има двоични броя-
чй, десетични броячи и броячи с произволен коефициент на броене.
При първите на изходите Qi — Qn се получава число в двоичен код,
чиято макисмална стойност е 2"— 1. Десетичните броячи осигуряват
изходно число в двоично-десетичен код*. Всеки от разредите на това
число се получава с един брояч с 4 тригера, 6 от състоянията на
конто не се използват чрез подходящи обратни връзки. Коефициентът
на броене на третия вид броячи се задава чрез подходяща кодова
комбинация на управляващите входове. Често се използва и наиме-
нованието програмируеми броячи. Например коефициентът на броене
може да има производна стойност между 1 и 63.
Последната класификация е в зависимост от начина на броене на
импулсите на информационния вход. Съдържанието на сумиращите
броячи се увеличава с 1 при всеки следващ импулс. Изваждащите
броячи работят по обратен начин — всеки импулс намалява съдър-
жанието им с 1. Чрез подходящ импулс на един от управляващите
входове на реверсивните броячи те могат да работят като сумиращи
или като изваждащи.
* Всяка цифра на десетичното число се представя с четириразредно двоично
число от 0000 (съответстващо на десетична 0) до 1001 (съответстващо на десетична 9).
Например 13 има вида 00010011.
219
в
Фиг. 153. Асиихроини броячи: а) триразреден суми-
ращ брояч; б) времедиаграми.; в) принцип на реали-
зация на изваждащ брояч;
9.4. АСИНХРОННЫ БРОЯЧИ
Принцип на реали-
зация. Тези най-прости
видове броячи се реа-
лизират с Т-тригери,
конто от своя страна
могат да бъдат изпъл-
нени с D- или //(-триге-
ри (вж. фиг. 142).
Принципът на действие
се изяснява с фиг. 153а
и б. Нека преди постъп-
ване на първия импулс
на информационния
вход броячът да е нули-
ран (Qi = Q2 = Q3 = 0).
Положителният фронт
на този импулс устано-
вява (след време /3.01 —
вж.‘точка 8.1) първия
тригер в състояние 1,
т. е. Qi —1 и Q। = 0.
Връщането на тригера
в състояние 0 става при
положителен фронт на
втория импулс (след
време /з.ю), като при
това Q] преминава от
0 в 1. Този фронт уста-
новява втория тригер в
състояние 1 (С?2=1 и
Qz=O) след време /3.01.
Следователно трите из-
хода на брояча са Qt
= 0 (младши разред),
Q?=l и Q3 — 0 (старши
разред),т.е. в брояча е
записано двоичното
число 0 10. Неговият де-
сетичен еквивалент 2 е
равен на броя на постъ-
пилите импулси. Дейст-
вието на брояча при
постъпване на следва-
220
Фиг. 153. г)
принцип на реа-
лизация иа ре-
версивен брояч;
д) брояч на 5
щите импулси е аналогично. От фиг. 1536 се вижда, че след импулс 7
се получава Qt = Q2 = Q3=l. При постъпване на импулс 8 най-на-
пред се нулира първият тригер, след това вторият и третият, т. е.
броячът се нулира след време 3/З,ю. При n-тригера нулирането става
за време /г/3,10- След нулирането вече не се знае дали на входа на
брояча са постъпили 8 импулса или нито един. Става
ясно, че разглежданата схема представлява двоичен брояч (числото
Q3Q2Q1 е в двоичен код) и максималният брой импулси, конто могат
да бъдат преброени, е 23—1. По аналогичен начин могат да бъдат
реализирани двоични броячи с произволен брой разреди.
Основната идея за реализиране на изваждащ брояч е дадена на
фиг. 153в. Преди започване на броенето на двата изхода трябва да
има логическа 1, т. е. в брояча да е записано числото Q2Q1 — 11. При
постъпване на първия импулс се получава Qi = 0 (аналогично на
ностъпването на импулс 2 от фиг. 1536). Но преминаването на Qi от 1
в 0 не задейства втория тригер, т. е. в брояча се установява числото
Q2Q1 = 10, което е с 1 по-малко от първоначално записаното. Вторият
входен импулс отново установява Qi = 1, но сега смяната е от 0 в 1.
221
Тя изменя състоянието на втория тригер, т. е. получава се Q2Q1 = 01
(съдържанието на брояча намалява още с 1). По-на*атък действието
е аналогично. И тук могат да се свържат п-тригера за получаване на
и-разреден брояч.
Сравняването на фиг. 153а с фиг. 153в показва, че разликата
между сумиращ и изваждащ брояч се състои само в начина на свърз-
ване на входа, например даден тригер с подходящия изход на предния
тригер. Това означава, че чрез превключване на изходите може да се
осигури промяна на начина на работа, т. е. реализация на реверсивен
брояч. Този принцип е даден на фиг. 153г. При V=0 на изхода на ЛЕ 1
има логическа 1 и следователно състоянието на изхода на ЛЕ2 ще
повтаря състоянието на изход Q на първия тригер. Това състояние се
инвертира от ЛЕ4, т. е. все едно, че входът на втория тригер е свързан
с изход Q на първия тригер. Същевременно на изхода на ЛЕЗ има
логическа 0, независимо от състоянието на изход Q на първия тригер,
т. е. този изход не влияе на работата на втория тригер. Това означава,
че схемата работи като сумиращ брояч. Когато Е=1, на изхода на
ЛЕЗ се получава логическа 0, т. е. прекъсва се връзката между изход
Q на първия тригер и входа на втория тригер. Едновременно с това
на изхода на ЛЕЗ се повтаря състоянието на изход Q на първия три-
гер, което след това се инвертира от ЛЕ4. Следователно все едно, че
входът на втория тригер е свързан с изход Q на първия тригер -
броячът е изваждащ.
В много практически случаи е желателно максималният брой на
регистрираните импулси да е по-малък от 2"— 1. Това се постига чрез
подходящи допълнителни връзки и ЛЕ. Като пример на фиг. 1536 е
дадена схемата на брояч на 5, която се получава от фиг. 153а чрез
прибавяне на двувходов ЛЕ И—НЕ. Действието на брояча при по-
стъпване на първите 4 импулса е същото, както на схемата от
фиг. 153а. При това (?2=0 (вж. фиг. 1536) и на изхода на ЛЕ има
логическа 1, която не променя състоянието на тригерите. При постъп-
ване на 5-тия импулс се получава Qi = Qz= 1 и на изхода на ЛЕ се
появява логическа 0. Тя се подава на трите /?-входа на тригерите и ги
нулира*. По подобен начни може да се реализира и брояч с произво-
лен коефициент на броене.
Интегрални асинхронни броячи. Това са ТТЛ или CMOS ИС със
средна степен на интеграция. Най-често се произвеждат с коефициент
на броене 8, 10, 12 и 16. На фиг. 154а. е дадена структурата на един
от най-разпространените двоични интегрални броячи К.155ИЕ5 (или
7493). В него се използват /К-тригери, свързани като Т-тригери (вж.
* Всъщност всеки тригер има и входХ, на който е подадена постоянно логическа 1.
Това означава (вж. точка 8.2), че при R=0 тригерите се нулират, а при R = 1 състоя-
нието им не се променя.
222
фиг. 142г), при което логическата 0 на входовете J-и К, се подава
вътрешно в ИС. Последното означава, че входовете J и К са свързани
към нулев потенциал вътре в самата ИС. Първият тригер на ИС е
самостоятелен, като образува брояч на 2 с вход Ci и изход Qt. След-
ващите 3 тригера образуват брояч на 8 (вж. фиг. 153а) с вход Сг и
изходи Q2 — Q-i- Очевидно за реализиране на брояч на 16 трябва из-
ходът Qi да се свърже с входа С2. Действието на схемата е същото,
както на брояча от фиг. 153а и се осигурява при логическа 0 на един
от входовете за нулиране XRl и XR2 (или и на двата). В този случай на
б
К155ИЕ2; г) десетичен CMOS брояч сдеши-
фратор К564ИЕ8 (или CD4017A)
223
изхода на ЛЕ има логическа 1 и тригерите работят нормално. За
едновременното им нулиране се подава Ar, = XR2 = 1-
С голямо приложение е и ТТЛ броячът на 10 К155ИЕ2 (или
7490 — фиг. 1546), като често се използва наименованието двоично-
десетичен брояч*. Той също съдържа един тригер с вход С\ и изход Qi
и още 3 тригера с вход С2 и изходи Q2—Q4, образуващи брояч на 5.
За реализирането на двоичнодесетичен брояч трябва да се свърже
с С2, а за вход да се използва Ct. Така след деветия входен импулс
състоянието на брояча е Q, = Q4=1 и Q2=Q3 = 0. При постъпване
на следващия импулс броячът се нулира. Входовете XRI и XR2 имат
същото предназначение, както при брояча от фиг. 154а. Входовете
/?91 и /?92 са за установяване на брояча в състояние 1, което се постига
при /?91 =/?92 = 1. Нормалната работа се осигурява при логическа 0
на един от тези входове или и на двата. Този брояч се произвежда и
у нас с означение 1ИЕ90ШМ.
Една от възможните схеми за свързване на този брояч е дадена
на фиг. 154н. Не е предвидено установяване на брояча в състояние 1,
поради което на входовете /?9) и /?у2 е подадена логическа 0 чрез
свързването им към маса. Прието е нулирането да се извършва чрез
подаване на логическа 0 на вход «Нулиране». Тя се инвертира от ЛЕ1
и ЛЕ2 ина входове XRt и XR2 се подава логическа 1. За работа в режим
на броене трябва на вход «Нулиране» да има логическа 1.
Пример за двоичнодесетичен CMOS брояч е даден на фиг. 154а.
За разлика от класическите броячи (например този от фиг. 1546)
той има 10 изхода Yt — Ею- Когато броячът трябва да се задейства от
положителен фронт на входните импулси, те се подават на вход С, а
на вход СР трябва да има логическа 0. При необходимост от задейст-
ване от отрицателен фронт, импулсите се, подават на вход СР, а на
С има логическа 1. Във всеки момент от времето има логическа 1 само
на един от изходите, съответстващ на броя на постъпилите импулси.
Например след 8 импулса се получава Ув= 1 и логическа 1 на всички
останали изходи. Режимът на броене се осъществява чрез /? = 0,до-
като при R — 1 броячът се нулира. Изходът Q4 е на последний тригер
(както при броячите от фиг. 154а и 6) и се използва при каскадно
свързване на два или повече брояча.
Съществуват значителен брой други интегрални ТТЛ и CMOS
броячи с различии свойства, както и много схеми, синтезирани с ЛЕ.
Подробности за тях са дадени в 116], [20], [30| и [37].
* Прието е всеки от броячите, даващи една цифра на число в двоичнодесетичен
код, да се нарича двоичнодесетичен брояч, а тяхната съвкупност — десетичен брояч.
Например за преброяване на 99 импулса се използва десетичен брояч, образуван от
два двоичнодесетични брояча.
224
9.5. СИНХРОНИИ БРОЯЧИ
В точка 9.3 бе отбелязано, че превключването на всички тригери
в синхронните броячи става едновременно, с което се увеличава бър-
зодействието им. Това е свързано с усложняване на схемата, което е
без съществено значение при реализацията в интегрален вид.
Принцип йа реализация. Най-често синхронните броячи се реа
лизират с J/(-тригери от вида управляващ — управляван, задейст-
вани от положителен фронт. Принципът на действие се изяснява чрез
схемата на трираз
реден сумиращ брояч
от фиг. 155а. На два-
та входа на първия
тригер постоянно е
подадена логическа
1. По време на поло-
жителния фронт на
импулс 1 управлява-
щият тригер в Тр 1 се
установява в състоя-
ние 1, а Тр2 и ТрЗ не
променят състояние-
то си, тъй като на
входовете им J и К
има логическа 0. При
постъпване на отри-
цателен фронт уп-
равляваният тригер
на Тр 1 се установява
в състояние 1, т. е.
Qi = l (фиг. 1556).
По време на положи-
телен фронт на им-
пулс 2 управлява
щият тригер в Тр1
се установява в 0, но
изходът Qi запазва
състоянието си. Ед-
- новременно с това
управляващият три-
гер на Тр2 се устано-
вява в I, тъй като на
входовете му J и /(
има логическа 1. При
б
Фиг. 155. Синхронии броячи; а) триразреден суми-
ращ брояч; б) времедиаграми
I Г» Интегрални схеми
225
отрицателен фронт на импулс 2 се получава Qi=0 и
едновременно с това състоянието на управляващия тригер на Тр2 се
предава на управлявания му тригер, т. е. установява се Qz— 1. Им-
пулс 3 по аналогичен начин отново установява Qt = 1. С това на двата
входа и съответн'о на изхода на ЛЕ се получава логическа 1, което по-
зволява импулс 4 да установи Q3 — 1. Действието на схемата при по-
даване на следващите импулси е аналогично. Очевидно при постъпва-
не на импулс 8 броячът ще се нулира за време /3.10, което не зависи от
броя на тригерите. При асинхронните броячи това време е п/3,10, което
потвърждава по-голямото бързодействие на синхронните броячи. За
увеличаване на коефициента на броене се евързват още тригери, като
входовете на ЛЕ между всеки два от тях се евързват към изходите на
всички предшестващи тригери.
Съществуват и изваждащи броячи, конто почти винаги се ком-
бинират със сумиращите за получаване на реверсивни броячи. Прин-
ципите на реализацията им са същите, както на асинхронните броячи
(вж. фиг. 153в и г). Същият е и принципът за нулиране чрез асинхро-
нен вход R.
Интегрални синхронии броячи. Имат голямо приложение и се
произвеждат като ТТЛ и CMOS ИС със средна степей на интеграция.
На фиг. 156а е дадено разположението на изводите на четириразре-
ден реверсивен двоичен ТТЛ брояч. Изходите му са Qt — Q4. При ра-
бота в режим на сумиране тактовите импулси се подават на вход Сс
(«С» — сумиране), като същевременно трябва Си = 1. За работа в
режим на изваждане се подава Сс =1, а тактовите импулси постъп-
ват на вход Си («И» — изваждане). И в двата режима трябва XR
= 0 и Xs = 1. Входът XR е нулиращ. При XR = 1 на изходи Qi — Q4 се
установява логическа 0. Важна особеност на този брояч, която е
характерна за повечето синхронии броячи, е наличието на допълни-
телни входове на всеки от тригерите (Xt—Х4), наречени паралелни
входове. Когато се подаде Х5 =0, всеки от тригерите се установява
в състояние, равно на логическото ниво на сигнала, подаден на него-
вия вход. Принципът на това установяване е изяснен на фиг. 1566.
Нека Х,= 0. При Xs =0 на изхода на ЛЕ1 се получава логическа 1 и
състоянието на изхода на ЛЕ2, ЛЕЗ и ЛЕ5 е логическа 1, т. е. на входа
R на тригера има логическа 1. Същевременно чрез ЛЕ4 на входа S се
подава логическа 0, т. е. тригерът се установява в състояние 0 (равно
на Xt). По аналогичен начин се установява, че при Х,= 1 се получава
R = 0 (тъй като XR =0) и5=1 и следователно Qt= 1. При Xs — 1 на
изхода на ЛЕ1 се получава логическа 0 и на изхода на ЛЕ2 има логи-
ческа 1 независимо от състоянието на вход Х<, т. е. този вход не може
да влияе на тригера. Същевременно на изхода на ЛЕЗ има логическа
0 и състоянието на вход R е равно на XR , докато на вход S има логиче-
ска 0. Следователно XR = 1 осигурява нулиране на тригера, което
вече бе отбелязано, че трябва да стане. При XR =0 се получава
226
в
+ UDD С, Q3 X, Х2 Q2 X ,
—О О а О CL О О
16 9
)
1 8
X- с Cl еп I
Фиг. 156. Интегрални синхронии броячи: а) ре-
нерсивен двоичен ТТЛ брояч К155ИЕ7 (или
74193); б) принцип на реализация на паралел-
пи входове; в) принцип на реализация на изход
за пренос; г) реверсивен двоичен CMOS брояч
К564ИЕ11
R = S = 0 и състоянието му зависи само от входовете J, К и С. За пос-
ледователно свързване на няколко брояча са предвидени изходите
Q,.e и <2пи (<<п>> — пренос). При работа в режим на събиране трябва
да се получи положителен фронт на импулса на изход Qnc, когато
постъпи 16-ият входен импулс. Това се постига чрез схемата от
фиг. 156а, вградена в брояча. До 14-ия входен импулс, включително
на един или повече от изходите на боряча, има логическа 0, поради
което Qnc — 1. След 15-ия импулс на четирите изхода Qi — Q4 се полу-
чава логическа 1, с което се установява Q,1C =0. При подаване на
16-ия входен импулс отцово Qnc =1, т. е. получава се положителен
фронт. Следващият положителен фронт на Q„c ще се получи след нови
16 импулса. По подобен начин действа изходът Qn„, но на него се по-
лучава положителен фронт, когато съдържанието на брояча, който
работи в режим на изваждане, стане равно на 0.
Пример на CMOS реверсивен брояч е даден на фиг. 156г. Тук па-
ралелните входове Xt—Х4 и изходите Q\ — Q4 - същите, както при
брояча от фиг. 156а. Записване на информацията, подадена на Xt—
— Xi, става при Xs = 1 (обратно на брояча от фиг. 156а). Когато
=0, състоянието на Лt — Х\ не влияе върху работата на брояча.
227
+ 5V X, Хг X X' X г с
Г-С^----о----о___пУ r-.ll Г,' г,
16 9
)
8
х. X, Х5 Xb Q Q 0П £
Фиг. 157. Разположение на изводите на про-
трассируем делител на честота К155ИЕ8 (или
7497)
В този случай при С2 = 0 се преброяват положителните фронтове
на импулсите, постъпващи на вход Ct. Броячът работи в режим на
събиране при Х_ =1 и в режим на изваждане при Х„ =0. Във всеки
момент от време броенето може да спре чрез подаване на логическа 1
на вход С2.
Програмируеми делители на честота. Това са интегрални син
хронни броячи само с изход Qn, на който се получава логическа 0 или
1 (в зависимост от схемното решение) след постъпване на N входни
импулса. При това W може да се изменя с помощта на двоично число,
подадено на съответните управляващи входове. Като пример на
фиг. 157 е дадено разположението на изводите на 6-разреден програ-
мируем делител на честота. Входните импулси се подават на тактовия
вход С и след постъпване на N импулса на изход Q се получава логи-
ческа 1, а на инверсния вход Q — логическа 0. Стойността на N се оп-
редели по формулата М=64/(А4 4-2Л2+4Лз + 8Х4+16Х54-32Лб) -
Например при Xi=0, Х2=1, Хз=Х4 = 0 и Х5 = Х6 = 1 се получава
N=64/50, т. е. на всеки 64 входни импулса се получават 50 изходни
импулса. Този режим на работа се осигурява при ХР =0 (ХР е разре-
шаващ вход). Когато се подаде ХР = 1, се забранява постъпването на
импулси от вход С. За правилната работа на делителя трябва XQ = 1,
Хп =ХР =0. Входът Хп е нулиращ и при Хп = 1 всички тригери в де-
лителя се нулират.
Допълнителни сведения за други разновидности на синхронните
броячи, за реализацията им чрез ИС на тригери и за серийно произ-
веждани интегрални броячи са дадени в [15], [16], [20], [30] и [37].
9.6. СПРАВОЧНИ ДАННИ И ПРАКТИЧЕСКИ СХЕМИ
На фиг. 158 е дадено разположението на изводите на ТТЛ интегралната схема
К555ТМ9 (или LS174), която е с повишенр бързодействие и понижена консумация
и съдържа 6 независими синхронии D тригера. Следователно тя може да се използва
като 6-разреден регистър с паралелен вход и паралелен изход, откъдето е наименова-
ниетой. Нулиранетона регистъра се извършва чрез подаване на логическа 0 на вход/?,
независимо от сигналите на входове С и D. Записът се разрешава чрез R = l. Самото
записване се извършва, като най-напред 6-те разреда на числото се подават на входо-
вете Л, и след това постъпи положителен фронт на тактовия импулс на вход С (пре-
ход 0—1).
Пример за двоен асинхронен двоичнодесетичен брояч (два еднакви брояча в една
ИС) е даден на фиг. 159. Той е реализиран по ТТЛ технология с повишено бързо-
228
,к Псише и намалена консума-
Ш1>1 Двата брояча са напъл-
|к> пезависими, като изводите
и л щ еки от тях са от едната
cipana на иитегралната схе-
ма Нулирането на даден
брояч се извършва чрез по-
дл на не на логическа 1 на не-
овия вход XR, а нормален
режим на работа се осигурява
чрез Хк =0. Действието на
вески от броячите е същото,
както на 7490 (вж. фиг. 1546),
като входните импулси иа
брояч 1 се подават на изводи
Си и С12 (те съответстват на
изводи Ci и Сг на 7490), а на
брояч 2 — на Си и Си. Изхо-
дите на първия брояч са от
<2п(младши разред) до Q14
(сгарши разред), а на втория
брояч — съответно от Qs,
до Q24.
Основните приложения
на броячите са за броене на
импулси и за реализация на
делители на честота. На фиг.
160а е дадена схемата на син-
хронен двоичнодесетичен
брояч. Изходът Qt иа първия
тригер в ИС (вж. фиг*. 154а)
е свързан с входа Сг на
втория тригер. Изходните сиг-
наля от Qi и се подават на
входовете Х^| и Х^, чрез
Фиг. 159. Двоен асинхронен
десетичен брояч 74 LS390
Фиг. 160. Приложения иа
броячите: а) реализация на
|синхронен двоичнодесетичен
брояч чрез двоичен брояч
К155ИЕ5 (или 7493);
Фиг. 158. Разположение на изводите на ИС 74LS174
или К555ТМ9 (6-разреден паралелен регистър)
+ 5V С12 XR2 Q>2 Сг, 02? Q,
а
229
Фиг. 160. б) синхронен двои
чей брояч на 256, реализиран
с два брояча К155ИЕ7
което останалите 3 тригера
образуват брояч на 5 по схе-
мата от фиг. 153<Э. В резултат
на това след деветия импулс
на вход С се получава Qi = Q4
= 1 и Q2=Q3 = 0. Десетият
входен импулс осигурява Qi
= (?з = 0 и Q2=Q4 = 1, т. е.
на входовете XRI и XR2 по-
стъпва логическа 1. Тя нулира
брояча, което означава, че
схемата е брояч на 10.
За увеличаване на кое-
фициента на броене се използ-
ва каскадно свързване на
броячи. На фиг. 1606 е дадена
схемата на сумиращ брояч на
256. Свързването на входове-
те XR, Xs и Си на двете ИС
е в съответствие с точка 9.5.
Импулсите, конто ще се пре-
брояват, постъпват на вход С.
До 15-ия импулс, включи-
телно на изход Qnc на първия
брояч, има логическа 0, а след
16-ия импулс той преминава в
състояние 1. Този положи-
телен фронт е първият импулс, който се преброява от втория брояч. След 15.16 = 240
импулса на вход С вторият брояч има логически 1 на 4-те си изхода. След още 15 им-
пулса същото е и състоянието на първия брояч. Следователно при постъпване на
256-ия импулс двата брояча се нулират.
Допълнителните сведения за различните свързвания на 2 или повече двоични и
двоично-десетични брояча са дадени в [16] и (30].
230
Глава 10
КОМБИНАЦИОННИ ЛОГИЧЕСКИ СХЕМИ
Логическите състояния на изходите на комбинационните логи-
чески схеми зависят само от логическите състояния на техните видове
в даден момент от времето. Тези схеми се произвеждат като ИС със
средна степей на интеграция или се реализират с ЛЕ с малка степей
на интеграция. В тази глава са дадени принципите на реализация и
някои от най-често използваните комбинационни логически схеми.
10.1. ПРИНЦИП НА РЕАЛИЗАЦИЯ
В общ случай една комбинационна логическа схема има п входа
А', и и изхода Y, (фиг. 161), като m е производно число — например
то може да е равно на 1 или да е по-голямо от п. Състоянието на всеки
от изходите се определя чрез една булева функция E=f(^i . . ., Хп).
Тъй като Xi и Y, могат да имат само стойности 0 и 1, то често състоя-
нието на входовете в даден момент се описва като двоично число X с
и-разреда, а съответстващото му състояние на изходите — като т-
разредно число Y. Следователно може да се каже, че в общия случай
на входа на комбинационната логическа схема цостъпва едно двоич-
но число, а на изхода се получава друго двоично число. Входовете X,
се наричат информационна, тъй като на тях постъпва входната ин-
формация. Някои комбинационни логически схеми имат още една
трупа входовеХР, наречени службени
входове. Работата на схемите се
«разрешава» само при постъпване на
определено число (или числа) на
част от тези входове. При всички дру
ги числа се забранява работата на
схемата, като е възможно на всички
изходи да се установи логическа 0
или логическа 1. Друга част от слу-
жебните входове се използва за раз-
ширяване на възможностите на ком-
бинационните логически схеми.
Даден набор от функции Е мо
же да се реализира чрез различии
Инфор-
мационни
входове
Комби-
национна
логическа
V Т
о----1
Служебни
входове 6------
Хрк
—О п
Изходи
Фиг. 161. Общ вид на комбинацией
но логическа схема
231
схемни решения. За получаване на максимална простота на схемата
обикновено се използват тези решения, конто съдържат минимално
количество еднотипни ЛЕ (например само И—НЕ). За постигане
на това са разработени методи за преобразуване и минимизация на
логически функции, конто са разгледани достатъчно подробно в [3].
В тези преобразувания особено често се използва теоремата на
де Морган, която се изразява чрез равенствата
А + В=АВ и АВ = А + В, (10.1)
където А и В са логическ1рпроменливи. Например нека е дадена ло-
гическата функция Y=АВ АВ. Без използване на каквито и да е
преобразувания за реализиране на първото събираемо най-напред В
се инвертира с един ЛЕ НЕ (фиг. 162а), след което чрез двувходов
ЛЕ И—НЕ се получава АВ. По аналогичен начин се реализира и вто-
рото събираемо, а сумата им се получава чрез двувходова схема
ИЛИ. Тази схема има недостатъка, че използва три вида ЛЕ. За
реализиране на Y само с един вид ЛЕ функцията трябва да бъде пре-
образувана. Известно е, че двойното отрицание не променя една ло-
гическа функция или променлива, т. е. Y=AB-Y АВ . Сега чрез из-
ползване на първото равенство в (10.1) се получава Y=(АВ)(АВ'). За
реализиране на първия множител най-напред В се инвертира чрез
двувходов ЛЕ И—НЕ (фиг. 1626). С втори ЛЕ се получава АВ. По
а
същия начин се получава и АВ.
Накрая се осъществява умноже-
ние и инверсия с още един двувхо-
дов ЛЕ И—НЕ. Разглежданата
функция е прието да се означава
като У—ДфЛ, нарича се ИЗ-
КЛЮЧВАЩО ИЛИ и има голямо
приложение. Лесно е да се преце-
ни, че У=0, когато А и В са еднак-
ви (0 или 1) иУ=1 при А^В. По-
ради това понякога схемата се на-
рича логическа еднозначност.
Символичните й означения са да-
ООО
дени на фиг. 162в.
Според
БДС
Все още
изпопзвани
у нас
в
Фиг. 162. Реализация на
ИЗКЛЮЧВАЩО ИЛИ:
а) непосредствен начин;
б) чрез използване на ЛЕ
И-НЕ; в) символично оз-
начение
10.2. ДЕШИФРАТОРИ
Дешифраторите са комбинационны логически схеми с п информа-
ционни входа ит<2" изхода, като на всяко входно n-разредно число
съответства логическа 1 в един от изходите и логически 0 във всички
останали. Тази логическа 1 служи за разпознаване (дешифриране)
на входното число. Използват се и наименованията декодиране и
декодер. При наличие на п входа наименование™ е п-разреден де-
шифратор. Пълните дешифратори имат т=2п, а непълните —
т<2".
На фиг. 163а е дадена табли-
цата на истинност на двуразреден
пълен дешифратор. От нея след-
ват уравненията Yi=AB, У2=АВ,
Уз —АВ и У4=АВ. Вижда се, че
се използват двете променливи А и
В и техните инверсии. Поради това
в схемата на дешифратора трябва
да има 2 инвертора (фиг. 1636), на
изходите на конто се получава
А и В. За реализация на К се из-
ползва двувходов ЛЕ HL на чиито
входове се подават А и В. По ана-
логичен начин се реализират необ-
ходимите функции и на останалите
изходи. Принципът на реализация
на дешифратори с повече разреди
е сыцият, но използваните ЛЕ Са
с повече входове.
На фиг. 163в е дадено видоиз-
менение на схемата от фиг. 1636,
позволяващо разрещаване или за-
браняване на работата на деши-
фратора. Когато на разрешава-
щия вход ХР се подаде логическа 0,
на всички изходи също се получа-
ва логическа 0 независимо от със-
тоянието на входовете А и В. Това
означава, че се забранява работа-
га на дешифратора. При ХР = 1
действието на схемата е според да-
ценото описание — работата на
дешифратора е разрешена. Чрез
в А У, Гз Y.
0 0 1 0 0 0
0 1 0 1 0 0
I 0 0 0 1 0
J I 0 0 0 1
а
б
Фиг. 163. Дешифратори: а) таблица на
истинност на двуразреден дешифратор;
б) реализация с ЛЕ;
r AHVjfA---ч
®ивАиотека
233
Y£
Y£
p
в
24)+5V
>X, = A
>X2 = B
>X, = D
>*C2
)XC1
>r..
>Y,
13 >K12
Фиг. 163. в) видоизменение на схемата с
цел разрешения на работата; г) четирираз-
реден ТТЛ дешифратор К155ИДЗ (74154)
случаи работата му се забранява и
логическа 1.
прибавяне на допълнителни ЛЕ
забраната на работата може да
се осъществява при ХР = 1 или
да се реализират повече управ-
ляващи входове.
Произвеждат се различии
видове ТТЛ дешифратори като
ИС със средна степен на инте-
грация. Обикновено те са дву-,
три- или четириразредни, като
някои от тях имат варианти с
отворен колектор. Най-масово
разпространени са дешифрато-
рите от стандартната и мало-
мощната ТТЛ серия с повишено
бързодействие. Като пример на
фиг. 163г е дадено разположе-
нието на изводите на един от
най-мосово използваните де-
шифратори. Той е четириразре-
ден (информационните му вхо-
дове са А — D) и има 16 изхода
(Vi — Fie). Освен това са пред-
видена два управляващи входа
(XPi и Xpz). Дешифраторът ра
боти нормално само при ХР1
= Хр2 =0, докато в останалите
на всички изходи се установява
Допълнителни сведения за дешифраторите има в [20] и [30].
10.3. ПРЕОБРАЗУВАТЕЛИ НА КОД
Преобразувателите на код са комбинационни логически схеми,
на чийто вход се подава rz-разредно число в определен код, а на
изхода им се получава m-разредно число в друг код. Наименованието
на всяка конкретна схема има вида «X— Y преобразувател», като X
е наименованието на кода на входното число, а У — на изходното
число. Практически преобразувателите на код се реализират като ИС
със средна степен на интеграция, но могат да се синтезират от ЛЕ с
малка степен на интеграция. Най-голямо е приложението на преобра-
зувателите за управление на индикаторни устройства. Сравнително
по-редки са приложенията в системи за управление или за обработка
на информация.
Двоичнодесетични-десетични преобразуватели. Входното число
234
и .< а
е четириразредно в двоичнодесетичен код. Броят на изходите е 10,
като във всеки момент от времето има сигнал само на един от тях.
Следователно (вж. точка 10.2) тези преобразуватели всъщност пред-
ставляват непълен дешифратор. Практически се използват и двете
наименования. Самостоятелното приложение на тези преобразувате-
ли е за управление на газоразрядни лампи. Светенето на дадена циф-
ра на тези лампи изисква подаването на подходящ потенциал на един
от техните електроди и нулев потенциал на останалите. И тъй като
цифровите лампи работят със сравнително високо напрежение (150—
200 V), необходимо е използването на високоволтови транзистори.
В съвременните преобразуватели те са вградени и са свързани по
схема с отворен колектор (лампата е като външен товар). На
фиг. 164а е даден един от най-често използваните преобразуватели.
Четирите му входа, са ХА —XD (Лд — младши разред и XD — старши
разред). Сигналът на изходите Yt — Ую (често се отбелязват с Уо— Уэ,
като Уп служи за включване на цифрата 0 на лампата, У1 — за цифра-
та 1 и т. н.), чрез конто се включват цифрите, е логическа 0. Като се
има предвид това не е трудно да се състави таблицата на истинност
на преобразувателя. Свързването на катодите на лампата към съот-
ветния разред на преобразувателя е показано на фиг. 1646. При У, = 0
съответният катод се свързва през преобразувателя към маса и про-
тича ток от (70 през Ra и пространството анод — катод около съответ-
ната цифра. На фиг. 1646 с прекъсната линия е показано получаване-
то на входното число на преобразувателя от двоичен брояч. В този
случай светещата цифра на лампата показва броя на импулсите, по-
стъпили на входа X.
Фиг. 164. Двоичнодесетичен-десети-
чен преобразувател: а) преобразу-
нагел К155ИД1 (74141); б) свързва-
пе па цифрова газоразрядна лампа
235
Двоичнодесетични-седемсегментни преобразуватели. В съвре-
менните радиоелектронни устройства най-често се използват седем-
сегментни индикатора, реализирани със светодиоди, с течни кристали
или на принципа на електролуминесценцията. На фиг. 165а е дадена
международно приетата номерация на сегментите. Формирането на
цифрите става чрез включване на съответните сегменти към захран-
ващото напрежение. Във формирането на цифрите 6 и 9 съществуват
различия. Сегментът а може да участва или не във формирането на 6.
Същото се отнася за сегмента d при изписване на 9. Освен цифрите
от 0 до 9 с тези индикатори могат да се изобразяват и други символи.
Някои от тях са дадени на фиг. 1656 и в.
За управляване на седемсегментните индикатори се използват
цифрови ИС на двоичнодесетични-седемсегментни преобразуватели.
Принципите на тяхната реализация са изложени в точка 10.1, а до-
пълнителни подробности има в [30].
На фиг. 166а са дадени едни от най-често използваните ТТЛ пре-
образуватели. Захранващото напрежение е 4-5V и се подава между
изводи 16 и 8. Постояннотоковата консумация е между 25 mA при
варианти с понижена консумация и 65 mA при стандартната ТТЛ се-
рия. Информационните входове са ХА —XD, на конто се подава чети-
риразредно двоично число DCBA (на ХА се подава младшият разред,
а на — старшият разред). Изходите са Ya— Yg, всеки от които.от-
говаря на съответния сегмент на. индикатора (вж. фиг. 165а). При
наличие на сигнал на даден изход се казва, че на него има активно
ниво. За 7446 и 7447 то е логическа 0, а за 7448 — логическа 1. Когато
изходното число има десетичен еквивалент, между 0 и 9 се получава
активно ниво на изходите на преобразувателя, съответстващи на
сегментите на индикатора за формиране на съответната цифра. На-
Фиг. 165. Седемсегментни индикато-
ри: а) номерация на сегментите; б)
един възможен начин за формиране
на «цифрите» след 9; в) друг начин,
използван в някои съветски инди-
катори
(121
Сегмен-
тите са
изгасени
(13) (14) (15)
б
(10) (11) (12) (13)
е
Сегмен-
тите са
изгасени
(14) (15)
236
Фиг. 166. Двоичнодесетични-седемсегментни
преобразуватели: а) разположение на изводи
те на 7446—7448; б) свързване на светодиоден
индикатор към преобразувател с активна О
на изхода; в) свързване на един от сегментите
на светодиоден индикатор към преобразувател
с активна 1 на изхода
YrJ % Уд Yb Ус Ге
16 9
э
XB ХС XLT / RB1 XD XA 1
BI/RBO
а
VQBU
пример нека DCBA = 0101 (десетичен еквивалент 5). Тогава се полу-
чава активно ниво на изходи Ya, Yf, Yg, Yc и Yd, с което на индикатора
се изписва 5. Когато десетичният еквивалент на DCBA е по-голям от
9 сс получава активно ниво на изходите, съответстващи на сегменти-
те от ф±1г. 1646.
С A г, BI/RBO и RBI са означени служебните входове на пре-
образувателя. Входът XLT служи за проверка на изправността на ин
диксора. При XLT =0 на изходите Ya— Yg се получаса активно ниво и
светят седемте сегмёнта. Нормалната работа на преобразувателя
се осигурява при XLT — l. Нивото на сигнала на входа RBI оказва
влияние върху работата на преобразувателя само когато Ха=Хв
— Хс =XD =0, т. е. на индикатора трябва да се появи 0. Тази
0 се изписва чрез RBI= 1 и активно ниво на изходи Ya, Yb, Yc, Yd, Ye и
Yf. При RBI=0 на нито един от изходите няма активно ниво — ин-
дикаторът е изгасен. Това е от голямо значение при мноюразредните
индикатори. Например при четириразреден индикатор трябва да се
и шише числото 15. Ако входът RBI не съществува, ще се получи чис-
237
лото 0015, което е неудобно. Чрез подаване на RBJ = 0 на преобра-
зувателите за първите два разреда съответните индикатори се из-
гасяват. Изводът B1/RBO може да се използва като вход (В/) или
изход (RBO). В първия случай приложението е като разрешаващ
вход — работата на преобразувателя е възможна, когато на този из-
вод се подаде логическа 0. Когато се подаде логическа 1, на нито един
от изходите няма активно ниво — индикаторът се изгасява. Така се
създава още една полезна възможност — регулиране на големината
на изходните токове на преобразувателя, с което се измени силата на
светене на индикатора. За целта на BI/RBO се подават правоъгълни
импулси, който непрекъснато включват и изключват сегментите, за-
действани чрез входовете ХА—XD . Следователно чрез промяна на
коефициента на запълване на импулсите може да се променя яркостта
на светене на индикатора. Използването на BI/RBO като изход е
евързано с входа RB1. На този изход се установява логическа 0, кога-
то индикаторът се изгасява чрез ХА =ХВ — Хс =XD =RBI=0.
Основната разлика между трите преобразувателя е, че активното
ниво на 7446 и 7447 е логическа 0, а на 7448 — логическа 1. Освен
това 7446 и 7447 са с отворен колектор и осигуряват IQ0 до 40 mA, до-
като 7448 има вграден резистор последователно с всеки от изходите
и /q0 може да достигне до 8 гпА.
На фиг. 1666 е даден пример за свързване на седемсегментен ин-
дикатор VQB71 към преобразувател 7447. Индикаторът съдържа 8
светодиода — за сегментите и за десетична точка (dP). Резисторите
Ra — Rg и RdP имат същото предназначение, както в схемата от
фиг. 95о. По същия начин се изчислява и съпротивлението им. Включ-
ването на десетичната точка се осъществява чрез DP = 0. Входът XLT
за проверка на състоянието на индикатора не е задължително да се
използва. Същото се отнася и за входа RB1. На извод BI/RBO на
7447 е свързан инвертор ЛЕ, на чийто вход постъпват правоъгълни
импулси за регулиране на яркостта посредством промяна на коефи-
циента на запълване.
Обикновено един индикатор съдържа повече от една цифра. Вся-
ка от цифрите се управлява от отделен преобразувател на код. За
всички десетични точки има отделна схема на управление. Регулира-
нето на яркостта на всички цифри се прави едновременно, т. е. вхо-
довете на техните ЛЕ се свързват към източника на правоъгълни
импулси.
Захранването на светодиодни индикатори от преобразуватели на
код с активна 1 на изхода изисква прибавянето на допълнителни
транзистори към всеки от разредите (фиг. 166в). При логическа 1 на
базата на транзистора той се насища и през светодиода на съответ-
ния сегмент протича ток. Когато от преобразувателя постъпи логи-
ческа 0, транзисторът се запушва и токът през сегмента се пре-
кратява.
948
Фиг. 167. Блокова схема на преобразувател 74143
Новите варианти
на разгледаните преоб-
разуватели имат озна-
чения 74246, 74247 и
74248. Единствената им
разлика е, че при изпис-
ването на цифрата 6 се
използва и сегментът а,
а при цифра 9 — и сег-
ментът d.
Съществуват и по-
сложни двоичнодесе-
тични-седемсегментни
преобразуватели. Като
пример на фиг. 167 е да-
дена блоковата схема
на преобразувателя
74143. Входното число
постъпва като поредица
от импулси на вход С.
Броят на тези импулси
определи числото, което
ще се получи на индика-
тора, свързан към изхо-
дите Ya—¥е на преоб-
разувателя. Броячът на
16 дава на изхода си
двоично число, равно на
броя на импулсите. За
да се осъществи това,
трябва работата на
брояча да се разреши чрез ХРР —XPS =0. Когато ионе на един от тези
входове има логическа 1, броячът не работи. Изходът Q е в състояние
0 само когато броячът е в състояние 9. Неговото изходно число се
записва в четириразреден паралелен регистър при Хс =0. Когато
Хс — 1 запис не се осъществява. Записаното число се получава на
изходи Ya — Yd . Същото това число се преобразува най-напред в
десетичен код. Условията за работа на този преобразувател зависят
от сигналите на четирите служебни входа RBI, Bl, RBO и X, , конто
имат същото значение, както при преобразувателите 7446—7448.
Единствената разлика е, че вместо един извод за BI и RBO тук изво-
дите са 2. Последният блок на ИС осъществява преобразуване на
юсетичния код в седемсегментен.
239
Фиг. 168. CMOS двоичнодесетичен-
седемсегментен преобразувател
К564ИД4: а) блокова схема; б)
свързване на светодиоден индикатор
с общ анод чрез буфер К564ПУ4
Съществуват, макар и
неголям брой CMOS двоич-
нодесетичниседемсегментни
преобразуватели. На фиг.
168а е дадена блоковата
схема на преобразувател
К564ИД4. Най-напред се
преобразува нивото на вход-
ните сигнали. Входът ХР слу-
жи за формиране на знака
на сигналите на изходи Уа
— У/. При логическа 0 на то-
зи вход активного ниво на из-
б
240
ходите е логическа 0, а при ХР = 1 —логическа 1. Второго стъпало
е самият преобразувател на двоичнодесетичен в седемсегментен код.
На изхода на ИС са поставени 7 усилватели (по 1 на всеки изход),
конто осигуряват повишаване на изходния ток.
С преобразувателя могат да се задействат светодиодни и течно-
кристални индикатори. Обикновено изходният ток на преобразува-
теля не е достатъчен за осигуряване на необходимата яркост на свето-
диодните индикатори. Поради това между преобразувателите и ин-
дикаторите се свързва буфер. Той може да е реализиран с дискретни
транзистори, като за всеки разред се използва схемата от фиг. 131 ж,
в която вместо RT се поставя последователно свързан резистор и един
от сегментите на индикатора, както на фиг. 120а. Съществуват и ИС
на буферни усилватели. На фиг. 1686 е дадено свързването на буфер-
ни усилватели К564ПУ4. Тази ИС осигурява /Q0 =8 mA на всеки от
изходите си, което е достатъчно за част от съществуващите индика-
тори. В случая е използван индикатор, катодите на чиито сегменти
са свързани към изводите а — g, а всички аноди са съединени заедно
чрез извод А към 4~ UDD (това е индикатор с общ анод). Схеми на
свързване на индикатори към К564ИД4 са дадени в [37].
Динамична индикация. Практически се използват индикатори
с повече от 1 цифра, като броят им п може да достигне до 10. В такъв
случай могат да се свържат успоредно н-преобразувателя, например
дадените на фиг. 166 и 167. Това означава, че индикаторът ще е съе-
динен с преобразувателите с 8 проводника, което е твърде неудобно.
За намаляване на броя на проводниците се използва динамична ин-
дикация, чийто прицип на действие се изяснява чрез схемата за свето-
диодни индикатори от фиг. 169. Едноименните сегменти на всички
цифри са свързани към съответния изход на единствения двоично-
десетичен-седемсегментен преобразувател. Същото се отнася и за де-
сетичната точка dP. Ако преобразувателят не може да осигури доста-
тъчен ток за сегментите, се поставя буфер. Анодното напрежение
+ 5 V на всички сегменти на дадената цифра се подава през ключови
транзистори Ti—Т„, управлявани от входовете Hi—И„. Често те се
наричат адресни входове. Нека в даден момент от времето от преобра-
зувателя се подаде кодова комбинация, съответстваща на дадена
цифра. Същевременно на входа И( постъпва логическа 0, поради
което транзисторът Ti се насища и напрежението 4-5 V се подава
само на първия индикатор, на който се появява цифрата. След това се
подава друга кодова комбинация и логическа 0 на /2 — светва вто-
рият индикатор и т. н. Поради инертността на човешкото око около
0,1 s след изгасване на дадена цифра се запазва субективното въз-
приятие, че тя свети. Това позволява при достатъчна честота на пре-
включване на цифрите да изглежда, че всички светят одновременно.
Ki Ишсгрални схеми
241
Фиг. 169. Схема с динамична индикация
Преобразуватели на двоичен в двоичнодесетичен код и обратно.
При работа на изчислителните машини се използват различии кодове
за представяне на двоичните числа. Най-голямо приложение има
двоичният код. Всеки от разредите на едно число в двоичен код е
пропорционален на 21, където / е номерът на разреда. Например чис-
лото 10010111 съответства на десетичното число 1.27 + 0.26-f~0.25
ф-1 •24ф-0.23+ 1.22ф-1.2°= 151. При двоичнодесетичния код числата
се разделят на групи по 4 и на всяка трупа отговаря една цифра на
съответното десетично число. Следователно във всяка трупа има
двоични числа от 0000 до 1001. Ако числото от разгледания пример е в
двоичнодесетичен код, първата му трупа е 0001 (на нея отговаря де-
сетичната цифра 1), втората трупа е 01431 (десетична цифра 5) и тре-
тата трупа е 0001.
Двоичният код има най-голямо приложение в изчислителната
техника, докато двоичнодесетичният код е особено подходящ в конт-
ролно-измервателната апаратура.
242
На фиг. 170а е дадено съответствието на четириразредни числа
и двоичен и двоичнодесетичен код. Вижда се, че младшите разреди
Уд и Fi са равни, т. е. няма нужда от преобразуване. Освен това раз-
реди К6— Кв са 0 и затова също не трябва да се преобразуват. Следо-
вателно преобразувателят трябва да има 4 изхода за К2—Уб
(фиг. 1706). Практически като ТТЛ ИС се правят преобразуватели
за шестразредни числа в двоичен код. Съответствието на изходните
и входните им сигнали (т. е. тяхната таблица на истинност) може да
се получи чрез продължаване на таблицата от фиг. 170а. Пример за
гакъв преобразувател е даден на фиг. 170в, където ХА —XD са входо-
вете, а К, — Кв — изходите. Изводи У7 и Кв не се използват и затова
Десе- тич- но чис- ло Двоичен код Двоичнодесетичен код
XD ХС хв ХА У. к, у. К, У, У3 У, г,
0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0 0 0 0 1
2 0 0 1 0 0 0 0 0 0 0 1 0
3 0 0 1 1 0 0 0 0 0 0 1 1
4 0 1 0 0 . 0 0 0 0 0 1 0 0
5 0 1 0 1 0 0 0 0 0 • 1 0 1
6 0 1 1 0 0 0 0 0 0 1 1 0
7 0 1 1 1 0 0 0 0 1 1 1 0
8 1 0 0 0 0 0 0 0 1 0 0 0
9 1 0 0 1 0 0 0 0 1 0 0 1
10 1 0 1 0 0 0 0 1 0 0 0 0
11 1 0 1 1 0 0 0 1 0 0 0 1
12 1 1 0 0 0 0 0 1 0 0 1 0
13 1 1 0 1 0 0 0 1 0 0 1 1
14 1 1 1 0 0 0 0 1 0 1 0 0
15 1 1 1 1 0 0 0 1 0 1 0 1
а
Фиг 170. Преобразуватели на двоичен в двоичнодесетичен код: а) съответствие
U.I •и‘|ириразредни числа в двоичен код и числа в двоичнодесетичен код;
243
в
Фиг. 170. 6) преобразувател на четирираз-
редни числа; в) К155ПР7 (74185)
на тях е установена логическа 1.
Извод ХР е разрешаващ вход.
Преобразувателят работы при
ХР = 0, а когато ХР = 1, на всич-
ки изходи се установява логи-
ческа 1 независимо от състоя-
нието на входовете.
Съществуват и ИС на пре-
образуватели на число от дво-
ичнодесетичен в двоичен код.
Пример за такъв ТТЛ преобра-
зувател е К155ПР6 (или
74184). Реализирането на пре-
образуване на числа (с повече
разреди се извършва чрез
свързване на няколко от раз-
гледаните ИС.
Допълнителни сведения за
преобразувателите са дадени.в
[12], [15], [28], [30] и [37].
10.4. ЦИФРОВИ МУЛТИПЛЕКСОРИ
Цифровите мултиплексори са комбинационни логически схеми с
2 информационны входа, m служебни входа и 1 изход. Във всеки мо-
мент от времето на изхода се получава сигналът, подаден на един от
входовете, който се избира посредством число, постъпващо на част п
от служебните входове. Те се наричат адресни, тъй като изборът на
даден вход е все едно избор на адреса му. Прието е адресните входове
да се отбелязват с ХА, Хв, Хс, . . . (фиг. 171а). Останалите служебни
входове обикновено се използват за разрешаване на работата на
мултиплексора, откъдето идва наименованието им. При някои мулти-
плексори има допълнителен изход Y, сигналът на който е инверти-
ран спрямо Y.
У нас често се използва наименованието 2"-входови мултиплек-
сори, но се среща и n-разредни мултиплексори. Например може да
се каже осемвходов или триразреден мултиплексор. В съветската
и западната литература те се наричат мултиплексори 2" линии в 1 или
съкратено 2": 1 (например 8 линии в 1 или 8:1).
244
Съществуват раз-
личия в принципите на
реализация на ТТЛ и
CMOS мултиплексори.
ТТЛ мултиплексорите
използват ЛЕ, докато
CMOS са реализирани с
двупосочни аналогови
ключове (вж. фиг.
128в). Последното поз-
волява чрез CMOS мул-
типлексорите да се пре-
дават еднакво добре
цифрови и аналогови
сигнали. Поради това
гези мултиплексори са
разгледани в точка 13.1.
На фиг. 1716 е дадена
принципната схема на
четирнразреден ТТЛ
мултиплексор. При ХР
— 1 на изхода на ЛЕЗ
и на един от входовете
на ЛЕ4—ЛЕ7 има логи-
ческа 0, което означава
логически 0 на изходите
на ЛЕ4—ЛЕ8, незави-
симо от състоянието 'на
информационните вхо-
дове. Следователно ра-
ботата на мултиплексо-
ра е забранена (Е=0).
Неговото действие е
възможно при Лр=0,
когато на изхода на
ЛЕЗ има логическа 1 и
състоянието на изходи-
Фиг. 171. Цифрови мулти-
плексори; а) блокова схе-
ма; б) четиривходов ТТЛ
мултиплексор (1/2 от
К155КП2 или 1/2 от
74153);
245
Фиг. 171. в) увеличаване на броя на
входовете чрез използване на няколко
мултиплексора
те на ЛЕ4—ЛЕ7 се определи от
сигналите на техните входове. При
%а ~^в =0 трябва на изхода Y да
се получи сигналът на вход Xt. То-
ва може да се осигури, като на три-
те входа на ЛЕ4 има логическа 1,
при което състоянието на изхода
му ще е същото, както състоянието
на входа Xt и съответно (тъй като
ЛЕ8 е схема ИЛИ) Y=Xt. За да
се постигне това, изходите на ЛЕ1
и ЛЕ2 се евързват с два от входо-
вете на ЛЕ4. За осигуряване на
Y=X? трябва при ХА =1 (младши
разред) и Хв =0 на трите входа
(без Х2) на ЛЕ5 да има логическа
1. Следователно на единия от тях
се подава ХА , а на другия — Хв от
изхода на ЛЕ2. По аналогичен на-
чин са съществени връзките на
входовете на ЛЕ6 и ЛЕ7.
Практически се произвеждат
двувходови (обикновено 4 в една
ИС), четиривходови (2 в една
ИС), осемвходови и 16-входови
мултиплексори. Обикновено те се
реализират на същия принцип,
както схемата от фиг. 1716. При
необходимост -от увеличаване на
броя на входовете. се евързват ня-
колко мултиплексора (фиг. 171в). Използват се два четиривходови и
един двувходов мултиплексор, означени с MUX. Информационните
входове на схемата са Хц —ХА\ и Х|2— Х42. В зависимост от стойнос-
тите на ХА и Хв на изхода Fi се получава един от входните сигнали
Хп— Х4), а на изхода Г2— един от сигналите Х)2—Х42. Един от тези
два сигнала се пропуска на изхода Y на MUX3 в зависимост от стой-
ността на Хс. При Хс =0 това е Ei, а при Хс = 1
е У2. Например ХА =0, Хв = 1 и Хс = 1. Тогава се получава Fi = Хз1,
К2 = Хз2 и Е = Хз2.
Съществуват и мултиплексори с 3 състояния (например
К555КП15П или 74251). Техният разрешаващ вход се означава с Х2
и при забрана на работата на мултиплексора вместо У=0 изходът се
установява в състояние на висок импеданс.
Допълнителни сведения за цифрови ТТЛ мултиплексори са да-
дени в [20] и [30].
246
10.5. АРИТМЕТИЧНИ УСТРОЙСТВА
Аритметичните устройства извършват събиране, изваждане, ум-
ножение и деление, както и сравняване на две двоични числа А и В.
Изваждането се свежда до събирането А—(—В). Умножението АВ
се извършва чрез събиране В-пъти на числото А. Делението също се
свежда до събиране, което означава, че четирите аритметични дейст-
вия могат да се извършват само чрез събиране. Поради това най-
голямо разпространение имат схеми за събиране, наречени суматори.
Те се произвеждат като цифрови ИС със средна степей на интеграция
или представляват части от големи, свърхголеми и ултраголеми ИС.
Аритметични схеми. Събирането на две едноразредни двоични
числа е най-простата аритметична операция, която е дадена с табли-
цата на истинност от фиг. 172о. Сумата на двете числа е двуразредно
число с младши разред S и старши разред С. Прието е С да се нарича
пренос. Събирането се извършва по схемата от фиг. 1726, наречена
полусуматор. В нея ЛЕ1 е ИЗКЛЮЧВАЩО ИЛИ (вж. фиг. 161), а
ЛЕ2 е схема И. При събирането на две многоразредни числа полу-
суматорът се използва само в младшия разред. Във всички останали
разреди се събират двете им цифри А,- и В,- и преносът от предишния
разред G_|. Това се извършва по правилата за събиране на двоични
числа и е отразено чрез таблицата за истинност от фиг. 172в, където
преносът С, е старшият разред, а сумата S, — младшият разред. Из-
ползва се схемата от фиг. 172г, която се нарича пълен едноразреден
суматор. Например нека А<=1, В,= С(_| =0, т. е. на входа на сума-
тора е подадена комбинация № 5 от таблицата на истинност. Според
точка 10.1 в този случай на изхода на ЛЕ1 ще има логическа 1. Също-
то е положението на изходите на ЛЕ2 и ЛЕЗ. Следователно преносът
е С, = 0. Същевременно на горния вход на ЛЕ4 има логическа 1, а на
долния вход — логическа 0. В резултат на това на изход Е,- се получа-
ва логическа 1. Един пример за цифрова ИС на едноразреден пълен
суматор е дадена на фиг. 1726. За всяка от входните величини А и В
са предвидени по 4 входа — съответно^А*, А1, Аг, Ас и В*, В1.В2, Вс,
като са в сила съотношенията А =А*ф-Ас-фА(А2 и В —В* + ВС
+ В|Вг. С това е създадена възможност за различен начин на зада-
ване на А и В. Например, ако се използват само входове А( и В|,
трябва да се осигури А* = АС =А2=В* = ВС = В2 = 1, което се пости-
га чрез схемите от фиг. 119а или б. Също за удобство в ИС са пред-
видени 2 изхода — X и 2.
Съществуват и ИС на дву- и четириразредни суматори. Пример
за ТТЛ двуразреден пълен суматор са К155ИМ2 и 7482. На фиг. 173
е дадено разположението на изводите на ТТЛ четириразреден пълен
суматор. Разредите на входното число А се подават на изводи A i —А4,
разредите на В — на изводи Bi —В4, а изходното число се получава
па изводи Si — S4. Входният пренос е Со, а изходният— С4.
247
Фиг. 172. Едноразредни суматори: а) таблица на истинност на полусуматор; б) схема
на полусуматор; в) таблица на истинност на едноразреден пълеи суматор; г) схема на
едноразреден пълен суматор; д) интегрална схеМа К155ИМ1 (7480)
Има и CMOS пълни суматори (най-често четириразредни), конто
функционално са със същото действие, както ТТЛ суматорите.
Произвеждат се схеми със средна степей на интеграция за умно-
жаване на две двоични числа. Обикновеио и двете са четириразредни
(както при схемата от фиг. 173), но едното може д.а е двуразредно.
Примери са ТТЛ ИС 74284 и 74285.
Аритметично-логически устройства. Те служат за изпълняване
на различии аритметични или логически операции над входните про-
менливи. Разликата между двата вида операции е, че при аритметич-
ните има пренос, а при логическите няма. Аритметично-логическите
устройства се произвеждат като ТТЛ ИС със средна степей на инте-
грация, но много по-често са част от по-големи ИС за начисление,
248
използване в електрон-
ноизчислителните ма-
шини, персоналните
компютри и електрон-
ните калкулатори. Като
пример на фиг. 174 е да-
дено аритметично-логи-
ческото устройство
К155ИПЗ (или 74181).
То извършва действия
над две четириразредни
двоични числа А и В,
подавани съответно на
изводи Ai — А 4 и Bi
— В4. Резултатът също
е четириразредно число,
което се получава на из-
води Fi—При по-
даване на М=0 могат
да се извършват 16
аритметични операции,
В, С4 св J_ в1 а2 2.
16 9
1 ' 8
л4 г, А, В3 +5V в2 А2
Фиг 173. Четириразреден пълен су-
матор К155ИМЗ (7483)
+ 5V А2 В2 А, В, Ал Ва G С4 Р A=BFa
В, A, S, S, S2 S, С М Ft F2 F3 -L
Фиг. 174. Аритметично-логическо устройство
К155ИПЗ (74181)
като всяка от тях се задава чрез четириразредно число, постъпваще
на входове Si —S4. Други 16 логически операции могат да се зададат
чрез същото число, но при М=1’. При аритметични операции се из-
ползва преносът С от предишни пресмятания, а преносът в резултат
на операциите се получава на извод Ci. Изводи G и Р се използват
само когато устройството е част от по-сложни схеми за изчисление.
Видът на извършваните операции и начинът на задаването им се
определят в таблицата на истинност._Например могат да се извърш-
ват логически операции АВ, А + В, АВ и др. и аритметични операции
АВ А-А, А — 1, A-j-B и т. н. Устройството може да се използва и за
сравняване на двете числа А и В, т. е. да работи като цифров компа-
ратор. Когато А = В, на извод А = В се получава логическа 1, а във
всички други случаи там има логическа 0.
Подобно е действието на CMOS аритметично-логическото уст-
ройство К564ИПЗ.
Цифрови компаратори. Това са схеми за сравняване на две п-
разредни двоични числа А и В, като задължително има изход, на кой-
то се получава логическа 0 или 1 при А = В. В повечето случаи има
допълнителни изводи за регистриране на неравенствата Л> В и
Л <В. Най-простият цифров компаратор е схемата ИЗКЛЮЧВАЩО
ИЛИ (вж. точка 10.1). За да се получи Y = 1 при А = В и У = 0 при
Л =/=В, може да се използва видоизменението от фиг. 175а. За реали-
зация на n-разреден компаратор се използват п едноразредни ком-
249
L— &
+ 5V Л4 4, B3 Л2 Вг А, В
В„ f А=В | А>В А =В\ -L
А <В А > В А <В
Входове
Изходи
Фиг. 175. Цифрови компаратори: а) за едноразредни числа; б) за п-разредни числа;
в) ИС на четирнразреден компаратор К555СП1П (74LS85)
паратори, всеки от конто сравнява по един от разредите на числата
(фиг. 1756). Изходните сигнали постъпват на n-входова схема И.
Когато Л = В, на изходите на всички едноразредни компаратори се
получава логическа 1, т. е. У=1. Ако един или повече от разредите
се различават (т. е. А =#В), на изходите на съответните едноразредни
компаратори се получава логическа 0 и У=0. Произвеждат се и циф-
рови ИС със средна степен на интеграция на четириразредни компа-
ратори. Като пример на фиг. 175в е дадено разположението на изво-
дите на ТТЛ компаратора К555СП1П, на който съответства 74L85.
На входовете А। —Л4 и В] — се подават сравняваните числа А и В.
Когато А = В, на изход А = В се получава логическа 1. Аналогично
на изходи Л> йи Л<В има логическа 1 при съответното съотноше-
ние на двете числа. Входовете Л> В, А = В и Л < В се използват, ко-
гато с тази ИС се реализират цифрови компаратори с повече разреди.
Подобно е действието на четириразредния CMOS цифров компаратор
К561ИП2 (или CD4585B).
Допълнителни сведения за аритметичните устройства са да-
дени в [20], [30] и [37].
250
Глава 11
ПАМЕТИ
Паметите представляват електронни устройства за запомняне
на информация в двоичен вид. Тяхната основна облает на приложе-
ние е изчислителната техника, но все по-често започват да се използ-
ват и в измервателни уреди, битовата електроника и на много други
места. Съществуват различии принципи за реализация на памети,
от конто най-голямо значение имат полупроводниковите памети. Те
представляват цифрови ИС и се реализират чрез всички технологии,
разгледани в глава 7. Освен това се разработват памети на основата
на прибори със зарядна връзка, на конто се възлагат големи надежди
за замяна на паметите с магнитна лента. В тази глава са изяснени
принципите на реализация, основните параметри и раз нов иди остите
на най-разпространените съвременни цифрови ИС на памети. За
краткост те ще бъдат наричани памети.
11.1. ПРИНЦИП НА РЕАЛИЗАЦИЯ И ОСНОВНИ ПАРАМЕТРИ
Най-голямо приложение имат паметите, реализирани по блоко-
вата схема от фиг. 176. Тя съдържа запомнящ'а матрица с формат
тХ«, което означава, че в нея има тп запомнящи клетки в т-реда
и n-стълба, наричани съответно хоризонтални и вертикални шини.
Във всяка клетка се записва едноразредно двоично число, т. е. 1 бит
(1 bit) информация. Следователно максималното количество инфор-
мация, което може да бъде записано в паметта, е V=mn и се нарича
обем на паметта. Той се измерва в бЬтове или килобитове (Kbit), като
1 Kbit= 1024 bit. Обикновено обемът е между 16 bit и 512 bit.
От гледна точка на използването на паметите важен параметър е
организацията им. Тя показва броят N на записваните числа и раз-
редността им k, като винаги Nk= V. Организацията се означава ка-
то Например ТТЛ паметта К155РЕ21 (или 74187) има формат
32X32, организация 256X4 bit и обем 1 Kbit. Най-често k е 1,4 или
8, т. е. в паметите се записват едноразредни, четириразредни или
осемразредни числа. Тъй като 8 bit представляват 1 байт (1 byte), то
за паметите с осемразредни числа често се казва, че имат байтова
организация. Например с такава организация е българската памет
СМ7508, която има N= 1 Kbit и k = 8, т. е. V = 8196 bit. За записване
251
Запомняща
матрица
Фиг. 176. Основна блокова схема на намет
на 1 bit в дадена запомняща клетка трябва да се подаде подходящ
логически сигнал само на хоризонталната шина, на която е клетката
(фиг. 176). Това се осигурява от адресния дешифратор X (вж. точ-
ка 10.2). Изходите на всички n-вертикални шини на запомнящата
матрица са свързани към блока на усилвателите за запис и четене.
Двоичното число Y посредством адресния дешифратор Y (аналогичен
на дешифратора X) определи сигналите на кои вертикални шини ще
бъдат свързани към входните клеми през съответните усилватели.
Броят k на тези клеми е между 1 и п и е равен на разредността k на
записваните числа. Например памет с организация 16Х 1 bit (N= 16
и k = 1) има само 1 вход и подаденото на него число се записва в една
от 16-те запомнящи клетки. Когато k = n, входните сигнали и адрес-
ният дешифратор са излишни, тъй като записваното число заема
всички запомнящи клетки на избраната хоризонтална шина. Напри-
мер памет с организация 4X4 bit има 4 хоризонтални шини с по 4
запомнящи клетки във всяка от тях, а записваното число е четири-
разредно.
Предназначението на усилвателите за запис е да осигурят не-
обходимото нивр на сигнала. Прието е числото в запомнящата клетка
да се нарича нейно съдържание. Извеждането на съдържанието на
клетката на изхода на паметта се нарича четене, при което съдържа-
нието не се измени (числото остава записано в запомнящата клетка).
252
'Процесът на четене е аналогичен на записа, но сега чрез усилвател
за четене се осигурява необходимото ниво на сигнала на изходите.
Техният брой също е k. Съвкупността от входовете и изходите обра-
зуват шината за данни на паметта.
Описаните процеси на запис и четене се управляват от сигнали,
постъпващи на входовете за управление. Тези входове образуват
шината за управление. Сигналите се обработват от схемата за управ-
ление и постъпват в други блокове на паметта. Например един от
входовете на шината за управление е за избор на паметта. Обикно-
вено той се означава с СЕ (Chip Enable — разрешение на ИС). Само
при подходящ сигнал на този вход в паметта може да се записва или
чете информация. В този случай схемата за управление подава на
адресните дешифратори X и У разрешаващи сигнали, благодарение
на конто става възможно избирането на съвтветната запомняща
клетка. Понякога се използва още един вход CS (Chip Select — избор
на ИС), който разрешава работата само на усилвателите за четене
и запис (даден на фиг. 176 с прекъсната линия). Друг важен управ-
ляващ вход е четене — запис R/W (Read/Write — четене/запис).
При логическа 0 на този вход схемата за управление изработва сиг-
нал към усилвателите четене — запис и осигурява един от двата ре-
жима на работа. При логическа 1 паметта е в другия си режим.
Освен обемът паметите имат множество други параметри, конто
се разделят на статични и динамични. Един от основните статична
параметри е захранващото напрежение Ucc, което най-често е 4-5 V,
а по-рядко 4-12 V. Друг параметър е консумираният ток 1СС, който
обикновено е от няколко десетки mA до 100—120 mA. Трябва да се
отбележи, че много от паметите имат т. нар. режим на понижена кон-
сумация (Stand-by), при който информацията в матрицата се съхра-
нява, но усилвателите за четене и запис са изключени. Това се използ-
ва в аварийни случаи, когато захранващото напрежение на изчисли-
телното устройство се изключва поради повреда и за да не се загуби
записаната информация, автоматично се осигурява превключване на
резервно захранване. То се осигурява от батерия или акумулатор,
конто поради изискванията за малки размери могат да дават малък
ток. Две прости схеми за резервно захранване са дадени на фиг. 177.
В схемата от фиг. 177а при наличие на Ucc дйодът е запушен. Когато
поради авария се получи Ucc =0, дйодът се отпушва и захранването
се осигурява от батерията Б. При наличие на акумулатор А
(фиг. 1776) той захранва постоянно паметта. Когато А е добре заре-
ден, дйодът е запушен. При изтощаването на акумулатора напреже-
нието му намалява, дйодът се отпушва и А се дозарежда от Ucc. Това
е т. нар. буферен режим на работа на акумулатора.
Динамичните параметри определят продължителностите на им-
пулсите на различните входове на паметта и последователността на
253
Памет
Фиг. 178. Цикъл четене на памет СМ8102
Фиг. 177. Резервно захран-
ване на намети: а) от гал-
ванична батерия Б; б) от
акумулатор А
тези импулси, необходима за правилната работа. Поради това е пра
видно да се използва времедиаграмата на работа на паметта и опре-
деляните от нея парэметри. Като пример на фиг. 178 са дадени време-
диаграмите на работа на българската памет СМ8102 ( с аналози
К565РУ2 от СССР, 2102 от САЩ и U202 от ГДР и ЧССР) в режим
на четене. В момента t\ на адресната шина А постъпва адресът, от
който ще се чете. В някои от неговите разреди има логически 0, а в
други — логически 1, което е отразено на първата времедиаграма
Времето tRS , за което адресът трябва да се задържи на шината, се на-
рича време за четене. Неговата типична минимална стойност при
NMOS и CMOS наметите е няколко стотици ns. В момента 6 на входа
CS на паметта постъпва логическа 0, която означава, че паметта е из-
брана и на изхода й трябва да се получи числото, записано в запомня-
щата клетка с подадения адрес. Това става в момента /з, като времето
ti — h се нарича време на достъп на CS, а времето 6 —/з — време на
достъп. Обикновеио tCo « 0,57/ и tA < tRC . Времето на достъп при ТТЛ
паметите има типична стойност 15 ns, а при NMOS и CMOS памети-
те — няколко стотици ns. От фиг. 178 се вижда, че до момента ts на
254
изхода на паметта Dout (ишната за данни) стой невярна информация.
В момента О адресът се изчиства от адресните шини, а в /5 се прекра-
тява и сигналът на вход CS. При това времето С— t5 обикновеио не се
нормира. И накрая в момента te се изчиства и информацията от ши-
ната за данни. Времето /5 —16 при NMOS и CMOS наметите е няколко
десетки ns. По аналогичен начин се определят и времената в режим
на запис.
Допълнителни сведения за статичните и динамичните параметра
на паметите са дадени в [9j.
11.2. КЛАСИФИКАЦИЯ
Съществуват различии показатели, по конто се извършва класи-
фикацията на паметите. В зависимост от технологията на производст-
во те се разделят на биполярни (ТТЛ, ЕСЛ и И2Л) и MOS-памети
(NMOS, CMOS'), т. е. реализацията им (вж. точка 7.1) се използват
всички съвременни технологии. Исторически най-стари са ТТЛ
(1965 г.) и ЁСЛ паметите, но тяхното значение все повече намалява
поради принципните им недостатъци, изложени в гл. 7. Нараства
приложението на И2Л паметите. Счита с'е, че биполярните памети са
подходящи за обем до 64 Kbit. За по-големи обеми засега най-голямо
разпространение имат NMOS паметите, но те все повече се изместват
от CMOS паметите.
В зависимост от начина на запомняне на информацията същест-
вуват статични и динамични памети. В статичните памети съдържа-
нието на всяка запомняща клетка може да се задържи неограничено
дълго време, без да е необходимо възстановяването му. За реализа-
ция на запомнящите клетки се използват тригери. Статичните памети
се произвеждат по всички съществуващи технологии. В динамичните
памети информацията във всяка запомняща клетка се запазва за
кратко време, след което се губи, ако не се вземат мерки за възстано-
вяването й. Възстановяването се нарича регенерация и се извършва
чрез импулси с определен период на повторение (прието е наимено-
ванието период на регенерация), който е един от важните параметри
на тези памети. Неговата минимална стойност при NMOS и CMOS
паметите е няколко ms. Принципът на запомняне на информацията
в динамичните памети е зареждане на паразитен капацитет, а време-
то на регенерация се определя от времето за намаляване на неговия
заряд до определена стойност. Поради нискоомния характер па ТТЛ и
ЕСЛ ИС с тях не е възможно да се реализират динамични памети,
тъй като капацитетът ще се разрежда много бързо. Площта на за-
помнящите клетки в динамичните памети е по-малка, отколкото в ста-
тичните, което позволява реализирането на памети с голям обем.
Практически почти всички памети с обем над 16 К са динамични.
255 / А11ЧЙА
IБИБДИЭ ГЕКА)
V TfinriM Н /
В зависимост от начина на записване на информацията паметите
(или, по-общо казано, запомнящите устройства) се разделят на пос-
тоянни и оперативни. Съдържанието на постоянните памети (или пос-
тоянните запомнящи устройства) не се променя в процеса на работа
на изчислителното устройство, в което те се използват. Това означа-
ва, че в тях не може да се записва информация, а само да се чете.
Оттук идва популярного наименование ROM (Read Only Memory —
памет само за четене). Съдържанието на паметта се установява от
производителя още в процеса на разработката й. Тези памети нами-
рат приложение за запомняне на константи (например л в електрон-
ните калкулатори), на различии знаци (за знакови генератори в пер-
соналните компютри и в много от новите модели електронни калку-
латори), на твърдо установена последователност от операции (ал-
горитъм за извличане на квадратен корен в електронните калкула
тори или програма за извършване на определени операции от робот),
както и на транслатори (т. е. «преводачи») от един алгоритмичен
език на друг. Съществува разновидност, при която съдържанието на
паметта се задава от потребителя, въз основа на което производи-
телят изготвя необходимата маска и с нея започва производство™.
Това са т. нар. маскови памети. Съществуват множество други разно-
видности, конто позволяват на потребителя сам да извършва записа.
При най-простите от тях потребителят еднократно въвежда желаното
от него съдържание на паметта, което след това не може да се измени.
Това са еднократно програмируемите памети (ПРОМ или PROM от
Programmable ROM). Обикновено този тип памети са биполярни и
имат време на достъп около 30 ns. За многократно изменение на
съдържанието се използват електрически програмируемите памети
(ЕПРОМ или EPROM от Electrycally PROM). Записът в тях се из-
вършва чрез подаване на импулси с подходяща амплитуда, получени
от специални устройства, наречени програматори. Най-често това са
NMOS и CMOS памети. Изтриването на съдържанието се извършва
с помощта на ултравиолетова светлина, попадаща върху специално
прозорче на ИС. Времето на облъчване е не по-малко от 10 min. До-
пълнителен и полезен вариант са паметите с електрическо програми-
ране и изтриване на съдържанието (ЕЕПРОМ или EEPROM от Elec-
trically Erasable PROM).
В зависимост от начина на записване и четене на информацията
от паметта съществуват 3 основни групи. Най-многобройни са паме-
тите с произволен достъп. Всъщност това е схемата от фиг. 176, при
която чрез задаване на подходящ адрес може да се достигне до произ-
водна запомняща клетка, без да се преминава през някоя от остана-
лите клетки. Другата група са паметите с последователен достъп, при
конто за достигане на дадена клетка трябва да се премине през част
от останалите клетки. Това са преместващите регистри с последова-
256
•« N
гелно въвеждане и извеждане на информацията (вж. фиг. 162а). Па-
метите с произволен достъп използват един или няколко преместващн
регистъра и намират приложение в електронноизчислителните маши-
пи за непосредствено запомняне на информацията от процесора. На-
пример всеки микропроцесор има вградени няколко памети с последо-
вателен достъп. Съществуват две основни разновидности. Първата
е реализирана на основата на преместващия регистър от фиг. 162а и
се нарича стекова памет, стек, стеков регистър или памет тип FIFO
(от First In First Out — първи влязъл, първи излязъл). Другият тип
са паметите магазин или LIFO (от Last In First Out — последен вля-
зъл, първи излязъл), при конто четенето на числото става в обратен
ред на неговото записване.
Допълнителни сведения за видовете памети са дадени в [9]
и [43].
11.3. ПОСТОЯННИ ПАМЕТИ
Принцип на действие. Принципът на действие на постоянните
памети налага те да се реализират само като статични памети. За да
се изясни начинът на извършване на записа, може да се използва
схемата от фиг. 179а, която представлява запомняща матрица с ор-
ганизация 4X4 bit, т. е. в нея са записани 4 четириразредни числа.
Първото число, което трябва да се получи на изходите У4 — Fi при по-
даване на логическа 1 на вход Х\, е 1010. Чрез ЛЕ (повторители)
между Х\ и Ya и между Xi и У2 във вертикалните шини У4 и У2 се полу-
чава логическа 1. Същевременно на Х2— Х4 се подава логическа 0,
което обуславя Уз=У1 = 0. По аналогичен начин от фиг. 179а може
да се определи кои са останалите числа, записани в матрицата, както
и да се съставят необходимите връзки за записване на зададени чис-
ла. Обикновено вместо повторители се поставят тригери. На всяка от
вертикалните шини се свързва усилвател за четене, например обикно-
вен повторител. Броят на разредите на записаните числа е равен на
броя на вертикалните шини, поради което всички усилватели са свър-
зани постоянно към тези шини. Следователно в този случай не е не-
обходим адресният дешифоратор Y от фиг. 179. В постоянните па-
мети с по-голям обем обикновено k<.m (вж. фиг. 176). Пример за
такава памет е даден на фиг. 1796. Чрез дешифратора X се подава
логически сигнал само на една от хоризонталните шини. В разполо-
жените по нея 32 клетки са записани 8 четириразредни числа. Млад-
шият разред на I число е записан в клетка 1, следващият разред —
в клетка 9, третият — в клетка 17 и четвъртият — в клетка 25. По
същия начин II число е записано в клетки 2, 10, 18 и 26 и т. н. Прочи-
гането на едно от осемте числа става чрез адресния дешифратор У,
който съдържа 4 еднакви | осемвхсйови мултиплексора (вж. точ-
17 Нит рал ми схеми
257
ка 10.4). Числото У3У2У1
се подава на трите адресни
входа на всички мулти-
плексори и в зависимост от
стойността му един и същ
информационен вход на
всеки от мултиплексорите
се свързва с изхода му. Та-
ка получените 4 разреда
постъпват на едните вхо-
дове на усилвателите за
четене (двувходови схеми
И). Прочетеното число се
получава на изходите У,
— У4 на паметта само ко-
гато се пода де подходящ
логически сигнал на раз-
решаващия вход ХР .
Масково програми-
руеми памети. Те са изгра-
дени на същия принцип,
но на всяка пресечна точка
на хоризонталната и вер-
тикалната шина е поста-
вен свързващ елемент. В
зависимост от числата,
конто трябва да бъдат за-
писвани, свързващият
елемент съединява или не
двете шини. Ако запомня-
щата матрица от фиг. 179а
бе реализирана по този на-
чин, в пресечените точки
на Х| с Уз и Уь на с У2 и
У, и т. н. трябваше да има
несвързани повторители.
В ТТЛ постоянните паме-
Фиг. 179. Постоянни памети: а)
запомняща матрица на памет
4X4bit; б) памет с формат
32 X 32 и организация 256 X 4bit;
б
258
ги всеки вход Л", на запомняща
га матрица е на базата на мно-
гоемитерен транзистор (фиг.
179е), като броят на емитерите
е равен на броя на вертикалните
шини. Предвидено е връзката
между даден емитер и съответ-
стващата му вертикална шина
да се осъществява чрез метално
мостче. От фиг. 179в се вижда,
че при подаване на логическа 1
на Ал многоемитерният транзис-
тор работи като емитерен повто-
рител и тази 1 се получава на
шини У4 и Уг. Същевременно
шини Уз и У1 не са свързани,
т. е. на тях има логическа 0.
Следователно на изходи У4—У1
се получава числото 1010 (как-
то в матрицата от фиг. 179а).
Поставянето на необходимите
метални мостчета става от про-
изводителя по заявка на потре-
бителя, като се използва спе-
циална маска. Съществуват па-
мети с еднократно програмира-
не чрез електрически импулси.
Структурата на тяхната запом-
няща матрица е същата, както
на фиг. 179е, но при производст-
вото всички мостчета са поста-
г
Фиг. 179. в) ТТЛ реализация на за-
помнящата матрица в маскови паме-
ти; г) NMOS реализация
вени. Програмирането се извършва чрез изгаряне на ненужните
мостчета чрез мощен токов импулс.
На фиг. 179г е дадена шината А", на NMOS постоянна памет
4x4, в която отново е записано числото 1010. При Ал = 1 транзисто-
рите ТЗ и Т1 са отпушени (вж. фиг. 1246) и тъй като те образуват
инвертори съответно с Тп и на шините У3 и У1 се получава логи-
ческа 0. Гейтовете на Т4 и Т2 не са свързани с Xi и тези транзистори
са запушени. В резултат на това през ТГ4 и ТУ2 от захранващото на-
прежение -у UDD на шини У4 и У2 се получава логическа 1.
Електрически програмируеми намети. Обикновено се реализират
като MOS ИС. При тях запомнящата клетка е MOS-транзистор с
изолиран затвор (фиг. 180). В подложката с р-проводимост са офор-
мени дрейнът и сорсът като области с п + -проводимост и съответните
метални изводи. Затворът е поликристален силиций и е изолиран от
259
Фиг. 180. Запомняща клетка в NMOS
ЕЕПРОМ
канала с тънък (около 0,1 цгл)
слой SiOz- В процеса на произ-
водство върху затвора не се по-
лучават никакви електрични за-
ряди и транзисторът е запушен.
За извършване на запис в за-
помнящата клетка трябва тран-
зисторът да се отпуши. Това се
постига като чрез мощен висо-
коволтов (около 30V) импулс
с продължителност не повече от
1 ms в затвора се индуцират
електрични заряди. Поради не-
говата много добра изолация
зарядът, т. е. записаната ин-
формация, се запазват няколко години. Изтриването се извършва
чрез ултравиолетова светлина, която обуславя разсейване на заряда,
т. е. запушване на транзистора.
Подобно е устройството на ЕЕПРОМ, при конто под затвора се
поставя допълнителен електрод, зарядът на който се премахва чрез
подаване на допълнителен импулс.
Допълнителни сведения за постоянните ТТЛ памети са дадени
в [3], [9], [30] и [43], а за NMOS паметите — в [9] и [43].
11.4. ОПЕРАТИВКИ ПАМЕТИ
Реализация на запомнящите клетки. Оперативните памети са
статични и динамични. На фиг. 181а е дадена типична запомняща
клетка в ТТЛ оперативна статична памет. За увеличаване на бързо-
действието са използвани транзистори на Шотки. Колекторните им
товари са /?1 и /?2- За избор на някоя от клетките, свързани с хоризон-
талната шина X, по шината се подава логическа 0, с което на тригера
се осигурява нормално захранващо напрежение. Клетката има 3 ре-
жима на работа. В режим на съхранение на информацията в клетката
не може да се записва и от нея не може да се чете. Това се постига
чрез подаване на логическа 0 на вертикалната шина Y,. С това по-
средством /?з и се осигурява нулев потенциал на анодите на Д1
и Д2 и диодите са запушени. Следователно потенциалите на колек-
торите на Т\ и Т2 не могат да достигнат до изходите Q и Q. За запис
на число в клетката също трябва У, = 0. При това за запис на 0 на
вход Q се подава логическа 1. С това Д1 се отпушва, Т2 се насища и в
колектора му се получава логическа 0. Тя от своя страна запушва
Т\ — това е състояние 0 на тригера. Когато е необходимо да се запи-
ше логическа 1, тя се подава на вход Q. Когато записаното число
260
Фиг 181. Запомнящи клетки на оперативна намети: а) в ТТЛ статична памет; 6) в
NMOS статична памет; в) в NMOS динамична памет
трябва да се прочете, се подава ¥,— 1, поради което потенциалите на
анодите на Д1 и Д2 остават високи. Ако в запомнящата клетка е за-
писана 0, се отпушва Д2 и Q = 0. Същевременно Д1 е запушен и
Q= 1 поради Yj = 1. Когато в клетката е записана 1, диодът Д1 оста-
ва запушен и Q = 1 поради У/=1.
В статичните NMOS оперативни памети често се използва за-
помнящата клетка от фиг. 1816. Тук Т\ и Т2 образуват тригер, като
ТЗ и 74 са колекторни товари. Транзисторите 71, Т2, 75 и 76 имат
проходна характеристика според фиг. 1246. За осъществяване на
режим на съхранение се подава X£= Yj = 0, с което 75 и 76 са запуше-
ни и съдържанието на тригера не може да достигне до в»ертикалните
шини Ya и Yb . Запис се извършва при Х, = 1 и У, = 0. Когато в клет-
ката трябва да се запише логическа 0, се подава Q = 0 и Q — 1, с което
75 се запушва, а 76 се отпушва. Следователно логическата 0 постъп-
ва в гейта на 71 и го запушва. Така в дрейна на 71 се получава логи-
ческа 1, която отпушва 72 и задържа логическата 1 в неговия дрейн.
Запис на логическа 1 се извършва по същия начин чрез подаване на
Q= 1 и Q = 0. Четенето се осигурява отново при Х,= 1 и Y, = 0. Нека в
клетката е записана логическа 0. През отпущения транзистор 76 т§,
се получавщна изход Q, докато високият потенциал на дрейна на 71
осигурява Q = 1.
Запомнящите клетки в статичните памети имат значителен брой
елементи, т. е. заемат немалка площ. Това е основната причина за
ограничаване на обема на тези памети до около 64 Kbit. В запомня-
щите клетки на динамичните памети се използва^ много по-малко
елементи (фиг. 181в). Информацията се записва под формата на
заряд на паразитния капацитет С — при зареден С в клетката е за-
261
писана логическа 1, а когато няма заряд — логическа 0. Съхранява-
нето на информацията се постига чрез Х,= Yj = O, при което транзис-
торът е запушен и съпротивлението между дрейна и сорса му е не
по-малко от IO10 Q. През това съпротивление кондензаторът С се
разрежда, макар и бавно, което обяснява необходимостта от перио-
дичного му дозареждане, т. е. възстановяване на информацията. За
писът на число в запомнящата клетка (с цел възстановяване или про-
мяна на съдържанието й) се осигурява чрез Х, = 1, при което Т се от-
пушва. При Yj — 0 кондензаторът не се зарежда, т. е. в него се за-
писва логическа 0. Когато У/ = 1, зареждането се извършва през Г и
се получава логическа 1. Четенето на информацията отново се оси-
гурява чрез Х=1, като тя се получава на извод У/.
Структура на ИС на памети. ИС на памети се реализират по бло-
ковата схема от фиг. 176. В зависимост от обема и начина на запомня-
не на информацията съществуват множество разновидности. На
фиг. 182а е дадена статична ТТЛ памет с формат 16X16 и организа-
ция 256X1 bit. Четирите входа на адресния дешифратор X от
фиг. 176 тук са означени с Xi—Х4, а входовете на дешифратора У
с У1 — У4. Входът за запис е Л", а изходът — Q. Входовете за управле-
ние са ХР1 —ХРЗ и R/W. Логическият сигнал, подаден на R/W, опре-
дели режима на работа. При логическа 0 в паметта се записва, а при
логическа 1 от нея се чете. Трите входа ХР1 —ХРЗ са разрешавагци.
При логическа 0 пене на един от тях може да се извършва запис или
четене, а при .логическа 1 (пак на един или повече от тях) изходът Q
преминава в трето състояние и сигналите на вход X не достигат до
зап'омнящата матрица на паметта.
Статичните NMOS памети СМ8104 (или 2101) и CMOS —
СМ8501 (или 5501) са с организация 256X4 bit (фиг. 1826). Входо-
вете на адресния регистър X от фиг. 176 тук са означени с At—Л8, а
регистърът У липсва. Входовете за запис са D/i — D.E (от Data In
put — въвеждане на данни), а изходите са DO\ — DO^ (от Data Out-
put—изход на данни). Изборът на паметта, т. е. осигуряване на
възможност за работа с нея, се постига чрез подаване на логическа 0
на извод СЕ1 или на логическа 1 на СЕ2. За извършване на запис на
извод R/W трябва да се подаде логическа 0, а при четене — логи-
ческа 1. Изходите могат да преминават в трето състояние чрез логи
ческа 1 на извод 0.
Още една статична CMOS памет с формат 16Х 16 и организация
256X 1 bit е дадена на фиг. 182в. Изводи /Ч — Л4 са входовете на де-
шифратора X от фиг. 182в, а Л5 — А8 — входовете на дешифратора У.
Входът е един — извод D, а изходите са прав (извод Q) и инверсен
(Q). Записът и четенето се осъществяват чрез подаване на логическа 0
на извод СЕ. При това за запис трябва да се подаде R/W=l, а за
четене — R/W Забрана за постъпване на информацията в памет -
262
+ 5VX, X4 X R/W Y, K2 Y3 + 5V A, R/W CE1 OD CE2 DO4 DI4 DO3DI3DO2
X, X2 Xp, Xp2 Xp, Q Y4 ±
Л4 A3 A2 A, A6 A7 Ae J. DI\ DOI DI2
A, A2 A3+EddE A, As
-5VAl0Atl A12CS DI DO At A2 A3 + 5V
Фиг. 182. Оперативки памети: а) статична ТТЛ памет 74S220 с организация 256 X 1 bit;
б) статични NMOS СМ8104 (или2101) и CMOS СМ8501 (или 5501) памети с организа-
ция 256X4bit; в) статична CMOS памет К564РУ2 (или CD4061) с организация
256Х Ibit; г) NMOS динамична памет с организация 4КХ 1 bit
та и установяването на изходите в трето състояние се извършва чрез
СЕ = 1. Освен това изходите са в трето състояние и когато се извърш-
ва запис.
Пример за динамична памет е даден на фиг. 182г. Тя е NMOS с
формат 64X64 и организация 4КХ 1 bit. В нея е вграден тактов гене-
ратор за възстановяване на съдържанието й. Изводи At —Д6 са вхо-
довете на дешифратора X, а Л7— А12 — на дешифратора Y. Паметта
се избира чрез С£ —1, при което се включва тактовият генератор.
Разрешението за работана усилвателите за запис и четене се получа-
ва чрез CS — 1, т. е. при CS =0 паметта работи в режим на съхранение
на информацията. Записваните числа се подават на £)/, а изходът DO
е инвертиран. Особеност на паметта е изводът 1С£. При WE — \ се
забранява записът в паметта, а при WE—0 може да се записва.
Разширяване на обема. Почти винаги е необходимо да се реали-
зират запомнящи устройства с обем и организация, различии от тези
на ИС на памети, с конто се разполага. Това налага свързването по
подходящ начин на определен брой памети. В зависимост от вида на
паметите и желаната организация на запомнящото устройство съще-
ствува голямо разнообразие на схемни решения. Принципите на тях-
ната реализация са изяснени на фиг. 183. За увеличаване на разред-
263
б
Фиг. 183. Реализация на запомнящи устройства; а) с организация 256X4bit; б) с орга-
низация 1КХ Ibit
264
ността на записваното число в сравнение с разредността на числото
в ИС на паметите се използва принципът от фиг. 183а. Записваното
четириразредно число се подава на входовете Dt — D^. Чрез СЕ се из-
бират едновременно четирите схеми и също едновременно чрез R/W
те се привеждат в режим на запис. Клетките, в конто ще се записва
числото се избират чрез адресните шини A i —Ае. Така в г-тата клетка
на паметта П1 се записва първият разред на числото, в г-тата клетка
на П2 — вторият разред, и т. н. При четене на всеки от изходите Q на
паметите П, се получава съответният разред на записваното число.
Когато е необходимо запомнящо устройство със същия брой раз-
реди на числата, както ИС на паметите, но с по-голям техен брой, се
използва принципът, изяснен на фиг. 1836. Записваното едноразред-
но число постъпва на вход D на четирите памети П1—П4. Чрез число-
то на адресните входове А\—Ае се избира г-тата клетка на четирите
памети, а адресите Л8 и А10 обуславят логически сигнал само на един
от изходите на дешифратора. С това се избира само една от паметите
в г-тата клетка, на която се записва числото. При четене действието
е аналогично, като числото се получава на изхода на ед1На от четирите
памети и през ЛЕ ИЛИ достига до изхода Q на устройството.
За едновременното увеличаване на броя на числата и тяхната
разредност се използват едновременно двата принципа.
Допълнителни сведения за ИС на оперативни памети и схеми
на оперативни запомнящи устройства с тях са дадени в [9], [30],
[37] и [43].
265
Глава 12
ГЕНЕРАТОРИ
Генераторите са електронни схеми, конто нямат вход и сами из-
работват електричен сигнал, най-често изменящ се във времето. Поч-
ти винаги сигналът е напрежение и в зависимост от неговата форма
има 4 основни групи генератори: генератора на, синусово напреже-
ние, генератора на правоъгълни импулси, генератори на линейно из-
менящо се напрежение и генератори на напрежение със специфична
форма. Първите 3 групи са разгледани в точки 12.1 —12.4. Генерато-
рите на напрежение със специална форма (например експоненциал-
на) се използват сравнително рядко и не са обект на тази книга. Съ-
ществуват и комбинирани генератори с няколко изхода, на всеки от
който се получава напрежение с определена форма. Принципите на
реализацията им са дадени в точка 12.5.
12.1. ГЕНЕРАТОРИ НА СИНУСОВИ НАПРЕЖЕНИЯ
В зависимост от честотата /о на изходния сигнал съществуват 3
основни групи генератори на синусово напрежение — нискочестотни
с /0< 1 MHz, високочестотни с fo= 1 —300 MHz и свръхвисокочестот-
ни с fo> 300 MHz. Няма принципни ограничения за минималната
стойност на f0 на нискочестотните генератори, но практически твърде
рядко се налага тя да е под 104 Hz. Максималната честота на свръх-
високочестотните генератори зависи оу използваните усилватели и
надхвърля 20 GHz. С помощта на аналогови ИС се реализират главно
нискочестотни генератори, конто са обект на настоящата точка.
Генератор с мост на Вин. Този генератор е с най-голямо прило-
жение. Основната му схема е дадена на фиг. 184а. Резисторите и
R? заедно с ОУ образуват неинвертиращ усилвател с коефициент на
усилване 1 + Rz/R\. Той е обхванат от честотнозависима положи-
телна обратна връзка посредством моста на Вин, състоящ се от
Ra, Rt>, Са и С„. Входът на моста е свързан с изхода на ОУ, а изходът
на моста — с неинвертиращия вход на ОУ. Известно е, че коефициен-
тът на усилване на усилвател с положителна обратна връзка е
К₽=—4т- , (12.1)
I-PK
266
където К е коефициентът на усилване без обратна връзка, аре кое-
фициентът на обратна връзка. При р/< — 1, т. е.
РК=1 (12.2а)
и
<₽₽ + <₽к=° (12.26)
се получава Кр->-оо и има изходно напрежение при L/BX =0. Това оз-
начава, че схемата работи като генератор. Действието не се променя
при рД> 1, което е често срещан практически случай. В (12.1) е поло-
жено p = Za/(Za + Zb), а фр и в (12.26) са съответно аргументите на
комплексните числа (3 и К. фр има физически смисъл на фазова раз-
лика между изходното и входното напрежение на моста, a е анало-
гичната величина за усилватели. Равенство (12.2а) се нарича ампли-
тудно условие за възникване на генерации, а (12.26) — фазово усло-
вие, като двете са в сила при производна генераторна схема. При
достатъчно ниски честоти (f^O,lfB+ — вж. формула 2.76) коефи-
циентът на усилване на неинвертиращия усилвател от фиг. 176a е
реално число и фк =0. Това означава, че за възникване на генерации
трябва ф₽ = 0, т. е. р също да е реално число. Последнего условие при
моста на Вин е изпълнено само за честота
2л\lRaRbCaCb
(12.3а)
За да възникнат генерации на тази честота, трябва К— 1/Р или
K=l+*L_|_ £2.. (12.36)
Rt: Cb
Обикновеио Ra — Rb = R и Са=Сь=С, при което Л = 3 или R2=2Ri.
При практическата реализация на схемата за достатъчно точно полу-
чаване -на стойността на fo елементите на моста на Вин се избират с
производствени толеранси, не по-големи от ±1%. Същото се отнася
и за /?1 и R2.
При подаване на захранващо напрежение на схемата от
фиг. 184a на изхода на ОУ се получават шумове, макар и с много
малка амплитуда. Частта от тях с честота fo се подава в неинверти-
ращия вход на ОУ без промяна на фазата: Това предизвиква увели-
чаване на изходното напрежение с тази честота, по-голям сигнал на
положителна обратна връзка и т. н., с което амплитудата на генери-
раните трептения бързо нараства. Когато тя стане приблизително
равна на захранващото напрежение. ОУ престава да работи с усилва-
телен режим. Това обуславя промяна на формата на изходното на-1.
267
Фиг. 184. Генератори с мост на Вин: а) основна схема и форма на генерираните трепте-
ния; 6) стабилизация на амплитудата с диоди; в) стабилизация на амплитудата с поле-
ви транзистор; г) зависимост на г,<л на полевия транзистор от Uq$
прежение (фиг. 184а), т. е. получават се големи нелинейна изкривя-
вания, което не позволява непосредственото използване на схемата
от фиг. 184а. Намаляването на изкривяванията се постига чрез въ-
веждане на отрицателна обратна връзка, чиято дълбочина е обратно-
пропорционална на амплитудата на трептенията. По прост начин то-
ва се постига чрез прибавяне на 2 диода последователно на
(фиг. 1846), като Д1 е отпущен при положително изходно напреже-
ние, а Д2 — при отрицателно напрежение. При увеличаване на амп-
литудата на изходното напрежение токът през диодите нараства и
съпротивлението им намалява. С това К и амплитудата се понижават.
Следователно схемата има стабилно изходно напрежение, което се
268
прави значително по-малко (например 3—4 пъти) от захранващото
напрежение на ОУ. Така се осигуряват малки нелинейни изкривява-
ния. Регулирането на амплитудата на изходното напрежение на ге-
нератора се осигурява чрез свързване на потенциометр, даден с
прекъсната линия на фиг. 184а.
За намаляване на нелинейните изкривявания се използват и цо-
сложни схеми с повишена стабилност на амплитудата. Един пример
е даден на фиг. 184в. Променливото през предпазния резистор /?3
се подава на еднополупериодния детектор Д—С — R. Частта от пос-
тоянно™ положително напрежение върху С се подава като напре-
жение гейт — copc UGS на р-каналния полеви транзистор, чието
съпротивление дрейн — copc rds е евързано последователно с R\. За-
висимостта на rds от UGS е дадена на фиг. 184г. С увеличаване на
амплитудата на изходното напрежение нараства и UGS , с което rds се
увеличава, a R намалява. Следователно и тук се осъществява стаби-
лизация на амплитудата. В случая амплитудното условие за възник-
ване на генерации е Ri = 2 (R\ + rds), т. е. необходими са точно ortpe-
делени стойности rds0 и Uoso . Те се получават чрез движение на плъз-
гача на тример — потенциометъра Р при различии стойности на
UU3K , т. е. Р служи за регулиране на амплитудата на Дизх .
Един от важните параметри на всеки генератор е стабилността
на честотата му при промяна на условията на работа (най често на
околната температура). От (12.3а) се вижда, че всяка промяна на
съпротивленията на Ra и Rb и на капацитетите на Са и Сь води до из-
менение на f0. Обикновено относителната нестабилност Afo/fo е около
10-3. За получаване на по-малка нестабилност съществуват схеми,
в конто fo се задава посредством кварцов резонатор.
Промяната на fo се извършва чрез едновременно изменение на
Ra и Rb (отношение™ им според форм. 12.36 трябва да остава пос-
тоянно) или на Са и Сь. Обикновено първият начин се използва за
плавно регулиране, като Ra и Rt> се заменят с двоен потенциометър.
Стъпалното изменение на fo се извършва чрез превключване на Са
и Сь.
Генератор с 2Г-мост (фиг. 185а). Във веригата на отрицателната
обратна връзка е евързан 27'-мост, състоящ се от нискочестотно рамо
(резисторите R и кондензаторът 2С) й високочестотно рамо (резис-
торът /?/2 и кондензаторите 2С). Входът на моста е евързан с изхода
на ОУ, а изходът на моста — с инвертиращия вход на ОУ (от
фиг. 185а се вижда, че 27-мостът е симетричен, т. е. местата на входа
и изхода могат да се разменят). При достатъчно ниски честоти съпро-
тивленията на трите кондензатора могат да се приемат за безкрайно
големи и коефициентът на предаване на моста е равен на 1
(фиг. 1856). Същата е стойността му и при достатъчно високи често-
ти, където кондензаторите С имат нищожно съпротивление. Съще-
269
Фиг. 185. Генератор с 27' мост: а)
принципна схема; б) амплитуд-
ночестотна характеристика на
27-мост
временно фазовата разлика фр между
изходното и входното напрежение на
моста е равна на 0°, а фазовата разлика
между изходното напрежение на ОУ и
напрежението на инвертиращия му вход
е фк = 180°. Следователно за тези често-
ти условието (12.26) не е изпълне-
но и независимо, че р/(> 1 (в случая К
представлява коефициентът на усилва-
не на ОУ), схемата не може да генерира
трептения с тези честоти. При честота
fo= 1/(2л/?С), наречена квазирезонанс-
на честота на 27'-моста, коефициентите
на предаване на двете рамена са рав-
ни. Същевременно изходното напреже-
ние на нискочестотното рамо закъснява
по отношение на входното напрежение
с 90°, а изходното напрежение на висо-
кочестотното рамо избързва с 90°. Това
означава, че двете напрежения се из-
важдат и следователно изходното на-
прежение и съответно коефициентът на
предаване К2Т на 2Т-моста са равни на
0 (фиг. 1856). Поради това р = 0 и усло-
вието (12.2а) нее изпълнено. Генерации
не би трябвало да има, независимо че
условието (12.26) е в сила, т. е. при чес-
тота fo ОУ е обхванат от положителна
обратна връзка. Практически обаче по-
ради производствените толеранси на ре-
зисторите и кондензаторите винаги ед-
ното рамо има по-голям коефициент на
предаване от другото и р0> 0, което
осигурява възникването на генерации с
честота fo. Доказано е, че за да работи
схемата като генератор е достатъчно
/?/2 и 2С да се различават от
точните си стойности с не по-малко от
А™ =4ОО/Ао%.
Ценеровите диоди Д1 и Д2 служат за стабилизация на ампли-
тудата на изходното напрежение. Например при положителен полу-
период на изходното напрежение диодът Д1 би се отпушил при
Дизхт =^zi +^д2 ~ (Uzi +0,5) V, където Uzl е ценеровото напреже-
ние на Д1, а (7д2 е напрежението в права посока на Д2. Отпушените
270
диоди ще дадат моста накъсо и генерациите ще спрат. Практически
схемата работи така, че изходното напрежение винаги е по-малко
от 77изхт , което означава постоянна амплитуда.
Основного предимство на генератора с 27'-мост е, че fo може да
се променя само чрез 7?/2, т. е. чрез единичен потенциометър.
Генераторите с мост на Вин и 2Т-мост нямат теоретични ограни-
чения за минималната стойност на fo. Практически рядко се произ-
веждат точни резистори със съпротивление над 1 MQ и кондензатори
с капацитети над 100 nF, което ограничава fo на около 1 Hz.
Генератор за инфраниски честоти. Това са честоти под 1 Hz, като
практически се използват трептения до около 10-4 Hz. Най-разпрост-
ранената схема на такъв генератор е дадена на фиг. 186. Тя се състои
от 2 интегратора, реализирани с ОУ1—Ra—Са и ОУ2—Rb— Сь (вж.
точка 6.2) и инвертиращ усилвател (ОУЗ, Rs и R& — вж. точка 2.3) с
диоди Д1 и Д2 за стабилизиране на амплитудата на генерираните
трептения. Изходното напрежение на всеки от интеграторите изоста-
ва от входното му напрежение на 90°, а изходното напрежение на ин-
вертиращия усилвател — на 180°. Следователно Дизх има същата фа-
за, както напрежението в точка а, т. е. схемата е обхваната от поло-
жителна обратна връзка (условието 12.26 е изпълнено) и по принцип
може да бъде генератор. Амплитудного условие,(12.2а) се изпълнява
само за честота
f о = ^ab (Rs/RlL-1 (12.4)
2 л \!RaRbCoCb
която е честотата на генерации. В (12.4) са приети означенията
a—Ri/{R\R2) и b — Ri/(R3-\-Ra). Сравняването на (12.4) с (12.3а)
показва, че при едни и същи стойности на Ra, Rh, Са и Сь генераторът
от фиг. 186 има по-малка честота fo от генератора с мост на Вин при
Фиг. 186. Генератор на инфраниски честоти
271
ab (Re/R&)<1. Това се постига лесно, тъй като винаги а и b са по-
мадки от 1, a Re/Rs се избира проИзволно и също може да е по-малко
от 1. Същото заключение е в сила и по отношение на 27'-моста при
Ra = Rb = R и Са = Сь = С. Освен това е възможна промяна на fo
чрез изменяне на коефициентите на предаване на делителите и/или
на Re/Re-
Наличието на повече от един ОУ дава възможност за допълни-
телни изходи на генератора. Например при избор на Re —Re напре-
женията <7ИЗХ и U2 са с еднакви амплитуди, но са дефазирани на 180°.
Освен това U1 изостава на 90° по отношение на U„3X , т. е. може да се
приеме, че U„3* се измени по синусов закон, a U\ — по косинусов
закон.
Допълнителни сведения за нискочестотните генератори на сину-
сови напрежения са дадени в [2] и [47].
12.2. ГЕНЕРАТОРИ НА ЕДИНИЧНИ ИМПУЛСИ
Генераторите на единична импулси представляват електронни
схеми с две състояния. Едното от тях може да се запазва неограни-
чен© дълго време (устойчиво състояние), при което на изхода на ге-
нератора има постоянно напрежение с определена стойност. Когато
на входа на схемата се подаде подходящ пусков импулс, тя преминава
във второго си временно устойчиво състояние, при което на изхода й
се установява друго постоянно напрежение. В това състояние генера-
торът остава точно определено време и то е един от основните пара-
метри на генератора. След това той се връща в пърйото си състояние.
Второто състояние може да се разглежда като генериране на едини-
чен импулс със зададена продължителност, откъдето следва наимено-
ванието на този клас генератори.
В зависимост от принципа на реализация съществуват 2 основни
групи генератори на единични импулси. Чакащите мултивибратори
се изграждат на основата на логически елементи (ЛЕ) или ОУ и се
наричат още моновибратори. Времезадаващите схеми (таймери) са
аналогови ИС, реализирани на основата на аналогови компаратори.
Това деление не се спазва винаги. Има автори, конто наричат някои
чакащи мултивибратори времезадаващи схеми и обратното.
Чакащи мултивибратори с ЛЕ. Наименованието на този клас
генератори отразява факта, че схемата «чака» в устойчивото си със-
тояние да й се подаде пусков импулс, за да премине във временно
устойчивото си състояние. На фиг. 187а е дадена схемата на чакащ
мултивибратор с два ЛЕ И—НЕ, вторият от конто (ЛЕ2) е свързан
като инвертор. Схемата има един вход X, основен изход Q и допълни-
телен изход Q. Както при тригерите, винаги на единия изход има ло-
гическа 0, а на другия — логическа 1. В момента на включване на схе-
272
мата към захранващото напрежение кондензаторът не е зареден, с
резистора R на двата входа на ЛЕ2 се осигурява логическа 0 и съот-
ветно Q = 1. Тази логическа 1 се подава на едния вход на ЛЕ1 и за да
се получи Q = 0, трябва на входа X да е подадена логическа 1. Това е
условието чакащият мултивибратор да е в устойчивото си състояние
(времедиаграмите от фиг. 1876 до момента Л). Пусковият импулс е
отрицателен (промяна на X от логическа 1 в логическа 0). Преходът
1-*0 осигурява изменение на
изхода на ЛЕ 1 от логическа 0
в логическа 1 и това измене-
ние през кондензатора С се
подава на входовете yia ЛЕ2.
Така се получава Q=0, с
което се осигурява висок по-
тенциал на изхода на ЛЕ1 и
след прекратяване на пуско-
вая импулс в момента /г- Се-
га кондензаторът С започва
да се зарежда от напреже-
нието UQl на изхода на ЛЕ1,
съответстващо на логическа-
та 1 (вж. глава 7), през из-
ходното съпротивление RQi
на ЛЕ1 и резистора R (фиг.
187в). Типичната стойност
на /?у| е около 100 Q както
при ТТЛ, така и при CMOS
ЛЕ. Зареждането на С и сле-
дователно намаляването на
U2 стават по експоненциален
закон. Същевременно диодът
Д е запушен. Когато в момен-
та /з напрежението ич достиг-
не праг.а на превключване
С'вхш (вж. фиг Л13а), на ЛЕ2
се получава Q = 1 и отново
се установява Q = 0. Следо-
вателно схемата се връща в
устойчивото си състояние.
До момента кондензаторът
С се разрежда бързо през Д
и изходното съпротивление
/?у, на ЛЕЕ Продължител-
постта t„ на изходния им-
пулс е
б
Фиг. 187. Чакащи мултивибратори с ЛЕ: а) с
ЛЕ И-НЕ; б) времедиаграми;
IK I |н । i-i рални схеми
273
транзистор г
tK = (₽<?.+Я) с In (12.5)
*^вх!п
При използване на ТТЛ ЛЕ съпротивлението на R може да бъде в
граничите от 100 до 400 Q, а капацитетът на С — от 100 pF до 50 nF.
При ЛЕ от нормалната ТТЛ серия (RQi=R4) от (12.5)
при UQl =3,4 V и t7Bxlu =1,8 V се получава, че /„ може да е от около
15 ns до около 50 ps. Съпротивлението RQl и напреженията UQl и
17вх1п зависят от конкретния екземпляр ЛЕ, което е основната при-
чина за неточност на t„. Когато се използват CMOS ЛЕ, съпротивле-
нието на R може да достигне до 10 МП, т. е. практически винаги
Rqi<Z.R- Освен това UQl е приблизително равно на захранващото
напрежение UDD на ЛЕ, a t/BXlll «0,5f/DD . Така се получава
/и»0,7ЯС. . (12.6)
Капацитетът на С може да е от 100 pF до около 1000 pF. При избор
на минималното съпротивление на R, равно на 1 kQ, се оказва, че tK
може да е от 70 ns до около 2 h. И в този случай стойността на /и за-
виси от конкретния екземпляр ЛЕ, тъй като Ц1х11) може да има произ-
водна стойност между UDD /3 и 2UDD /3. Трябва да се отбележи, че R
и С често се наричат времезадаващи елементи или времезадаващи
верига.
Практически най-често чакащият мултивибратор от фиг. 187а
се реализира чрез използване на част от цифрова ИС с 4 двувходо-
ви ЛЕ.
За увеличаване на продължителността на генерирания импулс
на чакащия мултивибратор с ТТЛ ЛЕ се използват схеми с допълни-
телен биполярен транзистор (фиг. 187г). При включване на схемата
към захранващото напрежение транзисторът Т се насища поради
протичането на базисен ток от входа на ЛЕ през емитерния му преход
274
и резистора R. Така на двата входа на ЛЕ2 се получава логическа О
и Q=l. За осигуряване на Q = 0 трябва да се подаде Х—\ (вж.
фиг. 1876), което е устойчивого състояние на схемата. Пусковият
импулс отново е отрицателен и предизвиква Q — 1. Следователно през
кондензатора С на базата на транзистора Т се подава положителен
импулс, който запушва Т и двата входа на ЛЕ2 остават свободни.
Това е еквивалентно на подаване на’ логическа 1 на тези входове, с
което Q = 0 и състоянието на ЛЕ1 се запазва и след прекратяване
на пусковия импулс — чакащият мултивибратор е във временно
устойчивого си състояние. Сега кондензаторът С започва да се за-
режда от Ucc през /?, и R и ы2 намалява. При «2=(7вх1„ —UBE тран-
зисторът се отпушва и схемата възстановява стабилното си състоя-
ние. Очевидно времедиаграмите от фиг. 1876 важат и за разглежда-
ната схема с изключение на прага на задействане в момента /3, който
в случая е t7BX1„ —UBE . Формулата за /и се получава от (12.5) чрез
заместване на RQ{ с R\, UQi с Ucc и £7ВХ)П с (7вх111 —UBE . Съпротивле-
нието на R може да е до 50 kQ, което обуславя максимална продъл-
жителност на tK около 100 пъти по-голяма, отколкото при чакащия
мултивибратор от фиг. 187а.
Важна особеност па всички схеми на чакащи мултивибратори с
ЛЕ е, че напрежението UQl , от което се зарежда кондензаторът С,
зависи от конкретните екземпляри ЛЕ и от стойността на захранва-
щото им напрежение. А промяна на (7^, означава изменение на tK , т. е.
стойността на /в може да се променя производно в твърде широки
граници. В много практически случаи това е сериозен недостатък.
Съществуват множество други схеми на чакащи мултивибратори
с ЛЕ, конто са дадени в [14], [16], [29], [30] и [31].
Интегрални чакащи мултивибратори. Те представляват ТТЛ или
CMOS ИС със средна степей на интеграция. В интегралната схема
са всички елементи на мултивибратора с изключение на времезадава-
щата верига. Характерна техни особености са наличието на няколко
входа и голямата стабилност на t„ . Освен това максималната стой-
ност на tK е значително по-голяма, отколкото при чакащите мулти-
вибратори с ЛЕ.
На фиг. 188а е дадена блоковата схема на един от най-често
използваните ТТЛ чакащи мултивибратори. По своята същност вгра-
деният в него генератор представлява чакащ мултивибратор с един
вход (точка а) и изходи Q и Q, свързани към съответните изводи на
ИС. ЛЕ1 е двувходова схема И—НЕ, а ЛЕ2 може да се разглежда
като двувходова схема И. От фиг. 188а се вижда, че сигналът X на
входа на генератора се определи от равенството Х = Х1Х2Х3. Генера-
н)рьт е в устойчивого си състояние (Q = 0 и Q = l) при Х = 0, което
сс осигурява чрез различии комбинации на сигналите на входове
Х| —Хз, например Х1 = Хг = Х3 = 0. За пускане на генератора, т. е. за
275
Фиг. 188. Интегрални чакащи мултивибратори: а) блокова схема на К155АГ1 (или
74121); б) свързване на времезадаващата верига; в) използване на вградения резис-
тор; г) увеличаване на продължителността на генерирания импулс'; д) CMOS чакащ '
мултивибратор CD4047; е) обяснение на действието на вход Хк
изработване на изходен импулс, е необходимо да се осигури преми-
наване на X от 0 в 1. При това импулсът е положителен на изход Q
(там се получава логическа 1) и отрицателен на изход Q (логическа
0). Очевидно се възможни раздични комбинации на сигналите на
входове А'1 — Хз, при конто се осигурява преминаване на X в състоя-
ние на логическа 1. Практически винаги сигналите се състоят от ста-
билно установени състояния на два от входовете и промяна на със-
тоянието на третия вход. Например при установени Xt =Хг=О трябва
да се подаде импулс на вход Хз, чийто положителен фронт (преход
0—1) пуска чакащия мултивибратор. Възможно е пускане от отрица-
телен фронт (преход 1->0) на импулс на вход Xt (т. е. чрез подаване
на Xi = 0) при установени стойности Х2 = Х3—1.
276
Продължителността на генериранйя импулс се определи чрез
елементи, свързвани външно към последимте 2 извода на генератора,
конто са и изводи 10 и 11 на ИС. Основният начин на свързване е
даден на фиг. 1886, а продължителността на генерирания импулс се
дава с (12.5). Съпротивлението на R може да е в границите от 1,5 до
40 кй, а капацитетът на С — от 50 pF до 1000 pF. Така от (12.5) се
получава, че 4 може да е между 50 ns и 28 s.
Вместо R може да се използва вграденият в ИС резистор RB
(фиг. 188в), при което в (12.5) вместо R се поставя /?в=2кй.
За увеличаване на максималната стойност на 4 се използва схе-
мата от фиг. 188г. В нея транзисторът е свързан като емитерен повто-
рител, а резисторът Rc е предпазен. Резисторът R може да има съпро-
тивление до 1 Мй, което позволява максималната стойност на 4 да
достигне до 700 s.
Съществуват и други ТТЛ чакащи мултивибратори, изградени
на аналогичен принцип. Сведения за тях има в [16], [30] и [31]. Ти-
пичен пример е двойният чакащ мултивибратор (два чакащи мулти-
вибратора в един корпус) К155АГЗ (или 74123), който се произвеж-
да у нас с означение 10И123ШМ.
През последните години все повече се използват CMOS чакащите
мултивибратори. Един типичен пример е даден на фиг. 188д._Тази ИС
има 6 входа (XAN , ХАР , XTN , ХТР , R и XR) и 3 изхода (Q, Q и QM ).
Устойчивого състояние се характеризира с Q = 0 и Q = 1, а във вре-
менно устойчивого състояние нивата са обратни. Изходът QM е на
основния чакащ мултивибратор, впраден в ИС. Пусковите импулси
за работа на схемата като чакащ мултивибратор се подават на входо-
ве XTN или ХТР , като при използване на XTN задействането се осъщест-
вява от отрицателен фронт на импулса, а при използване на ХТР — от
положителен фронт. Продължителността на генерирания импулс е
4 «2,5/?С (фиг. 188е). Входът XR е със специфично предназначение.
Когато не се използва, той се свързва към маса (XR =0). За увели-
чаване на /и е достатъчно по време на генерирането на импулса да се
подаде XR =1 (моментът to от фиг. 188г). Тогава изходният импулс
ще се прекрати след време 4 «2,2/?.$, т. е. получава се удължаване
на импулса. Възможно е вместо един импулс на вход XR да се подава
поредица от импулси, всеки от коитодопълнителноувеличава продъл-
жителността на tK . При период на повторение Т на тези импулси и
брой п импулсът на изхода Q е приблизително равен на n7’-F4 •
Входовете XAN и ХАР са необходими при работа на схемата в авто-
генераторен режим (вж. точка 12.3).
Чрез подаване на входа Cl (Clear — нулиране) на логическа 1
може да се установи Q = 0 преди подаване на пусков импулс на един,
in входовете ХТР или XTN . За генериране на импулси трябва С7 = 0.
Ако през времетраенето на t„ или t'v се подаде С/=1, се получава.
Q- 0, т. е. изходният импулс предварително се прекратява.
277 Z АЙЧПА \
(библиотека)
Допълнителни подробности за интегралните чакащи мултивиб-
ратори са дадени в [14], [16] и [29].
Чакащи мултивибратори с ОУ. Основната разлика на тези схеми
от вече разгледаните се състои от използването на ОУ вместо цифро-
ви ИС, което от своя страна води до изходни нива, различаващи се от
стандартните ТТЛ или CMOS нива. Чакащите мултивибратори с ОУ
се препоръчват за използване в електронни устройства, реализирани
с ОУ. На фиг. 189а е дадена една от най-често използванитесхеми,
в която ОУ е с нормално постояннотоково захранване с две напре-
жения -ф Ucc и — UEE . Устойчивото състояние се получава при липса
на входен сигнал (ивх=0). Тогава положителната обратна връзка
през /?2 и обуславя {7ИЗХ « Ucc (фиг. 1896 преди момента /о), а по-
тенциалът на неинвертиращия вход е и+ = RtUcc /(R, . Поради
нулевото напрежение между двата входа на идеалния ОУ този потен-
циал е и напрежение в права посока върху диода Д1. Диодът трябва
да е отпущен, при което кондензаторът С е зареден до пада на напре-
жение 77Д1 върху Д1. Същевременно катодът на Д2 има нулев потен-
циал поради резистора 7?3 и Д2 е отпущен. Следователно Ri и R3 са
свързани успоредно. Обикновеио се избира /?|<С/?з, поради което R3
практически не оказва влияние върху работата на схемата.
Пускането на схемата се постига чрез подаване на отрицателен
входен импулс с амплитуда, по-голяма от и+ в устойчивото състоя-
ние (моментът to на фиг. 1896) . Този импулс през диференциращата
верига С| — R3 и диода Д2 постъпва на неинвертиращия вход на ОУ.
Неговият потенциал става отрицателен, което предизвиква промяна
със скок на иИЗ!. до стойност, приблизително равна на отрицателното
захранващо напрежение UEE на ОУ. Така се получава и+ = UEER\/
/(Ri 4* R2), което задържа аизх на новата му стойност и след прекратя-
ване на пусковия импулс. Това е временно устойчивото състояние.
Сега кондензаторът С започва да се презарежда от отрицателното
изходно напрежение на ОУ по веригата С — /?-изход на ОУ. В момент
6 напрежението му става равно на и+ и непосредствен о след това на
инвертиращия вход на ОУ се получава по-отрицателен потенциал,
отколкото на неинвертиращия вход. В резултат на това иизх със скок
става равно на Ucc , т. е. изходният импулс се прекратява. Все още
обаче схемата не е в устойчивото си състояние. Сега С се презарежда
от положителното мизх по същата верига и в момент /г диодът Д1 се
отпушва и зареждането се прекратява — чакащият мултивибратор е
в устойчивото си състояние. Времето tB се нарича време на възстано-
вяване и е от същия порядък, както /и . Намаляването му се постига
чрез прибавяне на веригата г-—ДЗ. По време на tK диодът ДЗ е запу-
шен и не влияе върху работата на схемата. В момент той се отпушва
и С се презарежда бързо през малкото съпротивление на г. Този пох-
ват се използва много често за осигуряване на зареждане на конден-
278
Фиг. 189. Чакащи мултивибратори с ОУ: а)осиовна схема; б) времедиаграми; в) видо-
изменение за плавно регулираие на ; г) схема с опорно напрежение; д) времедиаг-
рами
затор с дадена времеконстанта в една посока и с друга времеконстан-
га — в обратната посока.
Продължителността на tK може да се определи от общата фор-
мула
t = RC\n ио~Ссо , (12.7)
и о— Цоп
279
за времето на презареждане на кондензатор с капацитет С през ре-
зистор със съпротивление R от напрежение Uo. Кондензаторът се пре-
зарежда от начално напрежение Uco до напрежение Uon . За схемата
от фиг. 189а напрежението Uo е приблизително равно на Нее , Uco
= URi и може да се приеме за 0 и Uon = UEE Ri/(R\ 4~/?г) Така от
(12.7) се получава
4«/?С1п(1+^), (12.8)
т. е. tK не зависи практически от UEE , което е лредимство. От (12.8) се
вижда, че tK може да се измени лесно чрез промяна на отношението
R1/R2, например чрез замяна на Ri с потенциометър. Твърде често се
използва и схемата от фиг. 189е, в която най-голямата стойност на
4 се получава в горно положение на плъзгача на R.
Схемата от фиг. 189г е по-проста, но изисква допълнителен из-
точник на постоянно напрежение. И тук устойчивого състояние е при
ц,х =0, в което UOB през резистора Ri се подава на инвертиращия
вход на ОУ. В резултат на това оизх ~ Ucc и кондензаторът С е заре-
ден до Ucc , а и+ = 0. При подаване в момента to (фиг. 189(3) на поло-
жителен пусков импулс той се диференцира от групата Ci —Rt. Кога-
то амплитудата му е по-голяма от 77ОП за момент потенциалът на ин-
вертиращия вход става положителен, а иизх — отрицателно. Тази от-
рицателна промяна се подава през кондензатора С на неинвертира-
щия вход на ОУ, с което стойността на аизх се установява приблизи
телно равна на UEE . Това е временно устойчивото състояние. Сега
кондензаторът С започва да се презарежда по веригата маса — R — С-
изхода на ОУ, с което потенциалът на неинвертиращия вход става
все по-малко отрицателен. Когато той достигне Uo„ и стане малко по-
малък по абсолютната стойност, изходното напрежение със скок ста-
ва приблизително равно на Ucc — импулсът е завършил. Продължи-
телността на импулса може'да се получи от (12.7),‘ като в случая
Uo—UEE и Uco =UCC . За възстановяване на устойчивото състояние
кондензаторът се зарежда през изхода на ОУ и R и в момент /3 може
да се счита за напълно зареден, т. е. схемата отново е в устойчивото
си състояние. За намаляване на времето t2—13 може да се използва
същият похват, както при чакащия мултивибратор от фиг. Г88а.
Предимството на тази схема в сравнение с фиг. 189а е възможността
за промяна на 4 по електронен път чрез изменение на Uo„ .
Някои други схеми на чакащи мултивибратори са дадени в [11].
Времезадаващи схеми. Първата и все още масово използвана
времезадаваща схема е тип 555, реализирана като аналогова ИС и
пусната в серийно производство през 1973 г. У нас тя се произвежда
с означение 10И555СМ. На фиг. 190а е дадена нейната блокова схема
и свързването на основните външни елементи. Постоянното захран-
ващо напрежение Ucc може да е в границите от 5 до 15 V. При
280
Фиг. 190. Интегрална времезадаваща схема тип 555: а) блокова схема;
включване на ИС към Ucc чрез делителя R\—Rs, вграден в ИС,
между инвертиращия вход на първия компаратор (Комп. 1) и маса
(извод 1) се подава напрежение 2UCC /3, а между неинвертиращия
вход на втория компаратор (Комп. 2) и маса — напрежение Ucc/3.
Освен това /?5-тригерът се нулира чрез вградена в него специална
схема.
Устойчивото състояние (липса на изходен импулс) се осигурява
чрез подаване от генератора на импулси (ГИ) на постоянно напре-
жение, по-голямо от f/cc/3 (времедиаграмите от фиг. 1906 преди
281
б
Фиг. 190. б) времедиаграми
момента Л). Кондензаторът С не е
зареден, поради което неинверти-
ращият вход на Комп. 1 има нулев
потенциал. Това обуславя логическа
0 на изхода на компаратора, която
постъпва на вход R на /?$-тригера.
Същевременно инвертиращият вход
на Комп. 2 има по-положителен по-
тенциал от неинвертиращия му вход
и на изхода на компаратора също
има логическа 0 (т. е. S=0). Следо-
вателно състоянието на /?5-тригера
не се изменя, т. е. Q = 0 и Q = 1. Ло-
гическата 0 на базата на Г2 го запуш-
ва, а логическата 1 на изхода Q пре-
дизвиква насищане на Т\ и ТЗ. Така
Т1 осигурява практически нулево из-
ходно напрежение (всъщност двете
напрежения са равни на напрежение-
то на насищане на транзисторите,
което е около 0,1 V).
В момента t\ от ГИ се подава от-
рицателен импулс, с което потен-
циалът на извод 2 на ИС става по-
малък от Ucc/3. Компараторът 2
се задейства и на изхода му се полу-
чава логическа 1, което предизвиква
установяване на тригера в състояние
1. Получава се Q=l, т. е. на базата
на 72 се подава значително поло-
жително напрежение спрямо маса и
транзисторът се насища. Същевре-
менно Q = 0 и Т2 и ТЗ се
запушват. В резултат на това изход-
ното напрежение става практиче-
ски равно на Ucc — схемата е пре-
минала във временно устойчивото
си състояние. Сега С започва да се зарежда от -|- Ucc през резисто-
ра R. В момента /2 пусковият импулс се прекратява и на двата входа
на тригера отново се установява логическа 0, с което състоянието
му не се променя. Когато напрежението върху С надхвърли с много
малко стойността 2UCc/3 (моментът С) се задейства Комп. 1 и на
изхода му се получава логическа 1. В резултат на това тригерът се
нулира (Q = 0 и Q= 1), транзисторът Т2 се запушва, а Л и ТЗ се
насищат. Изходното напрежение u-j става равно на 0, а С започва
282.
да се разрежда през 71. Когато напрежението върху него стане по-
малко от 2£7СС/3 (моментът /4), Комп. 1 дава на изхода си логическа
О, т. е. отново R = 0. Разреждането продължава до момента /5, като
времето —С> е твърде малко, защото съпротивлението на наситения
71 е около 10 Q. В момента /5 е възстановено устойчивото състояние
на схемата. Продължителността на изходния импулс е
С«1,1/?С (12.9)
и практически не зависи от Ucc при изменението му от 5 до 15 V. Това
важно предимство се изяснява чрез зависимостта ue(f) от фиг. 1906.
.Например при увеличаване на Ucc зареждането на С става по-бързо,
но и прагът ‘2Ссс/3 нараства, с което /и не се изменя. Съпротивление-
то на R може да е в граничите от 1 кй до 10 МП, а С — от 1 nF до
100 pF. За тези стойности от (12.9) се получава, че tn може да е между
1,1 ps и 1100 s (около 20 min). Някои автори твърдят, че tK може да
е до 1 h.
Извод 4 на ИС служи за управление на /?5-тригера. При логи-
ческа 0 на този извод тригерът се установява в състояние 0 незави-
симо от сигналите на входовете му R и S. Схемата е блокирана и из
= 0. За нормална работа на ИС на извод 4 трябва да има логическа 1,
която най-лесно се осигурява чрез свързването му към Ucc
(фиг. 190а). Във всеки момент от генерирането на импулс то може
да бъде прекъснато чрез подаване на логическа 0 на извод 4. Това
създава допълнителни възможности за прилагане на схемата
тип 555.
Извод 5 се използва за плавно регулиране на стойността на /и .
За целта между него и извод 8 се свързва изменяемо съпротивление R
(дадено с прекъсната линия на фиг. 190а). Промяната на това съпро-
тивление предизвиква изменяне на прага на задействане на Комп. 1
над 277сс /3, което според фиг. 1906 е еквивалентно на регулиране
на tK . Очевидно в този случай 12.9 не е в сила. Когато извод 5 не се
използва (не е свързан), попадналите върху него смущения могат
да предизвикат погрешно задействане на Комп. 1. Това се избягва,
като между този извод и маса се свърже кондензатор с капацитет от
5 до 20 nF.
Голямото приложение на схемата тип 555 е довело до създаване-
то на множество нейни разновидности. Например ИС тип 556 съдър-
жа две еднакви схеми тип 555, а ИС тип 558 — 4 схеми.
През последните години бяха създадени и CMOS времезадаващи
схеми.. Като пример на фиг. 191 е дадено разположението на изводите
иа ИС 74С221 (буквата С означава CMOS) и свързването на външ-
ните елементи. В ИС са вградени две еднакви времезадаващи схеми
с времезадаващи групи RtCi и R2C2- Всяка от схемите има 2 изхода —
прав Q и инверсен Q, както и по 2 входа (Лд, —ХА2 и XBi —ХВ2). За
пуекане от схемата на положителен фронт на входния импулс той се
283
. jnh. х^1Х^г
16 9
)
1 8
XB2 *А2 Qi &' ±
Фиг. 191. Времезадаваща схема 74С221
Допълнителни сведения за
в [14] и [33].
подава на вход ХА , докато на Хв
има логическа 0. Пускането с отри-
цателен фронт става чрез подава-
не на импулса на вход Хв и на ло-
гическа 1 на вход ХА . Входът С1
има аналогично предназначение,
както при схеми тип 555 — нор-
малната работа на схемата се оси-
гурява при логическа 1 на този
вход, а при С/ = 0 се получава Q
= 0 независимо от сигналите на
входовете. Следователно във все-
ки момент от време може да се
спре изработването на изходен им-
пулс чрез С 1 = 0. Продължител-
ността на изходния импулс на вся-
ка от двете части е tK zeRS.
времезадаващите схеми са дадени
12.3. ГЕНЕРАТОРИ НА ПРАВО'ЬГЪЛНИ ИМПУЛСИ
Генераторите на правоъгълни импулси са широко разпростране-
ни електронни схеми, чието изходно напрежение има форма на право-
ъгълни импулси. За разлика от чакащите мултивибратори те имат две
временно устойчиви състояния. Често се наричат мултивибратори в
автогенераторен режим или само мултивибратори. Тук ще се използ-
ва последнего наименование. Те се реализират чрез ЛЕ, интегрални
чакащи мултивибратори или времезадаващи схеми. Специализирани
ИС на мултивибратори се произвеждат рядко, и то само схеми, често-
тата на изходните импулси на конто се измени с помощта на напре-
жение.
Мултивибратори с «ЛЕ. На фиг. 192а е дадена основната схема
на мултивибратор с два ЛЕ И—НЕ, свързани като инвертори. Тя се
получава от чакащия мултивибратор на фиг. 187а чрез свързване на
входовете на ЛЕ1 и съединяването им с изхода на ЛЕ2 чрез втора
трупа. Нека в момента t = 0 (фиг. 1926) кондензаторът С\ езареден
до напрежение, съответстващо на логическа 1, а кондензаторът Сг
е разреден (всъщност той е зареден до напрежението на логическа-
та 0). Нека състоянието на изхода Q със скок се измени от 0 на 1 .Този
скок се предава през С2 на входа на ЛЕ2, с което се установява Q = 0.
Това логическо ниво през С, достига до входа на ЛЕ1 и потвърждава
новото му състояние Q=l. За времето от 0 до С кондензаторът Ci
284
<1>Н1 192. Мултивибратори с ЛЕ: а) основна схема; б) времедиаграми; в) видоизмене-
ние с вход за спиране на генерациите; г) опростена схема; д) времедиаграми
285
се разрежда бързо през диода Д1 и изхода Q, с което се установява
«1»0. Същевременно Сг започва да се зарежда от изхода на ЛЕ1
през /?2, с което и2 намалява (фиг. 1926). Това е първото временно
устойчиво състояние на мултивибратора. Когато в момента t2 напре-
жението и2 достигне праговото напрежение UBXin (фиг. 113а), наЛЕ2
се получава Q = 1 и съответно Q = 0. Този скок на Q се предава през
Ci на входа на ЛЕ 1, поради което Ui със скок достига до напрежение-
то на логическа 1. С това се фиксира стойността Q = 0, т. е. мулти-
вибраторът се установява във второто си временно устойчиво състоя-
ние. По време на това съпротивление най-напред С2 се разрежда за
времето t2 — t3 през Д2 и изхода на ЛЕ1, с което на входа на ЛЕ2 се
установява логическа 0. Същевременно Ci започва да се зарежда
през Ri и изход Q, с което и\ намалява. В момента /4 следва нова
смяна на състоянието, като най-напред С\ се разрежда бързо (про-
цесът през интервала от време /4— С, повтаря провеса през интервала
0 —1\). По-нататък действието се повтаря.
При реализация на мултивибратора от фиг. 192а с ТТЛ ЛЕ про-
дъл жители остите 41 и tK2 на изходните импулси се изчисляват по
(12.5), границите на стойностите на С\, С2, /И1 и /и2 са същите, както
при чакащия мултивибратор от фиг. 187а, a Ri и R2 трябва да са в
границите от 500 до 1500 й. Когато мултивибраторът се реализира
със CMOS ЛЕ /и1 и /и2 се изчисляват от (12.6).
Периодът на генерираните импулси е Ги=/и1 -|-/и2, а тяхната
честота на повторение fK = 1 /Т„ . При това съотношението между
41 и 4г е производно.
Описаният режим на работа на мултивибратора е ненрекьснат —
генерирането на импулси започва веднага след включване на захран-
ващото напрежение. Чрез видоизменението, показано на фиг. 192е,
схемата може да работи в старт-стопен режим. За генериране на им-
пулси на вход X трябва да се подаде логическа 1. При X = 0 на изхода
на ЛЕ1 се установява стабилно логическа 1 и генерациите спират.
Същият похват може да се приложи и към ЛЕ2.
Схемата от фиг. 192а има един важен недостатък. При включва-
нето й към захранващото напрежение има вероятност да не започнат
генерации. Това се избягва чрез двата резистора /?3 и R4 със съпро-
тивление между 5 и 50 кй, показани на фиг. 192а с прекъсната линия.
Една опростена схема на мултивибратор, реализирана с два
инвертора, е дадена на фиг. 192г. Нека в момента t — 0 кондензаторът
С не е зареден и състоянието на изхода Q се измени със скок от 0 на 1
(фиг. 1926). Този скок се предава през С на входа на ЛЕ1, което оси-
гурява изменение на състоянието на Q от 1 на 0 и установяване на
мултивибратора в едното му временно устойчиво състояние. Сега С
започва да се зарежда по веригата Q — С — R—Q, с което ui намаля-
ва по експоненциален закон. Когато и\ достигне (момента t\) до
286
f7BJ.in на ЛЕ1, състоянието на изхода Q на този ЛЕ се измени със скок
ог 0 на 1. Този скок постъпва на входа на ЛЕ2, с което състоянието
на неговия изход Q се измени от 1 на 0. Промяната на Q се подава
през кондензатора С на входа на ЛЕ1 и мултивибраторът се устано-
вява във второто си временно устойчиво състояние. Сега С започва
да се презарежда по веригата Q — R — С—Q (времето t\— /2 на
фиг. 192г?), с което и\ расте. Когато в момента /2 напрежението и\
стане равно на {/вхОп на ЛЕ1, напрежението на изход Q започва да на-
малява, докато С продължава да се презарежда. През времето /2— С
ЛЕ1 работи в активен режим и едва в момента 1;< на изход Q се уста-
новява логическа 0. Сега ЛЕ2 преминава в състояние Q= 1, което
чрез С се предава на входа на ЛЕ1 и го установява в Q = 0, т. е. в мо-
мента /3 се повтаря действието на мултивибратора в момента t = 0.
Гочни формули за изчисляване на /и1 , t'Ki и t"2 при използване на ТТЛ
ЛЕ са дадени в [29]. Периодът на повторение на изходните импулси
Ти =4i + 44 + 4г може да се определи по приблизителната формула
TKx3RC. (12.10)
Препоръчва се съпротивлението R да е в границите от 270 до 430 £2,
а С може да има капацитет между 100 pF и 50 nF. Следователно Тк
може да е от 65 ns до 65 ps. Продължителностите на двете устойчиви
състояния на мултивибратора при използване на CMOS ЛЕ се из-
числяват по формули, дадени в [14]. Практически в този случай
4=41+42=4, като 4 се определи от 12.6. Очевидно периодът
на повторение Тн —2tH може да е от 140 ns до около 4 h.
Честотата на повторение на генерираните импулси във всички
разгледани мултивибратори се променя при изменение на стойности-
те на R и С и на параметрите на ИС. За осигуряване на голима ста-
билност се използват мултивибратори с кварцова стабилизация на
честотата. Общият принцип на реализцията им е замяна на конден-
затора във времезадаващата верига с кварцов резонатор. Честотата
на повторение f„ на генерираните импулси е равна на собствената
честота на резонатора. Възможно е тя да се настройва в тесни грани-
ци чрез свързване последователно с резонатора на променлив кон-
дензатор с капацитет около 100 pF.
Интегрални мултивибратори. Обикновено те се реализират на
основата на чакащи мултивибратори. На фиг. 193а е дадена основ-
пата схема с два чакащи мултивибратора К155АГ1. Всеки от тях
(енерира правоъгълни импулси с продължителност, определена от
12.6, където R и С са времезадаващите елементи на съответния ча-
к.чщ мултивибратор. Нека до момента t\ на вход S е подадена логи-
ческа 0. Тя постъпва на вход X3i и логическото произведение X)
= Л', (Л+Лз! е равно на 0 независимо от нивата на сигналите на вхо-
дове Хц и X2i на ИС1. В този случай ИС1 е в устойчивото си състоя-
287
+ 5V
Фиг. 193. Интегрални мултивибратори:
а) основна схема с К155АГ1; б) време-
диаграми
ние, т. е. Qi = Q = 0 и Qi — 1. В съ-
щото състояние е и ИС2 (т. е. Q2
= Q = 0 и Q2 = 1), тъй като Х|2
= Х22 = 0 и_Хз2=1, което осигуря-
ва Х2 = Х|2Х22Хз2 = 1. За започване
на генерации състоянието на вход
S трябва да се промени от 0 на 1
(моментът t\ на фиг. 1936). Това
обуславя преминаване на Х| от 0 в
1, с което ИС1 се превключва във
временно устойчивото си състоя-
ние, т. е. започва да се изработва
импулсът £И1 . Същевременно със-
тоянието на ИС2 не се променя,
защото Qi и съответно Х2 премина-
ват в състояние 0. В момента Q се
прекратява импулсът от ИС1, с
което Qi = Q, преминава в 0, а
Qi = X32— в 1. Следователно Х2
става 1 и ИС2 започва да генерира
импулса /и2 (Qz = Q = l и Q2 = 0).
След завършване на/гози импулс в
момента /3 изход Q и съответно
входове Хп и Х2| наИС1 премина-
ват в състояние 0, т. е. X, се пре-
включва от 0 на 1. Това означава,
че отново започва да генерира
ИС1. Нека в момента Q се подаде
S = 0, с което Х| =0 независимо от
състоянието на изход Q. Работата
на мултивибратора нродължава
по описания начин, като в /5 пре-
става да генерира ИС1 и премина-
ването на Qi от 0 в 1 пуска ИС2. В
момента /е се прекратява работата
на ИС2, но преминаването на Q
от 1 в 0 не пуска в действие ИС1,
тъй като Х3| = 0 — генерациите
спират. Периодът на генерираните
импулси е Г = /И1 Ц- 4,2. По подобен
начин работят и мултивибратори-
те, реализирани с двойния чакащ
мултивибратор К155АГЗ, както и
мултивибраторите с интегрални
288
схеми на CMOS чакащи мултивибратори. Схеми с такива мултивиб-
ратори са дадени в [14], [16] и [29].
Мултивибратори с ОУ. Най-често използваната схема на мулти-
вибратор с един ОУ е дадена на фиг. 194. Тя се получава чрез не-
големи промени от чакащия мултивибратор на фиг. 189а. Нека непо-
средствено преди момента 1 = 0 (фиг. 1946) изходното напрежение
иизх на ОУ е практически равно на ф- Ucc и непосредствено след мо-
мента t = 0 положителното напрежение ис върху кондензатора С
надхвърли стойността Ri Ucc/(Ri ф-fo), което представлява потен-
циалът и + на неинвертиращия вход на ОУ. В резултат на това инвер-
тиращият вход на ОУ става по-положителен от неинвертиращия му
вход и иизх със скок сменя стойността си от ф- Ucc на — UEE . Поради
положителната обратна връзка през Ri и /?2 на неинвертиращия вход
спрямо маса се установява отрицателно напрежение RtUEE/(Ri ф-/?2),
с което се фиксира отрицателната стойност на a„3X . Сега С започва
да се презарежда през резистора R и изхода на ОУ, като ис намалява.
В момента t\ се получава ис =0, след което С започва да се зарежда
в обратна посока и ис вече е отрицателно. Непосредствено след мо-
мента /2 потенциалът на инвертиращия вход на ОУ става по-отри-
цателен от потенциала на неинвертиращия вход, което предизвиква
смяна със скок на аи.,х от UEE приблизително на Ucc . Новата стойност
на ы„зх осигурява посредством R\ и Ri положително напрежение
Ri UCc /(Ri ф- R?) на неинвертиращия вход спрямо маса, с което се
фиксира стойността аизх as Ucc Кондензаторът С започва да се пре-
зарежда по същата верига, както за времето 0 —t2. Моментът Д е
аналогичен на / = 0, след което описаното действие се повтаря.
Веригата на презареждане на С за положителния изходен им-
пулс /и1 и отрицателния изходен импулс /и2 е една и съща и съвпада с
веригата на разреждане на С от фиг. 189а. Поради това 1И[ и t„2 се
определи от точната формула (12.7) или приблизителната формула
(12.8). За реализиране на ?и1 =#/и2 е необходимо двете вериги на пре-
зареждане на С да имат различии времеконстанти. Това се постига,
като резисторът R се замени със схемата от фиг. 194в. За времето
0—t2 кондензаторът се презарежда през R и Д1, което означава, че
/И1 се определи от (12.7) или (12.8) чрез замяна на R с R'. Аналогично
за времето /2 —Н презареждането се извършва през R" и Д2, като
/и2 зависи от R".
Периодът на повторение на изходните импулси се получава лесно
от (12.8) и е
Д = 4н ф-/и2=(/?, + /?/,)С1п(1ф- £-). (12.11)
X П2
Плавното регулиране на съотношението между /и| и tK2 при за-
пцзнане на 7'„ се осигурява чрез схемата от фиг. 194г. При това в
1*> I Iniрнлни схеми
289
Фиг. 194. Мултивибратори с ОУ: а) основна схема; б) времедиаграми; в) видоизмене-
ние за получаване на положителни и отрицателни импулси с различна продължител-
ност; г) видоизменение за регулиране на коефициента на запълване; д) видоизменение
за получаване на стабилни /и1 и /и2
6
горно положение на плъзгача на потенциометъра Р се получава най-
малката стойност на /и| и най-голямата на /и2 . При долно положение
на плъзгача е обратното.
290
и
4г
. За избягване на това се препоръч-
Изменението на Тк при запазване на съотношението между Д и
/1|2 може да се извърши чрез замяна на R\ и Д2 със схемата от
фиг. 189в. Действително от 12.11 се вижда, че в този случай се из-
мени отношението R\/Rz, при което според 12.8 t„\ /tK2 =R'/R"
— const.
В разгледаната основна схема бе направено предположението,
че аизх приема стойности Ucc и UEE . В действителност ц1зх е с 10—
15% по-малко от двете захранващи напрежения и конкретните му
стойности зависят от екземпляра ОУ. Това е важна предпоставка за
неточност в стойностите на Д
ва схемата от фиг. 194с?. Це-
неровите диоди Д1 и Д2 и ре-
зисторът Ro образуват пара-
метричен стабилизатор на
напрежение, който осигурява
стабилно Uz и съответно ста-
билни прагове на превключ-
ване на ис .
Други схеми на мулти-
вибратори с ОУ са дадени в
[24] и [47].
Мултивибратор с време-
задаваща схема тип 555. В
точка 12.2 бе разгледана
структурата на интегралната
времезадаваща схема тип
555 и свързването и за гене-
риране на единични импулси
(фиг. 190). На фиг. 195а е да-
дена основната схема на мул-
тивибратор с тази ИС. В мо-
мента / = 0 схемата се включ-
ва към захранващото напре-
жение Ucc , а кондензаторът
С не е зареден (т е. и2 = иь
= 0). Тъй като u2<UCc/3
(вж. обяснението на дейст-
вието на фиг. 190а) се уста-
иовява иизх « Ucc и С започ-
ва да се зарежда от Ucc през
/Д и R2. Също както при фиг.
190а в момента tt се получава
ии х =0 и извод 7 се свързва
К1>м маса. В резултат на това
Фиг. 195. Мултивибратор с интегрална време-
задаваща схема тип 555: а) основна схема; б)
времедиаграми
291
С започва да се разрежда през R2 и в момента tz се получава и2=и6
= Ucc /3. Компаратор 2 в ИС (вж. фиг. 190а) се задеиства, иизх става
равно на Ucc и същевременно се прекъсва връзката между извод 7 и
маса. Така С отново започва да се зарежда. Очевидно изменението
на ис е в границите от Ucc /3 до 2Ucc/3. Поради това продължител-
ностите на двата изходни импулса се дават с изразите
4, =0,7(/?i4-/?2)C и /И2=0,7/?2С, (12.12)
т. е. винаги продължителността на положителния импулс е по
голяма от продължителността t„2 на отрицателния импулс. Това е
недостатък на схемата, който се избягва чрез прибавяне на диода Д,
показан с прекъсната линия на фиг. 195а. Действително при зареж-
дане на С токът протича през Д вместо през R2, т. е. /и1 =0,7R1 С. Ко-
гато С се разрежда, Дев обратно свързване и не влияе върху работа-
та на схемата.
I
12.4. ГЕНЕРАТОРИ НА НАПРЕЖЕНИЕ
СЪС СПЕЦИАЛНА ФОРМА
Вече бяха разгледани генератори със синусови напрежения и
правоъгълни импулси, конто са с най-голямо приложение. Освен това
се използват и генератори на триъгълно напрежение, на линейно из-
меняло се напрежение, както и комбинирани генератори на две или
повече напрежения с различна форма. Прието е всички тези схеми
да се наричат по-общо генератори на напрежение със специална фор-
ма. За тяхната реализация почти винаги се използват ОУ, но напосле-
дък значително по-често се употребяват и времезадаващите схеми.
Генератори на триъгълно напрежение. Обикновено в тях се из-
ползва интеграторът с ОУ от фиг. 108а. Известно е, че когато на вхо-
да му се подадат правоъгълни импулси (фиг. .1096), на изхода се
получава триъгълно напрежение. За .осигуряване на генерация на
такова напрежение най-често се използва схемата от фиг. 196а. В нея
ОУ1, и Rz образуват аналогов компаратор с хистерезис (вж.
фиг. 61г). Нека в момента t — О на изхода на ОУ1 има отрицателно
напрежение С Г ^UEE, в резултат на което изходното напрежение
на ОУ1 нараства (фиг. 1966). В момента то достига до положител-
ния праг на задействане Ui на компаратора, който се определи от
(3.10), като се има предвид, че Дизх — Ur ~ UEE . Сега компараторът
сменя състоянието си, на изхода на ОУ1 се получава напрежение
« Ucc и и2 започва да се измени в обратна посока по закона
= (12.13)
292
г
Фиг. 196. Генератори на триъгълно и правоъгълно напрежение: а) основна схема; б)
нремедиаграма на работа; в) времедиаграми на несиметрично триъгълно напрежение;
г) схема с регулиране на продължителпостите на положителните и отрицателните им-
нулси с напрежение
293
който следва непосредствено от (6.56). В момента /2 се достига отри
цателният праг на задействане U2 на компаратора (отново опреде-
ляй от израза (3.10), но при UK.M = Ut) и следва нова смяна на със-
тоянието. Моментът /3 съответства на t = Q, след което процесът про-
дължава. Времето 41 се определя по формулата
4,«2^ЯС, (12.14)
която е в сила при Ucc — UEE . Аналогичен израз се получава за <и2 ,
но в знаменателя е W. Очевидно при Ut = UR, т. е. при Ucc = | UEE |
се получава /и1 = 4г . Това се нарича симетрично триъгълно напреже-
ние, чийто период на повторение е
=41 +42 =4/?С(/?(//?2). (12.15)
Формула (12.15) показва, че Тк може да се измени плавно чрез про-
мяна на R, при което амплитудата на триъгълното напрежение остава
неизменна. Нейното регулиране се осигурява чрез промяна на R\
и/или на R?. Това обаче е съпроводено с изменение на Ти . Схемата от
фиг. 196а се нарича генератор на триъгълно и правоъгълно на-
прежение.
В много практически случаи е необходимо наличието на право-
ъгълно и триъгълно напрежение с различна продъл жители ост на
двата импулса (/„| +42 —фиг. 196в). Такова напрежение може да
се получи чрез генератора от фиг. 196а, като R се замени със схемата
от фиг. 194в. При положителен импулс на изхода на ОУ1 конденза-
торът С се презарежда през R' и Д1, а Д2 е запушен. Следователно
41 се определя от (12.14) чрез замяна на R с R'. Аналогично при от-
рицателни импулси на изхода на ОУ1 стойността на /и2 зависи от R".
Времената 4, и 4г могат да се регулират ръчно независимо едно от
друго чрез замяна на R' и R" с потенциометри, свързани като реоста-
ти. Ръчно регулиране на огношението 41 /4г , т. е. на коефициента на
запълване на правоъгълните импулси, може да се осигури чрез из-
ползване на схемата от фиг. 194г.
Често вместо ръчно регулиране на 41 и 4г трябва да се извършва
електронно регулиране чрез управляващо напрежение. Една такава
схема е дадена на фиг. 196г. Когато в момента ti (вж. фиг. 1966) на-
прежението П| стане равно на Uf, диодът Д1 се отпушва и[Д включ-
ва електронния ключ S1 в положението, показано на фигурата. В ре-
зултат на това С започва да се презарежда през R„ от напрежението
Ду+ ( в основната схема от фиг. 196а презареждането е от 44+ през R).
Следователно и2 се измени по закона и2 = —Ц+ t/(RaC), който се по-
лучава от (12.13). В момента /г напрежението щ става отрицателно.
Д1 се запушва и по такъв начин се отваря ключът S1, с което преза-
реждането на С от Ду+ се прекратява. Същевременно се отпушва Д2,
ключът S2 се превключва и започва презареждане на С в обратна по-
294
сока от — Ц през Rb, т. е. u2 = U~ t/(RbC). Обикновеио Ra=Rb — R и
U+ = I — U~ I = Uy . Продължителността на /И1 е tllt х‘2UccRiRC
/(RiUy). Същата е и стойността на /и2 и за Ти се получава
Т = t I t = 1 = 4U №
" 1,1 + ”2 /и Ъ Uy (12.16)
От (12.16) се вижда, че честотата на повторение f„ на изходните
правоъгълни и триъгълни импулси е линейна функция на Uy . Съще-
ствуват и други начини за регулиране на f„ чрез напрежение, напри
мер чрез използване на аналогов умножител (вж. [24]).
Един от основните недостатъци на схемите от фиг. 196в зависи-
мостта на амплитудата на изходните импулси и времената /И1 и /и2 от
Ut и Ur на ОУ1. Тези две напрежения зависят от конкретния екзем-
пляр ОУ и се изменят при промяна на Ucc и UEE . За избягване на това
на изхода на ОУ1 се прибавят резистор Ro и два ценерови диода Д1
и Д2 по същия начин, както в схемата от фиг. 1946. В този случай
U^ — <7Д1 4- U22 и (71 = {Тд2 + Uzi , като с иш са отбелязани напре-
женията в права посока, а с UZi — ценеровите напрежения на съот-
ветните диоди.
Други схеми на генератори на триъгълно напрежение са дадени
в [2].
Генератори на линейно изменящо се напрежение. Типичният вид
на линейно изменящо се напрежение е даден на фиг. 197а. Често се
използват наименованията трионообразно и пилообразно напреже-
ние. В интервала 0 — 6 напрежението се измени по линеен закон, а в
интервала 1\—t2 начинът на изменение е без значение При това
трябва /и, , като в идеален случай /и2 =0. По принцип като ли-
нейно изменящо се може да се разглежда и несиметричното триъгъл-
но напрежение (вж. фиг. 196в) при tHl 3>/и2 Една схема на генератор
на линейно изменящо се напрежение е показаната на фиг. 196а, като
/?сезаменя със схемата от фиг. 194в и се избира R'<^R" или R'^>R".
В първия случай С се зарежда бавно през R" по време на отрицател-
ната стойност на М|, т. е. получава се линейно изменящо се напреже-
ние с положителен наклон (фиг. 197а). Кондензаторът се разрежда
бързо през малкото R'. Когато R'^>R", се получава линейно изменя-
що се напрежение с отрицателен наклон.
Като генератор на линейно изменящо се напрежение може да се
използва и основната схема на интегратор от фиг. 108а. Практически
ключът S се реализира като транзистор, работещ в ключов режим
(фиг. 1976). При липса на управляващ импулс щ транзисторът Т е
ошушен и С се зарежда от ивх по линеен закон с поляритета, даден на
схемата. Когато се подаде положителен импулс с достатъчно голяма
амплитуда (моментите t\ — t2 и /3 — U), Т се насища и С се разрежда
бързо през него. Зареждането започва отново след прекратяване на
импулса.
295
Фиг. 197. Генератори на линейно изменящо се напрежение: а) времедиаграми; б) прин-
цип на действие
Амплитудата Uт на изходното напрежение се определи от (6.56)
чрцз замяна на t с /и1 и на иизх с Um. Скоростта на изменение на на-
прежението е Um/RC. Тя, заедно с Uт, може да се променя ръчно
чрез замяна на R с потенциометър, свързан като реостат, или по
електронен път чрез изменение на t/BX .
Други схеми на генератори на линейно изменящо се напрежение
могат да бъдат намерени в [2], [16] и [31].
Функционални генератори. Тези генератори имат 2 или повече
изхода, на конто се получават напрежения с различна форма, но с
една и съща честота. Най-често това са правоъгълно, триъгълно и
синусово напрежение (фиг. 198а). Сравнително по-рядко има 1 или
2 изхода на линейно изменящо се напрежение, дадени с прекъсната
линия на фиг. 198а. Честотата на изходните напрежения обикновено
е в областта на ниските честоти и може да се измени в широки грани-
ци (например от 10~2 до 105 Hz). Това изменение, както и промяната
на амплитудата, се извършва ръчно чрез потенциометри или елек-
тронно чрез сигнал на управляващ вход. Най-често този сигнал е на-
прежение, но има генератори с цифрсфо управление (посредстом
двоични числа).
Основната блокова схема на функционален генератор е дадена
на фиг. 1986. Принципът на реализация на генератора на триъгълно
и правоъгълно напрежение вече бе разгледан (вж. фиг. 196а). Полу-
ченото симетрично триъгълно напрежение се подава на входа на фор-
миращата схема, която го превръща в синусово напрежение. Регули-
296
Фиг. 198. Функционални генератори: а) принцип на действие; б) основна блокова схема
рането на честотата на
трите напрежения става
ръчно или чрез напреже-
ние, подадено на управля-
ващия вход на генератора
за триъгълно и правоъгъл-
но напрежение (например
фиг. 196г). Принципът на
реализация на формира-
щата схема е даден на
фиг. 199а. Когато три-
ъгълното напрежение и,,*
е в границите от 0 до Ut,
коефициентът на предава-
не КфС на формиращата
схема има дадена макси-
мална стойност, която оп-
редели скоростта на изме-
нение на . При uBX = Hi
коефициентът на предава-
не се превключва на по-
мадка стойност, с което
намалява скоростта на из-
менение на Ыизх . Когато
1/„х стане равно на U2,
следва още по-голямо на-
маляване на КфС и т. н. В
резултат на това има
Фиг. 199. Формираща схема: а) принцип на дейст-
вие; б) схемна реализация
297
формата на начупена крива, която чрез подходящ подбор на броя и
стойностите на напреженията Ui може да се направи много близка
до синусовата.
Основната идея за реализация на формиращата схема е дадена
на фиг. 1996. Приема се, че диодите са идеални, т. е. отпушват се при
напрежение в права посока, малко по-голямо от О V. При uBX <zU\
всички диоди са запушени и Кф(. = миэх/ивх =1. Когато стане мал-
ко по-голямо от U\ се отпушва Д1 и резисторите R и R\ образуват
делител, при което Кфс < 1. При uBX > U? се отпушва и Д2, с което R\
и Ri се евързват успоредно и Кфс намалява още повече.
Функционалните генератори се изработват като уреди и намират
все по-голямо приложение в изследователските лаборатории. Създа-
дени са и монолитни ИС, например ICL8038, която има изходи за пра-
воъгълно, триъгълно и синусово напрежение с честота от 10~3 до
106 Hz. Честотата се задава чрез външни резистор и кондензатор, но
може да се измени и чрез управляващо напрежение. Подробности за
тази ИС са дадени в [31].
12.5. ПРАКТИЧЕСКИ СХЕМИ
На фиг. 200 е дадена схема на нискочестотен генератор на синусово напрежение
с М'ост на Вин. Тя се основава на схемата От фиг. 184а и б и има същото действие. Ге-
нераторът има два обхвата, конто се превключват с К1 и К2. Тези ключове са обик-
новено двойно ЦК-ключе. При положение 1 обхватът е от 60 от 600 Hz, а при поло-
жение 2 — от 600 Hz до 6 kHz. Плавното регулиране на честотата във всеки обхват
се осъществява чрез явойния потенциометър (два потенциометъра с обща ос)
2X50 кй. Честотата е максимална, когато потенциометрите са дадени накъсо. Такива
потенциометри се използват в стереоапаратурите. Резисторите 5,1 kfi, свързани после-
дователно на потенциометрите, са поставени за фиксиране на максималната честота
на всеки от обхватите. Амплитудата на изходното напрежение се регулира с потен-
циометъра РЗ в границите от 0 до около 5 V.
При първоначалното пускане на схемата в действие е възможро тя да не започне
да генерира. Това се дължи на производствените толеранси на резисторите и Rz,
поради конто се оказва, че R?<2Ri- Получаването на генерации става по експеримен
тален път, като последователно на R? се включи резистор, чието съпротивление се
подбира. Обикновено то не е повече от ЗИП. За осигуряване на максимално добра
форма на получената синусоида съпротивлението на допълнителния резистор трябва
да е малко по-голямо от минималната стойност за възникване на трептения. Възможно
е вместо този резистор да се постави тример-потенциометър 3,3 кй в реостатно евърз
ване. Възникването на трептения и формата на напрежението се наблюдават с осци
лоскоп, евързан на изхода на ОУ или на изхода на генератора.
Чакащ мултивибратор с два ЛЕ И-НЕ е даден на фиг. 201а. Използват се два
от четирите елемента в българската ИС СМ14011. Действието на мултивибратора
съвпада с това на схемата от фиг. 187а. Интегралната схема се захранва с положи
телно напрежение в границите от 5 до 15 V. На фиг. 201а то е означено само на
единия от ЛЕ. В установен режим на мултивибратора на входа му X трябва да е
приложено напрежение t/дд . То трябва да се осигури от импуления генератор, с който
схемата ще се задейства. Самото задействане се извършва чрез отрицателен импулс
от вида, показан на фиг. 2016. При липса на подходящ импулсен генератор може да
се използва какъвто и да е лабораторен генератор, осигуряващ положителни импулси
с амплитуда между 1 и 4 V и продължителност между 1 и 10 ps. Той се евързва към
298
Фиг. 200. Практическа схема на нискочестотен генератор за честоти
60 Hz — 6 kHz
мултивибратора чрез схемата, показана на фиг. 201в, която представлява транзисто
рен ключ. При липса на входен импулс (нулево напрежение на входа) транзисторът
е запушен, в колекторната му верига не протича ток, върху резистора 2,2 кй няма пад
на напрежение и на изхода X се получава захранващото напрежение Орд — мулти-
вибраторът не е задействан. При положителен входен импулс транзисторът се насища
и на изхода X се установява напрежение около 0,2 V, т. е. схемата изработва отрица-
телен пусков импулс за задействане на чакащия мултивибратор. Често се използва
наименованието транслатор на ниво, тъй като всъщност положителни импулси с опре-
делена амплитуда се превръщат в отрицателни импулси с друга амплитуда.
Продължителността на изходния импулс на чакащия мултивибратор е 1 ms.
Стойността й зависи от конкретния екземпляр на използваната ИС и производствени-
те толеранси на резистора и кондензатора. Амплитудата на импулса практически е рав-
на на захранващото напрежение UDD . От фиг. 201а се вижда, че на изхода Q се по-
лучава положителен импулс (по време на импулса на този изход има напрежение UDU ,
докато при липса на импулс напрежението е 0), а на изхода Q — отрицателен импулс
(нулево напрежение по време на импулса и напрежение UDD при липса на импулс).
На фиг. 201г е дадено едно приложение на ИС К155АГ1 (или 74121) като чакащ
мултивибратор с продължителност на изходния импулс около 2,5 s. Импулсът е поло-
/кшелен на изход Q (положително напрежение около 4 V .при наличие на импулс и
около 0,2 V при липса на импулс) и отрицателен на изход Q (положително напреже-
ин<- около 0,2 V при наличие на импулс и около 4 V при липса на импулс). В схемата е
н шол.шан електролитен кондензатор, чийто положителен извод е евързан с извод 11 на
АИЧНА4
библиотека
299
Фиг. 201. Чакащи мултивибратори: а) за изходен импулс с продължителност I ms; б)
пусков входен импулс; в) травелатор на нивото; г) за изходен импулс 2,5 s; д) пускова
схема с бутон
300
ИС. Мултивибраторът е в устойчиво състояние (липсва изходен импулс) при логиче-
ска 1 (постоянно напрежение около +4 V) на входа X. Логическата 1 трябва да се
осигури от импулсния генератор, с който схемата ще се задейства. Самото задействане
се извършва чрез подаване на логическа 0 (постоянно напрежение между 0 и +0,4 V)
също на входа X. В действителност логическата 0 е достатъчно да се приложи за време
няколко ps, т. е. задействането се осъществява чрез отрицателен входен импулс. Ре-
зисторът I kQ осигурява непрекъсиато подаване иа логическа 1 на вход Хз (извод 5)
на ИС. За демонстрационки цели сигналът на вход X може да се осигури чрез схемата
от фиг. 201д. При ненатиснат бутон Б на входА има логическа 1 и чакащият мултивиб-
ратор не е задействан. Когато за кратко време се натисне бутонът Б, се подава логи-
ческа 0 (вход X се замасява) и мултивибраторът генерира импулс. Възможна е свет
линна индикация на генерирания импулс чрез използване на схемата от фиг. 103, резне
горът в която трябва да има съпротивление 200 Q. Ако на входа на схемата от фиг. 103
се евърже изход Q на чакащия мултивибратор, ще се осигури_светване на светодиода
за 2,5 s след натискане на бутона. При свързване към изход Q светодиодът свети не-
прекъснато и угасва за 2,5 s след натискане на бутона.
Възможно е изменение на продължителността /и на генерирания импулс в гра-
ничите от 0,5 ps до 25 s чрез замяна на кондензатора с друг кондензатор с капацитет
С, pF = 40/H , s. Например за t„ = 100 s трябва кондензатор с капацитет 400 pF (свърз-
ват се паралелно 2 кондензатора със стандартни стойности по 220 pF).
Като пример за проста практически схема на мултивибратор с ТТЛ логически
елементи може да служи и практическата схема от фиг. 202а. Тя е реализирана на
основата на мултивибратора от фиг. 192а и има същото действие. Използват се два
ЛЕ от интегралната схема К155ЛАЗ (или 7400), която е дадена на фиг. 116а. Захран-
ващото напрежение на мултивибратора е +5V и се подава между изводи 14 (поло-
жителния полюс) и 7 (отрицателния полюс, свързан към маса). На фиг. 202а то е оз-
начено като подадено само на единия ЛЕ. При включване на схемата към захранва
щото напрежение тя веднага започва да Генерира. Това се проверява чрез осцило-
скоп, свързан към един от изходите Q или Q. В редки случаи могат да не се получат
трептения. Тогава се променят експериментално резисторите 22 kQ до получаване на
изходно напрежение от мултивибратора. То е с амплитуда около 3 V и има положи
телни и отрицателни импулси с еднаква продължителност, равна на около 14 ps. Често-
тата на повторение на генерираните импулси е около 35 kHz. Практически почти
Фиг. 202. Практически схеми на мултивибратори: а) с ТТЛ интеграл-
на схема;
301
винаги се използва само един от изходите Q
или Q, конто са напълно равностойни. Двата
изхода се използват само когато са необходими
две поредици от импулси с еднаква честота
на повторение или от импулси, дефазирани
на 180° (когато в едната поредица има поло-
жителен импулс, в другата той е отрицателен)
Възможна е промяна на честотата на
повторение в границите от 15 kHz до 7 MHz
чрез замяна на двата кондензатора с други
кондензатори с капацитет С, nF = 0,8/f„, MHz.
Например за получаване на =800 kHz тряб-
ват кондензатори с капацитет 1 nF.
Практическа схема на мултивибратор с
ОУ е дадена на фиг. 2026. Тя съвпада с прин
ципната схема от фиг. 194а и има същото дей-
ствие. Положителният изходен импулс (напре
жение около ф-10 V) и отрицателният изходен
импулс (напрежение около —10 V) са с про
дължителност /и »2,3 ms, т. е. честотата на
повторение fu е около 220 Hz. Схемата започва
да работи веднага след включване на захран-
ващите напрежения на ОУ и не се нуждае от
никаква настройка. Проверката на работата
на схемата се извършва чрез наблюдаване на
изходните импулси, конто трябва да имат
Фиг. 202. б) с операционен усил-
вател
вида, показан на последната осцилограма от
фиг. 1946. При желание могат да бъдат наблюдавани и другите две осцилограми (на
прежението върху кондензатора и напрежението на неинвертиращия вход на ОУ
спрямо маса).
Възможна е промяна на стойността на /„ в границите от 0,1 ms до 0,5 s и съот-
ветно на f„ от 1 Hz до 5 kHz. За целта капацитетът на кондензатора се изчислява по
формулата С, nF = 4,4/B, ms или С, nF = 2,2//„, kHz. Например за получаване на
/и =0,5 s трябва С=2,2 pF (не може да се използва електролитен кондензатор). За
демонстриране на работата на мултивибратора при /и, по-големи от 0,1 s, на изхода
му може да се свърже схемата от фиг. 103, резиСТорът в която е със съпротивление
560 S2 и задължително се постави предпазният диод, даден с прекъсната линия.
302
Глава 13
ПРЕОБРАЗУВАНЕ НА ДАННИ
В необичайната на пръв поглед фраза «светът е аналогов» е скрит
здрав практически смисъл. Интензитетът на електромагнитните и
звуковите вълни, на светлината, температурата и налягането на теч-
ности и газове и много други физични величини по своята същност
представляват аналогови величини. Като такива те се възприемат и
от нашите сетива. За измерването и регистрирането на тези величини
почти винаги те се превръшат в аналогови сигнали, обикно
вено електрично напрежение или ток. От друга страна, предаването
и обработката на информация в съвременния свят най-често се из-
вършва чрез дискретна сигнали (наричат се още цифрови сиг-
нали) — например поредица от електрични импулси. Необходимо е
и обратного преобразуване — на цифрови в аналогови сигнали, като
за двата вида се използва общото наименование преобразувате-
ли на данни.
В тази глава са разгледани принципите на преобразуването на
данни, методите за реализация на съответните електронни схеми и
някои техни приложения
13.1. ОБЩИ СВЕДЕНИЯ ЗА ПРЕОБРАЗУВАТЕЛИТЕ
НА ДАННИ
Във всеки момент от време един аналогов сигнал може да има
безкраен брой стойности, а в определен интервал от време има без-
крайно много такива моменти. При преобразуването на данни вместо
аналоговия сигнал се вземат само неговите стойности (наречени
Отче-1 и) в краен брой дискретни моменти от време (фиг. 203а),
което се нарича квантуване (или дискретизация) по време.
Два съседни отчета се правят през интервал от време, който се нарича
стъпка на квантуването по време и се определя от теорема-
та на Котелников
1
2/в
A/sC
(13.1)
303
В (13.1) с fB е означена честотата на най-високия хармоник в спек-
търа на аналоговия сигнал, чиято амплитуда не е пренебрежимо
малка. Този хармоник се получава чрез разлагане на аналоговия
сигнал в ред на Фурие. Колкото по-бързо се измени един аналогов
сигнал, толкова по-голяма е стойността на fB , т. е. А/ според (13.1)
е по-малко. Следователно при по-бързо изменение на аналоговия
сигнал отчетите трябва да са по-близо. Равенството в (13.1) се из-
ползва само когато възстановяването на аналоговия сигнал се из-
вършва чрез умножаване на всеки от отчетите с функция от вида
(sinx) /х. Практически този начин се използва рядко, тъй като гене-
рирането на тази функция се реализира трудно. Затова се предават
само амплитудите на отчетите и тогава А/ може да е 100 или повече
пъти по-малко от l/(2fB). Възстановеният аналогов сигнал пред-
ставлява начупена линия (фиг. 2036), която е толкова по-близка
до кривата на предадения сигнал, кол'кото А/ е по-малко.
Освен квантуването по време се използва и квантуване по
ниво. При него допус-тимият обхват за изменение на амплитудата
304
а,пах на аналоговия сигнал се разпределя равномерно на N нива, раз-
стоянието между конто е Да = атах/М Величината Да се нарича
стъпка на квантуване. Вместо точната стойност на даден от-
чет се предава най-близкото ниво. На фиг. 203в е даден пример за
квантуване по ниво при п = 8. Вижда се, че в момента Д/ се предава
ниво 2, в момента 2Д/ — ниво 3 и т. н. Обикновено N = 2'\ като всяко
ниво се предава с п-разредно двоично число. За примера от
фиг. 203в в момента Д/ се предава числото 010, в момента 2Д/ —
числото 011 ит. н. Разликата между реалната амплитуда на даден
отчет и действително предаденото най-близко ниво се нарича грешка
на квантуването (или шум на квантуването), чиято максимална
стойност е А.а/2. Очевидно грешката на квантуване намалява с уве-
личаване на N, което налага използването на двоични числа с повече
разреди. Това от своя страна усложнява цифровата част на апара-
турата за предаване и обработка на данните. Практически във всеки
конкретен случай изборът на п се прави чрез компромис между греш-
ката на квантуването и сложността на цифровата част. Най-често
фабрично произвежданите ИС и устройства за преобразуване на Дан-
ии използват п = 4, 6, 8, 10, 12, 14 или 16. Има съоищения за лабора-
тории разработки на ИС с и=18 и 20.
Може да се направи следното обобщение. Преобразуването на
аналогов в цифров сигнал представлява получаване на поредица от
двоични числа, всяко от конто предава приблизително стойността на
аналоговия сигнал в определен момент от време. Тези двоични числа
всъщност представляват поредици от импулси, например на 0 в даден
разред на числото съответства логическа 0 с ТТЛ ниво, а на 1 в
друг разред — логическа 1. Обратното преобразуване на цифровия
сигнал в аналогов обикновено се извършва по начина, даден на
фиг. 2036, т. е. вместо аналогов сигнал се получава стъпаловидно
изменящо се напрежение.
13.2. АНАЛОГОВИ КЛЮЧОВЕ И МУЛТИПЛЕКСОРИ
Аналоговите ключове са транзистори или прости електрон-
ни схеми, служещи за включване и изключване на електрични вериги,
по конто преминават аналогови сигнали. В множество монолитни ИС
се използват аналогови ключове, реализирани с биполярни транзис-
тора. Тези ключове практически нямат самостоятелно приложение.
Аналоговите ключове, реализирани с полеви транзистори с р—п-
нреход имат известно, макар и неголямо приложение. Като пример на
фиг. 204а са дадени проходната и изходната характеристика на н-ка-
иален полеви транзистор. При Ucs = 0 и достатъчно малко UDS се
осигурява работа на транзистора в облает I на изходЛтте характерис-
тики. В този случай каналът между дрейна и сорса е изцяло отпущен
20 Ilnierpa.'iiiH схеми
305
и съпротивлението rds между двата електрода е малко (обикновено
от няколко десетки до няколко стотици Q). То се определи графично
от наклона на изходната характеристика за Ucs =0. През отпушения
канал може да протича ток в двете посоки, което обуславя използва-
нето на полеви транзистори като аналогови ключове. Когато се по-
даде — Ucs със стойност |t/P|, транзисторът се запушва и
съпротивлението Rds между дрейна и сорса става много голямо (не
по-малко от няколко стотици МП), все едно че веригата се прекъсва.
Един пример за приложение на аналогов ключ е даден на
фиг. 2046. При отпушен транзистор се получава
«изх =йвх/(1 + rds/R), (13.2а)
докато при идеален ключ (г</£ = 0) би следвало да има «изх=ивх.
Следователно трябва да се избирй R^>rds- Когато транзисторът е за-
пушен, се получава
^изх =ивх/(1 + Rds/R)
вместо аизх =0, т. е. трябва Rds^>R- Не е допустимо напрежението
UGS да е положително, тъй като при това се отпушва р — н-преходът
гейт-канал и транзисторът може да се повреди. Затова понякога се
поставя диодът Д, даден с прекъсната линия на фиг. 2046. За да се
осигури нулев потенциал на гейта при Uy=0 се прибавя резис-
торът R.
Значително по-голямо приложение имат аналоговите ключо-
ве с MOS-транзистори с индуциран р- или n-канал, чиито харак-
теристики са дадени на фиг. 204в и г. Изходните характеристи-
ки са аналогични на тези от фиг, 204а. Важна особеност на ключо-
вете с MOS-транзистори е, че в процеса на работа паразитните р — п-
преходи между подложката, от една страна, и дрейна и сорса, от дру-
га, винаги трябва да са запушени. Това се осигурява,' като подлож-
ката се свързва с постоянно напрежение с подходяща големина и
поляритет. Например в схемата от фиг. 2046 е използван MOS-тран-
зистор с p-канал, чиято подложка е от полупроводник от-р-тип.
Образуваните р— п преходи трябва да са запушени, т. е. подложката
да е положителна спрямо дрейна и сорса. Това се постига, като й се
осигурява положителен потенциал Un , по-голям от възможния мак-
симален отрицателен потенциал Дйзхтах на дрейна (фиг. 2046). Ко-
гато аналоговият ключ е част от ИС, подложката се свързва към по-
ложително захранващо напрежение на ИС, т. е. On=UDD. При
Un =0 (замасяване на подложката) ключът може да работи само с
отрицателни стойности на ивх .
Друга важна особеност е, че rds зависи силно от f7cs , тъй като
наклонът на изходните характеристики в облает I (вж. фиг. 204а)
не е постоянен при различии UGS . На фиг. 204а е даден типичният
306
Фиг. 204. Аналогови ключове с полеви транзистори: а) характеристика на полевия
|ранзистор с р—п-преход; б) принцип на приложение на аналогов ключ с полеви тран-
<истор с р—п-преход; в) проходна характеристика на MOS-транзистор с индуцираи р
канал; г) проходна характеристика на MOS-транзистор с индуциран п канал; д) при-
мер за приложение на MOS-транзистор като аналогов ключ; е) зависимост на rds на
MOS транзистор от ucds
307
вид на зависимостта rds(Uos) на MOS-транзистор с p-канал. От
фиг. 204д се вижда, че при Ц = const и изменящи се OgX и инзх, се
променя стойността на UGS . При това по-често се използва зависи-
мостта rds==f(uBX), която обуславя появата на нелинейни изкривя-
вания в ииэх . Например по време на положителния полупериод на си-
нусового иизх от фиг. 204(5 съпротивлението rds нараства в съответст-
вие с фиг. 204г и коефициентът на предаване на схемата намалява.
При отрицателни амплитуди на ыизх коефициентът на предаване на-
раства. Следователно двете полувълни няма да бъдат еднакви, т. е.
получават се нелинейни изкривявания.
Най-голямо приложение имат CMOS аналоговите ключове,
основата на конто са два успоредно свързани MOS-транзистора с р-
и n-канал (съответно Т1 и Т2 на фиг. 205а). Запушването на р — п-
преходите към подложките се осигурява чрез свързването им към по-
ложителното UDD или отрицателното Uss захранващо напрежение на
схемата, в която ключът участва. При Ц =0 (логическа 0 в CMOS
ИС) /г-каналният транзистор Т2 е запушен в съответствие с
фиг. 204г. Инверторът ЛЕ осигурява на изхода си напрежение — Су,
с което р-каналният транзистор Т1 също е запушен (вж.
фиг. 204в), т. е. аналоговият ключ е отворен. Когато Ц, е положи-
телно и достатъчно голямо (това е логическа 1), двата транзистора
се отпушват и ключът се затваря. Промените на rds на Т1 и Т2 в за-
висимост от авх са дадени с прекъснати линии на фиг. 2056. Съпро-
тивлението иа затворения аналогов ключ е равно на съпротивлението
на успоредно свързаните rds на Т1 и Т2 и зависи значително по-слабо
от £4Х . Това е основно предимство на CMOS аналоговите ключове.
Те се произвеждат като монолитни ИС, съдържаши няколко ключа.
Например в ИС CD4016 има 4 аналогови ключа от вида, даден на
фиг. 205а.
За още по-голямо намаляване на зависимостта rds(oBX ) са раз-
работени усложнени схеми на CMOS аналогови ключове. Една от
най-масово използваните е CD4066, която съдържа 4 ключа. Всеки
от тях е реализиран по схемата от фиг. 205в. В нея подложката на
Т2 вместо към Uss е свързана към изхода на допълнителния инвертор,
реализиран с ТЗ — Т5. При положително Uy освен Т1 и Т2 се отпушват
и ТЗ и Т4, а Т5 е запушен. В резултат на това подложката на Т2 се
оказва свързана с ивх, с което се осигурява слаба зависимост на rds
от ивх (фиг. 205г). При Uy =0 транзисторите Т1 — Т4 се запушват и
аналоговият ключ се отваря.
Всеки от изводите на CMOS аналоговия ключ може да се из-
ползва като вход или изход за аналоговия сигнал, което обяснява
означенията, приети на фиг. 205а и в. Употребява се и наимено-
ванието двупосочни аналогови ключове. Използването на тези ключо-
ве е аналогично на ключовете с полеви транзистори. Например при
308
Фиг. 205. CMOS аналогови ключове: а) осиовна схема (1/4 от CD4016); б) зависимост
на г* от uds; в) подобрена схема (1/4 от CD4066); г) зависимост иа rds от uds ; д) симво-
лично означение на аналогов ключ
свързване по схемата от фиг. 204а изходното напрежение се опре-
деля от (13.2).
За улеснение при чертането на схеми с аналогови ключове е
прието символичното означение, показано на фиг. 205д, където
стрелката показва, че положението на ключа се управлява чрез вън-
шен сигнал. Аналоговият ключ е в положение «О» (отворен) при
подаване на логическа 0 на управляващия му вход и в положение
«1» (затворен) при логическа 1 на входа.
Съществуват аналогови ключове с ОУ, при конто влия-
нието на г<^ и /?ds на полевия транзистор е намалено. Такъв пример
309.
е даден на фиг. 206. При достатъчно голямо положително Uy се от
пушва TI, а Т2 е запушен. Схемата работи като инвертиращ усилва-
тел с коефициент на усилване, даден с (2.4). При това rds на Т1 е
свързано последователно с изхода на ОУ и съпротивлението на зат-
ворения аналогов ключ е равно на изходното съпротивление на схе-
мата. То се определи от (2.6) чрез заместване на Ro с Ro-\-rds. При
достатъчно голямо отрицателно Ц, транзисторът Т[ се запушва, а Т2
се отпушва. Сега ОУ, Rt и Т2 образуват отново инвертиращ усилва-
тел с К~ =—rdsi/Rx, с което на изхода на ОУ се получава част от
и., . Поради запушения Т1 това напрежение не достига до изхода на
схемата, т. е. ц13х=0.
Най-често аналоговите ключове се използват за включване и из-
ключване на напрежения в границите от 10 V до захранващото
напрежение. За по-малки напрежения (малосигнални ключове) се
използват механични релета с магнитни контакти (рид-релета) Вре-
мето за превключване на аналоговите ключове с полеви транзистори е
обикновено няколко стотици ns. Максималният ток, който протича
през ключа, обикновено не надхвърля 10 mA. През последните го-
дини все по-голяма става нуждата от ключове за превключване на
силни токове (например до няколко А). За целта се използват мощни
MOS-транзистори с rds от порядъка на няколко стотни от Q.
Всички аналогови ключове с полеви транзистори, конто бяха раз-
гледани дотук, служат за включване и изключване на напрежения,
поради което се наричат напрежителни аналогови ключове.
В биполярните ИС често е по-удобно да се използват аналогови клю-
чове, конто превключват точно определен ток към маса или към изхо-
да на дадена част от схемата (фиг. 207а). Поради това те се нари-
Фиг. 206. Аналогов ключ с ОУ
чат токови аналогови ключове.
Пример за такъв ключ е даден
на фиг. 2076. Благодарение на
отрицателното напрежение Um
транзисторът ТЗ е винаги отпу-
щен и работи като генератор на
ток 1, който протича непрекъс-
нато през резистора R. При
-|-0,8 V (логическа 0 с
ТТЛ ниво) транзисторът Т2 се
отпушва и върху него се получа-
ва пад на напрежение, по-малък
от 1,5 V. В резултат на това 7Т
е запушен и токът I протича
през Т2 към маса. Когато
Ц, 4-2 V (логическа 1 с ТТЛ
ниво), транзисторът Т2 се за-
пушва, емитерът му получава
310
б
Фиг. 207. Токов аналогов ключ с биполярен
транзистор (част от интегралната схема
4050 на фирмата Teledine Phibrick): а) ек-
вивалентна схема; б) опростена схема
голям положителен потенциал и
Т1 се отпушва. С това токът I
започва да протича през Т\ и
се получава /изх =/.
Аналогови мултиплексори.
Това са схеми с няколко входа и.
един изход, конто чрез аналогов
ключ бСъществяват във всеки
момент от време връзка между
изхода и един от аналоговите
входове (фиг. 208а). Често се
наричат многоканални аналого-
ви комутатори. Броят на анало-
говите входове обикновено е 2,
4, 8 или 16, но понякога п = 5
или 6. Управляването на анало-
говите мултиплексори се из-
вършва чрез сигнали на управ-
ляващите входове. Тези сигнали
не трябва да позволяват едно-
временно затваряне на пове-
че от един аналогов ключ. На-
пример, ако на фиг. 208а са за-
творени едновременно АК1 и АК2, се получава късо съединение на из-
точниците на сигнал, свързани към Вх. 1 и Вх. 2. Следователно при
превключването на изхода от Вх. 2 (както е показано на фигурата)
към Вх. 1 най-напред трябва да се отвори АК2 и след това да се затво-
ри АК1- Този принцип увеличава времето на превключване на анало-
говия мултиплексор, поради което се допуска двата ключа да са за-
творени едновременно не повече от около 100 ns.
На фиг. 2086 е дадена опростена схема на аналогов мултиплек-
сор с 5 входа, реализиран с MOS-транзистори с p-канал. Аналого-
вите входове са изводите 2, 4, 8, 10 и 12, а изходът е извод 6.
Управляващите входове са изводи 1, 3, 7, 9 и 11, а на извод 5 се
подава отрицателното захранващо напрежение. За намаляване на
броя на управляващите входове най-често в аналоговите мулти-
плексори се вгражда подходящ дешифратор. Такъв пример е даден
на фиг. 208в. Аналоговите входове са 8 (означени с Вх. 1 —
Вх. 8), а управляващите са 4 (А, В, Си/). Нивото на сигналите на
тези входове се преобразува за задействане на дешифратора. Три-
разредното двоично число на входовете А, В и С обуславя логическа
I само на един от осемте изхода на дешифратора и логическа 0 на
останалите. Например при АВС = 011 има логическа 1 на изход 3 на
дешифратора и е затворен само А КЗ, т. е. изходът е евързан с Вх. 3.
АИЧЯА**
ВИКАНС* ГЕКА
311
5
Фиг. 208. Аналогови мултиплексори: а) принцип на действие; б) опростена схема на
MOS аналогов мултиплексор с 5 входа 1КТ901; в) блокова схема на 8-канален CMOS
аналогов мултиплекстор CD 4051; г) реализация с ИС на аналогов мултиплексор
Работата на мултиплексора се осигурява при логическа 0 на вход /.
Когато на този вход се подаде логическа 1, всички ключове се от-
варят и изходът не е свързан с нито един от входовете. Това е състоя-
нието на висок импеданс на мултиплексора.
312
Аналоговите мултиплексори могат да се реализират и с помощ-
та на ИС на аналогови ключове. Като пример на фиг. 208г е даден
четиривходов мултиплексор, чието действие е същото, както на този
от фиг. 208в.
По принцип съществуват и аналогови демултиплексори,
конто осигуряват свързване на единствения си вход с един от много-
бройните изходи. Практически те се реализират чрез аналогови мул-
типлексори чрез двупосочни аналогови ключове, единственият изход
на конто служи за вход на демултиплексора.
Допълнителни сведения за аналоговите ключове и мултиплексо-
ри са дадени в [2], [4], [6], [14], [27] и [49].
13.3. ЦИФРОВОАНАЛОГОВИ ПРЕОБРАЗУВАТЕЛИ
На входа на цифровоаналоговите преобразуватели (ЦАП) се
подава цифров сигнал под формата на /г-разредно двоично число
М (фиг. 209), а на изхода им се получава напрежение цизх или ток
4ЗХ , пропорционални на цифровия сигнал. Стойността на п е един от
най-важните параметри на ЦАП и се нарича разредност. Произвеж-
дат се ЦАП с п = 8, 10, 12, 14, 16 и 18, а се правят лаборатории раз-
работки на ЦАП с и = 20. Изходният аналогов сигнал може да има 2
дискретни стойности, като разстоянието между конто и да са две
съседни стойности е AAm=Am/2".
Величината А.4т е друг основен параметър на аналоговия сигнал,
наречен стъпка на изменение. По своята същност тя представ-
лява стъпката на квантуване по ниво на изходния аналогов сигнал
(вж. точка 13.1). С Ат е означена теоретичната максимална
амплитуда на изходния аналогов сигнал, докато реалната
максимална амплитуда е Ат(2" —1)/2". Поради големите стойности
на п се приема, че реалната максимална амплитуда е Ат. При ед-
нополярните ЦАП изходният сигнал се променя от 0 до +Ат или
от 0 до —Ат, докато при двуполярните ЦАП изменението е от
— АтIе! до -(-Ат/2. Когато аналоговият сигнал е напрежение, се
използва наименованието ЦАП с напрежителен изход, а когато
той е ток — ЦАП с токов изход. Най-често ЦАП с напрежителен
изход имат Um = -(-5 V, -|- 10 V, —5V или — 10 V.
Важен параметър е абсолютната грешка е на ЦАП. Прие-
то е нейната максимална стойност ет да е ±Ат/2"+*. Често вместо
vm се използва максималната относителна грешка
в„0_ь,10°% = ±^™.%1 (|33)
която намалява с увеличаване на разредността. От общи съображе-
ния е ясно, че при подаване на цифров сигнал на входа е необходимо
313
в
Фиг. 209. Цифровоаналогови преобразувате-
ли: а) означение на входовете и изхода; б)
формиране на изходното напрежение при 3-
разреден ЦАП; в) блокова схема
По-нататък процесът продължава по
известно време, за да се уста-
нови на изхода съответства-
щият му аналогов сигнал.
Най-важната причина за то-
ва е презареждането на не-
избежно съществуващите
паразитни капацитети в из-
хода. Времето за преобразу-
ване tnp на ЦАП се измерва
от момента на подаване на
цифровая сигнал, докато се
достигне до съответната
стойност на аналоговия сиг-
нал със зададената точност.
Обикновеио тя е между 0,1 и
0,01%, а /пр е в твърде широ-
ки граници — от няколко де-
сетки ns до няколко pts.
Принципът на преобра-
зуване на ЦАП може да бъде
изяснен с фиг. 2096, където
за простота е разгледан слу-
чай с триразреден цифров
сигнал (я=3). Следователно
стъпката на изменение на из-
ходното напрежение е Д[/т
= Um/%, а неговата макси-
мална стойност е 7f/m/8. В
момента /о на входа се пода-
ва М=000 (десетичната
стойност т = 0), на което
съответства изходно напре-
жение 0 V. В момента t\ се
подава Л4 = 011 (десетична
стойност т = 3). За времето
от t\ и h се извършва преоб-
разуването и в момента /г
практически на изхода е ус-
тановено напрежение 3t7„,/8.
същия начин. Получава се
стъпаловидно изменящо се напрежение, което може да се разглежда
като аналогов сигнал. Очевидно разликата между реалния (плътната
линия) и предполагаемия (прекъснатата линия) аналогов сигнал е
толкова по-малка, колкото п е по-голямо.
314
Основната блокова схема на ЦАП е дадена на фиг. 209в. Из-
точникът на опорно напрежение дава на изхода много стабилно
постоянно напрежение Uon , което постъпва на аналоговия вход на
резисторната матрица. Тя се състои от определен брой
аналогови ключове и набор от резистори. Положението на аналого-
вите ключове (отворени или затворени) се определя от цифровия
сигнал, подаван на входа на матрицата. В резултат на това се измени
нейната изходна величина. Често М може да се разглежда като де-
лител на напрежение с входно напрежение Uo„ и коефициент на пре-
даване K=U„3xi /Uon =ткК, където ДА е стъпката на изменение на
А (тя се получава при промяна на М с 1). Следователно на Изх. 1
има напрежение.
<4х, = At/O„ =тДАПо„ = тДЦт, (13.4)
където ДЦт = ДАЦ>п е стъпката на изменение на изходното напре-
жение. Тъй като матрицата е делител на напрежение, теоретичната
максимална стойност на А е Ат = 1, а в действителност А се измени от
О до ДА(2"—1)/2" със стъпка ДА. Следователно t/„3X се променя от
О до (2"—1)ДАПО„/2".
Резисторната матрица и източникът на опорно напреже-
ние са двата задължителни блока на всеки ЦАП. Понякога се из-
ползва и трети блок, даден с прекъсната линия на фиг. 209в. Той
може да е усилвател с коефициент на усилване Ai, при което на Изх. 2
се получава
АИЗХ2 =АА, Поп =тДАА> По„ ^rnK^Um = rn^Um). (13.5)
Следователно стъпката на изменение на Пизх2 е (Д£7т)1 = Ai&Um, а
границите на изменението му са от 0 до (2"—1)А1ДАПОП .
Съществуват резисторни матрици, чиято изходна величина е
ток /изх| , който протича през свързания към маса Изх. 1. Тези мат-
рици се характеризират с предавателна проводимост б = /изх|/67оп
= тДС, където стъпката на изменение ДG е аналогична на ДА- В този
случай в Изх. 1 се получава
4x1 = G иж = тД G Uw = тМп, (13.6)
където Д/т = ДСПоп е стъпката на изменение на изходния ток. Пре-
давателната проводимост се измени от'О до ДС(2"— 1)/2'!, /изх1 — от О
до 67О„ ДС(2"— 1)/2". Използването на матрици с токов изход за реа-
лизиране на ЦАП с напрежителен изход налага блокът с прекъсната
линия от фиг. 209в да е преобразувател на ток-напрежение (вж.
фиг. 53в). Неговото изходно напрежение е U„3xi =A4xi , където R е
с ытротивлението му на преобразуване. Следователно в този случай се
получава
I Ц„3х21 = RGUon = mAGAHon = т(ДПт)2, (13.7)
315
където n^2 = m\GR e стъпката на изменение на изходното напре-
жение, а границите на това изменение са от 0 до t7onKAG(2"—-1):
Източник на опорно напрежение. По своята същност това е ли-
неен стабилизатор на напрежение, чиито принципи на реализация
са разгледани в точка 4.1. Източникът на опорно напрежение се
реализира като част от ИС на ЦАП или като самостоятелна ИС (на-
пример LM199). Основните изисквания към източника са Кст> 104,
температурен коефициент на Uon , не по-голям от 10“5/К, изходното
съпротивление под 1 й и максимален изходен ток, не по-голям от 10 А.
Подробности за схемните решения на източниците на опорно напре-
жение са дадени в [4].
ЦАП с теглови матрици. От голямото многообразие на резистор-
ни матрици най-голямо приложение в ЦАП имат тегловите матрици
и /? — 2R матриците. На фиг. 210а е дадена основната схема на ЦАП
с теглова матрица, образувана от аналоговите ключове А К и резисто-
рите RM /2!. Положението на аналоговите ключове се управлява от
двоичното число М, чийто младши разред е Ьо, а старшият разред е
bn-i- Когато е подадено някакво число М, всички аналогови"ключове
в управляващите разреди, на конто има 1, са затворени, а други клю-
чове са отворени. Както вече бе прието, десетичният еквивалент на М
се отбелязва с т. Не е трудно да се установи, че общото съпротивле-
ние на матрицата (между точки а и б) е RM /т. Например, когато
се подаде М = 0 . . . 011 (т. е. т — 3) са затворени само АКО и АК1.
Резисторите RM и RM /2 са свързани успоредно и общото им съпро-
тивление е RM /3. Следователно изходният ток на матрицата е /изх|
= mUon /RM . Сравняването на тази формула с (13.2) показва, че
Фиг. 210. ЦАП с теглови матрици: а) с, напрежителни ключове;
316
стъпката на изменение на проводимостта на матрицата е AG = \/Rm •
а стъпката на изменение на /изх1 е A/m — Uon /RM . Прибавянето на пре-
образувателя ток — напрежение (даден с прекъсната линия на
фиг. 210а) позволява да се получи Дизх2 . То се определи по формула
(13.7) чрез заместване на AG с 1 /RM . Аналоговите ключове в схема-
та от фиг. 210а се реализират почти винаги с полеви транзистори
(вж. точка 13.2).
Вариант на разгледания ЦАП, позволявагц използването на то-
кови ключове, е даден на фиг. 2106. Всички изводи, направени за
фиг. 210а, са в сила и тук. Схемата се използва главно в монолитни
ИС на ЦАП с биполярни транзистори.
Основният недостатък на тегловите матрици е голямата разлика
в съпротивленията на резисторите
ската им реализация. Поради
това се препоръчва използване-
то на тези матрици при п^б.
На фиг. 210в е показан един
възможен начин за увеличаване
на разредността. При условие, м
че съпротивлението /?о/15 на
успоредно свързаните резисто-
ри Ra и /?о/15 е много по-малко
от RM /т, може да се приеме, че
токът Ia=m\Uon/RM тече към
маса, т. е. първата матрица ра-
боти по описания начин. Двата
им, което затруднява практиче-
Фиг. 210. б) с токови ключове; в)
каскадно съединение
317
резистора образуват делител на ток, който осигурява ток /а/16 на
Изх. 1. Изходният ток на втората матрица е 1ь — m2Uon/R.M , а изход-
ният ток на цялата схема
4sxl =/O + /fc = (zn1/16 + m2)(l/on//?M).
(13.8)
Сравняването на (13.8) с (13.6) показва, че А41 и Л12 могат да се раз-
глеждат като едно осемразредно число, чиито младши разреди са
Ьо — b-л. Следователно цялата схема представлява 8-разреден ЦАП с
токов изход, като стъпката на изменение на предавателната прово-
димост отново е AG = l/A?jM. Реализацията на напрежителен изход
става по същия начин, както на фиг. 210а.
ЦАП с R — 2/? матрици. Тези ЦАП имат най-голямо приложение
и практически са единствените, конто се използват при п^8. На
фиг. 211а е дадена основната схема, чието действие се основава на
факта, че точките а, б, в и т. н. имат съпротивление R спрямо маса
независимо от положението на аналоговите ключове АК„ Когато
Фиг. 211. ЦАП с R— 2R матрици: а) основна схема; б) еквивалентна схема при за-
тваряне само на в) еквивалентна схема при затваряне само на АКп-г',
318
AKt~ \ e в положение 1, а всички останали ключове са в положение О,
изходният ток и изходното напрежение на матрицата могат да се
определят от еквивалентната схема на фиг. 2116. Тя се получава от
фиг. 211а, като се замести с резистор тази част от матрицата, която е
под точка б. Съпротивлението на точка а спрямо маса също е R, което
се получава от успоредното свързване на резистор ‘2R с последовател-
но свързаните (/?-)-/?). Следователно токът, консумиран от източника
на опорно напрежение, е /оп = UO„ /(3/?). Половината от този ток про-
тича в изхода на матрицата, т. е. ln-1 =(1 /2) С/оп /(3/?) и Un-1 = f/on/3.
При затваряне само на ключа АКп — 2 се получава еквивалентната
схема от фиг. 211в. От нея следва, че In-z =1^ /4 = (l/4)t/on /(3/?) и
2 =(1/2) (£/оп /3), т. е. 1п-2 и Un-z са 2 пъти по-малки от Zn_i и
Un-1. По същия начин може да се докаже, че при затваряне на ключа
AKi_\ се получава 2 пъти по-малък изходен ток, отколкото при
затваряне на ключа AKi. Най-голям изходен ток се получава при
затваряне на ключа АКп-\, поради което този ключ представлява
319
старшият разред на ЦАП. Най-малък е изходният ток при затваряне
на АКО и неговата големина е /о = (1/2") (Ц,П)/(ЗА?) и съответно изход-
но напрежение Uon = (1/2"_') (Uon /3). Ключът АКО е младшият раз-
ред на ЦАП.
Когато са затворени повече от един аналогови ключа, опреде-
ляните от тях токове се сумират в изходната верига. Общите фор-
мула са
/ , —/ Ьп~'__I brl-2 I Ь"~3 I I Ь“ \ иоп /1ЧО\
'1.3X1 2 2г -f- 2з -f-....-I- V/ЗЯ-
=(2n-,fen_1 + 2”-2fe„_2+2'i-3fcn_3+ +2°feo)-^-
0-2 а
= т иоп
3.2“ R
И U =2R1 , = т Цп„ • (13.10)
'-'изх! ^*^-*изх1 3 2я — 1 °П
Всеки от коефициентите К в (13.9) и (13.10) има стойност 0, ко-
гато аналоговият ключ е в положение «О», и стойност 1 при положе-
ние «1». С т е означен десетичният еквивалент на двоичното чис-
ло М. Например, ако /VI = 01101001, то п = 8, Ь7 — Ьц=-Ь2:=Ь\ = 0,
Ьб — Ь5 = Ь3 — Ьо= 1 и т — 105. Направените разсъждения показват,
че схемата от фиг. 211а може да се използва като ЦАП с напрежи-
телен ИЛ|И токов изход. В първия случай сравняването на (13.10) с
(13.4) показва, че стъпката на изменение на изходното напрежение е
KUm = Uon При токов изход от (13.6) и (13.9) за стъпката
на изменение на изходния ток се получава Д/И = (ЦО„//?)/(3.2").
Съпротивлението на товара RT може да има произволна стой-
ност, при което изходното напрежение е
^изх! = 1 I D/D U<m ( 13. 1 1 )
2 1 -j- К/Kj
и се измени със стъпка KUm— Uon /(2"~1 (1 //?)). От (13.11) се
вижда, че е възможно матрицата да работи на празен ход (RT ->оо).
Съпротивлението R най-често има стойност 5 или 10 kQ.
На фиг. 211г е дадена схемата на ЦАП с обратно свързване на
матрицата. Той е само с токов изход и чрез аналогични разсъждения
се получава формулата
43х1 = —(13.12)
като стъпката на изменение на изходния ток е A/m= t7on/(2'1/?).
Голямо приложение има и схемата с генератор на ток от
фиг. 21 Id. При нея източникът на опорно напрежение служи за за-
320
хранване на еднаквите генератори на ток /. Тъй като тази схема се
използва главно в монолитните биполярни ИС в ЦАП, източниците
на ток се реализират по схемата от фиг. 5. Когато ARn-i е в поло-
жение «1», а всички останали ключове са в положение «О», в изходна-
та верига протича ток 1п-\ =//2, тъй като токът от генератора / се
раздели на две равни части от резисторите 2R, свързани в точка а.
Ако само АКп-г е в положение «1», между точките а и б протича ток
1/2, а в изходната верига — ток //4. Чрез аналогични разсъждения
може да се докаже, че
I. = — / и и (13.13)
ИЗХ 1 gn ИЗХ1 gn 'X \ 7
И С на ЦАП. От съществуващото голямо разнообразие на ИС на
ЦАП тук ще бъдат разгледани два характерни примера. На фиг. 212
е дадена блоковата схема на монолитен 6-разреден биполярен ЦАП,
в който се използва R— 2R матрица в обратно свързване (вж.
фиг. 211г). На единия вход (точка а) се подава Uon от източника на
опорно напрежение. Настройката на това напрежение в тесни грани-
ци се извършва чрез подходяща външна верига, свързана между из-
води 13 и 14 на ИС. Захранването на източника на опорно напреже-
ние се осъществява от външно напрежение Uo, подавано между из-
вод 12 и маса. Шестте изхода на матрицата са свързани с входовете
на аналоговите ключове, на чийто общ изход (извод 4) се получава
/изх . Правилната работа
на ключовете се осигурява
от преобразувателя на ни-
во. На входове D1 —Об се
подава управляващото
двоично число (DI е МР,
a D6 — СР).
Блоковата схема на
български 12-разреден
ЦАП е дадена на фиг. 213.
Управляващото двоично
число постъпва на входо-
ве £И — ZH2 и най-напред
се записва в двата буфер-
ни регистъра. За да се
осъществи това, на входо
вете «Избор на схемата»
(CS) и «Запис 1» («//?!)
трябва да се подаде логи-
ческа 0. В резултат на то-
21 Интегрални схеми
Комп. + UQ +
Фиг. 212. Блокова схема на интегрален ЦАП
МС1406
321
+ 12V +5V
i
8bit
R
ЛЕ1
ион
14
8-раз-
реден
буфе-
рен
реги-
стър
12-раз-
реден
регис-
тьр
И//?2 XFER AGND UD
1\
--yuout
^RH
'22 \п
R - 2R
матри-
12bit Нас
анало-
v гови
клю-
чове
Фиг 213. Блокова схема на 12-разреден ЦАП СМ758 I
।
(СР) D1 <3-
D3^-
7М<Я
D5O——
Рбф^~
D7 ф^—
08 ф1-
09 <У~
OlOtjA-
О11ф2_
(МР)О12(}Д-
«
HB/LB^
4-раз-
реден
буфер ен
реги-
стър
4 bit
ЛЕ2
ЛЕЗ
ва на изхода на ЛЕ1 се получава логическа 1 и се разрешава записът
на четирите младши разреда от четириразредния регистър. За запис
на останалите 8 разреда се подава логическа 1 на вход «Контрол на
байтовете» (HB/LB), при което на изхода на ЛЕ2 се получава логи-
ческа L Тази организация позволява използването на ЦАП в 8- и 16-
разредни системи, т. е. за управлението му с 8- и 16-разредни двоични
числа. В първия случай най-напред се записва числото, съставено от
D1 —D8 и след това — съставеното от 09— £>12. Във втория случай
едновременно се записват D1 — D12. За да се извърши преобразуване
на така въведеноточисло в напрежение, се подава логическа 0 на вхо-
дове «Запис 2» (W7?2) и «Прехвърляне» (XFER), при което на изхо-
да на ЛЕЗ се получава логическа 1. Чрез нея числото се записва в
12-разредния регистър и постъпва на входа на R— 2R матрицата.В
резултат на това на изход Uout се получава постоянно напрежение,
322
пропорционално на
числото, съставено от
D1—012. От фиг.
211 се вижда, че на
аналоговия вход на
/? —2/? матрицата
трябва да се подаде
Uo„ . Този вход се по-
лучава между изво
дите URH и URL , като
URH трябва да е по-
ложително спрямо
Rrl . Опорното напре-
Фиг. 214. Получаване на Uoll в СМ758— 1 чрез вградения
източник на опорно напрежение
жение се получава от източник на опорно напрежение, вграден в
ЦАП, и подходящ външен буфер (фиг. 214), реализиран с ОУ, Ra и
Rb. Буферът е неинвертиращ усилвател, тъй като напрежението на из-
точника е между 1,5 и 2V (в зависимост от конкретния екземпляр
ЦАП), a Uon най-често е +5, 120 V. В този случай стъпката на изме-
нение на изходното напрежение е MJOutm = 1,25 mV. Изводите AGND
и DGND (наименованията са международни), означават съответно
аналогова и цифрова маса. Опорното и изходното напрежение са
спрямо аналоговата маса, докато всички управляващи сигнали се
подават между съответния извод на ИС и цифровата маса. Резисто-
рите /?| и /?2, вградени с ЦАП, се използват в някои случаи вместо Ra
и Rb на външния буфер.
Допълнителни сведения за ЦАП могат да бъдат намерени в [3],
[4], [7], [10], [27] и [37].
13.4. АНАЛОГОВОЦИФРОВИ ПРЕОБРАЗУВАТЕЛИ
На входа на аналоговоцифровите преобразуватели (АЦП) обик-
новено се подава напрежение, а на изхода им се получава двоичнб
число, съответстващо на това напрежение. В основата на преобразу-
ването е квантуването по ниво (вж. фиг. 203е), като изходното числе)
съответства на нивото, най-близко до входното напрежение.
Основни параметри. Разредността п на АЦП е броят на разредие
те на изходното число. Най-често п = 4, 6, 8, 10, 12, 14 и 16. Вече ей
създадени и 18-разредни АЦП, а има съобщения за лабораторий
разработки с n=s=20. Тъй като броят на стъпките на квантуване е 2П>
точността на преобразуване нараства с увеличаването на п. Това е
съпроводено с повишаване на сложността на АЦП и неговата цена.
Друг параметър е максималната стойност Um на входното напре-
жение, което може да бъде преобразуване. Най-често тя е 5 или 10 V.
Практически при нулево входно напрежение се получава изходно
323
двоично число 00 . , . О, а при входно напрежение (2я—1)6/т/2"—
числото 11 ... 1, т. е. максималното входно напрежение практически
е (2я— \)Um/2n. Например при п = 8 и Цт = 5У неговата стойност
е 4,980 V.
Стъпката на преобразуване &.U =U т/2п по своята същност е
еквивалентна на стъпката на квантуване Да, разгледана в точка 13.1.
При промяна на входното напрежение с ДЦ се получава и изменение
с 1 на изходното число.
Абсолютного грешка на преобразуване е на АЦП съвпада с
грешката на квантуването (вж. точка 13.1) и максимално допустима-
та й стойност е ± ДЦ/2. По-често се определи относителната грешка
е0 = е/17т= ± 1/(2п+ ).
Преобразуването на входното напрежение в двоично число се
извършва за време /пр, наречено време на преобразуване на АЦП.
Неговата стойност е в границите от 10 ns до около 100 ms. Често вмес-
то /пр се използва честотата на преобразуване fnp = 1 //пр .
АЦП със стъпаловидно напрежение. Със схемата на фиг. 215
може да се изясни неговият принцип на действие. Входното напре-
жение Ux се сравнява със стъпаловидно напрежение ис , големината
на стъпката на което е ДЦ. . При изработването на всяка стъпка се
генерира един импулс. След У стъпки се получава ис> Ux и генери-
рането на импулсите се прекратява. Стойността на изходната вели-
чина е двоично число, съответстващо на У, като е в сила зависимост-
та N = U X/^UC . Периодът на повторение Д/ на импулсите се избира
в съответствие с теоремата на Котелников (13.1). Времето на преоб-
разуване е /пр =N&t и е толкова по-голямо, колкото по-голяма е стой-
ността на У. За да се осигури правилно преобразуване при произвол-
ни Ux, се работи с /пр = Дтах Д/, където Дтах =2"— 1 е максималната
стойност на изходното число. За намаляване на грешката на преоб-
разуване трябва да £е увеличи п, което е свързано с нарастване на
4Р . Това е един от основните недостатъци на този тип АЦП.
Блоковата схема на АЦП със стъпаловидно напрежение е дадена
на фиг. 2156. Напреженията Ux и ис се подават на двата входа на
аналоговия компаратор, като при Ux<uc на изхода му има логиче-
ска 0. За да се започне преобразуването, за кратко време на управля-
ващия вход се подава логическа 1, с което /?5-тригера се установява
в Q = 1 (вж. фиг. 136а). След прекратяването на логическата 1 със-
тоянието на тригера не се променя, тъй като R = S = Q. Това позволя-
ва всеки импулс (логическа 1) на изхода на генератора на импулси
(ГИ) да преминава през двувходовата схема И и да се преброява от
брояча. След първия импулс на изхода на АЦП се получава числото
00... 01, а на изхода на ЦАП — напрежение MJC . След втория
импулс числото е 00 ... 10, а напрежението от ЦАП — 2ДЦС . При
ис =N\UC> Цх компараторът се задейства и на изхода му се полу-
324
чава логическа 1, т. е.
/? = 1 и 5=0. В резул-
тат на това се уста нов я-
ва Q=0 и на входа на
брояча се получава ло-
гическа 0, независимо
че генераторът продъл-
жава да подава импул-
си. Следователно на из-
хода на АЦП се получа-
ва число, съответства-
1цо на Ux. Обикновено
броячът и числото са
двоични. За започване
на ново преобразуване
броячът се нулира (то-
ва не е показано на фиг.
2156) и отново се пода-
ва логическа 1 на уп-
равляващия вход.
Основното. предим-
ство на този тип АЦП е
в простата схема, а ос-
нов ният недостатък е
увеличаването на вре-
мето на преобразуване
с нарастване на разред-
б
Фиг. 215. АЦП със стъпаловидно напрежение: а)
принцип на действие; б) блокова схема
S <> X О И
ността.
АЦП с поразредно
уравновесяване. Това е
един от най-често из-
ползваните АЦП. Обикновено се нарича А ЦП с последователно приб-
лижение. Принципът на действие му е изяснен с пример, даден на
фиг. 216а. Входното напрежение е £А = 3,60 V, а максималното вход-
но напрежение е I7m = 5V. Преобразуването започва в момента t0,
когато Ux се сравнява с Uт/^. Тъй като Ux> Um/2> в старшия (I)
разред на изходното число се записва 1 и към Цт]2 се прибавя Um/4.t
Б момента Ц се извършва сравняването на Ux c'SUmJA. За примера
Ux<.3Uт/4, поради което във II разред се записва 0 и от 3f/m/4 се
изважда Um/3. В /з се получава Ux> 5Um/8, поради което в III раз-
ред се записва 1. Процесът продължава до формирането на всички rt-
разреди на изходното число. Очевидно /пр =nAt и не зависи от стой-
ността на Ux. Това време е значително по-малко, отколкото в АЦП
със стъпаловидно напрежение, особено при големи п, което е основно-
го предимство на този тип АЦП.
325
Блоковата схема
е дадена на фиг.2166.
Вижда се, че тя е поч-
ти същата, както схе-
мата на фиг. 2156,
като тригерът и схе-
мата Й са заместени
с по-сложна схема за
управление. Преоб-
разуването започва
чрез подаване на им-
пулс на управлява-
щият вход, който
разрешава на импулс
от генератора да за-
действа схемата за
управление. В точ-
ка а се получава
сигнал, който обу-
славя напрежение ис
= Um/2 на изхода на
ЦАП. С аналоговия
компаратор то се
сравнява с Ux и чрез
схемата за управле-
ние полученият сиг-
нал формира 0 и 1 в
старшия разред на
брояча. При постъп-
ване н’а втори импулс
от генератора схема-
та за управление из-
работва в точка а
сигнал за изваждане
Фиг. 216. АЦП с поразредно уравновесяване: а)
принцип на действие; б) блокова схема
на Uт/^ ОТ Uт/2, ако
в старшия разред има 0 или за прибавяне — при 1 в този разред. По-
нататък действието продължава по описания начин.
Широкого използване на АЦП с поразредно уравновесяване
обуславя наличието на много ИС. Като пример на фиг. 217 е дадена
опростена блокова схема на българския АЦП СМ757, който пред-
ставлява монолитна MOS ИС. Входного напрежение Ux се подава
между вход AIN и аналоговата маса AGhtD. Генераторът на импулси
е с честота fr = l,8/(RC), където R и С са свързани външно към ИС.
Препоръчва се С = 330 pF и R от 10 до 100 kQ. Генераторът изработва
326
2 импулса Ф и Ф, отместени по фаза. ЦАП е реализиран с /?— 2R
матрица, като опорното му напрежение се подава между изводи URL
(отрицателен) и URfi (положителен). Това напрежение може да се
вземе от вградения източник на опорно напрежение с £7ОП от 1,5 до
2 V, получено между изводи UR и AG ND, чрез същия буфер, както при
СМ758-1 (вж. фиг. 214). Възможно е получаване на опорното напре-
жение и от външен източник. Управляващият вход е означен с WR,
като за подготовка на преобразуването трябва да се подаде WR
— CS — G(CS — «Избор на ИС»). Това води до нулиране на премест-
ващия регистър чрез сигнал в точка А и се подготвя обработващият
регистър чрез сигнал в точка Б. Преобразуването започва чрез по-
даване на логическа 1 на един от входовете WR или CS. След като то
завърши, полученото число се прехвърля от обработващия в изход-
ния регистър. Същевременно схемата за управление дава логическа О
иа изход INTR, което означава, че преобразуването е завършило.
За извеждане на числото трябва да се подаде CS —RD = 0. Най-
напред на изводи 01 — 08 се извеждат осемте старши разреда (от 5-и-
до 12-и), като за целта на вход MS/LS се подаде логическа 0. След
това се подава MS/LS=\, с което на изводи О1—04 се получават
D8/EOC
MStLS RD CS WR INTR
DGND AGND
Фи|. 217. Интегрален 12-разреден АЦП СМ757
327
четирите младши разреда (от 1-ви до 4-ти). Същевременно на изводи
D5 — D8 се получава допълнителна информация. Изходите са с ТТЛ
нива като допълнително предимство на ИС е, че те могат да се при-
веждат в състояние на висок импеданс чрез CS=1.
Максималното входно напрежение е t/m = 5,12V, а типичната
стойност на <пр е 0,1 ms.
АЦП с двойно интегриране. Този вид АЦП се използва най-често
в цифровите измервателни уреди. Принципът на действието е изяснен
на фиг. 218а. Преобразуването започва в момента t = 0, когато в АЦП
започва да се зарежда по линеен закон кондензатор. При това ско-
ростта на зареждане е правопропорциойална на Ux. Това е първото
интегриране, което завършва след време, , определено от схемата на
АЦП. Следователно напрежението С/и1 , до което се зарежда конден-
заторът, е правопропорционално на Ux. След това кондензаторът
започва да се разрежда също по линеен закон със скорост, която е
правопропорционална на стойността на опорното напрежение Uon ,
изработвано от АЦП. Това е второто интегриране. След време /г кон-
дензаторът се разрежда, с което преобразуването е завършило. През
второто интегриране се генерират импулси с период на повторение
А/, т. е. Ц=ААТ Числото, съответстващо на N, е стойността на из-
ходната величина на АЦП.
। Блоковата схема на АЦП с двойно интегриране е дадена на
фиг. 2186. За започване на интегрирането схемата на управление
(СУ) нулира брояча и дава на изхода си а логическа 0, с което не
Фиг. 218. АЦП с двойно интегриране: а) прин-
цип на действие;
позволява на импулсите от
генератора да преминат през
ЛЕ И и да достигнат до броя-
ча. Аналоговият компаратор
не е задействан и на изхода
му има логическа 0, а анало-
говият ключ се превключва
в положение «1». На изхода
на интегратора (вж. точ-
ка 6.2) се получава напреже-
ние ц,| = — Uxt/(RC), където
RC е времеконстантата на
интегратора. След време 6,
което се определи от схемата
за управление, на изхода на
интегратора се получава на-
прежението Ци| = — Uxt\/
(RC). Схемата за управление
дава на изхода си а логиче-
Ска 1, с което импулсите от
генератора вече могат да
328
Фиг. 218 б) блокова схема
преминават през ЛЕ И и броячът се задейства. Същевременно ана-
логовият ключ се превключва в положение «2» и на изхода на инте-
гратора се формира линейно изменящо се напрежение пи2 = Uont/(RC),
което е с обратен наклон, тъй като Uon е с обратен знак спрямо Ux-
За време Ц това напрежение се изменя от UHl до 0, т. е. б/и1 = — Uo„ t2/
(RC). В сила е зависимостта U xt\/(RC)=Uont2/(RC) или
Ux= -^-Uoa = -^NM=kN. (13.14)
и h
От (13.14) се вижда, че между ЕС и N съществуват линейна зависи-
мост, която не зависи от нежелани промени на времеконстантата RC
на интегратора. Физическият смисъл на този резултат може да се
изясни въз основа на схемата от фиг. 218а. При по-малко Ux (пре-
къснатата линия) напрежението е по-малко, с което намалява и
времето /и , т. е. броят на изходните импулси След изтичане на
времето t2 на изхоДа на интегратора се получава 0, с което компара-
торът се задейства (другият му вход е свързан с нулев потенциал) и
изработва на изхода си логическа 1. Тя се инвертира на входа на ЛЕ
и така получената логическа 0 блокира преминаването на импулсите
от генератора — на изхода на брояча се установява числото АЛ В мо-
мента /3 се получават описаните вече сигнали от схемата за управле-
ние и започва ново преобразуване. Важно е да се отбележи, че второ-
то интегриране завършва в момента Ц само при Ux=Um.
Основните предимства в АЦП с двойно интегриране са голямата
точност и намаленото влияние на промишлените смущения, а глав-
ицят недостатък е малкото бързодействие (/пр може да достигне
до 0,1 s).
329
У нас е разработе-
на ИС на АЦП с двойне
интегриране с означе-
ние СМ751Р. Подроб-
ности за нея има в [1].
Паралелни АЦП.
Това са най-бързите
АЦП (с най-малко /пр),
чиято блокова схема е
дадена на фиг. 219.
Входното напрежение
може да се изменя в
границите от 0 до Uo„
(N—1)/А/, където N е
броят на стъпките на
квантуване по ниво на
Ux (вж. точка 13.1).
Опорното напрежение
Uon и делителят от ре-
зисторите R определят
потенциалите, показа-
ни на фиг. 219. При Ux
Фиг. 219. Паралелен АЦП < Ц>п /N НИТО един ОГ
аналоговите компара-
тори не е задействан, на
изходите им има логическа 0 и на изхода на шифратора се получава
числото 0 ... 00. Ако Uo„ /N<Z Ux<z2U,m /N, се получава логическа 1
само на изхода на компаратор 1, а числото на изхода е 0 ... 01. При
2Uon /N <zUx<3Uon /N има логическа 1 на изходите на компаратор 1
и компаратор 2 и на изхода се установява 0 ... 10. Десетичният екви-
валент на изходното число е 2 и то показва, че Ux е между второто
(2UO„/N) итретото (3t/on/JV) ниво. По подобен начин при Ux между /-
тото и i'+ 1-вото ниво на изхода се установява число, съответстващо
на I.
Времето на преобразуване /пр на този тип АЦП не зависи от
големината Ux и се определи само от бързодействието на компарато-
рите и шифратора. Типичните стойности на /пр са между 10 и 100 ns.
Основният недостатък е наличието на много компаратори — п-разре-
ден АЦП има 2"— 1 компаратора. Обикновено се използва ИС с много
еднакви компаратори (например съветската ИС 521СА2 съдържа 15
компаратора) и п е не по-голямо от 6.
Съществуват и много други видове АЦП. Описания на някои
от тях, както и подробности за разгледаните в тази точка са дадени в
[1.1 > [4], [6], [7], [10], [27] и [49].
330
13.5. ПРИЛОЖЕНИЯ НА ЦАП И АЦП
В тази последна точка на главата са дадени само няколко харак-
терни примера за многобройните приложения на ЦАП и АЦП. На
фиг. 2036 е даден принципът на възстановяване на аналогов сигнал
по неговите дискретни стойности. Същият принцип може да се из-
ползва и за генериране на аналогов сигнал с производна форма. Една
от възможните блокови схеми на такъв генератор е дадена на
фиг. 220а. В постоянната памет (вж. точка 11.3) са записани т двоич-
ни числа с по п разреда. Тези числа съответстват на т стойности на
генерирания сигнал за един негов период. При подаване на първия
импулс от генератора на изхода на брояча се получава числото
00 ... 01, което е адресът на първата клетка от паметта. В нея е запи-
сано число, съответстващо на ам-
плитудата на генерирания сигнал
в момента Това число се получа-
ва на изхода на паметта и се пре-
образува от ЦАП в напрежение
или ток. По време на втория им-
пулс се прочита и преобразува чис-
лото от втория адрес на паметта и
т. н. Един период на генерирания
импулс има продължителност Т
= mtK = m/fK , където /„ и /и са пе-
риодът и честотата на импулсите
от генератора. Следователно чрез
промяна на t„ може да се измени
и стойността на Т. Основното пре-
димство на този генератор е, че
чрез смяна на съдържанието на
паметта могат да се генерират раз-
личии функции. Възможна е и
програмна реализация на този ге-
нератор (с изключение на ЦАП)
на персонален компютър.
В точка 4.1 са разгледани ли-
нейни стабилизатори на напреже-
ние, чието изходно напрежение Ео
е линейна функция на опорното
напрежение Uou (вж. формула
4.1). Ако Uon се получава от ЦАП,
ще се реализира стабилизатор,
чието Ео се задава с помощта на
двоично число. Такива схеми се
Фиг. 220. Цифре® генератор на аналого-
ви сигнали: а) блокова схема; б) прин-
цип на генериране
331
Обект
а
Фиг. 221. Системи за обработка иа данни: а) за съби-
ране; б) за предаване
наричат програмируеми
стабилизатори и се про-
извеждат самостоятел-
но като уреди или като
блокове на автоматизи-
рани системи.
В множество съв-
ременни технологични
процеси, както и при
провеждане на сложни
научни експерименти,
се налага автоматично
регистриране на някол-
ко изменящи се във вре-
мето величини (напри-
мер температурата и
налягането на газ, а съ-
що и на тока, протичащ
през него). Това се из-
вършва чрез системи за
обработка на данни,
конто се произвеждат в
редица страни. Пример
за такава система е даден на фиг. 221а. В наблюдавания обект са мон-
тирани преобразувателите П, на физични величини в електричен сиг-
нал (най-често напрежения Ut). Такива преобразуватели са описани
в [42]. Чрез аналоговия мултиплексор (вж. точка 13.2) във всеки мо-
мент от времето едно от тези напрежения се подава на АЦП. Получе-
ното изходно число се записва в паметта на компютъра. По този на-
чин може да се регистрира изменението на всяка от величините във
времето. Възможно е в компютъра да се извърши обработка на тези
данни, напримёр да се търси за определен интервал от време средната
стойност на всяка от величините. В много случаи съществува обратна
връзка към обекта (дадена на фиг. 221а с прекъсната линия). Напри-
мер компютърът сравнява всяка от величините с оптималната й стой-
ност, записана в паметта, и при отклонение над допустимого подава
сигнал за коригиране на тази величина (например за повишаване на
температурата).
Друга ,често използвана система е за предаване на аналогови
сигнали на далечно разстояние. При класическия начин по линията
се предава аналоговият сигнал, при което върху него неизбежно се
наслагват смущения, конто могат да го променят до неузнаваемост.
За избягване на това той се превръща в цифров сигнал, който се пре-
дава по линията (фиг. 2216) и отново се преобразува в аналогов сиг-
нал. В тази система се използва фактът, че шумът не влияе на цифро-
вия сигнал или лесно се отстранява от него. Например на този прин-
цип са построени всички състеми за връзка с космически обекти.
ЛИТЕРАТУРА
I- Адърски, И., Ж. Костов, А. Лазаров. Аналоговоцифрови измер-
вателни преобразуватели. С., Техника, 1983.
2. А л е к с е е н ко, А. Г., Е. А. Кол ом бет, Г. И. Ст а род у б. Приме-
нение прецизных аналоговых микросхем. М., Радио и связь. 1985.
3. А л е к с е е н к о, А. Г., И. И. Ш а г у р и н. Микросхемотехника. М., Ра-
дио и связь. 1982.
4. Балакай, В. Г., И П. Крюк, А. М. Лукьянов. Интегральные
схемы АЦП и ЦАП. М., Энергия, 1978.
5. Вълков, С. Анализ и синтез на интегрални схеми. С., Техника, 1977.
6. Г а р е т, П. Аналоговые устройства для микропроцессоров и мини-ЭВМ.
М_, Мир, 1981.
7. Г н а т е к, Ю. Р. Справочник по цифровоаналоговым преобразователям. М.,
Радио и связь, 1982.
8. Г о н о р о в с к и й, И. С. Радиотехнические цепи и сигналы. М., Сов. радио,
1971.
9. Гордонов, А. Ю. Полупроводниковые запоминающие устройства и их
применение. М., Радио и связь, 1981.
10. Г р а б е н, А. Б. Проектирование аналоговых интегральных схем. М.. Энер-
гия, 1976.
11. Гутников, 3. Интегральная электроника в измервательных устройствах.
Л., Энергия, 1980.
12. Да скалов, Е. К-, Д- Б. Пол era но в. Оптоелектронни устройства в
автоматиката. С., Техника, 1981.
13. Даунинг, Ф., Гауздз, Б. Нью. Технология биполярных СБИС с по-
вышенной плотностью упаковки. Электроника, 1980. № 27, с. 62—67.
14. Д и м и т р о в а, М., И. Банков. CMOS интегрални схеми. Част I. С., Тех-
ника, 1981.
15. Димитрова, М., И. Банков. CMOS интегрални схеми. Част II. С.,
Техника, 1984.
16. Димитрова, М., И. Банков. Импулсни схеми и устройства. С., Тех-
ника, 1982.
17. Достал, И. Операционные усилители. М., Мир, 1982.
18. Дрискол, Ф. Р., Р. К а ф л и н. Полупроводникови прибери и приложе-
ния. С., Техника, 1978.
19. Ж е н н е, Ф. К/МОП-схемы — победители в конкурентной борьбе в кристал-
лов ИС. Электроника, 1984, № 16, с. 59—64.
20. Зел ьди н, Е. А. Цифровые интегральные микросхемы в информационно-
измервательной аппаратуре. Л., Энергоатомиздат, 1986.
21. 3 л ата ров, В., С. Вълков, Д. Ста мен о в, X. П е н е в, Р. Ди нов.
Приложение на аналоговите интегрални схеми. С., Техника, 1985.
22. Златаров, В., С. Куцаров, Л. Доневска, Д. Стаменов. На-
ръчник по електронни схеми. Т. 3. Усилватели. С., Техника, 1982.
23. И л юков и ч, А. Техника электрометрии. М., Энергия, 1976
24. Клайтън, Д. Операционни усилватели. С., Техника, 1982.
25. Колев, И. С., Т. С. Тодоров. Оптрони и приложението им. С., Тех-
ника, 1982.
/ АЙЧНА \
333 ( }
26. Колев, И. С., Е. К. Д а с к а л о в, Н. К- Неде в. Нарьчник по елек
тронни схеми. Т. 9. Оптоелектроини схеми. С., Техника, 1985.
27. К он не л и, Д. Аналоговые интегральные схемы. М., Мир, 1977.
28. Конов, К. Електронна индикация. С., Техника, 1977.
29. Конов, К. Импулсни и цифрови схемн с интегрални ТТЛ елементи. Т. 1
С., Техника. 1977.
30. Конов, К. Импулсни и цифрови схеми с интегрални ТТЛ елементи. Т. 2.
С., Техника, 1983.
31. Конов, К. Прилежна импулена техника. С., Техника, 1983.
32. К о у л, Б. К- Интеграция по целой пластине мечта или реальность.
Электроника, 1985, № 27, с. 67—73.
33. Кофлин, Р., Ф. Дрискол. Операционные усилители и линейные ин-
тегральные схемы. М., Мир, 1979.
34. К у Ц а р о в, С. И. 55 практически схеми на измервателни усилватели. С.,
Техника, 1984.
35. Ланцов, А Л., Л Н Зворикин, И Ф Осипов. Цифровые устрой
ства на комплементарных МДП интегральных микросхемах. М., Радио и «связь, 1983
36. Н а й в е л т, Г. С., Источники электропитания радиоэлектронной аппарату-
ры. М., Радио и связь, 1985.
37. Н е й ч е в, С., Б. Цонев, Н. Ботев, Н. Белчев. Електронни устрой
ства с линейни интегрални схеми. С., Техника, 1978.
38. Пос а, Д., Международная конференция по ИС 1981 провозвестник эры
ультра БИС. Электроника, 1980, № 27, с. 62—67.
39. Райдър, Д. Основи на електрониката и приложения. С., Техника, 1980.
40. Сл а вов, И. А. Първични преобразуватели. С., Техника, 1975.
41. Соботка, 3., Я. Стары. Микропроцессорные системы, М., Энергоиз-
дат, 1981.
42. Степаненко, И. П. Основы микроэлектроники. М., Сов. радио, 1980
43. Табаков, С. Е. Тиристорна техника. С., Техника, 1982.
44. Фолкенбери, Л. Применения операционных усилителей и линейных
ИС. М., Мир, 1985.
45. Хер пи, М. Аналоговые интегральные схемы. М.. Радио и связь, 1983
46. Шейн голд, Д. Справочник по нелинейным схемам. М., Мир, 1977.
47. Шило, В Л. Линейные интегральные схемы. М., Сов. радио, 1979.
48. Щербаков, В. И., Г. И. Гнездов. Справочник схемы на операцией
ных усилителях. К., Техн1ка, 1983.
334
СЪДЪРЖАНИЕ
Предговор.......................................................... 3
Глава 1. АНАЛОГОВИ ИНТЕГРАЛНИ СХЕМИ 5
1.1. Общи сведения за ИС ... 5
1.2. Схемотехника на аналоговите ИС 12
1.3. Интегрални усилватели . 18
Глава 2. ЛИНЕЙНИ УСИЛВАТЕЛИ С ОУ . 23
2.1. Основни видове ОУ ... 23
2.2. Външни помощни елементи към ОУ 35
2.3. Основни усилвателни схеми . 39
2.4. Специализирани усилватели 47
2.5. Шумове в усилвателите .... 54
2.6. Особености при реализацията на усилватели . 59
2.7. Практически схеми и съвети . 62
Глава 3. СПЕЦИАЛИЗИРАНИ СХЕМИ 67
3.1. Нелинейни схеми ... 67
3.2. Преобразуватели ... 73
3.3. Аналогови компаратори 80
3.4. Практически схеми . 88
Глава 4. СТАБИЛИЗАТОРИ НА ПОСТОЯННО НАПРЕЖЕНИЕ И ТОК . 93
4.1. Линейни стабилизатори на напрежение 94
4.2. Импулсни стабилизатори на напрежение . 104
4.3. Стабилизатори на ток .... .115
4.4. Практически схеми 117
Глава 5. ТИРИСТОРНИ И ОПТОЕЛЕКТРОННИ СХЕМИ . . 120
5.1. Тиристорн'и схеми . . . . 120
5.2. Оптоелектронни схеми . 131
5.3. Практически схеми . 138
I лава 6. ОСНОВНИ ИМПУЛСНИ СХЕМИ . 142
6.1. Импулсни усилватели . . .142
6.2. Интегриращи усилватели . . .147
6.3. Диференциращи усилватели . . 150
6.4. Амплитудни ограничители . . 151
Г лава 7. ЦИФРОВИ ИНТЕГРАЛНИ СХЕМИ . . 153
7.1. Основни параметри и класификация . .153
7.2. Транзисторно-транзисторна логика . . . 160
7.3 Емитерно-свързана логика ........... . 172
335
7.4. Интегрална инжекционна логика . .174
7.5. NMOS интегрални схеми . . . 175
7.6. CMOS интегрални схеми........................................ .178
7.7. Практически съвети и справочки данни 188
Глава 8. ТРИГЕРИ . 191
8.1. Класификация и основни параметри . 192
8.2. /?$-тригери . .195
8.3. D-тригери . 199
8.4. //(-тригери . . 200
8.5. Т-тригери . 203
8.6. Тригери на Шмит . 204
8.7. Динамични тригери........... . . . 206
8.8. Справочни данни и самостоятелни приложения 207
Глава 9. РЕГИСТРИ И БРОЯЧИ 211
9.1. Паралелни регистри . .211
9.2. Преместващи регистри . .213
9.3. Основии сведения за броячите . 218
9.4. Асинхронни броячи . . . 220
9.5. Синхронии броячи........................ . . 225
9.6. Справочни данни и практически схеми . . 228
Глава 10. КОМБИНАЦИОННИ ЛОГИЧЕСКИ СХЕМИ . .231
10.1. Принцип на реализация . 231
10.2. Дешифратори ... . 233
10.3. Преобразуватели на код . 234
10.4. Цифрови мултиплексори 244
10.5. Аритметични устройства . . 247
Глава 1 I ПАМЕТИ . 251
11.1. Принцип на реализация и основни параметри . 251
11.2. Класификация . . 255
11.3. Постоянии памети . 257
11.4. Оперативни памети 260
Глава 12. ГЕНЕРАТОРИ . . 266
12.1. Генератори на синусови напрежения . 266
12.2. Генератори на единички импулси . . 272
12.3. Генератори на правоъгълни импулси .... 284
12.4. Генератори на напрежение със специална форма 292
12.5. Практически схеми ... 298
Глава 13. ПРЕОБРАЗУВАНЕ НА ДАННИ . . . . 303
13.1. Общи сведения за преобразувателите на данни . 303
13.2. Аналогови ключове и мултиплексори . . 305
13.3. Цифровоаналогови преобразуватели . . 313
13.4. Аналоговоцифрови преобразуватели . 323
13.5. Приложения на ЦАП и АЦП . . ....................... . . 331
336