Author: Казенников Г.Г.   Кремлев В.Я.  

Tags: электротехника   кибернетика   микроэлектроника  

Year: 1987

Similar

Справочник по расчету электронных схем

Микроэлектроника

Основы проектирования субмикронных микросхем

Основы схемотехники микроэлектронных устройств

Text 
                    <r> oooo cd« J i., >
О О CD СГ> CD CD CD OO CD
* w > OCD CDCD CD OO CD
* * * * * » CD OO CD
OOO ' v—fc CDCD < > CD CD
CD О CD CDO CDCD CD CD С
CD CD CD CD CD CD CD < ь
CD
CD
CD
CD
\
ACJ
CD
CD
CD
CD
CD
CD
CD
CD
CD
CZ>
CD
CD
CD
CD
КНИГА ПОЛУПРОВОДНИКОВЫЕ
ИНТЕГРАЛЬНЫЕ
МИКРОСХЕМЫ
CD
CD
CD
CD
CD
CD
CD
CD
CD
CD
CD
CD
CD
CZ>
CD
CD
CD
CD
CD
CD
CD
CD
CD
Под редакцией *
проф. Л.А.Колсдооа
1
Допущ4нс$>^и»1ксТ11рсгаом~-' *'
высшего й среднего сяециолИ'ого
оброэоианип СССР
о качество учебного пособия
g для студентов втузов
<&
Центральная
гопо-екпя
БИБЛИОТЕКА
им. Д. С Пупнлгна
Modraera ■
«Высшая школа» 1987
--—^ — JJCZDCTD < > ООО О О О СО
CD CD СД CD CD CD CD CD CDCD CD CD CD CD CD CDCD
<=> CTD CD CDCD CD CD CDCD CD CD CD OCD CDCD
< > CDCD С J « ■ » CD CD CD CD CD * * ' ' * ' ■
CD CDCD CD CDCD CD < > CD CD CD CD ' *~» CDCD _
CD CD CD CD CD CD CD CD CD CD CD CD CD CO CD CD CD «--
CD OCZDO CD CD CD * * CD CD CD CD CD CDCD


ББК 32.814.1
Л\ 59
УДК 621.38
Рецензенты:
клфелра «Конструирование и технология производства РЭЛ»
Московского авиационного института им. Ссрго
Орджоникидзе (зан. тфелрон д-р тСхн наук, проф. Б. Ф. Высоцкий);
кафе *ра «Технология РЭД» Минского радиотехнического
института (зпв. кафедрой д-р техн. наук, проф. Л. П. Достонко)
Микроэлектроника: Учеб. пособие для втузов.
М59 В 9 кн. / Под ред. Л% Л. Колсдова. Кн. 2. Полупро-
подпяхо&ые интегральные микросхемы / Г. Г.
Казенной, В. Я- Кремлев, —М.: Высш. шк., 1987.—
144 с: ил.
В книге рассмотрены схсыотсхипкп. Опшпосквм структура, а
основные ирншшнм пострс-енни БИС » СБИС на Снполлрних н паевых
прмСор.14, при иг лг и л классификации полупрошэлникоршх итч-грл.чьиых
микросхем и нх s.ivMciiTon По структ>рмо*тсхнологи'1ссн1Ш и
схемотехническим при пикам.
_. 2403000000(1309000000)—273 ББК 32.814.1
М 188—S7
00!(01)-87 6Ф2.13
Учобмоо издание
МИКРОЭЛЕКТРОНИКА
Кинга 2
Геннадий Георгиевич Казенное
Вячеслав Яковлевич Кремлев
ПОЛУПРОВОДНИКОВЫЕ ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ
Зав. редакцией В. 11. Трсфнлоо. Редактор Е. М. Рочанчук.
М.мчшнй рсаактор П. А. Исаева. Художественный редактор
М. П. Чурнпов. Обложка художника М. Н. БсрнштсГша.
Технический редактор Т. Н. Полунина. Корректор Р. К. Ко-
еннооа
ИБ № 662В
Изд. иа ЭР-455 Слано ■ набор 26.12.66. Подп. it печать 27.04.57. Т-Г0449
Формат ШХ10ДО2. Сум. тип. N? |. Гарнитура литературная. Печать ем с оме*.
Объем 7,56 усл. поч. л. 7,9в ytn. кр.-отт. 7.53 уч.-иэд. п. Тирам 52 000 *кэ.
Зач. К? 2323 Цс.,в 25 ноп.
Издательство иПысшйн шнопаы, Ю1430» Москве, ГСП-4, Но глин ноя ул., д. 29/14.
/Аосконсиля типография N2 Л Союзполигрвфлроч* прн Государственном
комитете СССР по депо.м нэдлтгльств, полнграфмн н ммчмшой торговли.
127041, Мое на я, Б. Переяславская ул.. 46
© Иэттельство «Высшая школа», 1987
ПРЕДИСЛОВИЕ
Данное уче жое пособие знакомит читателя с
принципами нос грш-ния полупроводниковых интегральных мнкро-
счем р<1 мишюсо низнзчииня. Гл. i посвящена юпросш
схем» техники цифровых полупроводннкопых микросхем,
производство которых занимает ведущее место как но
споим масштабам, так и по номенклатуре. Цифровые
полупроводниковые интегральные микросхемы являются
племен гнои базой устройств и систем вычислительной техники.
Не менее важны разработка и производство аналоговых
полупроводниковых микросхем, принципы построении
которых рассмотрены в гл.2. Эти микросхемы служат
элементной базой аналоговой МЭА, в частности
приемопередающей аппаратуры. Аналоговая МЭА характеризуется
большим разнообразием схем н принципов построении,
имеет больше технических характеристик и более широкий
диапазон их значений. Поэтому предъявляются более
жесткие требования к точности параметров ее элементной
базы и функинональпих узлов. .Многие устройства
аналоговой МЭА в связи с этим выполнялись и выполняются
в виде интегральных микросхем частного применения в
гибридном исполнении (см.книгу 4 «Гибридные
интегральные микросхемы»). Этому способствовал и тот факт, что
реализация индуктивных элементов в полупроводниковом
исполнении затр)диена (см.книгу I «Физические основы
функционирования изделий микроэлектроники»).
В гл.З показано, каким образом схемотехнические
принципы построения полупроводниковых микросхем
реализуются в конструкцию, сформированную в
полупроводниковом материале. Гл.-1 даст представление о
схемотехнике, конструкцияv узлов и организации сонремси-
ных полупроводниковых больших интегральных микросхем.
Л. Л. Ko.iedoe


ВВЕДЕНИЕ
Накопленные знания, относящиеся к
полупроводниковым интегральным микросхемам (ПМС), можно
систематизировать следующим образом: схемотехника, технология
и системная организация интегральных схем. Такая
систематизации методологически целесообразна, так как каждпп
раздел имеет различную теоретическую основу,
характеризующуюся своими, только ему присущими целями^ методами
и средствами. Схемотехника определяет методы,
позволяющие реализовать обработку информации путем
использования полупроводниковых приборов с учетом особенностей
их электрических характеристик. Технология призвана
воплотить схемотехнические решения в конкретные изделия
в виде кристалла полупроводника методами и средствами,
отличными от методов схемотехники. Системная,
организация направлена на оптимальное использование
схемотехнических и конструктивно-технологических решении
дня создания конкретной МЭА и устройств вычислительной
техники.
Принятая последовательность изложения материала не
означает, что схемотехника, технология и организация
ИМ£ не связаны между собой и являются яолиосидо
независимыми друг от друга. Она лишь подчеркивает
сложившееся па практике разделение труда между группами
специалистов, занятых разработкой ИМС. Такой подход
к изучению преследует цель способствовать овладению
методами микроэлектроники, а не просто дать определенную
сумму знаний.
Л
СХЕМОТЕХНИКА
ПОЛУЛРОВОДНИКООЫХ
ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ
МИКРОСХЕМ
§ 1.1. Основные характеристики
базовых логических элементов
Реализация любой цифровой систем! \ в виде
полупроводниковой ИМС начинается со схемотехнического
воплощения элементарных цифровых схем или базовых
логических элементов. Под баэоошш логический»
элемента ии понимают электронные схемы, реализующие
логические функции относительно переменных, которые
могут принимать только два дискретных значения: 0 и
I. Такие электронные схемы называют цифровыми пли
логическими. Простейшей логической функцией является
функция НЕ, называемая также инверси уй. Схему,
реализующую данную фупкшпо, называют инвертором.
Логические функции могут быть заданы алгебраически пли
в виде таблиц — таблиц истинности. К чисту простейших
логических функции относятся и функции И.Ш I, II,
называемые соотвегствеиио дизъюнкци ч (логическое сложение),
конъюнкция (логическое умножение). Таблицы истинности
простейших логических функции от двух переменных имеют
следующий вид:
х | ire х, | хя | пли х, [ v. | п
0
I
0
0
0
I
0
I
0
0
0
I
0
0
а
0
I
I
1 I I I I I I I I !
Логические функции ИЛИ и II дюгут быть реализованы
с помощью электронных схем, описанных в данной главе.
Кроме простейших, уже упомянутых логических схем.
при построении цифровых ИМС используют н более слож-
а


ные логические функции и соответствующие им электронные
схемы. Наиболее распространенными из них являются
И—lit, IIJ1II НЕ. Систему логических функции, на
основе которых путем суперпозиции может быть потучена
люба» сколь угодно сложная логическая функция,
называют функционально полной. Функционально полными
являются следующие системы: НЕ, П; НЕ, ИЛИ; ПЛИ—ME;
И—НЕ. Наиболее предпочтительны для цифровых ILMC
функционально полные системы П.ЧП -НЕ, П—НЕ,-так
как они позволяют реализовать различные цифровые ПМС
с помощью только одного базового логического элемента.
Основой базового логического элемента НМС может
служить один из типов полупроводниковых приборов,
описанных в книге I и используемых в качестве
переключателей или электронных ключей. Общие требования,
предъявляемые к полупроводниковым приборам,
применяемым в качестве персключагелей, следующие: сохранение
физического представления двоичной информации;
коэффициент усиления, больший единицы; однонаправленность
перечачи информации и изолиния входных и выхочипх
сигналов; большие коэ<|к|>нцпсит11 разветвления по вхочу
н выходу; высокая скорость переключения; малая
потребляемая мощность.
Вижно подчеркнуть, что эти свойства переключатели
должны сохртиять в цифровой системе, состоящей из
множества оазовмх элементов, имеющих технологический
разброс параметров, в условиях дестабилизирующих
факторов (температура окружающей среды, ионизирующее
излучение и т.п.).
Наличия одного переключателя, удовлетворяющего всем
требованиям схемотехники, было бы достаточно для
построения любой цифропои системы. Такая идеальная
система, содержащая только одни тип полупроводникового
прибора, была бы однородной и, стедовательио,
максимально технологичной. Очиако в настоящее время такой
идеальный переключательный прибор отсутствует.
Отсутствие тех или иных свойств у переключателя может быть
воспотнепо подсоединением к нему различных
дополните пьных элементов при различных способах их
подключении к входим, выходам логического элемента и шипам цепи
питания. Такой подход при создании базового логического
элемента называют схемотехническим.
Па этом этапе строя» принципиальную электрическую
схему, отражающую лишь наиболее существенные
функциональные связи между компонентами базового элемента
О
без раскрытия , каких-либо конструктивных признаков.
Схемотехнические приемы построения базовых логических
элементов ИМС разнообразны. Они могут базироваться
как на классических методах, заимствованных из
дискретной электроники, так п па новых, рожденных спецификой
ИА\С. Настоящая глава и посвящена рассмотрению основных
схемотехнических решении базовых логических элементов
ИМС. Прежде чем перейти к рассмотрению конкретных
схемотехнических решений, остановимся па некоторых
общих для всех базовых логических элементов
характеристиках и параметрах.
Большинство базовых логических элементов ИМС
являются потенциальными, т.е. двоичная информация и них
представ;!ястся в виде двух уровнен электрического
потенциала: логический «О»—низким потенциалом £/0,
логическая «I» — высоким потенциалом Ux, Следовательно,
логические элементы 1IMC характеризуются следующими
параметрами: напряжениями логических «О» и «1» Un и
иг\ порогом переключении t/<l0„; коэффициентом
объединения по входу т (числом входов); коэффициентом объе
ишемия по выходу п (нагрузочная сносоопость); входными
токами /£х и /вх соответственно нрн Uiix — LfD и UaX =
= £/,; помехоустойчивостью относительно помех
положительной (ГАГ) и отрицательной (Un) полярностей; мощностью
Р, потребляемой от источника питания; напряжением
Еп и током /,, питания, временами аачержкн переключения
и из состояния «О» в состояние «I» hv наоборот (/£ н /i)
средним временем задержки переключения, равным 0,5 х
х(*3° -I- «).
Основной статической характеристикой логических
элементов является зависимость напряжения па выходе
от напряжения на одном из входов (при потенциальных
значениях напряжении на остальных входах), называемая
передамочно й характсрист ико й. Существуют два типа
передаточных характеристик: с инверсией и без инверсии
входного сигнала. Передаточные характеристики логических
элементов, на выходе которых не происходит инверсии
входных сигналов, приведены па рис. 1.1,я, а па выходе
которых она имеет место,— на рис. I.J, б.
Проанализируем требования к передаточным
характеристикам элементарных цифровых схем, которые
обеспечивают дискретность уровнен и незатухаиие цифровых сигналов
в цепочке последовательно соединенных схем. Передаточная
характеристика идеального ключа (кривая а) совпадает
с линией единичного усиления и обеспечивает точное
7


a)
6)
Рис. 1.1. Передаточные характеристики логических элементов
воспроизведение входного сигнала па выходе. Очевидно,
что такая идеальная передаточная характеристика
физически не реализуема. Рассмотрим физически
реализуемую характеристику для элементов без инверсий
(кривая ft, рис. I.I, а). Реальные передаточные
характеристики могут занимать различные положения относительно
идеальной характеристики.
Кривая ft, в трех точках пересекающая идеальную
характеристику, обладает следующими свойствами. При
любом входном сигнале, меньшем порогового значения
^иоР> входной сигнал принимает значение ближе к £/0,
чем входной.
При любом входном сигнале, большем UUoTtt выходной
сигнал имеет значение ближе к Ult чем входной. Таким
образом, входной сигнал в зависимости от его значения
ос габляется или усиливается. Но сравнению с идеальной
такая передаточная характеристика имеет участки с
коэффициентом усиления, большим и меньшим единицы.
Наличие участков с коэффициентом усиления, большим единицы,
является необходимым устовием чля обеспечения
дискретности уровнен цифровых сигналов. Поэтому базовый
логический элемент невозможно реализовать на пассивных
электронных приборах. Коэффициент усиления больше
единицы является необхошмым. по недостаточным
условием для дискретизации логических уровней. Достаточное
условие — взаимное пересечение передаточной
характеристики с линией единичного усиления (рис. 1.1,а) пли с ее
зеркальным изображением (кривая с) в трех точках. Только
такой вид передаточной характеристики логического эле-
8
мента обеспечивает сохранение дискретных уровней Г/0
и Ux при передаче Ш!<|юрмацип в цепи из последовательно
соечнпеппых базовых логических элементов. Анллошчпые
рассуждения можно провести и для передаточных
характерна ик с инверсией входного сигнала, приведенных
на рис. 1.1,6. Как видно из этого рисунка, кривая Ь
пересекается со своим зеркальным изображением (кривой с)
и трех точках. Следовательно, данный вид характеристики
отвечает требованиям, предъявляемым к передаточным
характеристикам базовых логических элементов. Времена
задержки переключения цифровых схем /If, t\
определяются как промежутки времени между моментами, когда
входные и выходные напряжения достигают значении Unnv.
Средняя мощность, потребляемая схемами п режиме
переключения, равна сумме статической (Я0) и
динамической (Яд) составляющих.
Сущест вующне в настоящее время схемотехнические
решения направлены па повышение быстродействия,
помехоустойчивости, уменьшения потребляемой мощности и
улучшения других эксплуатационных характеристик и
параметров базовых элементов ИМС.
§ 1.2. Базовые логические элементы
схем с непосредственными
сияэями
Идеальной с точки зрения схемотехнической
организации является цифровая система, в которой
переключательные элементы соединены непосредственно без
дополнительных элементов. Таким образом, такой логический элемент
представляет собой собственно переключатель. Однако
подобный элемент в силу множества причин в настоящее
время еще не создан, хотя предпосылки к его созданию
уже имеются.
Интегральная схемотехника возникла на базе
дискретной транзисторной (и даже ламповой) схемотехники.
Поэтому ранние схемотехнические решения
интегральных базовых логических элементов были заимствованы из
дискретной схемотехники.
Базовый логический элемент состоит из двух элементов:
переключательного и нагрузочного. Обобщенная
структурная схема простейшего базового логического элемента с
непосредственными связями, выполняющего логическую
функцию НЕ, приведена на рис. 1.2. Виды инверторов,
9


используемых цли схем с непосредственными связями,
представлены в табл.1.1. Проанализируем основные
параметры базовых элементов для схем с непосредственными
связями.
Таблица I. I
нэ
пэ
1-
ш
тт
с
I—
С
сч
3
t-
с
со
1
С
с*
X
*■*•
1
/?
I I
of.
1
D
L
Ч; '
n««rv
l
2.1
Г
n
L
1 **z«*
•art
\L
J.1
Г
и
u
1 ь»ца
в,гЪ
4.1
if
T
J**"1*
3
О
1 °
Г
T
••■TV
1
2 2
9r.
3
1
t
\r>
r^-*
■m/ t—i
3 2
or.
3
-J_
J
—о
(ком
*!
4.2
i
г
Kkiuia
Ml
J
11ТШ
1.3
O'n
Lj-J
^T-o
j/mm
■■^i4
-*-
».3
■
i—
ч:
Ч-о
1 ЙОТОМ
И"» Г-]
3.3
у-
Г?
**Г
Ъ>
1 Рынгд
в.ггЦ
■*.
<-j
, г
j
41
Ч-о
I Вымя
i
1.4
1
•ч
^1-
дК
В код К
2.4
1
D
V
h
.£?{
J 4
Г""
5
^т.
H«*fc
4.4
г:
н
г
«st
ПТУИ
т
J
1
Л=2«
N
1
г
4
j
"1
j Hwvg*
i
...
J
-1
[ lansa
J
Г
L^
1 |UM|
1
5
I.S
J i
H
■•M ,
J 5
•nu
a 5
Q
Ml
■
■"«*!
4.5
CJ
4
o^t
^""
MOM
Yrn
^^ Ли*«4
X
О'.
j ■*■;«
с.
J
}i£u
1
г
J
т
т^»
1 Выкал
1
10
Выход
Вход
Наибольшее распространение в МААС получили схемы
с непосредственными связями, с источником питания одной
полярности. Необходимым условием реализации таких
связен в логических схемах является одинаковая
полярность входного и выходного напряжении переключательного
элемента.
Различи» в свойствах базовых элементов, построенных
на различных полупроводниковых приборах нормально
закрытого типа (1Л\ П ГУП, МОП и
тр.). обусловливаются различиями в
характере зависимостей их оходнг ix н
выходных токов от ссотпетстнующнх
напряжении- Необходимым условием
пригодности прибора для построения
инвертора в соответствии с рис. 1.2
является нормально закрытый вид его
выходных ВЛХ. Одинаковая полярность
и одинаковый порядок входи» ix и
выходных напряжении позволяют
использовать для построении схем с
непосредственными связями и одним источником
питания БТ и различные виды
нормально закрытых ПТ. Так как входная цепь
МОП-транзистора не потребляет тока
(управление напряжением), то
использование транзистора в схемах с
непосредственными связями дает дополнительные
схемотехнические преимущества но
сравнению с другими приборами. В
частности, поэтому схемы с непосредственными связями па
МДП-транзнсторах с индуцированным каналом нашли
наиболее широкое применение в ПМС.
Базовые элементы на МДП-транзнсторах одного тина
электропроводности. Одной пз особенностей схемотехники
ПМС является то, что технологическая совместимость
является важнейшим критерием выбора элементов для
реализации той или иной схемы ннпертора из приведенных
в табл. 1.1. Под технологической совместимостью понимают
возможность изготовления различных схемных элементов
в едином технологическом процессе. Предпочтение отдается
схемам, содержащим однотипные элементы. Примерами
таких схем могут служшь инверторы па полевых
транзисторах (позиции 2.4,3.3,4.5). Наилучшей технологичностью
и универсальностью обладают инверторы, в которых
нагрузочным и переключательным элементами являются МОП-
Рнс. 1.2-
Структурная схема базоио-
го логического
элемента с непо-
средстоенными
спязямн
11


транзисторы одного тина. Этим можно объяснить широкое
применение в ВМС и СБИС схем с непосредственными
связями на МОП-транзисторах. В БИС используются также
инверторы, в которых и качестве ПЭ применяют МДП-транзи-
стор с индуцированным капа гом, а в качестве НЭ—МДП-
транзнстор со встроенным каналом того же типа электро-
проиочностн. В данном случае в зависимости от способа
подключения аатвора нагрузочного транзистора можно получить
инвертор с нелинейной, квазилинейной и токоетабилнзн-
рующей нагрузкой. Такая схема базового элемента обладает
большей схемотехнической гибкостью, но более стожпа
в изготовлении. Используя в качестве НЭ АЮ11-транзнстор
со встроенным каналом, работающий в режиме обеднения,
в ИМС можно реализовать ПЭ и ПЭ с одинаковыми
геометрическими размерами. В этом заключается их
преимущество но сравнению с инверторами, построенными на
МОП-транзисторах с индуцированным каналом. Поскольку
транзистор со встроенным каналом работает в схеме
инвертора подобно резистору, целесообразно начать рас-
cMoipeiine работы базовых элементов на
МОП-транзисторах с описанием работы инвертора с линейной нагрузкой,
тем более, что в эту группу элементов входят также
инверторы позиций 4.3. 4.4 {табл.1.1). Анализируя передачу
цифровой информации по цепочке последовательно
соединенных инверторов, в которой четные (2п) ПЭ должны быть
закрыты, а-нечетные (2п + 1)ПЭ — открыты, можно вывести
условия неискаженной передачи информации:
или =/-» — 'с «и^^кор.
где £/..,„ Ucn —напряжении затвор—исток п сток—исток
ПЭ; 0Пор— пороговое напряжение ПЭ; /с — ток стока;
/?„ — сопротивление нагрузки.
Из этих выражений следует, что значения Еи п /?„
не могут выбираться произвольно. Анализ статического
режима и переходных процессов в инверторе показывает,
что оптимальным с точки зрения быстродействия п
потребляемой мощности является напряжение питания Еп а?
я=; (2ч-3)£/11ор. При этом условии сопротивление /?,„ а
следовательно, и параметры НЭ рассчитывают на основании
приведенных уравнений и известных ВАХ ПЭ:
р _fe Г I 1
где ток /с определяется при £/гп =2{/„lipi Ucu=^ £/nop.
12
Схема инвертора (позиция 4.5), построенная на МДП-
ip шзнсторах с индуцированным каналом, представляет
собой типичную схему с нелинейной нагрузкой. Для передан
информации по цепочке таких инверторов необходимо,
чтобы шприженпе на выходе закрытого ПЭ,
соответствующее логической «I», превышало пороговое напряжение
МД1 i-трапзнстора (£Л> £/цор). а напряжение на выходе
открытого ПЭ, соответствующее логическому «О», было
меньше порогового
(U0<£ t/Ilop). Для инвер- <4u«j
торов такого типа
максимальным значением
Ua является £/„n|(. a
максимальным
значением Ut — напряжение
"iminU-
с4ик-<4
-п- Д^Я
того
*Аю11» шнрн-
ПЭ должна
^Отв*|—
'ex
Рис. 1.3. Передаточная
характеристика икоертора на МДП-транэнсторах
с индуцированным каналом
питания
чтобы UD
на канала
быть больше шнрнш i
каната НЭ, а длина
канала ПЭ— меньше
длины канала НЭ.
Передаточная характеристика
инвертора этого типа
приведена на рис. 1.3.
При ишх<инор
(участок 01) инвертор
находится в закрытом состоянии. Выходное напряжение
соответствует напряжению логической «1» — напряжению Ux.
Напряжение 0ипях всегда несколько меньше напряжения
£„, так как оно зависит от соотношения между
остаточными токами п сопротивлениями угечкн транзисторов.
Сростом входного напряжения при некотором напряжении
^п\| (точка /) происходит отпирание переключательного
транзистора, что вызывает уменьшение выходного
напряжения. При этом нагрузочный транзистор закрыт. При
входном напряжении Unxl произойдет отпирание
нагрузочного транзистора (точка 2), При дальнейшем росте
входного напряжения выходное напряжение уменьшается
(участок 2—4), Участку 2—4 передаточной
характеристики соответствует почти линейная зависимость
выходного напряжения от входного. Переключательный
транзистор работает в пологой области ВАХ. В точке '/ он
переходит из работы в пологой области ВАХ н крутую.
Работе транзистора в этой области ВАХ соответствует
13


нелинейный участок 4—5 передаточной характеристики.
Переключательный транзистор открыт. Выходное
напряжение инвертора минимально. Для нормального
функционировании инвертора в схемах с непосредственными связями
необходимо, чтобы напряжение между истоком и стоком
открытого транзистора было меньше порогового значении.
Дли этого сопротивление канала нагрузочного транзистора
выбирают значительно большим сопротивлении между
истоком и стоком переключательного транзистора.
Быстродействие инвертора определяется прементмн
зарядки и разрячки паразитной выходной емкости.
Эквивалентное значение этой емкости равно сумме входной и
выходной емкости трчнзистора ПЭ. проходной н входной
емкостей I \Э н паразитной емкости соединении в схеме.
При формировании отрицательного фронта выхочпого
импульса (при открпваппн ПЭ) оба транзистора открыты н
емкость разряжается ог напряжения с/, до напряжении
Utl. При формировании положительного фронта импульса
при закрывании ПЭ емкость заряжается через НЭ.
Ллнгелыюсгь П010ЖНТС1Ы10Г0 и отрицательного фронтов
импульсов па выходе инвертора
~ с оипмх
'ф—C,HW3l | .
0
где / — ток заряда положительного и отрицательного
фронтов импульса; Ua = UQ. Ufl -=* t/, — для положительного
фронта импульса; Un = £/,. Vb— Un — для отрицательного
фронта импульса. ] 1ри подключении к выходу
инвертора нагрузки в виде аналогичных инверторов переходная
характеристика не изменяется, поскольку входное
сопротивление МОП-транзистора но постоянному току
значительно выше сопротивлений утечек в гтоковых цепях. Однако
вхочная цепь каждого каскада нагрузки, подключенного
к выходу инвертора, увеличивает выходную емкость
после uiero и, следовательно, ухудшает быстродействие.
Мощность, потребляемая инвертором от источника
питания, складывается из мощности, рассеиваемой во время
переключения, и мощности в стационарном состоянии.
Мощность, потребляемая и стационарном состоянии, равна
произведению напряжения источника питания на ток,
протекающий через транзисторы, который определяется
состоянием переключательного транзистора. Ток через
инвертор максимален, когда переключательный транзистор
огкрыг. Мгновенное значение мощности, потребляемой во
14
ч
-о
Выход
-О
о—! Г <^Ч
Пиод I ПВхОД 2
Вход л
Вход 120 1
Выход
гт
-Of л
Вход 2
Вход 1
А
GO
-it
-О Выход \А ► ВС\
<
СО-
i
Рис. 1.4. Схемы базооых логических элементов на МДП-транэнСто-
рах с индуцированным каналом
время переключения инвертора, зависит от мгновенного
значения тока. При переключении в любой момент времени
ток меньше, чем при стационарном состоянии, когда
переключательный фанзистор открыт. Поскольку время переход-
пых процессов, как правило, меньше пребывания инвертор?
в стационарном состоянии, динамической мощностью по
сравнению со статической можно пренебречь.
Базовые логические элементы ИЛИ—НЕ и II—HIi па
МДП-траизнсторах е индуцированным каналом состоят из
параллельно и последовательно соединенных ПЭ.
Типичные базовые логические элементы привечены на рнс.1.4,гг,6.
Различные способы параллельного и последовательного
включения ПЭ позволяют реализовать кроме простых
элементов ИЛИ—ПК и Н—ПК п комплексные логические
вентили типа л И — т ПЛИ—НЕ (рис. 1.4,0). Схема IIПИ—
НЕ, приведенная па рис. 1.4, а, работает следующим
образом. Переключательный и нагрузочный транзисторы
закрыты, когда на входах элемента имеет место
напряжение Ua. Напряжение па выходе схемы равно Ut и
определяется отношением их остаточных токов и сопротивлении
is


утечек. При увеличении входного напряжения до UllX =
z=iUtlop на одном из входов соответствующий ПЭоткрывается.
Начинается разрядка выходной емкости логического
элемента гоком, протекающим через открытый транзистор.
Выходное напряжение снижается от значения Ul до £/„.
При этом увеличивается ток через ИЭ. После завершения
переходного процесса через инвертор протекает ток /„ =
= 0.5 Ь(Е — Unnv)'t где Ь- крутизна характеристики
транзистора НЭ.
Поскольку при UnMX~ Uу ток питания инвертора ртвен
нулю, статическая мощность, потребляемая инвертором от
источника питания, Рп = 0,25 ЕиЬ (Е— £Л,„Р).
Схема II—НЕ, приведенная ил рис. 1.4. б, работает
следующим образом. При £/DX:> ^Ацф на входах схемы
переключательные транзисторы открыты. На выходе схемы
устанавливается напряжение Uttt значение которого в п
раз выше, чем в простом инверторе. Допустимое число
п определяется заданным значением Un : Un ^ f/lln!l —
-US.
Для достижения больших значений л необходимо
уменьшить отношение крутизны характеристики нагрузочного
и переключательного транзисторов. Основные параметры
данной схемы принципиально не отличаются от
аналогичных параметров схемы ИЛИ—НЕ. В заключение следует
отметить, что время спада и время нарастания выходного
напряжения в этих схемах равны задержкам переключения
но переднему н заднему фронту выходного импульса.
Поскольку крутизна тсарактернстнки ПЭ значительно
меньше крутизны характеристики ПЭ, время нарастания
превышает время спада выходного напряжения.
Следовательно, время задержки переключения по заданному
фронту превышает время задержки переключения по
передиему фроиту. В этом заключается один из
существенных недостатков данного типа схем по сравнению со
схемами, в которых НЭ выполнен в ни ic
МОП-транзистора с обедненной нагрузкой.
Базовые элементы на комплементарных полевых
транзисторах. Рассмотренная ранее обобщенная структурная
схема инвертора (см.рис. 1.2) является основной для схем
с непосредственными связями, ио не единственной. Другой
обобщенной структурной схемой, позволяющей получить
принципиально иные схемотехнические решения, является
схема, приведенная на рис. 1.5. Она отличается от схемы
рис. 1.2 тем. что входной сигнал подается как на
управляющий вход ИЭ, так и на управляющий вход НЭ.
16
Замечательным свойством данного схемотехнического
решения логических элементов является то, что они не
потребляют мощности от источника питания в статических
режимах, если в качестве НЭ и НЭ использованы
полупроводниковые приборы типа нормально закрытых транзисторов
взаимодополняющего типа электропроводности. Типичной
схемой данного класса является схема па комплементарных
МДП'трапзисторах с индуцированным каналом (рис. 1.6).
ч
Вход
Выход
Рнс. 1.5.
Обобщенная структурная
схема баэооого
логического
элемента
HD
Вход
ч
Выход
^
Рис. 1.6. Схема
нноертора на
комплсмектар*
пых
МДП-транзисторах
В качестве переключательного элемента
используется л-канальнын МДП-транзистор. В зависимости от
значения Еп возможны различные режимы работы инвертора.
В схемах с непосредственными связями инвертор работает
при £/Цор-Ь Уоор<Ел<^пр. где Id,, Iftop— пороговые
напряжении л- и /ысанальных транзисторов;
£/Пр—пробивное напряжение сток—подложка «-канального транзистора.
Схема работает следующим образом. Допустим, что в
исходном состоянии напряжение на затворах равно нулю.
При этом ПЭ (л-канальнын МОП-транзистор) закрыт, а
ПЭ (р-канальпын МОП-транзистор) открыт. Напряжение
на выходе инвертора равно Ел. Так как Elt > £/£aP-|- £/Пор»
ю с ростом входного напряжения ПЭ открывается. Оба
1рапзнстора находятся в открытом состоянии, НЭ
закрываемся, росло чего nnuui ;н*>*дьапряжеине инвертора прнближа-
eicn rt ну1ю.^11ний|Ш1 персраточная характеристика КМОП-
5МБЛПОТЕКА
им. Л. С Пушкина
г. Рев i.-i
17


инвертора приведена на рис. 1.7. На передаточной
характеристике можно выделить несколько характерных участков»
соответствующих различным областям ВЛХ
переключательного и нагрузочного транзисторов. При изменении
входного напряжения
в интервале U $
ное
их
Рис. 1.7. Передаточная
характеристика КМОП-нносртора
s unx ^ */Гюр выход-
напряжение равно
напряжению питания (в
стучае равенства нулю
тока утечки л-каналь-
ного MOI 1-транзистора),
При этом перек'ночаг
тельный транзистор зак-
рыт, л нагрузочный
открыт и работает в
крутой области ВЛХ
(участок 0—/). При
дальнейшем увеличении
входного напряжения ПЭ
открывается. При
t/IIop <* UaX < UUop
переключа i ел ьпый
транзистор работает в поло-
гон, а нагрузочный — в
кр ут он области ВЛ X (участок /—2). У част ок 2—Я—/
представляет собой почти вертикальную прямую. При
UrX = t/цор нагрузочный транзистор работает в пологой
области ВЛХ. а переключательный — в прежнем режиме.
При этом через инвертор протекает максимальный
сквозной ток.
При £/пор < Unx < (Ett— Unop) переключательный
транзистор работает в крутой области ВЛХ, л нагрузочный —
п пологой (участок 1—5). При Еи — UmP < UbX <;Еп
нагрузочный транзистор закрыт, а переключательный
открыт и работает в крутой области ВЛХ (участок 5—6).
В этом режиме выходное напряжение близко к нулю.
1 Сопряжение на выходе схемы достигает минимального
значения при Unx = Ea—Unnp- Приведенная передаточная
характеристика является переходной характеристикой МОП-
транзисторов, обладающих малыми остаточными токами
и большими сопротивлениями утечки. Поэтому сразу после
запирания НЭ выходное напряжение становится равным
нулю, а максимальное напряжение инвертора равно Еп.
В статическом режиме работы форма передаточной
характеристики, а также значения выходных напряжений ннвер-
1S
тора практически не изменяются при подключении ко
иходу нагрузок. Это обусловлено тон же причиной, что
и в инверторе па МОП-транзпстортх одного тина
электропроводности, а именно их очень большим (поряяка Ю|0Ом)
входным сопротивлением. Приближенно можно считать, что
U\ ^ Еп; t/0--0. Допустимые амплитуды помех определяют
па условий А£/+ <ZEa—UUov', AU~~ <L Uilttp. Мощность,
потребляемая инвертором от источника питания,
складывается из трех составляющих. Первая составляющая связана
с протеканием остаточных токов и токов утечки в стоковых
цепях ПЭ и ПЭ, вторая определяется энергией,
необходимой для зарядки выходной паразитной емкости при
переключении, третья обусловлена протеканием сквозного тока
во время переходного процесса. Таким образом, мощность,
потребляемая КМОП-иивертором.
где /оя, /и/,—остаточные токи п- и р-канальпых МОП-
трапзнстороп; /?ут—сопротивление утечки л-каналыюго
МОП-траианетора; f — рабочая частота инвертора; / —
время нерехояного процесса.
Па КМОП-ниверторах легко реализуется как
логическая функция НЕ. так и функции ИЛИ—НЕ и И—НЕ.
При этом параллельные и последовательные соединения
нагрузочных ^-канальных и переключательных
канальных МДП-трапзисторов комбинируют таким образом, чтобы
при любых входных сигналах в схеме не протекали токи в
статических режимах (рис. 1.8). Схема 11ЛИ I IE,
привеченная на рис.1.8,д. работает следующим образом. ПЭ
закрыты, а нагрузочные транзисторы открыты н работают
в крутой облястп ВАХ, когда на входах схемы напряжение
L'uv <C lC,p. Так как через нагрузочные транзисторы ток не
нро!Скает, то на входе схемы напряжение U}—lztl. Если
хо1и бы на одном из входов напряжение достигает значения
UmV, то открывается соответствующий переключательный
транзистор. Через схему начинает протекать ток. При
дальнейшем увеличении входного напряжения выходное
напряжение уменьшается; при UnX = UtTop
соответствующий ИЭ начинает закрываться и схема переключается;
подключенным ко входу ПЭ открывается п работаете крутой
области ВАХ. Напряжение па выходе схемы равно
остаточному напряжению МОП-транзистора. При Еи—t/£0|l НЭ
19


закрывается и на bi 1x04c схемы устанавливается
напряжение Ua.
Схема II -HE, приведенная на рис. 1.8, б, работает
счедующнм образом. При UltX > tdp на входах ,1, В н
С переключагельные транзисторы открыты, выходное
напряжение равно Utt.
При других напряжениях на входах закрывается одни из
последовательно соединенных ПЭ. В этом состоянии вы-
ВходА
о
1L Вь,хоЯВХОЯЛ'
{а + а * с\
Вход вО
Вход Со—*
*У
Рис. 1.8. Схемы базопых логических >лсмсктоп на комплементарных
МДП-транзнсторах
ходпое напряжение равно Ux л. Е„. Основные параметры
ааинон схемы не от.шчаются от аналогичных параметров
схемы ИЛ JI—НП, рассмотренной ранее.
В заключение следует отметить, что в качестве НЭ и
ПЭ в схеме рис. 1.5 могут использоваться не только
полупроводников! ie приборы, управляемые напряжением, но и
приборы, управляемые током. Однако в последнем случае
подобные инверторы будут потреблять мощность т
источника питания по вхочнмм цепям.
Базовые элементы на ПТ с управляющим переходом.
Такие схемы реализуются на нормально закрытых типах
ПТ с управляющим р-л-переходом и ПТ с затвором в виде
диода Шоткн. Основой схем являются базовые элементы,
приведенные в табл.1.1 (позиции 2.1—2.5, 3.1—3.5).
Рассмотрим схем!i с линейной нагрузкой. Поскольку
ПТУП и ПТШ, работающие в режиме обогащения, являют-
20
си приборами, потребляющими ток по входной цепи, то
условия неискаженной передачи информации в данных
схемах имеют вид:
U0
ипмх
rl№ /li f?i — токи, протекающие через затвор в открытом
при UMl= Ut. Ucu = Ua и закрытом при UMl — Uttt с/гИ —
- 11х состояниях ПТ; /J, /£—токи, протекающие между
в открытом при £/М1 = Uu UCIS = Un
ПТ.
истоком и стоком
закрытом при Uт = UiU (Jru = Ut состояниях
наихудшем случае
и
В
Л" «"(/«-'lU--J'lx)i
где Я — коэффициент усиления ПТ по току.
Из этого выражении следует, что для получения Ас/>0
необходимо, чтобы коэффициент разветвления по входу п
был меньше коэффициента усиления по току В.
Токи, протекающие через ПТУП и ПТШ, зависят от
напряжении Un и Ux. При выборе значения Ux необходимо
учитывать зависимость коэффициента усиления но току от
пж«1 затвора, так как она имеет экспоненциальный вид
и значение В резко изменяется при изменении UMl.
Схемы инверторов, соответствующие позициям 3.3,
Л А, 4.3. 4.4 табл. 1.1. являются схемами с нелинейной
нагрузкой. Для того
чтобы инвертор удовлетво- ииих
Р 11 ус юаням работы в
i
непосредственными свилями (л^1).
ширина канала ПЭ
должна быть больше
ширины канала НЭ, а
длина капала ПЭ
меньше длины канала НЭ.
Передаточная
характеристика инвертора
приведена на рис. 1.9.
Особенностью передаточной
характеристики
базового элементл схем с
непосредственными свя-
оп
-Ъх
Рис. 1.9. Передаточная
характеристика инверторе ни ПТУП
21


зями на ПТУП и ПТШ является зависимое!ь f/,JIJX от
числа элементов нагрузки. Поскольку ПТУП н ПТШ яв'
ляются приборами, потребляющими ток по входной цепи,
то с увеличением чисты затворов ПЭ нагрузки, подклю*
чаемых к выходу закрытого инвертора, его входное
напряженно уменьшается. Если в отсугствие нагрузки (п = 0)
t/йых = £"п. то при пфО и&л*<-Еа- Напряжение U0 завн-
сит от остаточного напряжения между истоком п стоком
открытого ПТ; L/0=-R|(U. vac RK — сопротивление капала
ПТУП и ПТШ.
Остановимся подробнее на факторах, определяющих
быстродействие базовых элементов рассмотренного типа.
Так же как п в БТ, в нормальных закрытых ПТУП.
работающих при прямых смещениях на /?-л-переходе затвор —
исток, происходит накопление избыточного заряда
неосновных носителей в затворной, нстоковон и канальной областях.
Поэтому быстродействие схем с непосредственными связями
на ПТУП также зависит от времени рассчсывапня
неосновных постелен, которое и опречеляет н основном время
формировании положительного фронта выходного
импульса при переключении инвертора при закрывающемся ПЭ.
Кроме того, параметром, характеризующим длительность
переходных процессов в схемах с непосредственными
связями на ПТУП, является зарядка паразитной
выходной емкости инвертора при формировании отрицательного
фронта выходного импульса. Разрядка выходной емкости
происходит через сопротивление канала открытого ПТУП и
зависит в первом приближении от посхопииой времени,
равной RuCnMX. Следует отметить, чго составляющая
времени задержки переключения, обусловленная накоплением
избыточного заряда неосновных носителей, больше других
составляющих при значениях рабочих токов,
соответствующих высокому уровню ннжекцни /?-п-перехода затвор—
исток ПТУП. Однако с уменьшением уровня токов влияние
эффектов накопления па нремя задержки переключения
уменьшается. При малых уровнях токов, соответствующих
низкому уровню ннжекцни /?-/«-перехода затвор—исток
ПТУП, их влияние незначительно по сравнению с
влиянием времени зарядки—разрядки паразитных емкостей.
В инверторах, использующих ПТШ в качестве ПЭ, эффекты.
связанные с накоплением неосновных носителей,
отсутствуют, поскольку ПТШ является униполярным
прибором.
Время задержки переключения инверторов такого типа
зависит от времени пролета носителей заряда через канал
22
В код
Выход
и времени зарядки и разрядки паразитных емкостей
инвертора.
Вазовые логические элементы ИЛИ ПЕ и И—НЕ на
ПТУП и ПТШ строятся путем их параллельного и
последовательного соединения аналогично тому, как строятся
схемы па МДП-гранзнсторах одного тина
электропроводности. На рнс.1.10 приведена схема комплексного
логического вентили т II — п
ИЛИ — ПЕ. Дли того чтобы
при последовательном
соединении т ПТ в схеме И
напряжение Ui} не превысило
допустимого уровня,
необходимо ширину канала ПЭ
увеличить в т раз. Схема работает
следующим образом. Когда
на вхочах одной из п
последовательных цепей ИЭ по-
дастя напряжение £/,,
транзисторы этой цепи открыт ы
п между шиной питания и
общей шпион протекает ток,
создающий падение
напряжения на сопротивлении канала
ИЗ): Ulux <; U0. При этом все
ИЗ нагрузочных схем
оказываются закрытыми
(нагрузочные схемы на рпс. 1.10 не
показаны). Если хотя бы на
одном из входов
последовательно соединенных ПЭ имеет
место напряжение Uv, то соответствующий ПТ
оказывается закрытым. Напряжение на выходе логического вентн-ш
равно Сп при отсутствии нагрузки на выходе.
Напряжение па выходе схемы при наличии на входе нагрузки,
тпрнмер, в виде р затворов аналогичных ПЭ: 1/пыХ =
£,. {pI\+n!l)R\v Как отмечалось, ба-юиые^ элементы
для схем с непосредственными связями па ПТУП и ПТШ
moivt быть построены как по схеме рис. 1.2, так и по
схеме рис. 1.5, т.е. на ПТУП (ПТШ) взаимодополняющего
типа электропроводности возможны схемотехнические
решения, аналогичные схемам па комплементарных МОП-
трапзнсторах.
Базовые элементы на БТ. Основой таких схем является
инвертор, приведенный в табл.1.1 (полщня 1.1). Типичное
°-Ё °~С Нп
Вход21г Вкод2/ Вход2я
•-и ^ *и
^11К~1вход1/ Вход1л|
Вход1
Рис. 1.Ю. Схема комплексного
логического пентнпя
23


соединение базопых инверторов показано на pucl.il. В
большинстве цифровых НМС используют параллельно
соединение БТ в отличие от схем на ПГ'УП. ПГШ и МОП-
транзисторах, в которых осуществляют также последова
тельное и последовательно-параллельное соединения
(см. рис 1.10). Параллельное соединение переключательных
БТ представляет собой схему ПЛИ—НЕ.
Работа схем на БТ основана на том, что остаточное
напряжение между коллектором п эмиттером в режиме
s
Вхоа I
Я» Выход
Вход N
Рхс. 1.11. Схеме соединения базовых
инверторов на БТ
насыщения БТ настолько мало, что его недостаточно для
открывания нагрузочных транзисторов, базы которых
подсоединены к коллектору этого транзистора. Кроме того,
в режиме отсечки коллекторный ток БТ практически
ранен нулю. Эти ;ва свойства БТ делают возможной
работу в ключевом режиме, когда насыщенный
управляющий тр'шзистор закрывает нагрузочные транзисторы и,
наоборот* когда управляющий траизистор в режиме
отсечки открывает нагрузочные БТ. Большое различна в
значениях коллекторных токов п открытом и закрытом
состояниях оказывается достаточным для создания на
нагрузке необходимого перепада логических уровней.
Напряжение Utt выбирают равным остаточному напряжению
транзистора в режиме насыщения {/£,„. В схеме,
приведенной на piKcJ.Il, значения £„ и Ru выбирают нз условий
■ Нпиряжсиие и% выбирают равным напряжению между Опэой
и эмиттером БТ, соответствующему режиму шсыщеинн Uurn-
24
неискаженной передачи информации по логической цспн
нз последовательно соединенных инверторов. Поскочьку
ЬТ является прибором, управляемым током, го выражения,
определяющие Еи и У?„, имеют вид:
где /б, /£—гок базы н коллектора iiaci идейного
транзистора; /!< —ток коллектора в режиме отсечки.
Схема НЛП -НЕ, показанная на рис J Jlt работает
следующим образом. При наличии хотя бы на одном нз /и входов
напряжения Ut соответствующий переключательный ipaii-
знстор входит в режим насыщении и напряжение на выходе
скеми умеишигется ^° U0=- U„он- Если на ьсех входак
устанавливается напряжение U0t ro ток источника питания
через нагрузочный резистор поступает па базы
нагрузочных транзисторов, открывая их. Неравномерное рас-
иреде leiiiic тока между базами транзисторов,
подключенных к одному выходу инвертора, и создаст главную
трудность реализации данного класса схем. Входные
характеристики транзисторов имеют р (зброс, обусловленный
разбросом технологических параметров, различиями в
режимах работы и неодинаковость температур
транзисторов. Так с увеличением тока коллектора в режиме
насыщения (входная xapaKiepiicniKci) алвиснмость гока базы от
напряжения база—эмнпер сдвигается в область малых
гоков согласно ныраженпю
^aGn^'M г1" z "I-'CO.
где ijj-AT'flr; /эи — начальный ток эмнттерного р-н-пере-
хода; а/— инверсный коэффициент передачи тока через
базу транзистора; гй—сопротивление базы трипнетора,
С ростом температуры входная характеристика сдвнгз-
eioi влево со скоростью 1—2 мВГС* Разброс
технологических параметров (удельного поверхностного сопротивления,
толщины балы, сопротивления контакта к базе н т.д.)
обусловливает сдвиг характеристик в обе стороны.
При параллельном включении эмнттерных р-«-персхо-
дов с различными входными характеристиками через
транзистор с меньшим прямым падением напряжения будет
протекать ботьшнн ток, при этом остальные транзисторы
закрыты. Таким образом, нарушается нормальная работа
логической схемы. Этот недостаток устраняется путем введе-
26


ния резнегорой в цепи баз. Данное схемотехническое
решение получило название резнсторпо- транзисторном логики
(РТЛ). Введение резмстороп п цени баз позволяет
уменьшить разброс базовых токов транзисторов, соечинепных с
одним выходом, поскольку эти токи определяются не только
входными характеристиками транзисторов, по н
сопротивлениями резисторов. 11л рис. 1.12 приведены н ход in ie
характеристики транзисторов при введении в цепи баз
резисторов н без них. Как видно из рис. 1.12, крутая
входили xapiKrepiicTHKci ивляето! наиболее критичным
параметром, так к<1К даже незначительное изменение напряжения
(/бэ может привести к большому изменению базового тока.
Рис. 1.12. Входные характо- Рис. 1.13. Схема базового элемеи-
рнстикн БТ: та РТЛ-тнла
I. 2 — без роамстора в Соэо;
\, Т — с резистором ■ безо
Разброс входных характеристик можно уменьшить, изменяя
сопротивления резисторов в цепи баз.
Более равномерное распределение базовых токов
позволяет увеличить коэффициент разветвления схемы. Однако
введение резисторов снижает скорость переключения
схемы. Этого можно избежать, шунтируя резисторы в цепях
связи емкостными элементами. Такая, схема получила
название транзисторной логики с резнстнвно-емкостнымн
связями. Введение емкостных элементов ускоряет
переходные процессы в схеме, но ухудшает ее
технологичность. Поэтому данное схемотехническое решение не in-
шло широкого применения. Схема базового элемента РТЛ-
Т1ны приведена на рис. 1.13. При наличии па обоих входах
схемы напряжения логического «О» (напряжения 0,1 В)
транзисторы Тх и Тг закрыты. При этом, если к выходу
схемы не подключено никакой нагрузки, то UDhlx = Ек.
I Ipu подключении нагрузки (аналогичных элементов) вы-
хошос напряжение
U
ныл
(Ea-UoA /?o, ..
г ie и0э—напряжение между базой н эмиттером открытого
транзистора; п — число элементов nai рузки.
Таким образом, при наличии на входах схемы логнчес-
hoi о 0» на входе формируется сигнал логической «1»,
через нагрузку протекает ток. При подаче на один из
входов схем! логическом «Ь
соответствующий транзистор
открывается; при зтом
^'inix= ^hjii- Следовательно,
базовый элемент РТЛ-тнпа
выполняет логическую
операцию ПЛИ 1П'\ Па pi ie. I. И
приведена передаточная
характеристика элемента РТЛ-
тнпа при 7?„ = 610 Ом, Лс =
— 450Ом. £„-3 А. При
высоком уровне выходного
сигнала запас
помехоустойчивости равен приблизительно0,5 В
пезаппенмо от числа
элементов нагрузки,
подсоединенных к выходу. Однако при
низком уровне напряжения
па выходе
помехоустойчивость зависит от этого числа,
элементов РТЛ.
Полная мощность, рассеиваемая логическим элементом,
R
Статическая мощность Ра определяется напряжением
источника питания Еп и полным сопротивлением схемы Rt
которое измеряется между общей шиной н шиной питания.
Динамическая мощность Р^, рассеиваемая в процессе
переключения логического элемента, зависит от емкости
нагрузки С„, значения Д1/ и частоты переключения /. При
определении Рл необходимо учитывать, что процесс
переключения схемы состоит из двух этапов. На первом этапе
емкость нагрузки заряжается током, потребляемым от
источника питания, а на втором — разряжается через
Рнс. 1.14, Передаточная
характеристика базового
элемента РТЛ-типа
что является недостатком
27


нагрузочную схему на общую нишу. При некоторой частоте
/ =/-3-) полная мощность, потребляемая схемой,
'" \au J CtlR l
определяется в основном статической мощностью.
Дальнейшее понижение частоты не приводит к се
изменению. Быстро leiicTBiie схем с непосредственными
связями па ВТ определяется временем зарядки паразитных
емкостей и временем рассасывания избыточного заряди
неосновных носителей, накапливаемого в эмигтернон,
базовой и коллекторной областях ВТ. При этом время,
необходимое для рассасывания избыточного заряда, больше
времени зарядки паразитных емкостей. В этом
заключается основной недостаток данных схем, обусловленный
работой ВТ о режиме насыщения. Противоречие
заключается п том, что для уменьшения времени
задержки переключения необходимо увеличить уровни рабочих
токов, при росте которых увеличивается время задержки,
связанное с накоплением избыточных зарядов неосновных
носителей. Среди схем с непосредственными связями на
ВТ наибольшее распространение получили схемы, базовые
элементы которых соответствуют обобщенной
структурной схеме, приведенной на рис. 1.2. Существует
возможность построения базовых элементов в соответствии с
обобщенной структурной схемой рис. 1.5. По аналогии со схемами
на комплементарных МДП-транзпсторах в качестве I1Э
можно использовать ВТ «-/г-л-тниа, а в качестве НЭ —
ВТ /;-«-/;-тнпа. Однако целесообразность такого
схемотехнического решения не является очевидной, так как
во входных цепях будут протекать гокн в стационарных
состояниях, поскольку ВТ является прибором,
управляемым током.
Вазовые элементы с инжекциоиным питанием. В общем
счучас для реализации простейшего инвертора в
соответствии со схемой рис.].2 необходимы три схемных элемента:
переключательный н нагрузочный элементы и источник
питания. Обычно этими элементами в биполярных 11А\С
являются соответственно биполярный транзистор,
нагрузочным резистор и источник питания. Заменив источник
напряжения и НЭ на некоторый обобщепнпн генератор тока
/„ и подключив этот генератор ко входу ПЭ, получим
схему инвертора, приведенную па рис.1.15. В схемах с
пепосредгтпеннымн связями на ВТ замена нагрузочных
pcjiiCTopoH генераторами тока целесообразна по следующим
причинам. В элементах BI 1С пчгрузочпый резистор
фактически не выполняет функцию коллекторной иагруз-
28
Вход
Выход
Рис. 1.15. Обобщенная
структурная схема базо-
оого логического
элемента БИС
кн. а лишь служит для создания токов перезарядки
емкостей н базового тока переключательного транзистора.
Фактически нагрузкой любого логического вентиля в
составе БИС являются вентили, подключаемые к его
выходу. Несмотря на то что резисторы применяют в качестве
генераторов тока, их использование малоэффективно.
Оптимальным генератором
гока является ВТ, включенный
по схеме с общей базой. При
MiKOM включении токозадающпе
транзисторы /?-я-/?-тппа
обеспечивают током большое число
переключательных транзисторов
/1-/?-«-тнпа посредством
параллельного включения их эмнт-
терных //-«-переходов.
Параллельно включенные эмпгтеры
/■-«-/'-транзисторов подключают
к общему источнику питания,
который созцает ток /„ либо
напряжение на их эмпттер-
ных /^-«-переходах. Подобные
токозадающпе приборы позволяют реализовать ИМС,
работающие в иановаттном диапазоне, что практически не
представляется возможным при использовании
нагрузочных резисторов. Кроме того, данное схемное решение
универсально. Например, ток питания можно на
некоторое время увеличивать на несколько порядков с помощью
лишь незначительного увеличения напряжения на токо-
эачающем приборе (на 60 мВ на каждую декаду тока).
Изложенные соображения явились основой для
создания базовых элементов интегральной ннжекшюпной
логики (И-Л). Схема элемента И2Л приведена на рис. 1.16.
.Между инжектором и эмиттером переключательного
транзистора «-р-л-тнпа включен источник питания /?„,
обеспечивающий прямое смещение эмнттерного /?-л-пере-
хода транзистора р-п-р-тппа.
В таком включении транзистор работает в режиме, близком
к режиму генератора тока. Если на вход схемы подают
напряжение Uu (в данном случае это напряжение близко к
нулю), то ток, задаваемый транзистором, отводится из
базы переключательного транзистора «-/?-«-тпна во
входную цепь. Переключательный транзистор при этом
оказывается закрытым. Выходное напряжение,
соответствующее напряжению Uu равно напряжению на прямосмещен-
29


ном /wi-нереходе ПЭ последующего каскада (па рис. I.IG
не показан). Если на входе схемы имеет место напряжение
Ul4 то ПЭ открывается. В эгом случае выходное
напряжение, соответствующее напряжению U0, равно напряжению
между коллектором и эмиттером насыщенного
переключательного транзистора. Передаточная характеристика
элемента И3Л приведена на рнс.1.17.
Вход о
Выход
Рис. 1.16. Схема элемента
J-£ii * 0.7 bN*'
У,
"пых
<4>а»
иг Ц*
Рис. 1.17. Поредпточная ха-
ракгернсгнка элемента И-Л
сп^Трп'"*. "aPdM«P"M. характеризующим быстродси-
(С|»б+(я-Н)С,.д-г-С,,)Л£/
'*=
~ар.п-р 'и
П№ С|0 — усредненная барьерная емкость /?-п-перехода
эмиттер— база; Скб — усредненная барьерная емкость
/?-и-перехода коллектор— база; п —число коллекторов
(для случая многоколлекторного переключательного
транзистора); С„—паразитная емкость слоя металлизации.
При больших токах преобладающей составляющей
паразитных емкостей элемента 11аЛ являются диффузионные
емкости /7-/м!ереходов, связанные с зарядом подвижных
носителей, накопленных в базовой и эмпттерной областях
переключательного транзистора. Время задержки в этом
режиме /л= Vtf.y/i [2nfTx (л)!"1, где frN—граничная
частота единичного усиления переключательного
транзистора.
Мощность, потребляемая элементом И2Л от источника
питания, Рп ^= £„/„.
.10
Показатель качества П2Л элемента (работа
переключения)
-ар-п-р
Минимальная работа переключения элемента IIVI
Епьис»
1' u'a/mln
za
р-п-р
«лчцестпеннымн недостатками таких схем при нспользова-
ианип в качестве ПЭ биполярного транзистора является
критичность к разбросу входных характеристик из-за
неравномерного распределения входных токов в нагрузке.
Проблема «перехвата тока» в элементе ГНЛ при
подключении нескольких элементов нагрузки к одному выходу
решается п>тем создания многоколлекторного выхода
логического элемента. При этом к каждому коллектору
переключательного транзистора подключают только одни нход
последующего логического элемента IКП. На рнс.1.18
приведена типичная схема на эцементах I ГЛ.
Если в качестве НЭ использовать [JT р-п-р-тппа, а в
качестве ПЭ — нормально закрытый ПТУ11 с каналом
"ЧХ1
^
X Ха
v _ \s ' 'Xi * Xj
чл
1/™Ол| • Лу
чХ
ять
Рнс. 1.18. Логическая схема на
элементах И'Л
31


—о
Bi i ход
Выход
Входо у-
,с%
Рис. 1.19. Схемы базооого элемента СБИС
л-тнпа, то можно получигь базовый эпеменг СБИС пнжек-
цнонно-полевой логики (ППЛ), показанный па рис. \.\9,а.
Если, в свою очередь, п схеме ППЛ ИЗ заменить на ПГШ,
то можно получить базовый элемент СБИС типа ППЛ с
транзистором [Потки (рис.] .10.6).
§ 1.3. Базовые логические элементы
на инверторах с логикой
на входе
К ишному ыассу элементов относятся дподпо-трлпи-
сторная (ДТЛ), транзисторно-транзисторная (ТТЛ) логики
и их многочисленные модификации. По юбиые
схемотехнические решения позволяют дслагь большие допуски
па параметры компонентов, чем в схемах с
непосредственными связями. В этих элементах требуется несколько
большая мощность,
потребляема от источника питания, для
компенсации падения
напряжения па элементах входной
логики. Однако проигрыш в
экономичности компенсируется
обеспечением работы в
расширенном диапазоне температур и
меньшем критичностью к
технологическим разбросам. Па
ранних этапах развития
микроэлектроники эти требования
оказались превалирующими и
Рис. 1-20. обобщенная даццЫС схемотехнические реше-
структурная схема базового - X -
элемента с логнной на "»я Г)ЫЛ» оправданными. Оооб-
оходе щепная структурная схема
Вход
Элсменгь
сходной
логики
Выход
32
базового логического элемента с логикой на входе
приведена на рис. 1.20. Элемент содержит выходной
инвертор с нагрузочным и переключательным элементами и
элементы входной логики. Элементы входной логики, как
правило, представляют собой диодные сборки или много-
^мнттерные транзисторы; в качестве инвертора может
быть использована любая схема, содержащаяся в
морфологической табл. 1.1.11анбольшее распространение получили
схемы с ПЭ в виде биполярного транзистора.
Неравномерность распределения базовых токов
транзисторов, имеющую место в схемах с непосредственными
связями на БТ, можно устранить, обеспечив раздельное
питание током каждой возбуждаемой базы. Это позволило
создать базовые логические элементы ДТЛ-тнпа с логикой
на входе. Дальнейшее усовершенствование элементов ДТЛ
пошло по пути использования схемных элементов,
специфичных длт интегрального исполнения. В
следующем поколении базовых элементов ИМС диодные сборки,
применяемые в качестве элементов входной логики, были
заменены многоэмиггерным транзистором. Так появплос ь
новое схемотехническое решение — ТТЛ. После того как
стали очевидны недостатки И2Л в схемах с
непосредственными связями, стали сочетать элементы входной логики
(диоды Шоткп) с инвертором ннжекциониого типа.
Рассмотрим некоторые схемы базовых элементов данного
класса.
Базовые элементы днодно-транзкеторнон логики. Схема
базового элемента (ДТЛ) показана на рис.1.21. Она
содержит элементы входной логики Ди Д« и Rl9 выходной
инвертор, построеиш in на транзисторе 7\, резисторах
«. и Яа.
о-
Ai
Вход ТО }<j
Д;
Вход 2 О-}^-
Дз Д*
-5
Выход
Рис. 1.21. Схема базового элемента ДТЛ
2 Зпк.2333
33


'ex-
Рис. 1.22. Передаточная
характеристика элемента ДТл
При поцаче на одш
из входов напряжени
логического аО» (нлпрн
мер, f/IInllft?OJB) через
один "из диодов Д1ч Д
потечет ток и
напряжение в точке А будет
равно сумме
напряжении £/,,,.„ и падении
напряжения на диоде Дг
(/?_.). При этом
напряжение в точке В (па базе
Г,) близко к нулю.
Следовательно,
транзистор Tj закрыт и
напряжение на выходе
элемента равно напряжению источника питания £п, т.е.
напряжению £/|. Если к обоим входам приложено напряжение
Ut (напряжение /?л), то диоды Дх и Д2 смещаются в
обратном направлении. За счет протекания тока в цепи,
состоящей из /?,, Д3, Д4 и /?я, напряжение на базе Тх имеет
достаточно высокое значение, транзистор входит в режим
насыщении и напряжение на выходе элемента равно Ua
(примерно £/„.,„). Таким образом, элемент выполняет
логическую функцию И—НЕ. Поскольку нагрузкой данного
базового элемента являются, как правило, аналогичные
элементы, то описанные состояния существенно ие
изменяются. Поэтому логические уровни Ui} и Ux
практически не зависят от числа элементов нагрузки,
подсоединенных к выходу элемента. Следовательно, помехоустойчивость
не изменяется. На рис. 1.22 приведена передаточная
характеристика элемента ДТЛ при Ви — 4В.
Существенным недостатком ДТЛ является сравнительно
невысокое быс гродей-
ствне, обусловленное
Вход
■О Выход
Гнс. 1.23. Схема ДТЛ с
ненасыщенным выходным транзистором
насыщенным режимом
работы выходного
транзистора. В современных
модификациях ДТЛ этот
недостаток частично
устраняется путем
шунтирования коллекторио-
базового ^-«-перехода
транзистора Тг диодом
Шоткн (рис. 1.23).
Особенность такой схемы заключается в наличии за-
.нлмекного резистора /?2, диода Д3 для сдвига уровнен и
диода Шоткн Длщ шунтирующего коллекторный р-п-иере-
хо i транзистора. Данная модификация оказывается
эффективной при ретлнзацнн БИС. В структурах таких БИС
применяют горизонтальные диоды и резисторы,
сформированные в cioe ноликремнпя, расположенном на оксиде.
Схема может быть реализована также с использованием
обычных диодов или диодов Шопен, но тогда плотность
компоновки будет низкой, поскольку каждый диод должен
располагаться в изолированном области.
Базовые элементы ннжекциокной логики с дночами
Шоткн. Создание схем элементов ДТЛ с использованием
диодов Шоткн (ДШ) позволило улучшить характеристики
11гЛ элементов.
Введение диодов в схемы П\П обеспечивает
увеличение быстродействия за счет уменьшения логических
перепадов; упрощает структуру логической схемы за счет
очектрнческой развязки логических цепей.
Существуют две основные модификации элементов IIV1
с диодными связями: 1) элементы с диодными сборками на
входе (элементы ИVI с базовыми ДШ); 2) элементы с
диодными сборками на выходе (элементы с коллекторными ДШ).
В схеме, приведенной на рис.] .24,а. переключательный
транзистор имеет один коллектор. При этом выходные
коллекторные ДШ с общим катодом выполняют функции
развязки, обеспечивая разветвление сигнала па входы
последующих вентилей. Для улучшения электрической
развязки диодная сборка может быть выполнена на ДШ с
раздельными катодами (рис.1.21,6). Особенностью схем,
построенных на этих базовых элементах, является то,
что ГШ1 в них используется не только для разветвления
выходного сигнала, но и для объединения баз
переключательных транзисторов последующих каскадов, а 1акже
осуществления функции П. Рассмотрим реализацию
логических функций с помощью данного типа логических
илементов. Функция ИЛИ — НИ реализуется с помощью
o6i единення нескольких многовыходных элементов (рис.
1.25). Эффект перехвата тока в данном случае отсутствует,
поскольку ДШ обеспечивают развязку между базами
переключательных транзисторов последующей
ступени логического преобразования сигналов. Каждая из
^тнх баз управляется собственным генератором тока,
поэтому разброс входных характеристик не влияет на
работу схемы. Диодная сборка из ДШ с общим анодом п
зз


В код о
О О
Вкодо
*)
В ход о
о)
Рис. 1.24. Схемы элементов И=Л
'■^г^т4^
х
ао-
Ч$*
«——<-*
X, *Ха
^П
^
г~
*i *ХД
Рис. 1.25. Схома соединения эпементов М-Л с
коллекторными ДШ
Х3о Й-Цх1 *х: Хз
Х3о й—
V-Xt'Xa-Хз
Рис. 1.26. Схема реализации
логической схемы И
Хзо f-
х,
*кг5
х3
-%э-
'gy-t^
Y-X, »Xi+X3
—О
Рис. 1.27. Схема объединения
базовых логических элементов с ДШ,
имеющими общин кот од
раздельными, выполненными и разных коллекторах
одного ПЭ катодами (см. рис. 1.24,6) позволяет
реализовать функцию И непосредственно на входе (рис. 1.26).
Схема объединения базовых элементов (см. рис.1.24 ,а),
и которой используется диодная сборка из ДШ с общим
катодом и раздельными анодами, приведена на рис. 1.27.
На рис.1.21,0 приведена электрическая схема базового
Э1емснта, аналогичная схеме 1.24,а, но отличающаяся от
нее гем, что коллекторный />-/?-псреход переключательного
транзистора шунтирован ДШ. Такое включение
шунтирующего ДШ уменьшает степень насыщения
переключательного транзистора н логический перепад. В таком элементе
\U - Ujimt — t/чш,, где L/цгн,. UJWt— ««■ ipuii»
напряжения на развязывающем и шунтирующем ДШ.
Развязывающий (ДШ,) и шунтирующий /wi-псрсхолы
(ДШ..) должип иметь различную высоту потенциального
барьера. Для ДШ! потенциальный барьер должен быть
па 200— 150 мВ меньше, чем для ДШ... Логический
перепад в таких валовых элементах составляет примерно 2(H)
150 мВ.
На рнс.1.28,4—в приведены схемы элементом IfVI с
базовыми ДШ. Преимуществами этих схем инликлея
возможность подключения нескольких выходов
(коллекторов) к входу ДШ и одного выхоча к нескольким нхщлм
37


Сход 1 Вход 2
9 О
Вход 1 В код 2
О О
Выход
Выход
Вход 1 0код 2
? 9
Выход
Рис. 1.28. Схемы элементов ИЛ с блэопымн ДШ
ДШ разных элементов, а также простота реализации
функции II НЕ. На рис.1.28,6 показана схема элемента
Н~Л с базонымн ДШ, реализующего логическую функцию
11—НЕ. Элемент состоит ил нагрузочного транзистора
я-/7-«-тнпа и переключательного транзистора /7-л-р-типа.
Диодная сборка подключена к базе переключательного
транзистора. Особенностью данной схемы является то,
что она может работать от источника питания разной
полярности. Если напряжение питании отрицательное, то
подложка заземляется, а инжектор подключается к
отрицательному полюсу источника. При положительном
напряжении питания подложка подсоединяется к положительному
полюсу источника питания, л инжектор заземляется.
Недостаток схемы — сравнительно низкое быстродействие,
так как используется переключательный транзистор р-п-р-
типа, достоинство — волможность цостаточно простого
совмещения ее с другими тинами базовых элементов, например
ТТЛ и ДТЛ.
Более быстродействующей модификацией элемента П'Л,
приведенного на рис. 1.28, б, является базочый элемент
за
логики на транзисторах Шоткп (рис. 1.28, в). В таких
элементах в качестве переключательного применяют
транзистор с коллекторным переходом в виде барьера
Шоткп. Транзистор с металлическим коллектором (р-п-т)
обладает меньшим временем задержки переключения, так
как в нем отсутствует накопление неосновных носи гелей
4аряда в коллекторе и уменьшена иижекцня неосновных
носителе!? заряча в базу.
-о
*.
Выход
Рнс. 1.29. Схема базового
логического элемента ТТЛ
Ц
пых
2.5
2,0
"б,
1.0
0.5
О
К
0.5 1.0 1.5 Сох
Рнс. 1.30.
Передаточная характеристика
элемента ТТЛ
Базовые элементы транзисторно-транзисторной логики.
Простейший вариант базового логического элемента ТТЛ
приведен на рис.1.29. Схема состоит из элементов входной
логики — многоэмнттерного транзистора (МЭТ) с
резистором /?| в базовой цепи и инвертора, построенного на
транзисторе Тг и резисторе /?2. Вхочы логического элемента
подключены к эмиттерам МЭТ, который выполняет
логическую функцию 11. Выход базового логического элемента
подключен к коллектору транзистора 7\. На выходе
элемента ТТЛ реализуется логическая функция II — НЕ.
На рнс. 1.30 показана передаточная характеристика
элемента ТТЛ, на одном из входов которого создается
напряжение Uu а на другом напряжение изменяется.
Когда на входе имеет место напряжение Ulxx ж UD%
соответствующий эмпттерный /wi-переход МЭТ открыт, а
на его базе создается напряжение UCllx приблизительно
равное падению напряжения на открытом />/*-переходе.
При этом МЭТ работает в режиме насыщения и на его
коллекторе, а следовательно, на базе транзистора 7\
^бг « U*x + Um нас < иси где Unx < U0\ Um lut. —
напряжение коллектор — эмиттер МЭТ в режиме насыщения.
30


Транзистор 7\ оказывается закрытым, на выходе
элемента ТТЛ устанавливается напряжение
где /„—ток, протекающий в нагрузку. Так как
коллекторный /wi-переход МЭТ открыт, то через закрытым эмнттер-
ный /г-л-переход протекает инверсный ток
где В/—инверсный коэффициент усиления МЭТ по одному
из эмиттеров.
Через открытый эчнттерный переход протекает ток
Прн увеличении напряжения на входе элемента ТТЛ
происходит запирание МЭТ, напряжение на его базе и
на базе транзистора Тг возрастает. Когда напряжение
на входе элемента ТТЛ достигает порогового значения
£/ппр = £/б;| — i/K3IIJlcl напряжение на базе 7\ достигает
напряжения отпирания эмнггерного /^-«-перехода U^4.
Транзистор 7\ открывается н на выходе элемента ТТЛ
напряжение начинает уменьшаться. Напряжение на базе
МЭТ устанавливается на уровне 2£/б0. При дальнейшем
увеличении напряжения на входе элемента ТТЛ эмпггер-
нып переход МЭТ закрывается и .МЭТ переходит п
инверсный режим работы. Через /7-п-переход коллектор —
база МЭТ в базу транзистора 7\ поступает ток /й —
— (1 + Bi)(En — 2{/бэ)//?!. Этот ток вызывает насыщение
транзистора 7\; на выходе элемента ТТЛ устанавливается
напряжение логического «О».
Коэффициент разветвления для данной модификации
базоаого ТТЛ элемента N = 4 -f- 5 при наихудших
условиях. Мощность, потребляемая элементом от источника
питания,
где Up.n — напряжение на открытом р-л-переходе.
Быстродействие элемента определяется временами
перезарядки паразитных емкостей схемы и временами
рассасывания избыточных зар5Щов в насыщенных транзисторах. При
значениях паразитных емкостей эмнттериых и
коллекторных /?-л-переходов, примерно рапных 0,5 — 2,0 пФ, и
емкостях нагрузки 5 иФ прч В—50, В/—0,2 среднее
вреуя задержки составляет 10 — 20 не для Р= 1 — 10 мВт
ю
Работа переключения составляет 5—20 пДж. Данная
модификация базового элемента ТТЛ с простым инвертором
может быть использована в условиях малых значении
помех (~0,1 В) и малой емкостной нагрузки, т.е. в качестве
внутреннего элемента БИС.
На рис.1.31 приведена модификация элемента ТТЛ со
сложным инвертором. Данная схема предназначена для
увеличении помехоустойчивости, коэффициента разпетвле-
ления и быстродействия
при работе на большую
емкостную нагрузку.
Инвертор состоит из фа-
зорасщепляющего
каскада на транзисторе Тг
и резисторах Rz, R3 и
выходного каскада на
транзисторах 7\, Т3ш
резисторе R3 и диоде Дх.
Фазорасщепнтельный
каскад осуществляет
противофазное
переключение транзисторов
выходного кискада.
Особенность работы схемы
транзистор 7^ закрыт.
о£„
Выход
Рис. 1.3 (. Схема элемента
сложным инвертором
ТТЛ со
заключается в следующем. Если
то на его эмиттере потенциал
равен нулю и транзистор Т2 закрыт. Через Т3 на выход
схемы подается высокий уровень напряжения Uv Выход
схемы в этом (единичном) состоянии является низкоомным
н обладает высокой нагрузочной способностью. Если
транзистор Тх открыт, то транзистор 7\> открывается и
начинает работать в режиме насыщения. На выходе
элемента устанавливается низкое напряжение 1/„. Чтобы
предотвратить открытие транзистора Тя при напряжении
на выходе, равном U0l в схему вводят диод Дх. В момент
переключения схемы из единичного в нулевое состояние
на некоторое время открываются оба транзистора Т« и Г3.
Для ограничения насыщения выходного транзистора
шунтируют его коллекторный переход диодом Шоткн.
Этот схемотехнический прием был впервые использован в
ТТЛ. Такая модификация ТТЛ получила название
транзисторно-транзисторной логики Шоткн (ТТЛШ).
Базовые элементы нижекционной логики с перехватом
тока, Сущест венным недостатком инжскционных схем с
нспосредствеными связями, рассмотренных в §1.2,
являются ограниченные функциональные возможности.
41


Схемотехника инжекцнонноп логики с непосредственными
связями не позволяет реализовать комплексные
логические вентили, содержащие одновременно элементы И—НЕ,
ИЛИ—НЕ. Поэтому с целью расширения функциональных
возможностей в схему элемента И'Л между коллектором
р-п-р и базой п-р-п транзисторов вводят дополнительные
тран.шеторы р-п-р-тппа, базы которпх соединены с общей
шиной. Па рис.1.32,в приведена схема такого элемента.
Логический элемент содержит выходной транзистор Гг
"л-/?-/1-Т11на, нагрузочный транзистор Тг р-п-р-тппа и два
дополнительных транзистора р-п-р-тппа, к эмш герам
которых подключены входы логических элементов А и В.
Логический элемент работает следующим образом. Если на
одном из входов имеет место низкое напряжение,
соответствующее напряжению £/0, то выходной транзистор 7',
закрыт и ил выходе создастся напряжение £/х. Выходной
транзистор Тг открыт только в том случае, когда на всех
входах создается напряжение Ux. Таким образом,
логический элемент выполняет логическую функцию И—НЕ.
Па рис. 1.32,6 представлена схема логического
элемента, в котором нагрузочный транзистор Тг является двух-
коллскторным, а между каждым из его коллекторов н
базой выходного транзистора Т\ включены две цени из
последовательно соединенных входных транзисторов Т3,
Т4. Логический элемент работает аналогично ранее
описанному элементу по входам AtCu B,D и выполняет
логическую функцию II—НЕ, а в целом логическую функцию
Рис 1.32. Схемы базового логического 1ЛОмоито мнжокци-
онной логики с перехватом тока
гг
.ЬС^-B-D, так как элементы входной логики образуют
ше параллельные цепочки.
Па рис. 1.32,6т приведена очна из возможных
реализации трехвходного элемента А-В-С.
В описанных логических элементах входные сигнал! i
подаются на коллекторы транзисторов 7\, Т:„ 7',, которые
можно рассматривать кик элементы входной логики,
'"ледовательно, чанное схемотехническое решение можно
• м'несгн к классу ТТЛ. Следует отметить, что со
схемотехнической точки зрения данные логические элемепп i,
кроме больших функциональных возможностей, не имеет
чругнх преимуществ. Однако преимущества таких схем,
как бучет показано в гл. 3, заключаются в возможности
реализации в виче компактной н технологической фуикцн-
• шалмю-ннтегрировапнон структуры.
§ 1.Л. Базовые логические элементы
эмиттерно-свяэанной логики
Рассмотренные схемотехнические решения базовых
логических элементов, предусматривающие использование
БТ, имеют одни общин принципиальный недостаток.
Згот недостаток заключается в том, что переключательный
транзистор в этих схемах работает в режиме насыщения.
Глубокое насыщение БТ, имеющее место в схемах с
непосредственными связями, или ограниченное с помощью
диода Шотки, шунтирующего коллекторный перехоц БТ,
в ДТЛ, ТТЛ н И2Л обусловливает накопление избыточного
заряда неосновных носителей в рабочих областях БТ и
в основном определяет время переходных процессов в
схемах. Поэтому естественным представляется создание
схем с ненасыщенным режимом работы переключательного
транзистора.
Одним из таких схемотехнических решении и является
>мнттерно-связанная логика (ЭСЛ). ЭСЛ разработана чля
ВТ, но ее можно использовать и для полупроводниковых
приборов нормально закрытого типа, например ПТУП и
ПТШ. Ненасыщенный режим работы БТ обеспечивается
путем применения дифференциального усилителя,
переключающего ток, задаваемый генератором тока, в эмнттернон
цепи БТ. Ненасыщенный режим работы БТ позволяет
увеличить рабочие токи, необходимые для быстрой
зарядки паразитных емкостей, н, таким обр iaoM, свести
к минимуму время включения переключательного элемента
без увеличения времени выключении БТ, как это имеет
43


место в схемах насыщенного типа. Поэтому базовые
элементы ЭСЛ обладают наибольшим быстродействием. Однако
высокое быстродействие в таких схемах достигается ценой
больших токов и больших уровней мощности,
потребляемой от источника питании.
Базовые элементы для ИМС малой и средней степени
интеграции. Электрическая схема логического элемента с
эмиттернымн связями показана на рис. 1.33. Она состоит
из переключательной схемы и выходного эмиттерного
Вход
-ОИЛИ-НЕ
Выход
—°или
f,
Рис. 1.33. Схема базового логического
> л ом сита с эмиттернымн связями
повторителя. Переключательная схема представляет собой
дифференциальный усилитель, содержащий транзисторы
Тх и Го. На базу 7\ подается информационный сигнал,
на базу 7\, — некоторый эталонный уровень напряжении
(опорное напряжение Е0).
Схема работает следующим образом. Предположим, что
транзистор 7*! закрыт, а на базу транзистора /\ подано
напряжение £*<,, обеспечивающее его открптое состояние.
В этих условиях ток через сопротивление /?э
где UCn — падение напряжения на эмигтерно-базовом р-п-
переходе транзистора 7\».
При коэффициенте передачи тока эмиттера транзистора
Т« а ж 1 напряжение на его коллекторе {/„. — ~ х
X (Ег+и$я + Еп). Выбором сопротивлений резисторов н
напряжений £., и Ev можно обеспечить UK2 <: £l)t т. е.
ненасыщенный режим работы транзистора Т2- При таком
напряжении транзистор Т3 также находится в открытом
44
состоянии, так как напряжение па его базе положительно
относительно эмиттера. Прн этом напряжение на эмиттере
*того транзистора, которое является выходным
напряжением (прямой выход),
I ге t/Cj3 — напряжение база—эмиттер транзистора Гп.
Прн этих условиях напряжение на инверсном выходе
-1.6 -1.2 -0.8 -0.4
-0.4
-0.8
-1.2
-!.6
Рис. 1.34. Передаточная характеристика
элемента ЭСЛ
составит Uc^t т. е. будет равно напряжению база—эмиттер
открытого транзистора Тл. Для /?,.—300 Ом; /?, -1,24 кОм;
£, - — 5.2 В; £0 - 1,15 В Un* = t/flM - 0,75 В.
Проанализируем передаточную характеристику
элемента ЭСЛ (рис. 1.31). Рассмотренным условиям
соответствуют точки I и Г кривой, соотвегствую1М.пе напряжениям
на прямом и инверсном выходах элемента. Прн подаче на
информационный вход отпирающего напряжения транзистор
7*! начнет пропускать ток, что приводит к увеличению
тока через резистор /?я, а следовательно, и падению
напряжения на нем, что уменьшит напряжение на базе
транзистора J**, и соответственно ток через него.
Таким образом, ток через резистор /?а по существу
остается постоянным, но прн открывании транзистора
7\ и закрывании транзистора Т» перераспредстяется
между ними.
Прн переключении тока из транзистора Тг в Тх
напряжение па прямом выходе повышается, а на
инверсном—падает (см. рис. 1.34). Точка 2 передаточной характеристики
соответствует состояние, когдл токи через транзисторы
"ох. В
Л» | 'з
"Ж^'
LHV!
4ft


Г, и Tz ранцы 0,5/р. При дальнейшем повышении входного
напряжения напряжение на эмиттерах этих транзисторов
повышается. Так как напряжение на базе Г* остается
постоянным н рапинм E0t то транзистор Т* закрпвается.
При этом напряжение на базе Ти становится равным нулю,
а напряжение на прямом выходе — напряжению 0,8'В
(точка I? на передаточной характеристике) п оно остается на
этом \ровне независимо от дальнейшего увеличения
входного напряжения.
-1 Основным достоинством
■*• схем ЭСЛ является
высокое быстродействие,
обусловленное ненасыщенным
а+в режимом работы
транзисторов. Время
переключения схемы определяется
постоянными времени
зарядки— перезарядки ппра-
зи гных емкостей. Схема
имеет высокое входное
сопротивление н низкое
выходное сопротивление, что
позволяет использовать се
при работе на ннзкоомную
нагрузку.
Недостатком схем ЭСЛ является большая потребляемая
мощность п относительно высокая с нежность.
Малосигнальные схемы ЭСЛ, Разновидность мало-
сигнальных ЭСЛ показана на рис.J.35. Схемт создант на
основе классической ЭСЛ-схемы путем исключения эмит-
терпых повторителей и уменьшения логического
перепада. Таким образом достигается существенное
уменьшение потребляемой мощности без снижения быстродействия.
Схема выполняет логическую функцию ИЛ! I—I IF по
инверсному выходу н функцию ИЛИ — по прямому. В
данной схеме напряжение £/, равно падению напряжения
на резисторе /?„, создаваемому базовыми токами
нагрузочных элементов; Ux ж 0. Опорное напряжение
Д</о«а(£э-С/0;)-^+'воЯп.
где а—коэффициент передачи тока эмиттера;
U03—напряжение база — эмиттер открытого транзистора.
Средняя мощность, потребляемая схемой, Р — Е^(ЕА—
Рис. 1.35. Схеме малосигнального
элемента ЭСЛ
4G
При /?IS;>200 Ом время задержки 1Л = 0,7/?,, (2//iCllf3 -+-
^и + См-ЬСкг), где пг— число входов; С|(б — емкость
игрехода коллектор — база; Сп — емкость нагрузки; См —
емкость слоя металлизации; С« — паразитная емкость
ii.il рузочного резистора.
Произведение
].1£п(Д(/„-Ю.51гг1п1я>
\\е п — число элементов нагрузки; AUlt — запас
помехоустойчивости.
Из этой формулы следует, что для уменьшении Р(.л
целесообразно использовать транзисторы с достаточно
хорошими усилительными свойствами, малыми
паразитными емкостями при минимально возможных
напряжении питания и запасе помехоустойчивости. 11рн
современном уровне развития технологии с
использованием боковой диэлектрической изоляции тонкослойных
структур достижимо значение Р(л = 1пДж (при Р =
— 1 мВт обеспечивается время задержки (л = 1нс).
Многоступенчатые схемы ЭСЛ. Схемотехника ЭСЛ
позволяет расширять функциональные возможности
(логическую мощность) за счет использования .% ногостуненчатых
логических схем. При этом достигается уменьшение
мощности рассеяния и площади, занимаемой схемой на кристалле
Б11С. На рис. 1.36 показана двухступенчатая схема
ЭСЛ. Первая ступень схемы, состоящая из резисторов
Я„1. Rt& » транзисторов Тг — 7\„ представляет собой
часть традиционной схемы, вторая образуется эмнттернымп
повторителями ТЛ1 7*7, /?г,« с транзисторами 7*,, Т& и /?л1.
При подаче на один из входов (С или D) шнряжеппя Ьх
ток /, течет через 7"5. Если при этом на входах А пли В
имеется напряжение Uiw то на инверсном выходе создается
напряжение U0t а на прямом — £/0. 11рп наличии на
входах 1 и В напряжения ток /5 течет через 7\ и на
инверсный выхот. подается напряжение £/D, а па примой — UQ.
Когда iu\ входах С и D имеет место наирнжоин» £/0, ток
/, течет через Тг н 7\. При этом на прямом выходе
создается напряжение t/0t а на пнперсном — 1!х тчнпненчо от
состояния пходов А и В. Таким образом, cxcm.i реализует
логическую функцию (Л+А)-(С- D) но прямому и ход)
и функцию (.1 ~|-В) •( C-f-D) — по инверсному.
Непорогоиые и низкоуровневые базовые «леменгы.
Снижение напряжении питания в схемах '-XV1 прши» ю к
созданию так называемых непороговых логических ле-
47


о£э
Рис. 1.36. Доухступенчотая схема ЭСЛ
ментов (НПЛ). Электрическая схема иенорогового базового
элемента приведена на рис .1 .37. Как видно из рисунки,
в схеме отсутствуют эмнттерные повторители и введена
ускоряющая емкость С,. Если напряжение питания Еи
достаточно велико, чтобы обеспечить работу резистора
/?э в режиме генератора тока, то схема работает так же,
как ключ ЭСЛ. При уменьшении напряжения Еп
изменяется передаточная характеристика схемы (рис. 1.38). При
£"„=—1,1 В на передаточной характеристике практически
<Л.х.мВ -300 -200 -100
■ -200
- -400
4м№ МВ
Рис. 1.37. Схема базового
элемента НПЛ
Рис* 1.38. Передаточная
характеристика НПЛ
I*
-\
В
Е£?г
Рис. 1.39. Схема базового
элемента низкоуровневых схем
гсутстоуют пороговые точки,
t чемы, обладающие такими
передаточными
характеристики, называют непороговыми.
( Jchoihioh элемент НПЛ вы-
ш>лн51ет функцию НЕ — ИЛИ
для двух входных сигналов.
В качестве основного
элемента низкоуровневых схем
используют схему триггера
Шмнтта* (рис. 1.39). Такую
схему можно рассматривать
как гоковый ключ с
переменным опорным напряжением,
которое снимаете» с коллектора выходного транзистора.
Чогнческнй размах в такой схеме Un=IRi, где /—ток,
сдаваемый генератором в цепи эмиттеров БТ; /?, —
сопротивление нагрузочного резистора.
Эмнттерно-управляемые логические вентили. Базовый
элемент подобного тина показан на рис.1.40. Он содержит
два многоэмнттерных тртнзнстора на входе и впходе
схемы. Входной транзистор Г, осуществляет функцию
Л, а выходной 7\. — функцию Монтажное ИЛИ.
Дополнительный транзистор Тя играет роль диода иредотвращаю-
иего насыщение транзистора Т% при увеличении числа
"ОГНЧССКНХ ВХОДОВ.
Если на всех входах схемы (рис. I -10) имеет место
асу
во-
«М-1.6-- 2fiO)
АН * С
—CAS + D
Рис. 1.40. Схема эмиттерно-упрашясмого базового
элемента
49


fnt>
AB + CD
Рис 1.41. Схема
мента ЭПЛ
базового эле-
панряженне Uu то
транзистор Тг закрыт и на
каждом выходе
транзистора 7\ создается
напряжение Ult что соответствует
выполнению функции II.
При подключении к
одному или каждому эмиттеру
Т« источника сигнала
(эмиттерных повторителей,
аналогичных 7\)
реализуется логическая функция
Монтажное ИЛИ. Таким
образом, элемент
выполняет логическую функцию
И — ИЛИ. Для
осуществления переключения тока
между Та и Тг
последующего каскада в цени последовательно соединенных
элементов необходимо выполнение основного условия £0=0ш5&ио*9
где Д£/с= — перепад напряжения по базе 7\>. Этот перепад
Д(/С2 так же, как и в элементах ЭСЛ, состпв/шет
примерно 0,8 В. При закрытом транзисторе 7\ транзистор Т»
открыт; выходное напряжение составляет — 0,8 В. 11ри
открытом транзисторе 7\ на его коллекторе создается
напряжение—0,8 В, транзистор Г. закрывается. В этих
условиях напряжение на выходе элемента ограничиваете i
эчпттерным переходом Т, последующего элемента на уровне
|(/6.f + £0|. Таким образом, для данного элемента
напряжение логической «1» определяется значением £/riJ, а
логического «0»— 1,5 £/Cil.
Базовые элемент!» на эмиттерных повторителях.
Электрическая схема элемента И-ИЛИ на эмиттерных
повторителях (ЭПЛ) показана на рис. 1.41. Схема содержит
транзисторы /7-/г-/7-типа 7^—Тй, эмиттеры которых
объединены и подключены к
£0о
ТГё
Рис. 1.42.
ЭПЛ-тнпа
Логическая схема И—НЕ
резистору /?,, реализуй
логическую функцию
Монтажное И.
Транзисторы 7*з и Та л-/?-/1-тнна,
эмиттеры которых
объединены и подключены к
резистору /?.,, реализуют
логическую функцию
Монтажное ИЛИ.
Г|0
Напряжение питания схем данного типа выбирают
/\,—t/3D-f-(Ул. Схема работает подобно схемам НПЛ.
Поскольку элемент И—ИЛИ не является функционально
полным логическим бтзнсом, возникает необходимость в
дополнении его логической схемой И—НЕ (рис. 1.42).
Логические уровни данной схемы определяются выражениями
Uv </.uiiec;M>~</e.
|де Ul-t — напряжение на эмпгтериом /?-л-переходе
транзисторов /;-/1-/?-тнпа.
Схемы 11—11ЛИ являются ненасыщенными, а схемы
II—НЕ — насыщенными, так как выходной
импортирующий транзистор работает в режиме насыщении. Как
правило, схемы ЭПЛ изготавливаются h.i одном кристалле ПМС
пмеспе со схемтмм ЭСЛ, что расширяет их функциональные
гюзможностн. Элементы ЭПЛ используют в СВИС,
шготавлнваемых по биполярной технологии, поскольку
данное схемотехническое решение оказалось подходящим
1лн функционально-интегрированного выполнении.
§ 1.5. Тенденции развития
схемотехники цифровых ИМС
Анализ развития схемотехники логических ИМС
показывает, что в настоящее время не существует
схемотехнического базиса, в полной мере отвечающего всем
щ-новным требованиям системотехники по быстродействию,
мощности рассеивания, плотности упаковки и
технологичности. Любая из известных схем, превосходя остальные
iii» одному или нескольким параметрам, проигрывает пм по
другим параметрам. Очевидно, этим обстоятельством
г- ■ъисияется наличие большого числа схем, используемых
in построении ИМС, а следовательно, п большого числа
руктурио-топологнческих решении базовых элементов.
Своими корнями схемотехника ПМС уходит в
дискретно транзисторную и даже в схемотехнику электронных
мп. На ранних этапах развитии микроэлектроники
к* вершенствование схемотехники шло медленнее, чем развн-
11н- технолог!!!!. До середины 60-х годов не было создано
nt каких принципиально новых схемотехнических решений
!' ■ сравнению со схемами с непосредственными связями,
l.'I н ЭСЛ. Улучшение параметров ИМС достигалось
чет снижения паразитных емкостей п рамках
традиционных схемотехнических решений. За период с 1965 по
И72 г. величину, характеризующую добротность базовых
51


элементов цифровых ИМС — произведение потребляемой
мощности на время задержки (PtA), удалось уменьшить с
200 до 50 пДж. В упомянутых схемах PtA — const при
неизменных значениях паразитных емкостей и напряжений
питания, что позволяет увеличивать быстродействие а
счет повышения потребляемой мощности и наоборот,
сэкономить мощность за счет ухудшения быстродействия
Постоянно ведется упрощение электрических схем
базовых элементов СБИС с целью уменьшения паразитных
емкостей и удобства технологической реализации. Дл i
сравнения схем на БТ со схемами на ПТ рассмотрим выр.ч-
женнедля обобщенного энергетического показателя элсмеп
тарной схемы инвертора:
Pt3=kMJI:ttCllt
где k — коэффициент, зависящий от режима рчботы трап
знстора; С„ — паразитная емкость схемы.
Из этого выражения следует, что наилучшими
энергетическими показателями (минимальным значением Pi**
обладают схемы, работающие при минимальных значениях
логического перепада, напряжения питания и паразитном
емкости. Пели предположить, что в БТ и ПТ можп >
получить одинаковые значения С„ и к, то значение Р/%
будет зависеть от AU и Еи~ Для ключевой схемы npi
заданном напряжении Еп минимально возможное значение
А (У зависит от крутизны характеристики ПЭ инвертора.
К началу 70-х годов схемотехника на БТ обеспечивали
более высокое быстродействие, но оказалось не способно!
конкурировать с МОП-схемотсхннкой из-за большой
потребляемо»! мощпости и больших размеров. Не случайно
поэтому первые БИС были созданы на основе
МОП-элементов. С появлением ИУ1 положение резко изменилось
По плотности компоновки, мощности рассеяния и
произведению Я/., схемотехника на БТ превзошла MOi I-
схемотехнику. Однако прогресс технологии МОП-сх.м
сделал экономически оправданной реализацию КМОП
элементов. В результате п КМОП схемотехника оказалась
на некоторое Бремя вне конкуренции по потребляемой
мощности при низкой рабочей час юте- С повышение»,
рабочей частот!,! мощность, потребляемая схемами КМОП
сгзновнтся сравнимом с мощностью, потребляемом iwcujwj
ЭСЛ. Существенным недостатком КМОП-схем являете \
сравнительно высокое напряжение питания.
Эффективным способом улучшения лшргетическнч
показателей является снижение напряжения питании,
52
оскольку значение Я/я прямо пропорционально квадрату
напряжения питания. Этот путь был неприемлем на ранних
«ганах развития микроэлектроники, так как для ИМС
малой степени интеграции помехоустойчивость являлась
оцинм из главных параметров. Па этапе создания Б ИГ
и особенно СБИС помехоустойчивость внутренних
элементов не является определяющим параметром. Поэтому
гтшеияе напряжения питания является одной из
основных тенденции развития схемотехники.
Отношение токов в открытом и закрытом состояниях,
равное !03, в БТ обеспечивается Д{/= 120 мВ.так как
производная тока эмиттера по напряжению па эмнттериом
переходе составляет 60 мВ-'дек. Пели крутизна БТР но крайней
мере, в 10 раз превышает крутизну длпнноканального
МОП-транзистора, то соответствующий такому отношению
токов логический перепад составляет более I В. Больший
логический перепад может быть обеспечен при более
высоком значении Ехх. Таким образом, вследствие более
нпсокой крутизны схемы на основе БТ получили большее
распространение по сравнению со схемами на длннпока-
илльных ПТ. Однако с уменьшением длины канала крутизна
ПТ растет н соответственно улучшаются энергетические
показатели схем на его основе"


СХЕМОТЕХНИКА
ПОЛУПРОВОДНИКОВЫХ
АНАЛОГОВЫХ ИНТЕГРАЛЬНЫХ
МИКРОСХЕМ
§ 2.1. Основные виды аналоговых
ИМС и их характеристики
Алаюгооы\ш I1A1C называют схемы, выполняющие
преобразования н обработку сигналов, изменяющихся и
закону непрерывной функции. Частным случаем аналога
вых ИМС являются линейные ПМС, осуществляющие
линейное преобразование (усиление) сигналов. Каждый
класс аналоговых ПМС характеризуется своими, только
ему нрисущпмп параметрами. В этом состоит существенное
отличие аналоговых схем от цифровых. Можно выделить
группу общих параметров, характеризующих аналоговые
IIMC: входные и выходные сопротивления, коэффициент
усиления, амплитудно-частотные (АЧХ), фазочастотные
(ФЧХ) п переходные характеристики, чувствительность
ПМС усилителен усиливают сигналы в широком диапазон1
частот.
К ним относятся усилитетн постоянного тока,
широкополосные п избирательные усилители. Усилитель
постоянного тока — усилитель, способный усиливать сигналы,
начиная с нижней граничной частоты /м = 0. На баз
усилителя постоянного тока строятся интегральные
операционные усилители. х
Большую группу усилителен составляют днфферен
цнальиые усилители. Данный тип усилителен являете
базовым уенлнтелыи ш элементом аналоговых ! IMC
Особый класс аналоговых ИМС представляют собой
операционные усилители (ОУ), имеющие широкое применен! -
в аналоговых н цнфроаналоговых БИС.
Для характеристики усилительных свойств использую
коэффициенты усиления по напряжению Ки — Уцих^пх
по току /О — /|1ЫЖ//11Ж или по мощности Кг = Pnus!Pvx
Частотные свойства усилителя определяются АЧХ и ФЧХ
ЛЧХ представляет собой зависимость коэффициента ус и
лення от частоты. Идеальной АЧХ является горизонталь
.11
пая прямая. Реальная же АЧХ имеет спадающие участки.
Па рис.2.1 приведена нормированная АЧХ M{f) = K(f)!
Л\„ где /С» — номинальный коэффициент усиления, т. е.
коэффициент усиления в области частот, где он постоянен.
ФЧХ представляет собой зависимость сдвига фаз между
i мходным н входным сигналами, обусловленную
реактивными свойствами элементов усилители от частоты. При
усилении прямоугольных
импульсов работа усилите- mi
:\ \ определяется переход-
гит характеристикой. Пе- 1-°
реходная характеристика °'7
представляет собой
зависимость от времени напря- о
ження при подаче на вход 'н '* f
уСНЛПТеЛЯ напряжения Рис. 2.1. Нормированная АЧХ
ступенчатой формы.
Наличие в усилителях нелинейных элементов вызывает,
особенно при высоких уровнях входного сигнала,
нелинейные искажения выходного сигнала. Нелинейные искажения
обусловливают появление в спектре выходного сигнала
новых частотных компонент (гармоник),
отсутствующих во входном сигнале. Количественной характеристикой
г 'линейных искажений является коэффициент нелинейных
|.*:кажеи!1П
i u* U,,..., Um — амплитуды высших гармоник; (У, —
;|\шлнг\да основной гармоники.
В выходном сигнале усилителя всегда присутствует
г 1сгавляющая помехи. Основные помехи, возникающие
инутрн усилителя, представляют собой фон и шумы. Фон —
ю добавочное напряжение па выходе, обусловленное
||.!1юдкамн внешних полей и питанием усилителя от сети
и -ременного тока, температурной нестабильностью. Шумы
представляют собой помехи флуктуацнонного характера.
<> цюн из важных характеристик усилителя является
чувствительность. Под чувствительностью понимают меру
И'менення какой-либо характеристики или параметра
усилителя, например коэффициента усиления, в зависимости
см изменения параметров схемы.
Кроме того, параметром усилителя постоянного тока
ншяется дрейф нуля, характеризующийся изменением
режима работы элементов усилителя под действием деста-
БТ^^К


билнзирующнх факторов (в частности, температуры) и
проявляющийся на выходе усилителя как ложный сигнал
Каждый нз упомянутых типов усилителен имеет харак
терные особенности и области применения, однако все они
строятся на основе базовых усилительных каскадов
В то же время ОУ является основой для построения актив
пых фильтров, коммутаторов, компараторов и других
узлов аналоговых ИМС.
§ 2.2. Элементы аналоговых ИМС
Аналоговые ИМС строятся на основе базовых элсмен
тарных каскадов. К числу базовых относятся усилитель
ные каскады на БТ с общим эмиттером н па ПТ с общи
истоком. Базовые каскады осуществляют усиление мощно
сти при одновременном усилении напряжения или тока
а также напряжения и тока. В соответствии с этим данны-
каскады разбивают на следующие группы: усилители
обесиечикающие усиление напряжения и тока; повторители
напряжения, усиливающие ток; повторители тока, yen
ливающне напряжение, каскоды.
Усилительные каскады. 11
рис, 2.2 приведена обобщенна
схема элементарного усилительно
го каскада.
Наиболее распространенными i
аналоговых ИМС усилительным!
каскадами являются схемы еобщн.ч
О I J эмиттером на БТ и схемы с общим
г ^~1 нстоьом на нормально закрыты
ПТ.
В области сравнительно низки
частот, где не сказывается влня
и не паразитных емкостей трапзнс
торов, входное сопротивление vch
БТ
Яг
Выход
Рис. 2.2. Обобщенная
схема усипктспьного
каскада
лнтелыюго каскада на
где г0, г-,—дифференциальные сопротивления базы i
эмиттера; цок — коэффициент обратной связи между эмнт
тером и коллектором БТ но напряжению;
fi—дифференциальный коэффициент усиления; ук— коэффициент токо-
56
распределения в коллекторной цепи. Выходное
сопротивление такого каскада
D __ ги Лгтго+г0(Р+П
"них—и , : -т:—; ; ; -
Наибольшего значения выходное сопротивление
достигает при работе от источника напряжения (Rr = О).
( ^противление /?nllIX уменьшается с увеличением
сопротивления /?иХ. В каскаде, использующем в качестве активного
прибора ПТ, входное и выходное сопротивления
определяют но формулам
Rix=rui'. Ruux=n (i-l-ST/c).
г^е гаи — сопротивление затвор—исток; rt — внутреннее
сопротивление ПТ; S7 — крутизна характеристики ПТ;
rt. — сопротивление стока.
Каскад, приведенный на рнс.2.2, усиливает как
напряжение, так и ток. Для каскада на БТ коэффициенты
усиления по напряжению и току соответственно рассчитывают
следующим образом:
*« РТ|Л„|((/?г+«'б+^)-,1 i+Pvti^D+iinH^icWffr rd /оН)"■;
^=PYiiRi/(fiK+RH)!Wr+ro-ra)Il+Pvii(^+Moii/?im)/(/?H-rc-|
+ra)|J-1.
Аналогично для каскада на ПТ
Ku=SRcn{\—Renin)-1;
hi=lSRri\ + Rcnfri)-4lRciRa+Rn)-4
i.ie 5 «= ST (1 + 5./и)_1; /?си=/?с II /?,,; ги —сопротивление
истока.
Повторители напряжения н тока. Такие схемы пред-
«тавляют собой элементарные усилительные каскады,
хваченные глубокой обратной связью соответственно по
;анряжению и току.
На рис. 2.3 приведена обобщенная схема простейшего
твторнгеля напряжения. В качестве активного прибора
•|->гут быть использованы БТ и нормально закрытый ПТ.
'' нервом случае — это змнттернын повторитель, во
. тором — потоковый повторитель. По существу, эмиттер-
■ый (потоковый) повторитель представляет собой простей-
инн усилительный каскад с общим эмигтером (истоком),
.■хваченный обратной связью с коэффициентом передачи
напряжения уи — 1. Повторители напряжения обладают
высоким входным сопротивлением, обеспечиваемым
последовательной обратной связью. Входные и выходные сопротив-
57


лении эмнттерного и нстокового повторителем определяют
по выражениям:
«,«.,=ro+(Ra|I+rD)(P+l)I! + {/?.,,,+/:,)(?+1)/г|С|->;
^nxii-fmill+S^iictl + ^miAlJ'M-l-nllftiii;
Rhuxu-^n\ 1 -f-p3„( 1 + 1/5г:|И)г3и(Гз1|Н-^г)1"х.
где RM=RalRn; Rnu = Ли || «и.
Выходное сопротивление повторителелеи напряжения
уменьшается с уменьшением #г. Благодаря высокому
входному сопротивлению н малому выходному
повторители напряжения широко используются в аналоговых ИМС
в качестве буфера, обеспечивающего увеличение мощности,
отдаваемой » ннэкоомную нагрузку при работе от высоко-
омного источника сигнала.
Коэффициент! i передачи напряжения эмнттерного и
нстокового повторителей определяются выражениями:
К||а-(И-ОУэ*.в(Яг+гс)-МН(Р+ПУ»(Лл,+гп)/{«Игг|)Г|;
KiiU»S/?iii,Yiic{1 -IS/Wuc)-1.
где v„c = О+Яи/пГ1; Va«I» K^+OtP + W1
Поскольку повторители напряжения имеют коэффициент
передачи меньше единицы, усиление мощности
обеспечивается за счет усиления тока.
Обобщенная схема повторителя тока приведена на
рис.2.4. Повторитель тока представляет собой усилитель
Выход
Выход
Рис. 2.Э. Обобщенной
схема повторителя
нйпрржоиня
Рис. 2.4. Обобщен-
нлп схема
повторителя токе
58
нып каскад, охваченный глубокой обратной связью по
току. В данном случае используется отрицательная
обратная связь параллельного типа с коэффициентом передачи
тки, равным единице. Типичным повторителем тока
на БТ является усилительный каскад с общей базой
(коллекторный попторнтсль). Аналогичным ему является
<токовый повторитесь на NT.
Из-за глубокой обратной связи параллельного типа
коэффициент передачи тока в повторителе тока меньше
ещницы. При этом усиление напряжения и, следовательно,
мощности имеет место только при работе повторителя от
источника входного сигнала, внутреннее сопротивление
которого меньше сопротивления нагрузки.
В уенлпюльных каскадах рабочая точка,
характеризующая режим рчботы но постоянному току, т.е.
совокупность напряжении и токоп в отсутствие сигналов,
устанавливается посредством выбора напряжении питания
II сопротивлений резисторов в цепи питания и вхо щмх
кеннх. Выбор рабочей точки транзисторов определяет
входное сопротивление усилительного каскада.
Согласование к 1СКадов осуществляется путем применения схем
i «вига потенциальных уровнен.
Каскоды. Кроме простейших одиокаскадпых уеплн-
1 пен, рассмотренных ранее, элементарными базовыми
каскадами аналоговых ИМС являются многокаскатнпе
1-канн. Типичным представителем таких секций является
каскадный усилитель — каскод. Каскод представляет собой
днухклекадный усилитель, на входе которого включен
умилительный каскад, а на выходе — повторитеаь тока.
(Чщсстненным отличием каскодов является последователь-
• включение усилительных элементов, обусловливающее
i;n>теканпс одного и того же тока (переменной состав-
ощей) через оба каскада. Обобщенная схем* ьаскода
V и веден а на рис.2,5. Первый каска i 7', предстапляет
•оон элементарный усилительный каскад, второй Т2 —
ишгорптсль гока. Усилительный каскад может быть
выполни па БТ с общим эмиттером или па ПТ с общим истоком.
!опторнтель тока реализован на БТ с общей бчзон или ПТ
общим затвором. Основным достоинством каскочнон схе-
II является уменьшение влияния нерехочнон емкости,
■мыиающеп выход со входом, приводящего к самовоз-
ж icirnio усилителя. Входное сопротип leiinc каской» оп-
и'ляется BSOiHiJM сопротппленнем входного каскада в
имс короткого замыкании н практически не зависит
«опротнплепня и емкости нагрузки, выходное соиро-
59


тивление—сопротивлением и емкостью коллектора
выходного транзистора TV Выходное сопротивление каскада не
зависит от сопротивления источника входного сигнала.
Такнмобразом, в каскодной схеме выходная цепь не спи
зана с се входной цепью. Коэффициент усиления каско-
да по напряжению н гоку имеют тот же порядок, чго и
аналогичные параметры элементарного усилительного
каскада с общим эмиттером (истоком).
Выходные каскады. Одним из основных требований,
предъявляемых к выходным каскадам, является
обеспечение высоких значении выходной мощности. Усиление но
напряжению в них является второстепенным фактором,
поэтому в качестве выходных каскадов применяют, как
правило, повторители напряжения.
В повторителях напряжения, приведенных на рис. 2.J,
мощность в нагрузке ограничивается током, протекающим
через резистор R. Существенно большей мощности и
нагрузке можно достичь и двухтактном каскаде (рис.2.6).
Двухтактный повторитель строится на транзисторах
взаимодополняющего тина электропрово (кости. В схемах с БТ
в качестве Тк используют транзистор л-уз-л-тнпа, а в
качестве Г3 — р-п-р-тппа. В схемах с I IT применяют
канальные транзисторы л- и -/7-тииа.
Выход
Вход
В hi ход
Рис 2.5. Обобщенная
схема мгекодо
Рис. 2.6. Обобщен моя
схема двухтактного
каскада
60
Двухтактный выходной каскад на БТ работает
следующим образом. При положительных входных сигналах
транзистор Тх работает как ^мнттернын повторитель, а
транзистор Г» закрыт. При отрицательных входных
напряжениях транзистор Тг работает как эмнттериый
повторитель, а транзистор Гх закрыт. Таким образом,
транзисторы 7*1 и Tz включаются попеременно в
зависимости от полярности входного сигнала. При отсутствии
входного напряжения оба транзистора закрыты.
Максимальная мощность на выходе схемы определяется предельным
током транзисторов и их рассеиваемой мощностью.
О*
л
ОВыход 2
ОВход 2
Рис. 2.7. Схема ДУ
Дифференциальные каскады. Эквивалентная схема
'Шффсреицнального усилителя (ДУ) приведена на рис.2.7.
ДУ представляет собой симметричный усилитель
постоянного напряжения с двумя входами и выходами. В общей
эмнттериои цепи ДУ имеется источник тока 1Л, обеснечн-
1МЮЩИН постоянство суммы токов эмпперов транзисторов
Гд и Г2. При отсутствии сигналов на входах эмиттерные
,i коллекторные токи транзисторов /\ и Г3р«шпп половине
тока /.,. При наличии на входах синфазного сигнала, когда
входные напряжения нолучнот одинаковые прпр.пцеппи,
равенство токов, протекающих через транзисторы, не
нарушается. Следовательно, разность входных плприж'-
нии остается постоянной, т.е. коэффициент j си пения
синфазного сигнала равен нулю. При подаче на иход| i
различных напряжении, например Ux 2> t/x. immimihcich
распределение токов в Тх и 7\; коллекторный ток /и1 ipuii*
зистора 7\ увеличивается, а коллекторный ток /wl ц mm-
стора Та уменьшается. При лом их сумма остается равно!!
/^. Поэтому для приращения токов справедливо с ie (yiomt'tf
соотношение: Д/и1 = \1к£-
Разность входных напряжений вызывав, пзмешмше
выходного напряжения.
•I


§ 2.3. Операционные усилители
Операционный усилитель (ОУ) является усилителем
постоянного тока с большим коэффициентом усиления,
высоким входным и низким выходным сопротивлениями.
В зависимости от вида цепн обратной связи ОУ может
выполнять различные операции над аналоговыми
сигналами- К таким операциям относятся суммирование,
интегрирование, 'щффереицнропапне. масштабирование и др.
На рис. 2.8 показана схема с ОУ. ОУ имеет два входа:
неннвеншрующнй /\
помеченный знаком «+>.
инвертирующий N % помеченный знаком
«—», и один выход. Для
обеспечения работы ОУ как с
положительными, так н с
отрицательными входными
сигналами используют двухнолярное
напряжение питания. Для этого
предусматривают два источник.]
питания. К ОУ предъявляются
следующие основные
требования: 1) обеспечивать усиление
постоянных напряжении; 2)
иметь нулевые входное и выходное напряжения при
отсутствии сигнала; 3) обладать высоким входным и низким
выходным сопротнв !ениямн: 4) иметь высокий коэффициент
усиления и необходимую частотную характеристику.
Параметры ОУ определяются преимущественно
параметрами цепн обратной связи (ОС). Действие ОС состоит
в подаче части выходного напряжения через цепь ОС на
вход усилителя. При этом, семи напряжение вычитается из
входного напряжения, то ОС называют отрицательной
(ООС). если суммируется, —то положительной (ПОС).
В ОУ с ООС коэффициент усиления заниепт только от
параметров цепн обратной связи и не зависит от
параметров самого усилителя. В простейшем случае цепь ОС
представляет собой целитель напряжения. При этом ОУ
работает как линейный уситнтсль с коэффициентом
усиления, определяемым коэффициентом ослабления цепн ОС.
В цепн ОС используют нелинейные элементы — диоды,
транзисторы и т.н. Введение цепи ОС в ОУ
иллюстрируется рис. 2.9, а, б.
Рис. 2.3. Схема с ОУ
62
Используют чве основные схемы включения ОУ,
охваченного цепью ООС: инвертирующую (рнс.2.9,о) н неии-
иертпрующуго (рис. 2.9, б). Фаза выходного сигнала
инвертирующего усилителя па 180° сдвинута
относительно фазы входного сигнала. Данное включение применяют
|| большинстве аналоговых И.МС. При иепппертпрующем
пключенни ОУ фаза выходного сигнала повторяет фазу
входного. Для идеального ОУ с /Су-^оо, /?„*->-оо ц
Я»ых -*■ 0 передаточная характеристика нпвентнрующего
ОУ определяется выражением f^,, = — ^иых'^вх —
^ — ZJZ , для неинвертнрующего Ко» = ^unx^ux ~
^ I + ZJZ..
Вход
Выход
Вход
at
Рис. 2.9. Сжсма цепей ОС т ОУ
6}
Понятие идеального ОУ позволяет достаточно просто
анализировать различные конкретные схемы включения
ОУ. При этом нужно соблюдать следующие основные
правила: I) поскольку J?ttX->-оо, на входные выводы ОУ
-чж от источника сигнала не ответвляется; 2) так как
Кип-*- °°, то напряжение между входами ОУ равно пулю.
Реальные ОУ, выполненные в виде ИМС, имеют
характеристики, отличающиеся от идеальных. Для полного
описания ОУ необходимо учитывать более 30 параметров.
Рассмотрим основные из них. Коэффициент усиления по
напряжению Кии чли современных интегральных ОУ
i-пставлиет порядка 10°. Коэффициент усиления надает
i увеличением частоты входного сигнала.
Логарифмическая АЧХ, состоящая из нескольких каскадов, представля-
■■г собой сумму АЧХ отдельных каскадов. Каждый каскад
па достаточно высоких частотах вносит фазовый ензиг,
поэтому ФЧХ ОУ дает запаздывание по фазе п-90 °,
где п — число каскадов ОУ. Для получении стабильных
каскадов ОУ требуется коррекция их АЧХ и ФЧХ. С
■•гон целью вводят корректирующие элементы,
изменяющие скорость спада АЧХ элементарных каскадов. Основны-
сэ


мп параметрами скорректированной АЧХ являются
координаты точки ее полюса (излома) и частота, на которой
/Ctii= I. Передаточная характеристика,
представляющая собой зависимость выходного напряжения Ua ОУ
от разности входных напряжении Un, приведена на рис.
2.10. На этой зависимости можно выделить область
усиления и область насыщения. В области усиления
выходное напряжение линейно зависит от разности входных
напряжении.
В области насыщения при росте входного напряжения
увеличения выходного напряжения не происходит.
Напряжения, соответствующие границам области усиления, как
правило, на несколько вольт отличаются от
положительного и отрицательного напряжения питания. Как видно
из рнс.2.10, передаточная характеристика не проходит
через начало координат, т.е. при 0п — 0 на выходе ОУ
имеетсп некоторое иикодиое напряжение. Дли того чтобы
выходное напряжение было равно нулю, на входы ОУ
необходимо подать разность напряжении UQt называемую
напряжением смещения нуля. Обычно напряжение Un
составляет порядка милливольт. Смещение нулевой
точки может быть устранено путем подачи напряжения
на специально предусмотренный вход ОУ. Однако нулевая
точка может смещаться (дрейф нуля) в зависимости от
времени, температуры и изменения напряжения питании
При скомпенсированном напряжении смещения нуля в
пределах области усиления выходное напряжение ОУ
пропорционально разности входных напряжений. В этом
диапазоне напряжений ОУ характеризуется дифференциаль
ным коэффициентом усиления.
Дифференциальный коэффициент усиления, пли
собственный коэффициент усиления при отсутствии обратной
связи в ОУ
A ^Ua;MUp-UN) ={_jfjbSN. £„=Const.
Как ви ню из передаточной характеристики, при по
даче па входы ОУ одинаковых напряжений Ur выходное
напряжение не равно нулю. Поэтому вводится понятие
коэффициента усиления синфазного сигнала: Ас —AUJAUC
Зависимость выходного напряжения от напряжения
синфазного сигнала приведена на рис.2.П. Как видно из
рисунка, при напряжениях, близких к напряжениям
питания, значения Ас резко ншрастают. Используемый
диапазон напряжений Ua называют областью ослаблении
04
ь.ч
о Сд.мкВ ~£п
'o-mln
I
Ph.. 2.10. Передаточная
характеристика ОУ
Рнс. 2.11. Злпмснмость выходного
напряжения от напряжения
синфазного сигнала
ичфазного сигнала. 11епдеалыюсть ОУ характеризуется
оэффициентом ослабления синфазного сигнала G = Ап/
\^ Коэффициент С для интегральных ОУ составляет
порядка 10й.
ОУ характеризуется выходными сопротивлениями для
н-1х{>ереициалы10го и синфазного сигналов, а также вход-
ымн токами, зависящими от этих сопротивлений.
Существенным параметром ОУ является предельный
1ЫХОДНОН ток, определяющий минимальное сопротивление
н грузки при номинальном выходном напряжении. Выход-
ie сопротивление интегральных ОУ составляет от 20 до
J" i)0 Ом.
Простейшая схемп ОУ приведена на рис.2.12. С целью
/еньшепия дрейфа напряжения смещения нуля в первом
каскаде применяют ДУ на транзисторах Тг п Тг. Па выходе
семы в соответствии с требованием низкого выходного
противления используют эмигтерный повторитель на
(ишзнсторе Т3. Для сдвига уровней напряжений, обеспечп-
1лющего гальваническую связь между каскадами, исполь-
з\ ют стабилитрон с напряжением стабилизации 0,5£|К.
Диапазон изменения
1И.ГХОДНОГО напряжения
ОУ составляет ±0,5 £п.
Р шныи ОУ имеет всего
л пиь один каскад уси-
д кия по напряжению,
п 1Этому значение Ки "е
достаточно высоко.
Для обеспечения
имсокого значения
коэффициента усиления по рнс. 2.12. Простейшая схема ОУ
3 1ак.гЭ2Э
65


; лпряженню необходимо иметь несколько каскадов уснле
пня. Па рис. 2.13 приведена электрическая схема одногг
нз наиболее распространенных интегральных ОУ. Входной
каскад представляет собой дифференциальный усилитель
на транзисторах Т1 и Т2. Источник стабилизированного
тока на транзисторе Т41 образующем с транзистором *
схему токового зеркала, выполняет функцию нагрузки
транзистора Тг. Эмиттеры транзисторов Т3 пТ4
подключены к внешним входам установки нулевой точки.
Второй каскад усиления состоит нз составного транзистора
образованного транзисторами Тй и Тл. Нагрузкой состав
ного транзистора является источник тока /2. Выходит
каскад ОУ выполнен на транзисторах Т7 и TSf "включении
по схеме эмнттерного повторителя. Второй каскад ОЪ
работает как интегратор на высоких частотах, так ка
между базой Ть и коллектором Т€ включен конденсатор
коррекции С„=з30пФ. Работа входного каскада иллюстрн
руется диаграммой распределении гоков, приведенное
на рнс.2.14. При отсутствии входных сигналов чере
эмиттеры транзисторов Тг и Т2 протекают токи, равны
0,5/j- Во втором каскаде коллекторные токи транзнсторо
Т3 и ТА равны, так как они образуют схему токовог
зеркала. При этом на выходе дифференциального каскад
напряжение равно удвоенному падению напряжения от
крытого эмиттерно-базового перехода транзистора Тй
1)Г
-О^п
Рис. 2.1?. Электрическая схема интегрального ОУ
€6
I4™
При появлении на входах
кпгиала токи через транзн-
< торы 7*, п Т» изменяются.
Поскольку hi оба транзисто-
l»;i питание поступает от от.-
и iro источника тока, то прн-
р.ицение тока в одном
транзнсторо, например в 7\, прн-
педст к уменьшению тока в
7\. Нагрузка дифферсицналь-
м»го каскада в виде токового
юркала у щаинает это
изменение тока на выходе первого
каскада. По диаграмме рис. 2.14 можно определить
чепие приращения токов в транзисторах 7\ и 7\
подаче входного сигнала. Максимальный диапазон входных
напряжении при 7" = 300 К не превышает 2фт = 52 мВ.
Коэффициент усиления данного ОУ на низкой частоте
определяется произведением коэффициентов усиления
уенлнтельш ix каскадов:
Рис» 2.14. Диаграмма
пходного каскада ОУ
токов
зна-
прн
„ U лих
где RH—сопротивление нагрузки ОУ; р| — коэффициент
усиления транзистора по току; Япых г—выходное сопротип-
еппс первого каскада; 7?рхг—входное сопротивление
второго каскада.
Коэффициент усиления ОУ на высокой частоте зависит
i основном от частотных свойств второго каскада с кор-
четпрукицпм конденсатором:
I
Kv^UaMxl&y/UKlusy =gm {Д'2л/акСк).
1 Iе Q$m—крутизна характеристики транзистора Тг; Сп —
i-чкость корректирующего конденсатора; /гХ — частота
пходиого сигнала.
Рассмотренная электрическая схема ОУ является
ipoiueiiitOH. Схемы реальных ОУ. кроме элементов, пмего-
гхся в этой схеме, содержат дополнительные элементы,
i ибходнмые для обеспечения надежном работы НМС при
i "«действии дестабилизирующих факторов (температуры,
i :менеипя напряжения питания и т.п.).
Лш
67


§ 2.4. Широкополосные усилители
Интегральные шнрокопочосные усилители являютс
приборами, усиливающими сигналы в широком диапазон
частот от заданной нижней граничной частоты /и до ие
которой верхней граничной частоты /п, при которы
модуль коэффициента усиления уменьшается на 3 цЬ
Частота /п может достигать нескольких сотен мегагерц
Основным требованием к широкополосным усилители.,
является обеспечение равномерного усиления входног*
сигнала в диапазоне частот от /„ до /п с заданным коэффн
цнентом усиления.
На схемотехнические решения широкополосных уенлн
телей, особенно высокочастотных, влияют недостатки, при
сущие интегральному исполнению. Наиболее существенны!
из них — отсутствие индуктивных элементов, кощенса
торов большой емкости и сопрягающих трансформаторе
в интегральной форме.
Од покаскадные усилители. При построении
широкополосных усилителен используют чва основных тина об
рагпых связей: шунтирующую, или параллельную, и после
довательную.
На рис. 2.15. at б приведены схемы однокаскаапнч
широкополосных усилителен с обратными связями упомя
нутых типов. При параллельной обратной связи усилитель
имеет низкое входное сопротивление и работает ог
источников входного сигнала с высоким внутренним сопротивлением.
При последовательной обратной связи входное
сопротивление уенлшели велико, усилитель больше подходит для
Въщ
68
*;
б/
Рис. 2.15. Схемы однокаскадных широкополосных
усилителей:
а — с п«ралл«льнон обрлшон салэьк>| б — с лосл«дояв1елъно>| об-
P0IHOH <ЯИЛ>Ю
усиления напряжения и г -г T~°fn
работает от источника "
входного сигнала с
низким внутренним
сопротивлением.
Многокаскадные
усилители. В таких усп-
1и гелях используют
местные обратные связи,
охватывающие отдал ь- Рнс. 1л6т Скема мЯог©ккквдмого ши-
ИЫе КЯСКсЯДМ, ПЛИ Об- рокополосного усилителя
ратные связи,
охватывающие два и более каскадов, а также целиком всю
схему.
По сравнению с местными (внутрпкаска щымн)
обратными связями обратная связь, охватывающая весь
усилитель, обеспечивает более высокую стабильность и меньшую
чувствительность к отклонениям коэффициента усилении
отдельных каскадов.
На рис.2.16 привечена схема трехкаскаиного
широкополосного усилителя с последовательно-параллельной
обратной связью.
Высокий коэффициент передачи в цепи обратной связи
по постоянному току в данной схеме обеспечивает хорошую
стабильность. Схема рис. 2.16 является основой для
построения интегрального усилителя. Кроме основного трех-
каскадного усилителя с обратной связью схема
интегрального усилителя может содержать эмиттериыи повторитель
узя обеспечения малого выходного сопротивления и другие
активные н пассивные компоненты для придания
усилителю дополнительной шнрокополосностн, устойчивости и
температурной стабильности.
В интегральных схемах широкополосных усилителен
все каскады связаны по постоянному току из-за отсутствия
трудно реализуемых конденсаторов большой емкости. При
этом возникает проблема согласования постоянной
составляющей выходного напряжения предыдущего каскада с
постоянной составляющей входного напряжения
последующего каскада.
В элементарном усилителе на биполярном
транзисторе л-/;-л-типа с общим эмиттером постоянная
составляющая выходного напряжения выше, чем входного.
Поэтому при последовательном соединении нескольких
элементарных усилительных кчекадов постоянная
составляющая выходного напряжении стремится к значению нанря-
69


женпя питания. При этом ограничивается амплитуда и
возрастают искажения выходного сигнала.
Трансляторы уровней. Нежелательное возрастание
постоянной составляющей может быть скомпенсировано
с помощью схем сдвига уровнен (трансляторов).
Трансляторы помещают между усилительными каскадами, они
выполняют функции буфера с высоким входным и низким
выходным сопротивлениями. На рпс.2Л7.а.б приведены
типичные схемы трансляторов.
Как правило, на входе транслятора стоит
усилительный каскад с общим коллектором. Этим обеспечивается
перегрузка выхода предыдущего каскада. Схема рнс.2.17,а
осуществляет смещение уровня напряжения Ultx в
отрицательном направлении до значения UaUX согласно
выражению
Wnbix-(^nx-«/C3)«3rt«.+«J.
где и0э — падение напряжения между базой и эчшгером
транзистора.
Существенным недостатком такой схемы является
ослабление сигнала (переменной составляющей).
На рис.2.17,6 показана схема транслятора с
использованием стабилитрона, осуществляющая сдвиг постоянного
напряжения на UBX — UDUX = UCn + Unv, где t/H|l —
напряжение пробоя стабилитрона.
Усилители на основе балансных схем. Существенного
улучшения характеристик широкополосных усилителен в
интегральном исполнении удается достичь, отказавшись
от принципа каскадирования одиночных каскадов, охвачен-
*~л
-п
1
'лыя
91 б)
Рис. 2.17. Схемы трансляторов
70
пых цепью отрицательной обратной связи, и перейчя к
построению усилителен на основе балансных схем.
В качестве входного каскада такого типа усилителен
используют простейшие схемы балансного типа —ДУ.
Улучшение динамических характеристик ДУ по сравнению
с элементарными усилительными каскадами происходит
за счет стабилизации режима его работы генератором тока.
При построении интегральных широкополосных
усилителен каскады усилителей тока имеют определенные
преимущества перед усилителями напряжения, так как в
основном паразитные элементы в ИМС представляют собой
емкости. Ширина полосы пропускания может быть
увеличена, если применяют элементарные усилители тока, а
не усилители напряжения, так как при этом можно
избегать больших перепадов напряжений на паразитных
емкостях. Даже в тех случаях, когда необходимо
осуществить усиление напряжения, целесообразно напряжение
входного сигнала преобразовать в ток, затем усилить его
с помощью нескольких каскадов усилителен тока, после
чего на выходе усилителя снова преобразовать ток в
напряжение. Па рис.2.18 приведена схема входного
каскада усилителя тока с взаимными связями. Входные
сигналы подаются от двух источников тока /пх1 и /пха :
*ВХ1 = X'vXt 'flXS С= U Л*)'иХ'
Отношение коллекторных токов транзисторов Тг и
Т3: /2,/3 = /1|ЗСЯ//1,Х1.
Так как в схеме коллекторы транзисторов 7,ан Г3 соединены
с коллекторами Тг и 7\, то /иых1 = /г+/й\ Лаыха^'а + Л-
Поэтому коэффициент усиления данного каскада
Ki = ('H /J//mi-(/j+/J//dm.
Как следует из данного выражения, К, определяется
отношением токов для двух транзисторов 7\ и Т3 или Т2
и 7\. Использование описанного токового элемента в
качестве промежуточного усилительного каскада в схеме
усилителя напряжения иллюстрируется на рис.2.19. В
данной схеме с помощью резисторов R0 отрицательной
обратной связи осущесп пляется линейное преобразование
влодпого напряжения L/,IX в токи /пх1 и /иХ2. Токовый
элемент усиливает ток, как описано ранее. Затем па
резисторах нагрузки Rn выходной ток преобразуется в
выходное напряжение £/||ЫХ.
Па рнс.2.20 приведена электрическая схема
широкополосного усилителя с использованием описанных
каскадов. Выделим основные части схемы и рассмотрим их
71


/пык1
■л
'пых 2
jtC-
'"f
l Л
и* 5
Рис. 2.18. Схема входного ка- Рис- 2.19. Схема промежуточного
скадл с взаимными связями каскад*) усилителя напряжения
•"....
Рис. 2Л0. Схема интегрального широкополосного усилителя
72
изаимодействие. В качестве входного каскада
используются ДУ на транзисторах 78, Т9, 71в. В данном каскаде
осуществляется местная отрицательная обратная связь с
помощью резисторов tf d и R^. Транзисторы Гя, Гэ и Г0,
7\ образуют ячейку токового элемента.
Регулировку усиления производят посредством
транзисторов Тя — Те за счет перераспределения тока
генератора между парами транзисторов Тл, Та и Г4. Тъ. Выходной
каскад усилителя выполнен на эмиттер пом повторителе.
Транзисторы Tl9 Tlc, Tllt 71л выполняют вспомогательные
функции источников тока и напряжения для обеспечения
режимов работы дифференциальных каскадов.
Коэффициент усиления по напряжению
К = ^ х 'п
§ 1.5. Избирательные усилители
Пзииршпсльными усилителями (фильтрами) называют
усилители, коюрые мл совокупности принимаемых
сигналов выбирают и усиливают только синусоидальные
сигналы, занимающие определенный участок спектра частот.
Избирательные свойства фильтров характеризуются их
АЧХ. Избирательные фильтры являются усилителями,
облаЧ'Исцнмп особой формой АЧХ и ФЧХ.
Полосу часгог, и которой осуществляется усиление
сигнала, называют полосой пропускания (прозрачности).
Полосу частот, в которой сигналы подавляются, называют
полосой заграждения. В зависимости от взаимного
расположении но юс пропускания и заграждения различают
следующие виды избирательных усилителей: нижних частот,
верхних частот, полосовые пропускания, полосовые
заграждения.
Значения коэффициента передачи в полосах
пропускания и в заграждения различаются и сотни н тысячи раз.
Поэтому обычно АЧХ фильтра представляет собой завнен-
икть его нормированного коэффициента усиления К/К0
« г частоты / в логарифмическом масштабе.
На рнс.2.21 ,а—г приведены идеализированные АЧХ
фильтров низких, высоких частот, пропускающих и заграж-
■иощих фильтров.
73


к/к
К/Ко
О
К/Ко
а) 'н
к/к»
пз
'.
ф
Рис. 2.21. Идсалнзнропанныв АЧХ:
<J — фильтро! имения частот; б -* фипьтроо высоки» члеюи J — »вгрв»*Лоющн«
фмлырси; г — пропускающий фильтров
В аналоговых ИМС в диапазоне частот от 10 мГц и
ниже фильтры строят путем включения
частотно-избирательных элементов с /?С-фнльтрачи в выходные цепи
усилительных каскг*до& и цепи обратион связи. Фильтры
реализую! на базе пассивных /?С-иеиен и активных
элементов' Поэтому такие фильтры называют активными.
Из-за невозможности использования индуктивных
элементов о интегральных схемах необходимо для получения
определенной избирательности по частоте применять
методы активной фильтрации. В активных фильтрах нсполыу
ют резисторы, конденсатор! г и усилительные каскады и
определенном сочетании. Разновидностями активных
фильтров являются: активные фильтры на усилителях, охвачен
ных положительной частотно-зависимой обратное связью;
активные фильтры, использующие в качестве активного
элемента ОУ; активные фильтры па преобразователях
отрицательного сопротивления; активные фильтры на
имитаторах индуктивности (гнраторах) и т.д. Наибольшее
распространение в микроэлектронике получили первые
два типа фильтров. Рассмотрим реализацию ативиих
фильтров с применением ОУ.
Фильтр ншкних частот без изменения передает сигналы
низкой частоты и обеспечивает затухание или
запаздывание по фазе относительно выходных сигналов
высокочастотных сигналов. В аналоговых ИМС нсяользукк RC-
74
фильтры нижних частот.
Передаточная функция
фильтра нижних частот
Порядок фильтра п
определяется максимальной сте- h
пенью р в данном выражении. .
Вид АЧХ фильтра нижних X
частот определяется
порядком и ТИПОМ фильтра. Поря- рМс. 2.22. Схема фильтров
док фильтрj характеризует нижних частот
асимптотический наклон АЧХ
коэффициента передачи, равный п 20 дБ/дек.
Наибольшее распростршеинс находят фильтры Баттерварта,
Чебышера п Бсссели. Данные виды фильтров отличаются
друг от друга значениями коэффициентов а и b
передаточной характеристики.
Добротность фильтра Q, = J Ьх1ак. Чем больше
добротность, тем больше склонность фильтра к генерации.
11а рис. 2.22 приведена схема активного фильтра,
построенного па основе инвертирующего ОУ и интегратора.
Данный активный фильтр представляет собой
инвертирующий усилитель с постоянным коэффициентом усиления
в полосе частот от /,, = 0 до /„ = /г. Частота среза /с
регулируется цепью обратной связи в соответствии с
выражением /с = 1/(2л/?2С2).
Па частоте выше /0 коэффициент усиления уменьшается
на 20 дБ/дек, что соответствует уменьшению коэффициента
усиления в два раза при удвоении частоты. На рис.2.23
представлена идеализированная АЧХ однополюсного
активного фильтра нижних частот. Для получении АЧХ с
ботьшен крутизной применяют каскадное соединение
прости*, фильтров.
Фильтр верхних аг, ДБ;
Частот представляет
собой схему, без
изменения передающую
< игнал высоких
частот и
обеспечивающую затухание сиг-
палов нижних часпот
и опережение их по
фазе относительно
нхо (ных сигналов.
20lg —
я.
70 п£'л**
'* W
Рнс. 2.23. АЧХ фильтра нижних частот
76


К дБ
ЗдБ
Рис. 2.24. Схема фильтра
верхних частот
Рис. 2.25. АЧХ фильтра
верхних частот
Схема простейшего /?С-фнльтра верхних частот приведена
па рис.2.24. 1?го ЛЧХ показана на рис.2.25. Частота среза
Uiиного фильтра /р -- I/(2n/^,C,). Активные фильтры
нижних часют дли получения ЛЧХ с большой крупи-
ной спада включают последовать 1ыю.
Полосовые усилители предназначены для усиления
сигналов п пределах конечной полосы частот, называемой
полосой пропускания. Параметрами полосового усилителя
являются: нижняя и верхняя граничные частоты полосы
пропускании, определяемые па уровне 0,7 от
максимального коэффициента усиления; центральная частота,
рассчитываемая как корень квадратный из произведения
нижней и верхней граничных частот; коэффициент
лрямоуголыюеш амплитудно-частотном характеристики;
относительный прогиб полосовой характеристики.
Последовательное соединение фильтров верхних и нижних час*
тот представляет собой полосовой фильтр. Полосовой
фильтр обеспечивает затухание сигналов как нижних,
так и верхних частот, а также передачу сигналов в
определенной полосе частот.
Схема простого полосового фильтра показана на рис.
2.26. На рис.2.27 приведена его идеализированная ЛЧХ.
Рис. 2.26. Схома
полосового фильтра
Рис. 2.27. АЧХ полосового фильтра
7(!
§ 2.6. Аналоговые коммутаторы
и компараторы
Аналоговый коммутатор выполняет коммутацию иепре-
ышю меняющихся сигналов. В выключенном состоянии
lo выходное напряжение равно нулю, во включенном
входному. В ШЛС тиалоговыс коммутаторы реализуются
посредством транзисторных схем, выполняющих функцию
управляемого резистора. Па рис.2.28, а — о приведены
* нметрическне схемы последовательного, параллельного
и последовательно-параллельного комму«аторов,
построенных на ВТ.
В схеме рис.2.28,а при отрицательном управляющем-
напряжении транзистор находится в режиме отсечки,
чю соответствует закрытому состоянию коммутатора. Для
перевода коммутатора в открытое состояние необходимо
подать управляющее напряжение, превышающее
напряжение отсечки на /R. Протекание базового тока
транзистора является недостатком данного вида коммутатора.
ъ»х
гоых
Рис. 2.28. Схема последовательного |и], параллельного [6], посла-
доаательно-параллолького [<>\ коммутаторов
77


Рис. 2.29. Схема коммутатора с
ОУ
Однако прн достаточно малом
внутреннем сопротивлении
и Г источника сигнала это ш*
вм*л сказывается на работе схемы.
-*■ которая выполняет функции
эмнттерного повторителя. М
схеме рис. 2.28,6 транзистор
работает в прямом включении
(возможно и инверсное
включение); прн этом малое остаточное напряжение открытого
транзистора обеспечивается поддержанием необходимого
базового тока.
Рнс.2.28,в представляет собой схему комплементарного
эмнперного повторителя. Управление данным коммуы-
гором осуществляется двуполярнкм унратяющпм
напряжением.
Рнс. 2.30. Компаратор:
а — швктричвекоа см ем* г 6 — переде
U.
Okijt
и.
DtiK ma*
"....,
m.f в min
U3
Ux
6)
apaKtepiictHHo
В качестве прецизионных коммутаторов в аналоговых
схемах используют схемы на ПТ, включенных
последовательно с ОУ, благодаря отсутствию остаточного
напряжения на ПТ в включенном состоянии и уменьшению
его выходного напряжения посредством ОУ (рис.2.29).
Компараторы. Одной из разновидностей аналоговых
коммутаторов являются компараторы. Компараторы
осуществляют переключения выходного напряжения, когда
непрерывно изменяющийся входной сигнал становится
выше или ниже заданного значения. На рнс.2.30,а,6
представлены простейшая схема компаратора и его передаточная
78
характеристика. Данный компаратор представляет собой
ОУ без обратной связи. Прн непрерывно изменяющемся
по времени аналоговом сигнале I/, и некотором эталонном
шаченни напряжения 1УЯ выходное напряжение ипы% —
UBUX mm. ™гда Ut<U%. и илыХ - UMX11И,. когда U{>Ut.
благодаря высокому коэффициенту усиления ОУ даже
при малой разности 1/,-tf, происходит переключение
схемы из состояния UMtlx 1п1л в состояние ииых юв».
Следовательно, компаратор осуществляет сравнение
напряжения аналогового сигнала с эталонным с высокой
точностью.


ФИЗИЧЕСКАЯ СТРУКТУРА
ПОЛУПРОВОДНИКОВЫХ
ИНТЕГРАЛЬНЫХ МИКРОСХЕМ
§ 3.1. Общие сведения
Задачи, решаемые при разработке физической
структуры полупроводников] ix ИМС, состоят d том, как
схемотехнические решении реализовать наиболее надежными
способами при минимальных затратах объема
кристалла, времени и средств, требуемых для изготовления ИМС.
Под физической структурой ИМС понимают
совокупность диэлектрических, металлических (слоен),
полупроводниковых областей различного типа электропроводности и
границ между ними, специальным образом сформированную
для реализации схемотехнических функции. Гаким образом,
физическая структура ИМС является результатом
конструктивно-технологической реализации схемотехнических
функции.
Существует множество структурных разновидностей
ИМС, что обусловлено, с одной стороны,
множеством требовании, предъявляемых схемотехникой, а с
другой — обширным н постоянно пополняющимся арсеналом
технологических средств и методов.
Основными элементами физической структуры являются
полупроводниковые приборы (см.книгу 1), испо!Ьзусчые в
качестве активных и пассивных компонентов ИМС,
средства изоляции компонентов, внутрисхемные соединения и
подложки, служащие механическим основанием ИМС.
Технология производства ИМС состоит из следующих
основных ТП: эпнтаксиального наращивания,
фотолитографии (электронной, рентгеновской литографии),
диффузии (ионного легирования), нанесения тонких пленок
(металлических, диэлектрических, полупроводниковых).
Эпшпаксиальное наращивание представляет собой
наращивание кристалла путем осаждения из газовой фазы
слоев атомов кремния на кремниевую подложку. Путем
изменения скорости осаждения и контролируемого
введения легирующих примесей осуществляется формирование
80
•шпакснальных слоев заданной тоицины и типа электро-
|фо!юдностн. Фотолитография служит для травления окон
|1 пассивирующем слое диоксида кремния на поверхности
полупроводниковой пластины, через которые
осуществляемся локальное легирование полупроводниковой
подложки . Дшрфузия является наиболее широко
распространенным методом легирования и представляет собой
перемещение атомов примеси в полупроводниковую
подложку под действием градиента их концентрации при
иысокой температуре. В результате диффузии формируются
власти с различными типами электропроводности,
образующие /wr-переходы. Нанесение тонких диэлектрических
п генок производится путем термического окисления
i оворхностн кремниевой подложки н.ш методом осаждения
(этим методом наносятся также п металлические пленки).
§ 3.2. Классификация
полупроводниковых ИМС
Полупроводниковые ИМС могут быть изготовпеиы как
ил Полупроводниковых, так и на диэлектрических
подложках. Поэтому главным классификационным признаком
является тип подложки. По этому признаку ИМС можно
разделить на два типа (рнс.3.1): ИМС на
полупроводниковых п диэлектрических подложках. Срсчи
полупроводниковых материалов наибольшее распространение для
изготовления ИМС получили кремнии и арсеппд галлия.
С 1едуег отметить, что первая ПМС была создана на
германии. По типу используемого транзистора
полупроводниковые IIMC принято подразделять на биполярные п МОП ИМС.
Кроме того, в последнее время все большее значение
приобретают ИМС, построенные па основе ПТ с управляющим
переходом. К этому классу, в частности, относятся ИМС
ff*i ярсеннде галлия, ПТ с заг вором в виде диода Шоткн.
ПТУП до настоящего времени не нашли широкого
применения в ИМС на кремнии. Однако эти приборы считаются
перспективными для создания СБИС.
В настоящее время намечается тенденция к построению
ИМС с одновременным использованием Б Г и ПТ. Известны
ИМС, в которых используют БТ в сочетании с нормально
накрытыми ПТУП. Такие ИМС получили название ин-
жекцнопно-noieBOH логики (ИПЛ). Возможно н совместное
использование Б Г и МОП-транзнсторов в составе очной
ИМС, что,-однако, сейчас считается технологически
(экономически) неоправданным. Таким образом, биполярными
4 Злк2Э23
81


БТ
l
с
I
и
и
I!
ртл
нстл
ДТП
эсл
ТТЛ
и-л
Пояупроподннкорыг И МО
П
Полупроводниковые подложки
МОП
X
X
с
с
а
ш
1Л
3
р-МОП
л-МОП
к-моп
ЛТУП
I
с
>*
5 t:
^ -в
I J
X о
AsGa
ПТШ
~~т~
ос
X *Г
PJ _
^У
х Я
X »Х
5 й
т о
нстл] |тлно нстл
ДнЭлеюричсские
подложки
Сапфир
МОП
i
l
нстл
Смталл
СП
БТ
I
с
У
и
т
дтл
ТТЛ
эсл
Рис. 3.1. Классификационная диаграмма полупроводниковых ИМС
принято считать полупроводниковые ПМС с компонентами,
выполненными на основе БТ- Активными компонентами в
биполярных ИМС являются транзисторы, в основном, типа
«-/1-я, а пассивными — элементы транзисторной структуры:
диодами и котенсаторамн ■—эмиттерный и коллекторный
/j-л-персходы и переходы металл—полупроводник, (дно до
Шоткн); резисторами — диффузионные или эннтакспаль-
ные коллекторные области. Как правило, компоненты
биполярных ИМС электрически изолированы от
полупроводниковой подложки и между собой с помощы
дополнительных конструктивных элементов; они
объединены в функциональную схему путем металлизации
внутрисхемных соединении. Использование металлизации для
соединения компонентов биполярной ИМС является
принципиально необходимым, поскольку соединяемые
области.имеют различный тип электропроводности
(электронный и дырочный). Для изоляции компонентов
используются обратносмещенные /г-л-переходы, диэлектрические
области или их комбинации.
82
МОП ИМС являются разновидностью
полупроводниковых ИМС с компонентами на основе ПТ с изолированным
затвором. Как правило, д'шный класс ИМС строится или
на транзисторах с каналом одного типа электропроводности
(/I- или р-канальные МОП ИМС), или на транзисторах
взаимодополняющего типа электропроводности (КМОП
ИМС). Поскольку МОП-транзисторы с индуцированным
каналом являются езмонзолированнымн от подложки, в
данном классе ИМС отпадает необходимость в
специальной изоляции компонентов. Однако элементы боковой
диэлектрической изоляции используют для подавления
паразитных взаимодействии между МОП-транзнсторамн.
Изоляцию с помощью /7-л-перехода применяют" также
в КМОП ИМС для изоляции одного из МОП-транзисторов
комплементарной пары. Одним hj основных
классификационных признаков ИМС являете» вид технологии
изготовления, определяемой типом используемого
транзистора.
Биполярные и МОП ИМС изготовляют по планарно-
эпнтаксналыюн технологии путем многократного
повторения процессов формировании фото (электронно) резнс-
гнвных масок, травления, легирования и оксидирования,
нанесения полупроводниковых, диэлектрических и
металлических слоев. Существует множество комбинации этих
операций. Каждая из них рассматривается как
самостоятельный ТП.
В качестве подложки используют кремниевые пластины
толщиной 300 мкм н диаметром 60— 100 мм или пластины
из арсепида галлия толщиной 300 мкм н диаметром 20 —
40 мм. Для изготовления ИМС требуются подложки р-
и л-тнпа электропроводности с удельным сопротивлением
от 0,01 до 10 Ом/см или диэлектрические подложки.
Важное значение имеет высокое качество поверхности
(неровность менее 0,25 мкм) и совершенство кристаллической
структуры (плотность дислокаций порядка 10л см*"2).
Особенностью биполярной технологии является наличие
операций формирования высоколегированных скрытых
слоев, а также выращивания тонких (I — 10 мкм) эпн-
тдксиальпых слоев, создания изоляции и многоуровневой
металлизации. Для реализации биполярных с
двухуровневой металлизацией ИМС необходимо восемь фотошаблонов
(операций литографии): первый — для формировании
скрытых слоев, второй —дли изоляции, третий —для
создания базовых областей, четвертый — для
формировании эмнттерных областей, пятый — для создания коптакт-
*♦
83


пых окон к базовым и эмнттсрным областям, шестой —
для образования первого уровня металлизации, седьмой—
для формирования переходных окон из первого слоя
металлизации во второй, восьмой — для образования
второго уровня металлизации. Такое число фотошаблонов
необходимо, но в ряде случаев недостаточно для некоторых
типов биполярных ИМС. Например, для уменьшения
коллекторного сопротивления формируют
высоколегированную область между скрытым слоем и коллекторным
контактом, что увеличивает число фотошаблонов на один.
Необходимое число фотошаблонов может превысить
обязательное вдвое. Виц изоляции в основном определяет
конкретную схему ТП. Поэтому классификационным
признаком принято считать вид изоляции компонентов.
По данному признаку биполярные ИМС подразделяют
па ИМС с изоляцией р-п-переходом, ИМС с
комбинированной изоляцией и ИМС с полной диэлектрической
изоляцией. Каждый из видов изоляции имеет множество
разновидностей и модификации.
Из классификационной диаграммы видно, что полная
дизлектрнческая изоляция реализована пока только на
диэлектрических подожках, а в полупроводниковых
подложках в основном используют первые два вида изоляции.
Совершенствование методов изоляции иарячу с
уменьшением геометрических размеров элементов, металлизации
и уменьшения глубин залегания р-л-перехо к>в является
основной тенденцией развития технологии производства
биполярных ИМС. Основные трудности при дальнейшем
совершенствовании биполярной технологии связаны с
созданием более совершенной (чнэлектрнческон) изоляции
и реализации БТ с шириной базы менее 0.1 мкм (ширина
активной базы порядка 0,03 мкм является предельно
допустимой wpw кшшитрзммш принесен в базе 2* 1014cm~j>.
Основной особенностью технологии МОП ИМС является
создание тонкого (порядка 100А) подзатворного
диэлектрика и затворной области. По технологическим
признакам МОП ИМС принято подразделить па /?-, л-канальные и
комплементарные. Технологической разновидностью MOII
ИМС являются ИМС с металлическими и полнкремпневымн
затворами. В отличие от биполярных для реализации МОП
ПМС. построенных на транзисторах с каналами одного
типа электропроводности, необходимо четыре фотошаблона:
первый — для формировании истоковых и стоковых
областей, второй —для создания затвора, третий — чля
образования контактных окон к нсгоковым н стоковым
84
областям, четвертый — цдп металлизации внутрисхемных
соединении. Такое количество фотошаблонов необходимо,
но в ряде случаев недостаточно.
Анплиз показывает, что физические принципы,
положенные в основу полупроводниковых приборов IIMC,
еще не исчерпали своих потенциальных возможностей.
[ 1оэтому можно предположить, что эволюционный
характер развития ИМС сохранится и в будущем» по крайней
мере, в ближайшие год| i.
§ 3.3. Разновидности физической
структуры элементов ИМС
При размещении полупроводниковых приборов на
общей подложке возникает необходимость их электрически
изолировать друг от друга. Поэтому одной из важнейших
проблем при создании ИМС является обеспечение
надежной электрической изоляции между отдельными
компонентами- В свяли с этим cipyKiypw ИМС, а таюке ТП их
создания можно классифицировать но способу изоляции
(рнс.3.2). Как видно из классификационной диаграммы,
существует три основных метода выполнения изоляции.
При изоляции компонентами ИМС первым методом
используют свойства обратиосмещенных /7-л-перехоцов.
Этот метод является в настоящее предо наиболее
распространенным, так как его выполнение не требует проведения
сложных технологических операций. Второй метод
осуществляется путем введения в структуру ИМС
диэлектрических изолирующих слоев и подложек. Применение
диэлектрической изоляции повышает максимально
допустимые напряжения между компонентами, увеличивает
р алия i тон ну ю стойкость схемы. существеиио у мсньшает
паразитные емкости и токи утечки. Третий метод нвлястсн
комбинированным. Изоляцию в данном случае
осуществляют путем сочетания боковых диэлектрических слоев
и обратиосмещенных /э-л-нереходов, что позволяет
использовать преимущества первого и второго методов
изоляции.
Изоляция обратносмещенпым р-л-переходом
реализуется с помощью создания изолированных и изолирующих
областей.
Создание изолированных областей. На первом этапе
развития технологии биполярных ИМС активные приборы
формировались на полупроводниковых подложках мето-
Ь5


Метопы идол л цки
элементов ИМС
06рат>1О-смсш«ниым
р-л-переходом
Иэолиро-
ианные
области

Изолирующие
области
зд
кид
2Д

Диффузионные
области
опз
Комбинированная
нзоллиил
Бокооыи

диэлектрические

изолирующие
области
Локальном
элитаксин
ЭПИК
VIP
Анодное

оксидирование Si
ГотсрО'
эпитаксия
Пока ль игл
элитаксмл
Рек ристал*
лиэацип иэ
расплаоа

Имплантации камали-
русмых
ионоа
Изо-
плаизр
VIP
Щелевая
иэолпцил
Рнс. 3.2. Классификационная диаграмма методов изоляции ИМС
дом тронной диффузии путем проведения трех
диффузионных процессов.
На рнс.З.З.а показана структура типичного БТ л-
р-л-тнна, который используется в схемах с
непосредственными связями, а также в схемах РГЛ, ЭСЛ и ЭПЛ, а на
рис.3.3.6 — структур-! БТ /?-л-/}-тнпа с вертикальным
расположением р-л-иереходов и с коллектором в виде
подложки (технологически совместим с транзистором тина
/1-/7-л). Очевидно, что транзисторы подобного типа,
расположенные на одном кристалле, имеют общий коллектор.
Это ограничивает их применение. На рис.З.З/г приведена
структура БТ тина р-п-р с горизонтальной структурой.
Ширина базы и, следовательно, коэффициент усиления
по току такого F5T определяется расстоянием между
окнами, протравливаемыми в оксиде кремнии для создания
эмиттера и коллектора. В этой структуре трудно
контролировать ширину базы, поэтому небольшие колебания ее
могут вызвать значительные изменения коэффициента
усиления.
к
I -Г J <=у I i р J
п
и-
61
И
ГЗ
3
р
7^
О)
Рис. 3.3. Структура трехдмффуэнонных
элементов ИМС
86


Поскольку эффективность работы эмиттера
пропорциональна концентрации примесей п его области, а в
горизонтальной структуре транзистора наиболее
легированная часть эмиттера, а также минимальная ширина базы
находятся вблизи поверхности, большая часть носителей,
достигающая коллектора, сконцентрирована вблизи
поверхности. Вследствие этого при работе в мнкрорежнмах,
когда значение поверхностной рекомбинации носителей
заряда особенно велико, происходит более резкое
снижение коэффициента усиления, чем в обычных
вертикальных транзисторах.
На рис.3.3,г показана структура ПТУП с
горизонтальным каналом. Затвором такого транзистора является
область /;-типа электропроводности, служащая базой п-р-
л-тряизнсгора, каналом — коллекторная область этого
транзистора. На рнс.З.З.д представлена структура ПТУП
с вертикальным каналом. Особенность данной структуры
заключается в том, что душна канала определяется
разностью глубин залегания эмнттерного и коллекторного
/7-л-перехотов вертикального транзистора типа п-р-п.
Поскольку глубину залегания /?-л-переходов в трехднф-
фузнонноп структуре (ЗД) можно контролировать, длина
капала данного ПТУП может иметь малое значение (вплоть
до субмикронных значении) даже при относительно больших
значениях минимально допустимого литографического
размера.
В структурах типа ЗД могут быть реализованы
следующие компоненты ИМС: горизонтальный /?-л-/?-транзи-
стор, ПТШ с горизонтальным каналом, резисторы в
прелое, резисторы в /7-слос, резисторы в л-слое. Кроме
этих традиционных компонентов в современных трех-
диффузпонных структурах БИС и СБИС формируются
функционально-интегрированные элементы (см. § 3.4).
Такие структуры используют для реализации элементов на
эмнттерных повторителях СБИС. Изоляция отдельных
компонентов в подобных структурах достигается за счет
смещения в обратном направлении изолирующего р-п-
перехода межцу изолирующей областью и подложкой.
Для этого иочложка подключена к самому низкому
потенциалу схемы.
Метод тройной диффузии в своем первоначальном виде
в настоящее время не нашел широкого применения.
Применение трех последовательных высокотемпературных
диффузионных процессов не позволяет осуществлять
жесткий контроль параметров прибора, в частности,
из-за того, что при определении режимов каждого
процесса диффузии необходимо учитывать влияние температуры
и времени проведения каждого последующего процесса
па предыдущий.
11рн определении минимальных размеров транзисторов,
создаваемых данным методом, следует учитывать боковую
диффузию под оксид, поскольку примесь диффундирует
под оксид па расстояние, примерно равное глубине
залегания /7-л-перехода. Рассматриваемый метод не позволяет
получить высокой плотности компоновки, так как р-п-
переходы вписаны друг в друга, причем зазор между
отдельными /7-л-псреходами определяется совершенством
шаблонов и процессом фотолитографии.
Транзисторы типа п-р-п, получаемые таким способом,
имеют высокое сопротивление коллектора. Так как
концентрация примеси в диффузионной области быстро
убывает с глубиной, то большая часть коллекторного тока
протекает через высокоомную часть коллектора.
Метод тройной диффузии не позполяет получать
транзисторы с высоким коэффициентом усиления, который
зависит от эффективности ипжекцин перехода эмиттер—база.
Тройная диффузия не чает возможности создавать
большие градиенты концентрации примеси на этом переходе,
так как в процессе изготовления 1ранзнстора необходимо
выполнять условие Ns% > Ns& > ^5к > ^п» где Ns*>
N56. Nsk — поверхностные концентрации примеси при
диффузии эмиттера, базы и коллектора; Nu—концентрация
примеси в подложке.
Наряду с отмеченными недостатками метод тройной
диффузии имеет существенное чостоннство, заключающееся
втом, что структура формируется в матричном
монокристалле кремния с совершенной кристаллографической
структурой, что позволяет реализовать большой процент годных
БИС и СБИС высокой степени интеграции. Как оказалось,
не очень жесткие требования к точности изготовления
фотоппилонов, присущие этому методу, дают возможность
использовать сто для создания СБИС. Изготовление таких
СБИС осуществляется следующим образом. Сначала в
кремниевую пластину /?-тппа (ориентация 100) с удемьным
сопротивлением 3—5 Ом-см проводится диффузия мышьяка
для создания коллекторных областей транзисторов.
Удельное поверхностное сопротивление этих областей
равно 95 Ом/П при глубине залегания р-л-перехода 0,3 мкм.
Затем проводится диффузия бора для формирования
базовых областей с поверхностным сопротивлением
89


125 Ом/О при глубине залегания /?-л-персхода 1,9 мкм.
Для образования эмнттерных областей проводится
диффузия фосфора. Глубина залегания перехода эмиттер—база
0,9 мкм, удельное поверхностное сопротивление составляет
4,5 0м/П.
Дальнейшее усовершенствование структуры ИМС шло
по пути использования эннтаксиальных пленок. Одним
из технологических методов, близких по технической
сущности к методу тройной диффузии, является метод
двойной диф(руэии. Метод базируется па диффузии из
скрытого сильнолегнрованногослоя в процессе наращивания
эннтаксиальиой пленки. Диффузией из скрытого стоя
формируется изолированная область, аналогичная
полученной по методу тронной диффузии. На рис.3.4 показана
транзисторная структура на различных этапах ТП.
Данный метод изоляции позволяет устранить ряд недостатков
транзисторной структуры, выполненной по мстоцу тронной
диффузии, обусловленных высоким сопротивлением кап-
лек горной области.
На структурах данного типа может быть реализован
практически весь набор компонентов ИМС, получаемых
по ЗД-технологнн. Исключение составляют вертикальные
/7-л-/?-транзисторы с коллектором в виде подложки и
ПТУП с горизонтальным каналом в виде коллекторной
области БТ типа п-р-п.
Метод коллекторной изолирующей диффузии
предусматривает создание коллекторных областей транзисторных
структур с донной части, изолированных с помощью
высоколегированного слоя, а с боковых частей —
посредством диффузионных л+-областен (рнс.3.5). Данный вид
изоляции обеспечивает высокую плотность компоновки и
достаточно прост в реализации. Однако недостатком такой
структуры является пониженное пробивное напряжение
и повышенная удельная емкость коллекторного перехода,
что обусловлено повышенной удельной емкостью боковых
областей коллектора, граничащего с сильно легированной
эпитакспальпой р-базой. Данный технологический метод
позволяет реализовать следующие компоненты ИМС:
вертикальный л-/г-л-транзистор (рнс.3.5), резистор на эпи-
таксначьном р-спое и горизонтальный п-р-п -транзистор.
Метод изоляции элементов ИМС путем создания
изолированных областей нашел широкое применение при изготовлении
ИМС как на БТ, так и на МОП-транзисторах. Так, в БИС,
построенных на KMOI 1-элсментах, используют
изолированные области, формируемые аналогично методу тройной
90
п
J
п
п
i\Li\yL> pjtp
I \
ус ir—T
V
v:
и
1. f ) ' \
п
Рис. 3.4.
Последовательность форммрооання
транзисторной структуры d эпн-
такснальиой пленке
Рис. 3.5.
Последовательность формирования
изолированных областей
методом коллекторной
изолирующей диффузии
I / J—
диффузии. На рнс.3.6 показана последовательность
формирования базового элемента КМОП-тииа.
Создание изолирующих областей. Па основе метода
изоляции с помощью специальных изолирующих областей
созданы две группы ИМС. В первой для изоляции
используют диффузионные области, во второй — области
пространственного заряда специальных р-л-переходов (см. рис.
3.2). Для изоляции компонентов в ИМС первой группы
применяют дополнительные диффузионные области /?+-
типа, расположенные в эпнтакснальном слое и
смыкающиеся с подложкой (рнс.3.7). Преимуществом данного способа
изоляции по сравнению с методом тронной диффузии
является'то, что он представляет большие возможности
построения интегральных структур, в частности формн-
01


I]
7
П
U^J
l л- J J
{«')
.(
I p* Л л* J U'JU'J I n< J I pM
UU |
Л
«
трт
GD ujip'j in'j i7* J
^
Pnc. 3.6. Последовательность формировання ИМС КМДП-типа
ровання 1ШЗКО0ЧНЫХ,
так паз! гоаемых,
скрытых слоев,
уменьшающих сопротивление
коллектора транзистора.
Планарно - энитаксналь-
ная структура является
универсальной н
позволяет реализовать
различные компоненты (все
транзисторные
структуры, описанные ранее).
Кроме того, структура
дает возможность
созвать мпогоэмиттерпын
транзистор, диоды Шот-
ки, л-р-м-транзнстор с
коллекторным р-л-иере-
ходом, шунтированным
ДШ, и другие элементы
ИМС.
Создание более
сложных БИС выявило ряд
недостатков, присущих
этой структуре. Среди
них можно вы чел ить
следующие: низкую
плотность размещения
компонентов на
кристалле, обусловленную
наличием разделительных
чнффузнопных р-облас-
тей. значительной
толщиной эпн гаксналыюн
лленкн, трехмерностью
диффузионных
процессов, ограничениями про-
десса фотолитографии;
большие паразитные
емкости и токи угечкн
изолирующего р-я-пере-
хода; невысокие
пробивные напряжения
изоляции; малая
радиационная стойкость.
ЧС1
-■—">
т;
zr
и
к.
п
,♦>*■
V р'
J
Рнс. 3.7. Последовательность
формировання БТ с изолирующими
областями
Рнс. 3.8. Структура
транзистора с базовой изолирующей
диффузией


На рис.3.8 приведена структура ИМС с изоляцией в
виде области пространственного заряда (ОПЗ) /?-л-псрехоДс1
(метод базовой изолирующей диффузии).
В транзисторных структурах изоляция
осуществляется с помощью диффузии, проводимой одновременно с
диффузией базы. К изолирующему />-слою н эпнмксналь-
ному /1-слою прикладывается такое обратное
напряжение, при котором область пространственного заряДс1
/7-л-перехода распространяется через эпнтакснальнып
слон к подложке. Для изготовления структуры требуется
четыре операции фотолитографии.
С помощью базовой изолирующей диффузии
изготавливают компоненты, работающие при малых уровнях
мощности в ненасыщенном режиме. Недостатком приборов,
созданных по этой технологии, является необходимость
дополнительного источника питания для обратного
смещения изолирующих областей.
Поскольку ширина областей пространственного заряда
в изолирующих канальных элементах превышает ширину
областей пространственного заряда /wi-переходов, приборы,
изготовленные описанным способом, обладают очень малой
емкостной связью между функциональными элементами
ИМС.
Очевидно, изолирующие области в виде областей
пространственного заряда могут создаваться как с помощью
р-л-перехода, так и с помощыо диода Шоткн.
Создание полной диэлектрической изоляции. Методы
полной диэлектрической изоляции элементов ИМС можно
разделить на два основных класса в соответствии со
способами формирования изолированных монокрнсталлических
областей (см.рис.3.2). По первому способу изолированные
монокрнсталлнческне области получают в результате их
выделения из исходной моиокрнсталлнческой пластины
и создания диэлектрической пленки вокруг нес с помощыо
ряда технологических операции (травления, эпптаксналь-
ного наращивания, оксидирования, шлифовки и т.д.).
Такие структуры называют структурами кремний в
диэлектрике (КВД).
По второму методу изолированные моиокристалнческие
области создают заново "а исходной диэлектрической
подложке. Структуры этого типа получили название
структуры кремний на диэлектрике (КПД).
Структуры типа КВД могут быть реализованы
несколькими технологическими методами. Первым освоенным про-
04
мышленностыо способом
диэлектрической изоляции
элементов ИМС является «эпик*
процесс». В качестве
исходного материала используют
кремний л-тнпа, в котором с
помощью предварительной
диффузии доноров создают
слой п+-тнпа с повышенной
электропроводностью (рис.
3.9,а). Проводят селективное
травление пластины с
применением фоторезнстнвной
маски, после чего пластину
оксидируют (рис. 3.0,6) и на
оксп'июй пленке наращивают
эпитакснальнмн слой полн-
крнсталлнческого кремния
(рис. 3.9,г), который
применяют в качестве подложки
ИМС. После формирования
подложки
монокристаллический кремний л-тнпя сошлнфо-
вывается до тех пор, пока на
поверхности не появится
диэлектрическая пленка (рис.
3.9,е). В образовавшейся
структуре моиокрнсталлнчес»
кие сбластн /i-тпна
оказываются изолированными друг
от друга оксидной пленкой.
С помощыо пленарной
технологии в этих участках
формируют области базы и
эмиттера БТ. Применение «эпик-
процесса» позволяет
увеличить пробивные напряжении
до 200 В и снизить удельную
паразитную емкость изоля-
ндш до 15 — 20 пф/мм-ч
Основные недостатки метода —
сложность и высокая
трудоемкость, низкий процент
выхода годных изделии, ннзктя
плотность компоновки эле-
Рмс. 3.9. Последовательность
формирования полном
диэлектрической ИЗОЛЯЦИИ ПО 10ПИН-
процоссум
95


ментов — побудили искать новые, более совершенные
способы изготовления ИМС.
В описанных структурах с полной диэлектрической
изоляцией в качестве подложки применяют полнкристал-
лнческнй кремнии. Существует метод изоляции, при
котором Подложкой является стеклянная пластина.
Сущность метода заключается в том, что пластина кремния с
полностью мзготодлениьши JJMC защищеялими слоем
SiOSt припаивается этим слоем к стеклянной пластине.
После этого участки полупроводникового материала меж чу
ИМС удаляются. Недостатками метода яв i и юте я
необходимость точного совмещения и сложный процесс
травления.
Создание структур типа КВД осуществляют методом
анодного оксидирования пористого кремния. Путем
диффузии, ионной имплантации или эпнгакспн в
монокристаллическом кремнии создают области с различной
электропроводностью, а с помощью электрохимического травлении —
области с электропроводностью р-тнпа Для получения слоя
кремния и оксидирования слоя пористого кремния. При
этом за счет более высокой (на порядок выше, чем для
монокремиии) скорости оксидирования пористого кремния
получают структуру с монокрнсталлпческнмн областями,
окруженными пористым кремнием.
Существуют методы выделения и создания
диэлектрической плсикп вокруг лгоиокрг*стегллнческ«х областей из
подложки посредством ионной пмплантаиин. Путем
имплантации ионов кислорода (азота) при энергии 120 кэВ
и последующего термического отжига в монокрнстал-
л и чес ком образце на глубине 0,1 —0.2 мкм можно
сформировать диэлектрический слой Si02 или Si.,N,. Верхний
слой образца сохраняет при этом монокристаллнческую
структуру и лкэдег аужнть затравкой при наследующем
эпитакспальном наращивании. Полученные таким образом
мопокрпста мические слон имеют низкую плотность
дефектов и пригодны VW создания ИМС па Б Г и МОП-
транзисторах.
Основной операцией при создании полной
диэлектрической изоляции в структурах КИД является
формирование моионрпстмлическнх пленок кретшя на диэлектрике.
Для изготовления КИД применяются следующие метод! к
локальная гомоэпитаксня, графоэпнтаксня,
рекристаллизация из расплава, метод имплантации каналлнруемых
ионов кремния в пленку полнкремння, нанесенную на
оксид, с последующей рекристаллизацией.
<ш
Технологический процесс по методу локальной гомо-
эпитакенн состоит из следующих этапов (рис.3.10): I)
нанесение на поверхность монокрнсталлнческого кремния
пленки Si02; 2) вскрытие окон в пленке SiOj методом
литографии; 3) выращивание во вскрытых окнах
монокрнсталлнческого кремния методом газовой гомоэпнтак-
сии. Структура КНД формируется в результате наполза-
мля эннтакснальных областей на пленку SiO«t
расположенную между окнами, служащими затравочными
поверхностями. Скорость роста эпнтаксиалыюП пленки
Рмс. 3.10. Последовательность создания полной
диэлектрической изоляции методом локальной
гомоэпмтвксни
составляет примерно 1 мкм/мнн при Т — 1000 С. При
этом отношение скоростей горизонтального роста пленки
составляет 2:1. Эго отношение определяет максимальную
ширину участков пленки SiOo, которые могут быть
покрыты ыонокрпсталлической пленкой кремния.
Сущность метода грофоэптпаксии заключается в фор-
Mfrponarrirri монокристалл пческон пленки кремния и
зависимости от рельефа с субмнкроннымп размерами на
поверхности пленки SiOa. Пленка монокрнсталлнческого
кремния может быть получена путем осаждения из газовой
фазы либо рекристаллизацией из расплава.
Метод рекристаллизации из расплава заключается н
следующем. Слон поликрнсталлнческого кремнии,
нанесенный па диэлектрик, рекрисгаллизусгся из расплава с
образованием монокрнсталлнческого кремнии. При зтом
используются два способа нагрева: способ движущейся
расплавленной зоны и способ, предусматривающий
использование импульсного источника нагрева» которому
подвергается вся поверхность образца.
97


Метод имплантации каналлируемых ионов кремния
предусматривает осаждение полнкрнсталлнческого кремния
на изолирующую подложку с последующей
имплантацией каналлируемых ионов кремния. Имплантируемые
ноны часть полнкрнсталлическон пленки превращают is
аморфный слон, а часть оставляют неповрежденной.
Неповрежденными остаются зерна, у которых направление
кристаллографической оси совпадает с направлением
движения каналлируемых ионов. Эти зерна н служит
затравкой для роста монокристалла при последующей
рекристаллизации.
При формировании структур КПД необходимо, чтобы
тонкие моиокрнсталлнческие слон обладали высоким
структурным совершенством, обеспечивающим большую
подвижность основных носителей заряда (важно для MOII-
трапзнсторов) и большим временем жизни неосновных
носителей заряда (важно дли БТ); npouccci i были
низкотемпературными и кратковременными, чтобы не вызвать
изменении в элементах схем, сформированных в
нижележащих слоях трехмерных ИМС.
Рассмотренные методы формирования структур КНД
в полной мере не отвечают этим требованиям. Ведутся
работы по соз ишпю принципиально новых, так называемых
трехмерных ИМС.
В отличие от классической планарно-эпнтакспальнон
структуры трехмерные ИМС содержат несколько моно-
кристаллнческих полупроводниковых слоев с активными
приборами, расположенными друг над другом н
разделенных диэлектрическими слоями. Реализация трехмерных
структур позволит увеличить плотность компоновки
элементов БИС в несколько раз по сравнению с
существующими.
Наибольшее применение структуры типа кремнии на
сапфире (КИС) получили для изготовления БИС на КМОП-
злементах. На рнс.З. II приведена структуре! такого
элемента.
Создание комбинированной изоляции. Методы
создания комбинированной изоляции можно разделить на два
класса (см.рпс.3.2). Первый класс методов
предусматривает формирование боковой диэлектрической изоляцнн
вокруг полупроводниковых областей, частично
выделенных из пластины, второй — создание локальных
полупроводниковых областей в уже имеющейся
перфорированной пленке диэлектрика.
68
iMZШШZШ
Сапфир
Рмс. 3.11. Структуры
элемента КМОП
"И
Т
Т\
Формирование боковой
диэлектрической изоляции
осуществляют путем
травления канавок под
изолирующие области и нх зпполнення.
Поэтому существующие
методы можно классифицировать
по способу заполнения
канавок иод изолирующие
области: методы изоплапар-/? и изоплапар-л; метод VIP; метод
щелевой изоляцнн и др. При этом боковая диэлектрическая
изоляция образуется до формфованнп активных структур.
Ко второму классу методов изоляции относится метод
локальной гомоэпнтаксип.
На рис. 3.12 показана последовательность
формирования изолированного БТ типа п-р-п и резистора по
методу иэопланар-р. Отличительной чертон данного процесса
является наращивание эпигакснальпон пленки с
электропроводностью /7-тнпа, в
которой вытравливаются канавки
под изолирующие области,
заполняемые диоксидом
кремния, образующимся в
результате термического
оксидирования кремния. Таким
образом формируются
области с электропроводностью
р-тнпа, донная часть которых
отделяется от подложки
скрытым л1-слоем, а с боковых
сторон — диэлектриком.
После создания изоляции в
изолированной области,
используемой в качестве базы БТ,
диффузией формируется эмнт-
терная область. В данной
структуре транзистор
является диффузионным, так как
распределение примесей в
базовой области равномерно.
Изолированные области
могут также выполнять
функции интегральных
резисторов. На рис. 3.13 приведены
структуры БТ с комбиннро-
\--ее^е>--еееи
ЕО--€
р
Рмс.
ность
3.12. Послсдовотель-
формировання ИМС
по методу нзоплаиор-р


ванной изоляцией. Особенностью топологии данного БТ
является пристеночный эмиттер и выносной коллектор
(эмиттер с трех сторон примыкает к изолирующей области,
а коллекторный контакт отделен от базы слоем
диэлектрика). Эгн конструктивные особенности, вытекающие из
способа изоляции БТ, обусловливают его преимущества
по сравнению с БТ с изоляцией />-л-переходом, так как
размеры нзопланарного БТ и других интегральных
элементов оказываю[ся значительно меньшими. Дело в том,
что дн(|)фузнонныс изолирующие области и база БТ
формируются с помощью различных фотошаблонов. Чтобы
избежать смыкания базовой и изолирующей областей,
необходимо расстояние между ними выбрать с учетом
допуска на совмещение.
В БТ с боковой
диэлектрической изоляцией
такой необходимости
|Хл| нет. Структура ивчист-
*'' ся самосовмещеппой.
11едостатком данного
метода
комбинированной изоляции явчяется
ограниченный набор
компонентов, который
может быть реализован
в БИС (БТ с
вертикальной структурой и juh-
таксиальнымп
резисторами, критичными к
толщине пленки).
Методом, свобод!i ы м
от отмеченных"
недостатков , я вл яется метод
изопланар-п (рис. .'3.14).
В отличие от
предыдущего данный метод
предусматривает
наращивание эпнтакеннлыюн
пленки л-типа.
Следствием этого является
io„ что изолированные
области обладают элск-
о)
Рнс. 3.13. Структура
ванной изоляцией:
БТ с
номбнниро-*
тронроводностыо л-ти-
<! — топология! о — структур* БТ. мэгото1л«нно-Па^ ИХ МОЖНО ИСГЮЛЬЗО-
го «„.ояом нюпп.нар.Л, 1-стру*|у1» 6Т. «го-Вать в качестве КаЛЛеК-
г01Л«ш»ого маюдом нэоплапар-п
вать
100
торных областей БТ и
областей для
размещения компонентов БИС.
На рис. 3.13, о.о
приведены соответственно то*
пологня и структура
Б Г типа п-р-п с
вертикальной структурой.
Кроме этого вида БТ
метод обеспечивает
формирование компонентов
всех видов, которые
могут быть созданы в ИМС
с изоляцией /7-л-нерехо-
дом. Реализуемая
структура является наиболее
универсальной из всех
известных и позволяет
достичь максимальной
плотности компоновки
за счет еммосовмещення
областей.
На рис. 3.15
приведена последовательность
формирования ИМС
методой VIP. Данный
метод отличается от
предыдущих способами
травлении и заполнении
канавок. 1 равпение
канавок осуществляют
путем анизотропного
травления кремния
определенной кристаллографической ориентации (в данном случае
используется ориентация ПО). Как видно из рис. 3.15,
форма канавок под изолирующие области обеспечивает
более высокую плотность компоновки. Однако способ
-иполисния канавок путем нанесения полнкрпсталлнчес-
ього кремния с последующим его сошлифовывапнем не
обеспечивает хорошей технологичности в целом. Повысить
плотность компоновки в элементах ИМС с
комбинированной изоляцией можно, используя метод щелевой изоляции,
согласно которому производят травление узкой щели в
структуре со сплошным скрытым л' -слоем н последующее
ее заполнение за счет оксидирования боковых стенок.
Рис. 3.14.
мировання
нар VI
Последовательность фор-
ИМС методом нлоппа-
101


so
n
p
SfOi
Структура узлов изоляции,
формируемых данным
методом, приведена на рис. 3.16.
Основная трудность
заключается в формировании узкой
и глубокой щели с
вертикальными стенками и
соблюдением режимов ее заполнении
путем илазмохимнческого или
ионного травления.
Недостатком конструкции,
изготавливаемых по нлапарной
технологии, является то, что слон
металлизации располагаются
по поверхности кристалла.
При уменьшении размеров
компонентов размеры слоев
металлизации становятся
основным фактором,
ограничивающим плотность
компоновки элементов при
изготовлении БИС. Учитывая то, что
большую площадь занимает
слой металлизации цепи
питания, очевидна необходимость
формирования этой цепи в
объеме полупроводника.
Одним из возможных решении
этой проблемы является
расположение слоя
металлизации, по крайней мерс шины
питания, в изолированной
области и соединение его с
компонентами через слон
легированного
полукристаллического кремния. Па рис. 3.17
представлена схема такой
конструкции ИМС,
сформированная на
полупроводниковой подложке /, имеющей
изолированные 5 и
изолирующие б области. Изолированные области 5 содержат
активные и пассивные компоненты. В средней изолированной
области расположены два БТ, в крайних изолированных
областях 5 компоненты не указаны.
п
р
П
Ж2Ж
Р~
Рнс. 3.15. Последовательность
формирования ИМС методом
VIP
102
1
1 «
п
}
/ ft /'
W
\
р
ft
р
п
п
п
р
р
л>
6)
Рнс. 3.16. Структуры узлов при щелевой изоляции:
и — с эпмтаксмопьнон ппанчой р-тмпа; б — с »пмт*кснельмой ппамион п-типа
Изолирующие области 3 имеют диэлектрический слой 4
и заполнены нолнкрнсталлическим кремнием,
легированным донорнон или акцепторной примесью.
В изолирующих областях расположены шины цепи
питании 5, которые соединены через слой полнкрнстал-
лпческого кремния 4 с эмпттерпымн областями
транзисторов, расположенных в средней изолированной области
2, посредством металлических электродов б.
Экономия площади кристалла и, следовательно,
повышение плотности компоновки элементов ИМС достигаются
за счет выполнения шины питания в изолирующей области
в объеме кристалла, а не на поверхности, как это делается
обычно. Шина питания имеет малое сопротивление и,
что особенно важно, она надежно электрически изолирована
как от подложки, так и от изолированных областей.
11а рис.3.18 приведена последовательность создания
изолированного Б Г методом локальной гомоэпитакенн.
Принципиальным отличием данного метода от методов типа
«нзопланар» является формирование элементов ИМС в
областях, полученных методами локальной гомоэиптакспн.
Рис. 3.17. Структура ИМС с металлизацией а изолирующих
областях
103


5/Oj
Л-
^
i_m
p
5/,Л/4 5/Oj
^nftm
t:
"Г
7
л
Рнс. 3.19. Последовательность
создания БТ по модифицированному
методу локальной гомоэпнтаксни
Рнс. 3.18. Последовательность
создания БТ по методу локальной
гомоэпнтаксни
Недостаток метода кристаллографическое
несовершенство участков изолированных областей, примыкающих
к изолирующему оксиду, что затрудняет реализацию
пристеночного БТ. Этот недостаток устраняется при
использовании модифицированного метода локальной эпитакспн
(рнс.3.19). При этом формируются не изолированные, как
в предыдущем случае, а изолирующие области, для которых
кристаллографическое несовершенство несущественно.
ГО 1
§ 3.4. Функционально-интегрированные
элементы БИС
Функционально-интегрированное исполнение
заключается в совмещении рабочих областей различных
компонентов (активных и пассивных) в одной изолированной области.
При этом одни и тот же элемент (р-л-переход или
диффузионная область) одновременно выполняет несколько
различных функции (например, одни и тот же р- л -переход может
одновременно выполнять функции коллектору в одном
транзисторе и функции эмиттера в другом). Геометрию
и взаимное расположение элементов коисфукцнп (/?-«-
переходов, эпнтаксиальных и диффузионных слоев,
омических контактов и т.д.) выбирают таким образом, чтобы
обеспечить необходимые токи и падения напряжения,
т.е. правильное функционирование структуры в качестве
логического элемента или элемента храпения двоичной
информации.
Классическим примером такого совмещения может
служить ключ, построенный на МОП-транзисторах с
электропроводностью одного типа (рнс.3.20). Функции стока и
активного истока нагрузочного прибора выполняет
диффузионная область. Необходимо отметить, что простая
конструкция МОП-транзистора позволяет использовать элементы
функциональной интеграции иа более ранних этапах,
чем в ИМС на БТ. Однако это ограничивает возможные
структурно-топологические решения. Кроме того,
применимость метода функциональной интеграции ограничена
из-за поверхностного характера физических процессов,
лежащих в основе принципа работы МДП-нрнборов. Так
как приборы такого типа работают па основе
поверхностных эффектов, то возможное число структур ио-тонологн-
ческнх решении сведено к минимуму.
Рис. 3J0. Структура инвертора на МОП-тр»нзнсторож одного
типа электропроводности
105


Классификация. Проведем классификацию известных
функционально-интегрированных элементов по
иерархическому принципу: тип— класс — и ид — разновидность.
Сначала рассмотрим только функционально
интегрированные элементы, построенные на БТ.
В качестве первого классификационного признака (типа)
примем тип схемотехнического построении логической
схемы, выполняющей элементарные логические функции
И (ИЛИ) в сочетании с инверсией. В соответствии с
традиционными типами логических схем функционально-
интегрированные элементы подразделяются на элементы:
ПСТЛ. ДТЛ. ТТЛ, ЭСЛ.
В качестве второго классификационного признака
(класса) примем методы функциональной интеграции. В
настоящее время известны и широко используются при
синтезе функционального интегрирования элементов БИС
различные способы совмещения рабочих областей активных
и пассивных компонентов. Па основании анализа большого
числа конструктивных вариантов функционально
интегрированных элементов различного назначения выделим
наиболее часто используемые:
1) совмещение резисторов с базовыми РБТ и
коллекторными РКТ-областями БТ;
2) совмещение отдельных рабочих областей различных
активных компонентов (диодов или транзисторов) с
вертикальной структурой (СВТТ);
.3) совмещение отдельных областей различных БТ,
например типов п-р-п и р-п-р с вертикальной и
горизонтальной структурой (СВГТ);
4) совмещение рабочих областей ПТ
взаимодополняющего типа электропроводности (ППТ);
5) совмещение рабочих областей различных
полупроводниковых приборов, например биполярного п полевого
транзисторов (ПБТ).
Таким образом, в пределах каждого типа
функционально-интегрированные элементы подразделяют па
несколько классов в соответствии с методами функциональной
интеграции.
На основании пропеченного анализа физической
структуры и организации цепей питания можно выделить
третий характерный признак
функционально-интегрированных элементов — вид цепи питания.
Следует отметить, что организация цепи питания в
функционально-интегрированных элементах имеет большое
значение. Как известно, классическая цепь питания ИМС,
встроенная на резисторах (РЦП), не позволяет допустить
высокой плотности компоновки. Совершенствование ин-
егральных структур привело к новым способам
построения цепи питания. Наибольшее распространение
получили диодные, транзисторные и инжекцпонные цепи
ШТсШИЯ.
Диодная цепь питания (ДЦП) работает аналогично ре-
шеторпым и выполняет функции ограничения тока,
потребляемого схемой от источника питания.
Под транзисторной цепью питания (ТЦП) понимают
цепь, в которой в качестве нагрузочного элемента
используется как Б Г, так и различные виды униполярного
транзистора, например МОП-транзистор,
Под инжекционной цепью питания понимают
конструктивные элементы, обеспечивающие введение неосновных
носителей заряда в базовые области БТ.
Предложенную систему классификации можно
представить в виде морфологической таблицы (табл.3.1). Области,
отмеченные кружком, соответствуют известным, а области,
отмеченные знаком плюс, — практически реализованным
видам функционально-интегрированных элементов.
Неотмеченные области относятся к неисследованным видам.
Незаполненные графы (X) в пределах каждого класса
(заштрихованные области) свидетельствуют о
возможности и появлении новых способов организации ценен
питания п новых методов функциональной интеграции.
Предложенная таблица наглядно представляет в
систематизированном внче достижения в области создания
элементной блзы биполярных НМС.
Кроме того, она позволяет прогнозировать появление
новых функционально-интегрированных элементов.
Рассмотрим функционально-интегрированные
элементы более подробно.
Элементы с совмещенными активными и пассивными
компонентами. Исторически первыми были разработаны
структурно-топологические элементы со совмещенными БТ
и пассивными компонентами. В данную группу фупкцио-
палыю-ннтегрнровапных элементов входят элементы,
занимающие в табл.3,1 позиции, соответствующие классам
РБТ и РКТ.
В приведенной на рис.3,21 структуре функционально-
интегрированного элемента РКТ осуществлено
совмещение пассивных компонентов в коллекторных областях
транзисторов. В соответствии с принятой классификацией
этог элемент следует отнести к типу ТТЛ, классу РКТ
107


и виду РЦП. Условное
обозначение данного
функционально -
интегрированного элемента: ТТЛ —
РКТ — РЦП.
Использование данного
пюсоба функциональной
интеграции (особенно при
построении маломощных
IIMC) дает значительную
экономию площади
кристалла, позволяет в
широких пределах варьировать
мощность, потребляемую
схемой, путем изменения
толщины п удельного
сопротивления коллекторной
области. Для увеличения
сопротивления эпитаксн-
альиых коллекторных
слоев используют «пережатие»
эпитаксиальпой области,
где размещается резистор,
с помощью скрытых или
диффузионных
поверхностных слоев, тип
электропроводности которых
противоположен типу
электропроводности
эпитаксиальпой пленки. На рис.
3.22 показана структура
элемента, содержащего
гакпе области (области /).
Такую структуру применяют для создания схем на ЭЛЛ.
На рнс.3.23 показана топология триггерпой схемы,
выполненной в одном изолированном кармане «-типа
электропроводности па /1-^-п-трапзпсторах. Создание такой
структуры стало возможным благодаря использованию в
качестве резистивиых слоев участков эпнтаксиалмсой пленки
«пережатых» скрытым /?*-слоем и поверхностным
диффузионным слоем.
К данной группе элементов примыкает
функционально-интегрированные элементы класса РБТ, в которых
пассивные компоненты совмещены с базопммн областями
транзисторов (рис.3.24). Наибольший эффект достигнут в
Рнс. 3.21. Фуннцнонвльно-ин-
тегрнрооанный элемент типа
РКТ:
а — >ньм»*пентм*я скома: б — юполо-
гнш; а — структуре
109


Б
Р
Э
С
К
э
о
f
^^^^—^j^u^^Ab^-^Sb^-
N
Р
ZJ
N
"Vtffeb/^
t»
Рис. 3.22. Структуре базового элемента на >мнттернык повтори-
теляк
Рис. 3.23. Структура трнггерной схемы,
сформированном ш одной изолированной области
НО
настоящее время п сочетании с комбинированным
способом изоляции тина «гнзопланяр». Данный способ
функциональной интеграции позволяет также эффективно
реализовать в ИМС основные достоинства коллекторно-изо-
лированных структур.
На рнс.3.25,а—в показана последовательность перехода
от традиционно-топологического решения к
функциональному интегрированию. Анализируя описанные структуры,
t
л
-d-
й?^
£=>
а)
т£т
ш
т.
1_Г
Ш
о)
Рис. 3.24. Фумкцномальио-ингсгрировоннын элемент тнпв
РБТ:
О — >rtiftBe/ioittiiSH схеме; С — топологий; t — структура
111


Рнс. 3.25. Последовательность создвння функцнонально-ингсгрнро-
■анной структуры
иетручпо заметить, что н подобных конструкциях
возможно пронести тра цтнонное рал деление компонентов
ИМС.
Описанные функционально-интегрированные элементы
полностью не устраняли недостатков традиционных
структур ИМС н<) БТ. Изоляция элементов продолжает
оставаться необходимой, хотя количество конструктивных
элементов изоляции уменьшилось. Следовательно,
технология ИМС не претерпела существенных изменении.
За счет функциональной интеграции сократилось число
внутрисхемных металлизированных соединении и
контактных окон, уменьшилась площадь, необходимая дли
размещения элементов, и повысилась степень интеграции.
что позволило реализовать первые БИС на БТ.
Поиск новых путей повышения степени интеграции
БИС привел к созданию нового схемотехнического
решения базового логического элемента — интегральной
инжекционной логике (см.гл.1). Это простое
схемотехническое решение оказалось удобным с точки лрепни
реализации в виде функционально-интегрированной структуры.
Элементы с ннжекционпым питанием. Принципом,
положенным в основу физической структуры
инжекционной логики, яилнечея функциональная интеграция
рабочих областей нагрузочного и переключательного
элементов инвертора.
Конструктивно цепь питания, или НЭ элемента И~Л,
112
может быть реализована в виде генератора тока,
выполненного на транзисторе или на фотодиоде. В соответствии с
классификационной таблицей инжекцнониая логика может
рассматриваться как функционально-интегрированный
элемент с транзисторной или фотодноднон (инжекционной)
цепью питания, т.е. как элемент типа НСТЛ, вида ТЦП
или ИЦП. В ИМС инжекцнонного типа можно использовать
БТ с вертикальной пли горизонтальной структурой. На
рпс.3.26 приведены структуры элементов с И\П в виде
горизонтального или вертикального /?-л-/?-трс!пзисторов.
В элементе с транзисторной цепью питания коллекторная
н базовая области /)-л-/?-трапзистора типа (п-р-п) совмещены
соответственно с базовой и эмиттерной областями
переключательного фаизнстора типа п-р-п (р-п-р). Поэтому
данные структуры можно отнести к классам СВГТ и
СВВТ. В отличие от известных схем с непосредственными
связями в инжекционной логике в качестве
переключательных элементов применяют инверсно включенные
транзисторы, что в схемах с общим эмиттером позволяет
отказаться от изоляции отдельных транзисторов, входящих
в состав логических схем. Отсутствие изоляции является
принципиальным преимуществом инжекционной логики
перед известными схемами и структурно-логическими
решениями ИМС.
В нижекцнонпом элементе типа ИСТ Л — СВГТ — ТЦП
а)
9И <?Б р«, <?Кг оЭ
р\ \ р UdJ LG-i-l [ LJLJJ
К# oKfi
, mil ш i .
n
Л1
p*
Рнс. 3.26. Структуры элемента И"Л:
ci — с горнзон10пы1ым НЭ; О — с вертим»! ьны».
НЭ
5 Зак2323
113


отсутствует металлизация, объединяющая нагрузочный н
переключательный транзисторы в схему инвертора. Но
для объединения отдельных инверторов в простейший
логический элемент ПЛИ — НЕ металлизация необходима.
Хараюериой особенностью структуры типа СВВТ — ТЦП
является отсутствие металлических шин питания, их
заменяют соответственно подложка и общая эмиттерная
область переключательных транзисторов. В настоящее
время существует большое число различных модификации
структур элементов И\П (рпс.3.27, а г). Разработка новых
структур обусловлена стремлением устранить недостатки.
присущие классической ипжекционной логике: низкое
быстродействие, малпй коэффициент передачи иагрузт-
пого транзистора, невысокая нагрузочная способность.
Из перечне 1снных недостатков наиболее существенным
является низкое быстродействие. В пнжекцнонппх
структурах время задержки переключении определяется в ос
нов ном накоплением пеосповппх носителей заряда в змит-
тсриой п базовой областях переключательного трапзнсюра
и сравнительно высокими значениями барьеримх емкостей
эмпттерного р-л-перехода. В большинстве
модифицированных структур делаются попытки частично или полностью
устранить этот недостаток. В структуре, приведенной
на рис.З^.я, это достигается использованием боковой
диэлекфическон изоляции.
В структуре, приведенной на рис.3.27,6, произне icho
совмещение контактов к коллекторным областям с эле
ментами внутрисмежиЫХ соединении, выполненных из
пол»кристаллического кремния. В сочетании с боковой
диэлектрической изоляцией, служащей жестьой маской,
удается уменьшить не только абсолютные значения
площадей р-л-переходоп. по П отошенпе площади эмпттерного
/?-/]-перехода к площади коллекторных /?-л-иерехо ion,
Рнс. ЭЛ7. Модифицированные структуры элемента И*Л
114
следовательно, и коэффициент усиления переключательного
транзистора. Проектируются структуры, в которых
стремятся увеличить эффективность цепи питания при
одновременном увеличении плотности компоновки. К таким
структурам относятся структура с самосовмещепным
инжектором (рис.3.27,6) н структура с вертикальным р-п-р-
транзистором, охватывающим пассивную часть базовой
области переключательного транзистора (рнс.3.27,г).
Следует отметить, что самосовмещенпын инжектор
используется п в структурах с боковой диэлектрической
изоляцией (рис.3.27,г). Стремление повысить
нагрузочную способность ипжекционнон логики приводит к
созданию структур с эмнпером переключательного
транзистора, выполненным и виде скрытого /1ь-слоя
специальной конфигурации. В подобных структурах л+-
слон располагают только поч коллектором
переключательного транзистора, чем достигается рациональное
распределение инжектированных в базу неосновных носителей
заряда и повышение инверсного коэффицпеп га усиления
переключитечыюгО транзистора. Увеличение инверсного
коэффициента усилении переключательного транзистора
достигается также уменьшением толщины п концентрации
примесей в базовой области под коллектором.
Анализ модифицированных структур показывает, что
большинство технических решений, заложенных в них,
являются компромиссными. Улучшение параметров
неизбежно влечет усложнение технологии.
Ранее были рассмотрены
функционально-интегрированные элементы, содержащие в качестве ПЭ биполярные
транзисторы.
В основу структуры базового элемента нпжекцпоипо-
поленон логики положен принцип функциональной
интеграции технологически совместимых полупроводниковых
приборов, использующих явление нпжекцнн неосновных
носителей заряда И полевой эффект. В этом смысле
элементы нпжекционно-гтолсвой логики представляют собой
качественно нов1 re функциональные устройства. Струмура
инвертора ИПЛ приведена на рпс.3.28. Элемент содержит
ПЭи виде ПТУП, затвор которого служит входом, а сток —
выходом инвертора. МЭ инвертора является генератором
тока, одни электрод которого подключен к затвору ПТУП,
а другой — к шипе нсгочппка питания (общая шипа
питания подведена к истоку ПТУП). В структуре, показанной
на рис.3.28, генератор тока выполнен в виде БТ
дополняющего переключательному типа электропроводности. Такое
5е
115


конструктивное выполнение генератора тока являетсн
оптимальным. Генератор тока может быть реализован так
же в виде вертикальной транзисторной структуры (с
инжектором-подложкой), в виде облучаемого р-/г-иере
хода, в маетности /7-л-перехода затвор — исток
переключательного транзистора. При синтезе структур!
ИПЛ-злемснта осуществлено совмещение коллекторной
Fn Вход Выход
,т, Н
Рнс. 3J8. Структур* инвертора ИПЛ
н базовой областей ошюлярного /7-л-/7-транзистсра со-
ответгтейнио с aai норной и ucyokodoh областями п-клиаль-
ного полевого транзистора с управ плющим /wi-нерсходом.
Особенностью структуры ИГЛ является возможность »|юр-
мнровяння рабочих областей прибора в монокристалл и-
ческой подожке без энпгагсенальной пленки, что
обеспечивает ряч преимуществ данного элемента по сравнению
с известными биполярными функцнонально-шпегри-
рованиымп элементами — простоту технологии, большой
процент выхода годных. Технология ИПЛ отличается
от технологии классической П\П наличном в затворной
области маскированною участка, под которым
формируется канал ИТ. Топология элемента допускает выполнение
выхода инвертора в виде нескольких независимых стоковых
областей, аналогично многоколлекторному выходу
элементов ИгЛ. Оптимальной с точки зрения простоты
изготовления является конструкция переключательного
элементj n виде структуры с вертикальным каналом, а
генератора тока в виде горизонтального БТ, что
обеспечивает функциональною интеграцию и технологическую
совместимость БТ и ПТУП.
Расширение функциональных возможностей
логических схем типа ИЛЛ и ИПЛ и реализация базового
логического пептиля без внутрисхемной металлизации является
важной задачей в связи с созданием СБИС Поставленная
цель может быть достигнута введением, но крайней мере,
одной дополнительной инжектирующей области,
расположенной между эмиттер-ш горизонтального нагрузочного
п
не
и базой вертикального переключательного транзисторов
и соединенной с входным электродом, пли ряда
инжектирующих областей параллельно друг другу по периметру
базовой области вертикального транзистора. Структуры
подобных интегральных логических схем приведены на рис.3.29.
Вход А Вход В
Q 9
Вход» Вход/?
а)
Вход С Вход О
6*
Рнс. 3.29- Топология базовых элементов И-71 с перехватом тока:
a — с околкой /югнКоЬ при лрслодова1влуно внлк>чиИ"Ъ1х /J-ri-jj-ipemMCTe-
роя; С — с ах одной л о гн и ой н* послвдоа#тольмо-п*р/ллельмо artniOHomiWE
р*Л-р-*рвнЭнСТОр0К
На рис.3.29,а,6 представлены схематические изображения
ингегральиых логических схем с одной дополни гепыюй и
несколькими инжектирующими областями, соответствующие
схематическим решениям, представленным на рнс.1.32,а,б.
Приведенные примеры не исчерпывают варианты
реализации интегральной логической схемы с
дополнительными нижектнруюшдшк областями. Описаццое структурно-
топологическое решение моткет быть использовано также
и для элементов тина ИПЛ-
Интегральные логические схемы данного класса обладают
следующими преимуществами: отсутствием металлизации
внутрисхемных соединений, используемой для соединения
отдельных инверторов в схему логического вентиля;
реализацией на одном кристалле как вентилей И — НЕ, так н
ИЛИ—НЕ путем изменения топологии; отсутствием
изоляции между элементами. Перечисленные преимущества
значительно расширяют функциональные возможности
логических схем с иижекциониым питанием. Такие базовые
логические элементы могут быть изготовлены по обычной
планарно-эпитаксналыюн технологий без увеличения числа
технологических операций, а также числа фотошаблонов,
необходимых для формирования структуры классической №Л.
Описанные функциоилльно-нитегрнроваппые элементы
содержат только активные элементы — БТ, причем элементы
входной логики выполнены па транзисторах взаимно
дополняющего типа электропроводности. Поэтому условно данные
117


функционально-интегрированные элементы можно отнести
к типу ТТЛ и классу СВТТ с транзисторной цепью питания.
§ 3.5. Тенденции развития физической
структуры ИМС
Повышение степени интеграции или увеличение числа
схемных элементов in кристалле — одни из основных
путей совершенствования физической структуры и
технологии ИМС, Повысить степень интеграции можно, увелнчи
вая плотность компоновки, а также повышая выход годных
изделий, т.е. технологическим путем.
Повышение плотности компонозкн или увеличение
числа схемных элементов, размещаемых на единице
площади кристалла, является oinoii из основных
закономерностей эволюции ИМС. Этого достигают посредством
уменьшения геометрических размеров н за счет функциональной
интеграции.
Уменьшение размеров компонентов является одним
из наиболее важных факторов, обеспечивающих
дальнейший прогресс микроэлектроники. Оно может быть
достигнуто двумя взаимодополняющими путями. Первый путь
базируется на использовании методов фотоэлектронной,
ионной и рентгеновской литографии, второй на
применении специальных технологических приемов (методы
самосовмещения), заключающихся в устранении операции
совмещения в процессе литографии.
Так как рабочие области компонентов ИМС
формируются посредством различных технологических операций
с помощью различных фотошаблонов, то возникает задача
совмещения фотошаблона (рентгеношаблопа) или маски
при экспонировании электронным путем для проведения
последующей технологической операции с областью
компонента ИМС. сформированной па предыдущей
технологической операции. Поэтому при проектировании ИМС, чтобы
избежать смыкания областей компонентов, расстояния
между ними выбирают несколько большими (иа допуск
совмещения), чем это необходимо для функционирования.
Поскольку допуски па совмещения соизмеримы с
минимальным топологическим размером, бесполезное с точки
зрения параметров компонентов и плотности упаковки
увеличение размеров может быть существенным. Этот
проигрыш в размерах особенно ощутим при субмпкронных
размерах областей, обеспечиваемых рентгенолнтографней.
\\ъ
ОРГАНИЗАЦИЯ
ОСНОВНЫХ ТИПОВ
ПОЛУПРОВОДНИКОВЫХ
БОЛЬШИХ ИНТЕГРАЛЬНЫХ
МИКРОСХЕМ
§ 4.1. Общие вопросы
организации ИМС, БИС И СБИС
В предыдущих главах были рассмотрены признаки
(за исключением структурно-технологических), отдельные
элементы и фрагменты ИМС без взаимосвязи па уровне
всего кристалла. Однако из всей совокупности признаков,
характеризующих 1IMC, можно выделить те, которые
относятся к ИМС в целом. Совокупность этих признаков
определяет системную схемотехническую и
топологическую организацию ИМС.
Системную организацию ИМС можно отобразить
структурной схемой, определяющей пзанмоденствие узлов и
блоков системы на информационном уровне,
схемотехническую— принципиальной электрической схемой,
характеризующей взаимодействие элементов и блоков БИС иа
уровне электрических сигналов.
Под топологией полупроводниковых ИМС понимают
пространственно-геометрический порядок размещения
элементов, их форму и вид соединения между ними на поверхг
ности кристалла полупроводника. Топология охватывает
пмшъ часть конструктивных признаков ИМС.
Топологическая организация может быть описана
топологической схемой, определяющей форму слоев, а также
взаимное расположение элементов и межэлементных
соединении на поверхности кристалла. Основной является
системная организация, а схемотехническая и
топологическая организации определяются исходя из системных и
технологических требований. Существует и обратная связь.
Иа системную организацию БИС влияет специфика ИС,
в частности ограниченное число контактных площадок
и л и вы водов кор п уса.
На принципы организации БИС и СБИС влияют
способы трассировки межсоединений. С повышением степени
119


интеграции возрастает сложность создания межсоединении,
а также увеличивается площадь, занимаемая ими на*
поверхности кристалла. В иекочорих типах СБИС, за
исключением регулярных схем, в частности ЗУ, площадь,
занимаемая межсоединениями, превышает суммарную
площадь компонентов (транзисторов, резисторов и т.п.). Одним
из путей решения данной проблемы является разработка
архитектуры систем, позволяющая перейти на
регулярные схемы, аналогичные ЗУ.
Организация БИС, с одной стороны, зависит от ее
системных функций, а с фугой—от конструктивных ч
технологических особенностей ИМС Специфика
микроэлектроники и заключается в том. что технологические
возможности определяют, как правило, системные
решении устройств хранения и обработки цифровой
информации. Примером этого является микропроцессор,
представляющий собой систему, предназначенную для выполнения
n mv\e ИМС.
Для каждого уровня интеграции существуют свои
наиболее оптимальные формы организации. Степень
интеграции для цифровых ИМС характеризуется числом
логических вентилей, содержащихся на кристалле.
ИМС с числом вентилей менее 100 относятся к ИМС
ма.юй степени интеграции. СИС содержит порядка 10й,
БИС — 10- + \0\ СБИС — \& ~ W и УБИС —
свыше Ю7 вентилей.
ИМС малой степени интеграции предстаапялн собой
логические вен гили, выполняющие простейшие логические
функции, фнггерпые схемы (триггеры, сумматоры,
дешифраторы и т.п.) или схемы усилителей. В топологическом
отношении перине ИМС — это базовые кристаллы с
набором транзисторов* резисторов и других компонентов,
которые объединялись путем металлизации в различные
логические и трпгтерные схемы. Схемотехническая
организация таких ИМС практически совпадает с организацией
базового логического элемента. По мере роста степени
интеграции появились возможности реализовать в виде
СИС простейшие блоки и узлы традиипоппых систем
обработки и хранения дискретной информации. При этом
область применения СИС сужается, что влечет за собой
увеличение типов СИС при одновременном уменьшении
производства п. следовательно, увеличении стоимости.
Таким образом, рост степени интеграции вхочнт в
противоречие с экономическими факторами.
120
На этом этапе развития микроэлектроники нз всей
совокупности полупроводниковых ИМС выделяются и
начинают быстро прогрессировать ИМС, для которых данного
противоречия не существует— полупроводниковые ЗУ.
В таких ЗУ, в первую очередь, находили применение
технологические новшества и реализовались последние
структурно-топологические и схемотехнические достижения.
С появлением БИС ЗУ стали осуществлять системную
организацию БИС, так как БИС ЗУ представляет собой уже
не элемент, а вполне законченное изделие, являющееся
самостоятельной частью цифрового устройства. Создавались
ЗУ с произвольной выборкой (ЗУПВ) и постоянные
запоминающие устройства (ПЗУ). Каждый нз видов ЗУ имеет свою
системную, схемотехническую и топологическую
организацию.
По мере дальнейшего увеличения степени интеграции
обострялось противоречие меж чу универсальностью
применения БИС и степенью интеграции. Появление л
быстрое развитие БИС ЗУ явилось лишь временным выходом.
На ранних этапах развития микроэлектроники казалось,
что любое вычислительное устройство можно разделять на
части, по сложности соответствующие достигнутому в это
время уровню интеграции, изготовить эти части в виде ИМС,
монтировать ИМС на платах, обеспечивая постепенное
усовершенствование вычислительном техники. Постепенно
повышалась степень mrrei рации и соответственно все более
крупные части вычислительных устройств удавалось
реализовать в виде ИМС. Однако уже при степени интеграции,
соответствующей ИМС среднего уровня интеграции,
выяснилось, что на пути развития микроэлектроники возникают
значительные трудности. Декомпозиция вычислительных
устройств па части, пригодные для интегрального
исполнения, при увеличении их объема становилась все более
затруднительной, росла номенклатура ИМС и возникали неои-
тимальпые решении относительно числа внешних выводов
ИМС. ИМС стали терять универсальность. Выхоюм из
критической ситуации явилось изобретение микропроцессора
(МП).
При достижении степени интеграции до нескольких
тысяч (десятков тысяч) элементов на кристалле появилась
возможность создавать цифровые 1IMC, выполняющие
функции, аналогичные ф>нкциям процессоров ЭВМ, но
обладающих меньшей производительностью.
Идея создания процессора малой шпнелнтелыюн
мощности для выполнения различных относительно простых
121


программ по обработке информации, специализированного
на каждый определенный вид работ с помощью ПЗУ, и
привела к реализации микропроцессора (МП). ИМС, являющиеся
элементной базой ЭВМ и других электронных систем, с
изобретением МП вышли на аппаратурный уровень.
Качественно новым признаком стали архитектурные решения
систем цифровых -автоматов. Подобные ИМС необходимо
рассматривать уже не как чисто аппаратное средство, а как
носитель программы или базы данных.
МП представляет собой БИС, сочетающую в себе
большие функциональные возможности с большой
универсальностью применения. Универсальность применения
достигается использоиаипем программного способа выполнения
логических и арифметических операции над числами. При
этом вычисление любой сложной функции осуществляется
соответствующей программой. МП позволили создать новый
класс вычислительных машин — мпкроЭВМ. С увеличением
степени интеграции появилась возможность реализовать
мпкроЭВМ на одном кристалле в вице одной СБИС. По
несмотря на это, микропроцессорный подход не решил всех
проблем, стоящих перед микроэлектроникой. Продолжают
оставаться необходимыми БИС частного применения,
предназначенные для пребразования информации в ограниченном
классе аппаратуры. Подобные БИС могут быть реализованы
как в виде полностью заказных (специализированных)
микросхем, так и в виде нолузаказных на основе базовых
матричных кристаллов (БМК).
Прежде чем перейти к рассмотрению конкретных форм
оргаппз-щпн БИС и СБИС, остановимся на общем для всех
типов БИС, СБИС и УБИС принципе схемотехнической
организации.
Несмотря на большое разнообразие способов
организации, БИС и СБИС конструируют в соответствии с одним
основополагающим принципом (рис. 4.1). Обобщенная
структурная схема БИС (СБИС) содержит три блока.
Первый блок обеспечивает требуемую помехоустойчивость
БИС как микросхемы в целом; осуществляет согласование
уровней логических сигналов и выполняет определенные
Q--
§с •
к Z
ю :
-ч
Входные
элементы
•
• >
• а
•
Внутренние
элементы
• -
• -
Выходные
элементы,
трансляторы
урооней
•■• ■••
_Л О
2$
5
Ркс. 4.1. Структура схемы БИС
122
логические функции. Блок построен на комбинационных ло
гпческих схемах. Второй блок может содержать
комбинационные и последовспельностные логические схемы с
уменьшенным логическим перепадом. К элементам этого блока
предъявляются иные требовании по помехоустойчивости
(менее жесткие, чем к элементам первого блока). Третий блок
содержит элементы, восстанавливающие логический перепад,
развязывающие внутренние элементы от внешней емкостной
нагрузки и обеспечивающие работу на ннзкоомные линии
связи. Кроме того, блок должен включать трансляторы
уровнен для согласования внутренних малосипюльиых
логических элементов с серийными ИМС типов КМОП. 1 wi
и ЭСЛ.
При построении СБИС к параметрам ИМС в целом и
составляющих ее базовых элементов предъявляют различные
требования. Основное различие заключается в трсбошииях
па помехоустойчивость и нагрузочную способность. 1 рсоуе-
мое напряжение помех обычно равно сотне милливольт для
СБИС в целом; для базовых логических элементов оно
может составлять единицы милливольт н меньше, по сохранять
свое положительное значение при наихудших условиях
эксплуатации.
Требование к геометрическим р 1змерам базовых
элементов и плотности их компоновки сводится к минимизации
площади, занимаемой элементом на кристалле, с учетом
ограничений на допуски технологических параметров.
Требование максимальной степени интеграции
удовлетворяется путем оптимального выбора размеров кристалла
СБИС с учетом рассеивающей мощности, уровня
технологии и экономических факторов.
§ 4.2. Запоминающие устройства
с пронг&опьнок выборкой
Классификация. Классификация БИС ЗУ представлена
в виде диаграммы на рис. 4.2. Основным
классификационным признаком полупроводниковых ИМС памяти считают
вид технологии изготовления. По технологии изготовления
ИМС ЗУ делятся па четыре вида. Основными внл^м» п "а"
стоящее время являются: I) биполярные; 2) на МДП-тран-
зисторах; 3) на -полевых транзисторах с управляющим
переходом; 4) на приборах с зарядовой связью. Вид
технологии определяет физическую структуру кристалла и
топологическую организацию БИС ЗУ. Принцип работы базовых
элементов характеризует также и системную организацию
123


Полупроводниковые ИМС ЗУ
Биполярные
f
й
СОЗУ |
со
1Л
ОЗУ
АСОЗУ
Полевые
о
Т
п
о
1ПЗС)
1
х
X
X
3
•о
X
X
1 мдп 1
Е
со
О
I
О
X
со
LO
Эч
со
О
>*
со
<
I
со
О
1
X
X
fiL^il
со
l
ПТУП
>.
со
О
Эч
со
О
и
<
т
£~Л
со
L£J
1
1С
К
X
2
х
X
ЛИ
со
О
Рис. 4.2. Классификационная диаграмма БИС ЗУ
и режимы работы. Согласно режимам работы ЗУ делят на
статические динамические п квазнстатнческие. В
статических ИМС ЗУ сохранение информации обеспечивается с
помощью постоянного источника питания. Такие ИМС
потребляют мощность от источника питания, при
отключении которого информация стирается. В динамических ИМС
ЗУ информация сохраняется в виде зарядов на
конденсаторах, являющихся частью элемента памяти. Восстановление
информации происходит периодически во время действия
импульсов питания. В квазистатнческнх ИМС ЗУ
информация сохраняется также в виде зарядов на конденсаторах
элементов памяти. Регенерация информации производится
посрекггвом считывания н повторной записи считанной
информации в каждом элементе памяти. В течение этого
периода времени источник питания не требуется. Динамические
и квазнстатнчеекге ИМС ЗУ характеризуются временем,
в течение которого заря»; на запоминающих конденсаторах
может быть однозначно идентифицирован с записанной
информацией.
124
По функциональному назначению и системной
организации БИС ЗУ подразделяют на следующие основные типы:
БИС оперативных запоминающих устройств (ОЗУ), т. е.
ЗУ с оперативной записью и считыванием информации; БИС
ассоциативных запоминающих устройств (АЗУ), т- е. ЗУ,
в которых кроме функции хранения, оперативной записи и
считывания реализуется еще и операция ассоциативного
поиска информации; БИС постоянных запоминающих
устройств (ПЗУ), т. е. ЗУ с оперативным считыванием
информации, запись которой не является оперативной.
Наиболее важными признаками системной организации
являются: информационная емкость БИС ЗУ,
характеризующая количество хранимой информации, измеряемое в
битах; информационная организация БИС — число слов (/л) и
разрядов в слове (л); таблица истинности, характеризующая
соответствие состоянии выходов БИС состояниям входов для
режимов хранения, записи и считывания.
О доим из признаке» системной организации* в
наибольшей степени определяющим вид ЗУ, является способ
выборки информации.
По способу выборки информации ЗУ подразделяют на
ЗУ с произвольной выборкой (ЗУПВ), для которых
характерно равенство времен записи (считывания) для всех
элементов памяти, н ЗУ с последовательной выборкой, в
которых данные выбираются в определенной
последовательности, начиная с заранее определенного адреса.
Организация БИС ЗУ определяется достигнутым
уровнем технологии и возможностью высокоэффективного его
применении в системах вычислительной техники.
При выборе организации БИС ЗУ учитывают число
внешних выводов и использование площади кристалла, которые
определяются топологией отдельных элементов, блоков и
БИС в целом.
Схемотехническая и топологическая организации. БИС
ЗУ содержит следующие основные блоки: накопитель, как
правило, в виде матрицы элементов памяти; дешифраторы;
схемы управления; усилители записи и считывания;
формирователи импульсов выборки. Организация Б11С ЗУ
с произвольной выборкой иллюстрируется структурной
схемой рис. 4.3. Накопитель представляет собой совокупность
трпггерпых ячеек памяти, подключенных к разрядным
и словарным шинам. Примеры реализации трпггерпых ячеек
памяти приведены и гл. 3. Запись информации в ячейки
памяти, т. е. изменение состояния трнггернои ячейки,
осуществляется посредством усилителей записи. Нахождение нуж-
125


a
S
n
a.
x
В
Ш
«4
s «,
К 5 s
о ^
s gg
§2
Накопитель
IE
I «
a» a
U Q.
С
ш
Усилители
записи
исчитмоамип
ной запоминающей ячейки м
накопителе, т. е. выборк».
производится с помощью до
шифраторов и блока формнро
втгелен импульсов выборки
Считывание информации или
идентификация состоянии
трнггерной ячейки
производится усилителями
считывания. Схемы управления
служа! для реализации режимов
Дешифратор считывания и записи нпфор-
'1 ...■..А ма'1ин в матрицу накопителя.
Основные блоки ЗУПВ могут
вис 4з3; %^:оТ„%йсТы^ытьвы,,олне,,ь,наР3гч,шх
gopKM базовых элементах. Поэтому
БИС ЗУПВ классифицируют
и по схемотехническим признакам. Известим биполярные
БИС ЗУ ТГЛ. ЭСЛ и №Л-топоп. Среди МОП БИС ЗУ
различают КМОП, л МОП. ПЗС-тнпы. Топологическая
организация БИС ЗУПВ независимо от используемой
структуры и схемотехники характеризуется одним общим
признаком, заключающимся в расположении накопители
в центре, а схем управления, дешифраторов, усилителен
записи и считывания — по периферии кристалла. При
этом общая топологическая компоновка выбирается таким
образом, чтобы форма кристалла БИС была близка к
квадратной. На периферии кристалла БИС размещают
контактные площадки для подсоединения внешних иывочов,
лементы совмещения и тестовые структуры. Основную
часть кристалла (примерно половину) занимает накопитель
прямоугольной формы. Блок усилителя записи и
считывания п дешифратор вместе с накопителем образуют
устройство, форма которого близка к квадратной. Остальное блоки
размещают по периферии таким образом, чтобы свести к
минимуму пересечения соединений. Контактные площадки по
возможности равномерно располагают по периферии
кристалла, где также размещают входные и выходные схемы,
тестовые структуры и элементы совмещения. Критериями
оптимального размещения являются: минимальная площадь
кристалла, форма кристалла, минимальное число
пересечений соединений.
ЗУПВ на основе базовых элементов ЭСЛ строится по
принципу, иллюстрируемому структурной схемой рис. 4,4.
ЗУ состоит из матричного накопителя емкостью п2 бит,
126
Ьх-И-
Зп/Сч-
\
вк
Сх.Упр. -*■ ОыхСх н*-0мход
0х.
АХАВ*
дшх
ФДЦ1Х
УЗп/Сч
ZC
Накопи теп* л1
I
ФДШ V
I
ДШ v
1С
ЛВх
Вх. У
рис. 4.4. Структурная схема ЗУ произвольной выборки тип* ЭСЛ
содержащего п строк и п столбцов, входных схем адреса
(ЛВх) с выходами А'и Y, информации (ВхП), режима (Зл/Сч)
и выборки кристалла (ВК), схем дешифрации адреса (ДШ
X, ДШ Y) с выходными формирователями (ФДШ),
усилителен записей считывании (УЗп/Сч), схемы управления
(Сх. Упр.) и выходной схемы (Вых. Сх). Входные схемп
минимизируют число выводов корпуса Б11С, обеспечивают
работу ДШ, преобразуют логические уровни (если это
необходимо) и обеспечивают помехозащищенность. Входные
адресные схемы работают на большие емкостные нагрузки,
определяемые информационной емкостью ЗУ и его
организацией. Например, для ЗУ емкостью 4096 бит каждая А Вх
нагружена на 32 транзистора Дш X или Дт 1 . Поэтому их
подключают к дешифратору через эмнттерные повторители.
Схемы Дш V и Дш Y работают на значительную емкостную
нагрузку и снабжаются мощными формирователями токового
сигнала (ФЦШ X, ФДШ Y). Усилители Зп/Сч определяют
длительность цикла записи информации в запоминающем
элементе.
Принципы построении ЗУ на ПЗС. Приборы с зарядовой
связью (ПЗС) по своей физической природе являются
последовательными динамическими устройствами. Высокая
плотность упаковки и сравнительно невысокое быстро icucr-
iihc определяют место ЗУ ПЗС среди традиционных типов
ЗУ. Принято считать, что ПЗС могут заполнить разрыв меж-
127


ду ЗУ на биполярных, МОП-транзисторах и внешними
накопителями на магнитных лентах и дисках,
В ЗУнаПЗС цюичная информация представляется
полными (логическая «1») и пустыми (логический «О»)
потенциальными ямами. Поскольку пакеты зарядов, которые
являются носителями информации, деградируют в результате
потерь при переносе и накоплении паразитных темпом ix
носителей, их периодически необходимо восетяиавлцемть,
т. е. для хранении цифровой информации в сдвиговом
регистре па ПЗС ее приходится периодически регенерировать
с помощью специальной схемы. Системная организация ЗУ
па ПЗС иллюстрируется структурной схемой, приведенной
на рис. 4.5.
Существуют четыре основных вида организации ПЗС ЗУ
с последовательной выборкой: 1) сернаитннно-петлешая с
синхронным тактированием; 2) блочная с синхронным
тактированием; 3) последовательно-последовательная; 4) со
строчной адресацией и произвольной выборкой. При сер-
нантннно-истлевой ЗУ с синхронным тактированием к
регистрам ПЗС подводят одинаковые фазовые напряжения.
Зарядовые пакеты в такой системе перемещаются
зигзагообразно по ПЗОрегнстрам между регенераторами.
Максимальное число элементов между регенераторами сигнала
определяется потерями при переносе зарядовых пакетов (на
максимальной тактовой частоте) н тестовыми токами (на
минимальной частоте).
Общее время выборки в последовательных ЗУ ПЗС
соответствует времени ожидания, т. е. времени, необходимом
для того, чтобы зарядовый пакет дошел до схемы
считывания. Время ожидания определяется числом бит в регистре
ПЗС и тактовой частотой.
Скорость передачи данных характеризуется
быстродействием тактовых генераторов н схем обращения (адресный
дешифратор, схема ввода, схема вывода, регенераторы
сигнала).
Организация ЗУ с произвольной выборкой блоков
показана на рис. 4.6. Для обеспечения доступа к любому блоку
используют дешифратор адреса. В данном устройстве
направление движения зарядовых пакетов во всех блоках
одинаково. Регенерированный сигнал возвращается в ПЗС-
регнетр из регенератора Р по металлической шине. ЗУ с
произвольной выборкой блоков работают в двух основных
режимах: с последовательным и параллельным считыванием
информации. В первом случае информация выводится
последовательно из одного выбранного блока, во втором —
128
ПЗС-
регистр
Регенератор
Схемы записм-
считьшаннп
л пи см- _
анил
Запись Счмтьшння
Рис. 4.5. Структурная схема
последовательного ЗУ на ПЗС
с
ПЗС* регистр
с
с
ПЗС-регистр -»-
ПЗС-рогистр -»-
о.
о
а
-&
X
3
ш
Вход/
Выход
Рнс. 4.6. Структурная схема
ЗУ произвольной выборки на
ПЗС
выходной сигнал ечнтывдется путем произвольной
адресации нескольких блоков во время между сдвиговыми
импульсами. При считывании и записи информации тактовые
импульсы подаются только па выбранный регистр. Таким
образом достигается снижение потребляемой мощности.
Поскольку в режиме хранения информация находится в
стационарном состоянии, она может быть считана с нулевым
временем ожидания. Недостатками ЗУ с произвольной
выборкой со строчной адресацией являются высокая
чувствительность к неоднородностям темпового тока и сравнительно
большая площадь запоминающего элемента. В большинстве
ЗУ на ПЗС схемы обращения, среди которых могут быть
усилитель считывания, адресные дешифраторы, регенераторы
и т. п., занимают примерно 50 % площади кристалла.
§ 4.3. Постоянные запоминающие
устройства
Классификация. Постоянные запоминающие устройства
(ПЗУ) являются запоминающими устройствами с
преимущественным считыванием информации; в отличие от ОЗУ
время записи в них намного превышает время считывания.
Основной особенностью ПЗУ является способность
сохранения информации при отключении источника питания.
ПЗУ предназначены дли хранения постоянных или редко
изменяющихся массивов информации. Например. ПЗУ
используются дли хранения констант, стандартных
подпрограмм вычислений и т. и.
БИС ПЗУ используют практически во всех современных
ЭВМ. В настоящее время имеется большая номенклатура БИС
ПЗУ, различающихся способами записи информации,
элементной базой, схемотехникой н топологической органнзл-
129


циен. Otjiiim из основных классификационных признаков
является вид реализации запоминания информации, а
следовательно, способ записи информации. По этому признаку
ПЗУ можно разделить на три основных класса: собственно
ПЗУ, программируемые (ППЗУ) и репрограммнруемые
(РПЗУ).
Классификационная диаграмма ПЗУ приведена нл
рис. 4.7, Диаграмма дополняется таблицей способов записи
и стирания информации (табл. 4.1).
В ПЗУ в качестве запоминающего элемента используют
диоды на основе р-л-перехода и ДШ, БТ, МОП-транзисторы
и ПТУП. Вид запоминающего элемента определяет вид
ПЗУ. Поэтому признаку ПЗУ первого класса
подразделяются на три вида (табл. 4.1). В пределах вида имеется
множество разновидностей, отличающихся физической структурой
и схемотехнической организацией. В качестве элементов
программировании применяют контактные окна или
металлизацию внутрисхемных соединений в накопителе. Запись
осуществляют в процессе изготовления на этапе создании
мегаллнзлтн внутрисхемных соединении с помощью
фотошаблонов металлизации или контактных окон.
Вскрытие контактного окна, например, к эмиттеру
транзистора запоминающего элемента или подключение его с
помощью металлизации к разрядной шине соответствует
записи «I», невскрытие или пеподключеине — записи «О».
В ППЗУ в качестве запоминающего элемента используют
и основном re же полупроводниковые приборы, что н в ПЗУ,
ПЗУ
ППЗУ
РПЗУ
> f
ГМ(^Г^ч[птуп[ С*
I
Контактное
окно

Металлизации
БТ
ПТУП
](5м]
П па II кие
перемычки
мдп-
Приборы
с захватом
зорпда
Ззко|Ю-
■шоэсмыи
диод
МДП-
n pit бори
с
плавающим
з отпор ом
Ml ЮП
AI
NiCt
Ti-VV
PtSi
Si"
i_j[-z3
Электрический
ИзПучОНИСМ
I
Рис. 4.7. Классификационная диаграмма ПЗУ
130
Таблица 4.1
Тин ЗУ
rm
ППЗУ
РГМУ
Запомнил ющкА
элемент
Диод, биполярный
тр шэистор
р-МОП. л-МОП-.
У-МОП-тршзис-
торы
Диод
Кнполнрммй трам-
знстор
Р-МОП-, л-МОП-
i|Mii:iMciopii3
МДП-трнизистор
с захватом заряда
МДП-транзистор с
пллиающим чатио-
ром
Элемент

программировании
Контактное
окно,
металлическое соединение
Подэптворный
диэлектрик
Плавкая перс-
ЧЫЧК.1
/j-п-переход
Диод Шоткн
Подзатиорный
диэлектрик
Пллиюшпн
Затвор
Способ записи
Фотошаблон

Пережигание током

Электрический пробои
Лапнииля
ннжекиия
Способ
стирании
Нет
Нет

Электрический,
излучением

Электрический, иллу-
чеинем
а также элементы КМОП. В ППЗУ информация заносится
путем пережигания плавких перемычек или разрушения
диодов электрическим путем. В качестве плавких перемычек
применяют резнстнвные области из нихрома, полнкристал-
лпчеекого кремния, тнтанопольфрамового сплава,
алюминии н т. п.
Запись информации в ППЗУ производится путем подачи
на внешние выводы БИС определенных электрических
сигналов, с помощью которых пережигаются плавкие
перемычки и пробиваются (необратимо) диоды в тех элементах
накопителя, где необходимо записать «О» или tl». Запись
информации в ППЗУ осуществляется вне процесса изготовления.
В РПЗУ в качестве запоминающего элемента
используют МНОП-структуры, МОП-трлизнсторы с плавающим
затвором, а также структуры на аморфных
полупроводниках.
Ш


Принципы организации и функционирования БИС ПЗУ.
БИС ПЗУ содержит следующие основные блоки: накопитель
с запоминающим элементом, разрядными и адресными
шинами; дешифратор адреса (ДШ); адресные инверторы (АН);
адресный формирователь (АФ); считывающий формирователь
(СФ). Накопитель предназначен дли хранения информации.
Адресная часть, включающая ДШ, ЛИ, служит для
нахождения нужного запоминающего элемента. Остальные
блоки служат для записи и считывания информации.
Организация БИС ПЗУ иллюстрируется структурной
схемой, приведенной на рис. 4.3.
Накопитель представляет собой матрицу запоминающих
элементов, включенных между словарными и разрядными
шинами. Накопитель выполняет основные функции ПЗУ —
хранение и выдачу информации. Запись информации в
накопитель ПЗУ осуществляется путем создания связей
элементов со словарными и разрядными шинами. АН в ПЗУ
служат для согласования (по электрическим
характеристикам) схем ДШ со схемами управления ПЗУ. В качестве АИ
используют, например, инверторы тина ТТЛ. ДШ
выполняют функцию логического преобразования кода адреса
в код выборки строки или столбца накопителя и
согласования входов элементов с выходами АИ. Каждый выход ДШ
npiniiiMdCT значение tl» или «О» только при одном наборе
выходных сигналов адреса. Благодаря использованию
входного ДШ число входов ПЗУ меньше числа словарных шин.
БИС ППЗУ характеризуются: информационной
емкостью, определяемой наибольшим количеством информации
(бит), которое можно записывать, хранить и считывать;
структурной схемой; таблицей истинности (таблицей
соответствия состояний выходов состояниям входов во всех
режимах работы); потребляемой мощностью и быстродействием
(временем считывания).
Для РПЗУ важным параметром является время хранения
информации и число циклов считывании и записи.
Организация БИС ПЗУ определяется числом координат
дешифрации, типом запоминающего элемента, способом
считывания, т. е. способом выборки необходимых элементов
в накопителе (последовательным или параллельным);
наличием или отсутствием адресного блока (АБ), селектора и
элементов ПЛИ па выхоце накопителя.
Организации БИС ПЗУ определяет информационную
емкость, быстродействие, потребляемую мощность п число
внешних выводов. В значительной мере она зависит от
типа запоминающего элемента; например, при использовании
132
ioJ
4
О
X
ш
20-1
№
о*.
зг
д
Шинм
^мэрпдои!
I 2
Выходы
СП
о
5
X
X
в качестве элемента диода
максимальное число
координат дешифрации равно
;вум, а при применении
транзистора — трем. От
вида запоминающего
элемента зависит число блоков
ПЗУ и их схемотехника.
Таким образом, вид
запоминающего элемента
является первичным, а
организация БИС
ПЗУ—вторичной.
Принцип работы ПЗУЛ . 0 _ „-„
1 ■ Рис. 4.8. Схема диодного ПЗУ
можно пояснить на
примере простейшего
устройства с двумя входами, двумя выходами накопиu-лем п
впче входной матрицы емкостью 8 бит (рис. 4.8). Схема
ПЗУ имеет информационную организацию 4x2 (четыре
счопа по два разряда), т. е. днум выходам соответстнуют
две разрядные шины и четыре шины слов, адреса которых
обеспечивает входной ДШ. Между шинами слов и
разрядными шинами в накопителе имеется шесть точек
пересечений, в каждой из которых может быть включен или
не включен запоминающий элемент (в данном случае днод).
В зависимости от подключения диода в матрицу
записывается «О» или «1».
Допустим, что на входных шинах 1 \\ 2 имеют место
соответственно логические «О» и «1». Адресация производится
ко второй словарной шине. Па нее поступает логическая
«1». Па входную шину / это не оказывает влияния, так как
ДШ к словарной шине / не подключен. На шине / имеет
мегго «О». Диод Д«, подключенный к выходной шине 2 и
словарной шине /, открывается и на входную шипу 2
подается «1». Таким образом, ечнтывается информация 01,
записанная и ПЗУ в виде слона. При подаче ш входы кода II
будет выбрана словарная пиша .? п считана ннф фмлцн» II.
поскольку диоды Дл и Д$ подключены к ра фидным шипам.
ЕМКОСТЬ ПЗУ И ЧИСЛО ИЬПШ (МИ KwpII}('| ШфГДГЛНКМ ИИ
формацнонную орган и инню ПЛЪ н.ш p.i i »iei-iiiu» накопителя
на слова и разряды. Паи ш ivr при* i\io принт иншт ими >т
ПЗУ с масочным программирст шисм, п м п»рич число слов
равно числу строк мнгриш и ii .ним*■ тн, i ч>и [<i «толб-
цов — числу раарядои.
1Л.1


Особенности построения БИС электрически
программируемых ПЗУ. Структурные и электрические схемы БИС
ППЗУ содержат те же основные блоки, что л i 13У. Кроме
них в ППЗУ имеется тракт программирования с элементами,
обеспечивающими ток и напряжение, достаточные для
разрушения элементов программирования (плавких
перемычек, диодов и т. д.).
Рассмотрим работу ППЗУ на простейшем примере. На
рис. 4.9 приведена электрическая схема ЗУ в виде диодной
матрицм, в которой последовательно с каждым диодом
включена плавкая перемычка /. В исходном состоянии все
перемычки должны быть целы, н с любого выхода будет ечнты-
ваться «1». Занесение информации в ППЗУ пронзво ihtc
путем пережигания плавких перемычек при пропускании
импульсов тока через некоторые диоды, в результате часть
диодов оказывается отключенной от разрядных шин. Этот
процесс называется программированием и осуществляется
с помощью специального внешнего устройства —
программатора ППЗУ. На рис. 4.10 приведена схема фрагмент
накопителя ППЗУ тина ТТЛ, в котором базы МЭТ
подключаются к шинам слои, а эмиттеры через плавкие перемычки
/— К разрядным шинам. Если на коллекторы МЭТ подать
напряжение иитагигя, то при выборе определенной строки
на базу соответствующего МЭТ подается отпирающее
напряжение. В том случае, когца какой-нибудь эмиттер
подключается к низкоомной на5рузке, можно обеспечить
импульс тока эмиттера, достаточный дли пережигания
перемычки. Ток, достаточный для пережигания ни хромовой
перемычки, составляет 20—50 мА, а время, необходимое для
пережигания, — несколько десятков миллисекунд.
При использовании в качестве элемента
программирования диодов применяют их встречное включение. Схема фраг-
слов
I
-
Vх
X
/' .
г
гУ
Шины разрпдоп
Я
- **= *\г
• \^1 Оя-
X •
Hi
■Л-г
Шины разряде и
Рис 4.9. Схеме накопителя
ППДУ
Рнс 4.10. Сжома фрагмент
накопителя ППЗУ типа ТТЛ
134
мента накопителя такого типа приведена на рнс. 4.П.В
накопителе до программирования каж или запоминающий
элемент / имеет высокое входное сопротивление.
Программирование осуществляется подачей на них через выбранные
шины слов и разрядов напряжения и тока (соответствующей
полярности), достаточных для лавинного пробоя
программирующего диода 2, приводящего к его короткому
замыканию.
Гзюш образом, в результате программирования в
накопителе между некоторыми словарными и разрядными
шинами размещены два встречно включенных диода, что
соответствует записи «0», а между остальными шинами — один
запоминающий элемент /, «по соответствует записи «1».
На рнс. 4.12 приведена схема фрагмента накопителя, и
котором запоминающим элементом является транзистор /,
а программируемым — диод 2. В данном ткопнтеле
программирование осуществляется следующим образом. Если
на коллекторы транзисторов / подать напряжение пггаиня
и при выборе какой-либо строки / на базы транзисторов
будет подано напряжение, отпирающее транзнсторы данной
строки, а на одну из разрядных шин i — напряжение,
запирающее диод 2 (ij), то при определенное напряжения
произойдет короткое замыкание диода 2 и эмиттер транзистора
/ окажется подключенным к i-разряднон шине. Таким
образом в запоминающем элементе будет записана логическая
«I», а в остальных — «0*. Рассмотренные способы записи
информации являются общими для всех ППЗУ с
электрической записью информации.
Принципы организации и функционирования РПЗУ.
Основным пндом полупроводникового прибора, нспользуе-
iPH^*
Шины разрядов
Рис. 4.11. Схема фрагмента
накопителя ППЗУ с
запоминающими элементами в виде
диодов
/-1
/+'
i - 1
/ гтт
Шина раэрлдоо
Рис. 4.12. Схема фрагмента
накопителя ППЗУ с запоминающими
элементами в виде БТ
135


мого в качестве запоминающего элемента, является МДП-
транзистор. Запоминающей средой является элемент
конструкции транзистора, где хранится информация в виде
заряда. В зависимости от вида запоминающей среды в
транзисторе РПЗУ подраздечиюг на два класса: РПЗУ на приборах
с захватом и РПЗУ на транзисторах с плавающим затвором.
В устройствах первого класса запоминающей средой
являются границы раздела многослойного диэлектрика или
объем затвора Л1ДП-трагглистора. Злряд лрлнигся на
лопушках. В устройствах второго класса запоминающая cpein
представляет собой проводящий слон или проводящие
макрочастицы, расположенные между слоями диэлектрика
затвора и гальванически не связанные с остальной схемой. При
записи информации в РПЗУ носители заряда вводится в
запоминающую среду элемента посредством инжекцнн,
происходящей, например, при лавинном пробое р-л-псрсхо la
сгока и истока. Лавинный пробой происходит при помче
на элементы электрических сигналов записи.
Поскольку запоминающая среда РПЗУ электрически
изолирована, заряд, инжектированный в нес, оказывается
«захваченным» и информация сохраняется даже после
отключения напряжепия питания. Заряд, накопленный в
запоминающей среде, вызывает появление инверсного канала
в МД11-транзнсторе. Следовательно, транзистор находится
в открытом состоянии. Поскольку запись информации
производится электрическим путем, чааь элементов
накопителя МДП-транзисторов б>дут открыты, что соответствует-
записи aj», а часть—- закрыты, что соозветствует записи «О».
Стирание информации в РПЗУ может осуществляться
как электрическим путем, так и с помощью излучения
(ультрафиолетового, рентгеновского и др.). В соответствии с
этим РПЗУ в свою очередь почраз^еляют на два подкласса
(см. рис. 4.7).
К РПЗУ первого подкласса прежде всего следует
отнести устройства, в которых в качестве запоминающих
элементов используют МНОП-структуры. В структуре с
двойным затвором могут быть реализованы четыре режнмч
работы запоминающего элемента: запись, хранение,
считывание и стирание. Для записи информации на управляющий
электрод подают импульс напряжения. При этом на
плавающем затворе накапливается заряд электронов, в результате
чего образуется инверсным канал между истоком и стоком.
Поскольку плавающий затвор изолирован, записанная
информация в виде заря 1а может храниться на нем достаточно
продолжительное время. Считывание информации осущест-
136
вляется, как в обычном МДП-транзнсторе, путем подачи
напряжения между истоком и управляющим затвором.
Стирание информации производится путем подачи
высокого напряжения между истоком и управляющим затвором.
При этом в диэлектрик инжектируются дырки, которые
достигаю! плавающего затвора и рскомбпннруют там с
электронами, накопленными в режиме записи.
§ ЬА. Микропроцессоры
и однокристальные микроэвм
Микропроцессоры. Ml I определяется как усфоистио,
управляемое программным способом, осущестплишнес гб-
работку цифровой информации п управлении.
При высокой степени интеграции на отчельИпч hpin i.i i
ле СБИС оказывается возможным роалн.юплгь i.iK"ir < шим
вычислительное устройство с соотиотств)н шнм пршрачч
пым обеспечением. Прнпшппмльпым отличием МП ш ,р\
гпх, размещенных на одном кристалле ЫК", например 1У,
является обработка ннформтцни по npoipaMMc I Ipmp.iM-
мпып способ управления МП обеспечивает посредством
одной БИС решение множества различных задач с помощью
цифровых устройств с жесткой Логической структурой.
Таким образом достигается универсальность БИС и
сокращается их номенклатура. Но тем не менее число типов МП
достаточно велико и продолжает увеличиваться по мере
расширения сферы их применении.
.Многообразие форм организации БИС
микропроцессоров зависит ог множества различных факторов,
важнейшими из которых (не считая экономических) являются
степень интеграции, быстродействие, число выводов корпуса.
Набор блоков МП и связи между ними определяются
организацией переработки и обмена информацией между
блоками и принципами управления этими процессами.
МП можно рассматривать как интегральную микросхему
и как вычислительное устройство. В качестве микросхемы
МП не имеет новых качественных отличии. Как
вычислительное устройство МП характеризуется следующими
данными: разрядностью, числом команд микропрограммного
управлении, временем выполнения команд, числом
уровнен прерывания и т. п.
Разряднссть, определяющая длину обрабатываем! ix
слоев, является одной из основных характеристик МП как
вычисли тельного устройства и как БИС, поскольку
разрядностью в значительной мере определяется числом компонен-
137


топ в БИС. Основные параметры, характеризующие МП как
БИС, — степень интеграции» рассеиваемая мощность,
число выводов корпуса и др. Кроме того, МП классифицируют
но технологии изготовления (биполярные, МДП) и по
схемотехнической организации. При построении
однокристальных МП наибольшее распространение получила
схемотехника с непосредственными связями на МДП-трапзнсторах
(особенно элементах КМДП) и БТ (элементах 1РЛ).
Под структурой МП понимают аппаратные средства и
связи между ними. Структура иллюстрируется структурной
схемой, представленной блоками тина регистров,
дешифраторов и связями между ними.
В структуре любого МП мочено выделить две основные
части: обрабатывающую и управляют} ю. Основой
обрабатывающей части МП является арнфметнко-лошческос
устройство (ЛЛУ) и регистры общего назначении (РОН).
Кроме того, в нее вхочит буферный регистр (БР) и регистр
сдвига (PC). Структура обрабатывающей части МП
приведена ил рис. 4.13 (на рисунке управляющие входы не указаны).
Типичное АЛУ содержит два вхоца (/1 и В) и один выхоч
(С) с подключенными к ним /л-раэрячными шинами (т — 4,
8, 1С, 32). Информация, поступающая со входа,
обрабатывается в АЛУ в соответствии с набором управляющих
сигналов па управляющих входах: К. L4 M,-r Mm_,.
Примеры реализуемых АЛУ функции приведены в ттбл. 4.2.
В таблице приняты следующие обозначения: V —
операция дизъюнкции; Д — операция конъюнкции; -\
операция сложения; — — операция вычитания. Результат
обработки появляется па выходе С.
В РОН хранится информация в виде ш-разрядных слов,
подлежащая обработке в АЛУ, являющаяся результатом
обработки в АЛУ, а также управляющая информация. Эти
регистры допускают запись и считывание информации.
Обращение 1С РОН — а фесное.
Выходная шина ПОЭТОМУ РОИ СОДерЖЭТ ИН-
формацпонпые входы и выход,
адресные и управляющие
входы с подключенными к
ним шипами. Информация на
управляющих входах задает
режим работы РОН:
хранение, запись или счпгивание
информации.
рис. 4.13. структурная схема Приведенная на рис. 4-13
обрабатывающей части мп структура обладает следую-
1
'
РОН
1
'
т
АЛУ
>
i
БР
t
t
i
СР
/
.
В ходил i шина
138
Таблица 4.2
Код функции
Me
0
0
ш
i
i
м,
0
0
6
i
м.
0
0
*
*
!
i
м»
0
I
6
i
Логические
операции
(К=1)
с=1
C*=A\JB
\р||фчетическне операции (К=*0)
С = АуВ C=(A\/D)+l
С*-{А\/В)+ С = (Иу"5)Ч-
+ (ААВ) +(А/\В)+1
С = Л—\ С = А
ШНМН функциональными возможностями. При подаче
соответствующих управляющих сигналов информация РОН
может быть передана в БР и (или) PC- АЛУ выполняет
большое число арифметических н логических операций (см. табл.
4.2) над ш-разряднымн словами, содержащимися в БР и PC.
Результат выполнения этих операций заносят в РОН.
Кроме того, в этой структуре возможна передача данппх из
одного РОН в другой, сдвиг содержимого РОН, передача
из регистра в регистр и АЛУ и т. п. Очевидно, что для
выполнения этих операции, а также операций, реализуемых
в обрабатывающей части МП, в РОН, АЛУ, БР, СР должны
подаваться управляющие сигналы, строго тактированные во
времени. При определенной последовательности
управляющих сигналов выполняются определенная арифметическая
и логическая операции над словами, хранящимися в РОН.
Приведенная на рис Л. 13 структура ©брабатгывакмцей части
МП имеет множество модификации, соответствующих
различным алгоритмам арифметических и логических
преобразований данных в виде слов различной разрядности.
Рассмотрим организацию устройства управления МП
(УУ). УУ выполняет следующие функции: выборку команд
программы в нужной последовательности, их дешифрацию,
управление выполнением операций. Существует два
принципа выполнения УУ: микропрограммный и аппаратный.
Микропрограммный принцип заключается в том, что все
управляющие входы объединяются в отдельную шину,
разрядность которой равна числу управляющих входов и на
которую на каждом шаге алгоритма подается микрокоманда
139


Обрабатывающап
часть МП
'Упраплпющио
СИГНАЛЫ
Признаки
услоси.1
ДШМК СУ
ЗУУ
Адреса
МК
п
од
операции
Рис. 4.14. Структурная схема
МП с микропрограммным УУ
(МК). Микрокоманда
представляет собой булев вектор,
единичное или нулевое
значение каждого разряда
которого обеспечивает
соответственно подачу (отсутствие)
сигнала на соответствующий
управляющий вход. На рис.
4.14 представлена
структурная схема МП с
микропрограммным УУ, в который
входят ЗУ микропрограмм,
дешифратор микрокоманд (ДШМК) и схема управления их
выполнением (СУ). В ЗУ для каждой операции хранится
набор микрокоманд (микропрограмма). Последовательная
выборка микрокоманд н их выполнение, т. е. подача
сигналов на соответствующие управляющие входы, обеспечивает
в обрабатывающей части МП выполнение логических и
арифметических операции, соответствующее коду операции.
УУ работает следующим образом. По коду операции из ЗУ
микропрограмм выбирается первая МК микропрограммы
выполнения данной операции, которая затем подается на
ДШМК- ДШМК расшнфровывывает код МК и
вырабатывает соответствующие управляющие сигналы, которые
поступают в обрабатывающую часть МП. СУ но коду
адресной части МК формирует адрес следующей МК,
которая подается в ЗУ. Этот процесс повторяется до тех
пор, пока не будут выбраны н выполнены все МК данной
микропрограммы. Основным достоинством рассмотренного
принципа организации УУ являемся его универсальность
по отношению к системе команд МП. Для внесения новой
операции достаточно записать в ЗУ микропрограмму ее
выполнения. Недостаток данной организации — низкое
быстродействие, обусловленное необходимостью на каждом
такте обращаться к ЗУМП.
Аппаратный, или схемный, принцип организации УУ
заключается в том, что все управляющие входы сводится
в отдельный блок, построенный на основе специальных
логических схем. Он характеризуется максимальным
быстродействием. Однако оперативная перестройка таких
устройств практически невозможна, что является недостатком
подобного типа УУ.
Кроме ЗУ с адресным принципом обращения (РОН) в МП
предусматривается возможность работы с блоком памяти,
лри обращении к которому не требуется указания адреса.
140
Такой блок называют стеком. Принцип работы стека
формулируется так: «последним записан — первым считан».
При работе МП значительное время уходит нп
запоминание и восстановление состояния внутренних регистров. Эта
процедура эффективно реализуется с помощью стека.
Емкость, или глубина стека, как правило, составляет порядка
32 слов.
На рис. 4.15 приведена структурная схема МП,
содержащего описанные ранее основные блоки. Структура данного
МП с двумя нишами данных А и В не является единственно
' t Шина адреса
Шина данных
БА
*
т
1
^' .1
Шинл л
\
РК
1
СП <—* ДШК
t
УУ
^г
БД
1
■
» РОН
i
^
^ Шина В
т
АЛУ
+ ♦
БР СР
t т
>
Обрабатывающая *
часть 1
Рис. 4.15. Структурная схема типичного МП
возможной. В различных типах МП используется одна, две
или три шины. МП работает следующем образом. Как в
в обычных ЭВМ, кочы команд (программа), определяющие
порядок выполнения операций, размещаются во внешнем
ЗУ. Поэтому необходимо производить выборку команд
в нужной последовательности, их дешифрацию и передачу
кода операции в УУ выполнением операций. Выполнение
этих функций в МП осуществляются с помощью счетчика
программ (СП), регистра команд (РК), схемы выдачи
адресов операндов и содержимого СП на адресную шину, схемы
приема данных и команд с внешней шины данных на РК.
Регистр СП предназначен для хранения адреса команды,,
следующей за выполняемой. РК служит для хранения кода
команды, адрес которой установлен счетчиком команд.
Регистр адреса хранит адрес ячейки внешнего ЗУ, из которой
в некоторый момент времени необходимо извлечь или в
которую необхочнмо записать операнд. Адрес команды,
подлежащей выполнению и хранящийся в СП, поступает через
шину адреса на адресные входы внешнего ЗУ, в котором хра-
141


нятся команды. Код команды, выбранный из ЗУ, через
буферный регистр данных (БРД) поступает на РК- Код
команды дешифрирует ДШК и передается в УУ выполнением
операции, которое в соответствии с кодом операции
вырабатывает управляющие спгоали. Э™ сигналы гтодакугся
в обрабатывающую часть МП. Если выполнение операции
связано с обращением к внешнему ЗУ, то соответствующий
алрес поступает на шину атреса через БА. Информация,
содержащаяся в СП, изменяется, подготавливаясь к
выборке следующей команды. МП, структура которого приведена
на рис. 4.15, представляет собой систему, способную
принимать пз внешнего ЗУ программу и в соответствии с кодом
операции выполнять логическую и арифметическую
обработку информации, ноступаюидей а МП на других устройств
через буфер данных (БД) или хранящейся в РОН.
Достоинством МП является программируемое^. Это
означает, что подавая на вход МП команды, можно
обеспечить определенную последовательность операций, т. е.
реплнзацню заданного алгоритма. Алгоритм должен быть
разбит на шаги в соответствии с системой команд МП.
Команды МП подразделяют на три типа: управления, передачи
и обработки данных. Команда передачи обеспечивают про-
CTVio пересылку информации из одного блока МП в другой,
а также ввод п вывод данных. Команды управления или
команда перехода позволяют производить различные
действия в соответствии с внешними сигналами или
выработанными внутри МП условиями. К командам обработки данннх
относятся арифметические м логические операции.
Выполнение каждой команды в МП реализуется
посредством управляющих сигналов, вырабатываемых УУ
выполнения операции, Команды в виде двоичных кодов хранятся
п ЗУУУ.
Дли конкретных МЛ характерно использование системы
команд, отличающихся друг от друга в различной степени.
Главным фактором, определяющим систему команд МП,
является его проблемная ориентация, поскольку основные
параметры МП (набор операции, разрядность и др.) зависят
от нее.
ЗАКЛЮЧЕНИЕ
Широкий ассортимент интегральных полупроводниковых
микросхем различного назначения, принципы построения
и организации которых рассмотрены в данном пособии,
требует от разработчика МЭА знании их схемотехнических
особенностей и конструктивного оформления. Развитие
техники проектирования и технологии производства таких
микросхем привело к необходимости создания микросхем
па основе базовых матричных кристаллов (БМК) и
программируемых логических устройств (ПЛУ). Вопросам создании
полупроводниковых микроэлектронных устройств на БМК
и ПЛУ посвящена следующая книга данной серии.
СПИСОК ЛИТЕРАТУРЫ
1. Мсйзда Ф. Интегральные схемы, технология и применение.
Пер. с англ.—М.: Мир, 1931.
2. Немудрое В Г., Лебедев В. //.. Гладков В. //., Иаанов Ю. П.
Быстро1ейстиу|Ощнс БИС на переключателях тока. — М.: Радио м
связь. 1962.
3. Шагурын Ич П., Летросянц К. О. Проектирование цифровых
микросхем на элементах нижскцноиноГ» логики.—AV: Радио и связь,
А. Валисв К. А., Орликовскцй А. А. Полупроиолннкоиыс нте-
[ральные схемы памяти па биполярных транзисторных
структура .у.— М.: Соистское радио, 1979
. Mi/рога С. Системное проектировании сиерхГолыпмх ннте-
iрольных схем: Пер. с англ, — М.: Мир, 1985.
6. Нестеров Я. В. NV»mpcm]>oneccopu: Архитектура н ее
оценка.— М.: Высшая школа. 1981.
7. Аналогопмс и нифропые интегральные микросхемы / Пол ред.
С. В. Якубовском. — М.: Радио и еииэ1>, 1984.
8. Машиц Г., Хори П. Проектирование актннпых фнльтроп:
Пер. с атл. —>М.: Мир, \§Ы-
% Балашо t В. /?., Пуранкоа Д. В- Микропроцессоры и
микропроцессорные системы. — М.: Соистское рацю, 1981.


ОГЛАВЛЕНИЕ
Ире Utc.qODiic . 3
введение 4
ГЛАВА 1. Схемотехника полупроводниковых цифровых
интегральных микросхем .... ..-. 5
§ I.I. Основные характеристики базовых логических
элементов Б
§ J.2. Вязовые логические эдеченгы cxtoi с
непосредственными связями * 9
§ 1.3. Бпзоиме логические элементы на инверторах с ло-
годой иа входе 32
§ 1.4. Базовые логические элементы эмиттерно-евпзанном
логики . 43
5 J.5. Твддошш! рязвнтяя схемотехники цтрровых JJV5C Ь\
ГЛАВА 2. Схемотехника полупроводниковых аналоговых ии-
теграяъпых ыпнр&ехсч . .... . .54
§ 2.1. Основные виды аналоговых ИМС и их
характеристики . . ... - ... 54
§ 2.2. Элементы аналогоных ИМС . . - 56
§ 2.3. Операционные; усилители . 02
§ 2.4. Широкополосные усилите™ . . . . . 68
§ 2.5. Избиратс1Ы1ые усилители . 73
§ "2.G. Дналогппые коммутаторы н компараторы . . 7?
ГЛАВА 5. Физическая структура полупроводниковых
интегральных микросхем . .80
§ 3.1. Общие свечения 80
§ 3.2. Классификация нолупроночннковых ИМС ... 81
§ 3.3. Разновидности физической структуры Элементом
ИМС .... 85
§ 3.4. Функционально-интегрированные элементы БИС . 105
§ 3.5. Тенденции развития физической структуры ИМС П8
ГЛАВА 4. Оршинзлцни основных типов полупроводниковых
больших интегральных микросхем ... . . 119
§ 4 J. Общиъ вопросы ьргапззэзции JIMC, Б.МС, СБИС J39
§ 4.3. Запоминающие устройства с произвольной
выборкой 123
§ 4.3. Лостоялямс звлоыиилхщще устройства .... J 29
§ 1.1. Микропроцессоры ц однокристальные ынкроЭВМ 1^7
31ключешн! .ИЗ
Список литературы ИЗ