5.6.	Синтезатор (блок Б1-6)
Схема электрическая структурная блока приведена на рис. 15
приложения 4, а схема электрическая принципиальная — на рис. 34, 35
приложения 1 ЦЛ2.003.067 ТО1.
Блок Б1-6 представляет собой цифровой синтезатор и предназна-
чен для формирования из опорного колебания с частотой 5 МГц коле-
бания с частотой, изменяющейся в зависимости от поданных команд
дискретно с интервалом (шаг сетки) 10 Гц в диапазоне (12,8...14,8) МГц.
Дополнительно блок обеспечивает на выходах колебания с часто-
тами 100 кГц и 5 МГц.
Основные технические данные блока:
а)	уровни выходных сигналов, частоты сигналов указаны в
табл. 5.3. Эквивалент нагрузки составляет 75 Ом для разъемов Ш6,
Ш9, Ш5 и 510 Ом — для разъема ШЗ.
43
Таблица 5.3
Наименование		Разъем	Частота сигнала, МГц	Уровень сигнала, мВ	Примечание
	выхода				
Выход	«МС»	Ш6, ГнЗ	12,8...14,79999	525+205	Частота сигнала зависит от команд, поступающих иа разъем Ш1.
Выход	100 кГц	ШЗ, Гн1	0,1	не менее 350	Импульсы
Выход	I; 5 МГц	Ш9, Гн5	5,0	500+150	
Выход	11; 5 МГц	Ш4, Ш5, Ш7, Гн2	5,0	глл 4-200 500 -300	Эквивалент на- грузки подключа- ется к одному из разъемов.
б)	уровни побочных частот и уровень шумов, приведенный в поло-
су 1 Гц, в спектре сигнала выхода «МС» при отстройке от несущей
больше чем на 3,5 кГц, ослаблены не менее чем на 90 дБ и 120 дБ соот-
ветственно;
в)	величины среднеквадратичного отклонения фазы и частоты сиг-
нала на выходе «МС», измеренные в полосе (3...4) кГц, не превышают
соответственно 1° и 1 Гц.
Стабильность частот выходных сигналов блока определется ста-
бильностью частоты внутреннего опорного генератора «Гиацинт-М», а
при работе от внешнего генератора — стабильностью частоты внешнего
опорного генератора.
Цифровой синтез частот основан на использовании системы фазо-
вой автоподстройки частоты, в цепи обратной связи которой установ-
лен делитель частоты с переменным коэффициентом деления.
Синтезатор состоит из опорного генератора, двух колец ФАПЧ
(узкополосного и широкополосного), а также смесителя и фильтра с
электронной перестройкой.
Исходным для работы всего блока является сигнал с частотой
5 МГц, поступающий либо от внутреннего, либо от внешнего опорного
генератора. В качестве внутреннего опорного генератора используется
генератор типа «ГИАЦИНТ-М».
Сигнал опорного генератора поступает на вход датчика опорных
частот, в котором сигнал 5 МГц усиливается для подачи на внешний
выход, а также вырабатываются сигналы опорных частот 10 кГц и
1 МГц для узкополосного и широкополосного кольца соответственно.
Сетка частот с шагом 100 Гц в диапазоне (9...10.9999) МГц фор-
мируется в узкополосном кольце ФАПЧ с ДДПКД (У2). Перекрытие
частотного диапазона, равного 2 МГц, осуществляется одним синхрони-
зируемым генератором (Э15). Сигнал генератора через усилитель-
ограничитель элемента Э16 поступает на вход делителя частоты с пе-
ременным дробным коэффициентом деления (Э14). Коэффициент де-
ления ДДПКД изменяется в пределах (900,0... 1099,99) (интервал 0.01)
44
й зависимости от внешних команд, соответствующих набору значения
выходной частоты по декадам (10; 100) Гц, (1; 10) кГц. Управление
двумя коэффициентами деления, соответствующих наборам «9X100» и
«10X100» кГц осуществляется командами, формируемыми в эле-
менте Э5.
Выходной сигнал ДДПКД (Э14) подается на частотно-фазовый
детектор элемента Э16, где происходит его сравнение с опорным сиг-
налом частоты 10 кГц, поступающего с датчика опорных частот.
Выходной сигнал частотно-фазового детектора, определяемый раз-
ностью фаз сравниваемых импульсных последовательностей проходит
предварительную фильтрацию помех, кратных частоте сравнения 10 кГц
и поступает на вход усилителя постоянного тока. Усиленный управляю-
щий сигнал поступает на схему фильтрации, которая обеспечивает необ-
ходимую фильтрацию помех дискретного характера и требуемое качест-
во переходного процесса. Далее управляющий сигнал подается на син-
хронизируемый генератор (Э 15), обеспечивая перестройку частоты гене-
ратора.
Для расширения диапазона частот генератора предусмотрена гру-
бая перестройка частоты генератора с помощью напряжения подста-
вок. Напряжение подставок формируется в элементе Э16 в соответст-
вии с командами «ВИД. ПОДСТ. 1...4», поступающими с элемента Э14.
Таким образом, осуществляется синхронизация частоты генератора
узкополосного кольца.
Сигнал синхронизируемого генератора в диапазоне частот (9,0...
10,9999) МГц поступает на делитель частоты на 10, с выхода которо-
го сигнал в диапазоне (900... 1099,99) кГц подается на сигнальный вход
смесителя (Э7).
Широкополосное кольцо ФАПЧ с ДДПКД формирует сетку частот
с шагом 200 кГц в диапазоне частот (11,9...13,7) МГц.
Выходной сигнал синхронизируемого генератора (Э2) поступает
на буферный усилитель (Э1), имеющего два выхода. Один выход сое-
динен с коммутирующим входом смесителя (Э7). С другого выхода сиг-
нал подается на ДДПКД (Э5), имеющего десять коэффициентов деле-
ния от 11,9 до 13,7 через 0,2. Набор коэффициентов деления ДДПКД
осуществляется подачей внешних команд (—27 В), соответствующих
декадной установке частоты синтезатора «(0...9) X100 кГц» и «ВКЛ.
(12,8...13,8) МГц», «ВКЛ. (13,8...14,8) МГц». Одновременно в элементе
Э5 формируются две команды «ВКЛ. КОЭФФ. 9X100 кГц» и «ВКЛ.
КОЭФФ. 10X100 кГц» для ДДПКД узкополосного кольца (Э14) и
пять команд для перестройки фильтра элемента Э6. Выходной сигнал
ДДПКД элемента Э5 поступает на вход фазового детектора, располо-
женного в этом же элементе; на второй вход фазового детектора по-
дается опорный сигнал с частотой следования импульсов 1 МГц с дат-
чика опорных частот.
Выход фазового детектора подключен к усилителю постоянного
тока схемы управления СГ (ЭЗ) и к реверсивному счетчику, формирую-
щему с помощью цифро-аналогового преобразователя ступенчатое на-
пряжение, используемое для грубой настройки СГ. Выход цифро-ана-
логового преобразователя соединены со входом сумматора элемента
ЭЗ, на второй вход которого поступает усиленное выходное напряже-
ние фазового детектора.
Управляющее напряжение с выхода сумматора через фильтр
нижних частот подается на СГ (Э2).
Грубая перестройка синхронизируемого генератора осуществляет-
ся с помощью напряжений подставок (Е под. 1), которые формируют-
ся в элементе ЭЗ в зависимости от поступления команды «ВКЛ. (12.8...
45
13,8)	МГц». Суммирование выходных сигналов узкополосного и широко-
полосного колец ФАПЧ осуществляется в смесителе элемента Э7,
Преобразованный сигнал в диапазоне (12,8.... 14,8) МГц усиливается
и подается на элемент Э6, который содержит полосовой фильтр, пере-
страиваемый по командам с элемента Э5 и внешним командам «(12,8...
13,8) МГц, (13,8... 14,8) МГц», и усилитель.
Основная селекция выходного сигнала синтезатора осуществляет-
ся фильтром с электронной перестройкой (Э9, ЭЮ). Элемент ЭЮ со-
держит, кроме того, усилитель, обеспечивающий необходимое усиле-
ние выходного сигнала. Блок содержит схему контроля, обеспечиваю-
щую контроль работоспособности блока с помощью внешнего стрелоч-
ного прибора («КОНТР. БЛОКА») или с помощью внешней индика-
торной лампочки (сигнал «ГОТОВ К РАБОТЕ»), Сигналы «ГОТОВ К
РАБОТЕ» и «КОНТРОЛЬ БЛОКА» (на выходе элемента Э16) содер-
жат обобщенную информацию о работоспособности узлов блока:
—	об определенном уровне выходного сигнала синтезатора;
—	о вхождении в синхронизм широкополосного кольца ФАПЧ;
—	о вхождении в синхронизм узкополосного кольца ФАПЧ.
Фильтрация цепей питания элементов узла У2 блока от внешних
помех и подавление помех, излучаемых указанным узлом в цепи пита-
ния, осуществляется фильтрами питания элемента Э20.
Фильтрация помех по цепям питания элементов узла У1 осущест-
вляется фильтрами питания элемента Э4.
Стабилизаторы напряжений питания для синхронизируемого гене-
ратора и буферного усилителя узкополосного и широкополосного коль-
ца ФАПЧ содержит соответственно элементы Э16 и ЭЗ.
Ниже приведено описание особенностей построения электрической
схемы смесителя блока (Э7), фильтра с электронной настройкой и вы-
ходного усилителя (Э9, ЭЮ).
Элемент Э7 содержит смеситель, на один вход которого поступает
сигнал в диапазоне частот (900,00... 1099,99) кГц (шаг сетки — 10 Гц),
на другой — сигнал в диапазоне (11,9...13,7) МГц (шаг сетки 200 кГц),
предварительно усиленный (У1). Смеситель собран на диодной сборке
У2 и трансформаторах с объемным витком Тр1...ТрЗ. Преобразованный
сигнал поступает на вход усилителя УЗ и далее усиленный сигнал по-
дается на элемент Э6. Фильтр с электронной перестройкой, осуществля-
ющий селекцию сигнала в диапазоне (12,8...14,8) МГц, состоит из одно-
типных усилительных каскадов с резонансной нагрузкой У1...У4 элемен-
та Э9 и тракта фазовой автоматической настройки контуров (элемент
ЭЮ).
Сигнал с выхода элемента Эб поступает одновременно на входы
элементов Э9 и ЭЮ. Элемент Э9 состоит из четырех каскадов, каждый
из которых содержит микросхему У и колебательный конт.ур, образо-
ванный индуктивностью L и встречно-параллельно включенными вари-
капами Д1...Д4.
Выход каскада У1 соединен со входом фазового детектора элемен-
та ЭЮ. Фазовый детектор выполнен на микросхеме У1 и диодной
сборке У2.
Нагрузкой фазового детектора является RC фильтр.
Управлющий сигнал с выхода фазового детектора поступает на
усилитель постоянного тока, собранный на ячейке УЗ-1 транзисторной
сборки. Терморезистор R12 обеспечивает стабильность рабочей точки
усилителя в требуемом интервале температур. Интегрирующий фильтр
(R13, СИ) служит для фильтрации помех, поступающих по тракту
управления, а пропорционально-интегрирующий фильтр (R15, R16,
С12) корректирует частотную характеристику замкнутой системы,
46
обеспечивая необходимое качество переходного процесса; с выхода это-
го фильтра сигнал подается на управляющие входы элемента Э9, а
также через резистор R2 на варикапы Д1, Д2 элемента ЭЮ, образую-
щего совместно с резисторами Rl, R3 фазосдвигающую цепь. Элемент
Э10, кроме того, содержит выходной усилитель и схему контроля.
Сигнал с выхода фильтра элемента Э9 поступает на усилитель, собран-
ный по схеме с общим эмиттером на транзисторе Т с трансформатор-
ной нагрузкой.
Схема контроля (УЗ) позволяет осуществлять контроль уровня вы-
ходного сигнала. На транзисторных ячейках УЗ-2, УЗ-З, УЗ-4 выполнена
схема, формирующая команды (0 или 5В) для обобщенного контроля
узла У1.
Выходной сигнал с элемента Э6 поступает через фазосдвигающую
цепь на один из входов фазового детектора, на второй вход которого
приходит сигнал с выхода первого каскада элемента Э9. Выходной
сигнал фазового детектора, определяемый разностью фаз сравнивае-
мых сигналов, усиленный в усилителе постоянного тока и пропущенный
через ФНЧ, перестраивает контура элемента Э9. Ниже дается описа-
ние особенностей построения электрических схем элементов блока, кон-
структивно обособленных.
Опорный генератор «ГИАЦИНТ-М»
Схема электрическая принципиальная ОГ приведена на рис. 47
приложения 1 ЦЛ2.003.067 ТО1.
Опорный генератор «ГИАЦИНТ-М» представляет собой высоко-
стабильный кварцевый генератор с номинальной частотой 5 МГц.
Высокая стабильность частоты опорного генератора обеспечивает-
ся термостатированием прецизионного кварцевого резонатора, элемен-
тов схемы автогенератора, элементов схемы подстройки частоты и эле-
ментов схемы рабочего терморегулирования.
Для поддержания температуры с высокой точностью применен ра-
диотехнический термостат, в котором для сглаживания температурных
градиентов между нагревателями и кварцевым резонатором исполь-
зуется теплопроводящая паста.
Питание генератора осуществляется от источника постоянного то-
+2 7
ка с заземлением любой полярности напряжением 27__5’48 и уровнем
пульсаций не более 5%.
Электрическая принципиальная схема опорного генератора приве-
дена в приложении.
Опорный генератор состоит из радиотехнического термостата и
3-х монтажных плат, на которых размещены:
—	тракт высокой частоты, состоящий из автогенератора с кварце-
вым резонатором, буферного усилителя; каскодного усилителя, нагру-
женного на выходной трансформатор; схемы местной и дистанционной
электронной коррекции частоты, осуществляемой с помощью варикапа,
и цепи контроля выходного напряжения 5 МГц;
—	система терморегулирования пропорционального типа, состоя-
щая из мостового датчика температуры, операционного усилителя и
двухкаскадного УПТ;
—	стабилизатор напряжения и схема защиты генератора от пере-
грева.
Высокая стабильность частоты генератора достигается поддержа-
нием в радиотехническом термостате с высокой точностью температу-
ры, соответствующей экстремальной точке температурно-частотной
характеристики прецизионного кварцевого резонатора.
47
Для эффективной теплоизоляции термостата и части элементов
схемы в генераторе использован малогабаритный сосуд Дьюара.
Сосуд Дьюара установлен в металлическом каркасе и снаружи
залит пенополиуретаном.
Термостат (Э1), с закрепленными на нем платами (Э2) и (ЭЗ)
помещается в сосуд Дьюара, горловина которого закрывается тепло-
изоляционными прокладками. Плата (Э4) закреплена на каркасе тепло-
изоляционного кожуха.
Внешний защитный кожух генератора выполнен из алюминия и
крепится к каркасу теплоизоляционного кожуха. Для доступа к потен-
циометру электронного корректора в защитном кожухе имеется резь-
бовое отверстие, закрываемое заглушкой.
Основные элементы генератора:
—	монтажная плата Э2 — схема автогенератора с буферным уси-
лителем и элементами коррекции частоты;
—	монтажная плата ЭЗ — элементы мостового датчика системы
терморегулирования, термопредохранитель, элементы подстройки ча-
стоты автогенератора;
—	монтажная плата Э4 — схема каскодного усилителя высокой
частоты с выходным трансформатором, предварительные каскады си-
стемы терморегулирования, цепи коррекции частоты, цепи индикации
и стабилизатор напряжения питания;
—	элемент Э1 — радиотехнический термостат.
Тракт высокой частоты
Тракт высокой частоты опорного генератора состоит из автогене-
ратора с буферным усилителем (Э2), кварцевого резонатора (ПЭ),
помещенного в радиотехнический термостат (Э1), УВЧ, нагруженного
на выходной трансформатор (Э4), схемы электронной коррекции ча-
стоты (Э2, Э4), элементы подстройки частоты автогенератора (ЭЗ).
Автогенератор и буферный усилитель выполнены на микросхеме У.
Работа автогенератора основана на принципе использования от-
рицательного входного сопротивления эмиттерного повторителя, нагру-
женного на емкость. Кварцевый резонатор ПЭ, включенный в цепь ба-
зы, возбуждается на частоте близкой к частоте последовательного ре-
зонанса, где его полное сопротивление носит индуктивный характер,
что позволяет выполнить условия возникновения генерации в схеме.
Возбуждение на механической гармонике достигается емкостями
конденсаторов С2* и СЗ* (ЭЗ). С автогенератора сигнал частоты
5 МГц поступает на вход буферного усилителя (второй транзистор У).
Каскодный усилитель ВЧ сигнала выполнен на микросхеме У1
(Э4) с трансформаторной нагрузкой. С части вторичной обмотки сиг-
нал с частотой 5 МГц поступает на вход генератора.
Диод Д1 и конденсатор СЮ образуют цепь контроля выходного
напряжения ОГ.
Для коррекции частоты генератора последовательно с кварцевым
резонатором включен варикап Д (Э2).
Система терморегулирования содержит:
—	мостовой датчик температуры (терморезисторы Rl, R2 (Э1),
резисторы Rl*, R2, R3, R4** (ЭЗ); R3*. R5**, R8 (Э4);
—	операционный усилитель (У2);
—	УПТ на транзисторе Т1 (Э4) иТ (Э1);
— термостат (Э1) с нагревателем (Э).
Система терморегулирования опорного генератора обеспечивает
быстрый разогрев пьезоэлемента до температуры соответствующей его
48
экстремальной точке и поддерживает ее с точностью порядка
(0,005...0,01)°С.
Для защиты генератора от перегрева на плате (ЭЗ) расположен
термопредохранитель В, который при перегреве размыкает цепь пи-
тания нагревателя (Э) и включает лампочку «Перегрев («АВАРИЯ
ОГ»),
Датчик опорных частот (плата 2375)
Схема электрическая принципиальная платы приведена на рис. 43
приложения 1 ЦЛ2.003.067 ТО1.
Датчик опорных частот состоит из распределительного усилителя
опорного сигнала частоты 5 МГц и триггерного делителя частоты с
общим коэффициентом деления 500. Распределительный усилитель со-
стоит из двух коммутируемых предварительных каскадов, собранных
на транзисторах Т1 и Т2, и трех каскадов усиления мощности. Опор-
ный сигнал от внутреннего ОГ подается на вход каскада на транзисто-
ре Т2, а от внешнего ОГ — на вход каскада на транзисторе Т1.
Подключение сигнала от внешнего или внутреннего опорного гене-
ратора производится подачей напряжения питания (минус 27 В) на
соответствующий каскад. Диоды Д1, Д2, ДЗ, Д4 служат для дополни-
тельного ослабления обратного просачивания сигналов с выхода на
вход усилителя при снятии с него напряжения питания. Выходной
сигнал любого из предварительных каскадов выделяется на общей на-
грузке и подается затем на выходные усилители мощности, собранные
на транзисторах ТЗ, Т4, Т5. Каскад на транзисторе ТЗ выдает сигнал
для запуска делителя частоты. Выходные сигналы с каскадов на тран-
зисторах Т4, Т5 подаются на выходные разъемы блока. Делитель ча-
стоты опорного сигнала состоит из формирователя запускающего сиг-
нала, триггеров типа «Д» и логических ячеек. Необходимые коэффи-
циенты деления реализуются последовательным соединением делите-
лей на 5 и 2. Деление на 5 осуществляется тремя триггерами, охвачен-
ными обратными связями. Формирователь запускающего сигнала со-
стоит из усилителя на транзисторе Тб и логических ячеек У1-1 и У1-2.
Триггеры УЗ-2, У6-1 и У6-2 представляют собой делитель частоты
5 МГц на 5, выходной сигнал которого через ячейку У1-4 подается на
выход блока и через ячейку У1-3 поступает на декадный делитель, со-
стоящий из триггеров У4-1, У4-2, У7-1, У7-2. Сигнал с частотой 100 кГц
с выхода этого делителя через ячейку У2-4 подается на выход блока, а
через ячейку У2-1 поступает на вход следующего декадного делителя,
состоящего из триггеров У5-1, У5-2, У8-1, У8-2. На выходе этого дели-
теля получается сигнал с частотой 10 кГц. Для устранения явления
накопления задержки выходного сигнала с частотой 10 кГц примене-
на схема сквозного переноса, состоящая из устройства опознавания,
собранного на ячейках У2-2, У2-3, У9, и триггера УЗ-1. После заполне-
ния счетчика схема опознавания выдает разрешающий сигнал на вход
«Д» триггера УЗ-1. Этот триггер срабатывает от очередного входного
сигнала и блокирует себя выходным сигналом с контакта 5 через
ячейку У9.
Генератор синхронизируемый (плата 2364)
Схема электрическая принципиальная платы приведена на рис. 45
приложения 1 ЦЛ2.003.067 ТО1.
Схемы синхронизируемых автогенераторов, используемые в узко-
полосном и широкополосном кольцах ФАПЧ, идентичны, и отличаются
только направлением включения варикапов, поскольку в одном случае
49
используется управляющее напряжение отрицательной полярности, а
в другом — положительной. Диапазон перестройки автогенератора
узкополосного кольца (9...11) МГц, а широкополосного — (11,9...
13,7) МГц. Каждый из генераторов выполнен на трех транзисторах
Уотур состоит из катушки индуктивности с отводом
для согласования с транзисторами, варикапов, с помощью которых
осуществляется перестройка по частоте.
Управляющее напряжение через фильтр нижних частот подается
на среднюю точку варикапов. Для обеспечения перекрытия по частоте
не менее 2 МГц на варикапы подаются сменные напряжения подста-
вок от 10 В до 20 В в узкополосном кольце и от минус 10 В до минус
20 В — в широкополосном кольце.
Усилитель буферный с делителем на 10 (плата 2373)
Схема электрическая принципиальная платы приведена на рис. 41
приложения 1 ЦЛ2.003.067 ТО1.
Усилитель буферный с делителем на 10 используется в узкополос-
ном кольце ФАПЧ блока.
Схема буферного усилителя с делителем на 10 состоит из четырех
каскадов на транзисторах Т1...ТЗ, Т5 и имеет два выхода. Сигнал, сни-
маемый с трансформатора Тр1, подается на формирователь импуль-
сов, состоящий из каскада на транзисторе Тб и логической ячейки УЗ-1,
и далее на делитель частоты с коэффициентом 10. Выходной сигнал с
делителя частоты через развязывающую ячейку УЗ-2 поступает на
фильтр нижних частот, и далее подается на преобразователь частоты.
Сигнал с трансформатора Тр2 используется для запуска ДДПКД.
Делитель частоты с дробным переменным коэффициентом
деления (ДДПКД) (плата 2374)
Схема электрическая принципиальная платы приведена на рис. 38,
39 приложения 1 ЦЛ2.003.067 ТО1.
Принцип получения дробного деления заключается в следующем.
Если предположить, что в десяти циклах деления будут устанав-
ливаться коэффициенты деления N и N + 1, где N любое целое число,
соответственно (10—ш) раз и ш, то средний коэффициент деления
. _т N(10-ni) + (N+ l)-ni _т. Hi
будет Ncp.= -1------------L--- =n+___
Аналогичную операцию можно провести для получения коэффи-
циента деления, выраженного числом с двумя десятичными знаками,
но в этом случае необходимо уже устанавливать коэффициенты деле-
П1 »т ги+1	.	т
ния NH—Ру- иРН—ip— соответственно (10—иг) раз и иг раз. Тогда
средний коэффициент деления будет
(о—) (N+-f^)+m (N+^)
Nep --------------------------------- N i0 4-	i00
что соответствует ста циклам счета с исходными коэффициентами
N и N+1.
Структурная схема ДДПКД узкополосного канала приведена на
рис. 16 приложения 4. ДДПКД состоит из делителя с переменным
целочисленным коэффициентом деления (ДПКД) и программирую-
щего устройства, служащего для получения дробных знаков в коэффи-
50
циенте. Счетчик состоит из двух декад и двоичного делителя на 16.
Для получения необходимого коэффициента деления счетчик с по-
мощью схем формирования импульса установки переводится в состоя-
ние, соответствующее поступлению на вход количества импульсов,
равного разнице между общей емкостью счетчика и необходимым
коэффициентом деления. Это означает, что после фиксации заполне-
ния всего счетчика импульс предварительной установки переводит
его в такое состояние, что для полного заполнения его вновь необхо-
димо N импульсов (N — необходимый коэффициент деления).
Схема установки старших разрядов фиксирует заполнение декады
десятков и счетчика сотен и вырабатывает сигнал их предваритель-
ной установки. Окончательное заполнение счетчика произойдет через
девять входных импульсов после заполнения декады десятков и счет-
чика сотен. После этого схема формирования импульса установки де-
кады единиц вырабатывает сигнал, который прекращает импульс, уста-
навливающий декаду десятков и счетчик сотен, и также производит
подготовку декады единиц к работе в следующем цикле счета. Исполь-
зование раздельной предварительной установки позволяет снизить ча-
стотные свойства декады десятков и счетчика сотен, т. к. они подготав-
ливаются за время, в несколько раз превышающее длительность пе-
риода входной частоты ДПКД, что позволяет снизить общую потреб-
ляемую мощность. Приращение коэффициента деления на единицу в
определенных циклах работы ДПКД, определяемых программирую-
щим устройством, с целью получения нецелочисленного усредненного
коэффициента, реализуется схемой вычеркивания входных импульсов.
В случае заполнения счетчика ДПКД и при наличии сигнала разреше-
ния на вычеркивание от программирующего устройства схема вычер-
кивания входных импульсов блокирует вход декады единиц на длитель-
ность одного входного такта. В программирующем устройстве произво-
дится подсчет циклов работы ДПКД декадными счетчиками десятых и
сотых долей. Схемы формирования программ десятых и сотых долей
производят выборку определенных состояний декадных счетчиков с
помощью схем совпадений и по внешним командам, преобразованным
в схемах выбора коэффициентов. Программы, сформированные в дан-
ном разряде, реализуют приращения коэффициента деления на еди-
ницу в том же разряде.
Делитель целочисленных коэффициентов состоит из счетчиков
накапливающего типа, собранных на «J-К» триггерах. Декада единиц
включает в себя триггеры У8, У11, У18, У20, декада десятков — У27,
У29, У34, У38. Двоичный счетчик на 16 служит для набора сотен в
коэффициенте деления и включает в себя триггеры У39-1, У39-2, У44-1,
У44-2 «Д» — типа.
Импульс переноса с декады единиц формируется в момент уста-
новления ее в девятое состояние (1001) с помощью схемы «И» на ячей-
ке У16-4. Импульс переноса с декады десятков в счетчик сотен сни-
мается с выхода триггера У38. Сигнал, фиксирующий заполнение
счетчиков десятков и сотен, образуется с помощью ячеек У36-1, У36-2,
У35-4. С выхода ячейки У36-1 этот сигнал в виде логического «О» пос-
тупает на входы «R-S» триггеров, состоящих из ячеек У15-3, У15-4,
У21-1, У21-2.
Выходной импульс первого RS — триггера поступает в качестве раз-
решающего сигнала на схему опознавания декады единиц, схему вычер-
кивания, для блокировки (инвертор У22.2) входа счетчиков десятков с
целью устранения ложных срабатываний и для предварительной уста-
новки счетчика десятков триггера У27, а второго — для установки триг-
геров У29, У34, У38, У39.1, У39.2, У44.1, У44.2.
51
Импульсы предварительной установки поступают на триггеры через
управляемые ячейки У21.3, У21.4, У22.3, У28.1, У28.2, У28.4, У32.2, У32.4,
У41.1, У41.3, У41.4. Управление перечисленными ячейками происходит
от внешних команд, подаваемых на контакты разъема Ш1 блока, после
прохождения их через схемы приведения уровней напряжения и дешиф-
раторы. Схемы приведения уровней напряжения служат для преобразо-
вания напряжения внешних команд ОВ и минус 27 В в команды соот-
ветственно 3±0,5В и 0,4 В, соответствующие входным уровням логичес-
ких схем серии 130, 133, 136. В схемы привязки уровней команд управ-
ления счетчиками десятков и сотен входят резисторы R14—R25, транзис-
торные У17.2, У23, У24, У40, У78.2 и диодные У25, У26 матрицы.
В дешифратор входят ячейки УЗО, У31.1, У31.2, У32.1 и инверторы
У22.1 У22.4 У28.3 У32.3
Ячейки У33.1, У33.2,'У35.1, У35.2, У37.1, У37.2, У37.4, У41.2, форми-
руют команды включения подставок для перестраиваемого генератора.
Применение RS — триггеров на ячейках У15.3, У15.4, У21.1, У21.2
позволяет увеличить время предварительной установки счетчиков де-
сятков и сотен до длительности 4 периодов частоты входного сигнала,
что позволяет применить более низкочастотные схемы с меньшим пот-
реблением. После заполнения декады единиц схема формирования им-
пульса установки У6.2, У7.1, У7.2, У10 вырабатывает сигнал, поступаю-
щий на управляемые ячейки У79.4, У1.1, У1.2, У1.3, У1.4, У16.1, У16.2,
У16.3, а также на триггер RS — У15.3, У15.4. Этот сигнал производит
предварительную установку декады единиц в необходимое состояние,
снимает сигнал предварительной установки старших разрядов и исполь-
зуется в качестве выходного. В дешифраторе команд управления дека-
ды единиц используются диодные матрицы У2, УЗ, У4, У5 (первый ди-
од). В схеме привязки уровней напряжения применены резисторы
R5...R8, транзисторная матрица У12 и диодная У14.
Схема вычеркивания входного импульса работает по командам, пос-
тупающим с программирующего устройства, и состоит из ячеек У6.3,
У7.3, У7.4, У15.1, У15.2, У19.
При поступлении команды на вычеркивание и условии, что счетчики
десятков и сотен заполнены, а декада единиц установилась в 3-е состоя-
ние (1100), эта схема вырабатывает импульс, который блокирует вход
ДДПКД по входу К триггера У8 на длительность одного входного так-
та, что эквивалентно увеличению коэффициента деления на единицу.
Формирователь входного сигнала, состоящий из усилительного кас-
када на транзисторе Т и ячейки У6.1, преобразует входной сигнал сину-
соидальной формы с уровнем 150...300 мВ в импульсы, соответствую-
щие логическим уровням используемых микросхем.
RC-фильтры, стоящие в цепях питания, используются для гашения
избыточного напряжения и дополнительной фильтрации. Они состоят из
резисторов R11*...R13*> R26*, R56* и конденсаторов С2...С11. Ячейка
У16.4 формирует импульс переноса из декады единиц.
Устройство, вырабатывающее программу вычеркивания импульсов
из входной последовательности ДПКД для получения дробности в коэф-
фициенте деления, состоит из двух декадных счетчиков, управляемых
схем совпадений формирования команд управления и схем привязки
уровней.
Первый декадный счетчик состоит из триггеров У49.1, У49.2, У57.1,
У57.2 и ячеек У51.1, У51.2. Для его запуска используется выходной им-
пульс ДПКД.
Второй декадный счетчик состоит из триггеров У66.1, У66.2, У72.1,
52
У72.2 ячеек У67.1, У67.3. Запуск счетчика производится импульсом пер-
вой декады, снимаемым с вывода 9 триггера У57.2.
Программа вычеркивания для десятых долей в коэффициенте деле-
ния формируется с помощью схем совпадений на ячейках У48.1, У48.2,
У48.3, У52.3, У54.1, У54.2, У54.4, У59.1, У59.4. Выходные сигналы пере-
численных ячеек подаются на суммирующую схему, состоящую из яче-
ек У60, У59.3, У51.3.
В каждый момент работает только одна из схем совпадения, на ко-
торую подается управляющая команда. Остальные остаются заблоки-
рованными напряжением логического нуля с выводов формирователя
команд, состоящего из ячеек У47.1, У47.2, У50.1, У50.2, У55.1, У55.2,
У58.1, У58.2, У61.1, У61.2, который помимо управления от внешних ко-
манд, поступающих со схем привязки уровней, может управляться от
команд, вырабатываемых в устройстве программирования сотых долей.
С приходом соответствующей команды в формирователе происходит пе-
реключение команды в сторону увеличения на единицу.
Схема привязки уровней состоит из резисторов R27...R36, матриц
транзисторных У42, У 43, У63.2 и диодных У45, У46, У62.1.
Формирование программы сотых долей производится аналогичным
способом. В качестве управляемых схем совпадения используются ячей-
ки У64.3, У65.1, У65.2, У65.3, У68.2, У68.3, У71.2, У71.3.
Суммирующая схема состоит из ячеек У75, У64.2, У64-4.
В схему привязки уровней входят резисторы R37...R54, транзистор-
ные матрицы У63.1, У69, У73 и диодные У70, У74. Ячейка У79.3 инвер-
тирует выходной сигнал программы вычеркивания.
Диодные матрицы У5 (четвертый диод) , У13, резистор R9, транзис-
торная матрица У 17.1 и ячейка У9.4 образуют схему контроля внешних
команд управления разряда «1 кГц».
При снятии внешней команды (минус 27 В) на выходе ячейки У9.4
появляется сигнал логического «О».
Логические ячейки У33.1, У33.2, У35.1, У35.2, У37.1, У37.2, У37.4,
У41.2 образуют схему контроля внешних команд управления разряда
«10 кГц», ячейки У53, У56.1, У56.2 — разряда «100 Гц», и диодные мат-
рицы У76, У77, У62.2 резистор R55, транзисторная матрица У78.1 и
ячейка У56.3 — разряда «10 Гц». Работа этих схем аналогична.
Ячейка У79.1 объединяет контроль старших разрядов «1 кГц» и
«10 кГц», а ячейки У79.2, У80.1, У80.2 объединяют контроль всех разря-
дов.
Детектор частотно-фазовый со схемой управления (плата 3997)
Схема электрическая принципиальная платы приведена на рис. 40
приложения 1 ЦЛ2.003.067 ТО1.
Частотно-фазовый детектор со схемой управления включает в себя
частотно-фазовый детектор с цепями фильтрации управляющего на-
пряжения, схему формирования напряжений подставок и стабилизации
напряжений питания синхронизируемого генератора и буферного уси-
лителя узкополосного кольца ФАПЧ, схему форсирования переходных
процессов во время перестройки синтезатора и схему контроля работо-
способности блока.
Сигнал опорной частоты 10 кГц и сигнал с выхода ДДПКД посту-
пают на входы частотно-фазового детектора (ЧФД), собранного на
триггерах УЗ-1, УЗ-2 и ячейках У5-1, У5-2, У5-3, У5-4. Выходным сигна-
лом ЧФД через ключ, собранный на транзисторе У10-1 и через усили-
тель постоянного тока, собранный на транзисторе Т1, управляется ге-
нератор постоянного тока, состоящий из транзистора У10-2 и цепи, соз-
дающей рабочую точку (резисторы R7*, R12 и диоды Д1 и Д2). Приме-
53
некие управляемого генератора тока позволяет обеспечить высокую ли-
нейность характеристики ЧФД. С выхода генератора тока сигнал по-
ступает на вход импульсного фильтра, собранного на транзисторах Тб и
T9 и предназначенного для фильтрации помехи с частотой 10 кГц.
Фильтрация осуществляется путем выборки и запоминания дискретных
значений уровня управляющего сигнала конденсатором С16 в моменты
времени, когда транзисторы Тб и T9 открываются коммутирующим
сигналом. Коммутирующий сигнал в виде импульсов с частотой следо-
вания 10 кГц через эмиттерный повторитель, собранный на транзисто-
ре У10-4 поступает на обмотку трансформатора Тр2 и эмиттеры тран-
зисторов Тб и T9.
Диод Д7 служит для устранения колебательности коммутирующе-
го сигнала. После фильтрации управляющий сигнал через эмиттерные
повторители, собранные на транзисторах Т11 и Т2, поступает на второй
импульсный фильтр, состоящий из транзисторов Т4 и Т5, трансформа-
тора Тр 1, диода ДЗ, запоминающего конденсатора С12 и предназначен-
ного для фильтрации помехи с частотой 100 Гц. Коммутирующий сиг-
нал образуется при делении частоты входного сигнала, равной 10 кГц
при помощи делителя, собранного на триггерах У1, У2, У9, У11 и логи-
ческой схеме У12. Пройдя через ячейку Уб-1, которая служит для полу-
чения соответствующей формы коммутирующего сигнала, Уб-2, У8-2,
У8-4, через эмиттерный повторитель и усилитель, собранные на транзи-
сторах У7-2 и У7-3, коммутирующий сигнал подается через трансфор-
матор Тр1 на эмиттеры транзисторов Т4 и Т5. Отфильтрованный уп-
равляющий сигнал через истоковый повторитель, собранный на тран-
зисторе Т7 подается на вход усилителя постоянного тока, включающего
в себя транзисторы Т12 и Т13. Транзистор Т13 работает в режиме гене-
ратора тока. С выхода усилителя постоянного тока управляющий сиг-
нал через пропорционально-интегрирующий фильтр, состоящий из рези-
стора R32 и конденсаторов С21, С22, С23, С24 и СЗО, который подклю-
чается на 1 и 2 подставках через схему ИЛИ на диодной матрице У18-1
и ключ Т17, поступает на управляющий вход автогенератора (Э15).
На транзисторе ТЗ и стабилитронах Д4...Д6 собран стабилизатор
напряжения питания каскадов, собранных на транзисторах У10-2,
У10-4, Т2, Т7, Т11.
В качестве исходного напряжения для формирования напряжений
подставок синхронизируемого генератора используется напряжение
плюс 60 В, которое дополнительно стабилизируется схемой, включаю-
щей в себя транзисторы Т14, Т15 и стабилитроны Д13...Д15. Выбор не-
обходимой подставки осуществляется электронной схемой коммутации^
которая выполнена на транзисторной сборке У15 и логических ячейках
У16-1...У16-4. Команды включения необходимой подставки формируют-
ся в ДДПКД. Напряжения подставок находятся в пределах от 7,0 В до
23 В. Подстроечными резисторами R35*, R40*, R44*, R46*, R49* уточ-
няется величина напряжения каждой подставки в зависимости от раз-
броса характеристик генератора по частотному перекрытию.
В качестве исходных напряжений для питания синхронизируемого
генератора используются 12,6 В и минус 12,6 В. Напряжение минус
12,6 В подается па электронный стабилизатор, собранный на транзи-
сторе У17-2 и стабилитроне Д16 и диодах У18-2, У18-3. Стабилизиро-
ванное напряжение величиной около минус 7 В подается на схему син-
хронизируемого генератора. Напряжение плюс 12,6 В поступает на ста-
билизатор, собранный на транзисторе Т18, части транзисторной сборки
У19-1, У19-2 и стабилитроне Д17. Выходное напряжение этого стабили-
затора через эмиттерный повторитель на транзисторе У17-3 использует-
ся для питания синхронизируемого генератора и микросхемы включе-
54
ния У16. Транзисторы У19-3 и У19-4 служат для подачи стабилизиро-
ванного напряжения питания на схему буферного усилителя узкополос-
ного кольца ФАПЧ (Э17) и схему генератора тока (транзистор Т13)
соответственно.
Наличие в цепи управляющего сигнала конденсатора С12 и про-
порционально-интегрирующего фильтра с большой постоянной времени
приводит к затягиванию переходных процессов в момент перестройки
синтезатора. Для уменьшения времени перестройки использутся схема
форсирования (форсажа) переходных процессов. При поступлении с
Э14 на вход логической ячейки У4-1 команды «ФОРСАЖ» с уровнем
логического нуля, на выходе одновибратора, собранного на транзисторе
У7-1, ячейке У8-1, конденсаторах С5, С36 и резисторе R3 также появля-
ется уровень логического нуля на время релаксации, за которое должна
произойти перестройка синтезатора. Время релаксации определяется ве-
личинами R3, С5 и С36. Уровень логического нуля препятствует прохож-
дению на эмиттеры транзисторов Т4 и Т5 коммутирующего сигнала с
частотой 100 Гц и одновременно создает цепь для прохождения комму-
тирующего сигнала с частотой 10 кГц, тем самым уменьшая время пере-
заряда конденсатора С12. В это же время появившийся уровень логичес-
кой единицы на входе ячейки У6-4 создает возможность для прохожде-
ния коммутирующего импульсного сигнала с частотой 1 МГц через эмит-
терный повторитель, собранный на транзисторе Т16 и через усилитель,
собранный на транзисторе У14-3 на эмиттеры транзисторов У14-1 иУ14-2.
Транзисторы открываются, тем самым уменьшая постоянную времени
пропорционально-интегрирующего фильтра. После окончания времени
релаксации одновибратора на выходе ячейки У8-1 вновь появляется
уровень логической единицы.
В установившемся режиме на входы логической схемы У13-1 по-
ступает уровень логической единицы. На выходе ячейки У13-2 также
имеем уровень логической единицы, который переводит транзистор Т10,
а, следовательно и транзистор У7-4 в открытое состояние. Через обмот-
ку реле Р протекает ток, реле срабатывает, контакт 2 замыкается
с контактом 3. В режиме перестройки синтезатора, т. е. в рассинхро-
низме, на вход ячейки У13-1 подается команда «Контроль команд уп-
равления», одна или совместно с командой «форсаж» с уровнем логи-
ческого нуля на время, определяемое временем релаксации одновибра-
тора, собранного на транзисторе У7-1.
При этом происходит замыкание контакта 2 с контактом 1 реле Р.
Аналогичные процессы имеют место и при отсутствии синхронизма в
широкополосном кольце синтезатора, когда на 4 и 5-й контакты ячейки
У13-1 поступает команда с уровнем логического нуля.
Буферный усилитель (плата 2365)
Схема электрическая принципиальная платы приведена на рис. 42
приложения 1 ЦЛ2.003.067 ТО1.
Буферный усилитель используется в широкополосном кольце
ФАПЧ.
Схема буферного усилителя состоит из 4-х каскадов на транзи-
сторах Т1...Т4 и имеет два выхода. Первые два каскада имеют аперио-
дическую нагрузку и включены соответственно по схеме с общим
эмиттером (Т1) и схеме с общей базой (Т2). Два последующих каска-
да имеют в нагрузке согласующие трансформаторы. Выходной сигнал
с трансформатора Тр1 поступает на вход преобразователя частоты, а
сигнал с трансформатора Тр2 используется для запуска ДДПКД.
55
Делитель с дробным переменным коэффициентом деления
(ДДПКД и фазовый детектор (плата 2362)
Схема электрическая принципиальная платы приведена на рис. 36
приложения 1 ЦЛ2.003.067 ТО1.
Структурная схема ДДПКД и фазового детектора широкополос-
ного кольца приведена иа рис. 17 приложения 4. ДДПКД состоит из
делителя с переменным целочисленным коэффициентом деления и
программирующего устройства, служащего для получения дробных зна-
ков в коэффициенте деления, и реализует коэффициенты деления
11,9...13,7 с дискретностью 0,2. ДДПКД включает в себя двоичный
счетчик целых чисел на 16, схему формирования импульса установки,
схему вычеркивания входных импульсов и схему выбора коэффициен-
тов деления. Подсчет циклов работы ДПКД производится в програм-
мирующем устройстве декадой десятых долей. Схема формирования
программы десятых долей производит выборку определенных состоя-
ний декадного счетчика и управляет схемой вычеркивания.
Делитель целочисленных коэффициентов деления собран на «J-К»
триггерах У8, У12, У15, У17. После заполнения счетчика, схема фор-
мирования импульса установки, в которую входят ячейки У4-2, У7-3,
У7-4, У11, вырабатывает сигнал, поступающий на управляемые ячей-
ки У7-1, У9-2, У9-3. Этот сигнал производит установку триггеров в не-
обходимое предварительное состояние, а также используется в каче-
стве выходного. Ячейки У7-1, У9-2, У9-3 управляется от внешних
команд, подаваемых на контакты разъема Ш1 блока после прохожде-
ния их через схемы приведения уровней и дешифратор. Схема приве-
дения уровней команд управления счетчиком выполнена на транзи-
сторных (У1...УЗ) и диодных (У5, Уб) сборках. В дешифратор входят
ячейки У7-2, У10-2, У10-4, У13-2, У13-4, У14-1, У18-1.
Схема вычеркивания входных импульсов работает по командам,
поступающим с программирующего устройства и состоит из ячеек
У4-3, У16-1...У16-4, У20. При поступлении команды на вычеркивание и
при условии, что счетчик находится в состоянии «1101», схема блоки-
рует первый триггер У8 по входу «К» на длительность одного периода
входного сигнала, т. е. увеличивает коэффициент деления в этом цикле
на единицу.
В программирующее устройство входят декадный счетчик на
ячейках У21-1, У21-2, У23-1, У23-2 и схема, формирующая команды
вычеркивания входных импульсов, (У14-2, У19-2, У19-3, У19-4,
У22-1...У22-4, У24-1, У24-2, У24-3, У24-4, У25). Выбор команд произво-
дится дешифратором через инверторы У10-4, У18-2, У18-3, У18-4, У19-1
от внешних команд.
Диодные сборки У26...У28 используются для формирования команд
«9X100 кГц и 10X100 кГц» в ДДПКД узкополосного кольца.
Формирователь входного сигнала, состоящий из усилительного
каскада на транзисторе Т1 и ячейки У4-1, преобразует входной сигнал
синусоидальной формы с уровнем (150...300) мВ в импульсы, соответст-
вующие логическим уровням используемых микросхем.
RC фильтр, стоящий в цепи питания, используется для гашения
избыточного напряжения и дополнительной фильтрации.
Частотно-фазовый детектор состоит из двух частей, одна из кото-
рых работает в режиме сравнения фаз, а другая — в режиме сравне-
ния частот. Фазовый детектор представляет собой «R-S» триггер, соб-
ранный на ячейках УЗО-1 и УЗО-2. Скважность выходных импульсов,
будет пропорциональна разности фаз между опорной частотой, кото-
рая подается на один из входов, и частотой, поступающей на второй
вход триггера с ДДПКД. Ячейки У29-1, У29-3, У29-4 используются
56
для формирования короткого импульса, необходимого для работы фа-
зового детектора, ячейка У29-2 используется для получения задержки
управляющего сигнала на входе триггера УЗО-2.
Частотный детектор, который включает в себя «Д» триггеры (У31)
и при равенстве частот не работает, т. е. «Д»— триггеры находятся в
нулевом состоянии. В случае расхождения частот на контрольных точ-
ках КТ7 или КТ8 появляются импульсы с частотой, равной разности
частот опорной и измеряемой.
Импульсы появляются на той контрольной точке, где выше частота
и поступают на управление реверсивным счетчиком, с выхода соответ-
ствующего триггера импульсы поступают на ячейку У34-1 для запуска
реверсивного счетчика, состоящего из триггеров У35, У36, У38, У40 и
схему управления, включающую логические ячейки У34-2, У37-1, У39-1,
работающих на сложение и У34-3, У37-2, У39-2, работающих на вычита-
ние. Ячейки УЗЗ-З, У34-1, У34-4, У37-3 реализуют функцию «ИЛИ».
Схема контроля, состоящая из логических ячеек УЗЗ-1, УЗЗ-2,
транзистора Т2, резистора R22 и конденсатора С12, используется для
формирования сигнала, в котором заключена информация о работо-
способности блока.
Схема работает следующим образом. При равенстве частот на 6 вы-
воде УЗЗ-2 имеется положительный уровень логической единицы, когда
частоты не равны, схема вырабатывает импульсы с длительностью не
более 15 мс, которая обусловлена емкостью конденсатора С12.
При отсутствии одной или обеих сравниваемых частот схема контро-
ля вырабатывает нулевой уровень.
Схема контроля команд управления разрядов «Х1 МГц» и «ЮОкГц»
выполнена на ячейках У9-1, У10-1, У13-1, У13-3.
При снятии любой команды управления на выходе инвертора У9-4
появится нулевой уровень. Через инвертор У9-4 команда контроля в ви-
де логической единицы поступает на схему контроля кольца КС (УЗЗ-1,
вывод 11). Сигнал с выхода схемы контроля поступает на 35 контакт
платы 2362 на обобщенный контроль блока (элемент Э16).
При условии равенства частот и наличия команд управления на вы-
ходе фазового детектора на выводе 8 ячейки У32-4 будут импульсы,
скважность которых пропорциональна разности фаз сравниваемых час-
тот. Эти импульсы поступают с 6 вывода ячейки УЗО-2. Если частоты
не равны на выходе схемы контроля ячейки УЗЗ-2 (вывод 6) будет уро-
вень логического нуля, который закрывает ячейку У32-2 и через инвер-
тор У32-1 открывает ячейку У32-3. На выходе фазового детектора поя-
вятся импульсы опорной частоты 1 МГц. RC фильтр (С8, С9, СЮ,
R21) стоит в цепи питания фазового детектора. Выходные сигналы
триггеров У35, У36, У38, У40 поступают на управляющие входы цифро-
аналогового преобразователя со структурой «R-2R» и переключателя-
ми напряжения, который осуществляет преобразование двоичного ко-
да в напряжение. Транзисторы У41-1...У41-4 и диоды сборок У42...У43
выполняют роль ключей, управляемых командами «О» и «1».
Цифро-аналоговый преобразователь имеет 4 разряда, которые
создают на выходе ступенчатое напряжение от 0 до 22 В с равномер-
ным шагом. При подаче на вход первого разряда (ячейка У41-1)
команды «О» транзистор У41-1 и диод У42-2 закрыты, диод У42-1 от-
крыт, резистор R25 подключен к схеме сумматора. Команда «1» от-
крывает транзистор У41-1 и диод У42-2 и подключает к схеме суммато-
ра резистор R27. Диод У42-1 закрыт и поэтому резистор R25 отключен
от схемы сумматора. Остальные три разряда осуществляют переклю-
чение аналогично.
57
Схема управления СГ (плата 2363)
Схема электрическая принципиальная платы приведена на рис. 37
приложения 1 ЦЛ2.003.067 ТО1.
Схема управления СГ включает в себя стабилизаторы напряже-
ний питания для синхронизируемого генератора, буферного усилителя
и тракта усиления постоянного токае сумматором напряжений и фильт-
ром нижних частот. Для питания СГ требуется два стабилизированных
напряжения 7 В и минус 7 В. Первый стабилизатор напряжения выпол-
нен на ячейках УЗ-1, УЗ-2 диодной сборки, транзисторе ТЗ, стабилитро-
не Д2. Нагрузка стабилизатора подключена через эмиттериые повтори-
тели, состоящие из Тб и У2-2 —транзисторной сборки, зашунтирован-
ные по переменному току блокировочными конденсаторами С2, С4. При-
менение эмиттерных повторителей позволяет выбирать режим работы
стабилизатора независимо от потребляемого нагрузкой тока. С эмиттер-
ного повторителя (У2-2) напряжение 7 В поступает на синхронизируе-
мый генератор, а с Тб — в цепь питания буферного усилителя. Стабили-
затор напряжения минус 14 В, собранный на стабилитронах ДЗ, Д4 и
ячейке У2-3 транзисторной сборки, питается от минус 27 В. Выход стаби-
лизатора подключей к делителю напряжения (R16, R17), который зада-
ет рабочую точку эмиттерному повторителю (Т4), питающему СГ. Кро-
ме того, к выходу стабилизатора подключен формирователь двух под-
ставок для грубой перестройки СГ. Формирователь состоит из делителя
напряжения (R19, R20*), транзистора Т5, работающего в ключевом ре-
жиме, и цепей коммутации, содержащих резисторы R21, R23 и диоды
Д5, Д6, УЗ-З, УЗ-4. К резистору R2I постоянно приложено напряжение
12 В. В исходном состоянии транзистор Т5 закрыт, напряжение под-
ставки близко к величине стабилизированного напряжения 14 В. При
подаче команды —27 В на контакт 8 платы 2363 (—27 В) транзистор Т5
открывается и напряжение подставки определяется соотношением соп-
ротивлений делителя на резисторах R19, R20*. Выходной сигнал фазо-
вого детектора поступает через резистор R1 на вход ключевой схемы
(Т1). Генератор тока, образованный ячейками У1-1, У1-2, У1-3 транзис-
торной сборки, резисторами R3, R4*. R5, переключается ключевой схе-
мой. Выход генератора тока соединен с ФНЧ, выполненным иа индук-
тивностях LI, L2. Управляющее напряжение отрицательной полярности
с выхода ФНЧ поступает на один вход сумматора напряжений, на вто-
рой вход которого подается напряжение положительной полярности с
выхода цифро-аналогового преобразователя. Сумматор напряжений вы-
полнен на ячейках У5-1, У5-2 транзисторной сборки. Суммирование уп-
равляющего напряжения с выхода ФНЧ и напряжения, поступающего
по входу ячейки У5-2, происходит на резисторе R14*.
Сумматор нагружен на вход эмиттерного повторителя с нагрузкой,
образованной последовательным включением ячеек У5-3, У5-4. Значе-
ние тока, протекающего через эмиттерный повторитель, постоянно и
определяется номиналом резистора R15. Нагрузкой эмиттерного пов-
торителя является нелинейный пропорционально-интегрирующий
фильтр, собранный на диодной сборке Уб. Выходное звено ФНЧ со-
стоит из LC фильтра. Питание тракта управления осуществляется от
стабилизированного напряжения 25 В, и от стабилизатора напряжения
7 В, выполненного на диодах У4-1, У4-2, транзисторе У1-4 и стабили-
троне Д1, катод которого соединен с базой эмиттерного повторителя и
блокировочным конденсатором СЗ.
Тракт управления работает следующим образом. В режиме вхож-
дения системы ФАПЧ в синхронизм с выхода фазового детектора по-
ступает напряжение биений, а с выхода цифро-аналогового преобра-
58
зователя ступенчатое напряжение (шестнадцать ступенек). Поскольку
напряжение биений на выходе сумматора равно напряжению только
двух ступенек, поступающих по второму входу, то перестройка синхро-
низируемого генератора осуществляется за счет ступенчатого напря-
жения. Ввиду большой амплитуды ступенчатого напряжения нелиней-
ный фильтр закорачивается, что способствует повышению быстродей-
ствия системы ФАПЧ в переходном режиме. При расстройках частоты
СГ, меньших полосы захвата, система ФАПЧ входит в синхронизм. На
выходе цифро-аналогового преобразователя постоянно присутствует
напряжение, запомненное им в момент захвата.
Фильтр перестраиваемый (плата 2367)
Схема электрическая принципиальная платы приведена на рис. 44
приложения 1 ЦЛ2.003.067 ТО1.
фильтр перестраиваемый предназначен для предварительной се-
лекции сигнала в диапазоне частот (12,8... 14,8) МГц от нежелательных
продуктов преобразования, имеющихся на выходе смесителя.
Полосовой фильтр состоит из трех контуров, выполненных на
трансформаторе Тр1, индуктивностях L1 и L2 и варикапах Д1...ДЗ.
Управляющее напряжение на варикапы поступает через резисторы R4,
R6, R9 с делителя напряжений, выполненного на резисторах R12... R44,
транзисторных матрицах У2, У4, Уб и диодных сборках УЗ, У5. Эмит-
терный повторитель (Т1) беспечивает согласование выходного сопро-
тивления полосового фильтра и выходного сопротивления усилителя
(У1).
Усилительный каскад, выполненный на микросхеме У1 и транс-
форматоре Тр2, обеспечивает необходимый уровень сигнала в диапазо-
не частот (12,8...14,8) МГц.
Фильтрация помех по цепям питания блока осуществляется филь-
трами питания (плата 2369). (Рис. 46) приложения 1 ЦЛ2.003.067 ТО 1.
59
УЗ
„Перегребог
У1
J2
Е под. 1
+Е ЧПР.
31
Усилитель
очерерный
АЦЛКД
1мг и,
Вкп.команд о-1,2-3.3-5.б-1.8-9
__________________________£L,
-ЕЧПР
- £ под.
11,9 ~12,7МГч
(12,9-13,1
МГ ц)
0,9. ..1,0 9999 МГц
•33
Схема управления сг
+£ чпр.
35
Е под. 2
Цифроона-
логобый
преодраз.
РАПКА и сразобый детектор
Ре Сере
счетчик
+ 12,68
(+78)кСГ,бУ
(-18)кСГ)ЬУ
-/2,6 8
36
39
Фипьтр с
Электронной
перестройкой
Фильтр
перестраиваем.
Схема
кант
роля
Детектор члетотно -сразо^ый
со схемам управления
ГнЗ
Л1°
12,8... 13,19999
(13,8. .19,79999)
МГц
Вых. J
Мелкий
сетки "
Вка.12,813,8 МГц
Ш6
Вкл.13,8 198 МГц
Вкл (0...9)480 кГц,
-Е чпр.
У2
+508
^12,68
-12,68
Команда
олокиродки
Г отоБ
к
работе
Хгг’^27
Рис.16. ДДПКД, узкополосного кольца ФЙПЧ.
Схема электрическая структурная.
Рис. 17. ддпкд широкополосного кольцо ФДПЧ.
Схема электрическая структурная.
У! Узел
Bl-6
( вист 2)
Э1
Усилитель буферный
35
ДДПКД и сразаЬый детектор

Кош	Цепь	Адрес
4	Корпус	~згГГ
1	Питание + 7 В	33/п
5	Вход	32/4
6	Выход на см	^Т/1
7	Корпус	
3	Выход но ДДПКД	SsTir
2	корпус	
Плата 2565		
90	
	10l\
91	
92	юз}.
93	
	174}л!
	
	
__9	
	31
' 34/15
33/9
35/11
зб/т
Ш1/ЗВ
Адрес
31/3
Цепь
Конг
Вход ДДПКД____14
Корпус
_____, .___________________15_
6,3 в ста Г________________11 _
/£2_
33
32
Элемент 32-79
(Генератор синхронизируемый)
Конг	Цепь		Адрес
1	КОРПУС		3l/lf
2	Питание + 7 В		33/15
3	Питание -7В		35/16
4	Выход		31/5
5	вход Г под 1		зз/н.
6	Вход Е упр		33/13
7	Корпус		33/12
90
95
96
92
97
98
99
32
33
54
35
36
37
38
39
50
41
109
110
11/
112
Ш1/31
011/32
Ш//33
011/34
011/35
ОП/36
' ОН/37
ОН/38
011/59
011/50
~011/41
96/2
___ Корпус
+ 12.6 6 cma'ff
Корпус
Вход 1 +25Вс/под
Вход2 +256
Команда упр Ox pi мгц
то же 1 *0,1
3 Х^?/ :
___5 к 0,1 '
6 x_Oj •
'7x0/ 
8xQJ.i
___9 XQi -
0 4
Плата 236<е
115
ив,-,
Зб/з
IgL
314/26
314/25
94/7
Команда Ьхл
'0-1
2-3
32
35
26
24
23
22
19
20
18
13
12
Ж.
33
Элемент Управления С Г
	Конг	Цепа	Адрес
	4	Ко_рп ус	
	5	- 12.6 В стоб	зЦб:зад
	9	+ 12,6 0 с то б	Я/®йз
	7 11 10	КррпуС - Z7*B стад Корпус	
	2 1 17	+ 25д стоб. _ Корпус		। К 6У(+7в)	Э6/1_р 31/ 1
	15	К СГ ( -г 76)	зг/2
	16	К СГ ( - 7Д)	32/3
	J4	Е под-1	32/5
		£ 4 пр. _ Корпус _.о С дых од о ФА	Э2/6_ зг//_ m/_/sp_ 35/29 я к/зп к
ioo

102
fi9
91,
95
96
97
98
99
50
-А_______ffi£-
105
Плота 2363
34
Филь/npbi питания
Кот	Цепь	Адрес
7	Корпус	320/15
13	вход +6.3 0 стаб	
9	Вход + 12.6В стад	320/9
14	корпус	зТд/е
5	вход - 12.6В стад	
10	Корпус	
2	Вход -27В стад	шеТв
		
15	Выход +В.ЗВ стад	35/11
8	Корпус	
12	Выход + 12.6В стоб	ЖзИз-
11	Корпус	
6	Выход -12,6В стад	33/5,3-д»
4	КОРПУС	
1	Выход-276 стад.	зЦпчи/п
8	КОРПУС	
63
65
66
100
182
А 106
X <0,
Плата 2369
104Г
105^
6,..J-
6S 1
50
109
110
111___
112
ИЗ
103,^.
100
119,
' /у( ,
148^
157
33/6
6'7
8-9____
Вкп коэцнр, 9*100кГц
Вкл коздкр Ю* 100 кГц
Вход 1 МГц
Корпус_______
Выход фд 
33/ 3 выход Е под. !
~Э1б/19\Выход кантцоля
5
6
3
25
17
34
28
29
30
ЗУ
Плота 2362
36
Фильтр перестраиваемый
Адрес
 Ш/ъ
313/13
ин/50
ьы/м
15/5
3S/8
35/6
35/3
'Цпфф
33/15
зю/изт
35/36
37/2
П//ЗП11
470
ЮОО
С 1-452
С2
390
_L^
470
10ол}
148
155
157
/и
37
Плата 2360
У2 2ДС5236М
ТрЗ
7,#
2
93
П>
Тр2
С5
0'015 «К
0.015 м к
06
АЮ
820
и
м-
W
KF


О, 33 мк
39
31
УЗ
У2
Цепь
14
>
265УВ6
6
Вкп + £улр_
15
С4
228У62
Сз
81
83
13
16
11015мк
УЗ-2
R21Z
В19
1,5к.
5бк
'гГ3256
tl4*
о,ил
8Z0
1к
£
R18
8,2 К
812
1,5*
Cl5
0015 мк
Плата 2366
99
8Ц }'6К
330
0.015 мк '
89
27к JLH
47	0015
56
7\Д1
к орлие
Е/бОВ
____ корпус _
вход_+25в стаб
'о*1_мгц
1 £/ МГц___'
Г.0-1
Конт.
12_
~/4,18
8
.Выход 1 +250 стад
Питание -ftfibcmaO
Корпус___
Выход 2 +250 стад-
Отход 3 +25Q стаб
Вход сигнале
Выход сигнала
Плата 2367
310
R2S 56к
833 Плота 236!
НН
С/
0,В!5нк 225
Подбирают при регчлирабании
82
100 к
5
____У!
З.й15мк
С5
У2-3
К18
2JL0S236H
4/0
СИ-

O.0i5mk
[=нг
0,015 мк
> ььи
|&015мк
2_УЗ-3
14 £11
___.823
Т8к 832
8,2 к
УЗ-4
13
С22
0,015
0,015щ
: az
281046 \2ВЮ4В
»ггП*г*"
-^8,2к LjJ mL	J 27
П/?23= U27 _	СП 1 С1б еД/5»7]~Д8>5
8.2 к
9
Р-
^2.
по
‘рё in
Рис.54. Блок Б1-6
Схема электрическая принципиальная
(лист f)
a
Узел 2
УЗ
31S
Элемент 32-74-/
(Генератор синхронизируемый)
Усилитель буферный с
делителем на !В
Опорный генератор
НПО
	Конг.	Цель	Адрес	
	1	КОРПУС	зп/г	131
	7	Питание *78	3IS/3	
	3	Питание -18	316/2	133
	6	Выход	317/1	136
	5	Вход Г под.	3tt/v	135
	6	Вход £ у по.	316/5	136
	7	КОППУС		130
	Плита Z3ff4A			
	Адрес	Цель	Конт.
131	S1S/1	Корпус	2
/43	316/33	Питание БУ + 76	3
	зге/н	Латание +6,38 стой	.5
	315/5	ВхоО 63	1
	W?	ВыхоО на ДЯ пкд	8
	зг/6	выход осн об. сигнала	7
		корпус	9
		Коопус	6
X		Плата 2373	
Цепь
контроль Выхода
___корпус
Квррекиия ОГ
*276
-270
Контроль перегрева
Выход 6МГ
316
Детектор частотно- (разобщи
Со схемой управления
Элемент 37-1
Адрес
V2/26
ИЩ.
шг/п
Ш2/25
321/3
шг/я
Ш2
«и
80
6f
76
79
167
Конт
Цепь
Z
т
2.
3
А.
5
6
1.
L.
* /00 Гц
8_
19
8
9
1о
8
9
О
	Komi	iMMBEMBH^SI		/18
	3’4	вход, конто. ФЗПо I ЗЮ/п г		168
	Т~	Питание +506 1920/1Г		126
	“>	вкл. паостодки I | з/б/яг		125
	29	вкл падстобки 2		126
	31	Вкл подставка 3 ^З/б^ЗЦ-		127
	3Z	вкн подставки 6 рфв?|-		138
	1k	Питание+бЛВ cmarfl Staht |-		137
	tf	Вход ояорн&й Юх/цт Уб/4 г		135
	4	+ £ подставки iWZFr		
	12			167
	JL.	Вход 1 ЮкГц | 46/9		/68
	16	вход 2 Ю кГц 1У4/&Г		139
	Т~	Питание +П£6сяЮЦ 32p/7f-		179
	29	Вхой ат ДДПКД 1 ЗнДЯГ-		136
	b	Выход 8 у пр. I 3/5)6 |“		102
	11	Питоние-27всто6\ 36/1 J"		132
	3	Выход + 76 стад' 1 315/2 ["		гп
	г	Выход ~ 7В cmodl з/5/з г		/43
	33	выход +7ЛглоЛ5У] З/7/з Г		160
	7	Питание-Г2/Б6гп& 320/oY		86
	7Г	Команда fyaxuoofaA Ж2/Л7.Г	-Ж-	02
	гр	Гатов к ообояе I Uftffi Г		83
	22	Готов к рабртр |		72
	ил			91
			т	/29
			U'	116
МжлДЖЛТЖ»Я>—К7ЯЯ»			тг	
1 19		Вход контоаня АГ1 35/35 Г		161
	ЕМ Кш>ДKzL/Я 			lit
	77.1	Корпус	 l3ff/7 Г КООПУС	г		_£z	
		Плата 3997	|	|		
Korn.	Цепь	Адрес
1	Корпус	
5	вход от Внутр, or	
8	в КЛЮЧ внутр ОГ	шг/п
17	вход от бнешн ОГ	Ш'8
16	включ Внешн. ОГ	тг/ю
13	-176 дежу он.	92//1
11	+ 6,36 стад.	34/IS
12	Корпус	
9	вых ой 10 кГц	316/16
15	Выход / 5 МГц (500 мН	Ш9
16	Выход IS МГц (500ме}	ибл5.т
4	Выход ю кГц л	316/25
3	Корпус	
7	выход 1 мги	3S(}lf
10	выход ЮО кГи	шз
18	выход /0 кГц тг	зл/м
2	Коапие	
Плата 2375		
Фипьтры питания
31k
Делитель с дробным переменным коэффициентом деления
61	Адрес	Цепь	Конг		Конт	Цепь	Адрес	
		КООПУС	63		57			A 121
10								
					9	+ 6.3 8 Сто б	320/14	
		Корпус	36					X tzs
	unlit	Вкл козою, делен o*o.f	39		5	Busi ЛЛКД	зпи	
								L2 го
2	Ш1/1	то же	t*o.i	38		16	8кл кеэшо) делен о * /	Ш1/20	И
					7	те же	/ * f	лп/Ч	/2
3	UJU7	«	2ХЦ±						
	U/ffL	"	3<йг	4fl		19	•	2* 1	Ш1/17	
6								
	taua	6*0.1	36		2	>,	3*1		
5								
	Г7ЛЭ	’	5*0.1	37		33	ift	»j//4	
6								/5
	Ю1/6	»	6*0.1	31		16	"	5*1	Ш1//5	
								
								m
					1	6*1	Ш1/Ч	
	VI/7	-	7*0/	30					17
~~S								
	iui/e	•	8*В1	20		3	Ч	7 * 1	Ш1/П	15
9								
		•	9*0.1	13		18	"	8* 1		
~Ti							Ш1//8	fS
	Uil/5!	.	14161	23		k	-	9*1		
52							un/ts	30
	ш)/лг	»	2*0.81	2В		63	"	о*ю		
53							Ш//30	2/
	~HH7s3	н	3*aot	27			1 *10		
56							Ш1/21	22
	IDI/Ci	>’	6*8.01	26		47	»	2*/0	Ш//22	
55								23
	IUI/N	и	5 г Ml	26		kt	,1	3 X18	Ш'М	
56								Ц
					66	..	6*Ю		
							Vl/26	25
					66	-	5*10		
56	Ш//Ы	”	7*Ц(Л					VI/25	26
	шГев	"	8*0.81	21		♦5		6*/0		
59							Vi/26	27
	un/ct	’>	9*0.01	11		42	•'	7*10	ип/п	
60								?B
		выход программы!	58		8	"	8*10	tut/zs	
								29
	TnTto	Вкп.козф'а.делен 0*8.01	10		8		9*10	ШМ	H6
«<.								
	3/6/30	Команда дкпюу подип f	50		29		9*100		
							35/lS	/15
125								
	311/19	то же	с	53		25	ч	10*106	95/17	160
126								
	№si	-	3	5f		15			
127								
	3№/M	*	4	52		~/5	выход контроляjn. _		
								
61								
		Коопус	17		32			
128								01
	716/k	e»itoi МЛХЦ л			.55	Корпус		
								6l
					59	Корпус		
								
Плата 231 (
__ yit
частот)
61
70
88
М
71
106
/67
89
86
137
116
BL
168
Q-
68
65
66
63
121
138
139
14q
Н6
12
/3
/4
15
16
17
18
19
20
21
22
23
24
25
26
27
28
12
13
/4
15
16
17
18
19
20
21
23
23
26
25
26
27
28
2
3
4
5
6 * х/кГц
9
6 > *10 кГц
Кона	Цепь
1	Корпус
2	корпус
3	+ 6,Зв стоб.
4	+ /2,6в сто6
5	- /2.66 стоб
6	-276 сяоб.
7	Лит. ar(-zib)
8	+ 60 в
9	
19	Внешн. ОГ
11	Внутр. ОГ
12	
13	Деж. - г/в
Т	
15	
16	
/7	
18	
19	Корпус (+ В.ВВ)
20	Кйалуе ( -и.бв}
21	Кйцпус (-11.66,
22	Коррекция ОГ
23	Коолас (-ни ОГ,
ZV	Корпус(+60в )
25	Псоегред ОГ
26	контр.ог(?ро мв)
27 2г	Контр блока (2№м8 Готов к ообаке
29	Гчтоб к роботе
30	Перестр. УРЧ
31	
36
35
36
37
38
39
66
61
50
51
52
53
54 ।
ZE
56
-5L
58
59
60
33
3»
35
56
37
38
39
60
4/
42
43
44
65
М.
67
68
69
50
51
52
53
56
55
56
58
59
6о
6 [ХМОкГи
0)
1 ВклЛ38..К9НГи
а Вкя 12л..13ймгц
2_
4
5
6 / * 10 Гц
1.
321
72
67
---< Гн! ШЗ
—/8Д*М
---<Г«2 Ш4
—5МГи I
Ш5
—К£>1 5МГУ |
।----(г«з ше
Q ф| Вь,х- мс |
Ш7
—5Mrti I
I---(Гн( U18
------Ц@| В нешн. ОГ |
।--------(Гн5 ШЗ
------gf [
85
86
87
Рис. 35. Блок Б1-6.
Схема электрическая принципиальная.
( лист 2)
Адрес
Команда включения.
Ц епь
Корпус____________________
Вход ДДПКД___________________
-е-6,за_____________
+ 12,68_____________
8х 1 +258 ст_________________
Команда Управления 0 *01 МГц
_____то же___________1 к Ор <
2 х 0,1
3 < 0.1
5 х 0,1
6 * 0,1
8 х fl,/
g х fl/
0 x i
тш
Я~9
2-3
4-5
Гщ5
о
Квик
У!
85 Юк,
S’
3» 
19 •
r50~ •
35~ ;
56 •
R8
5к
Z5
19
20
14
15
~3Z
21
26
24
23
22
19
20
21
/8
15
12
16
Кб
81
89
15х .л
**6
2fS3

вкл. коэффициента 9 x lOO кГц _
Зк/i коэффициента Ю у 100 кГц /7_ •
вход ОД 1 МГц
&ь1код ФД
~ВмхОд Г подст 2
Выход контроля_______
Вход 2	+ 25 В ст
24
26
26
29
50
33
К Ю /5 к
15 к -
_ *
R12 15к
2
2
5
71
К !4конп Ч?9'У30,У32
СВ +
QJ122MK. ЗЗмк Змк
У37-/
УЗ/
У34-2
Л
ш-3
829-.
954-4
6
а
3
V
У31-2
2T3iZ6
2731'26
822
Б,8мк
30 /


4?

т
8
У29-2
*"7 Ж
УЗЗ-2
934-3
8
829
З^к
830
5,8к
яз£
6,8 к
ft58
6.8к
8-
942-3
833
1ДТл~-
3	8
943-г
837
33 К
6
943-3

6
OK’- te te □,
?Л24	942-2 Т	У42-4 Т	943-2 Т	943-4 Т
5 < |	гГРП /2 Г г ^ГгП
W0
1б,5 К
/. /7одбиронзт при регулировании
2. выводы микросхем ..7'- корпус;
и14 ' - питание - 5в
Рис.36. Плата 2362.
Схема электрическая принципиальная.
Ю
3
си
—»2
2ДС523БМ
9	2
0.097 МК
3
У7-2
R20 TS
4,7к
2Т208К рг5
R2l2-
93S $дц
-Ч Ctz оу*
27* --
0,097 мк
УЗ-lf
3
/Г
2
3
16
9
П
5
6
8
О
/2
IS
Коми,	Цепь	Ядрес
9	Коцпус	
5	— /2; 6 В cmad.	
9	12} 6 В сто(Н	
7	Корпус	
И	- 27 6	
10	К о опус	
2	-125 8 сто/Г.	
1	Корпус	
17	к. вУ(+7в)	
15	К СГ( + 7в)	
16	к. СГ (-78)	
19	- Е под. 1	
!3	-1 Е у по	
12	Корпус	
8	0 Л 7 МГц	
6	с SbDtodp ФД.	
3	С бынова Е пов.2	
Подвирают при регупирадении
Рис 37. Плата 2363.
электрическая принципиальная 
На лист 2
.-------------— U
54
Ч 15.1
«22.2
«27
УН
У8
31
К
73
sflt
К1
а
«
.зЬг
«S3
S
у ю
г Г"г~
Д
10
13
12
У361
И5 Кб
б<е
У29
«34
г-ЗД
«
I
з
71
Л
5
S
ю
6
I 4213	' УНА Г «22.3 I Г «2<!2 Т У182 1 У28А t W2.Z | М2Л
w W w w W
W йго hyW !u р
У37.3
«22.4
10
Kt
кг
«
Е
jp
132
Й’
t
ОД
2
10
11
У18
J3J.
з
«44.'
&
«35.2
Цепь
узо
5
2*1
6*1
R24
15 к
89
У 312
<5 к
сг +
3.3 мк
0.022/нк
59
15к
87
\М6
15
к to
15*
Корпус
Корпус
2.
С4
к 19 бородой микросхем
У1, Уб...Ч11,У15,Ч1б,У1в,
У19, 920
УЗИ
-4s
_6
-q>t
«<4
И
П4»'П4>г'Г| 813
U 15 U 15 U 15
У39.2
ч 1
2^
з
«7«4

1
Jjf
— Kt
К2
КЗ
ОД
Vй
* Ki
Й
КЗ
4


ЛГ/
кг
КЗ
171
32
33
— Kt
кг
КЗ
2JZ

KJ

Рис.38. Плата 2374.
Схема электрическая принципиальная
(лист 1)
У25
к-
KF

W-
К
У 26

1$К
21 р/Ш
15к
его
W-
KF
KF
W4 2
67
На лист 2
«35.3
На лися2^
т-4
ЗЙ>С
5

г^А
9
У 94.2
Таблица 1
Кот.
Корпус __________
Питание ^6,30
бхой алана
вкл. хазфф.Оепен. о*1
то лке	1 к t
63
5
/»
7
19
г
зз
(6
г
з
6
_______\_________11L
_______:__________9ч
_______•_________8»Ю
_______!________0*10
_______:_________очо
_______2_________1*10
_______:_________2*10
_______2_________3*10
_______2________4*10
_______2_________5*ю
н_______________6*10
_______2__________7*10	’
_______2_________?*W
_______fO4U
выход Форсажа _
выход контроля
выход Ддпрсд	'
команда вял. nodeTi	_
то же_________2
_______2____________3 ~
>____________4	’
з
18
8
»3
м.
~fs
»2
29
2S
15
35
56
50
53
51
52
36
17
8
9
10
1L
12
13
16
15
Ю
J1.
ijg
Л.
20
21
2L.
J5-
ЛЬ
27
21.
23L
50
31
32
Но лист?
к бы^одом микросхем
-^б'ya, угг.угу.узз
____	____ -6 5b
~{з)мк ]о,022мл I 0. QZ2 мк
Таблица 2
На лист 1
U
У 51.1
4ts.i
У57. г
У99. 2
858
К87 6
5,8 к
У68.1
952.4
Ук7.1
._____/3
111
2
967-1
&
У5/.3
У 50.1
У58.2
У65. 2
846
43
42
4J_
R35
15 к
1л 3g
*27л
9.7
<0
{X
-г— й
965.2
На лист 1
e
На лист I
d
U58.1
9 1
2£ *
У 5 0.2
fl лист I
C
У kJ SJ Уш У р W
дат тун
|33 |U Р* Т»_Р? Р Р» Н°

К9
ке
У 66.2
у 7 г. г
У67.2
R59
5,6 к
UpJlff
4‘
837
12k
Wai
33
з»
35
36
37
39
40
JtL
42
43
44
45
Jtl
1Z
W
Jil
50
5t
52
33
Канг
^~57~
59
39
38
±0_
56
37
30
20
13
Z3
28
27
26
2k
22
11
21
12
10
58
32
55
2______
е5б*\
57
Цепь
Корпус_______________
Корпус_______________
8цл Коэцнр. депен. ОкрГ
то те 1 *0,1
_________2________2*0,1
_________»________3*0,1
_________*________4*0.1
_________!£______5* 0,1
_________2________6*0,1
_________;________7*0,1
__________________8*0,1
_________2___________m/
_______2_________1*0,61
_______ _2_______2*6,01
_________2________Jxgg/
_________2_______4*0,01
_________2________5xqQ1
_________ 6*0,01
_________•________7*Q01
-________8*001
_________”_________9*0,81
_________ 0*001
быход программен I
Корпус
co
0,022 мк
к # бмбодам микросхем
6 9t7, 461, 466... ¥66,
У7/, У 72. 47547$,
СИ 9>В
СЮ
1/61.3
У793
У7/./
rf- yes.!—т—CZh—I
|±Г71а 912.2	468.6	871.2	У 71.5
Wai
55
56
55
81
60
W 3
У 781
27
R55
45 г
27к
46 1
»7 4
48 3
49 2
67 9
111
У 78.2
58 10
_ 3, Змк O'O22m*I 0.022 MK
ки У69
47=

У80.1
59 13
3
2
±
У74
<


8
8
7
5
50 1
KF
8
С Подбирают при регулирабонии
2. SaiioBb! микросхем: 7- корпус; It-пинание f-5&
3. KI...KII-услабно обозначены контрапоные тачки
У62.2
51 4R—
К}
5
52 3
6
Рис. 39. Ппотя 237^.
Схема электрическая принципиальная
(лист 2)
Й1МП
|4g 14У kg к
1Л54
127л
St
18
9
4
кг
к ig конт
eg
12
9
3
20
Т19 I
2Т208к\
и.ОчТ М к
821
680
712
к
сз
713
33 мк
__0.0^7 мк
fW
УЮ-1
Кт 2 КтЗ
ЯГ
4*
71
R5
39.
С!
93-2
О
5,6 к
76
Я15
1* УЮ\
Я9
ДОМик
0,1 мк
12*
\Д2
2Д5О35
826
68
8/6
ЮО
Д6
ZClklb
£11
10 мк
Д9
Д81^А
Д5
Д81ЬА
Д7
2Д5О36
£10 +
ДОУЛмк
817 J
Юо
2
Я IS C/3
|?27
V «7-« 6
T9 8т
у<о-г
Тк
[г/750361 Св
У13
бвмк 0,0^7 м к
R1! Jl/?/3
2.1К	68
zT к M конт
Г. У1,92.уд 9698.99 911912
и tx
s
M
Ex
3 
$
ЗЗмк »
д™
Ik*
СЮ
О
11
96-3
Кт 1 (у
ЗАс
1с
2,7к
25
3
13
2,7к
~LQ0^7W
919-3
2T3Z6 6
9
Км 5
о—-
СЗЬ
0,0Ь7мк
Дп
Д8КА
6
Kmk
83
18 к
Q.OklMK
2Д5036
/Згелл? Metf/7?fU¥ff/raf7
У1М
9
<f 859
^5s'
12^
— i
'1X7
33mkV\826
U 13K

с
О.ОНмк

220
CIS
Л4
2,2 к
У8-4
2Т203Г
Л8 С
97 К = =
330
Кб
Ктб
ЯЮ
2T3I65
273166
CI2I
00бЛ~ 703015
|+62/ _
ЮУ7мк^2 IIO^mk1
ьиД^-1
^2Д503Б
j Д11
чцЙЗб'
ytk-2
--------------111
0.0У7 мк
M-Z
1,8 к
027
О.ОУ1 мк
C7
П ^2 Г
912
821
Юк
173166
7рЗ
13 /е
М3
2.2 к
025
К97
I/*
0 0^7мк !!0
716
2Т31№
^70^1	U
—НО
.	А9 . рж ~Н~Г
^ т“"	т?Тп» LfiJ
7	^5П6
« «от
Я13 м Д!5
дше да/w as'seCzt
Юмк
-4s
41-г
эд-
99-2
92-2
------9
Я58

У11-
^Т7
- j
/1С
1 ’* Подбирают при регупиробонии
1 быход микросхем У! 46 48,49.УИ, 411.416-„1 "-
корпус, „ /<> "- питание 5в
852
V к

O.OW*
к !У «owin'
УЮ
OGbl мк
УЦ-Ь уп.
9
К38
У15
TI7
8У5'
22 к
825
Cig ljM* 7i0
[1731ZS
У16-*
851
6,8к
Мд
27 к
сзо
ТЛнк' 7
22к
2Т2ОЗГ
СЮ
7Мм*
М5
3.3 к
2Д503Б
918-7

21
IL
24
22
30
Конт	Цель	
8.1.27	Корпус	
6	Питоние * 5ов	
30	включение подстоВки 1	
29	включение nodcmaBicu 2	
31	включение лоостабки 3	
32	Включение лоОстабки ч	
15	Питание *6.3В стоб	
25	в*од опорный ЮкГи. Л	
9	*7 лодстобки	
12	8ход (DODCOJKQ	
16	Вход 1' Ю кги	
ig	Вход г /окГц	
9	Питание *12.6 В етой	
18	вход от ДДПкд	
5	выходке члр	
11	Питание - 27В	
3	во/ход * 78 стой	
2	Выход - 7В стой	
33	Выход * 7В стай 6У	
7	Питание -12.6в стай.	
23	Команда йпакиоодк и	
20	Готов к оойоте	
22	Гатоб к роаоте	
17	Питание -27в деж	
18	Контрола йпоко 2йОмВ	
10	Выход *25 8 стад'	
26	вход 1 мги	
19	Вход контроля КС	
13	вход контр гомонд чпо	
3^	Вход контоопя Фуг; ц	
Конт	Цепь	Мрес
6	Корпус	
3	Питание бу * 75	
5	Питание +6.3Всга6.	
1	Вход ву	
«	Выход на ддпкд	
7	Вых.оснобного сигт	
2	Корпус	
Рис. £/. Плато 2573
I. * Подбирают при регулировании
выбоо микросхем
.7корпуса
, I1*'-питание +рр
Схема электрическая принципиальная
Кэнгг}	Цепь	Рдрес
г	Корпус	
/	Питание +7S	
3	&*од	
в	В but од на см	
7	Корпус	
3	Выход на ПАПКА	
4	Корпус	
тз
imss и м
_______ 0,015мкг-—।
^916
J 150
270
919
560
921 J= С2
Ъ,Ък 0,015ш
* Подбирают при регулировании
/far м/Улаягг /J65.
/геллг МГ#Л7£Ш¥ГГЛГ7Я
к /9 контакту
Цепь	Конт
Корпус	1
Вход 6т бннтр.ОГ	5
В ключ Внутр ОГ	8
Вход от Внешн ОГ	/7
Включ Внешн ОГ	/<?
-27 В Веж.	13
г 6,3 В	11
Вык.1 5МГц 300нВ	19
Выг.,15 МГц 500нБ	15
Выход 10кГц тг	6
Выход Ю кГц л.	9
Выход 1 МГц	7
Выход 100 кгц	ю
Выход 10 кГц	9
Корпус	2
Корпус	3
Корпус	12
Выход Ю кГц	18
1$
2_
3
9
6
7
8
9
10
П
!2
13
19
7
6
615
12 К
С9
0,091мк
33 мк
616* f?
____R19*
33
620*
97					
019	+_	015	_С22	-,WU	-.835
3,3 м к	3,3 мк	~ 0,097/к			J/,28
пб
'273166
3 637
\ю
г к контакту
9’, УЗ
9
10
61
КЗ
3,9 к
С1
39
3,9 к
С2
R2
39
ТЗ
Ок о, 097мк
с ю
~г,7к
R21
970
273120
Чк22
0,0 97 мк
R29
820
627
СП
0,097мк
628
100
С18
|7?35~|
|(Л1
2
У/-/
1_
2
1
У 3-2
У6-1
В
ФЯ
133ЛАЗ
У1-2
3
УЗ-1
(Ч!
D
13 R
—о К
—I
— В

С5
65
Д1 т’
0,097мк 2Л503Б
сз
33 МК
2Т3126
610
100
69 0,097мк
970 С6
0,097 мк
43
2 Д503В
л™
820II
б9
С7
R17*	п/?
'-ОК 0,097мк
T9
2.7k\\i>70
R30
С19
273126
1R291'
п
631^
100
Тмг
3
Кт1
О
91-3
9 ~
б
R9 О
1 к
У9~1

1
/?
5
6
</4-г
«А?
— В
12

Т
10
IF
ЩГя
—О Л
46-2
- В

В
4^7
У7-1
136 ЛАЗ
У 2-2
С9
67
5,6 К
2Т3126
fill О,О97мк
970 08
0,097мк
100
66
2-?к ГПзмл-
□ 625
970

9
5
уг-з
~7^
Д8 П
+3-
в-.'о.о97 мк. 2Д5036
f\<JQ
82
№
2 Д 5036
618* И3
88
6,6 к
1‘0к О,о97мк
. 819	Г
820
Т5
632
020
273/26
1626
h
3
R33 О,о97мк
100

У5-1
92-1
I36AA3
В
8
7?
У5-2
13
" П
3
У 8-1
6
10
S
У8-2
12
— в
!L7r
—О А
Рис.М. Плата 2Ъ75.
1* Подоирающ при регулировании
2 Выводы микросхем 7-корпус,
19 - питоние + 5В
Схема электрическая принципиальная
о К/77
2	1
I. * Подбиронт при регулировании
I * При регулировании может
отсутствовать
П
16
15
13
Н
19
2
1
3
♦
5
6
1
8
9
10
12
19
Кенг	Цепь
ю	Коапус
П	Вход сигнала
16	корпус
15	Выход сигнала
13	- 12.6 6
11	Выход 1 ^25 6 стоб
<?	Корпус
12	+ 60 В
19	Корпус
9	Вход +25 6 став
5	0 11 МГц
6	1 * 1 МГц
2	0-1 .
	2 -3
	
9	Вкл урр\ У-5
3	6~7
7	<г-9
IP	выход 2 +25 b став
19	Выход 3 + 25 5 стиб
Рис.М-. Плата 2367.
Схема электрическая принципиальная.
Рис. 1
Рис.2
Ост on иное см.рис.1
Кот	Цепь	Адрес
1	Корпус	
2	Питание +7 в	
3	Питание - 7В	
9	Выход	
5	Вход Е под.	
6	Вход Е у пр.	
7	Корпус	
Шифр и обозначение	Рис	тр	С2 *	Пределы изменения	R3
32-79 Ц 05. 910.005	Рис. /	ЦП 4 77/7.319 - 02	15n<Pf1O7.-1	8,2...ИпФ ряд Е12	970 Ом
32-79-1	-01	PUC. 2	ЦП 9.770.319 -03	tfnVtnft-l	6,8 nV ряд Е12	33/7 Ом
32-79-2	-02	РиС. 2	ЦП 9. 770-319 -02	1,5п<Р±0.МЗ	1... 0,8 nV ряд Е12	
Z * Подбирают при регулировании
2. С2* может отсутстдоЬоть
Рис.95. Плата 2369 (2369А)
Схема электрическая принципиальная.
Tte. Длят/
£re./2f6/
32
3i>
Ш
Конт.	Цепь
1	Контроль дыходо
2	Корпус
J	АНтоподстройка
4	+ 27Й
5	
b	- Z2B
7	Контроль перегреда
8	Выход 5 МГц
*	Подбираются при регулировании
*	* изменяются 6 широких пределах
оплать до отсчтстбия
Рис. 47.
Опорный генератор „ Гиацинт -М ".
Окема электр ическая принципиальная.